表示装置及び電子機器
【課題】表示装置の消費電力を低減することを課題とする。
【解決手段】映像信号が入力される配線と、該配線に並列に接続する第１の容量素子と、
第２の容量素子と、画素を有する表示装置である。第１の容量素子と配線との間には、前
記両者の導通状態と非導通状態を制御する第１のスイッチが設けられている。また、第２
の容量素子と配線との間には、前記両者の導通状態と非導通状態を制御する第２のスイッ
チが設けられている。画素と配線は接続可能に配置され、映像信号が画素に入力されるよ
うになっている。
【解決手段】映像信号が入力される配線と、該配線に並列に接続する第１の容量素子と、
第２の容量素子と、画素を有する表示装置である。第１の容量素子と配線との間には、前
記両者の導通状態と非導通状態を制御する第１のスイッチが設けられている。また、第２
の容量素子と配線との間には、前記両者の導通状態と非導通状態を制御する第２のスイッ
チが設けられている。画素と配線は接続可能に配置され、映像信号が画素に入力されるよ
うになっている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関するものである。また、特に液晶表示装置に関するものであり
、特に消費電力を低減するための技術に関する。
【背景技術】
【０００２】
表示装置には、ＥＬ表示装置、プラズマディスプレイ、液晶表示装置などがある。
例えば、そのなかのひとつである液晶表示装置では、液晶材料の劣化を防ぐ、ちらつき（
フリッカ）などの表示ムラをなくす、表示品質を保つ等の理由から、一定期間毎に対向電
極電位（コモン電位）に対して画素電極に印加される電圧の極性を反転させて駆動してい
る。このような駆動方法を反転駆動と呼ぶ。
【０００３】
反転駆動の例としては、フレーム反転駆動、ソースライン反転駆動、ゲートライン反転
駆動、ドット反転駆動、コモン反転駆動などが挙げられる（例えば、特許文献１参照）。
【０００４】
フレーム反転駆動は、１フレーム期間毎に、コモン電位に対して画素電極に印加される
電圧の極性を反転させる駆動方法である。フレーム反転駆動の表示パターン図を図８に示
す。なお、図８に示す表示パターン図は、簡略化のために表示画素３行×４列のモデル画
面の場合を例として示している。フレーム反転駆動は、極性反転周期が長いため、フリッ
カが視認されやすい。そこで、フリッカを低減させるために、フレーム反転駆動に加えて
、ソースライン反転駆動、ゲートライン反転駆動、ドット反転駆動などを組み合わせると
いった方法が一般的に採用されている。
【０００５】
ゲートライン反転駆動は、隣接するゲート線毎に各画素に印加される電圧の極性を反転
させる駆動方法である。ゲートライン反転駆動の表示パターン図を図９に示す。なお、図
９に示す表示パターン図は、簡略化のために表示画素３行×４列のモデル画面の場合を例
として示している。
【０００６】
ソースライン反転駆動は、隣接するソース線毎に各画素に印加される電圧の極性を反転
させる駆動方法である。ソースライン反転駆動の表示パターン図を図１０に示す。なお、
図１０に示す表示パターン図は、簡略化のために表示画素３行×４列のモデル画面の場合
を例として示している。
【０００７】
ドット反転駆動は、隣り合った画素間で印加される電圧の極性を反転させる駆動方法で
あり、ソースライン反転駆動とゲートライン反転駆動を組み合わせた駆動方法である。ド
ット反転駆動の表示パターン図を図１１に示す。なお、図１１に示す表示パターン図は、
簡略化のために表示画素３行×４列のモデル画面の場合を例として示している。
【０００８】
ところで、上記のフレーム反転駆動、ソースライン反転駆動、ゲートライン反転駆動、
ドット反転駆動などを採用した場合、ソース信号線に書き込まれる映像信号の電位の振れ
幅は、反転駆動を行わない場合（コモン電位に対して画素電極に印加される電圧の極性を
片極性で、つまり、極性を変えないで駆動する場合）に比べて２倍必要となる。よって、
反転駆動を行わない場合（コモン電位に対して画素電極に印加される電圧の極性を片極性
で駆動する場合）で駆動する場合に比べて、駆動回路の高耐圧化が必要であると同時に、
消費電力も大きくなってしまう。そこで、フレーム反転駆動やゲートライン反転駆動の場
合、さらにコモン反転駆動を採用することもある。
【０００９】
コモン反転駆動は、画素電極の電位の極性反転のタイミングと同期してコモン電位の極
性を反転させる駆動方法であり、コモン反転駆動を行うことによって、ソース信号線に書
き込まれる映像信号の電位の振れ幅を半減させることができる。
【００１０】
また、液晶表示装置のみでなく、ＥＬ表示装置においても、ＥＬ素子の寿命を延ばすな
どの目的で反転駆動を行う場合がある（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開平１１−２３１８２２号公報
【特許文献２】特開２００１−２２２２５５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
上述したとおり、フレーム反転駆動、ソースライン反転駆動、ゲートライン反転駆動、
ドット反転駆動などを採用した場合、ソース信号線に書き込まれる映像信号の電位の振れ
幅は、片極性で駆動する場合、つまり極性を変えないで駆動する場合、に比べて２倍必要
となる。よって、片極性で駆動する場合に比べて、駆動回路の高耐圧化が必要であると同
時に、消費電力も大きくなってしまう。消費電力が大きいなどの問題を解決するために、
フレーム反転駆動やゲートライン反転駆動にコモン反転駆動を採用することを行っている
が、その場合であっても、片極性の場合と比較するとまだ、消費電力は大きくなっている
。
【００１３】
このように、反転駆動を行う場合には、片極性で駆動を行う場合と比較して消費電力が
大きくなってしまう。
【００１４】
そこで、本発明は、消費電力を低減した表示装置及びそれを用いた電子機器を提供する
ことを課題とする。
【課題を解決するための手段】
【００１５】
本発明は、反転駆動を行う表示装置であって、映像信号を供給する配線（ソース信号線
）に、正の電荷を蓄積する容量素子と、負の電荷を蓄積する容量素子とを並列に接続可能
とし、各容量素子に蓄積した正又は負の電荷を反転駆動を行う際に交互に放電させること
により、配線容量の充電に利用して消費電力を低減することを要旨とする。
【００１６】
本発明の一は、映像信号が入力される配線（ソース信号線）と、該配線に並列に接続す
る第１の容量素子と、第２の容量素子と、画素を有する表示装置である。第１の容量素子
と配線との間には、前記両者の導通状態と非導通状態を制御する第１のスイッチが設けら
れている。また、第２の容量素子と配線との間には、前記両者の導通状態と非導通状態を
制御する第２のスイッチが設けられている。画素と配線は接続可能に配置され、映像信号
が画素に入力されるようになっている。
【００１７】
第１の容量素子は正の電荷を保存する機能を有し、第２の容量素子は負の電荷を保存す
る機能を有する。
【００１８】
また、本発明の表示装置は、液晶表示装置に適用することが好ましい。
【発明の効果】
【００１９】
本発明の表示装置は、第１の容量素子、第２の容量素子、第１のスイッチ、第２のスイ
ッチを有することによって、反転駆動を行う際に、第１の容量素子に正の電荷を保存し、
第２の容量素子に負の電荷を保存し、保存した電荷を正電荷と負電荷との反転の際に有効
に利用することによって消費電力を低減することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の表示装置について示す図
【図２】本発明の表示装置について示す図
【図３】本発明の表示装置について示す図
【図４】本発明の表示装置について示す図
【図５】本発明の表示装置について示す図
【図６】本発明の表示装置におけるソース信号線の電位の変化について示す図
【図７】従来の反転駆動におけるソース信号線の電位の変化について示す図
【図８】フレーム反転駆動の表示パターンについて示す図
【図９】ゲートライン反転駆動の表示パターンについて示す図
【図１０】ソースライン反転駆動の表示パターンについて示す図
【図１１】ドット反転駆動の表示パターンについて示す図
【図１２】容量用トランジスタについて説明する図
【図１３】本発明の表示装置の例について示す図
【図１４】本発明の表示装置の例について示す図
【図１５】本発明の表示装置の例について示す図
【図１６】本発明の表示装置の例について示す図
【図１７】本発明の表示装置の例について示す図
【図１８】ゲートライン反転駆動に本発明を適用した場合の駆動方法について説明する図
【図１９】ソースライン反転駆動に本発明を適用した場合の駆動方法について説明する図
【図２０】ソースライン反転駆動に本発明を適用した場合の第１及び第２のスイッチの制御方法について示す図
【図２１】コモン反転駆動にゲートライン反転駆動を組み合わせた場合の駆動方法について説明する図
【図２２】コモン反転駆動にゲートライン反転駆動を組み合わせた場合の駆動方法について説明する図
【図２３】第１のスイッチ及び第１の容量素子のレイアウト図について示す図
【図２４】第１のスイッチ及び第１の容量素子の作製工程について示す図
【図２５】第１のスイッチ及び第１の容量素子の作製工程について示す図
【図２６】第１のスイッチ及び第１の容量素子の作製工程について示す図
【図２７】本発明の表示装置を適用した電子機器について示す図
【発明を実施するための形態】
【００２１】
本発明の実施の形態及び実施例について、図面を用いて以下に説明する。但し、本発明
は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以
下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２２】
本発明の実施の形態について図１を用いて説明する。
本発明の表示装置は、ソース信号線１０１に第１のスイッチ１０６の一方の端子及び第
２のスイッチ１０８の一方の端子が電気的に接続されている。そして、第１のスイッチ１
０６の他方の端子には、第１の容量素子１０７の第１の電極が電気的に接続され、第２の
スイッチ１０８の他方の端子には、第２の容量素子１０９の第１の電極が電気的に接続さ
れている。
【００２３】
ソース信号線１０１には、複数の画素１０２〜１０５が電気的に接続されており、ソー
ス信号線駆動回路１００から出力された映像信号が複数の画素１０２〜１０５に書き込ま
れる。なお、ここでは、ソース信号線１０１に電気的に接続される複数の画素の数が４つ
の場合について例示したが、ソース信号線に電気的に接続される画素の数は特に４つに限
定されない。ｎ行×ｍ列の表示装置の場合、１つのソース信号線に電気的に接続される画
素の数はｎ個になる。なお、ｎ、ｍは１以上の自然数である。
【００２４】
なお、図１では、ソース信号線駆動回路１００と画素部１１０との間の領域１１１にお
いて、第１の容量素子１０７が第１のスイッチ１０６を介してソース信号線１０１に電気
的に接続され、第２の容量素子１０９が第２のスイッチ１０８を介してソース信号線１０
１に電気的に接続されている場合について示しているが、この場合に限定されない。
【００２５】
例えば、図２に示すように、ソース信号線駆動回路１００とは逆側のソース信号線１０
１の端部付近の領域（画素部１１０を介してソース信号線駆動回路１００と対向する領域
）１１２において、第１の容量素子１０７が第１のスイッチ１０６を介してソース信号線
１０１に電気的に接続され、第２の容量素子１０９が第２のスイッチ１０８を介してソー
ス信号線１０１に電気的に接続されていてもよい。
【００２６】
また、図３に示すように、ソース信号線駆動回路１００と画素部１１０との間の領域１
１１において、第１の容量素子１０７が第１のスイッチ１０６を介してソース信号線１０
１に電気的に接続され、ソース信号線駆動回路１００とは逆側のソース信号線１０１の端
部付近の領域（画素部１１０を介してソース信号線駆動回路１００と対向する領域）１１
２において、第２の容量素子１０９が第２のスイッチ１０８を介してソース信号線１０１
に電気的に接続されていてもよい。
【００２７】
また、図４に示すように、第１の容量素子１０７、第２の容量素子１０９の代わりに第
１の容量用トランジスタ１１７、第２の容量用トランジスタ１１９を設けるようにしても
良い。第１の容量用トランジスタ１１７、第２の容量用トランジスタ１１９はそれぞれソ
ース電極とドレイン電極が互いに電気的に接続されており、第１の容量用トランジスタ１
１７、第２の容量用トランジスタ１１９はオンすると、ゲート電極とチャネル形成領域と
の間に容量が形成される。このような容量用トランジスタの断面構造は、図１２（Ａ）に
示すように通常の薄膜トランジスタの断面構造と変わらない。図１２（Ａ）において、容
量用トランジスタはゲート電極６０４とゲート絶縁膜６０３とチャネル形成領域を有する
半導体膜６０１を含む。
【００２８】
なお、上記の構成のように、ゲート絶縁膜６０３を用いた容量だと、トランジスタのし
きい値電圧の変動に応じて、容量素子として機能しないなどの影響を受けるため、半導体
膜６０１のゲート電極６０４と重なる領域６０２に、不純物元素を添加してもよい（図１
２（Ｂ）参照）。このようにすると、トランジスタのしきい値電圧とは無関係に容量が形
成される。この場合の等価回路図は図１２（Ｃ）のように表すことができる。
【００２９】
図４では、第１の容量用トランジスタ１１７と第２の容量用トランジスタ１１９とが共
にＮ型の薄膜トランジスタである場合について示している。この場合、第１の容量用トラ
ンジスタ１１７は正の電荷を保存する機能を有するため、第１の容量用トランジスタ１１
７のゲート電極が第１のスイッチ１０６を介してソース信号線１０１に電気的に接続され
るようにする。そして、第２の容量用トランジスタ１１９は負の電荷を保存する機能を有
するため、第２の容量用トランジスタ１１９のソース電極及びドレイン電極が第２のスイ
ッチ１０８を介してソース信号線１０１に電気的に接続されるようにする。
【００３０】
第１の容量用トランジスタと第２の容量用トランジスタとが共にＰ型の薄膜トランジス
タとする場合について図５に示す。この場合、第１の容量用トランジスタ１２７はソース
電極及びドレイン電極が第１のスイッチ１０６を介してソース信号線１０１に電気的に接
続されるようにし、第２の容量用トランジスタ１２９は、ゲート電極が第２のスイッチ１
０８を介してソース信号線１０１に電気的に接続されるようにする。
【００３１】
以下に、図６を用い、本実施の形態の表示装置の駆動方法について説明する。図６は、
ソース信号線１０１における電位の変化を示す図である。なお、以下においては期間１〜
期間６の６つの期間に分けて説明する。
【００３２】
まず、期間１において、第１のスイッチ１０６、第２のスイッチ１０８をオフとする。
そして、ソース信号線駆動回路１００から正の電位Ｖ１を有する映像信号をソース信号線
１０１に入力する。第１のスイッチ１０６、第２のスイッチ１０８はオフとなっているた
め、ソース信号線１０１の電位はＶ１となる。
【００３３】
期間２において、第１のスイッチ１０６をオンにする。すると、第１のスイッチ１０６
がオンになったことにより、第１の容量素子１０７がソース信号線１０１と導通状態とな
る。そして、第１の容量素子１０７に正の電荷が徐々に蓄積されていき、第１の容量素子
１０７には正の電圧Ｖ２が保存され、ソース信号線１０１の電位はＶ３となる。ここで、
Ｖ１＝Ｖ２＋Ｖ３であるとする。
【００３４】
期間３において、第１のスイッチ１０６をオフにし、第２のスイッチ１０８をオンにす
る。すると、第１のスイッチ１０６がオフになったことによって、第１の容量素子１０７
はソース信号線１０１と非導通状態となり、期間２において第１の容量素子１０７に保存
された正の電圧Ｖ２は第１の容量素子１０７に保存された状態のままとなる。また、第２
のスイッチ１０８がオンになったことによって、第２の容量素子１０９はソース信号線１
０１と導通状態となり、予め第２の容量素子１０９に保存しておいた負の電圧Ｖ６に対応
する電荷がソース信号線１０１に放電される。当該電荷の放電により、ソース信号線１０
１の電位はＶ４となる。なお、図６においては、Ｖ４がコモン電位になる場合について示
しているが、必ずしもＶ４がコモン電位と等しくなる必要はない。図６においては、｜Ｖ
３｜＝｜Ｖ６｜である場合を例にして説明したため、Ｖ４がコモン電位と等しくなってい
るが、この場合に限定されない。
【００３５】
期間４において、第２のスイッチ１０８をオフにする。そして、ソース信号線駆動回路
１００から負の電位Ｖ５を有する映像信号をソース信号線１０１に入力する。すると、第
１のスイッチ１０６及び第２のスイッチ１０８はオフとなっているため、ソース信号線１
０１の電位はＶ５となる。
【００３６】
期間５において、第２のスイッチ１０８をオンにする。すると、第２のスイッチ１０８
がオンになったことにより、第２の容量素子１０９がソース信号線１０１と導通状態とな
る。そして、第２の容量素子１０９に負の電荷が徐々に蓄積されていき、第２の容量素子
１０９には負の電圧Ｖ６が保存され、ソース信号線１０１の電位はＶ７となる。ここで、
Ｖ５＝Ｖ６＋Ｖ７であるとする。
【００３７】
期間６において、第１のスイッチ１０６をオンにし、第２のスイッチ１０８をオフにす
る。すると、第２のスイッチ１０８がオフになったことによって、第２の容量素子１０９
はソース信号線１０１と非導通状態となり、期間５において第２の容量素子１０９に保存
された負の電圧Ｖ６は第２の容量素子１０９に保存された状態のままとなる。また、第１
のスイッチ１０６がオンになったことによって、第１の容量素子１０７はソース信号線１
０１と導通状態となり、期間２において第１の容量素子１０７に保存されていた正の電圧
Ｖ２に対応する電荷がソース信号線１０１に放電される。第１の容量素子１０７に保存さ
れていた正の電圧Ｖ２に対応する電荷の放電により、ソース信号線１０１の電位はＶ８と
なる。なお、図６においては、Ｖ８がコモン電位になる場合について示しているが、必ず
しもＶ８がコモン電位になる必要はない。図６においては、｜Ｖ２｜＝｜Ｖ７｜である場
合を例にして説明したため、Ｖ８がコモン電位と等しくなっているが、この場合に限定さ
れない。
【００３８】
以上で説明した期間１〜期間６における駆動方法が本発明の表示装置の基本的な駆動方
法である。
【００３９】
以上で説明した本発明の表示装置は、正の電位Ｖ１から負の電位Ｖ５に書き換える際に
、第２の容量素子１０９に保存した負の電圧を利用するため、ソース信号線駆動回路１０
０からソース信号線１０１に供給する電荷量は少なくてすむ。よって、消費電力を低下さ
せることができる。この点について以下に従来例と比較して説明する。
【００４０】
図７は従来の反転駆動における、ソース信号線の電位の変化を示す図である。従来の反
転駆動においては、正の電位Ｖ１から負の電位Ｖ５に反転駆動を行う際には、ソース信号
線駆動回路からソース信号線にＶ５−Ｖ１の電圧に対応する電荷を供給する必要があった
。
【００４１】
これに対し、本発明の表示装置を用いて反転駆動を行う場合について以下に説明する。
まず、正の電位Ｖ１から負の電位Ｖ５に反転駆動を行う際には、期間２において、第１の
容量素子１０７に正の電圧Ｖ２を保存することによってソース信号線１０１の電位はＶ３
（＝Ｖ１−Ｖ２）となり、期間３において、第２の容量素子１０９に保存されている負の
電圧Ｖ６をソース信号線１０１に放電することによって、ソース信号線１０１の電位はＶ
４（＝Ｖ３＋Ｖ６）となる。よって、期間４においてソース信号線駆動回路１００からソ
ース信号線１０１に供給する電荷はＶ５−Ｖ４の電圧に対応する量となる。
【００４２】
ここで、図６を見ればわかるように、Ｖ１＞Ｖ４であるから、｜Ｖ５−Ｖ１｜＞｜Ｖ５
−Ｖ４｜となり、ソース信号線駆動回路１００からソース信号線１０１に供給する電荷量
は、本発明の表示装置を用いて反転駆動を行った場合のほうが従来の反転駆動と比較して
少ないことがわかる。よって、正の電位Ｖ１から負の電位Ｖ５に反転駆動を行う際には、
本発明の表示装置を用いて反転駆動を行うことにより、従来の反転駆動と比較して低消費
電力化することができる。
【００４３】
また、逆に負の電位Ｖ５から正の電位Ｖ１に書き換える際にも、第１の容量素子１０７
に保存した正の電圧を利用するため、ソース信号線駆動回路１００からソース信号線１０
１に供給する電荷量は少なくてすむ。よって、低消費電力化することができる。
【００４４】
負の電位Ｖ５から正の電位Ｖ１に反転駆動を行う際には、従来の反転駆動では、図７か
らわかるように、ソース信号線駆動回路からソース信号線にＶ１−Ｖ５の電圧を供給する
必要があった。
【００４５】
これに対し、本発明の表示装置を用いて反転駆動を行う場合、負の電位Ｖ５から正の電
位Ｖ１に反転駆動を行う際には、期間５において、第２の容量素子１０９に負の電圧Ｖ６
を保存することによってソース信号線１０１の電位はＶ７（＝Ｖ５−Ｖ６）となり、期間
６において、第１の容量素子１０７に保存されている正の電圧Ｖ２に対応する電荷をソー
ス信号線１０１に放電することによって、ソース信号線１０１の電位はＶ８（＝Ｖ７＋Ｖ
２）となり、その後正の電位Ｖ１まで電位を上昇させる。よって、負の電位Ｖ５から正の
電位Ｖ１に反転駆動を行う際にソース信号線駆動回路１００からソース信号線１０１に供
給する電荷はＶ１−Ｖ８の電圧に対応する量となる。
【００４６】
ここで、図６を見ればわかるように、Ｖ８＞Ｖ５であるから、（Ｖ１−Ｖ５）＞（Ｖ１
−Ｖ８）となり、ソース信号線駆動回路からソース信号線に供給する電荷量は、本発明の
表示装置を用いて反転駆動を行った場合のほうが従来の反転駆動と比較して少ないことが
わかる。よって、負の電位Ｖ５から正の電位Ｖ１に反転駆動を行う際にも、本発明の表示
装置を用いて反転駆動を行うことにより、従来の反転駆動と比較して消費電力を低下させ
ることができる。
【００４７】
以上で説明したように、本発明の表示装置は、第１のスイッチ１０６、第２のスイッチ
１０８、第１の容量素子１０７、第２の容量素子１０９によって期間２および期間３の動
作や期間５および期間６の動作を行うことにより、反転駆動を行う際にソース信号線に入
力する映像信号の電位の振れ幅を少なくすることができる。よって、消費電力を低下させ
ることができる。
【実施例１】
【００４８】
本実施例においては、本発明を実施した表示装置の具体的な構成について図１３を用い
て説明する。
【００４９】
図１３に本発明の表示装置例の概略図を示す。本発明の表示装置は、画素部１１、第１
の駆動回路１２、第２の駆動回路１３を有する。画素部１１は複数の画素１５を有し、各
画素１５はトランジスタ７３、容量素子７５、および液晶素子７４を含む。第１の駆動回
路１２はソース信号線駆動回路であり、第１の駆動回路１２からソース信号線Ｓ１〜Ｓｍ
に映像信号が出力される。また、第２の駆動回路１３はゲート信号線駆動回路であり、第
２の駆動回路１３からゲート信号線Ｇ１〜Ｇｎに走査信号が出力される。第１の駆動回路
１２、第２の駆動回路１３は画素部１１が形成されている基板と同じ基板上に設けられて
いてもよいし、画素部１１が形成されている基板と異なる基板上に設けられていてもよい
。なお、第１の駆動回路１２、第２の駆動回路１３を薄膜トランジスタで形成すれば、第
１の駆動回路１２、第２の駆動回路１３を画素部１１が形成されている基板と同じ基板上
に設けることができる。
【００５０】
そして、領域２０において、各ソース信号線には、第１のスイッチ１６の一方の端子と
第２のスイッチ１８の一方の端子が並列に電気的に接続されている。第１のスイッチ１６
及び第２のスイッチ１８は例えば薄膜トランジスタなどのトランジスタで形成されている
。
【００５１】
第１のスイッチ１６及び第２のスイッチ１８をトランジスタで構成した場合について図
１４に示す。なお、図１４は第１のスイッチ１６及び第２のスイッチ１８をトランジスタ
で構成し、第１のトランジスタ２６、第２のトランジスタ２８とした部分のみが図１３と
異なる。よって、それ以外の部分については、図１３と同じ符号で示すものとする。
【００５２】
また、第１のスイッチ１６及び第２のスイッチ１８をＮチャネル型のトランジスタとＰ
チャネル型のトランジスタの相補型の回路（ＣＭＯＳ回路）で構成した場合について図１
５に示す。なお、図１５は第１のスイッチ１６及び第２のスイッチ１８をＣＭＯＳ回路で
構成し、第１のＣＭＯＳ回路３６、第２のＣＭＯＳ回路３８とした部分のみが図１３と異
なる。よって、それ以外の部分については、図１３と同じ符号で示すものとする。
【００５３】
第１のスイッチ１６の他方の端子には正の電荷を保存するための第１の容量素子１７の
第１の電極が電気的に接続され、第２のスイッチ１８の他方の端子には負の電荷を保存す
るための第２の容量素子１９の第１の電極が電気的に接続されている。なお、図１３〜１
５においては、各ソース信号線に電気的に接続されている第１の容量素子１７の第２の電
極は全て同じ配線に電気的に接続され、各ソース信号線に電気的に接続されている第２の
容量素子１９の第２の電極も全て同じ配線に電気的に接続されている場合について示して
あるが、これに限定されない。第１の容量素子１７の第２の電極、第２の容量素子１９の
第２の電極は、それぞれ一定の電位に保たれていればよい。よって、第１の容量素子１７
及び第２の容量素子１９の第２の電極は接地されていても良い。
【００５４】
そして、第１のスイッチ１６及び第２のスイッチ１８の導通（オン）と非導通（オフ）が
第３の駆動回路１４によって制御されている。なお、第１のスイッチ１６及び第２のスイ
ッチ１８を制御する第３の駆動回路１４は、画素部１１が形成されている基板と同一の基
板上に設けられていてもよいし、画素部１１が形成されている基板とは別の基板に設け、
画素部が形成されている基板の外部から第１のスイッチ１６及び第２のスイッチ１８を制
御する信号を入力するようにしてもよい。なお、第３の駆動回路１４を薄膜トランジスタ
で形成すれば、第３の駆動回路１４を画素部１１が形成されている基板と同じ基板上に設
けることができる。また、ここでは、第１のスイッチ１６と第２のスイッチ１８を同じ駆
動回路で制御している場合について示しているが、第１のスイッチ１６、第２のスイッチ
１８はそれぞれ別な駆動回路で制御するようにしてもよい。
【００５５】
なお、図１３では、第１の駆動回路（ソース信号線駆動回路）１２と画素部１１との間
の領域２０において、第１の容量素子１７が第１のスイッチ１６を介してソース信号線に
電気的に接続され、第２の容量素子１９が第２のスイッチ１８を介してソース信号線に電
気的に接続されている場合について示しているが、この場合に限定されない。
【００５６】
図１６に示すように、第１の駆動回路（ソース信号線駆動回路）１２とは逆側のソース
信号線の端部付近の領域（画素部１１を介して第１の駆動回路１２と対向する領域）２１
において、第１の容量素子１７が第１のスイッチ１６を介してソース信号線に電気的に接
続され、第２の容量素子１９が第２のスイッチ１８を介してソース信号線に電気的に接続
されていてもよい。この場合、第１の駆動回路（ソース信号線駆動回路）１２とは逆側の
ソース信号線の端部付近の領域（画素部１１を介して第１の駆動回路１２と対向する領域
）２１には、他の回路が設けられていないため、容量素子を大きく形成する（電極の面積
を大きくする）ことが可能である。よって、そのぶん容量素子に保存できる電荷量を大き
くすることができるため、容量素子に多くの電荷を保持し、保持した電荷を反転駆動にお
いて利用することで、ソース信号線駆動回路が出力する電荷を少なくして効率よく駆動を
行うことができる。
【００５７】
また、図１７に示すように、第１の駆動回路（ソース信号線駆動回路）１２と画素部１
１との間の領域２２において、第１の容量素子１７が駆動回路２３によって制御されてい
る第１のスイッチ１６を介してソース信号線に電気的に接続され、第１の駆動回路（ソー
ス信号線駆動回路）１２とは逆側のソース信号線の端部付近の領域（画素部１１を介して
第１の駆動回路１２と対向する領域）２５において、第２の容量素子１９が駆動回路２４
によって制御されている第２のスイッチ１８を介してソース信号線に電気的に接続されて
いてもよい。
【００５８】
また、図１７において、第１のスイッチ１６と第２のスイッチ１８、第１の容量素子１
７と第２の容量素子１９の位置が入れ替わってもよい。つまり、領域２２において、第２
の容量素子１９が第２のスイッチ１８を介してソース信号線に電気的に接続され、領域２
５において、第１の容量素子１７が第１のスイッチ１６を介してソース信号線に電気的に
接続されるようにしてもよい。
【実施例２】
【００５９】
本実施例では、ゲートライン反転駆動に本発明を適用した場合の駆動方法について説明
する。
【００６０】
ゲートライン反転駆動の表示パターン図を図９に示す。なお、図９に示す表示パターン図
は、簡略化のために表示画素３行×４列のモデル画面の場合を例として示している。そし
て、以下においては、説明を簡略化するため表示画素３行×４列の場合を例として駆動方
法の説明を行うこととする。
【００６１】
ゲートライン反転駆動は、図９に示すように、隣り合うゲート信号線が互いに逆の極性
を有するように各画素に映像信号が印加される。つまり、１ゲート信号線を書き込む度に
ソース信号線に書き込む映像信号の極性を反転させている。そして、Ｎ＋１フレーム目で
はＮフレーム目とは逆の極性を有する映像信号が各画素に印加される。つまり、各画素に
印加される映像信号の極性は１フレーム毎に異なるようにしている。なお、Ｎは１以上の
自然数である。
【００６２】
ゲートライン反転駆動方法に本発明を適用した場合のタイミングチャートを図１８に示
す。図１８を用いてゲートライン反転駆動方法に本発明を適用した場合の駆動方法につい
て説明する。なお、図１８のタイミングチャートにおいてソース信号線の電位の変化を示
す図は、ソース信号線Ｓ１〜Ｓｍのなかの任意の１本のソース信号線Ｓｘにおける電位の
変化を示しているものであり、以下においては、このソース信号線Ｓｘに着目して説明を
行う。なお、ｘは、１≦ｘ≦ｍであるものとする。
【００６３】
まず、期間１において、第１のスイッチ、第２のスイッチをオフとする。そして、第１
の駆動回路（ソース信号線駆動回路）１２から正の電位Ｖ１を有する映像信号をソース信
号線Ｓｘに入力する。ソース信号線Ｓｘに電気的に接続されている第１のスイッチ、第２
のスイッチはオフとなっているため、ソース信号線Ｓｘの電位はＶ１となる。
【００６４】
また、期間１において、１行目のゲート信号線にオンの信号を入力する。すると、１行
目のゲート信号線に電気的に接続されている画素の有する薄膜トランジスタがオンになり
、１行目のゲート信号線に電気的に接続されている各画素にソース信号線Ｓ１〜Ｓｍの各
信号線から映像信号が入力される。よって、ソース信号線Ｓｘに電気的に接続された第１
行目の画素には、正の電位Ｖ１が書き込まれる。
【００６５】
期間２において、第１のスイッチをオンにする。すると、第１のスイッチがオンになっ
たことにより、第１の容量素子がソース信号線Ｓｘと導通状態となる。そして、第１の容
量素子に正の電荷が徐々に蓄積されていき、第１の容量素子には正の電圧Ｖ２が保存され
、ソース信号線Ｓｘの電位はＶ３となる。ここで、Ｖ１＝Ｖ２＋Ｖ３であるとする。
【００６６】
期間３において、第１のスイッチをオフにし、第２のスイッチをオンにする。すると、
第１のスイッチがオフになったことによって、第１の容量素子はソース信号線Ｓｘと非導
通状態となり、期間２において第１の容量素子に保存された正の電圧Ｖ２は第１の容量素
子に保存された状態のままとなる。また、第２のスイッチがオンになったことによって、
第２の容量素子はソース信号線Ｓｘと導通状態となり、予め第２の容量素子に保存してお
いた負の電圧Ｖ６に対応する電荷がソース信号線Ｓｘに放電される。当該電荷の放電によ
り、ソース信号線Ｓｘの電位はＶ４となる。なお、図１８においては、Ｖ４がコモン電位
になる場合について示しているが、必ずしもＶ４がコモン電位になる必要はない。図１８
においては、｜Ｖ３｜＝｜Ｖ６｜である場合を例にして説明したため、Ｖ４がコモン電位
と等しくなっているが、この場合に限定されない。
【００６７】
期間４において、第２のスイッチをオフにする。そして、第１の駆動回路（ソース信号
線駆動回路）１２から負の電位Ｖ５を有する映像信号をソース信号線Ｓｘに入力する。す
ると、第１及び第２のスイッチはオフとなっているため、ソース信号線Ｓｘの電位はＶ５
となる。
【００６８】
また、期間４において、２行目のゲート信号線Ｇ２にオンの信号を入力する。すると、
２行目のゲート信号線Ｇ２に電気的に接続されている画素の有する薄膜トランジスタがオ
ンになり、２行目のゲート信号線Ｇ２に電気的に接続されている各画素にソース信号線Ｓ
１〜Ｓｍの各信号線から映像信号が入力される。よって、ソース信号線Ｓｘに電気的に接
続された第２行目の画素には、負の電位Ｖ１が入力される。
【００６９】
期間５において、第２のスイッチをオンにする。すると、第２のスイッチがオンになっ
たことにより、第２の容量素子がソース信号線Ｓｘと導通状態となる。そして、第２の容
量素子に負の電荷が徐々に蓄積されていき、第２の容量素子には負の電圧Ｖ６が保存され
、ソース信号線Ｓｘの電位はＶ７となる。ここで、Ｖ５＝Ｖ６＋Ｖ７であるとする。
【００７０】
期間６において、第１のスイッチをオンにし、第２のスイッチをオフにする。すると、
第２のスイッチがオフになったことによって、第２の容量素子はソース信号線Ｓｘと非導
通状態となり、期間５において第２の容量素子に保存された負の電圧Ｖ６は第２の容量素
子に保存された状態のままとなる。また、第１のスイッチがオンになったことによって、
第１の容量素子はソース信号線Ｓｘと導通状態となり、期間２において第１の容量素子に
保存された正の電圧Ｖ２に対応する電荷がソース信号線Ｓｘに放電される。当該電荷の放
電により、ソース信号線Ｓｘの電位はＶ８となる。なお、図１８においては、Ｖ８がコモ
ン電位になる場合について示しているが、必ずしもＶ８がコモン電位になる必要はない。
図１８においては、｜Ｖ２｜＝｜Ｖ７｜である場合を例にして説明したため、Ｖ８がコモ
ン電位と等しくなっているが、この場合に限定されない。
【００７１】
期間７において、第１のスイッチ、第２のスイッチをオフとする。そして、第１の駆動
回路（ソース信号線駆動回路）１２から正の電位Ｖ１を有する映像信号をソース信号線Ｓ
ｘに入力する。第１のスイッチ、第２のスイッチはオフとなっているため、ソース信号線
の電位はＶ１となる。
【００７２】
また、期間７において、３行目のゲート信号線Ｇ３にオンの信号を入力する。すると、
３行目のゲート信号線Ｇ３に電気的に接続されている画素の有する薄膜トランジスタがオ
ンになり、３行目のゲート信号線Ｇ３に電気的に接続されている各画素にソース信号線Ｓ
１〜Ｓｍの各信号線から映像信号が入力される。よって、ソース信号線Ｓｘに電気的に接
続された第３行目の画素には、正の電位Ｖ１が書き込まれる。
【００７３】
期間８において、第１のスイッチをオンにする。すると、第１のスイッチがオンになっ
たことにより、第１の容量素子がソース信号線Ｓｘと導通状態となる。そして、第１の容
量素子に正の電荷が徐々に蓄積されていき、第１の容量素子には正の電圧Ｖ２が保存され
、ソース信号線Ｓｘの電位はＶ３となる。
【００７４】
期間９において、第１のスイッチをオフにし、第２のスイッチをオンにする。すると、
第１のスイッチがオフになったことによって、第１の容量素子はソース信号線Ｓｘと非導
通状態となり、期間８において第１の容量素子に保存された正の電圧Ｖ２は第１の容量素
子に保存された状態のままとなる。また、第２のスイッチがオンになったことによって、
第２の容量素子はソース信号線Ｓｘと導通状態となり、期間５において第２の容量素子に
保存しておいた負の電圧Ｖ６に対応する電荷がソース信号線Ｓｘに放電される。当該電荷
の放電により、ソース信号線Ｓｘの電位はＶ４となる。
【００７５】
以上で説明した期間１〜期間９までの動作を行うことによって、１フレームの書き込み
が終了する。
【００７６】
なお、期間７、期間８、期間９における第１のスイッチおよび第２のスイッチのオンオ
フの動作は、期間１、期間２、期間３における第１のスイッチおよび第２のスイッチのオ
ンオフの動作と同様である。よって、ソース信号線の電位変化のみに着目した場合、期間
７、期間８、期間９の電位変化はそれぞれ期間１、期間２、期間３の電位変化と同じとな
っている。
【００７７】
そして、期間１において第１行目の画素への映像信号の書き込みが行われ、期間４にお
いて第２行目の画素への映像信号の書き込みが行われ、期間７において第３行目の画素へ
の映像信号の書き込みが行われていることからわかるように、期間２と期間３と期間４を
合わせた期間、期間５と期間６と期間７を合わせた期間が１ライン期間に相当する。
【００７８】
なお、以上においては、説明を簡単にするために表示画素ｎ行×ｍ列のうち３行×４列
の場合について説明したが、ｎ＝３、ｍ＝４の場合に限られるものではなく、その他の場
合においても同様の駆動を行うことができる。
【００７９】
ソース信号線の電位の変化に着目すると、期間１〜期間６が１サイクルとなっている。
つまり、期間１〜期間６が反転駆動の１サイクルとなっている。よって、ｎ行×ｍ列に拡
張する場合には、ｎ行目までの書き込みを行う際に期間１〜期間６を１サイクルとしたソ
ース信号線の電位変化を繰り返し行えばよい。
【００８０】
以上で説明したように、本発明を適用したゲートライン反転駆動は、期間２および期間
３の動作や期間５および期間６の動作が存在することにより、反転駆動を行う際にソース
信号線に入力する映像信号の電位の振幅を少なくすることができる。よって、消費電力を
低下させることができる。
【００８１】
なお、本実施例で説明した駆動方法を実施するには、例えば実施例１で説明した表示装
置を用いて行えばよい。
【実施例３】
【００８２】
本実施例では、ソースライン反転駆動に本発明を適用した場合の駆動方法について説明
する。
【００８３】
ソースライン反転駆動の表示パターン図を図１０に示す。なお、図１０に示す表示パタ
ーン図は、簡略化のために表示画素３行×４列のモデル画面の場合を例として示している
。
【００８４】
ソースライン反転駆動は、図１０に示すように、隣り合うソース信号線が互いに逆の極
性を有するように各画素に映像信号が印加される。そして、Ｎ＋１フレーム目ではＮフレ
ーム目とは逆の極性を有する映像信号が各画素に印加される。つまり、各画素に印加され
る映像信号の極性は１フレーム毎に異なるようにしている。
【００８５】
ソースライン反転駆動方法に本発明を適用した場合のタイミングチャートを図１９に示
す。この図１９を用いてソースライン反転駆動方法に本発明を適用した場合の駆動方法に
ついて説明する。なお、図１９のタイミングチャートにおいてソース信号線の電位の変化
を示す図は、ソース信号線Ｓ１〜Ｓｍのなかの任意の１本のソース信号線Ｓｘにおける電
位の変化を示しているものであり、以下においては、このソース信号線Ｓｘに着目して説
明を行う。
【００８６】
まず、期間１において、第１のスイッチ、第２のスイッチをオフとする。そして、第１
の駆動回路（ソース信号線駆動回路）１２から正の電位Ｖ１を有する映像信号をソース信
号線Ｓｘに入力する。ソース信号線Ｓｘに電気的に接続されている第１のスイッチ、第２
のスイッチはオフとなっているため、ソース信号線Ｓｘの電位はＶ１となる。
【００８７】
その後、１行目のゲート信号線Ｇ１にオンの信号を入力する。すると、１行目のゲート
信号線に電気的に接続されている画素の有する薄膜トランジスタがオンになり、１行目の
ゲート信号線Ｇ１に電気的に接続されている各画素にソース信号線Ｓ１〜Ｓｍの各信号線
から映像信号が入力される。よって、ソース信号線Ｓｘに電気的に接続された第１行目の
画素には、正の電位Ｖ１が入力される。そして、１行目のゲート信号線Ｇ１への映像信号
の書き込みが終わったら、次に第２行目のゲート信号線Ｇ２にオンの信号を入力して、第
２行目の画素への書き込みを行う。このようにして、第ｎ行目まで書き込みを行う。
【００８８】
期間１において、第１〜第ｎ行目までの正の電位を有する映像信号の書き込みが終了す
ると、期間２へと移る。
【００８９】
期間２において、まず第１のスイッチをオンにする。すると、第１のスイッチがオンに
なったことにより、第１の容量素子がソース信号線Ｓｘと導通状態となる。そして、第１
の容量素子に正の電荷が徐々に蓄積されていき、第１の容量素子には正の電圧Ｖ２が保存
され、ソース信号線Ｓｘの電位はＶ３となる。ここで、Ｖ１＝Ｖ２＋Ｖ３であるとする。
【００９０】
期間３において、第１のスイッチをオフにし、第２のスイッチをオンにする。すると、
第１のスイッチがオフになったことによって、第１の容量素子はソース信号線Ｓｘと非導
通状態となり、期間２において第１の容量素子に保存された正の電圧Ｖ２は第１の容量素
子に保存された状態のままとなる。また、第２のスイッチがオンになったことによって、
第２の容量素子はソース信号線Ｓｘと導通状態となり、予め第２の容量素子に保存してお
いた負の電圧Ｖ６に対応する電荷がソース信号線Ｓｘに放電される。当該電荷の放電によ
り、ソース信号線Ｓｘの電位はＶ４となる。なお、図１９においては、Ｖ４がコモン電位
になる場合について示しているが、必ずしもＶ４がコモン電位になる必要はない。図１９
においては、｜Ｖ３｜＝｜Ｖ６｜である場合を例にして説明したため、Ｖ４がコモン電位
と等しくなっているが、この場合に限定されない。
【００９１】
期間４において、第２のスイッチをオフにする。そして、第１の駆動回路（ソース信号
線駆動回路）１２から負の電位Ｖ５を有する映像信号をソース信号線Ｓｘに入力する。す
ると、第１及び第２のスイッチはオフとなっているため、ソース信号線Ｓｘの電位はＶ５
となる。
【００９２】
そして、１行目のゲート信号線Ｇ１にオンの信号を入力する。すると、１行目のゲート
信号線Ｇ１に電気的に接続されている画素の有する薄膜トランジスタがオンになり、１行
目のゲート信号線Ｇ１に電気的に接続されている各画素にソース信号線Ｓ１〜Ｓｍの各信
号線から映像信号が入力される。よって、ソース信号線Ｓｘに電気的に接続された第１行
目の画素には、正の電位Ｖ１が入力される。そして、１行目のゲート信号線Ｇ１への映像
信号の書き込みが終わったら、次に第２行目のゲート信号線Ｇ２にオンの信号を入力して
、第２行目の画素への書き込みを行う。このようにして、第ｎ行目までの書き込みを行う
。
【００９３】
期間４において、第１〜第ｎ行目までの負の電位を有する映像信号の書き込みが終了す
ると、期間５へと移る。
【００９４】
期間５において、第２のスイッチをオンにする。すると、第２のスイッチがオンになっ
たことにより、第２の容量素子がソース信号線Ｓｘと導通状態となる。そして、第２の容
量素子に負の電荷が徐々に蓄積されていき、第２の容量素子には負の電圧Ｖ６が保存され
、ソース信号線Ｓｘの電位はＶ７となる。ここで、Ｖ５＝Ｖ６＋Ｖ７であるとする。
【００９５】
期間６において、第１のスイッチをオンにし、第２のスイッチをオフにする。すると、
第２のスイッチがオフになったことによって、第２の容量素子はソース信号線Ｓｘと非導
通状態となり、期間５において第２の容量素子に保存された負の電圧Ｖ６は第２の容量素
子に保存された状態のままとなる。また、第１のスイッチがオンになったことによって、
第１の容量素子はソース信号線Ｓｘと導通状態となり、期間２において第１の容量素子に
保存されていた正の電圧Ｖ２に対応する電荷がソース信号線Ｓｘに放電される。当該電荷
の放電により、ソース信号線Ｓｘの電位はＶ８となる。なお、図１９においては、Ｖ８が
コモン電位になる場合について示しているが、必ずしもＶ８がコモン電位になる必要はな
い。図１９においては、｜Ｖ２｜＝｜Ｖ７｜である場合を例にして説明したため、Ｖ８が
コモン電位と等しくなっているが、この場合に限定されない。
【００９６】
以上で説明した期間１〜期間６が１サイクルとなる。このサイクルを繰り返し行ってい
くことにより、ソースライン反転駆動を行うことができる。図１９では、ａサイクル目の
期間１から次のサイクル（ａ＋１サイクル目）の期間３までの期間の動作について示して
いる。期間１〜期間６の１つのサイクルを繰り返し行っているので、ａ＋１サイクル目の
期間１〜期間３における動作は、ａサイクル目の期間１から期間３における動作と同じ動
作となる。なお、ａは１以上の自然数である。
【００９７】
そして、ａサイクル目の期間１がＮフレームに属するとすると、ａサイクル目の期間２
〜４がＮ＋１フレームに相当し、ａサイクル目の期間５〜ａ＋１サイクル目の期間１がＮ
＋２フレームに相当する。そして、ａ＋１サイクル目の期間２〜期間３がＮ＋３フレーム
に属するものとなる。
【００９８】
以上で説明したように、本発明を適用したソースライン反転駆動は、期間２および期間
３の動作や期間５および期間６の動作が存在することにより、反転駆動を行う際にソース
信号線に入力する映像信号の電位の振幅を少なくすることができる。よって、消費電力を
低下させることができる。
【００９９】
なお、本実施例のようにソースライン反転駆動を行う場合には、各ソース信号線に電気
的に接続された第１のスイッチ及び第２のスイッチを制御する際に図２０に示すように偶
数列同士、奇数列同士をそれぞれ同じ配線に電気的に接続して制御を行えばよい。
【実施例４】
【０１００】
本実施例では、ドット反転駆動に本発明を適用した場合の駆動方法について説明する。
【０１０１】
ドット反転駆動の表示パターン図を図１１に示す。なお、図１１に示す表示パターン図
は、簡略化のために表示画素３行×４列のモデル画面の場合を例として示している。
【０１０２】
ドット反転駆動では、図１１に示すように、縦方向および横方向で隣り合う画素が互い
に逆の極性を有するように各画素に映像信号が印加される。隣り合うゲート信号線が互い
に逆の極性を有するように各画素に映像信号が印加される。そして、Ｎ＋１フレーム目で
はＮフレーム目とは逆の極性を有する映像信号が各画素に印加される。つまり、各画素に
印加される映像信号の極性は１フレーム毎に異なるようにしている。
【０１０３】
ドット反転駆動は、実施例２で説明したゲートライン反転駆動と実施例３で説明したソ
ースライン反転駆動を組み合わせることによって実施することができる。
【０１０４】
本発明を適用したドット反転駆動においても、実施例２や実施例３で説明したように、
期間２および期間３の動作や期間５および期間６の動作が存在することにより、反転駆動
を行う際にソース信号線に入力する映像信号の電位の振幅を少なくすることができる。よ
って、消費電力を低下させることができる。
【０１０５】
なお、ドット反転駆動は、正の極性の信号が入力された画素と、負の極性の信号が入力
された画素とが均一に混ざるため、ソースライン反転駆動やゲートライン反転駆動と比較
してさらにちらつきを生じにくくすることができる。
【実施例５】
【０１０６】
本実施例では、ゲートライン反転駆動とコモン反転駆動を組み合わせた駆動方法に本発
明を適用した場合について説明する。
【０１０７】
ゲートライン反転駆動とコモン反転駆動を組み合わせた駆動方法に本発明を適用した場
合のタイミングチャートを図２１に示す。この図２１を用いてゲートライン反転駆動とコ
モン反転駆動を組み合わせた駆動方法に本発明を適用した場合について説明する。なお、
図２１のタイミングチャートにおいてソース信号線の電位の変化を示す図は、ソース信号
線Ｓ１〜Ｓｍのなかの任意の１本のソース信号線Ｓｘにおける電位の変化を示しているも
のであり、以下においては、このソース信号線Ｓｘに着目して説明を行う。また、基準電
位をＶ０とすることとする。
【０１０８】
まず、期間１において、第１のスイッチ、第２のスイッチをオフとする。そして、第１
の駆動回路（ソース信号線駆動回路）１２から正の電位Ｖ１を有する映像信号をソース信
号線Ｓｘに入力する。ソース信号線Ｓｘに電気的に接続されている第１のスイッチ、第２
のスイッチはオフとなっているため、ソース信号線Ｓｘの電位はＶ１となる。
【０１０９】
また、期間１において、ソース信号線に書き込む映像信号の極性反転と同期してコモン
電位の極性の反転も行う。この際、コモン電位の極性は、映像信号の極性とは逆の極性と
なるようにする。つまり、映像信号が正の電位である場合、コモン電位は負の電位となる
ようにする。期間１においては、ソース信号線に書き込む映像信号の電位は正の電位Ｖ１
であるから、コモン電位は負の電位Ｖ１５となるようにする。｜Ｖ１｜＝｜Ｖ１５｜とな
るように設定すると、ゲートライン反転駆動のみで駆動を行う場合と比較して、ソース信
号線に書き込む映像信号の電位は半分となる。なお、ここでは、｜Ｖ１｜＝｜Ｖ１５｜と
なるようにＶ１５を設定したが、必ずしもこのような値とする必要はない。
【０１１０】
また、期間１において、１行目のゲート信号線にオンの信号を入力する。すると、１行
目のゲート信号線Ｇ１に電気的に接続されている画素の有する薄膜トランジスタがオンに
なり、１行目のゲート信号線に電気的に接続されている各画素にソース信号線Ｓ１〜Ｓｍ
の各信号線から映像信号が入力される。よって、ソース信号線Ｓｘに電気的に接続された
第１行目の画素には、正の電位Ｖ１が入力される。
【０１１１】
期間２において、第１のスイッチをオンにする。すると、第１のスイッチがオンになっ
たことにより、第１の容量素子がソース信号線Ｓｘと導通状態となる。そして、第１の容
量素子に正の電荷が徐々に蓄積されていき、第１の容量素子には正の電圧Ｖ２が保存され
、ソース信号線Ｓｘの電位はＶ３となる。ここで、Ｖ１＝Ｖ２＋Ｖ３であるとする。
【０１１２】
また、期間２において、コモン電位を負の電位Ｖ１７とする。ここでは、｜Ｖ１７｜＝
｜Ｖ３｜となるようにＶ１７の電位を設定したが、必ずしもこのような値とする必要はな
い。たとえば、期間２においても、期間１と同じコモン電位のまま維持させておいてもよ
いし、期間２においてコモン電位を基準電位Ｖ０としてもよい。
【０１１３】
期間３において、第１のスイッチをオフにし、第２のスイッチをオンにする。すると、
第１のスイッチがオフになったことによって、第１の容量素子はソース信号線Ｓｘと非導
通状態となり、期間２において第１の容量素子に保存された正の電圧Ｖ２は第１の容量素
子に保存された状態のままとなる。また、第２のスイッチがオンになったことによって、
第２の容量素子はソース信号線Ｓｘと導通状態となり、予め第２の容量素子に保存してお
いた負の電圧Ｖ６に対応する電荷がソース信号線Ｓｘに放電される。当該電荷の放電によ
り、ソース信号線Ｓｘの電位はＶ４となる。なお、図２１においては、Ｖ４が基準電位Ｖ
０になる場合について示しているが、必ずしもＶ４が基準電位Ｖ０になる必要はない。図
２１においては、｜Ｖ３｜＝｜Ｖ６｜である場合を例にして説明したため、Ｖ４が基準電
位Ｖ０と等しくなっているが、この場合に限定されない。
【０１１４】
また、期間３において、コモン電位を基準電位Ｖ０とする。
【０１１５】
なお、図２１においては、期間２と期間３の二つの期間のそれぞれでコモン電位を変化
させている場合について示しているが、必ずしもそのようにする必要はない。例えば、期
間１と同じコモン電位を期間３まで維持させておくようにしてもよいし、期間２において
コモン電位を基準電位Ｖ０に等しくなるようにして期間３においてもコモン電位を基準電
位Ｖ０で維持したままとしてもよい。また、期間２は期間１と同じコモン電位を維持し、
期間３において基準電位Ｖ０とするようにしてもよい。また、図２２のように、期間２に
おいて、コモン電位を期間４で入力するコモン電位Ｖ１１となるようにして、期間２と同
じ電位を期間４まで維持するようにしてもよい。なお、コモン電位を変化させる回数が少
ない方が消費電力は少なくてすむ。よって、図２１に示すコモン電位の変化のさせ方より
も、図２２に示すコモン電位の変化のさせ方の方が消費電力を低く抑えることができる。
【０１１６】
期間４において、第２のスイッチをオフにする。そして、第１の駆動回路（ソース信号
線駆動回路）１２から負の電位Ｖ５を有する映像信号をソース信号線Ｓｘに入力する。す
ると、第１及び第２のスイッチはオフとなっているため、ソース信号線Ｓｘの電位はＶ５
となる。
【０１１７】
また、期間４において、ソース信号線に書き込む映像信号の極性反転と同期してコモン
電位の極性の反転も行う。この際、コモン電位の極性は、映像信号の極性とは逆の極性と
なるようにする。期間４においては、ソース信号線に書き込む映像信号の電位は負の電位
Ｖ５であるから、コモン電位は正の電位Ｖ１１となるようにする。｜Ｖ５｜＝｜Ｖ１１｜
となるように設定すると、ゲートライン反転駆動のみで駆動を行う場合と比較して、ソー
ス信号線に書き込む映像信号の電位は半分となる。なお、ここでは、｜Ｖ５｜＝｜Ｖ１１
｜となるようにＶ１１を設定したが、必ずしもこのような値とする必要はない。
【０１１８】
また、期間４において、２行目のゲート信号線Ｇ２にオンの信号を入力する。すると、
２行目のゲート信号線Ｇ２に電気的に接続されている画素の有する薄膜トランジスタがオ
ンになり、２行目のゲート信号線Ｇ２に電気的に接続されている各画素にソース信号線Ｓ
１〜Ｓｍの各信号線から映像信号が入力される。よって、ソース信号線Ｓｘに電気的に接
続された第２行目の画素には、負の電位Ｖ５が入力される。
【０１１９】
期間５において、第２のスイッチをオンにする。すると、第２のスイッチがオンになっ
たことにより、第２の容量素子がソース信号線Ｓｘと導通状態となる。そして、第２の容
量素子に負の電荷が徐々に蓄積されていき、第２の容量素子には負の電圧Ｖ６が保存され
、ソース信号線Ｓｘの電位はＶ７となる。ここで、Ｖ５＝Ｖ６＋Ｖ７であるとする。
【０１２０】
また、期間５において、コモン電位を正の電位Ｖ１３とする。ここでは、｜Ｖ１３｜＝
｜Ｖ７｜となるようにＶ１３の電位を設定したが、必ずしもこのような値とする必要はな
い。たとえば、期間５においても、期間４と同じコモン電位のまま維持させておいてもよ
いし、期間５においてコモン電位を基準電位Ｖ０としてもよい。
【０１２１】
期間６において、第１のスイッチをオンにし、第２のスイッチをオフにする。すると、
第２のスイッチがオフになったことによって、第２の容量素子はソース信号線Ｓｘと非導
通状態となり、期間５において第２の容量素子に保存された負の電圧Ｖ６は第２の容量素
子に保存された状態のままとなる。また、第１のスイッチがオンになったことによって、
第１の容量素子はソース信号線Ｓｘと導通状態となり、期間２において第１の容量素子に
保存されていた正の電圧Ｖ２に対応する電荷がソース信号線Ｓｘに放電される。当該電荷
の放電により、ソース信号線Ｓｘの電位はＶ８となる。なお、図２１においては、Ｖ８が
コモン電位になる場合について示しているが、必ずしもＶ８がコモン電位になる必要はな
い。図２１においては、｜Ｖ２｜＝｜Ｖ７｜である場合を例にして説明したため、Ｖ８が
コモン電位と等しくなっているが、この場合に限定されない。
【０１２２】
また、期間６において、コモン電位を基準電位Ｖ０とする。
【０１２３】
なお、図２１においては、期間５と期間６の二つの期間のそれぞれでコモン電位を変化
させている場合について示しているが、必ずしもそのようにする必要はない。例えば、期
間４と同じコモン電位を期間６まで維持させておくようにしてもよいし、期間５において
コモン電位を基準電位Ｖ０に等しくなるようにして期間６においてもコモン電位を基準電
位Ｖ０で維持したままとしてもよい。また、期間５は期間４と同じコモン電位を維持し、
期間６において基準電位Ｖ０とするようにしてもよい。また、図２２のように、期間５に
おいて、コモン電位を期間７で入力するコモン電位Ｖ１５となるようにして、期間５と同
じ電位を期間７まで維持するようにしてもよい。なお、コモン電位を変化させる回数が少
ない方が消費電力は少なくてすむ。よって、図２１に示すコモン電位の変化のさせ方より
も、図２２に示すコモン電位の変化のさせ方の方が消費電力を低く抑えることができる。
【０１２４】
期間７において、第１のスイッチ及び第２のスイッチをオフとする。そして、第１の駆
動回路（ソース信号線駆動回路）１２から正の電位Ｖ１を有する映像信号をソース信号線
Ｓｘに入力する。第１のスイッチ及び第２のスイッチはオフとなっているため、ソース信
号線の電位はＶ１−Ｖ８（＝Ｖ９とする）となる。なお、図２１においては、説明を簡単
にするためにＶ９＝Ｖ１である場合について示しているが、必ずしもＶ９＝Ｖ１とする必
要はない。
【０１２５】
また、期間７において、ソース信号線に書き込む映像信号の極性反転と同期してコモン
電位の極性の反転も行う。この際、コモン電位の極性は、映像信号の極性とは逆の極性と
なるようにする。期間７においては、ソース信号線に書き込む映像信号の電位は正の電位
Ｖ１であるから、コモン電位は負の電位Ｖ１５となるようにする。｜Ｖ１｜＝｜Ｖ１５｜
となるように設定すると、ゲートライン反転駆動のみで駆動を行う場合と比較して、ソー
ス信号線に書き込む映像信号の電位は半分となる。なお、ここでは、｜Ｖ１｜＝｜Ｖ１５
｜となるようにＶ１５を設定したが、必ずしもこのような値とする必要はない。
【０１２６】
また、期間７において、３行目のゲート信号線Ｇ３にオンの信号を入力する。すると、
３行目のゲート信号線Ｇ３に電気的に接続されている画素の有する薄膜トランジスタがオ
ンになり、３行目のゲート信号線Ｇ３に電気的に接続されている各画素にソース信号線Ｓ
１〜Ｓｍの各信号線から映像信号が入力される。よって、ソース信号線Ｓｘに電気的に接
続された第３行目の画素には、正の電位Ｖ１が入力される。
【０１２７】
期間８において、第１のスイッチをオンにする。すると、第１のスイッチがオンになっ
たことにより、第１の容量素子がソース信号線Ｓｘと導通状態となる。そして、第１の容
量素子に正の電荷が徐々に蓄積されていき、第１の容量素子には正の電圧Ｖ２が保存され
、ソース信号線Ｓｘの電位はＶ１０となる。ここで、Ｖ９＝Ｖ２＋Ｖ１０であるとする。
なお、図２１においては、説明を簡単にするためにＶ１０＝Ｖ３である場合について示し
ているが、必ずしもＶ１０＝Ｖ３とする必要はない。
【０１２８】
期間９において、第１のスイッチをオフにし、第２のスイッチをオンにする。すると、
第１のスイッチがオフになったことによって、第１の容量素子はソース信号線Ｓｘと非導
通状態となり、期間８において第１の容量素子に保存された正の電圧Ｖ２は第１の容量素
子に保存された状態のままとなる。また、第２のスイッチがオンになったことによって、
第２の容量素子はソース信号線Ｓｘと導通状態となり、期間５において第２の容量素子に
保存しておいた負の電圧Ｖ６に対応する電荷がソース信号線Ｓｘに放電される。当該電荷
の放電により、ソース信号線Ｓｘの電位はＶ１１となる。なお、図２１においては、Ｖ１
１がＶ４やコモン電位になる場合について示しているが、必ずしもＶ１１がＶ４やコモン
電位と等しくなる必要はない。図２１においては、｜Ｖ１０｜＝｜Ｖ６｜である場合を例
にして説明したため、Ｖ１１がコモン電位と等しくなっているが、この場合に限定されな
い。
【０１２９】
なお、ソース信号線に書き込む映像信号の電位の変化のさせ方、及びコモン電位の変化
のさせ方は期間１〜期間６を１サイクルとして、同様の動作を繰り返し行う。よって、図
２１の期間７、期間８、期間９におけるソース信号線に書き込む映像信号の電位の変化の
させ方、及びコモン電位の変化のさせ方はそれぞれ期間１、期間２、期間３におけるソー
ス信号線に書き込む映像信号の電位の変化のさせ方、及びコモン電位の変化のさせ方と同
じである。
【０１３０】
なお、以上においては、簡略化のために表示画素３行×４列のモデル画面の場合を例と
して説明したため、３行目の画素への書き込みまでしか説明しなかったが、ｎ＝３及びｍ
＝４以外のｎ行×ｍ列の表示画素の場合でも同様に行うことができる。
【０１３１】
表示画素がｎ行×ｍ列の場合においては、ｎ行目の書き込みが終了するまでの間、期間
１〜期間６における映像信号の電位、及びコモン電位の動作と同様の動作を繰り返し行え
ば良い。
【０１３２】
以上で説明したように、本発明を適用してゲートライン反転駆動とコモン反転駆動とを
組み合わせた駆動方法は、期間２および期間３の動作や期間５および期間６の動作が存在
することにより、反転駆動を行う際にソース信号線に入力する映像信号の電位の振幅を少
なくすることができる。よって、消費電力を低下させることができる。
【実施例６】
【０１３３】
本実施例では、第１のスイッチ及び第１の容量素子のレイアウトの例について説明する
。なお、本実施例においては、第１のスイッチがＣＭＯＳ回路で構成されている図１５の
表示装置の場合を例にして説明する。
【０１３４】
図２３（Ａ）は、図１５に示す領域Ａにおけるレイアウトを示す上面図である。また、
図２３（Ａ）のＡ−Ａ’における断面図を図２３（Ｂ）に示し、図２３（Ａ）のＢ−Ｂ’
における断面図を図２３（Ｃ）に示す。
【０１３５】
なお、図２３において、２２０は第１のＣＭＯＳ回路３６を構成するＮチャネル型薄膜
トランジスタ（Ｎチャネル型ＴＦＴ）であり、２２１は第１のＣＭＯＳ回路３６を構成す
るＰチャネル型薄膜トランジスタ（Ｐチャネル型ＴＦＴ）である。図２３においては、第
１のスイッチを構成するＮチャネル型ＴＦＴおよびＰチャネル型ＴＦＴが共に二つのゲー
ト電極を有するダブルゲート構造のＴＦＴの場合について示しているが、この構成に限定
されない。１つのゲート電極を有するシングルゲート構造のＴＦＴや２つ以上のゲート電
極を有する構造のＴＦＴとしてもよい。また、オフセット領域を有する構造のＴＦＴや、
ＬＤＤ領域を有する構造のＴＦＴなど一般的なＴＦＴの構造に置き換えてもよい。
【０１３６】
また、図２３（Ａ）において、半導体膜２０２と容量素子の第２の電極２０６ｃとが重
なっている領域に容量素子が形成される。そして、半導体膜２０２のうち容量素子の第２
の電極２０６ｃと重なっている領域が容量素子の第１の電極として機能する。容量素子の
第２の電極２０６ｃは、ゲート配線２０６ｆ、２０６ｇと同じ金属膜で形成されている。
Ｎチャネル型ＴＦＴ２２０の有する第１のゲート電極２０６ａ及び第２のゲート電極２０
６ｂは、ゲート配線２０６ｆから延設されている。また、Ｐチャネル型ＴＦＴ２２１の有
する第３のゲート電極２０６ｄ及び第４のゲート電極２０６ｅは、ゲート配線２０６ｇか
ら延設されている。
【０１３７】
図２３（Ｂ）を用いて、Ｎチャネル型ＴＦＴ２２０と容量素子が形成されている領域に
おける断面構造、すなわちＡ−Ａ’における断面構造について説明する。基板２００上に
は、窒化珪素膜２０１ａ及び酸化珪素膜２０１ｂの積層膜で構成される下地膜が形成され
ており、下地膜上には、半導体膜２０２が形成されている。半導体膜は、第１のＮ型不純
物領域２０５ａ、第２のＮ型不純物領域２０５ｂ、第３のＮ型不純物領域２０５ｃ、第１
のＮ型不純物領域２０５ａと第２のＮ型不純物領域２０５ｂの間に形成された第１の真性
領域、第２のＮ型不純物領域２０５ｂと第３のＮ型不純物領域２０５ｃとの間に形成され
た第２の真性領域を有している。第３のＮ型不純物領域２０５ｃの一部は容量素子の第１
の電極として機能する。
【０１３８】
そして、半導体膜２０２上にはゲート絶縁膜２０３が形成され、ゲート絶縁膜２０３上
には第１のゲート電極２０６ａ、第２のゲート電極２０６ｂ、容量素子の第２の電極２０
６ｃが形成されている。なお、第３のＮ型不純物領域２０５ｃの一部、ゲート絶縁膜２０
３、及び容量素子の第２の電極２０６ｃによって容量素子が形成されている。
【０１３９】
ゲート絶縁膜２０３、第１のゲート電極２０６ａ、第２のゲート電極２０６ｂ、容量素
子の第２の電極２０６ｃ上には、層間絶縁膜２０９が形成され、層間絶縁膜２０９上には
、ソース信号線２１０ａが形成されている。ソース信号線２１０ａは、Ｎチャネル型ＴＦ
Ｔ２２０の第１のＮ型不純物領域２０５ａと電気的に接続されている。
【０１４０】
次に、図２３（Ｃ）を用いて、Ｐチャネル型ＴＦＴ２２１と容量素子が形成されている
領域における断面構造、すなわちＢ−Ｂ’における断面構造について説明する。基板２０
０上には、窒化珪素膜２０１ａ及び酸化珪素膜２０１ｂの積層膜で構成される下地膜が形
成されており、下地膜上には、半導体膜２０２が形成されている。半導体膜は、第１のＰ
型不純物領域２０８ａ、第２のＰ型不純物領域２０８ｂ、第３のＰ型不純物領域２０８ｃ
、第３のＮ型不純物領域２０５ｃ、第１のＰ型不純物領域２０８ａと第２のＰ型不純物領
域２０８ｂの間に形成された第３の真性領域、第２のＰ型不純物領域２０８ｂと第３のＰ
型不純物領域２０８ｃとの間に形成された第４の真性領域を有している。なお、第３のＮ
型不純物領域２０５ｃの一部は容量素子の第１の電極として機能する。
【０１４１】
そして、半導体膜２０２上にはゲート絶縁膜２０３が形成され、ゲート絶縁膜２０３上
には第３のゲート電極２０６ｄ、第４のゲート電極２０６ｅ、容量素子の第２の電極２０
６ｃが形成されている。なお、第３のＮ型不純物領域２０５ｃの一部、ゲート絶縁膜２０
３、及び容量素子の第２の電極２０６ｃによって容量素子が形成されている。
【０１４２】
ゲート絶縁膜２０３、第３のゲート電極２０６ｄ、第４のゲート電極２０６ｅ、容量素
子の第２の電極２０６ｃ上には、層間絶縁膜２０９が形成され、層間絶縁膜２０９上には
、ソース信号線２１０ｃが形成されている。ソース信号線２１０ｃは、Ｐチャネル型ＴＦ
Ｔ２２１の第１のＰ型不純物領域２０８ａと電気的に接続されている。
【０１４３】
以上で説明した状態でレイアウトされている第１のスイッチ及び第１の容量素子の作製
工程について図２４〜２６を用いて以下に説明する。
【０１４４】
なお、図２４〜２６において、図の左側は図２３のＡ−Ａ’における断面図を示し、図
の右側は図２３のＢ’−Ｂにおける断面図を示す。
【０１４５】
まず、図２４（Ａ）に示すように、基板２００上に下地膜を形成する。ここでは、下地
膜として、プラズマＣＶＤ法やスパッタリング法等により窒化珪素膜２０１ａと酸化珪素
膜２０１ｂの積層膜を形成しているが、この場合に限定されない。酸化珪素を含む膜、酸
化窒化珪素を含む膜、窒化酸化珪素を含む膜を、単層構造として形成するか、当該これら
の膜を適宜積層して形成すればよい。そして、下地膜を構成する酸化珪素膜２０１ｂ上に
半導体膜２０２を形成する。ここでは、半導体膜２０２として珪素膜を形成する。なお、
珪素膜は、非晶質珪素膜でも結晶性珪素膜でもよい。そして、半導体膜２０２を覆うゲー
ト絶縁膜２０３を形成する。ゲート絶縁膜２０３は、スパッタ法やプラズマＣＶＤ法等の
各種ＣＶＤ法により、珪素の酸化物または珪素の窒化物を含む膜を、単層または積層して
形成する。具体的には、酸化珪素を含む膜、酸化窒化珪素を含む膜、窒化酸化珪素を含む
膜を、単層構造として形成するか、当該これらの膜を適宜積層して形成する。
【０１４６】
次に、図２４（Ｂ）に示すように、マスク２０４ａ、２０４ｂ、２０４ｃを形成する。
そして、マスク２０４ａ、２０４ｂ、２０４ｃ、及びゲート絶縁膜２０３の上方からＮ型
の導電型を有する不純物を半導体膜２０２にドーピングする。このドーピングにより、マ
スク２０４ａ、２０４ｂ、２０４ｃが形成されていなかった領域に第１のＮ型不純物領域
２０５ａ、第２のＮ型不純物領域２０５ｂ、第３のＮ型不純物領域２０５ｃが形成される
。
【０１４７】
そして、図２５（Ａ）に示すように、第１のゲート電極２０６ａ、第２のゲート電極２
０６ｂ、容量素子の一方の電極２０６ｃ、第３のゲート電極２０６ｄ、第４のゲート電極
２０６ｅを形成する。
【０１４８】
ここで、図２５（Ａ）では、第１のＮ型不純物領域２０５ａと第２のＮ型不純物領域２
０５ｂとの間に存在する第１の真性領域の幅と等しくなるように第１のゲート電極２０６
ａが形成されているが、第１のゲート電極２０６ａの幅が第１のＮ型不純物領域２０５ａ
と第２のＮ型不純物領域２０５ｂとの間に存在する第１の真性領域の幅よりも短くなるよ
うに第１のゲート電極２０６ａを形成してもよい。その場合には、第１のＮ型不純物領域
２０５ａと第１の真性領域との間及び第１の真性領域と第２のＮ型不純物領域２０５ｂと
の間にオフセット領域を形成することができる。
【０１４９】
また、第２のＮ型不純物領域２０５ｂと第３のＮ型不純物領域２０５ｃとの間に存在す
る第２の真性領域の幅と等しくなるように第２のゲート電極２０６ｂが形成されているが
、第２のゲート電極２０６ｂの幅が第２のＮ型不純物領域２０５ｂと第３のＮ型不純物領
域２０５ｃとの間に存在する第２の真性領域の幅よりも短くなるように第２のゲート電極
２０６ｂを形成してもよい。その場合には、第２のＮ型不純物領域２０５ｂと第２の真性
領域との間及び第２の真性領域と第３のＮ型不純物領域２０５ｃとの間にオフセット領域
を形成することができる。
【０１５０】
次に、図２５（Ｂ）に示すように、後ほどＰチャネル型の薄膜トランジスタ（Ｐチャネ
ル型ＴＦＴ）となる領域を露出させ、その他の領域にマスク２０７を形成する。そして、
マスク２０７及びゲート絶縁膜２０３の上方からＰ型の導電型を有する不純物を半導体膜
２０２にドーピングする。このドーピングにより、マスク２０７、第３のゲート電極２０
６ｄ、第４のゲート電極２０６ｅが形成されていなかった領域に第１のＰ型不純物領域２
０８ａ、第２のＰ型不純物領域２０８ｂ、第３のＰ型不純物領域２０８ｃが形成される。
【０１５１】
そして、図２６に示すように、ゲート絶縁膜２０３、第１のゲート電極２０６ａ、第２
のゲート電極２０６ｂ、容量素子の一方の電極２０６ｃ、第３のゲート電極２０６ｄ、第
４のゲート電極２０６ｅ上に層間絶縁膜２０９を形成する。そして、層間絶縁膜２０９上
に、ソース信号線２１０ａ、２１０ｃ、及び電極２１０ｂを形成する。
【０１５２】
ソース信号線２１０ａは第１のＮ型不純物領域２０５ａと電気的に接続し、ソース信号
線２１０ｃは第３のＰ型不純物領域２０８ｃと電気的に接続している。また、電極２１０
ｂは、第３のＮ型不純物領域２０５ｃと第１のＰ型不純物領域２０８ａを電気的に接続し
ている。
【０１５３】
以上のようにして第１のスイッチを構成するＮチャネル型の薄膜トランジスタ（Ｎチャ
ネル型ＴＦＴ）及びＰチャネル型の薄膜トランジスタ（Ｐチャネル型ＴＦＴ）と容量素子
を形成することができる。
【０１５４】
なお、以上で説明した作製工程では、第１のＣＭＯＳ回路３６、第１の容量素子１７の
み説明したが、第２のＣＭＯＳ回路３８、第２の容量素子１９も第１のＣＭＯＳ回路３６
、第１の容量素子１７と同様にして作製すればよい。
【実施例７】
【０１５５】
以上の説明においては、液晶表示装置の場合について説明したが、ＥＬ表示装置の場合
においても本発明を実施することができる。
【０１５６】
ＥＬ表示装置において、発光素子、特に有機ＥＬ素子を長寿命化するために、発光素子
を反転駆動する場合がある。本発明は、その場合にも適用することができる。
【０１５７】
ただし、発光素子の反転駆動は、液晶表示装置における反転駆動と比較して映像信号の
極性反転周期が長いため、反転する頻度が低くなっている。よって、発光素子の反転駆動
に本発明を適用するよりも、液晶表示装置の反転駆動に本発明を適用する方がより低消費
電力化の効果を得ることができる。
【０１５８】
また、無機ＥＬを交流駆動する場合においても本発明を実施することができる。
【実施例８】
【０１５９】
本発明の表示装置を用いた電子機器について、図２７を参照して説明する。本発明の電
子機器としては、例えば、ビデオカメラ、デジタルカメラ等のカメラ、ゴーグル型ディス
プレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カー
オーディオコンポ、ＭＰ３プレーヤー等）、コンピュータ、ゲーム機器、携帯情報端末（
モバイルコンピュータ、携帯電話、携帯型ゲーム機、電子辞書、電子書籍等）、記録媒体
を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（Ｄ
ＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）等が挙
げられる。
【０１６０】
図２７（Ａ）は表示装置でありパーソナルコンピュータのモニターやテレビ受像器等が
これに当たる。筐体２００１、支持台２００２、表示部２００３等を含む。本発明を用い
ることで、消費電力を低減した表示装置を作製することができる。
【０１６１】
図２７（Ｂ）はテレビ視聴も可能な携帯電話であり、本体２１０１、筐体２１０２、表
示部２１０３、音声入力部２１０４、音声出力部２１０５、操作キー２１０６、アンテナ
２１０８等を含む。本発明を用いることで、消費電力を低減した携帯電話を作製すること
ができる。
【０１６２】
図２７（Ｃ）はコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、
キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む
。本発明を用いることで、消費電力を低減したコンピュータを作製することができる。図
２７（Ｃ）ではノート型のコンピュータを例示したが、例えばモニター一体型のデスクト
ップ型コンピュータ等にも適用することが可能である。
【０１６３】
図２７（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッ
チ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明を用いることで
、消費電力を低減したモバイルコンピュータを作製することができる。
【０１６４】
図２７（Ｅ）は携帯型のゲーム機であり、筐体２４０１、表示部２４０２、スピーカー
２４０３、操作キー２４０４、記録媒体挿入部２４０５等を含む。本発明を用いることで
、消費電力を低減したゲーム機を作製することができる。
【０１６５】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが
可能である。
【０１６６】
本実施例は実施の形態、実施例１乃至５と適宜組み合わせて用いることができる。
【符号の説明】
【０１６７】
１１ 画素部
１２ 第１の駆動回路
１３ 第２の駆動回路
１４ 第３の駆動回路
１５ 画素
１６ 第１のスイッチ
１７ 第１の容量素子
１８ 第２のスイッチ
１９ 第２の容量素子
２０ 領域
２１ 領域
２２ 領域
２５ 領域
２６ 第１のトランジスタ
２８ 第２のトランジスタ
３６ 第１のＣＭＯＳ回路
３８ 第２のＣＭＯＳ回路
７３ トランジスタ
７４ 液晶素子
７５ 容量素子
１００ ソース信号線駆動回路
１０１ ソース信号線
１０２ 画素
１０６ 第１のスイッチ
１０７ 第１の容量素子
１０８ 第２のスイッチ
１０９ 第２の容量素子
１１０ 画素部
１１１ 領域
１１７ 第１の容量用トランジスタ
１１９ 第２の容量用トランジスタ
１２７ 第１の容量用トランジスタ
１２９ 第２の容量用トランジスタ
２００ 基板
２０１ 下地膜
２０２ 半導体膜
２０３ ゲート絶縁膜
２０７ マスク
２０９ 層間絶縁膜
２２０ Ｎチャネル型ＴＦＴ
２２１ Ｐチャネル型ＴＦＴ
６０１ 半導体膜
６０２ 領域
６０３ ゲート絶縁膜
６０４ ゲート電極
２００１ 筐体
２００２ 支持台
２００３ 表示部
２０１ａ 窒化珪素膜
２０１ｂ 酸化珪素膜
２０４ａ マスク
２０４ｂ マスク
２０４ｃ マスク
２０５ａ 第１のＮ型不純物領域
２０５ｂ 第２のＮ型不純物領域
２０５ｃ 第３のＮ型不純物領域
２０６ａ 第１のゲート電極
２０６ｂ 第２のゲート電極
２０６ｃ 電極
２０６ｄ 第３のゲート電極
２０６ｅ 第４のゲート電極
２０８ａ 第１のＰ型不純物領域
２０８ｂ 第２のＰ型不純物領域
２０８ｃ 第３のＰ型不純物領域
２１０１ 本体
２１０２ 筐体
２１０３ 表示部
２１０４ 音声入力部
２１０５ 音声出力部
２１０６ 操作キー
２１０８ アンテナ
２１０ａ ソース信号線
２１０ｂ 電極
２１０ｃ ソース信号線
２２０１ 本体
２２０２ 筐体
２２０３ 表示部
２２０４ キーボード
２２０５ 外部接続ポート
２２０６ ポインティングマウス
２３０１ 本体
２３０２ 表示部
２３０３ スイッチ
２３０４ 操作キー
２３０５ 赤外線ポート
２４０１ 筐体
２４０２ 表示部
２４０３ スピーカー
２４０４ 操作キー
２４０５ 記録媒体挿入部
【技術分野】
【０００１】
本発明は、表示装置に関するものである。また、特に液晶表示装置に関するものであり
、特に消費電力を低減するための技術に関する。
【背景技術】
【０００２】
表示装置には、ＥＬ表示装置、プラズマディスプレイ、液晶表示装置などがある。
例えば、そのなかのひとつである液晶表示装置では、液晶材料の劣化を防ぐ、ちらつき（
フリッカ）などの表示ムラをなくす、表示品質を保つ等の理由から、一定期間毎に対向電
極電位（コモン電位）に対して画素電極に印加される電圧の極性を反転させて駆動してい
る。このような駆動方法を反転駆動と呼ぶ。
【０００３】
反転駆動の例としては、フレーム反転駆動、ソースライン反転駆動、ゲートライン反転
駆動、ドット反転駆動、コモン反転駆動などが挙げられる（例えば、特許文献１参照）。
【０００４】
フレーム反転駆動は、１フレーム期間毎に、コモン電位に対して画素電極に印加される
電圧の極性を反転させる駆動方法である。フレーム反転駆動の表示パターン図を図８に示
す。なお、図８に示す表示パターン図は、簡略化のために表示画素３行×４列のモデル画
面の場合を例として示している。フレーム反転駆動は、極性反転周期が長いため、フリッ
カが視認されやすい。そこで、フリッカを低減させるために、フレーム反転駆動に加えて
、ソースライン反転駆動、ゲートライン反転駆動、ドット反転駆動などを組み合わせると
いった方法が一般的に採用されている。
【０００５】
ゲートライン反転駆動は、隣接するゲート線毎に各画素に印加される電圧の極性を反転
させる駆動方法である。ゲートライン反転駆動の表示パターン図を図９に示す。なお、図
９に示す表示パターン図は、簡略化のために表示画素３行×４列のモデル画面の場合を例
として示している。
【０００６】
ソースライン反転駆動は、隣接するソース線毎に各画素に印加される電圧の極性を反転
させる駆動方法である。ソースライン反転駆動の表示パターン図を図１０に示す。なお、
図１０に示す表示パターン図は、簡略化のために表示画素３行×４列のモデル画面の場合
を例として示している。
【０００７】
ドット反転駆動は、隣り合った画素間で印加される電圧の極性を反転させる駆動方法で
あり、ソースライン反転駆動とゲートライン反転駆動を組み合わせた駆動方法である。ド
ット反転駆動の表示パターン図を図１１に示す。なお、図１１に示す表示パターン図は、
簡略化のために表示画素３行×４列のモデル画面の場合を例として示している。
【０００８】
ところで、上記のフレーム反転駆動、ソースライン反転駆動、ゲートライン反転駆動、
ドット反転駆動などを採用した場合、ソース信号線に書き込まれる映像信号の電位の振れ
幅は、反転駆動を行わない場合（コモン電位に対して画素電極に印加される電圧の極性を
片極性で、つまり、極性を変えないで駆動する場合）に比べて２倍必要となる。よって、
反転駆動を行わない場合（コモン電位に対して画素電極に印加される電圧の極性を片極性
で駆動する場合）で駆動する場合に比べて、駆動回路の高耐圧化が必要であると同時に、
消費電力も大きくなってしまう。そこで、フレーム反転駆動やゲートライン反転駆動の場
合、さらにコモン反転駆動を採用することもある。
【０００９】
コモン反転駆動は、画素電極の電位の極性反転のタイミングと同期してコモン電位の極
性を反転させる駆動方法であり、コモン反転駆動を行うことによって、ソース信号線に書
き込まれる映像信号の電位の振れ幅を半減させることができる。
【００１０】
また、液晶表示装置のみでなく、ＥＬ表示装置においても、ＥＬ素子の寿命を延ばすな
どの目的で反転駆動を行う場合がある（例えば、特許文献２参照）。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開平１１−２３１８２２号公報
【特許文献２】特開２００１−２２２２５５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
上述したとおり、フレーム反転駆動、ソースライン反転駆動、ゲートライン反転駆動、
ドット反転駆動などを採用した場合、ソース信号線に書き込まれる映像信号の電位の振れ
幅は、片極性で駆動する場合、つまり極性を変えないで駆動する場合、に比べて２倍必要
となる。よって、片極性で駆動する場合に比べて、駆動回路の高耐圧化が必要であると同
時に、消費電力も大きくなってしまう。消費電力が大きいなどの問題を解決するために、
フレーム反転駆動やゲートライン反転駆動にコモン反転駆動を採用することを行っている
が、その場合であっても、片極性の場合と比較するとまだ、消費電力は大きくなっている
。
【００１３】
このように、反転駆動を行う場合には、片極性で駆動を行う場合と比較して消費電力が
大きくなってしまう。
【００１４】
そこで、本発明は、消費電力を低減した表示装置及びそれを用いた電子機器を提供する
ことを課題とする。
【課題を解決するための手段】
【００１５】
本発明は、反転駆動を行う表示装置であって、映像信号を供給する配線（ソース信号線
）に、正の電荷を蓄積する容量素子と、負の電荷を蓄積する容量素子とを並列に接続可能
とし、各容量素子に蓄積した正又は負の電荷を反転駆動を行う際に交互に放電させること
により、配線容量の充電に利用して消費電力を低減することを要旨とする。
【００１６】
本発明の一は、映像信号が入力される配線（ソース信号線）と、該配線に並列に接続す
る第１の容量素子と、第２の容量素子と、画素を有する表示装置である。第１の容量素子
と配線との間には、前記両者の導通状態と非導通状態を制御する第１のスイッチが設けら
れている。また、第２の容量素子と配線との間には、前記両者の導通状態と非導通状態を
制御する第２のスイッチが設けられている。画素と配線は接続可能に配置され、映像信号
が画素に入力されるようになっている。
【００１７】
第１の容量素子は正の電荷を保存する機能を有し、第２の容量素子は負の電荷を保存す
る機能を有する。
【００１８】
また、本発明の表示装置は、液晶表示装置に適用することが好ましい。
【発明の効果】
【００１９】
本発明の表示装置は、第１の容量素子、第２の容量素子、第１のスイッチ、第２のスイ
ッチを有することによって、反転駆動を行う際に、第１の容量素子に正の電荷を保存し、
第２の容量素子に負の電荷を保存し、保存した電荷を正電荷と負電荷との反転の際に有効
に利用することによって消費電力を低減することができる。
【図面の簡単な説明】
【００２０】
【図１】本発明の表示装置について示す図
【図２】本発明の表示装置について示す図
【図３】本発明の表示装置について示す図
【図４】本発明の表示装置について示す図
【図５】本発明の表示装置について示す図
【図６】本発明の表示装置におけるソース信号線の電位の変化について示す図
【図７】従来の反転駆動におけるソース信号線の電位の変化について示す図
【図８】フレーム反転駆動の表示パターンについて示す図
【図９】ゲートライン反転駆動の表示パターンについて示す図
【図１０】ソースライン反転駆動の表示パターンについて示す図
【図１１】ドット反転駆動の表示パターンについて示す図
【図１２】容量用トランジスタについて説明する図
【図１３】本発明の表示装置の例について示す図
【図１４】本発明の表示装置の例について示す図
【図１５】本発明の表示装置の例について示す図
【図１６】本発明の表示装置の例について示す図
【図１７】本発明の表示装置の例について示す図
【図１８】ゲートライン反転駆動に本発明を適用した場合の駆動方法について説明する図
【図１９】ソースライン反転駆動に本発明を適用した場合の駆動方法について説明する図
【図２０】ソースライン反転駆動に本発明を適用した場合の第１及び第２のスイッチの制御方法について示す図
【図２１】コモン反転駆動にゲートライン反転駆動を組み合わせた場合の駆動方法について説明する図
【図２２】コモン反転駆動にゲートライン反転駆動を組み合わせた場合の駆動方法について説明する図
【図２３】第１のスイッチ及び第１の容量素子のレイアウト図について示す図
【図２４】第１のスイッチ及び第１の容量素子の作製工程について示す図
【図２５】第１のスイッチ及び第１の容量素子の作製工程について示す図
【図２６】第１のスイッチ及び第１の容量素子の作製工程について示す図
【図２７】本発明の表示装置を適用した電子機器について示す図
【発明を実施するための形態】
【００２１】
本発明の実施の形態及び実施例について、図面を用いて以下に説明する。但し、本発明
は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以
下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２２】
本発明の実施の形態について図１を用いて説明する。
本発明の表示装置は、ソース信号線１０１に第１のスイッチ１０６の一方の端子及び第
２のスイッチ１０８の一方の端子が電気的に接続されている。そして、第１のスイッチ１
０６の他方の端子には、第１の容量素子１０７の第１の電極が電気的に接続され、第２の
スイッチ１０８の他方の端子には、第２の容量素子１０９の第１の電極が電気的に接続さ
れている。
【００２３】
ソース信号線１０１には、複数の画素１０２〜１０５が電気的に接続されており、ソー
ス信号線駆動回路１００から出力された映像信号が複数の画素１０２〜１０５に書き込ま
れる。なお、ここでは、ソース信号線１０１に電気的に接続される複数の画素の数が４つ
の場合について例示したが、ソース信号線に電気的に接続される画素の数は特に４つに限
定されない。ｎ行×ｍ列の表示装置の場合、１つのソース信号線に電気的に接続される画
素の数はｎ個になる。なお、ｎ、ｍは１以上の自然数である。
【００２４】
なお、図１では、ソース信号線駆動回路１００と画素部１１０との間の領域１１１にお
いて、第１の容量素子１０７が第１のスイッチ１０６を介してソース信号線１０１に電気
的に接続され、第２の容量素子１０９が第２のスイッチ１０８を介してソース信号線１０
１に電気的に接続されている場合について示しているが、この場合に限定されない。
【００２５】
例えば、図２に示すように、ソース信号線駆動回路１００とは逆側のソース信号線１０
１の端部付近の領域（画素部１１０を介してソース信号線駆動回路１００と対向する領域
）１１２において、第１の容量素子１０７が第１のスイッチ１０６を介してソース信号線
１０１に電気的に接続され、第２の容量素子１０９が第２のスイッチ１０８を介してソー
ス信号線１０１に電気的に接続されていてもよい。
【００２６】
また、図３に示すように、ソース信号線駆動回路１００と画素部１１０との間の領域１
１１において、第１の容量素子１０７が第１のスイッチ１０６を介してソース信号線１０
１に電気的に接続され、ソース信号線駆動回路１００とは逆側のソース信号線１０１の端
部付近の領域（画素部１１０を介してソース信号線駆動回路１００と対向する領域）１１
２において、第２の容量素子１０９が第２のスイッチ１０８を介してソース信号線１０１
に電気的に接続されていてもよい。
【００２７】
また、図４に示すように、第１の容量素子１０７、第２の容量素子１０９の代わりに第
１の容量用トランジスタ１１７、第２の容量用トランジスタ１１９を設けるようにしても
良い。第１の容量用トランジスタ１１７、第２の容量用トランジスタ１１９はそれぞれソ
ース電極とドレイン電極が互いに電気的に接続されており、第１の容量用トランジスタ１
１７、第２の容量用トランジスタ１１９はオンすると、ゲート電極とチャネル形成領域と
の間に容量が形成される。このような容量用トランジスタの断面構造は、図１２（Ａ）に
示すように通常の薄膜トランジスタの断面構造と変わらない。図１２（Ａ）において、容
量用トランジスタはゲート電極６０４とゲート絶縁膜６０３とチャネル形成領域を有する
半導体膜６０１を含む。
【００２８】
なお、上記の構成のように、ゲート絶縁膜６０３を用いた容量だと、トランジスタのし
きい値電圧の変動に応じて、容量素子として機能しないなどの影響を受けるため、半導体
膜６０１のゲート電極６０４と重なる領域６０２に、不純物元素を添加してもよい（図１
２（Ｂ）参照）。このようにすると、トランジスタのしきい値電圧とは無関係に容量が形
成される。この場合の等価回路図は図１２（Ｃ）のように表すことができる。
【００２９】
図４では、第１の容量用トランジスタ１１７と第２の容量用トランジスタ１１９とが共
にＮ型の薄膜トランジスタである場合について示している。この場合、第１の容量用トラ
ンジスタ１１７は正の電荷を保存する機能を有するため、第１の容量用トランジスタ１１
７のゲート電極が第１のスイッチ１０６を介してソース信号線１０１に電気的に接続され
るようにする。そして、第２の容量用トランジスタ１１９は負の電荷を保存する機能を有
するため、第２の容量用トランジスタ１１９のソース電極及びドレイン電極が第２のスイ
ッチ１０８を介してソース信号線１０１に電気的に接続されるようにする。
【００３０】
第１の容量用トランジスタと第２の容量用トランジスタとが共にＰ型の薄膜トランジス
タとする場合について図５に示す。この場合、第１の容量用トランジスタ１２７はソース
電極及びドレイン電極が第１のスイッチ１０６を介してソース信号線１０１に電気的に接
続されるようにし、第２の容量用トランジスタ１２９は、ゲート電極が第２のスイッチ１
０８を介してソース信号線１０１に電気的に接続されるようにする。
【００３１】
以下に、図６を用い、本実施の形態の表示装置の駆動方法について説明する。図６は、
ソース信号線１０１における電位の変化を示す図である。なお、以下においては期間１〜
期間６の６つの期間に分けて説明する。
【００３２】
まず、期間１において、第１のスイッチ１０６、第２のスイッチ１０８をオフとする。
そして、ソース信号線駆動回路１００から正の電位Ｖ１を有する映像信号をソース信号線
１０１に入力する。第１のスイッチ１０６、第２のスイッチ１０８はオフとなっているた
め、ソース信号線１０１の電位はＶ１となる。
【００３３】
期間２において、第１のスイッチ１０６をオンにする。すると、第１のスイッチ１０６
がオンになったことにより、第１の容量素子１０７がソース信号線１０１と導通状態とな
る。そして、第１の容量素子１０７に正の電荷が徐々に蓄積されていき、第１の容量素子
１０７には正の電圧Ｖ２が保存され、ソース信号線１０１の電位はＶ３となる。ここで、
Ｖ１＝Ｖ２＋Ｖ３であるとする。
【００３４】
期間３において、第１のスイッチ１０６をオフにし、第２のスイッチ１０８をオンにす
る。すると、第１のスイッチ１０６がオフになったことによって、第１の容量素子１０７
はソース信号線１０１と非導通状態となり、期間２において第１の容量素子１０７に保存
された正の電圧Ｖ２は第１の容量素子１０７に保存された状態のままとなる。また、第２
のスイッチ１０８がオンになったことによって、第２の容量素子１０９はソース信号線１
０１と導通状態となり、予め第２の容量素子１０９に保存しておいた負の電圧Ｖ６に対応
する電荷がソース信号線１０１に放電される。当該電荷の放電により、ソース信号線１０
１の電位はＶ４となる。なお、図６においては、Ｖ４がコモン電位になる場合について示
しているが、必ずしもＶ４がコモン電位と等しくなる必要はない。図６においては、｜Ｖ
３｜＝｜Ｖ６｜である場合を例にして説明したため、Ｖ４がコモン電位と等しくなってい
るが、この場合に限定されない。
【００３５】
期間４において、第２のスイッチ１０８をオフにする。そして、ソース信号線駆動回路
１００から負の電位Ｖ５を有する映像信号をソース信号線１０１に入力する。すると、第
１のスイッチ１０６及び第２のスイッチ１０８はオフとなっているため、ソース信号線１
０１の電位はＶ５となる。
【００３６】
期間５において、第２のスイッチ１０８をオンにする。すると、第２のスイッチ１０８
がオンになったことにより、第２の容量素子１０９がソース信号線１０１と導通状態とな
る。そして、第２の容量素子１０９に負の電荷が徐々に蓄積されていき、第２の容量素子
１０９には負の電圧Ｖ６が保存され、ソース信号線１０１の電位はＶ７となる。ここで、
Ｖ５＝Ｖ６＋Ｖ７であるとする。
【００３７】
期間６において、第１のスイッチ１０６をオンにし、第２のスイッチ１０８をオフにす
る。すると、第２のスイッチ１０８がオフになったことによって、第２の容量素子１０９
はソース信号線１０１と非導通状態となり、期間５において第２の容量素子１０９に保存
された負の電圧Ｖ６は第２の容量素子１０９に保存された状態のままとなる。また、第１
のスイッチ１０６がオンになったことによって、第１の容量素子１０７はソース信号線１
０１と導通状態となり、期間２において第１の容量素子１０７に保存されていた正の電圧
Ｖ２に対応する電荷がソース信号線１０１に放電される。第１の容量素子１０７に保存さ
れていた正の電圧Ｖ２に対応する電荷の放電により、ソース信号線１０１の電位はＶ８と
なる。なお、図６においては、Ｖ８がコモン電位になる場合について示しているが、必ず
しもＶ８がコモン電位になる必要はない。図６においては、｜Ｖ２｜＝｜Ｖ７｜である場
合を例にして説明したため、Ｖ８がコモン電位と等しくなっているが、この場合に限定さ
れない。
【００３８】
以上で説明した期間１〜期間６における駆動方法が本発明の表示装置の基本的な駆動方
法である。
【００３９】
以上で説明した本発明の表示装置は、正の電位Ｖ１から負の電位Ｖ５に書き換える際に
、第２の容量素子１０９に保存した負の電圧を利用するため、ソース信号線駆動回路１０
０からソース信号線１０１に供給する電荷量は少なくてすむ。よって、消費電力を低下さ
せることができる。この点について以下に従来例と比較して説明する。
【００４０】
図７は従来の反転駆動における、ソース信号線の電位の変化を示す図である。従来の反
転駆動においては、正の電位Ｖ１から負の電位Ｖ５に反転駆動を行う際には、ソース信号
線駆動回路からソース信号線にＶ５−Ｖ１の電圧に対応する電荷を供給する必要があった
。
【００４１】
これに対し、本発明の表示装置を用いて反転駆動を行う場合について以下に説明する。
まず、正の電位Ｖ１から負の電位Ｖ５に反転駆動を行う際には、期間２において、第１の
容量素子１０７に正の電圧Ｖ２を保存することによってソース信号線１０１の電位はＶ３
（＝Ｖ１−Ｖ２）となり、期間３において、第２の容量素子１０９に保存されている負の
電圧Ｖ６をソース信号線１０１に放電することによって、ソース信号線１０１の電位はＶ
４（＝Ｖ３＋Ｖ６）となる。よって、期間４においてソース信号線駆動回路１００からソ
ース信号線１０１に供給する電荷はＶ５−Ｖ４の電圧に対応する量となる。
【００４２】
ここで、図６を見ればわかるように、Ｖ１＞Ｖ４であるから、｜Ｖ５−Ｖ１｜＞｜Ｖ５
−Ｖ４｜となり、ソース信号線駆動回路１００からソース信号線１０１に供給する電荷量
は、本発明の表示装置を用いて反転駆動を行った場合のほうが従来の反転駆動と比較して
少ないことがわかる。よって、正の電位Ｖ１から負の電位Ｖ５に反転駆動を行う際には、
本発明の表示装置を用いて反転駆動を行うことにより、従来の反転駆動と比較して低消費
電力化することができる。
【００４３】
また、逆に負の電位Ｖ５から正の電位Ｖ１に書き換える際にも、第１の容量素子１０７
に保存した正の電圧を利用するため、ソース信号線駆動回路１００からソース信号線１０
１に供給する電荷量は少なくてすむ。よって、低消費電力化することができる。
【００４４】
負の電位Ｖ５から正の電位Ｖ１に反転駆動を行う際には、従来の反転駆動では、図７か
らわかるように、ソース信号線駆動回路からソース信号線にＶ１−Ｖ５の電圧を供給する
必要があった。
【００４５】
これに対し、本発明の表示装置を用いて反転駆動を行う場合、負の電位Ｖ５から正の電
位Ｖ１に反転駆動を行う際には、期間５において、第２の容量素子１０９に負の電圧Ｖ６
を保存することによってソース信号線１０１の電位はＶ７（＝Ｖ５−Ｖ６）となり、期間
６において、第１の容量素子１０７に保存されている正の電圧Ｖ２に対応する電荷をソー
ス信号線１０１に放電することによって、ソース信号線１０１の電位はＶ８（＝Ｖ７＋Ｖ
２）となり、その後正の電位Ｖ１まで電位を上昇させる。よって、負の電位Ｖ５から正の
電位Ｖ１に反転駆動を行う際にソース信号線駆動回路１００からソース信号線１０１に供
給する電荷はＶ１−Ｖ８の電圧に対応する量となる。
【００４６】
ここで、図６を見ればわかるように、Ｖ８＞Ｖ５であるから、（Ｖ１−Ｖ５）＞（Ｖ１
−Ｖ８）となり、ソース信号線駆動回路からソース信号線に供給する電荷量は、本発明の
表示装置を用いて反転駆動を行った場合のほうが従来の反転駆動と比較して少ないことが
わかる。よって、負の電位Ｖ５から正の電位Ｖ１に反転駆動を行う際にも、本発明の表示
装置を用いて反転駆動を行うことにより、従来の反転駆動と比較して消費電力を低下させ
ることができる。
【００４７】
以上で説明したように、本発明の表示装置は、第１のスイッチ１０６、第２のスイッチ
１０８、第１の容量素子１０７、第２の容量素子１０９によって期間２および期間３の動
作や期間５および期間６の動作を行うことにより、反転駆動を行う際にソース信号線に入
力する映像信号の電位の振れ幅を少なくすることができる。よって、消費電力を低下させ
ることができる。
【実施例１】
【００４８】
本実施例においては、本発明を実施した表示装置の具体的な構成について図１３を用い
て説明する。
【００４９】
図１３に本発明の表示装置例の概略図を示す。本発明の表示装置は、画素部１１、第１
の駆動回路１２、第２の駆動回路１３を有する。画素部１１は複数の画素１５を有し、各
画素１５はトランジスタ７３、容量素子７５、および液晶素子７４を含む。第１の駆動回
路１２はソース信号線駆動回路であり、第１の駆動回路１２からソース信号線Ｓ１〜Ｓｍ
に映像信号が出力される。また、第２の駆動回路１３はゲート信号線駆動回路であり、第
２の駆動回路１３からゲート信号線Ｇ１〜Ｇｎに走査信号が出力される。第１の駆動回路
１２、第２の駆動回路１３は画素部１１が形成されている基板と同じ基板上に設けられて
いてもよいし、画素部１１が形成されている基板と異なる基板上に設けられていてもよい
。なお、第１の駆動回路１２、第２の駆動回路１３を薄膜トランジスタで形成すれば、第
１の駆動回路１２、第２の駆動回路１３を画素部１１が形成されている基板と同じ基板上
に設けることができる。
【００５０】
そして、領域２０において、各ソース信号線には、第１のスイッチ１６の一方の端子と
第２のスイッチ１８の一方の端子が並列に電気的に接続されている。第１のスイッチ１６
及び第２のスイッチ１８は例えば薄膜トランジスタなどのトランジスタで形成されている
。
【００５１】
第１のスイッチ１６及び第２のスイッチ１８をトランジスタで構成した場合について図
１４に示す。なお、図１４は第１のスイッチ１６及び第２のスイッチ１８をトランジスタ
で構成し、第１のトランジスタ２６、第２のトランジスタ２８とした部分のみが図１３と
異なる。よって、それ以外の部分については、図１３と同じ符号で示すものとする。
【００５２】
また、第１のスイッチ１６及び第２のスイッチ１８をＮチャネル型のトランジスタとＰ
チャネル型のトランジスタの相補型の回路（ＣＭＯＳ回路）で構成した場合について図１
５に示す。なお、図１５は第１のスイッチ１６及び第２のスイッチ１８をＣＭＯＳ回路で
構成し、第１のＣＭＯＳ回路３６、第２のＣＭＯＳ回路３８とした部分のみが図１３と異
なる。よって、それ以外の部分については、図１３と同じ符号で示すものとする。
【００５３】
第１のスイッチ１６の他方の端子には正の電荷を保存するための第１の容量素子１７の
第１の電極が電気的に接続され、第２のスイッチ１８の他方の端子には負の電荷を保存す
るための第２の容量素子１９の第１の電極が電気的に接続されている。なお、図１３〜１
５においては、各ソース信号線に電気的に接続されている第１の容量素子１７の第２の電
極は全て同じ配線に電気的に接続され、各ソース信号線に電気的に接続されている第２の
容量素子１９の第２の電極も全て同じ配線に電気的に接続されている場合について示して
あるが、これに限定されない。第１の容量素子１７の第２の電極、第２の容量素子１９の
第２の電極は、それぞれ一定の電位に保たれていればよい。よって、第１の容量素子１７
及び第２の容量素子１９の第２の電極は接地されていても良い。
【００５４】
そして、第１のスイッチ１６及び第２のスイッチ１８の導通（オン）と非導通（オフ）が
第３の駆動回路１４によって制御されている。なお、第１のスイッチ１６及び第２のスイ
ッチ１８を制御する第３の駆動回路１４は、画素部１１が形成されている基板と同一の基
板上に設けられていてもよいし、画素部１１が形成されている基板とは別の基板に設け、
画素部が形成されている基板の外部から第１のスイッチ１６及び第２のスイッチ１８を制
御する信号を入力するようにしてもよい。なお、第３の駆動回路１４を薄膜トランジスタ
で形成すれば、第３の駆動回路１４を画素部１１が形成されている基板と同じ基板上に設
けることができる。また、ここでは、第１のスイッチ１６と第２のスイッチ１８を同じ駆
動回路で制御している場合について示しているが、第１のスイッチ１６、第２のスイッチ
１８はそれぞれ別な駆動回路で制御するようにしてもよい。
【００５５】
なお、図１３では、第１の駆動回路（ソース信号線駆動回路）１２と画素部１１との間
の領域２０において、第１の容量素子１７が第１のスイッチ１６を介してソース信号線に
電気的に接続され、第２の容量素子１９が第２のスイッチ１８を介してソース信号線に電
気的に接続されている場合について示しているが、この場合に限定されない。
【００５６】
図１６に示すように、第１の駆動回路（ソース信号線駆動回路）１２とは逆側のソース
信号線の端部付近の領域（画素部１１を介して第１の駆動回路１２と対向する領域）２１
において、第１の容量素子１７が第１のスイッチ１６を介してソース信号線に電気的に接
続され、第２の容量素子１９が第２のスイッチ１８を介してソース信号線に電気的に接続
されていてもよい。この場合、第１の駆動回路（ソース信号線駆動回路）１２とは逆側の
ソース信号線の端部付近の領域（画素部１１を介して第１の駆動回路１２と対向する領域
）２１には、他の回路が設けられていないため、容量素子を大きく形成する（電極の面積
を大きくする）ことが可能である。よって、そのぶん容量素子に保存できる電荷量を大き
くすることができるため、容量素子に多くの電荷を保持し、保持した電荷を反転駆動にお
いて利用することで、ソース信号線駆動回路が出力する電荷を少なくして効率よく駆動を
行うことができる。
【００５７】
また、図１７に示すように、第１の駆動回路（ソース信号線駆動回路）１２と画素部１
１との間の領域２２において、第１の容量素子１７が駆動回路２３によって制御されてい
る第１のスイッチ１６を介してソース信号線に電気的に接続され、第１の駆動回路（ソー
ス信号線駆動回路）１２とは逆側のソース信号線の端部付近の領域（画素部１１を介して
第１の駆動回路１２と対向する領域）２５において、第２の容量素子１９が駆動回路２４
によって制御されている第２のスイッチ１８を介してソース信号線に電気的に接続されて
いてもよい。
【００５８】
また、図１７において、第１のスイッチ１６と第２のスイッチ１８、第１の容量素子１
７と第２の容量素子１９の位置が入れ替わってもよい。つまり、領域２２において、第２
の容量素子１９が第２のスイッチ１８を介してソース信号線に電気的に接続され、領域２
５において、第１の容量素子１７が第１のスイッチ１６を介してソース信号線に電気的に
接続されるようにしてもよい。
【実施例２】
【００５９】
本実施例では、ゲートライン反転駆動に本発明を適用した場合の駆動方法について説明
する。
【００６０】
ゲートライン反転駆動の表示パターン図を図９に示す。なお、図９に示す表示パターン図
は、簡略化のために表示画素３行×４列のモデル画面の場合を例として示している。そし
て、以下においては、説明を簡略化するため表示画素３行×４列の場合を例として駆動方
法の説明を行うこととする。
【００６１】
ゲートライン反転駆動は、図９に示すように、隣り合うゲート信号線が互いに逆の極性
を有するように各画素に映像信号が印加される。つまり、１ゲート信号線を書き込む度に
ソース信号線に書き込む映像信号の極性を反転させている。そして、Ｎ＋１フレーム目で
はＮフレーム目とは逆の極性を有する映像信号が各画素に印加される。つまり、各画素に
印加される映像信号の極性は１フレーム毎に異なるようにしている。なお、Ｎは１以上の
自然数である。
【００６２】
ゲートライン反転駆動方法に本発明を適用した場合のタイミングチャートを図１８に示
す。図１８を用いてゲートライン反転駆動方法に本発明を適用した場合の駆動方法につい
て説明する。なお、図１８のタイミングチャートにおいてソース信号線の電位の変化を示
す図は、ソース信号線Ｓ１〜Ｓｍのなかの任意の１本のソース信号線Ｓｘにおける電位の
変化を示しているものであり、以下においては、このソース信号線Ｓｘに着目して説明を
行う。なお、ｘは、１≦ｘ≦ｍであるものとする。
【００６３】
まず、期間１において、第１のスイッチ、第２のスイッチをオフとする。そして、第１
の駆動回路（ソース信号線駆動回路）１２から正の電位Ｖ１を有する映像信号をソース信
号線Ｓｘに入力する。ソース信号線Ｓｘに電気的に接続されている第１のスイッチ、第２
のスイッチはオフとなっているため、ソース信号線Ｓｘの電位はＶ１となる。
【００６４】
また、期間１において、１行目のゲート信号線にオンの信号を入力する。すると、１行
目のゲート信号線に電気的に接続されている画素の有する薄膜トランジスタがオンになり
、１行目のゲート信号線に電気的に接続されている各画素にソース信号線Ｓ１〜Ｓｍの各
信号線から映像信号が入力される。よって、ソース信号線Ｓｘに電気的に接続された第１
行目の画素には、正の電位Ｖ１が書き込まれる。
【００６５】
期間２において、第１のスイッチをオンにする。すると、第１のスイッチがオンになっ
たことにより、第１の容量素子がソース信号線Ｓｘと導通状態となる。そして、第１の容
量素子に正の電荷が徐々に蓄積されていき、第１の容量素子には正の電圧Ｖ２が保存され
、ソース信号線Ｓｘの電位はＶ３となる。ここで、Ｖ１＝Ｖ２＋Ｖ３であるとする。
【００６６】
期間３において、第１のスイッチをオフにし、第２のスイッチをオンにする。すると、
第１のスイッチがオフになったことによって、第１の容量素子はソース信号線Ｓｘと非導
通状態となり、期間２において第１の容量素子に保存された正の電圧Ｖ２は第１の容量素
子に保存された状態のままとなる。また、第２のスイッチがオンになったことによって、
第２の容量素子はソース信号線Ｓｘと導通状態となり、予め第２の容量素子に保存してお
いた負の電圧Ｖ６に対応する電荷がソース信号線Ｓｘに放電される。当該電荷の放電によ
り、ソース信号線Ｓｘの電位はＶ４となる。なお、図１８においては、Ｖ４がコモン電位
になる場合について示しているが、必ずしもＶ４がコモン電位になる必要はない。図１８
においては、｜Ｖ３｜＝｜Ｖ６｜である場合を例にして説明したため、Ｖ４がコモン電位
と等しくなっているが、この場合に限定されない。
【００６７】
期間４において、第２のスイッチをオフにする。そして、第１の駆動回路（ソース信号
線駆動回路）１２から負の電位Ｖ５を有する映像信号をソース信号線Ｓｘに入力する。す
ると、第１及び第２のスイッチはオフとなっているため、ソース信号線Ｓｘの電位はＶ５
となる。
【００６８】
また、期間４において、２行目のゲート信号線Ｇ２にオンの信号を入力する。すると、
２行目のゲート信号線Ｇ２に電気的に接続されている画素の有する薄膜トランジスタがオ
ンになり、２行目のゲート信号線Ｇ２に電気的に接続されている各画素にソース信号線Ｓ
１〜Ｓｍの各信号線から映像信号が入力される。よって、ソース信号線Ｓｘに電気的に接
続された第２行目の画素には、負の電位Ｖ１が入力される。
【００６９】
期間５において、第２のスイッチをオンにする。すると、第２のスイッチがオンになっ
たことにより、第２の容量素子がソース信号線Ｓｘと導通状態となる。そして、第２の容
量素子に負の電荷が徐々に蓄積されていき、第２の容量素子には負の電圧Ｖ６が保存され
、ソース信号線Ｓｘの電位はＶ７となる。ここで、Ｖ５＝Ｖ６＋Ｖ７であるとする。
【００７０】
期間６において、第１のスイッチをオンにし、第２のスイッチをオフにする。すると、
第２のスイッチがオフになったことによって、第２の容量素子はソース信号線Ｓｘと非導
通状態となり、期間５において第２の容量素子に保存された負の電圧Ｖ６は第２の容量素
子に保存された状態のままとなる。また、第１のスイッチがオンになったことによって、
第１の容量素子はソース信号線Ｓｘと導通状態となり、期間２において第１の容量素子に
保存された正の電圧Ｖ２に対応する電荷がソース信号線Ｓｘに放電される。当該電荷の放
電により、ソース信号線Ｓｘの電位はＶ８となる。なお、図１８においては、Ｖ８がコモ
ン電位になる場合について示しているが、必ずしもＶ８がコモン電位になる必要はない。
図１８においては、｜Ｖ２｜＝｜Ｖ７｜である場合を例にして説明したため、Ｖ８がコモ
ン電位と等しくなっているが、この場合に限定されない。
【００７１】
期間７において、第１のスイッチ、第２のスイッチをオフとする。そして、第１の駆動
回路（ソース信号線駆動回路）１２から正の電位Ｖ１を有する映像信号をソース信号線Ｓ
ｘに入力する。第１のスイッチ、第２のスイッチはオフとなっているため、ソース信号線
の電位はＶ１となる。
【００７２】
また、期間７において、３行目のゲート信号線Ｇ３にオンの信号を入力する。すると、
３行目のゲート信号線Ｇ３に電気的に接続されている画素の有する薄膜トランジスタがオ
ンになり、３行目のゲート信号線Ｇ３に電気的に接続されている各画素にソース信号線Ｓ
１〜Ｓｍの各信号線から映像信号が入力される。よって、ソース信号線Ｓｘに電気的に接
続された第３行目の画素には、正の電位Ｖ１が書き込まれる。
【００７３】
期間８において、第１のスイッチをオンにする。すると、第１のスイッチがオンになっ
たことにより、第１の容量素子がソース信号線Ｓｘと導通状態となる。そして、第１の容
量素子に正の電荷が徐々に蓄積されていき、第１の容量素子には正の電圧Ｖ２が保存され
、ソース信号線Ｓｘの電位はＶ３となる。
【００７４】
期間９において、第１のスイッチをオフにし、第２のスイッチをオンにする。すると、
第１のスイッチがオフになったことによって、第１の容量素子はソース信号線Ｓｘと非導
通状態となり、期間８において第１の容量素子に保存された正の電圧Ｖ２は第１の容量素
子に保存された状態のままとなる。また、第２のスイッチがオンになったことによって、
第２の容量素子はソース信号線Ｓｘと導通状態となり、期間５において第２の容量素子に
保存しておいた負の電圧Ｖ６に対応する電荷がソース信号線Ｓｘに放電される。当該電荷
の放電により、ソース信号線Ｓｘの電位はＶ４となる。
【００７５】
以上で説明した期間１〜期間９までの動作を行うことによって、１フレームの書き込み
が終了する。
【００７６】
なお、期間７、期間８、期間９における第１のスイッチおよび第２のスイッチのオンオ
フの動作は、期間１、期間２、期間３における第１のスイッチおよび第２のスイッチのオ
ンオフの動作と同様である。よって、ソース信号線の電位変化のみに着目した場合、期間
７、期間８、期間９の電位変化はそれぞれ期間１、期間２、期間３の電位変化と同じとな
っている。
【００７７】
そして、期間１において第１行目の画素への映像信号の書き込みが行われ、期間４にお
いて第２行目の画素への映像信号の書き込みが行われ、期間７において第３行目の画素へ
の映像信号の書き込みが行われていることからわかるように、期間２と期間３と期間４を
合わせた期間、期間５と期間６と期間７を合わせた期間が１ライン期間に相当する。
【００７８】
なお、以上においては、説明を簡単にするために表示画素ｎ行×ｍ列のうち３行×４列
の場合について説明したが、ｎ＝３、ｍ＝４の場合に限られるものではなく、その他の場
合においても同様の駆動を行うことができる。
【００７９】
ソース信号線の電位の変化に着目すると、期間１〜期間６が１サイクルとなっている。
つまり、期間１〜期間６が反転駆動の１サイクルとなっている。よって、ｎ行×ｍ列に拡
張する場合には、ｎ行目までの書き込みを行う際に期間１〜期間６を１サイクルとしたソ
ース信号線の電位変化を繰り返し行えばよい。
【００８０】
以上で説明したように、本発明を適用したゲートライン反転駆動は、期間２および期間
３の動作や期間５および期間６の動作が存在することにより、反転駆動を行う際にソース
信号線に入力する映像信号の電位の振幅を少なくすることができる。よって、消費電力を
低下させることができる。
【００８１】
なお、本実施例で説明した駆動方法を実施するには、例えば実施例１で説明した表示装
置を用いて行えばよい。
【実施例３】
【００８２】
本実施例では、ソースライン反転駆動に本発明を適用した場合の駆動方法について説明
する。
【００８３】
ソースライン反転駆動の表示パターン図を図１０に示す。なお、図１０に示す表示パタ
ーン図は、簡略化のために表示画素３行×４列のモデル画面の場合を例として示している
。
【００８４】
ソースライン反転駆動は、図１０に示すように、隣り合うソース信号線が互いに逆の極
性を有するように各画素に映像信号が印加される。そして、Ｎ＋１フレーム目ではＮフレ
ーム目とは逆の極性を有する映像信号が各画素に印加される。つまり、各画素に印加され
る映像信号の極性は１フレーム毎に異なるようにしている。
【００８５】
ソースライン反転駆動方法に本発明を適用した場合のタイミングチャートを図１９に示
す。この図１９を用いてソースライン反転駆動方法に本発明を適用した場合の駆動方法に
ついて説明する。なお、図１９のタイミングチャートにおいてソース信号線の電位の変化
を示す図は、ソース信号線Ｓ１〜Ｓｍのなかの任意の１本のソース信号線Ｓｘにおける電
位の変化を示しているものであり、以下においては、このソース信号線Ｓｘに着目して説
明を行う。
【００８６】
まず、期間１において、第１のスイッチ、第２のスイッチをオフとする。そして、第１
の駆動回路（ソース信号線駆動回路）１２から正の電位Ｖ１を有する映像信号をソース信
号線Ｓｘに入力する。ソース信号線Ｓｘに電気的に接続されている第１のスイッチ、第２
のスイッチはオフとなっているため、ソース信号線Ｓｘの電位はＶ１となる。
【００８７】
その後、１行目のゲート信号線Ｇ１にオンの信号を入力する。すると、１行目のゲート
信号線に電気的に接続されている画素の有する薄膜トランジスタがオンになり、１行目の
ゲート信号線Ｇ１に電気的に接続されている各画素にソース信号線Ｓ１〜Ｓｍの各信号線
から映像信号が入力される。よって、ソース信号線Ｓｘに電気的に接続された第１行目の
画素には、正の電位Ｖ１が入力される。そして、１行目のゲート信号線Ｇ１への映像信号
の書き込みが終わったら、次に第２行目のゲート信号線Ｇ２にオンの信号を入力して、第
２行目の画素への書き込みを行う。このようにして、第ｎ行目まで書き込みを行う。
【００８８】
期間１において、第１〜第ｎ行目までの正の電位を有する映像信号の書き込みが終了す
ると、期間２へと移る。
【００８９】
期間２において、まず第１のスイッチをオンにする。すると、第１のスイッチがオンに
なったことにより、第１の容量素子がソース信号線Ｓｘと導通状態となる。そして、第１
の容量素子に正の電荷が徐々に蓄積されていき、第１の容量素子には正の電圧Ｖ２が保存
され、ソース信号線Ｓｘの電位はＶ３となる。ここで、Ｖ１＝Ｖ２＋Ｖ３であるとする。
【００９０】
期間３において、第１のスイッチをオフにし、第２のスイッチをオンにする。すると、
第１のスイッチがオフになったことによって、第１の容量素子はソース信号線Ｓｘと非導
通状態となり、期間２において第１の容量素子に保存された正の電圧Ｖ２は第１の容量素
子に保存された状態のままとなる。また、第２のスイッチがオンになったことによって、
第２の容量素子はソース信号線Ｓｘと導通状態となり、予め第２の容量素子に保存してお
いた負の電圧Ｖ６に対応する電荷がソース信号線Ｓｘに放電される。当該電荷の放電によ
り、ソース信号線Ｓｘの電位はＶ４となる。なお、図１９においては、Ｖ４がコモン電位
になる場合について示しているが、必ずしもＶ４がコモン電位になる必要はない。図１９
においては、｜Ｖ３｜＝｜Ｖ６｜である場合を例にして説明したため、Ｖ４がコモン電位
と等しくなっているが、この場合に限定されない。
【００９１】
期間４において、第２のスイッチをオフにする。そして、第１の駆動回路（ソース信号
線駆動回路）１２から負の電位Ｖ５を有する映像信号をソース信号線Ｓｘに入力する。す
ると、第１及び第２のスイッチはオフとなっているため、ソース信号線Ｓｘの電位はＶ５
となる。
【００９２】
そして、１行目のゲート信号線Ｇ１にオンの信号を入力する。すると、１行目のゲート
信号線Ｇ１に電気的に接続されている画素の有する薄膜トランジスタがオンになり、１行
目のゲート信号線Ｇ１に電気的に接続されている各画素にソース信号線Ｓ１〜Ｓｍの各信
号線から映像信号が入力される。よって、ソース信号線Ｓｘに電気的に接続された第１行
目の画素には、正の電位Ｖ１が入力される。そして、１行目のゲート信号線Ｇ１への映像
信号の書き込みが終わったら、次に第２行目のゲート信号線Ｇ２にオンの信号を入力して
、第２行目の画素への書き込みを行う。このようにして、第ｎ行目までの書き込みを行う
。
【００９３】
期間４において、第１〜第ｎ行目までの負の電位を有する映像信号の書き込みが終了す
ると、期間５へと移る。
【００９４】
期間５において、第２のスイッチをオンにする。すると、第２のスイッチがオンになっ
たことにより、第２の容量素子がソース信号線Ｓｘと導通状態となる。そして、第２の容
量素子に負の電荷が徐々に蓄積されていき、第２の容量素子には負の電圧Ｖ６が保存され
、ソース信号線Ｓｘの電位はＶ７となる。ここで、Ｖ５＝Ｖ６＋Ｖ７であるとする。
【００９５】
期間６において、第１のスイッチをオンにし、第２のスイッチをオフにする。すると、
第２のスイッチがオフになったことによって、第２の容量素子はソース信号線Ｓｘと非導
通状態となり、期間５において第２の容量素子に保存された負の電圧Ｖ６は第２の容量素
子に保存された状態のままとなる。また、第１のスイッチがオンになったことによって、
第１の容量素子はソース信号線Ｓｘと導通状態となり、期間２において第１の容量素子に
保存されていた正の電圧Ｖ２に対応する電荷がソース信号線Ｓｘに放電される。当該電荷
の放電により、ソース信号線Ｓｘの電位はＶ８となる。なお、図１９においては、Ｖ８が
コモン電位になる場合について示しているが、必ずしもＶ８がコモン電位になる必要はな
い。図１９においては、｜Ｖ２｜＝｜Ｖ７｜である場合を例にして説明したため、Ｖ８が
コモン電位と等しくなっているが、この場合に限定されない。
【００９６】
以上で説明した期間１〜期間６が１サイクルとなる。このサイクルを繰り返し行ってい
くことにより、ソースライン反転駆動を行うことができる。図１９では、ａサイクル目の
期間１から次のサイクル（ａ＋１サイクル目）の期間３までの期間の動作について示して
いる。期間１〜期間６の１つのサイクルを繰り返し行っているので、ａ＋１サイクル目の
期間１〜期間３における動作は、ａサイクル目の期間１から期間３における動作と同じ動
作となる。なお、ａは１以上の自然数である。
【００９７】
そして、ａサイクル目の期間１がＮフレームに属するとすると、ａサイクル目の期間２
〜４がＮ＋１フレームに相当し、ａサイクル目の期間５〜ａ＋１サイクル目の期間１がＮ
＋２フレームに相当する。そして、ａ＋１サイクル目の期間２〜期間３がＮ＋３フレーム
に属するものとなる。
【００９８】
以上で説明したように、本発明を適用したソースライン反転駆動は、期間２および期間
３の動作や期間５および期間６の動作が存在することにより、反転駆動を行う際にソース
信号線に入力する映像信号の電位の振幅を少なくすることができる。よって、消費電力を
低下させることができる。
【００９９】
なお、本実施例のようにソースライン反転駆動を行う場合には、各ソース信号線に電気
的に接続された第１のスイッチ及び第２のスイッチを制御する際に図２０に示すように偶
数列同士、奇数列同士をそれぞれ同じ配線に電気的に接続して制御を行えばよい。
【実施例４】
【０１００】
本実施例では、ドット反転駆動に本発明を適用した場合の駆動方法について説明する。
【０１０１】
ドット反転駆動の表示パターン図を図１１に示す。なお、図１１に示す表示パターン図
は、簡略化のために表示画素３行×４列のモデル画面の場合を例として示している。
【０１０２】
ドット反転駆動では、図１１に示すように、縦方向および横方向で隣り合う画素が互い
に逆の極性を有するように各画素に映像信号が印加される。隣り合うゲート信号線が互い
に逆の極性を有するように各画素に映像信号が印加される。そして、Ｎ＋１フレーム目で
はＮフレーム目とは逆の極性を有する映像信号が各画素に印加される。つまり、各画素に
印加される映像信号の極性は１フレーム毎に異なるようにしている。
【０１０３】
ドット反転駆動は、実施例２で説明したゲートライン反転駆動と実施例３で説明したソ
ースライン反転駆動を組み合わせることによって実施することができる。
【０１０４】
本発明を適用したドット反転駆動においても、実施例２や実施例３で説明したように、
期間２および期間３の動作や期間５および期間６の動作が存在することにより、反転駆動
を行う際にソース信号線に入力する映像信号の電位の振幅を少なくすることができる。よ
って、消費電力を低下させることができる。
【０１０５】
なお、ドット反転駆動は、正の極性の信号が入力された画素と、負の極性の信号が入力
された画素とが均一に混ざるため、ソースライン反転駆動やゲートライン反転駆動と比較
してさらにちらつきを生じにくくすることができる。
【実施例５】
【０１０６】
本実施例では、ゲートライン反転駆動とコモン反転駆動を組み合わせた駆動方法に本発
明を適用した場合について説明する。
【０１０７】
ゲートライン反転駆動とコモン反転駆動を組み合わせた駆動方法に本発明を適用した場
合のタイミングチャートを図２１に示す。この図２１を用いてゲートライン反転駆動とコ
モン反転駆動を組み合わせた駆動方法に本発明を適用した場合について説明する。なお、
図２１のタイミングチャートにおいてソース信号線の電位の変化を示す図は、ソース信号
線Ｓ１〜Ｓｍのなかの任意の１本のソース信号線Ｓｘにおける電位の変化を示しているも
のであり、以下においては、このソース信号線Ｓｘに着目して説明を行う。また、基準電
位をＶ０とすることとする。
【０１０８】
まず、期間１において、第１のスイッチ、第２のスイッチをオフとする。そして、第１
の駆動回路（ソース信号線駆動回路）１２から正の電位Ｖ１を有する映像信号をソース信
号線Ｓｘに入力する。ソース信号線Ｓｘに電気的に接続されている第１のスイッチ、第２
のスイッチはオフとなっているため、ソース信号線Ｓｘの電位はＶ１となる。
【０１０９】
また、期間１において、ソース信号線に書き込む映像信号の極性反転と同期してコモン
電位の極性の反転も行う。この際、コモン電位の極性は、映像信号の極性とは逆の極性と
なるようにする。つまり、映像信号が正の電位である場合、コモン電位は負の電位となる
ようにする。期間１においては、ソース信号線に書き込む映像信号の電位は正の電位Ｖ１
であるから、コモン電位は負の電位Ｖ１５となるようにする。｜Ｖ１｜＝｜Ｖ１５｜とな
るように設定すると、ゲートライン反転駆動のみで駆動を行う場合と比較して、ソース信
号線に書き込む映像信号の電位は半分となる。なお、ここでは、｜Ｖ１｜＝｜Ｖ１５｜と
なるようにＶ１５を設定したが、必ずしもこのような値とする必要はない。
【０１１０】
また、期間１において、１行目のゲート信号線にオンの信号を入力する。すると、１行
目のゲート信号線Ｇ１に電気的に接続されている画素の有する薄膜トランジスタがオンに
なり、１行目のゲート信号線に電気的に接続されている各画素にソース信号線Ｓ１〜Ｓｍ
の各信号線から映像信号が入力される。よって、ソース信号線Ｓｘに電気的に接続された
第１行目の画素には、正の電位Ｖ１が入力される。
【０１１１】
期間２において、第１のスイッチをオンにする。すると、第１のスイッチがオンになっ
たことにより、第１の容量素子がソース信号線Ｓｘと導通状態となる。そして、第１の容
量素子に正の電荷が徐々に蓄積されていき、第１の容量素子には正の電圧Ｖ２が保存され
、ソース信号線Ｓｘの電位はＶ３となる。ここで、Ｖ１＝Ｖ２＋Ｖ３であるとする。
【０１１２】
また、期間２において、コモン電位を負の電位Ｖ１７とする。ここでは、｜Ｖ１７｜＝
｜Ｖ３｜となるようにＶ１７の電位を設定したが、必ずしもこのような値とする必要はな
い。たとえば、期間２においても、期間１と同じコモン電位のまま維持させておいてもよ
いし、期間２においてコモン電位を基準電位Ｖ０としてもよい。
【０１１３】
期間３において、第１のスイッチをオフにし、第２のスイッチをオンにする。すると、
第１のスイッチがオフになったことによって、第１の容量素子はソース信号線Ｓｘと非導
通状態となり、期間２において第１の容量素子に保存された正の電圧Ｖ２は第１の容量素
子に保存された状態のままとなる。また、第２のスイッチがオンになったことによって、
第２の容量素子はソース信号線Ｓｘと導通状態となり、予め第２の容量素子に保存してお
いた負の電圧Ｖ６に対応する電荷がソース信号線Ｓｘに放電される。当該電荷の放電によ
り、ソース信号線Ｓｘの電位はＶ４となる。なお、図２１においては、Ｖ４が基準電位Ｖ
０になる場合について示しているが、必ずしもＶ４が基準電位Ｖ０になる必要はない。図
２１においては、｜Ｖ３｜＝｜Ｖ６｜である場合を例にして説明したため、Ｖ４が基準電
位Ｖ０と等しくなっているが、この場合に限定されない。
【０１１４】
また、期間３において、コモン電位を基準電位Ｖ０とする。
【０１１５】
なお、図２１においては、期間２と期間３の二つの期間のそれぞれでコモン電位を変化
させている場合について示しているが、必ずしもそのようにする必要はない。例えば、期
間１と同じコモン電位を期間３まで維持させておくようにしてもよいし、期間２において
コモン電位を基準電位Ｖ０に等しくなるようにして期間３においてもコモン電位を基準電
位Ｖ０で維持したままとしてもよい。また、期間２は期間１と同じコモン電位を維持し、
期間３において基準電位Ｖ０とするようにしてもよい。また、図２２のように、期間２に
おいて、コモン電位を期間４で入力するコモン電位Ｖ１１となるようにして、期間２と同
じ電位を期間４まで維持するようにしてもよい。なお、コモン電位を変化させる回数が少
ない方が消費電力は少なくてすむ。よって、図２１に示すコモン電位の変化のさせ方より
も、図２２に示すコモン電位の変化のさせ方の方が消費電力を低く抑えることができる。
【０１１６】
期間４において、第２のスイッチをオフにする。そして、第１の駆動回路（ソース信号
線駆動回路）１２から負の電位Ｖ５を有する映像信号をソース信号線Ｓｘに入力する。す
ると、第１及び第２のスイッチはオフとなっているため、ソース信号線Ｓｘの電位はＶ５
となる。
【０１１７】
また、期間４において、ソース信号線に書き込む映像信号の極性反転と同期してコモン
電位の極性の反転も行う。この際、コモン電位の極性は、映像信号の極性とは逆の極性と
なるようにする。期間４においては、ソース信号線に書き込む映像信号の電位は負の電位
Ｖ５であるから、コモン電位は正の電位Ｖ１１となるようにする。｜Ｖ５｜＝｜Ｖ１１｜
となるように設定すると、ゲートライン反転駆動のみで駆動を行う場合と比較して、ソー
ス信号線に書き込む映像信号の電位は半分となる。なお、ここでは、｜Ｖ５｜＝｜Ｖ１１
｜となるようにＶ１１を設定したが、必ずしもこのような値とする必要はない。
【０１１８】
また、期間４において、２行目のゲート信号線Ｇ２にオンの信号を入力する。すると、
２行目のゲート信号線Ｇ２に電気的に接続されている画素の有する薄膜トランジスタがオ
ンになり、２行目のゲート信号線Ｇ２に電気的に接続されている各画素にソース信号線Ｓ
１〜Ｓｍの各信号線から映像信号が入力される。よって、ソース信号線Ｓｘに電気的に接
続された第２行目の画素には、負の電位Ｖ５が入力される。
【０１１９】
期間５において、第２のスイッチをオンにする。すると、第２のスイッチがオンになっ
たことにより、第２の容量素子がソース信号線Ｓｘと導通状態となる。そして、第２の容
量素子に負の電荷が徐々に蓄積されていき、第２の容量素子には負の電圧Ｖ６が保存され
、ソース信号線Ｓｘの電位はＶ７となる。ここで、Ｖ５＝Ｖ６＋Ｖ７であるとする。
【０１２０】
また、期間５において、コモン電位を正の電位Ｖ１３とする。ここでは、｜Ｖ１３｜＝
｜Ｖ７｜となるようにＶ１３の電位を設定したが、必ずしもこのような値とする必要はな
い。たとえば、期間５においても、期間４と同じコモン電位のまま維持させておいてもよ
いし、期間５においてコモン電位を基準電位Ｖ０としてもよい。
【０１２１】
期間６において、第１のスイッチをオンにし、第２のスイッチをオフにする。すると、
第２のスイッチがオフになったことによって、第２の容量素子はソース信号線Ｓｘと非導
通状態となり、期間５において第２の容量素子に保存された負の電圧Ｖ６は第２の容量素
子に保存された状態のままとなる。また、第１のスイッチがオンになったことによって、
第１の容量素子はソース信号線Ｓｘと導通状態となり、期間２において第１の容量素子に
保存されていた正の電圧Ｖ２に対応する電荷がソース信号線Ｓｘに放電される。当該電荷
の放電により、ソース信号線Ｓｘの電位はＶ８となる。なお、図２１においては、Ｖ８が
コモン電位になる場合について示しているが、必ずしもＶ８がコモン電位になる必要はな
い。図２１においては、｜Ｖ２｜＝｜Ｖ７｜である場合を例にして説明したため、Ｖ８が
コモン電位と等しくなっているが、この場合に限定されない。
【０１２２】
また、期間６において、コモン電位を基準電位Ｖ０とする。
【０１２３】
なお、図２１においては、期間５と期間６の二つの期間のそれぞれでコモン電位を変化
させている場合について示しているが、必ずしもそのようにする必要はない。例えば、期
間４と同じコモン電位を期間６まで維持させておくようにしてもよいし、期間５において
コモン電位を基準電位Ｖ０に等しくなるようにして期間６においてもコモン電位を基準電
位Ｖ０で維持したままとしてもよい。また、期間５は期間４と同じコモン電位を維持し、
期間６において基準電位Ｖ０とするようにしてもよい。また、図２２のように、期間５に
おいて、コモン電位を期間７で入力するコモン電位Ｖ１５となるようにして、期間５と同
じ電位を期間７まで維持するようにしてもよい。なお、コモン電位を変化させる回数が少
ない方が消費電力は少なくてすむ。よって、図２１に示すコモン電位の変化のさせ方より
も、図２２に示すコモン電位の変化のさせ方の方が消費電力を低く抑えることができる。
【０１２４】
期間７において、第１のスイッチ及び第２のスイッチをオフとする。そして、第１の駆
動回路（ソース信号線駆動回路）１２から正の電位Ｖ１を有する映像信号をソース信号線
Ｓｘに入力する。第１のスイッチ及び第２のスイッチはオフとなっているため、ソース信
号線の電位はＶ１−Ｖ８（＝Ｖ９とする）となる。なお、図２１においては、説明を簡単
にするためにＶ９＝Ｖ１である場合について示しているが、必ずしもＶ９＝Ｖ１とする必
要はない。
【０１２５】
また、期間７において、ソース信号線に書き込む映像信号の極性反転と同期してコモン
電位の極性の反転も行う。この際、コモン電位の極性は、映像信号の極性とは逆の極性と
なるようにする。期間７においては、ソース信号線に書き込む映像信号の電位は正の電位
Ｖ１であるから、コモン電位は負の電位Ｖ１５となるようにする。｜Ｖ１｜＝｜Ｖ１５｜
となるように設定すると、ゲートライン反転駆動のみで駆動を行う場合と比較して、ソー
ス信号線に書き込む映像信号の電位は半分となる。なお、ここでは、｜Ｖ１｜＝｜Ｖ１５
｜となるようにＶ１５を設定したが、必ずしもこのような値とする必要はない。
【０１２６】
また、期間７において、３行目のゲート信号線Ｇ３にオンの信号を入力する。すると、
３行目のゲート信号線Ｇ３に電気的に接続されている画素の有する薄膜トランジスタがオ
ンになり、３行目のゲート信号線Ｇ３に電気的に接続されている各画素にソース信号線Ｓ
１〜Ｓｍの各信号線から映像信号が入力される。よって、ソース信号線Ｓｘに電気的に接
続された第３行目の画素には、正の電位Ｖ１が入力される。
【０１２７】
期間８において、第１のスイッチをオンにする。すると、第１のスイッチがオンになっ
たことにより、第１の容量素子がソース信号線Ｓｘと導通状態となる。そして、第１の容
量素子に正の電荷が徐々に蓄積されていき、第１の容量素子には正の電圧Ｖ２が保存され
、ソース信号線Ｓｘの電位はＶ１０となる。ここで、Ｖ９＝Ｖ２＋Ｖ１０であるとする。
なお、図２１においては、説明を簡単にするためにＶ１０＝Ｖ３である場合について示し
ているが、必ずしもＶ１０＝Ｖ３とする必要はない。
【０１２８】
期間９において、第１のスイッチをオフにし、第２のスイッチをオンにする。すると、
第１のスイッチがオフになったことによって、第１の容量素子はソース信号線Ｓｘと非導
通状態となり、期間８において第１の容量素子に保存された正の電圧Ｖ２は第１の容量素
子に保存された状態のままとなる。また、第２のスイッチがオンになったことによって、
第２の容量素子はソース信号線Ｓｘと導通状態となり、期間５において第２の容量素子に
保存しておいた負の電圧Ｖ６に対応する電荷がソース信号線Ｓｘに放電される。当該電荷
の放電により、ソース信号線Ｓｘの電位はＶ１１となる。なお、図２１においては、Ｖ１
１がＶ４やコモン電位になる場合について示しているが、必ずしもＶ１１がＶ４やコモン
電位と等しくなる必要はない。図２１においては、｜Ｖ１０｜＝｜Ｖ６｜である場合を例
にして説明したため、Ｖ１１がコモン電位と等しくなっているが、この場合に限定されな
い。
【０１２９】
なお、ソース信号線に書き込む映像信号の電位の変化のさせ方、及びコモン電位の変化
のさせ方は期間１〜期間６を１サイクルとして、同様の動作を繰り返し行う。よって、図
２１の期間７、期間８、期間９におけるソース信号線に書き込む映像信号の電位の変化の
させ方、及びコモン電位の変化のさせ方はそれぞれ期間１、期間２、期間３におけるソー
ス信号線に書き込む映像信号の電位の変化のさせ方、及びコモン電位の変化のさせ方と同
じである。
【０１３０】
なお、以上においては、簡略化のために表示画素３行×４列のモデル画面の場合を例と
して説明したため、３行目の画素への書き込みまでしか説明しなかったが、ｎ＝３及びｍ
＝４以外のｎ行×ｍ列の表示画素の場合でも同様に行うことができる。
【０１３１】
表示画素がｎ行×ｍ列の場合においては、ｎ行目の書き込みが終了するまでの間、期間
１〜期間６における映像信号の電位、及びコモン電位の動作と同様の動作を繰り返し行え
ば良い。
【０１３２】
以上で説明したように、本発明を適用してゲートライン反転駆動とコモン反転駆動とを
組み合わせた駆動方法は、期間２および期間３の動作や期間５および期間６の動作が存在
することにより、反転駆動を行う際にソース信号線に入力する映像信号の電位の振幅を少
なくすることができる。よって、消費電力を低下させることができる。
【実施例６】
【０１３３】
本実施例では、第１のスイッチ及び第１の容量素子のレイアウトの例について説明する
。なお、本実施例においては、第１のスイッチがＣＭＯＳ回路で構成されている図１５の
表示装置の場合を例にして説明する。
【０１３４】
図２３（Ａ）は、図１５に示す領域Ａにおけるレイアウトを示す上面図である。また、
図２３（Ａ）のＡ−Ａ’における断面図を図２３（Ｂ）に示し、図２３（Ａ）のＢ−Ｂ’
における断面図を図２３（Ｃ）に示す。
【０１３５】
なお、図２３において、２２０は第１のＣＭＯＳ回路３６を構成するＮチャネル型薄膜
トランジスタ（Ｎチャネル型ＴＦＴ）であり、２２１は第１のＣＭＯＳ回路３６を構成す
るＰチャネル型薄膜トランジスタ（Ｐチャネル型ＴＦＴ）である。図２３においては、第
１のスイッチを構成するＮチャネル型ＴＦＴおよびＰチャネル型ＴＦＴが共に二つのゲー
ト電極を有するダブルゲート構造のＴＦＴの場合について示しているが、この構成に限定
されない。１つのゲート電極を有するシングルゲート構造のＴＦＴや２つ以上のゲート電
極を有する構造のＴＦＴとしてもよい。また、オフセット領域を有する構造のＴＦＴや、
ＬＤＤ領域を有する構造のＴＦＴなど一般的なＴＦＴの構造に置き換えてもよい。
【０１３６】
また、図２３（Ａ）において、半導体膜２０２と容量素子の第２の電極２０６ｃとが重
なっている領域に容量素子が形成される。そして、半導体膜２０２のうち容量素子の第２
の電極２０６ｃと重なっている領域が容量素子の第１の電極として機能する。容量素子の
第２の電極２０６ｃは、ゲート配線２０６ｆ、２０６ｇと同じ金属膜で形成されている。
Ｎチャネル型ＴＦＴ２２０の有する第１のゲート電極２０６ａ及び第２のゲート電極２０
６ｂは、ゲート配線２０６ｆから延設されている。また、Ｐチャネル型ＴＦＴ２２１の有
する第３のゲート電極２０６ｄ及び第４のゲート電極２０６ｅは、ゲート配線２０６ｇか
ら延設されている。
【０１３７】
図２３（Ｂ）を用いて、Ｎチャネル型ＴＦＴ２２０と容量素子が形成されている領域に
おける断面構造、すなわちＡ−Ａ’における断面構造について説明する。基板２００上に
は、窒化珪素膜２０１ａ及び酸化珪素膜２０１ｂの積層膜で構成される下地膜が形成され
ており、下地膜上には、半導体膜２０２が形成されている。半導体膜は、第１のＮ型不純
物領域２０５ａ、第２のＮ型不純物領域２０５ｂ、第３のＮ型不純物領域２０５ｃ、第１
のＮ型不純物領域２０５ａと第２のＮ型不純物領域２０５ｂの間に形成された第１の真性
領域、第２のＮ型不純物領域２０５ｂと第３のＮ型不純物領域２０５ｃとの間に形成され
た第２の真性領域を有している。第３のＮ型不純物領域２０５ｃの一部は容量素子の第１
の電極として機能する。
【０１３８】
そして、半導体膜２０２上にはゲート絶縁膜２０３が形成され、ゲート絶縁膜２０３上
には第１のゲート電極２０６ａ、第２のゲート電極２０６ｂ、容量素子の第２の電極２０
６ｃが形成されている。なお、第３のＮ型不純物領域２０５ｃの一部、ゲート絶縁膜２０
３、及び容量素子の第２の電極２０６ｃによって容量素子が形成されている。
【０１３９】
ゲート絶縁膜２０３、第１のゲート電極２０６ａ、第２のゲート電極２０６ｂ、容量素
子の第２の電極２０６ｃ上には、層間絶縁膜２０９が形成され、層間絶縁膜２０９上には
、ソース信号線２１０ａが形成されている。ソース信号線２１０ａは、Ｎチャネル型ＴＦ
Ｔ２２０の第１のＮ型不純物領域２０５ａと電気的に接続されている。
【０１４０】
次に、図２３（Ｃ）を用いて、Ｐチャネル型ＴＦＴ２２１と容量素子が形成されている
領域における断面構造、すなわちＢ−Ｂ’における断面構造について説明する。基板２０
０上には、窒化珪素膜２０１ａ及び酸化珪素膜２０１ｂの積層膜で構成される下地膜が形
成されており、下地膜上には、半導体膜２０２が形成されている。半導体膜は、第１のＰ
型不純物領域２０８ａ、第２のＰ型不純物領域２０８ｂ、第３のＰ型不純物領域２０８ｃ
、第３のＮ型不純物領域２０５ｃ、第１のＰ型不純物領域２０８ａと第２のＰ型不純物領
域２０８ｂの間に形成された第３の真性領域、第２のＰ型不純物領域２０８ｂと第３のＰ
型不純物領域２０８ｃとの間に形成された第４の真性領域を有している。なお、第３のＮ
型不純物領域２０５ｃの一部は容量素子の第１の電極として機能する。
【０１４１】
そして、半導体膜２０２上にはゲート絶縁膜２０３が形成され、ゲート絶縁膜２０３上
には第３のゲート電極２０６ｄ、第４のゲート電極２０６ｅ、容量素子の第２の電極２０
６ｃが形成されている。なお、第３のＮ型不純物領域２０５ｃの一部、ゲート絶縁膜２０
３、及び容量素子の第２の電極２０６ｃによって容量素子が形成されている。
【０１４２】
ゲート絶縁膜２０３、第３のゲート電極２０６ｄ、第４のゲート電極２０６ｅ、容量素
子の第２の電極２０６ｃ上には、層間絶縁膜２０９が形成され、層間絶縁膜２０９上には
、ソース信号線２１０ｃが形成されている。ソース信号線２１０ｃは、Ｐチャネル型ＴＦ
Ｔ２２１の第１のＰ型不純物領域２０８ａと電気的に接続されている。
【０１４３】
以上で説明した状態でレイアウトされている第１のスイッチ及び第１の容量素子の作製
工程について図２４〜２６を用いて以下に説明する。
【０１４４】
なお、図２４〜２６において、図の左側は図２３のＡ−Ａ’における断面図を示し、図
の右側は図２３のＢ’−Ｂにおける断面図を示す。
【０１４５】
まず、図２４（Ａ）に示すように、基板２００上に下地膜を形成する。ここでは、下地
膜として、プラズマＣＶＤ法やスパッタリング法等により窒化珪素膜２０１ａと酸化珪素
膜２０１ｂの積層膜を形成しているが、この場合に限定されない。酸化珪素を含む膜、酸
化窒化珪素を含む膜、窒化酸化珪素を含む膜を、単層構造として形成するか、当該これら
の膜を適宜積層して形成すればよい。そして、下地膜を構成する酸化珪素膜２０１ｂ上に
半導体膜２０２を形成する。ここでは、半導体膜２０２として珪素膜を形成する。なお、
珪素膜は、非晶質珪素膜でも結晶性珪素膜でもよい。そして、半導体膜２０２を覆うゲー
ト絶縁膜２０３を形成する。ゲート絶縁膜２０３は、スパッタ法やプラズマＣＶＤ法等の
各種ＣＶＤ法により、珪素の酸化物または珪素の窒化物を含む膜を、単層または積層して
形成する。具体的には、酸化珪素を含む膜、酸化窒化珪素を含む膜、窒化酸化珪素を含む
膜を、単層構造として形成するか、当該これらの膜を適宜積層して形成する。
【０１４６】
次に、図２４（Ｂ）に示すように、マスク２０４ａ、２０４ｂ、２０４ｃを形成する。
そして、マスク２０４ａ、２０４ｂ、２０４ｃ、及びゲート絶縁膜２０３の上方からＮ型
の導電型を有する不純物を半導体膜２０２にドーピングする。このドーピングにより、マ
スク２０４ａ、２０４ｂ、２０４ｃが形成されていなかった領域に第１のＮ型不純物領域
２０５ａ、第２のＮ型不純物領域２０５ｂ、第３のＮ型不純物領域２０５ｃが形成される
。
【０１４７】
そして、図２５（Ａ）に示すように、第１のゲート電極２０６ａ、第２のゲート電極２
０６ｂ、容量素子の一方の電極２０６ｃ、第３のゲート電極２０６ｄ、第４のゲート電極
２０６ｅを形成する。
【０１４８】
ここで、図２５（Ａ）では、第１のＮ型不純物領域２０５ａと第２のＮ型不純物領域２
０５ｂとの間に存在する第１の真性領域の幅と等しくなるように第１のゲート電極２０６
ａが形成されているが、第１のゲート電極２０６ａの幅が第１のＮ型不純物領域２０５ａ
と第２のＮ型不純物領域２０５ｂとの間に存在する第１の真性領域の幅よりも短くなるよ
うに第１のゲート電極２０６ａを形成してもよい。その場合には、第１のＮ型不純物領域
２０５ａと第１の真性領域との間及び第１の真性領域と第２のＮ型不純物領域２０５ｂと
の間にオフセット領域を形成することができる。
【０１４９】
また、第２のＮ型不純物領域２０５ｂと第３のＮ型不純物領域２０５ｃとの間に存在す
る第２の真性領域の幅と等しくなるように第２のゲート電極２０６ｂが形成されているが
、第２のゲート電極２０６ｂの幅が第２のＮ型不純物領域２０５ｂと第３のＮ型不純物領
域２０５ｃとの間に存在する第２の真性領域の幅よりも短くなるように第２のゲート電極
２０６ｂを形成してもよい。その場合には、第２のＮ型不純物領域２０５ｂと第２の真性
領域との間及び第２の真性領域と第３のＮ型不純物領域２０５ｃとの間にオフセット領域
を形成することができる。
【０１５０】
次に、図２５（Ｂ）に示すように、後ほどＰチャネル型の薄膜トランジスタ（Ｐチャネ
ル型ＴＦＴ）となる領域を露出させ、その他の領域にマスク２０７を形成する。そして、
マスク２０７及びゲート絶縁膜２０３の上方からＰ型の導電型を有する不純物を半導体膜
２０２にドーピングする。このドーピングにより、マスク２０７、第３のゲート電極２０
６ｄ、第４のゲート電極２０６ｅが形成されていなかった領域に第１のＰ型不純物領域２
０８ａ、第２のＰ型不純物領域２０８ｂ、第３のＰ型不純物領域２０８ｃが形成される。
【０１５１】
そして、図２６に示すように、ゲート絶縁膜２０３、第１のゲート電極２０６ａ、第２
のゲート電極２０６ｂ、容量素子の一方の電極２０６ｃ、第３のゲート電極２０６ｄ、第
４のゲート電極２０６ｅ上に層間絶縁膜２０９を形成する。そして、層間絶縁膜２０９上
に、ソース信号線２１０ａ、２１０ｃ、及び電極２１０ｂを形成する。
【０１５２】
ソース信号線２１０ａは第１のＮ型不純物領域２０５ａと電気的に接続し、ソース信号
線２１０ｃは第３のＰ型不純物領域２０８ｃと電気的に接続している。また、電極２１０
ｂは、第３のＮ型不純物領域２０５ｃと第１のＰ型不純物領域２０８ａを電気的に接続し
ている。
【０１５３】
以上のようにして第１のスイッチを構成するＮチャネル型の薄膜トランジスタ（Ｎチャ
ネル型ＴＦＴ）及びＰチャネル型の薄膜トランジスタ（Ｐチャネル型ＴＦＴ）と容量素子
を形成することができる。
【０１５４】
なお、以上で説明した作製工程では、第１のＣＭＯＳ回路３６、第１の容量素子１７の
み説明したが、第２のＣＭＯＳ回路３８、第２の容量素子１９も第１のＣＭＯＳ回路３６
、第１の容量素子１７と同様にして作製すればよい。
【実施例７】
【０１５５】
以上の説明においては、液晶表示装置の場合について説明したが、ＥＬ表示装置の場合
においても本発明を実施することができる。
【０１５６】
ＥＬ表示装置において、発光素子、特に有機ＥＬ素子を長寿命化するために、発光素子
を反転駆動する場合がある。本発明は、その場合にも適用することができる。
【０１５７】
ただし、発光素子の反転駆動は、液晶表示装置における反転駆動と比較して映像信号の
極性反転周期が長いため、反転する頻度が低くなっている。よって、発光素子の反転駆動
に本発明を適用するよりも、液晶表示装置の反転駆動に本発明を適用する方がより低消費
電力化の効果を得ることができる。
【０１５８】
また、無機ＥＬを交流駆動する場合においても本発明を実施することができる。
【実施例８】
【０１５９】
本発明の表示装置を用いた電子機器について、図２７を参照して説明する。本発明の電
子機器としては、例えば、ビデオカメラ、デジタルカメラ等のカメラ、ゴーグル型ディス
プレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カー
オーディオコンポ、ＭＰ３プレーヤー等）、コンピュータ、ゲーム機器、携帯情報端末（
モバイルコンピュータ、携帯電話、携帯型ゲーム機、電子辞書、電子書籍等）、記録媒体
を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（Ｄ
ＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）等が挙
げられる。
【０１６０】
図２７（Ａ）は表示装置でありパーソナルコンピュータのモニターやテレビ受像器等が
これに当たる。筐体２００１、支持台２００２、表示部２００３等を含む。本発明を用い
ることで、消費電力を低減した表示装置を作製することができる。
【０１６１】
図２７（Ｂ）はテレビ視聴も可能な携帯電話であり、本体２１０１、筐体２１０２、表
示部２１０３、音声入力部２１０４、音声出力部２１０５、操作キー２１０６、アンテナ
２１０８等を含む。本発明を用いることで、消費電力を低減した携帯電話を作製すること
ができる。
【０１６２】
図２７（Ｃ）はコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、
キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む
。本発明を用いることで、消費電力を低減したコンピュータを作製することができる。図
２７（Ｃ）ではノート型のコンピュータを例示したが、例えばモニター一体型のデスクト
ップ型コンピュータ等にも適用することが可能である。
【０１６３】
図２７（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッ
チ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明を用いることで
、消費電力を低減したモバイルコンピュータを作製することができる。
【０１６４】
図２７（Ｅ）は携帯型のゲーム機であり、筐体２４０１、表示部２４０２、スピーカー
２４０３、操作キー２４０４、記録媒体挿入部２４０５等を含む。本発明を用いることで
、消費電力を低減したゲーム機を作製することができる。
【０１６５】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが
可能である。
【０１６６】
本実施例は実施の形態、実施例１乃至５と適宜組み合わせて用いることができる。
【符号の説明】
【０１６７】
１１ 画素部
１２ 第１の駆動回路
１３ 第２の駆動回路
１４ 第３の駆動回路
１５ 画素
１６ 第１のスイッチ
１７ 第１の容量素子
１８ 第２のスイッチ
１９ 第２の容量素子
２０ 領域
２１ 領域
２２ 領域
２５ 領域
２６ 第１のトランジスタ
２８ 第２のトランジスタ
３６ 第１のＣＭＯＳ回路
３８ 第２のＣＭＯＳ回路
７３ トランジスタ
７４ 液晶素子
７５ 容量素子
１００ ソース信号線駆動回路
１０１ ソース信号線
１０２ 画素
１０６ 第１のスイッチ
１０７ 第１の容量素子
１０８ 第２のスイッチ
１０９ 第２の容量素子
１１０ 画素部
１１１ 領域
１１７ 第１の容量用トランジスタ
１１９ 第２の容量用トランジスタ
１２７ 第１の容量用トランジスタ
１２９ 第２の容量用トランジスタ
２００ 基板
２０１ 下地膜
２０２ 半導体膜
２０３ ゲート絶縁膜
２０７ マスク
２０９ 層間絶縁膜
２２０ Ｎチャネル型ＴＦＴ
２２１ Ｐチャネル型ＴＦＴ
６０１ 半導体膜
６０２ 領域
６０３ ゲート絶縁膜
６０４ ゲート電極
２００１ 筐体
２００２ 支持台
２００３ 表示部
２０１ａ 窒化珪素膜
２０１ｂ 酸化珪素膜
２０４ａ マスク
２０４ｂ マスク
２０４ｃ マスク
２０５ａ 第１のＮ型不純物領域
２０５ｂ 第２のＮ型不純物領域
２０５ｃ 第３のＮ型不純物領域
２０６ａ 第１のゲート電極
２０６ｂ 第２のゲート電極
２０６ｃ 電極
２０６ｄ 第３のゲート電極
２０６ｅ 第４のゲート電極
２０８ａ 第１のＰ型不純物領域
２０８ｂ 第２のＰ型不純物領域
２０８ｃ 第３のＰ型不純物領域
２１０１ 本体
２１０２ 筐体
２１０３ 表示部
２１０４ 音声入力部
２１０５ 音声出力部
２１０６ 操作キー
２１０８ アンテナ
２１０ａ ソース信号線
２１０ｂ 電極
２１０ｃ ソース信号線
２２０１ 本体
２２０２ 筐体
２２０３ 表示部
２２０４ キーボード
２２０５ 外部接続ポート
２２０６ ポインティングマウス
２３０１ 本体
２３０２ 表示部
２３０３ スイッチ
２３０４ 操作キー
２３０５ 赤外線ポート
２４０１ 筐体
２４０２ 表示部
２４０３ スピーカー
２４０４ 操作キー
２４０５ 記録媒体挿入部
【特許請求の範囲】
【請求項１】
ソース信号線駆動回路と、
前記ソース信号線駆動回路から出力された映像信号が、ｎ本（ｎ≧２）のソース信号線を介して複数の画素に書き込まれる画素部と、
各前記ソース信号線に対して、第１のスイッチを介して電気的に接続する第１の容量素子と、各前記ソース信号線に対して、第２のスイッチを介して電気的に接続する第２の容量素子とを有し、
ｎ個の前記第１のスイッチ、ｎ個の前記第１の容量素子、ｎ個の前記第２のスイッチ、及びｎ個の前記第２の容量素子を有する領域は、前記画素部及び前記ソース信号線駆動回路が位置する領域とは異なる領域に位置し、
前記第１のスイッチは、各前記ソース信号線と前記第１の容量素子との導通状態と非導通状態を制御し、
前記第２のスイッチは、各前記ソース信号線と前記第２の容量素子との導通状態と非導通状態を制御し、
１ライン期間において、各前記ソース信号線の電位は、互いに異なる第１乃至第３の電位となり、
前記第１の容量素子と前記ソース信号線及び前記第２の容量素子と前記ソース信号線の両方が、非導通状態であるとき、前記ソース信号線の電位は前記第１の電位となり、
前記第１の容量素子と前記ソース信号線とが導通状態で、前記第２の容量素子と前記ソース信号線とが非導通状態のとき、前記ソース信号線の電位は前記第２の電位となり、
前記第１の容量素子と前記ソース信号線とが非導通状態で、前記２の容量素子と前記ソース信号線とが導通状態のとき、前記ソース信号線の電位は前記第３の電位となることを特徴とする表示装置。
【請求項２】
ソース信号線駆動回路と、
前記ソース信号線駆動回路から出力された映像信号が、ｎ本（ｎ≧２）のソース信号線を介して複数の画素に書き込まれる画素部と、
各前記ソース信号線に対して、第１のスイッチを介して電気的に接続する第１の容量素子と、各前記ソース信号線に対して、第２のスイッチを介して電気的に接続する第２の容量素子とを有し、
ｎ個の前記第１のスイッチ、ｎ個の前記第１の容量素子、ｎ個の前記第２のスイッチ、及びｎ個の前記第２の容量素子を有する領域は、前記画素部を介して前記ソース信号線駆動回路と対向する領域に位置し、
前記第１のスイッチは、各前記ソース信号線と前記第１の容量素子との導通状態と非導通状態を制御し、
前記第２のスイッチは、各前記ソース信号線と前記第２の容量素子との導通状態と非導通状態を制御し、
１ライン期間において、各前記ソース信号線の電位は、互いに異なる第１乃至第３の電位となり、
前記第１の容量素子と前記ソース信号線及び前記第２の容量素子と前記ソース信号線の両方が、非導通状態であるとき、前記ソース信号線の電位は前記第１の電位となり、
前記第１の容量素子と前記ソース信号線とが導通状態で、前記第２の容量素子と前記ソース信号線とが非導通状態のとき、前記ソース信号線の電位は前記第２の電位となり、
前記第１の容量素子と前記ソース信号線とが非導通状態で、前記２の容量素子と前記ソース信号線とが導通状態のとき、前記ソース信号線の電位は前記第３の電位となることを特徴とする表示装置。
【請求項３】
ソース信号線駆動回路と、
前記ソース信号線駆動回路から出力された映像信号が、ｎ本（ｎ≧２）のソース信号線を介して複数の画素に書き込まれる画素部と、
各前記ソース信号線に対して、第１のスイッチを介して電気的に接続する第１の容量素子と、各前記ソース信号線に対して、第２のスイッチを介して電気的に接続する第２の容量素子とを有し、
ｎ個の前記第１の容量素子とｎ個の前記第１のスイッチとを有する第１の領域は、前記ソース信号線駆動回路と前記画素部との間の領域に位置し、
ｎ個の前記第２の容量素子とｎ個の前記２のスイッチとを有する第２の領域は、前記画素部を介して前記ソース信号線駆動回路と対向する領域に位置し、
前記第１のスイッチは、前記ソース信号線と前記第１の容量素子との導通状態と非導通状態を制御し、
前記第２のスイッチは、前記ソース信号線と前記第２の容量素子との導通状態と非導通状態を制御し、
１ライン期間において、前記ソース信号線の電位は、互いに異なる第１乃至第３の電位となり、
前記第１の容量素子と前記ソース信号線及び前記第２の容量素子と前記ソース信号線の両方が、非導通状態であるとき、前記ソース信号線の電位は前記第１の電位となり、
前記第１の容量素子と前記ソース信号線とが導通状態で、前記第２の容量素子と前記ソース信号線とが非導通状態のとき、前記ソース信号線の電位は前記第２の電位となり、
前記第１の容量素子と前記ソース信号線とが非導通状態で、前記２の容量素子と前記ソース信号線とが導通状態のとき前記ソース信号線の電位は前記第３の電位となることを特徴とする表示装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、前記第１の電位は、前記第２及び前記第３の電位よりも大きい、又は前記第２及び前記第３の電位よりも小さいことを特徴とする表示装置。
【請求項５】
請求項１乃至請求項４のいずれか一において、前記第１の容量素子又は前記第２の容量素子の一方は正の電荷を保存し、前記第１の容量素子又は前記第２の容量素子の他方は負の電荷を保存することを特徴とする表示装置。
【請求項６】
請求項１乃至請求項５のいずれか一において、前記表示装置は、フレーム反転駆動、ソースライン反転駆動、ゲートライン反転駆動、又はドット反転駆動により駆動することを特徴とする表示装置。
【請求項７】
請求項１乃至請求項６のいずれか一において、
前記表示装置は液晶表示装置であることを特徴とする表示装置。
【請求項８】
請求項１乃至請求項７のいずれか一において、
前記第１のスイッチ及び前記第２のスイッチは薄膜トランジスタで形成されていることを特徴とする表示装置。
【請求項９】
請求項１乃至請求項８のいずれか一に記載の表示装置を用いた電子機器。
【請求項１】
ソース信号線駆動回路と、
前記ソース信号線駆動回路から出力された映像信号が、ｎ本（ｎ≧２）のソース信号線を介して複数の画素に書き込まれる画素部と、
各前記ソース信号線に対して、第１のスイッチを介して電気的に接続する第１の容量素子と、各前記ソース信号線に対して、第２のスイッチを介して電気的に接続する第２の容量素子とを有し、
ｎ個の前記第１のスイッチ、ｎ個の前記第１の容量素子、ｎ個の前記第２のスイッチ、及びｎ個の前記第２の容量素子を有する領域は、前記画素部及び前記ソース信号線駆動回路が位置する領域とは異なる領域に位置し、
前記第１のスイッチは、各前記ソース信号線と前記第１の容量素子との導通状態と非導通状態を制御し、
前記第２のスイッチは、各前記ソース信号線と前記第２の容量素子との導通状態と非導通状態を制御し、
１ライン期間において、各前記ソース信号線の電位は、互いに異なる第１乃至第３の電位となり、
前記第１の容量素子と前記ソース信号線及び前記第２の容量素子と前記ソース信号線の両方が、非導通状態であるとき、前記ソース信号線の電位は前記第１の電位となり、
前記第１の容量素子と前記ソース信号線とが導通状態で、前記第２の容量素子と前記ソース信号線とが非導通状態のとき、前記ソース信号線の電位は前記第２の電位となり、
前記第１の容量素子と前記ソース信号線とが非導通状態で、前記２の容量素子と前記ソース信号線とが導通状態のとき、前記ソース信号線の電位は前記第３の電位となることを特徴とする表示装置。
【請求項２】
ソース信号線駆動回路と、
前記ソース信号線駆動回路から出力された映像信号が、ｎ本（ｎ≧２）のソース信号線を介して複数の画素に書き込まれる画素部と、
各前記ソース信号線に対して、第１のスイッチを介して電気的に接続する第１の容量素子と、各前記ソース信号線に対して、第２のスイッチを介して電気的に接続する第２の容量素子とを有し、
ｎ個の前記第１のスイッチ、ｎ個の前記第１の容量素子、ｎ個の前記第２のスイッチ、及びｎ個の前記第２の容量素子を有する領域は、前記画素部を介して前記ソース信号線駆動回路と対向する領域に位置し、
前記第１のスイッチは、各前記ソース信号線と前記第１の容量素子との導通状態と非導通状態を制御し、
前記第２のスイッチは、各前記ソース信号線と前記第２の容量素子との導通状態と非導通状態を制御し、
１ライン期間において、各前記ソース信号線の電位は、互いに異なる第１乃至第３の電位となり、
前記第１の容量素子と前記ソース信号線及び前記第２の容量素子と前記ソース信号線の両方が、非導通状態であるとき、前記ソース信号線の電位は前記第１の電位となり、
前記第１の容量素子と前記ソース信号線とが導通状態で、前記第２の容量素子と前記ソース信号線とが非導通状態のとき、前記ソース信号線の電位は前記第２の電位となり、
前記第１の容量素子と前記ソース信号線とが非導通状態で、前記２の容量素子と前記ソース信号線とが導通状態のとき、前記ソース信号線の電位は前記第３の電位となることを特徴とする表示装置。
【請求項３】
ソース信号線駆動回路と、
前記ソース信号線駆動回路から出力された映像信号が、ｎ本（ｎ≧２）のソース信号線を介して複数の画素に書き込まれる画素部と、
各前記ソース信号線に対して、第１のスイッチを介して電気的に接続する第１の容量素子と、各前記ソース信号線に対して、第２のスイッチを介して電気的に接続する第２の容量素子とを有し、
ｎ個の前記第１の容量素子とｎ個の前記第１のスイッチとを有する第１の領域は、前記ソース信号線駆動回路と前記画素部との間の領域に位置し、
ｎ個の前記第２の容量素子とｎ個の前記２のスイッチとを有する第２の領域は、前記画素部を介して前記ソース信号線駆動回路と対向する領域に位置し、
前記第１のスイッチは、前記ソース信号線と前記第１の容量素子との導通状態と非導通状態を制御し、
前記第２のスイッチは、前記ソース信号線と前記第２の容量素子との導通状態と非導通状態を制御し、
１ライン期間において、前記ソース信号線の電位は、互いに異なる第１乃至第３の電位となり、
前記第１の容量素子と前記ソース信号線及び前記第２の容量素子と前記ソース信号線の両方が、非導通状態であるとき、前記ソース信号線の電位は前記第１の電位となり、
前記第１の容量素子と前記ソース信号線とが導通状態で、前記第２の容量素子と前記ソース信号線とが非導通状態のとき、前記ソース信号線の電位は前記第２の電位となり、
前記第１の容量素子と前記ソース信号線とが非導通状態で、前記２の容量素子と前記ソース信号線とが導通状態のとき前記ソース信号線の電位は前記第３の電位となることを特徴とする表示装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、前記第１の電位は、前記第２及び前記第３の電位よりも大きい、又は前記第２及び前記第３の電位よりも小さいことを特徴とする表示装置。
【請求項５】
請求項１乃至請求項４のいずれか一において、前記第１の容量素子又は前記第２の容量素子の一方は正の電荷を保存し、前記第１の容量素子又は前記第２の容量素子の他方は負の電荷を保存することを特徴とする表示装置。
【請求項６】
請求項１乃至請求項５のいずれか一において、前記表示装置は、フレーム反転駆動、ソースライン反転駆動、ゲートライン反転駆動、又はドット反転駆動により駆動することを特徴とする表示装置。
【請求項７】
請求項１乃至請求項６のいずれか一において、
前記表示装置は液晶表示装置であることを特徴とする表示装置。
【請求項８】
請求項１乃至請求項７のいずれか一において、
前記第１のスイッチ及び前記第２のスイッチは薄膜トランジスタで形成されていることを特徴とする表示装置。
【請求項９】
請求項１乃至請求項８のいずれか一に記載の表示装置を用いた電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【公開番号】特開２０１２−２４７７８８（Ｐ２０１２−２４７７８８Ａ）
【公開日】平成２４年１２月１３日（２０１２．１２．１３）
【国際特許分類】
【出願番号】特願２０１２−１５５２８５（Ｐ２０１２−１５５２８５）
【出願日】平成２４年７月１１日（２０１２．７．１１）
【分割の表示】特願２００６−３０４９９２（Ｐ２００６−３０４９９２）の分割
【原出願日】平成１８年１１月１０日（２００６．１１．１０）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２４年１２月１３日（２０１２．１２．１３）
【国際特許分類】
【出願日】平成２４年７月１１日（２０１２．７．１１）
【分割の表示】特願２００６−３０４９９２（Ｐ２００６−３０４９９２）の分割
【原出願日】平成１８年１１月１０日（２００６．１１．１０）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]