表示装置及び電子機器
【課題】バックゲート効果の発生を抑制し得る構成、構造を有する表示装置を提供する。
【解決手段】表示装置は、それぞれが、発光部、及び、発光部を駆動するための駆動回路を備えた発光素子を、複数、有する表示素位置であって、駆動回路は、少なくとも、ＭＯＳＦＥＴから成る駆動トランジスタＴDrv及び映像信号書込みトランジスタＴSig、並びに、容量部Ｃ1から構成されており、駆動トランジスタＴDrvは、第１導電型のシリコン半導体基板１０に形成された第２導電型の第１ウエル１１内に形成された第１導電型の第２ウエル１２内に形成されており、映像信号書込みトランジスタＴSigは、第１導電型のシリコン半導体基板１０に形成されており、駆動トランジスタＴDrvの他方のソース／ドレイン領域２５と第２ウエル１２とは電気的に接続されている。
【解決手段】表示装置は、それぞれが、発光部、及び、発光部を駆動するための駆動回路を備えた発光素子を、複数、有する表示素位置であって、駆動回路は、少なくとも、ＭＯＳＦＥＴから成る駆動トランジスタＴDrv及び映像信号書込みトランジスタＴSig、並びに、容量部Ｃ1から構成されており、駆動トランジスタＴDrvは、第１導電型のシリコン半導体基板１０に形成された第２導電型の第１ウエル１１内に形成された第１導電型の第２ウエル１２内に形成されており、映像信号書込みトランジスタＴSigは、第１導電型のシリコン半導体基板１０に形成されており、駆動トランジスタＴDrvの他方のソース／ドレイン領域２５と第２ウエル１２とは電気的に接続されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、表示装置及び電子機器に関する。
【背景技術】
【０００２】
近年、液晶表示装置に代わる表示装置として、有機エレクトロルミネッセンス素子（以下、単に、『有機ＥＬ素子』と略称する場合がある）を用いた有機エレクトロルミネッセンス表示装置（以下、単に、『有機ＥＬ表示装置』と略称する場合がある）が注目されている。有機ＥＬ表示装置は、自発光型であり、消費電力が低いという特性を有しており、また、高精細度の高速ビデオ信号に対しても十分な応答性を有するものと考えられており、実用化に向けての開発、商品化が鋭意進められている。
【０００３】
有機ＥＬ表示装置は、発光部ＥＬＰ、及び、発光部ＥＬＰを駆動するための駆動回路を備えた発光素子を、複数、有する。例えば、２つのトランジスタと１つの容量部から構成された駆動回路を備えた発光素子の等価回路図を図２３の（Ａ）に示す（例えば、特開２００７−３１０３１１参照）。ここで、駆動回路は、
ソース／ドレイン領域、チャネル形成領域及びゲート電極を備えた駆動トランジスタＴDrv、
ソース／ドレイン領域、チャネル形成領域及びゲート電極を備えた映像信号書込みトランジスタＴSig、並びに、
容量部Ｃ1、
から構成されている。尚、符号ＣELは、発光部Ｃ1の寄生容量を示す。
【０００４】
そして、駆動トランジスタＴDrvにおいて、
一方のソース／ドレイン領域は、電流供給線ＣＳＬに接続されており、
他方のソース／ドレイン領域は、発光部ＥＬＰに接続され、且つ、容量部Ｃ1の一端に接続されており、第２ノードＮＤ2を構成し、
ゲート電極は、映像信号書込みトランジスタＴSigの他方のソース／ドレイン領域に接続され、且つ、容量部Ｃ1の他端に接続されており、第１ノードＮＤ1を構成する。
【０００５】
一方、映像信号書込みトランジスタＴSigにおいて、
一方のソース／ドレイン領域は、データ線ＤＴＬに接続されており、
ゲート電極は、走査線ＳＣＬに接続されている。
【０００６】
ここで、電流供給線ＣＳＬは電流供給部１００に接続されており、データ線ＤＴＬは映像信号出力回路１０２に接続されており、走査線ＳＣＬは走査回路１０１に接続されている。そして、発光部ＥＬＰの発光時（即ち、発光部ＥＬＰの発光の前後において）、電流が、電流供給部１００から電流供給線ＣＳＬ、駆動トランジスタＴDrvを経由して発光部ＥＬＰへと流れ、この電流値に対応した動作点に達するまで発光部ＥＬＰのアノード電極（第２ノードＮＤ2に相当する）の電位が上昇する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−３１０３１１
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、ｎチャネル型の駆動トランジスタＴDrvから構成されたこのような駆動回路をシリコン半導体基板に設けられたｐ型ウエル内に形成する場合、動作の安定化のため、ｐ型ウエルを一定の電位とする構成、例えば、ｐ型ウエルを接地する構成が考えられる。云い換えれば、駆動トランジスタＴDrvを４端子型トランジスタとみなしたとき、バックゲート端子を接地する構成が考えられる。しかしながら、このような構成を採用した場合、以下のような問題が発生し得る。即ち、このような駆動回路を用いた発光部ＥＬＰの発光時にあっては、上述したとおり、第２ノードＮＤ2の電位が上昇する。然るに、ｐ型ウエルの電位に変化は無いが故に、ｐ型ウエルと駆動トランジスタＴDrvのソース領域との間の電位Ｖbsが上昇し、所謂バックゲート効果に起因して駆動トランジスタＴDrvを流れる電流Ｉdsが減少する。その結果、発光部ＥＬＰの輝度が所望の輝度よりも低くなってしまう。従って、このような現象を解決するためには、映像信号出力回路１０２から出力される信号の値を、バックゲート効果を見越して、増加させなければならず、有機ＥＬ表示装置の消費電力が増加するといった問題が生じ得る。また、発光部ＥＬＰに劣化が生じた場合、図２３の（Ｂ）に模式図を示すように、発光部ＥＬＰのＩ−Ｖ特性が劣化する。従って、劣化前と同じ電流を発光部ＥＬＰに流すためには、アノード電極の電位をより高くしなければならない。然るに、アノード電極（第２ノードＮＤ2に相当する）の電位をより高くした場合、やはり、バックゲート効果に起因して上述したと同様の問題が生じ得る。
【０００９】
従って、本開示の目的は、バックゲート効果の発生を抑制し得る構成、構造を有する表示装置、及び、係る表示装置を備えた電子機器を提供することにある。
【課題を解決するための手段】
【００１０】
上記の目的を達成するための本開示の表示装置は、それぞれが、発光部、及び、発光部を駆動するための駆動回路を備えた発光素子を、複数、有する表示装置であって、
駆動回路は、少なくとも、
（Ａ）ソース／ドレイン領域、チャネル形成領域及びゲート電極を備えた駆動トランジスタ、
（Ｂ）ソース／ドレイン領域、チャネル形成領域及びゲート電極を備えた映像信号書込みトランジスタ、並びに、
（Ｃ）容量部、
から構成されており、
駆動トランジスタにおいて、
（Ａ−１）一方のソース／ドレイン領域は、電流供給線に接続されており、
（Ａ−２）他方のソース／ドレイン領域は、発光部に接続され、且つ、容量部の一端に接続されており、第２ノードを構成し、
（Ａ−３）ゲート電極は、映像信号書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、容量部の他端に接続されており、第１ノードを構成し、
映像信号書込みトランジスタにおいて、
（Ｂ−１）一方のソース／ドレイン領域は、データ線に接続されており、
（Ｂ−２）ゲート電極は、走査線に接続されており、
駆動トランジスタは、第１導電型のシリコン半導体基板に形成された第２導電型の第１ウエル内に形成された第１導電型の第２ウエル内に形成されており、
映像信号書込みトランジスタは、第１導電型のシリコン半導体基板に形成されており、
駆動トランジスタの他方のソース／ドレイン領域と第２ウエルとは電気的に接続されている。
【００１１】
上記の目的を達成するための本開示の電子機器は、上記の本開示の表示装置を備えている。
【発明の効果】
【００１２】
本開示の表示装置あるいは電子機器に備えられた表示装置にあっては、駆動トランジスタの他方のソース／ドレイン領域と第２ウエルとが電気的に接続されているが故に、駆動トランジスタの他方のソース／ドレイン領域の電位が上昇し、あるいは又、電圧が増加したとき、第２ウエルの電位も上昇し、あるいは又、電圧が増加する。従って、バックゲート効果（基板バイアス効果とも呼ばれる）の発生を抑制することができ、駆動回路の安定した動作を達成することができるし、表示装置あるいは電子機器の消費電力の増加を招くこともない。
【図面の簡単な説明】
【００１３】
【図１】図１は、実施例１の表示装置あるいは電子機器に備えられた表示装置における駆動回路を備えた発光素子の模式的な一部断面図である。
【図２】図２の（Ａ）及び（Ｂ）は、それぞれ、実施例１及び実施例２の表示装置あるいは電子機器に備えられた表示装置における駆動回路を構成する駆動トランジスタ及び映像信号書込みトランジスタの部分を抽出した模式的な一部断面図である。
【図３】図３は、実施例１の表示装置あるいは電子機器に備えられた表示装置における駆動回路の変形例を備えた発光素子の模式的な一部断面図である。
【図４】図４は、実施例３の表示装置あるいは電子機器に備えられた表示装置を構成する回路の概念図である。
【図５】図５は、実施例３の５Ｔｒ／１Ｃ駆動回路の等価回路図である。
【図６】図６は、実施例３の５Ｔｒ／１Ｃ駆動回路の駆動のタイミングチャートを模式的に示す図である。
【図７】図７の（Ａ）〜（Ｄ）は、実施例３の５Ｔｒ／１Ｃ駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図８】図８の（Ａ）〜（Ｅ）は、図７の（Ｄ）に引き続き、実施例３の５Ｔｒ／１Ｃ駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図９】図９は、実施例４の表示装置あるいは電子機器に備えられた表示装置を構成する回路の概念図である。
【図１０】図１０は、実施例４の４Ｔｒ／１Ｃ駆動回路の等価回路図である。
【図１１】図１１は、実施例４の４Ｔｒ／１Ｃ駆動回路の駆動のタイミングチャートを模式的に示す図である。
【図１２】図１２の（Ａ）〜（Ｄ）は、実施例４の４Ｔｒ／１Ｃ駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図１３】図１３の（Ａ）〜（Ｄ）は、図１２の（Ｄ）に引き続き、実施例４の４Ｔｒ／１Ｃ駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図１４】図１４は、実施例５の表示装置あるいは電子機器に備えられた表示装置を構成する回路の概念図である。
【図１５】図１５は、実施例５の３Ｔｒ／１Ｃ駆動回路の等価回路図である。
【図１６】図１６は、実施例５の３Ｔｒ／１Ｃ駆動回路の駆動のタイミングチャートを模式的に示す図である。
【図１７】図１７の（Ａ）〜（Ｄ）は、実施例５の３Ｔｒ／１Ｃ駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図１８】図１８の（Ａ）〜（Ｅ）は、図１７の（Ｄ）に引き続き、実施例５の３Ｔｒ／１Ｃ駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図１９】図１９は、実施例１及び実施例６の表示装置あるいは電子機器に備えられた表示装置を構成する回路の概念図である。
【図２０】図２０は、実施例１及び実施例６の２Ｔｒ／１Ｃ駆動回路の等価回路図である。
【図２１】図２１は、実施例１及び実施例６の２Ｔｒ／１Ｃ駆動回路の駆動のタイミングチャートを模式的に示す図である。
【図２２】図２２の（Ａ）〜（Ｆ）は、実施例１及び実施例６の２Ｔｒ／１Ｃ駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図２３】図２３の（Ａ）は、従来の有機ＥＬ表示装置の駆動回路の回路図であり、図２３の（Ｂ）は、発光部に劣化が生じた場合の発光部のＩ−Ｖ特性の劣化を模式的に示す図である。
【発明を実施するための形態】
【００１４】
以下、図面を参照して、実施例に基づき本開示を説明するが、本開示は実施例に限定されるものではなく、実施例における種々の数値や材料は例示である。尚、説明は、以下の順序で行う。
１．本開示の表示装置及び電子機器、全般に関する説明
２．実施例１（本開示の表示装置及び電子機器）
３．実施例２（実施例１の変形）
４．実施例３（実施例１の別の変形。５Ｔｒ／１Ｃ駆動回路）
５．実施例４（実施例１の別の変形。４Ｔｒ／１Ｃ駆動回路）
６．実施例５（実施例１の別の変形。３Ｔｒ／１Ｃ駆動回路）
７．実施例６（実施例１の別の変形。２Ｔｒ／１Ｃ駆動回路）、その他
【００１５】
［本開示の表示装置及び電子機器、全般に関する説明］
本開示の表示装置あるいは電子機器に備えられた表示装置において、映像信号書込みトランジスタは、第１導電型のシリコン半導体基板に形成された第１導電型の第３ウエル内に形成されており、第３ウエルは、全ての発光素子において同じ電位とされる形態とすることができる。また、このような形態を含む本開示の表示装置あるいは電子機器に備えられた表示装置において、第１ウエルは、発光素子毎に電気的に分離されている形態とすることができる。
【００１６】
尚、第１導電型としてｐ型を、第２導電型としてｎ型を例示することができるが、これに限定するものではなく、第１導電型をｎ型とし、第２導電型をｐ型としてもよい。
【００１７】
本開示の表示装置あるいは電子機器に備えられた表示装置において、電流供給線は電流供給部に接続されており、データ線は映像信号出力回路に接続されており、走査線は走査回路に接続されている。これらの電流供給部、映像信号出力回路、走査回路は、通常、表示装置に含まれる。
【００１８】
駆動回路は、例えば、２つのトランジスタ（駆動トランジスタ及び映像信号書込みトランジスタ）と１つの容量部から成る駆動回路（『２Ｔｒ／１Ｃ駆動回路』と呼ぶ）、３つのトランジスタ（駆動トランジスタ、映像信号書込みトランジスタ及び１つのトランジスタ）と１つの容量部から成る駆動回路（『３Ｔｒ／１Ｃ駆動回路』と呼ぶ）、４つのトランジスタ（駆動トランジスタ、映像信号書込みトランジスタ及び２つのトランジスタ）と１つの容量部から成る駆動回路（『４Ｔｒ／１Ｃ駆動回路』と呼ぶ）、あるいは又、５つのトランジスタ（駆動トランジスタ、映像信号書込みトランジスタ及び３つのトランジスタ）と１つの容量部から成る駆動回路（『５Ｔｒ／１Ｃ駆動回路』と呼ぶ）から構成することができる。また、発光部は、具体的には、有機エレクトロルミネッセンス発光部（有機ＥＬ発光部）から構成することができる。駆動トランジスタの他方のソース／ドレイン領域と第２ウエルとは電気的に接続されているが、具体的には、例えば、第２ウエルの表面領域に第１導電型を有する接続領域を設け、接続領域と駆動トランジスタの他方のソース／ドレイン領域とを接触させ、あるいは又、導電材料層を介して接続すればよいし、あるいは又、接続領域と駆動トランジスタの他方のソース／ドレイン領域とを、コンタクトホール及び配線等を介して電気的に接続すればよい。
【００１９】
本開示の表示装置あるいは電子機器に備えられた表示装置は、所謂モノクロ表示の構成であってもよいし、１つの画素が複数の副画素から構成されている構成、具体的には、１つの画素が、赤色発光副画素、緑色発光副画素及び青色発光副画素の３つの副画素から構成されている形態とすることもできる。更には、これらの３種の副画素に更に１種類あるいは複数種類の副画素を加えた１組（例えば、輝度向上のために白色光を発光する副画素を加えた１組、色再現範囲を拡大するために補色を発光する副画素を加えた１組、色再現範囲を拡大するためにイエローを発光する副画素を加えた１組、色再現範囲を拡大するためにイエロー及びシアンを発光する副画素を加えた１組）から構成することもできる。
【００２０】
本開示の表示装置あるいは電子機器に備えられた表示装置において、電流供給部、映像信号出力回路、走査回路等の各種の回路、電流供給線、データ線、走査線等の各種の配線、発光部の構成、構造は、周知の構成、構造とすることができる。具体的には、例えば有機ＥＬ発光部から構成された発光部は、例えば、アノード電極、有機材料層（例えば、正孔輸送層、発光層及び電子輸送層が積層された構造を有する）並びにカソード電極等から構成することができる。駆動回路を構成する容量部は、一方の電極、他方の電極、及び、これらの電極に挟まれた誘電体層（絶縁層）から構成することができる。駆動回路を構成するトランジスタ及び容量部はシリコン半導体基板に形成され、発光部は、例えば、層間絶縁層を介して、駆動回路を構成するトランジスタ及び容量部の上方に形成されている。また、駆動トランジスタの他方のソース／ドレイン領域は、発光部に備えられたアノード電極に、例えば、コンタクトホールを介して接続されている。
【実施例１】
【００２１】
実施例１は、本開示の表示装置及び電子機器、具体的には、有機ＥＬ表示装置、及び、有機ＥＬ表示装置を備えた電子機器に関する。以下、各実施例における表示装置あるいは電子機器に備えられた表示装置を総称して、単に、『実施例の表示装置』と呼ぶ。実施例１の表示装置における駆動回路を備えた発光素子の模式的な一部断面図を図１に示し、駆動回路を構成する駆動トランジスタ及び映像信号書込みトランジスタの部分を抽出した模式的な一部断面図を図２の（Ａ）に示す。また、実施例１の表示装置における駆動回路を備えた発光素子の等価回路図（但し、駆動回路を、２つのトランジスタＴDrv，ＴSigと１つの容量部Ｃ1から成る駆動回路（２Ｔｒ／１Ｃ駆動回路）とした例）を図２０に示し、表示装置を構成する回路の概念図を図１９に示す。尚、図１に示す模式的な一部断面図は、図面の簡素化を図るために、異なる垂直仮想平面で表示装置を切断したときの断面図が混在している。
【００２２】
実施例１の表示装置は、発光素子１を、複数、有する表示装置である。そして、発光素子１のそれぞれは、発光部（具体的には、有機ＥＬ発光部）ＥＬＰ、及び、発光部ＥＬＰを駆動するための駆動回路を備えている。
【００２３】
表示装置は、Ｎ×Ｍ個の２次元マトリクス状に配列された画素から構成され、１つの画素は、３つの副画素（赤色を発光する赤色発光副画素、緑色を発光する緑色発光副画素、及び、青色を発光する青色発光副画素）から構成されている。
【００２４】
ここで、実施例１の表示装置は、図１９に回路の概念図を示すように、
（ａ）電流供給部１００、
（ｂ）走査回路１０１、
（ｃ）映像信号出力回路１０２、
（ｄ）第１の方向にＮ個、第１の方向とは異なる第２の方向（具体的には、第１の方向に直交する方向）にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列された発光素子１、
（ｅ）電流供給部１００に接続され、第１の方向に延びるＭ本の電流供給線ＣＳＬ、
（ｆ）走査回路１０１に接続され、第１の方向に延びるＭ本の走査線ＳＣＬ、並びに、
（ｇ）映像信号出力回路１０２に接続され、第２の方向に延びるＮ本のデータ線ＤＴＬ、
を備えている。尚、図１９においては、３×３個の発光素子１を図示しているが、これは、あくまでも例示に過ぎない。また、電流供給部１００や走査回路１０１は、走査線ＳＣＬや走査線ＳＣＬの一端に配されていてもよいし、両端に配されていてもよい。
【００２５】
そして、駆動回路は、少なくとも、
（Ａ）ソース／ドレイン領域、チャネル形成領域及びゲート電極を備えた駆動トランジスタＴDrv、
（Ｂ）ソース／ドレイン領域、チャネル形成領域及びゲート電極を備えた映像信号書込みトランジスタＴSig、並びに、
（Ｃ）容量部Ｃ1、
から構成されている。尚、駆動トランジスタＴDrv及び映像信号書込みトランジスタＴSigは、具体的には、ＭＯＳＦＥＴから成る。
【００２６】
ここで、駆動トランジスタＴDrvにおいて、
（Ａ−１）一方のソース／ドレイン領域２４は、電流供給線ＣＳＬに接続されており、
（Ａ−２）他方のソース／ドレイン領域２５は、発光部ＥＬＰに接続され、且つ、容量部Ｃ1の一端に接続されており、第２ノードＮＤ2を構成し、
（Ａ−３）ゲート電極２１は、映像信号書込みトランジスタＴSigの他方のソース／ドレイン領域３５に接続され、且つ、容量部Ｃ1の他端に接続されており、第１ノードＮＤ1を構成する。
【００２７】
一方、映像信号書込みトランジスタＴSigにおいて、
（Ｂ−１）一方のソース／ドレイン領域３４は、データ線ＤＴＬに接続されており、
（Ｂ−２）ゲート電極３１は、走査線ＳＣＬに接続されている。
【００２８】
容量部Ｃ1（図１には、円で囲んだ部分で示す）は、一方の電極４１、他方の電極４２、及び、これらの電極４１，４２に挟まれた誘電体層（絶縁層）４３から構成されている。また、駆動トランジスタＴDrvにおいて、一方のソース／ドレイン領域（実施例にあっては、具体的には、発光部の発光時、ドレイン領域２４として機能するソース／ドレイン領域。以下においても同様）は、電流供給部１００に接続されている。他方のソース／ドレイン領域（実施例にあっては、具体的には、発光部の発光時、ソース領域２５として機能するソース／ドレイン領域。以下においても同様）は、発光部（有機ＥＬ発光部）ＥＬＰのアノード電極５１に接続されており、且つ、容量部Ｃ1の他方の電極４２に接続されている。ゲート電極２１は、映像信号書込みトランジスタＴSigの他方のソース／ドレイン領域（実施例にあっては、具体的には、映像信号書込み時、ソース領域３５として機能するソース／ドレイン領域。以下においても同様）に接続され、且つ、容量部Ｃ1の一方の電極４１に接続されており、第１ノードＮＤ1を構成する。映像信号書込みトランジスタＴSigにおいて、一方のソース／ドレイン領域（実施例にあっては、具体的には、映像信号書込み時、ドレイン領域３４として機能するソース／ドレイン領域。以下においても同様）は、データ線ＤＴＬに接続されており、ゲート電極３１は、走査線ＳＣＬに接続されている。尚、参照番号１５は素子分離領域を示し、参照番号２２，３２はゲート絶縁層を示し、参照番号２３，３３はゲートサイドウオールを示す。
【００２９】
駆動トランジスタＴDrvのドレイン領域２４は、コンタクトホール及びコンタクトパッド７０、電流供給線ＣＳＬを介して電流供給部１００に接続されている。映像信号書込みトランジスタＴSigのドレイン領域３４は、別のコンタクトホール及びコンタクトパッド７０、データ線ＤＴＬを介して映像信号出力回路１０２に接続されている。映像信号書込みトランジスタＴSigのゲート電極３１は、更に別のコンタクトホール及びコンタクトパッド７０、走査線ＳＣＬを介して走査回路１０１に接続されている。容量部Ｃ1の他方の電極４２は、発光部ＥＬＰに備えられたアノード電極５１に、更に別のコンタクトホール及びコンタクトパッド７０を介して接続されている。コンタクトホール及びコンタクトパッド７０は、第１の方向に延びる走査線ＳＣＬや電流供給線ＣＳＬと短絡しないように設けられており、図１には、この状態が図示されている。
【００３０】
駆動トランジスタＴDrvは、第１導電型（実施例にあっては、具体的には、ｐ型）のシリコン半導体基板１０に形成された第２導電型（実施例にあっては、具体的には、ｎ型）の第１ウエル１１内に形成された第１導電型（ｐ型）の第２ウエル１２内に形成されている。また、映像信号書込みトランジスタＴSigは、第１導電型（ｐ型）のシリコン半導体基板１０に形成された第１導電型（ｐ型）の第３ウエル１３内に形成されている。駆動トランジスタＴDrvの他方のソース／ドレイン領域（ソース領域２５）と第２ウエル１２とは電気的に接続されている。具体的には、第２ウエル１２の表面領域に、第１導電型（ｐ+）を有する接続領域２６が設けられている。そして、接続領域２６と駆動トランジスタＴDrvの他方のソース／ドレイン領域２５とは、コンタクトホール７１及び配線等（具体的には、容量部Ｃ1の他方の電極４２）を介して電気的に接続されている。
【００３１】
第３ウエル１３は、全ての発光素子において同じ電位とされている。具体的には、第３ウエル１３は、シリコン半導体基板１０を介して第１の所定の電位（例えば、接地電位）とされている。また、第１ウエル１１は、発光素子１毎に電気的に分離されている。具体的には、各発光素子１を構成する駆動トランジスタＴDrvは素子分離領域１５によって囲まれており、第１ウエル１１は、ｐ型のシリコン半導体基板１０から構成されたｐ型の半導体層によって囲まれている。第１ウエル１１は、第２ウエル１２に対するガードリングとして機能する。第１ウエル１１は、図示しない配線を介して第２の所定の電位（例えば、電源電位）とされている。
【００３２】
尚、実施例１の表示装置における駆動回路の変形例を備えた発光素子の模式的な一部断面図を図３に示すように、第３ウエル１３と同様の第１導電型（ｐ型）のウエル（第４ウエル１４）を、駆動トランジスタＴDrvを形成すべきシリコン半導体基板１０の領域に、第３ウエル１３の形成と同時に形成し、この第１導電型（ｐ型）の第４ウエル１４内に、第１ウエル１１、第２ウエル１２を設けてもよい。
【００３３】
あるいは又、云い換えれば、実施例１の表示装置は、それぞれが、発光部、及び、発光部を駆動するための駆動回路を備えた発光素子を、複数、有し、
駆動回路は、少なくとも、
発光部ＥＬＰ、
容量部Ｃ1、
ＭＯＳＦＥＴから成り、駆動信号（輝度信号）ＶSigを容量部Ｃ1に保持する映像信号書込みトランジスタＴSig、及び、
ＭＯＳＦＥＴから成り、容量部Ｃ1に保持された駆動信号（輝度信号）ＶSigに基づき、発光部ＥＬＰを駆動する駆動トランジスタＴDrv、
から構成されており、
駆動トランジスタＴDrvは、第１導電型のシリコン半導体基板１０に形成された第２導電型の第１ウエル１１内に形成された第１導電型の第２ウエル１２内に形成されており、
映像信号書込みトランジスタＴSigは、第１導電型のシリコン半導体基板１０に形成されており、
駆動トランジスタＴDrvの他方のソース／ドレイン領域と第２ウエル１２とは電気的に接続されている。
【００３４】
シリコン半導体基板１０に設けられた駆動トランジスタＴDrv及び映像信号書込みトランジスタＴSigは、層間絶縁層６１によって覆われている。そして、層間絶縁層６１上に、容量部Ｃ1の他方の電極４２及び誘電体層（絶縁層）４３が形成されており、誘電体層（絶縁層）４３の上に容量部Ｃ1の一方の電極４１が形成されている。また、誘電体層（絶縁層）４３及び容量部Ｃ1の一方の電極４１の上に層間絶縁層６２が形成され、層間絶縁層６２の上に走査線ＳＣＬが形成されている。更には、層間絶縁層６２及び走査線ＳＣＬの上に層間絶縁層６３が形成され、層間絶縁層６３の上にデータ線ＤＴＬが形成されている。また、層間絶縁層６３及びデータ線ＤＴＬの上に層間絶縁層６４が形成され、層間絶縁層６４の上に電流供給線ＣＳＬが形成されている。更には、層間絶縁層６４及び電流供給線ＣＳＬの上に層間絶縁層６５が形成され、層間絶縁層６５の上に、発光部ＥＬＰを構成するアノード電極５１が形成されている。また、層間絶縁層６５及びアノード電極５１の上に、アノード電極５１が底部に露出した開口部を有する層間絶縁層６６が形成され、層間絶縁層６６及びアノード電極５１の上に、発光部ＥＬＰを構成する正孔輸送層、発光層、電子輸送層（これらの積層構造体である有機材料層５２）、カソード電極５３が形成され、カソード電極５３上に絶縁層６７が形成されている。絶縁層６７の上には、図示しない接着層を介してガラス板（図示せず）が接着されている。場合によっては、有機材料層５２及びカソード電極５３のパターニングは不要である。走査線ＳＣＬ、データ線ＤＴＬ、電流供給線ＣＳＬの積層順は、上記の積層順に限定されるものではなく、本質的に任意である。
【００３５】
以上に説明した発光素子１の製造は、周知の方法に基づき行うことができるし、発光素子１の製造に用いる各種の材料も周知の材料とすることができる。
【００３６】
実施例１の駆動回路の動作の説明は、後述する実施例６において行う。
【００３７】
実施例１の表示装置にあっては、駆動回路を構成する駆動トランジスタの他方のソース／ドレイン領域と第２ウエルとは電気的に接続されているが故に、駆動トランジスタの他方のソース／ドレイン領域の電位が上昇し、あるいは又、電圧が増加したとき、第２ウエルの電位も上昇し、あるいは又、電圧が増加する。従って、バックゲート効果の発生を抑制することができ、駆動回路の安定した動作を達成することができるし、表示装置の消費電力の増加を招くこともない。また、従来の技術にあっては、後述する発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSigの信号ダイナミックレンジを広く確保する必要があったが、本開示の駆動回路では信号ダイナミックレンジを狭く設定することが可能となり、データ線の充放電電流を抑制でき、表示装置の低消費電力化にも貢献できる。また、駆動トランジスタの他方のソース／ドレイン領域と第２ウエルとは電気的に接続されているが故に、発光部ＥＬＰに劣化が生じた場合、発光部ＥＬＰのＩ−Ｖ特性が劣化するので、アノード電極の電位をより高くした場合であっても、何らの問題も生じない。
【実施例２】
【００３８】
実施例２は、実施例１の変形である。実施例２の表示装置における駆動回路を構成する駆動トランジスタ及び映像信号書込みトランジスタの部分を抽出した模式的な一部断面図を図２の（Ｂ）に示す。実施例２にあっては、実施例１と同様に、第２ウエル１２の表面領域に第１導電型（ｐ+）を有する接続領域２６を設ける。ここで、実施例１と相違する点は、接続領域２６及びソース領域２５の表面に導電材料層２７（具体的には、金属シリサイド層）を形成する点にあり、これによって、駆動トランジスタＴDrvの他方のソース／ドレイン領域（ソース領域２５）と第２ウエルとを確実に電気的に接続することができる。
【００３９】
導電材料層２７の形成は、具体的には、サリサイド（ＳＡＬＩＣＩＤＥ＝Self-ALIgned SiliCIDE）プロセスに基づき行うことができる。即ち、駆動トランジスタＴDrvのゲート絶縁層２２の形成、ゲート電極２１の形成、ＬＤＤ構造形成のためのイオン注入、ゲートサイドウオール２３の形成、イオン注入に基づくソース／ドレイン領域２４，２５の形成、イオン注入に基づく接続領域２６の形成を実行した後、全面に金属層（例えばコバルト層）を形成する。そして、熱処理を施すことで、シリコン半導体基板１０におけるシリコン原子と金属層における金属原子を反応させ、金属シリサイド層を形成することで、導電材料層２７を形成する。尚、このとき、ゲート電極２１の頂面にも金属シリサイド層を形成してもよい。その後、シリコン原子と未反応の金属層を除去し、更に、金属シリサイド層をアニール処理することで金属シリサイド層を安定化させる。こうして、駆動トランジスタＴDrvの他方のソース／ドレイン領域（ソース領域２５）と第２ウエルとを確実に電気的に接続する導電材料層２７を得ることができる。
【実施例３】
【００４０】
実施例３あるいは後述する実施例４〜実施例６にあっては、本開示の駆動回路の動作を行う。ここで、実施例３あるいは後述する実施例４〜実施例６における駆動回路の駆動方法の概要は、例えば、以下のとおりである。即ち、駆動回路の駆動方法は、
（ａ）第１ノードＮＤ1と第２ノードＮＤ2との間の電位差が、駆動トランジスタＴDrvの閾値電圧Ｖthを越え、且つ、第２ノードＮＤ2と発光部ＥＬＰに備えられたカソード電極との間の電位差が、発光部ＥＬＰの閾値電圧Ｖth-ELを越えないように、第１ノードＮＤ1に第１ノード初期化電圧を印加し、第２ノードＮＤ2に第２ノード初期化電圧を印加する前処理を行い、次いで、
（ｂ）第１ノードＮＤ1の電位を保った状態で、駆動トランジスタＴDrvのドレイン領域の電位を前記工程（ａ）における第２ノードＮＤ2の電位よりも高くすることにより第２ノードＮＤ2の電位を上昇させ、以て、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差を駆動トランジスタＴDrvの閾値電圧Ｖthに近づける閾値電圧キャンセル処理を行い、その後、
（ｃ）走査線ＳＣＬからの信号によりオン状態とされた映像信号書込みトランジスタＴSigを介して、データ線ＤＴＬから映像信号電圧を第１ノードＮＤ1に印加し、以て、駆動トランジスタＴDrvをオン状態とする書込み処理を行い、次いで、
（ｄ）走査線ＳＣＬからの信号により映像信号書込みトランジスタＴSigをオフ状態とすることにより第１ノードＮＤ1を浮遊状態とし、その後、
（ｅ）電源供給部１００から駆動トランジスタＴDrvを介して、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差の値に応じた電流を発光部ＥＬＰに流すことにより、発光部ＥＬＰを駆動する、
工程から成る。
【００４１】
上述したとおり、前記工程（ｂ）において、第１ノードと第２ノードとの間の電位差を駆動トランジスタの閾値電圧に近づける閾値電圧キャンセル処理を行う。定性的には、閾値電圧キャンセル処理において、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差（換言すれば、駆動トランジスタＴDrvのゲート電極２２とソース領域２５との間の電位差Ｖgs）が駆動トランジスタＴDrvの閾値電圧Ｖthに近づく程度は、閾値電圧キャンセル処理の時間により左右される。従って、例えば閾値電圧キャンセル処理の時間を充分長く確保した形態にあっては、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差は駆動トランジスタＴDrvの閾値電圧Ｖthに達し、駆動トランジスタＴDrvはオフ状態となる。一方、例えば閾値電圧キャンセル処理の時間を短く設定せざるを得ない形態にあっては、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差が駆動トランジスタＴDrvの閾値電圧Ｖthより大きく、駆動トランジスタＴDrvはオフ状態とはならない場合がある。閾値電圧キャンセル処理の結果として、必ずしも駆動トランジスタＴDrvがオフ状態となることを要しない。
【００４２】
各画素を構成する発光素子は、線順次駆動されるとし、表示フレームレートをＦＲ（回／秒）とする。即ち、第ｍ行目（但し、ｍ＝１，２，３・・・Ｍ）に配列されたＮ個の画素（３×Ｎ個の副画素）のそれぞれを構成する発光素子が同時に駆動される。換言すれば、１つの行を構成する各発光素子にあっては、その発光／非発光のタイミングは、それらが属する行単位で制御される。尚、１つの行を構成する各画素について映像信号を書込む処理は、全ての画素について同時に映像信号を書込む処理（同時書込み処理）であってもよいし、各画素毎に順次映像信号を書込む処理（順次書込み処理）であってもよい。いずれの書込み処理とするかは、発光素子や駆動回路の構成に応じて適宜選択すればよい。
【００４３】
以下において、原則として、第ｍ行目、第ｎ列（但し、ｎ＝１，２，３・・・Ｎ）に位置する画素における１つの副画素を構成する発光素子に関する駆動、動作を説明するが、係る副画素あるいは発光素子を、以下、第（ｎ，ｍ）番目の副画素あるいは第（ｎ，ｍ）番目の発光素子と呼ぶ。そして、第ｍ行目に配列された各発光素子の水平走査期間（第ｍ番目の水平走査期間）が終了するまでに、各種の処理（後述する閾値電圧キャンセル処理、書込み処理、移動度補正処理）が行われる。尚、書込み処理や移動度補正処理は、第ｍ番目の水平走査期間内に行われる必要がある。一方、発光素子や駆動回路の種類によっては、閾値電圧キャンセル処理やこれに伴う前処理を第ｍ番目の水平走査期間より先行して行うことができる。
【００４４】
そして、上述した各種の処理が全て終了した後、第ｍ行目に配列された各発光素子を構成する発光部を発光させる。尚、上述した各種の処理が全て終了した後、直ちに発光部を発光させてもよいし、所定の期間（例えば、所定の行数分の水平走査期間）が経過した後に発光部を発光させてもよい。この所定の期間は、表示装置の仕様や発光素子、駆動回路の構成等に応じて、適宜設定することができる。尚、以下の説明においては、説明の便宜のため、各種の処理終了後、直ちに発光部を発光させるものとする。そして、第ｍ行目に配列された各発光素子を構成する発光部の発光は、第（ｍ＋ｍ’）行目に配列された各発光素子の水平走査期間の開始直前まで継続される。ここで、「ｍ’」は、表示装置の設計仕様によって決定される。即ち、或る表示フレームの第ｍ行目に配列された各発光素子を構成する発光部の発光は、第（ｍ＋ｍ’−１）番目の水平走査期間まで継続される。一方、第（ｍ＋ｍ’）番目の水平走査期間の始期から、次の表示フレームにおける第ｍ番目の水平走査期間内において書込み処理や移動度補正処理が完了するまで、第ｍ行目に配列された各発光素子を構成する発光部は、非発光状態を維持する。上述した非発光状態の期間（以下、単に、非発光期間と呼ぶ場合がある）を設けることにより、アクティブマトリクス駆動に伴う残像ボケが低減され、動画品位をより優れたものとすることができる。但し、各副画素（発光素子）の発光状態／非発光状態は、以上に説明した状態に限定するものではない。また、水平走査期間の時間長は、（１／ＦＲ）×（１／Ｍ）秒未満の時間長である。（ｍ＋ｍ’）の値がＭを越える場合、越えた分の水平走査期間は、次の表示フレームにおいて処理される。
【００４５】
尚、以下の説明において、１つのトランジスタの有する２つのソース／ドレイン領域において、「一方のソース／ドレイン領域」という用語を、電流供給部や電源部に接続された側のソース／ドレイン領域といった意味において使用する場合がある。また、トランジスタがオン状態にあるとは、ソース／ドレイン領域間にチャネルが形成されている状態を意味する。係るトランジスタの一方のソース／ドレイン領域から他方のソース／ドレイン領域に電流が流れているか否かは問わない。一方、トランジスタがオフ状態にあるとは、ソース／ドレイン領域間にチャネルが形成されていない状態を意味する。また、或るトランジスタのソース／ドレイン領域が他のトランジスタのソース／ドレイン領域に接続されているとは、或るトランジスタのソース／ドレイン領域と他のトランジスタのソース／ドレイン領域とが同じ領域を占めている形態を包含する。更には、ソース／ドレイン領域は、不純物を含有したポリシリコンやアモルファスシリコン等の導電性物質から構成することができるだけでなく、金属、合金、導電性粒子、これらの積層構造、有機材料（導電性高分子）から成る層から構成することができる。また、以下の説明で用いるタイミングチャートにおいて、各期間を示す横軸の長さ（時間長）は模式的なものであり、各期間の時間長の割合を示すものではない。
【００４６】
実施例３の駆動回路は、具体的には、５つのトランジスタと１つの容量部Ｃ1から構成された駆動回路（５Ｔｒ／１Ｃ駆動回路）である。実施例３の表示装置を構成する回路の概念図を図４に示し、５Ｔｒ／１Ｃ駆動回路の等価回路図を図５に示し、駆動のタイミングチャートを模式的に図６に示し、各トランジスタのオン／オフ状態等を模式的に図７の（Ａ）〜（Ｄ）及び図８の（Ａ）〜（Ｅ）に示す。尚、図７の（Ａ）〜（Ｄ）、図８の（Ａ）〜（Ｅ）、後述する図１２の（Ａ）〜（Ｄ）、図１３の（Ａ）〜（Ｄ）、図１７の（Ａ）〜（Ｄ）、図１８の（Ａ）〜（Ｅ）、図２２の（Ａ）〜（Ｆ）にあっては、駆動トランジスタの他方のソース／ドレイン領域と第２ウエルとの電気的な接続の図示を省略した。
【００４７】
ここで、５Ｔｒ／１Ｃ駆動回路は、実施例１あるいは実施例２において説明した映像信号書込みトランジスタＴSig及び駆動トランジスタＴDrv、並びに、発光制御トランジスタＴEL_C、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2の５つのトランジスタから構成され、更には、１つの容量部Ｃ1から構成されている。
【００４８】
［発光制御トランジスタＴEL_C］
発光制御トランジスタＴEL_Cの一方のソース／ドレイン領域は、電流供給部（電圧ＶCC）１００に接続され、発光制御トランジスタＴEL_Cの他方のソース／ドレイン領域は、駆動トランジスタＴDrvの一方のソース／ドレイン領域に接続されている。また、発光制御トランジスタＴEL_Cのオン／オフ動作は、発光制御トランジスタＴEL_Cのゲート電極に接続された発光制御トランジスタ制御線ＣＬEL_Cによって制御される。
【００４９】
［駆動トランジスタＴDrv］
駆動トランジスタＴDrvの一方のソース／ドレイン領域は、上述のとおり、発光制御トランジスタＴEL_Cの他方のソース／ドレイン領域に接続されている。即ち、駆動トランジスタＴDrvは、発光制御トランジスタＴEL_Cを介して、電流供給部１００に接続されている。一方、駆動トランジスタＴDrvの他方のソース／ドレイン領域は、
（１）発光部ＥＬＰのアノード電極、
（２）第２ノード初期化トランジスタＴND2の他方のソース／ドレイン領域、及び、
（３）容量部Ｃ1の一方の電極、
に接続されており、第２ノードＮＤ2を構成する。また、駆動トランジスタＴDrvのゲート電極は、
（１）映像信号書込みトランジスタＴSigの他方のソース／ドレイン領域、
（２）第１ノード初期化トランジスタＴND1の他方のソース／ドレイン領域、及び、
（３）容量部Ｃ1の他方の電極、
に接続されており、第１ノードＮＤ1を構成する。
【００５０】
ここで、駆動トランジスタＴDrvは、発光部ＥＬＰの発光状態においては、以下の式（１）に従ってドレイン電流Ｉdsを流すように駆動される。発光部ＥＬＰの発光状態においては、駆動トランジスタＴDrvの一方のソース／ドレイン領域はドレイン領域として働き、他方のソース／ドレイン領域はソース領域として働く。実施例１にて説明したとおり、以下、駆動トランジスタＴDrvの一方のソース／ドレイン領域を単にドレイン領域と呼び、他方のソース／ドレイン領域を単にソース領域と呼ぶ場合がある。尚、
μ ：実効的な移動度
Ｌ ：チャネル長
Ｗ ：チャネル幅
Ｖgs：ゲート電極とソース領域との間の電位差
Ｖth：閾値電圧
Ｃox：（ゲート絶縁層の比誘電率）×（真空の誘電率）／（ゲート絶縁層の厚さ）
ｋ≡（１／２）・（Ｗ／Ｌ）・Ｃox
とする。
【００５１】
Ｉds＝ｋ・μ・（Ｖgs−Ｖth）2 （１）
【００５２】
このドレイン電流Ｉdsが発光部ＥＬＰを流れることで、発光部ＥＬＰが発光する。更には、このドレイン電流Ｉdsの値の大小によって、発光部ＥＬＰにおける発光状態（輝度）が制御される。
【００５３】
［映像信号書込みトランジスタＴSig］
映像信号書込みトランジスタＴSigの他方のソース／ドレイン領域は、実施例１にて説明したとおり、駆動トランジスタＴDrvのゲート電極に接続されている。一方、映像信号書込みトランジスタＴSigの一方のソース／ドレイン領域は、データ線ＤＴＬに接続されている。そして、映像信号出力回路１０２から、データ線ＤＴＬを介して、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSigが、一方のソース／ドレイン領域に供給される。尚、データ線ＤＴＬを介して、ＶSig以外の種々の信号・電圧（プリチャージ駆動のための信号や各種の基準電圧等）が、一方のソース／ドレイン領域に供給されてもよい。また、映像信号書込みトランジスタＴSigのオン／オフ動作は、映像信号書込みトランジスタＴSigのゲート電極に接続された走査線ＳＣＬによって制御される。
【００５４】
［第１ノード初期化トランジスタＴND1］
第１ノード初期化トランジスタＴND1の他方のソース／ドレイン領域は、上述のとおり、駆動トランジスタＴDrvのゲート電極に接続されている。一方、第１ノード初期化トランジスタＴND1の一方のソース／ドレイン領域には、第１ノードＮＤ1の電位（即ち、駆動トランジスタＴDrvのゲート電極の電位）を初期化するための電圧ＶOfsが供給される。また、第１ノード初期化トランジスタＴND1のオン／オフ動作は、第１ノード初期化トランジスタＴND1のゲート電極に接続された第１ノード初期化トランジスタ制御線ＡＺND1によって制御される。第１ノード初期化トランジスタ制御線ＡＺND1は、第１ノード初期化トランジスタ制御回路１０４に接続されている。
【００５５】
［第２ノード初期化トランジスタＴND2］
第２ノード初期化トランジスタＴND2の他方のソース／ドレイン領域は、上述のとおり、駆動トランジスタＴDrvのソース領域に接続されている。一方、第２ノード初期化トランジスタＴND2の一方のソース／ドレイン領域には、第２ノードＮＤ2の電位（即ち、駆動トランジスタＴDrvのソース領域の電位）を初期化するための電圧ＶSSが供給される。また、第２ノード初期化トランジスタＴND2のオン／オフ動作は、第２ノード初期化トランジスタＴND2のゲート電極に接続された第２ノード初期化トランジスタ制御線ＡＺND2によって制御される。第２ノード初期化トランジスタ制御線ＡＺND2は、第２ノード初期化トランジスタ制御回路１０５に接続されている。
【００５６】
［発光部ＥＬＰ］
発光部ＥＬＰのアノード電極は、上述のとおり、駆動トランジスタＴDrvのソース領域に接続されている。一方、発光部ＥＬＰのカソード電極には、電圧ＶCatが印加される。発光部ＥＬＰの寄生容量を符号ＣELで表す。また、発光部ＥＬＰの発光に必要とされる閾値電圧をＶth-ELとする。即ち、発光部ＥＬＰのアノード電極とカソード電極との間にＶth-EL以上の電圧が印加されると、発光部ＥＬＰは発光する。
【００５７】
以下の説明において、電圧あるいは電位の値を以下のとおりとするが、これは、あくまでも説明のための値であり、これらの値に限定されるものではない。
【００５８】
ＶSig ：発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）
・・・０ボルト〜１０ボルト
ＶCC ：発光部ＥＬＰの発光を制御するための電流供給部の電圧
・・・２０ボルト
ＶOfs ：駆動トランジスタＴDrvのゲート電極の電位（第１ノードＮＤ1の電位）を初期化するための電圧
・・・０ボルト
ＶSS ：駆動トランジスタＴDrvのソース領域の電位（第２ノードＮＤ2の電位）を初期化するための電圧
・・・−１０ボルト
Ｖth ：駆動トランジスタＴDrvの閾値電圧
・・・３ボルト
ＶCat ：発光部ＥＬＰのカソード電極に印加される電圧
・・・０ボルト
Ｖth-EL：発光部ＥＬＰの閾値電圧
・・・３ボルト
【００５９】
以下、５Ｔｒ／１Ｃ駆動回路の動作説明を行う。尚、上述したように、各種の処理（閾値電圧キャンセル処理、書込み処理、移動度補正処理）が全て完了した後、直ちに発光状態が始まるものとして説明するが、これに限るものではない。後述する４Ｔｒ／１Ｃ駆動回路、３Ｔｒ／１Ｃ駆動回路、２Ｔｒ／１Ｃ駆動回路の説明においても同様である。
【００６０】
［期間−ＴＰ（５）-1］（図６及び図７の（Ａ）参照）
この［期間−ＴＰ（５）-1］は、例えば、前の表示フレームにおける動作であり、前回の各種の処理完了後に第（ｎ，ｍ）番目の発光部ＥＬＰが発光状態にある期間である。即ち、第（ｎ，ｍ）番目の副画素を構成する発光部ＥＬＰには、後述する式（５）に基づくドレイン電流Ｉ’dsが流れており、第（ｎ，ｍ）番目の副画素を構成する発光部ＥＬＰの輝度は、係るドレイン電流Ｉ’dsに対応した値である。ここで、映像信号書込みトランジスタＴSig、第１ノード初期化トランジスタＴND1及び第２ノード初期化トランジスタＴND2はオフ状態であり、発光制御トランジスタＴEL_C及び駆動トランジスタＴDrvはオン状態である。第（ｎ，ｍ）番目の発光部ＥＬＰの発光状態は、第（ｍ＋ｍ’）行目に配列された発光部ＥＬＰの水平走査期間の開始直前まで継続される。
【００６１】
図６に示す［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］は、前回の各種の処理完了後の発光状態が終了した後から、次の書込み処理が行われる直前までの動作期間である。即ち、この［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］は、例えば、前の表示フレームにおける第（ｍ＋ｍ’）番目の水平走査期間の始期から、現表示フレームにおける第（ｍ−１）番目の水平走査期間の終期までの或る時間長さの期間である。尚、［期間−ＴＰ（５）1］〜［期間−ＴＰ（５）4］を、現表示フレームにおける第ｍ番目の水平走査期間内に含む構成とすることもできる。
【００６２】
そして、この［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］において、第（ｎ，ｍ）番目の発光部ＥＬＰは非発光状態にある。即ち、［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）1］、［期間−ＴＰ（５）3］〜［期間−ＴＰ（５）4］においては、発光制御トランジスタＴEL_Cはオフ状態であるので、発光部ＥＬＰは発光しない。尚、［期間−ＴＰ（５）2］においては、発光制御トランジスタＴEL_Cはオン状態となる。しかし、この期間においては後述する閾値電圧キャンセル処理が行われている。閾値電圧キャンセル処理の説明において詳しく述べるが、後述する式（２）を満たすことを前提とすれば、発光部ＥＬＰが発光することはない。
【００６３】
以下、［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］の各期間について、先ず、説明する。尚、［期間−ＴＰ（５）1］の始期や、［期間−ＴＰ（５）1］〜［期間−ＴＰ（５）4］の各期間の長さは、表示装置の設計に応じて適宜設定すればよい。
【００６４】
［期間−ＴＰ（５）0］
上述したように、この［期間−ＴＰ（５）0］において、第（ｎ，ｍ）番目の発光部ＥＬＰは、非発光状態にある。映像信号書込みトランジスタＴSig、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2はオフ状態である。また、［期間−ＴＰ（５）-1］から［期間−ＴＰ（５）0］に移る時点で、発光制御トランジスタＴEL_Cがオフ状態となるが故に、第２ノードＮＤ2（駆動トランジスタＴDrvのソース領域あるいは発光部ＥＬＰのアノード電極）の電位は、（Ｖth-EL＋ＶCat）まで低下し、発光部ＥＬＰは非発光状態となる。また、第２ノードＮＤ2の電位低下に倣うように、浮遊状態の第１ノードＮＤ1（駆動トランジスタＴDrvのゲート電極）の電位も低下する。
【００６５】
［期間−ＴＰ（５）1］（図７の（Ｂ）及び（Ｃ）参照）
この［期間−ＴＰ（５）1］において、後述する閾値電圧キャンセル処理を行うための前処理が行われる。即ち、［期間−ＴＰ（５）1］の開始時、第１ノード初期化トランジスタ制御回路１０４及び第２ノード初期化トランジスタ制御回路１０５の動作に基づき、第１ノード初期化トランジスタ制御線ＡＺND1及び第２ノード初期化トランジスタ制御線ＡＺND2をハイレベルとすることによって、第１ノード初期化トランジスタＴND1及び第２ノード初期化トランジスタＴND2をオン状態とする。その結果、第１ノードＮＤ1の電位は、ＶOfs（例えば、０ボルト）となる。一方、第２ノードＮＤ2の電位は、ＶSS（例えば、−１０ボルト）となる。そして、この［期間−ＴＰ（５）1］の完了以前において、第２ノード初期化トランジスタ制御回路１０５の動作に基づき、第２ノード初期化トランジスタ制御線ＡＺND2をローレベルとすることによって、第２ノード初期化トランジスタＴND2をオフ状態とする。尚、第１ノード初期化トランジスタＴND1のオン状態及び第２ノード初期化トランジスタＴND2を同時にオン状態としてもよいし、第１ノード初期化トランジスタＴND1を先にオン状態としてもよいし、第２ノード初期化トランジスタＴND2を先にオン状態としてもよい。
【００６６】
以上の処理により、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶth以上となり、駆動トランジスタＴDrvはオン状態となる。
【００６７】
［期間−ＴＰ（５）2］（図７の（Ｄ）参照）
次に、閾値電圧キャンセル処理が行われる。即ち、第１ノード初期化トランジスタＴND1のオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタ制御線ＣＬEL_Cをハイレベルとすることによって、発光制御トランジスタＴEL_Cをオン状態とする。その結果、第１ノードＮＤ1の電位は変化しないが（ＶOfs＝０ボルトを維持）、浮遊状態の第２ノードＮＤ2の電位は上昇し、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差が駆動トランジスタＴDrvの閾値電圧Ｖthに近づく。そして、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶthに達すると、駆動トランジスタＴDrvがオフ状態となる。具体的には、浮遊状態の第２ノードＮＤ2の電位が（ＶOfs−Ｖth＝−３ボルト＞ＶSS）に近づき、最終的に（ＶOfs−Ｖth）となる。ここで、以下の式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。尚、定性的には、閾値電圧キャンセル処理において、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差（換言すれば、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差）が駆動トランジスタＴDrvの閾値電圧Ｖthに近づく程度は、閾値電圧キャンセル処理の時間により左右される。従って、例えば閾値電圧キャンセル処理の時間を充分長く確保した場合には、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差は駆動トランジスタＴDrvの閾値電圧Ｖthに達し、駆動トランジスタＴDrvはオフ状態となる。一方、例えば閾値電圧キャンセル処理の時間を短く設定した場合には、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差が駆動トランジスタＴDrvの閾値電圧Ｖthより大きく、駆動トランジスタＴDrvはオフ状態とはならない場合がある。即ち、閾値電圧キャンセル処理の結果として、必ずしも駆動トランジスタＴDrvがオフ状態となることを要しない。
【００６８】
（ＶOfs−Ｖth）＜（Ｖth-EL＋ＶCat） （２）
【００６９】
この［期間−ＴＰ（５）2］にあっては、第２ノードＮＤ2の電位は、例えば、最終的に、（ＶOfs−Ｖth）となる。即ち、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfsのみに依存して、第２ノードＮＤ2の電位は決定される。云い換えれば、発光部ＥＬＰの閾値電圧Ｖth-ELには依存しない。
【００７０】
［期間−ＴＰ（５）3］（図８の（Ａ）参照）
その後、第１ノード初期化トランジスタＴND1のオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタ制御線ＣＬEL_Cをローレベルとすることによって、発光制御トランジスタＴEL_Cをオフ状態とする。その結果、第１ノードＮＤ1の電位は変化せず（ＶOfs＝０ボルトを維持）、浮遊状態の第２ノードＮＤ2の電位も変化せず、（ＶOfs−Ｖth＝−３ボルト）を保持する。
【００７１】
［期間−ＴＰ（５）4］（図８の（Ｂ）参照）
次いで、第１ノード初期化トランジスタ制御回路１０４の動作に基づき、第１ノード初期化トランジスタ制御線ＡＺND1をローレベルとすることによって、第１ノード初期化トランジスタＴND1をオフ状態とする。第１ノードＮＤ1及び第２ノードＮＤ2の電位は、実質上、変化しない（実際には、寄生容量等の静電結合により電位変化が生じ得るが、通常、これらは無視することができる）。
【００７２】
次いで、［期間−ＴＰ（５）5］〜［期間−ＴＰ（５）7］の各期間について説明する。尚、後述するように、［期間−ＴＰ（５）5］において書込み処理が行われ、［期間−ＴＰ（５）6］において移動度補正処理が行われる。上述したように、これらの処理は、第ｍ番目の水平走査期間内に行われる必要がある。説明の便宜のため、［期間−ＴＰ（５）5］の始期と［期間−ＴＰ（５）6］の終期とは、それぞれ、第ｍ番目の水平走査期間の始期と終期とに一致するものとして説明する。
【００７３】
［期間−ＴＰ（５）5］（図８の（Ｃ）参照）
その後、駆動トランジスタＴDrvに対する書込み処理を実行する。具体的には、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2、及び、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、映像信号出力回路１０２の動作に基づき、データ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSigとし、次いで、走査回路１０１の動作に基づき、走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態とする。その結果、第１ノードＮＤ1の電位は、ＶSigへと上昇する。
【００７４】
ここで、容量部Ｃ1の容量は値ｃ1であり、発光部ＥＬＰの寄生容量ＣELの容量は値ｃELである。そして、駆動トランジスタＴDrvのゲート電極とソース領域との間の寄生容量の値をｃgsとする。駆動トランジスタＴDrvのゲート電極の電位がＶOfsからＶSig（＞ＶOfs）に変化したとき、容量部Ｃ1の両端の電位（第１ノードＮＤ1及び第２ノードＮＤ2の電位）は、原則として変化する。即ち、駆動トランジスタＴDrvのゲート電極の電位（＝第１ノードＮＤ1の電位）の変化分（ＶSig−ＶOfs）に基づく電荷が、容量部Ｃ1、発光部ＥＬＰの寄生容量ＣEL、駆動トランジスタＴDrvのゲート電極とソース領域との間の寄生容量に振り分けられる。然るに、値ｃELが、値ｃ1及び値ｃgsと比較して十分に大きな値であれば、駆動トランジスタＴDrvのゲート電極の電位の変化分（ＶSig−ＶOfs）に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の変化は小さい。そして、一般に、発光部ＥＬＰの寄生容量ＣELの容量値ｃELは、容量部Ｃ1の容量値ｃ1及び駆動トランジスタＴDrvの寄生容量の値ｃgsよりも大きい。そこで、説明の便宜のため、特段の必要がある場合を除き、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化は考慮せずに説明を行う。他の駆動回路においても同様である。図６に示した駆動のタイミングチャートも、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を考慮せずに示した。駆動トランジスタＴDrvのゲート電極（第１ノードＮＤ1）の電位をＶg、駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位をＶsとしたとき、Ｖgの値、Ｖsの値は以下のとおりとなる。それ故、第１ノードＮＤ1と第２ノードＮＤ2の電位差、即ち、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsは、以下の式（３）で表すことができる。
【００７５】
Ｖg ＝ＶSig
Ｖs ≒ＶOfs−Ｖth
Ｖgs≒ＶSig−（ＶOfs−Ｖth） （３）
【００７６】
即ち、駆動トランジスタＴDrvに対する書込み処理において得られたＶgsは、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSig、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfsのみに依存している。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【００７７】
［期間−ＴＰ（５）6］（図８の（Ｄ）参照）
その後、駆動トランジスタＴDrvの移動度μの大小に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の補正（移動度補正処理）を行う。
【００７８】
一般に、駆動トランジスタＴDrvをポリシリコン薄膜トランジスタ等から作製した場合、トランジスタ間で移動度μにばらつきが生じることは避け難い。従って、移動度μに差異がある複数の駆動トランジスタＴDrvのゲート電極に同じ値の駆動信号ＶSigを印加したとしても、移動度μの大きい駆動トランジスタＴDrvを流れるドレイン電流Ｉdsと、移動度μの小さい駆動トランジスタＴDrvを流れるドレイン電流Ｉdsとの間に、差異が生じてしまう。そして、このような差異が生じると、表示装置の画面の均一性（ユニフォーミティ）が損なわれてしまう。
【００７９】
従って、具体的には、駆動トランジスタＴDrvのオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタ制御線ＣＬEL_Cをハイレベルとすることによって、発光制御トランジスタＴEL_Cをオン状態とし、次いで、所定の時間（ｔ0）が経過した後、走査回路１０１の動作に基づき、走査線ＳＣＬをローレベルとすることによって、映像信号書込みトランジスタＴSigをオフ状態とし、第１ノードＮＤ1（駆動トランジスタＴDrvのゲート電極）を浮遊状態とする。そして、以上の結果、駆動トランジスタＴDrvの移動度μの値が大きい場合、駆動トランジスタＴDrvのソース領域における電位の上昇量ΔＶ（電位補正値）は大きくなり、駆動トランジスタＴDrvの移動度μの値が小さい場合、駆動トランジスタＴDrvのソース領域における電位の上昇量ΔＶ（電位補正値）は小さくなる。ここで、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsは、式（３）から以下の式（４）のように変形される。
【００８０】
Ｖgs≒ＶSig−（ＶOfs−Ｖth）−ΔＶ （４）
【００８１】
尚、移動度補正処理を実行するための所定の時間（［期間−ＴＰ（５）6］の全時間ｔ0）は、表示装置の設計の際、設計値として予め決定しておけばよい。また、このときの駆動トランジスタＴDrvのソース領域における電位（ＶOfs−Ｖth＋ΔＶ）が以下の式（２’）を満足するように、［期間−ＴＰ（５）6］の全時間ｔ0は決定されている。そして、これによって、［期間−ＴＰ（５）6］において、発光部ＥＬＰが発光することはない。更には、この移動度補正処理によって、係数ｋ（≡（１／２）・（Ｗ／Ｌ）・Ｃox）のばらつきの補正も同時に行われる。
【００８２】
（ＶOfs−Ｖth＋ΔＶ）＜（Ｖth-EL＋ＶCat） （２’）
【００８３】
［期間−ＴＰ（５）7］（図８の（Ｅ）参照）
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。ところで、走査回路１０１の動作に基づき、走査線ＳＣＬがローレベルとなる結果、映像信号書込みトランジスタＴSigがオフ状態となり、第１ノードＮＤ1、即ち、駆動トランジスタＴDrvのゲート電極は浮遊状態となる。一方、発光制御トランジスタＴEL_Cはオン状態を維持しており、発光制御トランジスタＴEL_Cのドレイン領域は、発光部ＥＬＰの発光を制御するための電流供給部１００（電圧ＶCC、例えば２０ボルト）に接続された状態にある。従って、以上の結果として、第２ノードＮＤ2の電位は上昇する。
【００８４】
ここで、上述したとおり、駆動トランジスタＴDrvのゲート電極は浮遊状態にあり、しかも、容量部Ｃ1が存在するが故に、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタＴDrvのゲート電極に生じ、第１ノードＮＤ1の電位も上昇する。その結果、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsは、式（４）の値を保持する。
【００８５】
また、第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を越えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、駆動トランジスタＴDrvのドレイン領域からソース領域へと流れるドレイン電流Ｉdsであるので、式（１）で表すことができる。ここで、式（１）と式（４）から、式（１）は、以下の式（５）のように変形することができる。
【００８６】
Ｉds＝ｋ・μ・（ＶSig−ＶOfs−ΔＶ）2 （５）
【００８７】
従って、発光部ＥＬＰを流れる電流Ｉdsは、例えば、ＶOfsを０ボルトに設定したとした場合、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSigの値から、駆動トランジスタＴDrvの移動度μに起因した第２ノードＮＤ2（駆動トランジスタＴDrvのソース領域）における電位補正値ΔＶの値を減じた値の２乗に比例する。云い換えれば、発光部ＥＬＰを流れる電流Ｉdsは、発光部ＥＬＰの閾値電圧Ｖth-EL、及び、駆動トランジスタＴDrvの閾値電圧Ｖthには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖth-ELの影響、及び、駆動トランジスタＴDrvの閾値電圧Ｖthの影響を受けない。そして、第（ｎ，ｍ）番目の発光部ＥＬＰの輝度は、係る電流Ｉdsに対応した値である。
【００８８】
しかも、移動度μの大きな駆動トランジスタＴDrvほど、電位補正値ΔＶが大きくなるので、式（４）の左辺のＶgsの値が小さくなる。従って、式（５）において、移動度μの値が大きくとも、（ＶSig−ＶOfs−ΔＶ）2の値が小さくなる結果、ドレイン電流Ｉdsを補正することができる。即ち、移動度μの異なる駆動トランジスタＴDrvにおいても、駆動信号（輝度信号）ＶSigの値が同じであれば、ドレイン電流Ｉdsが略同じとなる結果、発光部ＥＬＰを流れ、発光部ＥＬＰの輝度を制御する電流Ｉdsが均一化される。即ち、移動度μのばらつき（更には、ｋのばらつき）に起因する発光部の輝度のばらつきを補正することができる。
【００８９】
発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この時点は、［期間−ＴＰ（５）-1］の終わりに相当する。
【００９０】
以上によって、発光部ＥＬＰ［第（ｎ，ｍ）番目の副画素］の発光の動作が完了する。
【００９１】
ここで、［期間−ＴＰ（５）7］（図８の（Ｅ）参照）において、第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を越えると、発光部ＥＬＰの発光が開始されるが、この第２ノードＮＤ2の電位の上昇によってバックゲート効果が生じる場合、駆動トランジスタＴDrvを流れる電流Ｉdsが減少する。然るに、本開示の駆動回路にあっては、駆動トランジスタの他方のソース／ドレイン領域と第２ウエルとは電気的に接続されているので、この第２ノードＮＤ2の電位の上昇によって第２ウエルの電位も上昇し、第２ウエルと駆動トランジスタＴDrvのソース領域との間の電位Ｖbsの値に変化が生じないので、バックゲート効果に起因した駆動トランジスタＴDrvを流れる電流Ｉdsの減少といった問題が生じることがない。以下に説明する実施例４〜実施例６においても同様である。
【実施例４】
【００９２】
実施例４は、４Ｔｒ／１Ｃ駆動回路に関する。実施例４の駆動回路の概念図を図９に示し、４Ｔｒ／１Ｃ駆動回路の等価回路図を図１０に示し、駆動のタイミングチャートを模式的に図１１に示し、各トランジスタのオン／オフ状態等を模式的に図１２の（Ａ）〜（Ｄ）及び図１３の（Ａ）〜（Ｄ）に示す。
【００９３】
この４Ｔｒ／１Ｃ駆動回路においては、前述した５Ｔｒ／１Ｃ駆動回路から、第１ノード初期化トランジスタＴND1が省略されている。即ち、この４Ｔｒ／１Ｃ駆動回路は、映像信号書込みトランジスタＴSig、駆動トランジスタＴDrv、発光制御トランジスタＴEL_C、第２ノード初期化トランジスタＴND2の４つのトランジスタから構成され、更には、１つの容量部Ｃ1から構成されている。
【００９４】
［発光制御トランジスタＴEL_C］
発光制御トランジスタＴEL_Cの構成は、５Ｔｒ／１Ｃ駆動回路において説明した発光制御トランジスタＴEL_Cの構成と同じであるので、詳細な説明は省略する。
【００９５】
［駆動トランジスタＴDrv］
駆動トランジスタＴDrvの構成は、５Ｔｒ／１Ｃ駆動回路において説明した駆動トランジスタＴDrvの構成と同じであるので、詳細な説明は省略する。
【００９６】
［第２ノード初期化トランジスタＴND2］
第２ノード初期化トランジスタＴND2の構成は、５Ｔｒ／１Ｃ駆動回路において説明した第２ノード初期化トランジスタＴND2の構成と同じであるので、詳細な説明は省略する。
【００９７】
［映像信号書込みトランジスタＴSig］
映像信号書込みトランジスタＴSigの構成は、５Ｔｒ／１Ｃ駆動回路において説明した映像信号書込みトランジスタＴSigの構成と同じであるので、詳細な説明は省略する。但し、映像信号書込みトランジスタＴSigの一方のソース／ドレイン領域は、データ線ＤＴＬに接続されているが、映像信号出力回路１０２から、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSigだけでなく、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfsも供給される。この点が、５Ｔｒ／１Ｃ駆動回路において説明した映像信号書込みトランジスタＴSigの動作と相違している。尚、映像信号出力回路１０２から、データ線ＤＴＬを介して、ＶSigやＶOfs以外の信号・電圧（例えば、プリチャージ駆動のための信号）が、一方のソース／ドレイン領域に供給されてもよい。
【００９８】
［発光部ＥＬＰ］
発光部ＥＬＰの構成は、５Ｔｒ／１Ｃ駆動回路において説明した発光部ＥＬＰの構成と同じであるので、詳細な説明は省略する。
【００９９】
以下、４Ｔｒ／１Ｃ駆動回路の動作説明を行う。
【０１００】
［期間−ＴＰ（４）-1］（図１１及び図１２の（Ａ）参照）
この［期間−ＴＰ（４）-1］は、例えば、前の表示フレームにおける動作であり、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）-1］と同じ動作である。
【０１０１】
図１１に示す［期間−ＴＰ（４）0］〜［期間−ＴＰ（４）4］は、図６に示す［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］に対応する期間であり、次の書込み処理が行われる直前までの動作期間である。そして、５Ｔｒ／１Ｃ駆動回路と同様に、［期間−ＴＰ（４）0］〜［期間−ＴＰ（４）4］において、第（ｎ，ｍ）番目の発光部ＥＬＰは非発光状態にある。但し、４Ｔｒ／１Ｃ駆動回路の動作においては、図６に示す［期間−ＴＰ（４）5］〜［期間−ＴＰ（４）6］の他、［期間−ＴＰ（４）2］〜［期間−ＴＰ（４）4］も第ｍ番目の水平走査期間に包含される点が、５Ｔｒ／１Ｃ駆動回路の動作とは異なる。尚、説明の便宜のため、［期間−ＴＰ（４）2］の始期、及び、［期間−ＴＰ（４）6］の終期は、それぞれ、第ｍ番目の水平走査期間の始期、及び、終期に一致するものとして説明する。
【０１０２】
以下、［期間−ＴＰ（４）0］〜［期間−ＴＰ（４）4］の各期間について、説明する。尚、５Ｔｒ／１Ｃ駆動回路において説明したと同様に、［期間−ＴＰ（４）1］の始期や、［期間−ＴＰ（４）1］〜［期間−ＴＰ（４）4］の各期間の長さは、表示装置の設計に応じて適宜設定すればよい。
【０１０３】
［期間−ＴＰ（４）0］
この［期間−ＴＰ（４）0］は、例えば、前の表示フレームから現表示フレームにおける動作であり、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）0］と、実質的に同じ動作である。
【０１０４】
［期間−ＴＰ（４）1］（図１２の（Ｂ）参照）
この［期間−ＴＰ（４）1］は、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）1］に相当する。この［期間−ＴＰ（４）1］において、後述する閾値電圧キャンセル処理を行うための前処理が行われる。［期間−ＴＰ（４）1］の開始時、第２ノード初期化トランジスタ制御回路１０５の動作に基づき、第２ノード初期化トランジスタ制御線ＡＺND2をハイレベルとすることによって、第２ノード初期化トランジスタＴND2をオン状態とする。その結果、第２ノードＮＤ2の電位は、ＶSS（例えば、−１０ボルト）となる。また、第２ノードＮＤ2の電位低下に倣うように、浮遊状態の第１ノードＮＤ1（駆動トランジスタＴDrvのゲート電極）の電位も低下する。尚、［期間−ＴＰ（４）1］における第１ノードＮＤ1の電位は、［期間−ＴＰ（４）-1］における第１ノードＮＤ1の電位（前フレームのＶSigの値に応じて定まる）により左右されるので、一定の値をとるものではない。
【０１０５】
［期間−ＴＰ（４）2］（図１２の（Ｃ）参照）
その後、映像信号出力回路１０２の動作に基づき、データ線ＤＴＬの電位をＶOfsとし、走査回路１０１の動作に基づき、走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態とする。その結果、第１ノードＮＤ1の電位は、ＶOfs（例えば、０ボルト）となる。第２ノードＮＤ2の電位はＶSS（例えば、−１０ボルト）を保持する。その後、第２ノード初期化トランジスタ制御回路１０５の動作に基づき、第２ノード初期化トランジスタ制御線ＡＺND2をローレベルとすることによって、第２ノード初期化トランジスタＴND2をオフ状態とする。
【０１０６】
尚、［期間−ＴＰ（４）1］の開始と同時に、あるいは、［期間−ＴＰ（４）1］の途中で、映像信号書込みトランジスタＴSigをオン状態としてもよい。
【０１０７】
以上の処理により、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶth以上となり、駆動トランジスタＴDrvはオン状態となる。
【０１０８】
［期間−ＴＰ（４）3］（図１２の（Ｄ）参照）
次に、閾値電圧キャンセル処理が行われる。即ち、映像信号書込みトランジスタＴSigのオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタ制御線ＣＬEL_Cをハイレベルとすることによって、発光制御トランジスタＴEL_Cをオン状態とする。その結果、第１ノードＮＤ1の電位は変化しないが（ＶOfs＝０ボルトを維持）、浮遊状態の第２ノードＮＤ2の電位は上昇し、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差が駆動トランジスタＴDrvの閾値電圧Ｖthに近づく。そして、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶthに達すると、駆動トランジスタＴDrvがオフ状態となる。具体的には、浮遊状態の第２ノードＮＤ2の電位が（ＶOfs−Ｖth＝−３ボルト）に近づき、最終的に（ＶOfs−Ｖth）となる。ここで、上述した式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。
【０１０９】
この［期間−ＴＰ（４）3］にあっては、第２ノードＮＤ2の電位は、例えば、最終的に、（ＶOfs−Ｖth）となる。即ち、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfsのみに依存して、第２ノードＮＤ2の電位は決定される。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１１０】
［期間−ＴＰ（４）4］（図１３の（Ａ）参照）
その後、映像信号書込みトランジスタＴSigのオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタ制御線ＣＬEL_Cをローレベルとすることによって、発光制御トランジスタＴEL_Cをオフ状態とする。その結果、第１ノードＮＤ1の電位は変化せず（ＶOfs＝０ボルトを維持）、浮遊状態の第２ノードＮＤ2の電位も、実質上、変化せず（実際には、寄生容量等の静電結合により電位変化が生じ得るが、通常、これらは無視することができる）、（ＶOfs−Ｖth＝−３ボルト）を保持する。
【０１１１】
次いで、［期間−ＴＰ（４）5］〜［期間−ＴＰ（４）7］の各期間について説明する。これらの期間は、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）5］〜［期間−ＴＰ（５）7］と、実質的に同じ動作である。
【０１１２】
［期間−ＴＰ（４）5］（図１３の（Ｂ）参照）
次に、駆動トランジスタＴDrvに対する書込み処理を実行する。具体的には、映像信号書込みトランジスタＴSigのオン状態を維持し、第２ノード初期化トランジスタＴND2、及び、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、映像信号出力回路１０２の動作に基づき、データ線ＤＴＬの電位を、ＶOfsから、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSigに切り替える。その結果、第１ノードＮＤ1の電位は、ＶSigへと上昇する。尚、映像信号書込みトランジスタＴSigを、一旦、オフ状態とし、映像信号書込みトランジスタＴSig、第２ノード初期化トランジスタＴND2、及び、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、映像信号出力回路１０２の動作に基づき、データ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSigに変更し、その後、第２ノード初期化トランジスタＴND2、及び、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態としてもよい。
【０１１３】
これによって、５Ｔｒ／１Ｃ駆動回路において説明したと同様に、第１ノードＮＤ1と第２ノードＮＤ2の電位差、即ち、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsとして、式（３）で説明した値を得ることができる。
【０１１４】
即ち、４Ｔｒ／１Ｃ駆動回路においても、駆動トランジスタＴDrvに対する書込み処理において得られたＶgsは、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSig、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfsのみに依存している。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１１５】
［期間−ＴＰ（４）6］（図１３の（Ｃ）参照）
その後、駆動トランジスタＴDrvの移動度μの大小に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の補正（移動度補正処理）を行う。具体的には、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）6］と同じ動作を行えばよい。尚、移動度補正処理を実行するための所定の時間（［期間−ＴＰ（４）6］の全時間ｔ0）は、表示装置の設計の際、設計値として予め決定しておけばよい。
【０１１６】
［期間−ＴＰ（４）7］（図１３の（Ｄ）参照）
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。そして、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）7］と同じ処理がなされ、第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を越えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、前述した式（５）にて得ることができるので、発光部ＥＬＰを流れる電流Ｉdsは、発光部ＥＬＰの閾値電圧Ｖth-EL、及び、駆動トランジスタＴDrvの閾値電圧Ｖthには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖth-ELの影響、及び、駆動トランジスタＴDrvの閾値電圧Ｖthの影響を受けない。加えて、駆動トランジスタＴDrvにおける移動度μのばらつきに起因したドレイン電流Ｉdsのばらつき発生を抑制することができる。
【０１１７】
そして、発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この時点は、［期間−ＴＰ（４）-1］の終わりに相当する。
【０１１８】
以上によって、発光部ＥＬＰ［第（ｎ，ｍ）番目の副画素］の発光の動作が完了する。
【実施例５】
【０１１９】
実施例５は、３Ｔｒ／１Ｃ駆動回路に関する。実施例５の駆動回路の概念図を図１４に示し、３Ｔｒ／１Ｃ駆動回路の等価回路図を図１５に示し、駆動のタイミングチャートを模式的に図１６に示し、各トランジスタのオン／オフ状態等を模式的に図１７の（Ａ）〜（Ｄ）及び図１８の（Ａ）〜（Ｅ）に示す。
【０１２０】
この３Ｔｒ／１Ｃ駆動回路においては、前述した５Ｔｒ／１Ｃ駆動回路から、第１ノード初期化トランジスタＴND1、及び、第２ノード初期化トランジスタＴND2の２つのトランジスタが省略されている。即ち、この３Ｔｒ／１Ｃ駆動回路は、映像信号書込みトランジスタＴSig、発光制御トランジスタＴEL_C、及び、駆動トランジスタＴDrvの３つのトランジスタから構成され、更には、１つの容量部Ｃ1から構成されている。
【０１２１】
［発光制御トランジスタＴEL_C］
発光制御トランジスタＴEL_Cの構成は、５Ｔｒ／１Ｃ駆動回路において説明した発光制御トランジスタＴEL_Cの構成と同じであるので、詳細な説明は省略する。
【０１２２】
［駆動トランジスタＴDrv］
駆動トランジスタＴDrvの構成は、５Ｔｒ／１Ｃ駆動回路において説明した駆動トランジスタＴDrvの構成と同じであるので、詳細な説明は省略する。
【０１２３】
［映像信号書込みトランジスタＴSig］
映像信号書込みトランジスタＴSigの構成は、５Ｔｒ／１Ｃ駆動回路において説明した映像信号書込みトランジスタＴSigの構成と同じであるので、詳細な説明は省略する。但し、映像信号書込みトランジスタＴSigの一方のソース／ドレイン領域は、データ線ＤＴＬに接続されているが、映像信号出力回路１０２から、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSigだけでなく、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfs-H及び電圧ＶOfs-Lも供給される。この点が、５Ｔｒ／１Ｃ駆動回路において説明した映像信号書込みトランジスタＴSigの動作と相違している。尚、映像信号出力回路１０２から、データ線ＤＴＬを介して、ＶSigやＶOfs-H／ＶOfs-L以外の信号・電圧（例えば、プリチャージ駆動のための信号）が、一方のソース／ドレイン領域に供給されてもよい。電圧ＶOfs-H及び電圧ＶOfs-Lの値として、限定するものではないが、例えば、
ＶOfs-H＝約３０ボルト
ＶOfs-L＝約０ボルト
を例示することができる。
【０１２４】
［ＣELとＣ1の値の関係］
後述するように、３Ｔｒ／１Ｃ駆動回路においては、データ線ＤＴＬを利用して第２ノードＮＤ2の電位を変化させる必要がある。上述した５Ｔｒ／１Ｃ駆動回路や４Ｔｒ／１Ｃの駆動回路においては、値ｃELは、値ｃ1及び値ｃgsと比較して十分に大きな値であるとし、駆動トランジスタＴDrvのゲート電極の電位の変化分（ＶSig−ＶOfs）に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の変化を考慮せずに説明を行った（後述する２Ｔｒ／１Ｃ駆動回路においても同様である）。一方、３Ｔｒ／１Ｃ駆動回路においては、値ｃ1を、設計上、他の駆動回路よりも大きい値（例えば、値ｃ1を値ｃELの約１／４〜１／３程度）に設定する。従って、他の駆動回路よりも、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化の程度は大きい。このため、３Ｔｒ／１Ｃの説明においては、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を考慮して説明を行う。尚、図１６に示した駆動のタイミングチャートも、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を考慮して示した。
【０１２５】
［発光部ＥＬＰ］
発光部ＥＬＰの構成は、５Ｔｒ／１Ｃ駆動回路において説明した発光部ＥＬＰの構成と同じであるので、詳細な説明は省略する。
【０１２６】
以下、３Ｔｒ／１Ｃ駆動回路の動作説明を行う。
【０１２７】
［期間−ＴＰ（３）-1］（図１６及び図１７の（Ａ）参照）
この［期間−ＴＰ（３）-1］は、例えば、前の表示フレームにおける動作であり、実質的に、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）-1］と同じ動作である。
【０１２８】
図１６に示す［期間−ＴＰ（３）0］〜［期間−ＴＰ（３）4］は、図６に示す［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］に対応する期間であり、次の書込み処理が行われる直前までの動作期間である。そして、５Ｔｒ／１Ｃ駆動回路と同様に、［期間−ＴＰ（３）0］〜［期間−ＴＰ（３）4］において、第（ｎ，ｍ）番目の発光部ＥＬＰは非発光状態にある。但し、３Ｔｒ／１Ｃ駆動回路の動作においては、図１６に示すように、［期間−ＴＰ（３）5］〜［期間−ＴＰ（３）6］の他、［期間−ＴＰ（３）1］〜［期間−ＴＰ（３）4］も第ｍ番目の水平走査期間に包含される点が、５Ｔｒ／１Ｃ駆動回路の動作とは異なる。尚、説明の便宜のため、［期間−ＴＰ（３）1］の始期、及び、［期間−ＴＰ（３）6］の終期は、それぞれ、第ｍ番目の水平走査期間の始期、及び、終期に一致するものとして説明する。
【０１２９】
以下、［期間−ＴＰ（３）0］〜［期間−ＴＰ（３）4］の各期間について、説明する。尚、５Ｔｒ／１Ｃ駆動回路において説明したと同様に、［期間−ＴＰ（３）1］〜［期間−ＴＰ（３）4］の各期間の長さは、表示装置の設計に応じて適宜設定すればよい。
【０１３０】
［期間−ＴＰ（３）0］（図１７の（Ｂ）参照）
この［期間−ＴＰ（３）0］は、例えば、前の表示フレームから現表示フレームにおける動作であり、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）0］と、実質的に同じ動作である。
【０１３１】
［期間−ＴＰ（３）1］（図１７の（Ｃ）参照）
そして、現表示フレームにおける第ｍ行目の水平走査期間が開始する。［期間−ＴＰ（３）1］の開始時、映像信号出力回路１０２の動作に基づき、データ線ＤＴＬの電位を、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfs-Hとし、次いで、走査回路１０１の動作に基づき、走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態とする。その結果、第１ノードＮＤ1の電位は、ＶOfs-Hとなる。上述したように、容量部Ｃ1の値ｃ1を、設計上、他の駆動回路よりも大きい値としたので、ソース領域の電位（第２ノードＮＤ2の電位）は上昇する。そして、発光部ＥＬＰの両端の電位差が閾値電圧Ｖth-ELを超えるので、電位発光部ＥＬＰは導通状態となるが、駆動トランジスタＴDrvのソース領域の電位は、再び、（Ｖth-EL＋ＶCat）まで、直ちに低下する。尚、この過程において、発光部ＥＬＰが発光し得るが、発光は一瞬であり、実用上、問題とはならない。一方、駆動トランジスタＴDrvのゲート電極は電圧ＶOfs-Hを保持する。
【０１３２】
［期間−ＴＰ（３）2］（図１７の（Ｄ）参照）
その後、映像信号出力回路１０２の動作に基づき、データ線ＤＴＬの電位を、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfs-Hから電圧ＶOfs-Lへと変更することによって、第１ノードＮＤ1の電位は、ＶOfs-Lとなる。そして、第１ノードＮＤ1の電位の低下に伴い、第２ノードＮＤ2の電位も低下する。即ち、駆動トランジスタＴDrvのゲート電極の電位の変化分（ＶOfs-L−ＶOfs-H）に基づく電荷が、容量部Ｃ1、発光部ＥＬＰの寄生容量ＣEL、駆動トランジスタＴDrvのゲート電極とソース領域との間の寄生容量に振り分けられる。尚、後述する［期間−ＴＰ（３）3］における動作の前提として、［期間−ＴＰ（３）2］の終期において、第２ノードＮＤ2の電位がＶOfs-L−Ｖthよりも低いことが必要となる。ＶOfs-Hの値等は、この条件を満たすように設定されている。即ち、以上の処理により、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶth以上となり、駆動トランジスタＴDrvはオン状態となる。
【０１３３】
［期間−ＴＰ（３）3］（図１８の（Ａ）参照）
次に、閾値電圧キャンセル処理が行われる。即ち、映像信号書込みトランジスタＴSigのオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタ制御線ＣＬEL_Cをハイレベルとすることによって、発光制御トランジスタＴEL_Cをオン状態とする。その結果、第１ノードＮＤ1の電位は変化しないが（ＶOfs-L＝０ボルトを維持）、浮遊状態の第２ノードＮＤ2の電位は上昇し、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差が駆動トランジスタＴDrvの閾値電圧Ｖthに近づく。そして、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶthに達すると、駆動トランジスタＴDrvがオフ状態となる。具体的には、浮遊状態の第２ノードＮＤ2の電位が（ＶOfs-L−Ｖth＝−３ボルト）に近づき、最終的に（ＶOfs-L−Ｖth）となる。ここで、上述した式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。
【０１３４】
この［期間−ＴＰ（３）3］にあっては、第２ノードＮＤ2の電位は、例えば、最終的に、（ＶOfs-L−Ｖth）となる。即ち、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfs-Lのみに依存して、第２ノードＮＤ2の電位は決定される。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１３５】
［期間−ＴＰ（３）4］（図１８の（Ｂ）参照）
その後、映像信号書込みトランジスタＴSigのオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタ制御線ＣＬEL_Cをローレベルとすることによって、発光制御トランジスタＴEL_Cをオフ状態とする。その結果、第１ノードＮＤ1の電位は変化せず（ＶOfs-L＝０ボルトを維持）、浮遊状態の第２ノードＮＤ2の電位も変化せず、（ＶOfs-L−Ｖth＝−３ボルト）を保持する。
【０１３６】
次いで、［期間−ＴＰ（３）5］〜［期間−ＴＰ（３）7］の各期間について説明する。これらは、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）5］〜［期間−ＴＰ（５）7］と、実質的に同じ動作である。
【０１３７】
［期間−ＴＰ（３）5］（図１８の（Ｃ）参照）
次に、駆動トランジスタＴDrvに対する書込み処理を実行する。具体的には、映像信号書込みトランジスタＴSigのオン状態を維持し、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、映像信号出力回路１０２の動作に基づき、データ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSigとする。その結果、第１ノードＮＤ1の電位は、ＶSigへと上昇する。尚、映像信号書込みトランジスタＴSigを、一旦、オフ状態とし、映像信号書込みトランジスタＴSig、及び、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、データ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSigに変更し、その後、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態としてもよい。
【０１３８】
［期間−ＴＰ（３）5］において、第１ノードＮＤ1の電位が、ＶOfs-LからＶSigへと上昇する。このため、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を考慮すると、第２ノードＮＤ1の電位も、若干、上昇する。即ち、第２ノードＮＤ1の電位を、ＶOfs-L−Ｖth＋α・（ＶSig−ＶOfs-L）と表すことができる。但し、０＜α＜１であり、αの値は容量部Ｃ1、発光部ＥＬＰの寄生容量ＣELの値等により定まる。
【０１３９】
これによって、５Ｔｒ／１Ｃ駆動回路において説明したと同様に、第１ノードＮＤ1と第２ノードＮＤ2の電位差、即ち、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsとして、以下の式（３’）で説明した値を得ることができる。
【０１４０】
Ｖgs≒ＶSig−（ＶOfs-L−Ｖth）−α・（ＶSig−ＶOfs-L） （３’）
【０１４１】
即ち、３Ｔｒ／１Ｃ駆動回路においても、駆動トランジスタＴDrvに対する書込み処理において得られたＶgsは、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSig、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfs-Lのみに依存している。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１４２】
［期間−ＴＰ（３）6］（図１８の（Ｄ）参照）
その後、駆動トランジスタＴDrvの移動度μの大小に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の補正（移動度補正処理）を行う。具体的には、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）6］と同じ動作を行えばよい。尚、移動度補正処理を実行するための所定の時間（［期間−ＴＰ（３）6］の全時間ｔ0）は、表示装置の設計の際、設計値として予め決定しておけばよい。
【０１４３】
［期間−ＴＰ（３）7］（図１８の（Ｅ）参照）
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。そして、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）7］と同じ処理がなされ、第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を越えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、前述した式（５）にて得ることができるので、発光部ＥＬＰを流れる電流Ｉdsは、発光部ＥＬＰの閾値電圧Ｖth-EL、及び、駆動トランジスタＴDrvの閾値電圧Ｖthには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖth-ELの影響、及び、駆動トランジスタＴDrvの閾値電圧Ｖthの影響を受けない。加えて、駆動トランジスタＴDrvにおける移動度μのばらつきに起因したドレイン電流Ｉdsのばらつき発生を抑制することができる。
【０１４４】
そして、発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この時点は、［期間−ＴＰ（３）-1］の終わりに相当する。
【０１４５】
以上によって、発光部ＥＬＰ［第（ｎ，ｍ）番目の副画素］の発光の動作が完了する。
【実施例６】
【０１４６】
実施例６は、２Ｔｒ／１Ｃ駆動回路に関する。実施例６の駆動回路の概念図を図１９に示し、２Ｔｒ／１Ｃ駆動回路の等価回路図を図２０に示し、駆動のタイミングチャートを模式的に図２１に示し、各トランジスタのオン／オフ状態等を模式的に図２２の（Ａ）〜（Ｆ）に示す。
【０１４７】
この２Ｔｒ／１Ｃ駆動回路においては、前述した５Ｔｒ／１Ｃ駆動回路から、第１ノード初期化トランジスタＴND1、発光制御トランジスタＴEL_C、及び、第２ノード初期化トランジスタＴND2の３つのトランジスタが省略されている。即ち、この２Ｔｒ／１Ｃ駆動回路は、映像信号書込みトランジスタＴSig、及び、駆動トランジスタＴDrvの２つのトランジスタから構成され、更には、１つの容量部Ｃ1から構成されている。
【０１４８】
［駆動トランジスタＴDrv］
駆動トランジスタＴDrvの構成は、５Ｔｒ／１Ｃ駆動回路において説明した駆動トランジスタＴDrvの構成と同じであるので、詳細な説明は省略する。但し、駆動トランジスタＴDrvのドレイン領域は電流供給部１００に接続されている。尚、電流供給部１００からは、発光部ＥＬＰの発光を制御するための電圧ＶCC-H、及び、駆動トランジスタＴDrvのソース領域の電位を制御するための電圧ＶCC-Lが供給される。ここで、電圧ＶCC-H及びＶCC-Lの値として、
ＶCC-H＝ ２０ボルト
ＶCC-L＝−１０ボルト
を例示することができるが、これらの値に限定するものではない。
【０１４９】
［映像信号書込みトランジスタＴSig］
映像信号書込みトランジスタＴSigの構成は、５Ｔｒ／１Ｃ駆動回路において説明した映像信号書込みトランジスタＴSigの構成と同じであるので、詳細な説明は省略する。
【０１５０】
［発光部ＥＬＰ］
発光部ＥＬＰの構成は、５Ｔｒ／１Ｃ駆動回路において説明した発光部ＥＬＰの構成と同じであるので、詳細な説明は省略する。
【０１５１】
以下、２Ｔｒ／１Ｃ駆動回路の動作説明を行う。
【０１５２】
［期間−ＴＰ（２）-1］（図２１及び図２２の（Ａ）参照）
この［期間−ＴＰ（２）-1］は、例えば、前の表示フレームにおける動作であり、実質的に、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）-1］と同じ動作である。
【０１５３】
図２１に示す［期間−ＴＰ（２）0］〜［期間−ＴＰ（２）2］は、図６に示す［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］に対応する期間であり、次の書込み処理が行われる直前までの動作期間である。そして、５Ｔｒ／１Ｃ駆動回路と同様に、［期間−ＴＰ（２）0］〜［期間−ＴＰ（２）2］において、第（ｎ，ｍ）番目の発光部ＥＬＰは非発光状態にある。但し、２Ｔｒ／１Ｃ駆動回路の動作においては、図２１に示すように、［期間−ＴＰ（２）3］の他、［期間−ＴＰ（２）1］〜［期間−ＴＰ（２）2］も第ｍ番目の水平走査期間に包含される点が、５Ｔｒ／１Ｃ駆動回路の動作とは異なる。尚、説明の便宜のため、［期間−ＴＰ（２）1］の始期、及び、［期間−ＴＰ（２）3］の終期は、それぞれ、第ｍ番目の水平走査期間の始期、及び、終期に一致するものとして説明する。
【０１５４】
以下、［期間−ＴＰ（２）0］〜［期間−ＴＰ（２）2］の各期間について、説明する。尚、５Ｔｒ／１Ｃ駆動回路において説明したと同様に、［期間−ＴＰ（２）1］〜［期間−ＴＰ（２）3］の各期間の長さは、表示装置の設計に応じて適宜設定すればよい。
【０１５５】
［期間−ＴＰ（２）0］（図２２の（Ｂ）参照）
この［期間−ＴＰ（２）0］は、例えば、前の表示フレームから現表示フレームにおける動作である。即ち、この［期間−ＴＰ（２）0］は、前の表示フレームにおける第（ｍ＋ｍ’）番目の水平走査期間から、現表示フレームにおける第（ｍ−１）番目の水平走査期間までの期間である。そして、この［期間−ＴＰ（２）0］において、第（ｎ，ｍ）番目の発光部ＥＬＰは、非発光状態にある。ここで、［期間−ＴＰ（２）-1］から［期間−ＴＰ（２）0］に移る時点で、電流供給部１００から供給される電圧を、ＶCC-Hから電圧ＶCC-Lに切り替える。その結果、第２ノードＮＤ2（駆動トランジスタＴDrvのソース領域あるいは発光部ＥＬＰのアノード電極）の電位はＶCC-Lまで低下し、発光部ＥＬＰは非発光状態となる。また、第２ノードＮＤ2の電位低下に倣うように、浮遊状態の第１ノードＮＤ1（駆動トランジスタＴDrvのゲート電極）の電位も低下する。
【０１５６】
［期間−ＴＰ（２）1］（図２２の（Ｃ）参照）
そして、現表示フレームにおける第ｍ行目の水平走査期間が開始する。［期間−ＴＰ（２）1］の開始時、走査回路１０１の動作に基づき走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態とする。その結果、第１ノードＮＤ1の電位は、ＶOfs（例えば、０ボルト）となる。第２ノードＮＤ2の電位はＶCC-L（例えば、−１０ボルト）を保持する。
【０１５７】
上記の処理により、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶth以上となり、駆動トランジスタＴDrvはオン状態となる。
【０１５８】
［期間−ＴＰ（２）2］（図２２の（Ｄ）参照）
次に、閾値電圧キャンセル処理が行われる。即ち、映像信号書込みトランジスタＴSigのオン状態を維持したまま、電流供給部１００から供給される電圧を、ＶCC-Lから電圧ＶCC-Hに切り替える。その結果、第１ノードＮＤ1の電位は変化しないが（ＶOfs＝０ボルトを維持）、浮遊状態の第２ノードＮＤ2の電位は上昇し、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差が駆動トランジスタＴDrvの閾値電圧Ｖthに近づく。そして、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶthに達すると、駆動トランジスタＴDrvがオフ状態となる。具体的には、浮遊状態の第２ノードＮＤ2の電位が（ＶOfs−Ｖth＝−３ボルト）に近づき、最終的に（ＶOfs−Ｖth）となる。ここで、上述した式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。
【０１５９】
この［期間−ＴＰ（２）2］にあっては、第２ノードＮＤ2の電位は、例えば、最終的に、（ＶOfs−Ｖth）となる。即ち、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfsのみに依存して、第２ノードＮＤ2の電位は決定される。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１６０】
［期間−ＴＰ（２）3］（図２２の（Ｅ）参照）
次に、駆動トランジスタＴDrvに対する書込み処理、及び、駆動トランジスタＴDrvの移動度μの大小に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の補正（移動度補正処理）を行う。具体的には、映像信号書込みトランジスタＴSigのオン状態を維持したまま、映像信号出力回路１０２の動作に基づき、データ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSigとする。その結果、第１ノードＮＤ1の電位はＶSigへと上昇し、駆動トランジスタＴDrvはオン状態となる。尚、映像信号書込みトランジスタＴSigを、一旦、オフ状態とし、データ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSigに変更し、その後、走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態とすることで、駆動トランジスタＴDrvをオン状態としてもよい。
【０１６１】
５Ｔｒ／１Ｃ駆動回路において説明したと異なり、駆動トランジスタＴDrvのドレイン領域には電流供給部１００から電位ＶCC-Hが印加されているので、駆動トランジスタＴDrvのソース領域の電位は上昇する。所定の時間（ｔ0）が経過した後、走査線ＳＣＬをローレベルとすることによって、映像信号書込みトランジスタＴSigをオフ状態とし、第１ノードＮＤ1（駆動トランジスタＴDrvのゲート電極）を浮遊状態とする。尚、この［期間−ＴＰ（２）3］の全時間ｔ0は、第２ノードＮＤ2の電位が（ＶOfs−Ｖth＋ΔＶ）となるように、表示装置の設計の際、設計値として予め決定しておけばよい。
【０１６２】
この［期間−ＴＰ（２）3］にあっても、駆動トランジスタＴDrvの移動度μの値が大きい場合、駆動トランジスタＴDrvのソース領域における電位の上昇量ΔＶは大きく、駆動トランジスタＴDrvの移動度μの値が小さい場合、駆動トランジスタＴDrvのソース領域における電位の上昇量ΔＶは小さい。
【０１６３】
［期間−ＴＰ（２）4］（図２２の（Ｆ）参照）
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。そして、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）7］と同じ処理がなされ、第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を越えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、前述した式（５）にて得ることができるので、発光部ＥＬＰを流れる電流Ｉdsは、発光部ＥＬＰの閾値電圧Ｖth-EL、及び、駆動トランジスタＴDrvの閾値電圧Ｖthには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖth-ELの影響、及び、駆動トランジスタＴDrvの閾値電圧Ｖthの影響を受けない。加えて、駆動トランジスタＴDrvにおける移動度μのばらつきに起因したドレイン電流Ｉdsのばらつき発生を抑制することができる。
【０１６４】
そして、発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この時点は、［期間−ＴＰ（２）-1］の終わりに相当する。
【０１６５】
以上によって、発光部ＥＬＰ［第（ｎ，ｍ）番目の副画素］の発光の動作が完了する。
【０１６６】
以上、本開示の表示装置及び電子機器を好ましい実施例に基づき説明したが、本開示の表示装置及び電子機器は、これらの実施例に限定するものではない。実施例において説明した表示装置や駆動回路の構成、構造は例示であり、適宜、変更することができるし、駆動方法も例示であり、適宜、変更することができる。例えば、２Ｔｒ／１Ｃ駆動回路の動作における［期間−ＴＰ（２）3］を２つの期間、［期間−ＴＰ（２）3］及び［期間−ＴＰ（２）’3］に分割し、［期間−ＴＰ（２）3］において、前述したとおり、映像信号書込みトランジスタＴSigを、一旦、オフ状態とし、データ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSigに変更し、その後、［期間−ＴＰ（２）’3］において、走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態とすることで、駆動トランジスタＴDrvをオン状態としてもよい。実施例においては、各種トランジスタをｎチャネル型として説明したが、場合によっては、ｐチャネル型のトランジスタから駆動回路の一部あるいは全てを構成してもよい。また、本開示の表示装置は、例えば、テレビジョン受像機やデジタルカメラを構成するモニター装置、ビデオカメラを構成するモニター装置、パーソナルコンピュータを構成するモニター装置、ＰＤＡ（携帯情報端末，Personal Digital Assistant）、携帯電話機やスマートホン、携帯型の音楽プレーヤ、ゲーム機、電子ブック、電子辞書における各種表示部、電子ビューファインダー（Electronic View Finder，ＥＶＦ）や頭部装着型ディスプレイ（Head Mounted Display，ＨＭＤ）に適用することができる。即ち、本開示の電子機器として、テレビジョン受像機やデジタルカメラ、ビデオカメラ、パーソナルコンピュータ、ＰＤＡ、携帯電話機やスマートホン、携帯型の音楽プレーヤ、ゲーム機、電子ブック、電子辞書、電子ビューファインダーや頭部装着型ディスプレイを挙げることができ、これらの電子機器に本開示の表示装置が備えられている。実施例においては、表示部を、専ら、有機エレクトロルミネッセンス発光部から構成されているとして説明したが、発光部は、その他、無機エレクトロルミネッセンス発光部、ＬＥＤ発光部、半導体レーザー発光部等の自発光型の発光部から構成することもできる。
【符号の説明】
【０１６７】
１・・・発光素子、１０・・・半導体基板、１１・・・第１ウエル、１２・・・第２ウエル、１３・・・第３ウエル、１４・・・第４ウエル、１５・・・素子分離領域、２１・・・駆動トランジスタのゲート電極、２２・・・駆動トランジスタのゲート絶縁層、２３・・・駆動トランジスタのゲートサイドウオール、２４・・・駆動トランジスタの一方のソース／ドレイン領域、２５・・・駆動トランジスタの他方のソース／ドレイン領域、２６・・・接続領域、３１・・・映像信号書込みトランジスタのゲート電極、３２・・・映像信号書込みトランジスタのゲート絶縁層、３３・・・映像信号書込みトランジスタのゲートサイドウオール、３４・・・映像信号書込みトランジスタの一方のソース／ドレイン領域、３５・・・映像信号書込みトランジスタの他方のソース／ドレイン領域、４１・・・容量部を構成する一方の電極、４２・・・容量部を構成する他方の電極、４３・・・容量部を構成する誘電体層（絶縁層）、５１・・・発光部のアノード電極、５２・・・有機材料層、５３・・・発光部のカソード電極、６１，６２，６３，６４，６５，６６，６７・・・絶縁層あるいは層間絶縁層、７０・・・コンタクトホール及びコンタクトパッド、７１・・・コンタクトホール、１００・・・電流供給部、１０１・・・走査回路、１０２・・・映像信号出力回路、１０３・・・発光制御トランジスタ制御回路、１０４・・・第１ノード初期化トランジスタ制御回路、１０５・・・第２ノード初期化トランジスタ制御回路、ＴDrv・・・駆動トランジスタ、ＴSig・・・映像信号書込みトランジスタ、ＴEL_C・・・発光制御トランジスタ、ＴND1・・・第１ノード初期化トランジスタ、ＴND2・・・第２ノード初期化トランジスタ、Ｃ1・・・容量部（コンデンサ部、保持容量）、ＣEL・・・発光部の寄生容量、ＥＬＰ・・・発光部（有機エレクトロルミネッセンス発光部）、ＮＤ1・・・第１ノード、ＮＤ2・・・第２ノード、ＣＳＬ・・・電流供給線、ＳＣＬ・・・走査線、ＤＴＬ・・・データ線、ＣＬEL_C・・・発光制御トランジスタ制御線、ＡＺND1・・・第１ノード初期化トランジスタ制御線、ＡＺND2・・・第２ノード初期化トランジスタ制御線
【技術分野】
【０００１】
本開示は、表示装置及び電子機器に関する。
【背景技術】
【０００２】
近年、液晶表示装置に代わる表示装置として、有機エレクトロルミネッセンス素子（以下、単に、『有機ＥＬ素子』と略称する場合がある）を用いた有機エレクトロルミネッセンス表示装置（以下、単に、『有機ＥＬ表示装置』と略称する場合がある）が注目されている。有機ＥＬ表示装置は、自発光型であり、消費電力が低いという特性を有しており、また、高精細度の高速ビデオ信号に対しても十分な応答性を有するものと考えられており、実用化に向けての開発、商品化が鋭意進められている。
【０００３】
有機ＥＬ表示装置は、発光部ＥＬＰ、及び、発光部ＥＬＰを駆動するための駆動回路を備えた発光素子を、複数、有する。例えば、２つのトランジスタと１つの容量部から構成された駆動回路を備えた発光素子の等価回路図を図２３の（Ａ）に示す（例えば、特開２００７−３１０３１１参照）。ここで、駆動回路は、
ソース／ドレイン領域、チャネル形成領域及びゲート電極を備えた駆動トランジスタＴDrv、
ソース／ドレイン領域、チャネル形成領域及びゲート電極を備えた映像信号書込みトランジスタＴSig、並びに、
容量部Ｃ1、
から構成されている。尚、符号ＣELは、発光部Ｃ1の寄生容量を示す。
【０００４】
そして、駆動トランジスタＴDrvにおいて、
一方のソース／ドレイン領域は、電流供給線ＣＳＬに接続されており、
他方のソース／ドレイン領域は、発光部ＥＬＰに接続され、且つ、容量部Ｃ1の一端に接続されており、第２ノードＮＤ2を構成し、
ゲート電極は、映像信号書込みトランジスタＴSigの他方のソース／ドレイン領域に接続され、且つ、容量部Ｃ1の他端に接続されており、第１ノードＮＤ1を構成する。
【０００５】
一方、映像信号書込みトランジスタＴSigにおいて、
一方のソース／ドレイン領域は、データ線ＤＴＬに接続されており、
ゲート電極は、走査線ＳＣＬに接続されている。
【０００６】
ここで、電流供給線ＣＳＬは電流供給部１００に接続されており、データ線ＤＴＬは映像信号出力回路１０２に接続されており、走査線ＳＣＬは走査回路１０１に接続されている。そして、発光部ＥＬＰの発光時（即ち、発光部ＥＬＰの発光の前後において）、電流が、電流供給部１００から電流供給線ＣＳＬ、駆動トランジスタＴDrvを経由して発光部ＥＬＰへと流れ、この電流値に対応した動作点に達するまで発光部ＥＬＰのアノード電極（第２ノードＮＤ2に相当する）の電位が上昇する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００７−３１０３１１
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、ｎチャネル型の駆動トランジスタＴDrvから構成されたこのような駆動回路をシリコン半導体基板に設けられたｐ型ウエル内に形成する場合、動作の安定化のため、ｐ型ウエルを一定の電位とする構成、例えば、ｐ型ウエルを接地する構成が考えられる。云い換えれば、駆動トランジスタＴDrvを４端子型トランジスタとみなしたとき、バックゲート端子を接地する構成が考えられる。しかしながら、このような構成を採用した場合、以下のような問題が発生し得る。即ち、このような駆動回路を用いた発光部ＥＬＰの発光時にあっては、上述したとおり、第２ノードＮＤ2の電位が上昇する。然るに、ｐ型ウエルの電位に変化は無いが故に、ｐ型ウエルと駆動トランジスタＴDrvのソース領域との間の電位Ｖbsが上昇し、所謂バックゲート効果に起因して駆動トランジスタＴDrvを流れる電流Ｉdsが減少する。その結果、発光部ＥＬＰの輝度が所望の輝度よりも低くなってしまう。従って、このような現象を解決するためには、映像信号出力回路１０２から出力される信号の値を、バックゲート効果を見越して、増加させなければならず、有機ＥＬ表示装置の消費電力が増加するといった問題が生じ得る。また、発光部ＥＬＰに劣化が生じた場合、図２３の（Ｂ）に模式図を示すように、発光部ＥＬＰのＩ−Ｖ特性が劣化する。従って、劣化前と同じ電流を発光部ＥＬＰに流すためには、アノード電極の電位をより高くしなければならない。然るに、アノード電極（第２ノードＮＤ2に相当する）の電位をより高くした場合、やはり、バックゲート効果に起因して上述したと同様の問題が生じ得る。
【０００９】
従って、本開示の目的は、バックゲート効果の発生を抑制し得る構成、構造を有する表示装置、及び、係る表示装置を備えた電子機器を提供することにある。
【課題を解決するための手段】
【００１０】
上記の目的を達成するための本開示の表示装置は、それぞれが、発光部、及び、発光部を駆動するための駆動回路を備えた発光素子を、複数、有する表示装置であって、
駆動回路は、少なくとも、
（Ａ）ソース／ドレイン領域、チャネル形成領域及びゲート電極を備えた駆動トランジスタ、
（Ｂ）ソース／ドレイン領域、チャネル形成領域及びゲート電極を備えた映像信号書込みトランジスタ、並びに、
（Ｃ）容量部、
から構成されており、
駆動トランジスタにおいて、
（Ａ−１）一方のソース／ドレイン領域は、電流供給線に接続されており、
（Ａ−２）他方のソース／ドレイン領域は、発光部に接続され、且つ、容量部の一端に接続されており、第２ノードを構成し、
（Ａ−３）ゲート電極は、映像信号書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、容量部の他端に接続されており、第１ノードを構成し、
映像信号書込みトランジスタにおいて、
（Ｂ−１）一方のソース／ドレイン領域は、データ線に接続されており、
（Ｂ−２）ゲート電極は、走査線に接続されており、
駆動トランジスタは、第１導電型のシリコン半導体基板に形成された第２導電型の第１ウエル内に形成された第１導電型の第２ウエル内に形成されており、
映像信号書込みトランジスタは、第１導電型のシリコン半導体基板に形成されており、
駆動トランジスタの他方のソース／ドレイン領域と第２ウエルとは電気的に接続されている。
【００１１】
上記の目的を達成するための本開示の電子機器は、上記の本開示の表示装置を備えている。
【発明の効果】
【００１２】
本開示の表示装置あるいは電子機器に備えられた表示装置にあっては、駆動トランジスタの他方のソース／ドレイン領域と第２ウエルとが電気的に接続されているが故に、駆動トランジスタの他方のソース／ドレイン領域の電位が上昇し、あるいは又、電圧が増加したとき、第２ウエルの電位も上昇し、あるいは又、電圧が増加する。従って、バックゲート効果（基板バイアス効果とも呼ばれる）の発生を抑制することができ、駆動回路の安定した動作を達成することができるし、表示装置あるいは電子機器の消費電力の増加を招くこともない。
【図面の簡単な説明】
【００１３】
【図１】図１は、実施例１の表示装置あるいは電子機器に備えられた表示装置における駆動回路を備えた発光素子の模式的な一部断面図である。
【図２】図２の（Ａ）及び（Ｂ）は、それぞれ、実施例１及び実施例２の表示装置あるいは電子機器に備えられた表示装置における駆動回路を構成する駆動トランジスタ及び映像信号書込みトランジスタの部分を抽出した模式的な一部断面図である。
【図３】図３は、実施例１の表示装置あるいは電子機器に備えられた表示装置における駆動回路の変形例を備えた発光素子の模式的な一部断面図である。
【図４】図４は、実施例３の表示装置あるいは電子機器に備えられた表示装置を構成する回路の概念図である。
【図５】図５は、実施例３の５Ｔｒ／１Ｃ駆動回路の等価回路図である。
【図６】図６は、実施例３の５Ｔｒ／１Ｃ駆動回路の駆動のタイミングチャートを模式的に示す図である。
【図７】図７の（Ａ）〜（Ｄ）は、実施例３の５Ｔｒ／１Ｃ駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図８】図８の（Ａ）〜（Ｅ）は、図７の（Ｄ）に引き続き、実施例３の５Ｔｒ／１Ｃ駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図９】図９は、実施例４の表示装置あるいは電子機器に備えられた表示装置を構成する回路の概念図である。
【図１０】図１０は、実施例４の４Ｔｒ／１Ｃ駆動回路の等価回路図である。
【図１１】図１１は、実施例４の４Ｔｒ／１Ｃ駆動回路の駆動のタイミングチャートを模式的に示す図である。
【図１２】図１２の（Ａ）〜（Ｄ）は、実施例４の４Ｔｒ／１Ｃ駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図１３】図１３の（Ａ）〜（Ｄ）は、図１２の（Ｄ）に引き続き、実施例４の４Ｔｒ／１Ｃ駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図１４】図１４は、実施例５の表示装置あるいは電子機器に備えられた表示装置を構成する回路の概念図である。
【図１５】図１５は、実施例５の３Ｔｒ／１Ｃ駆動回路の等価回路図である。
【図１６】図１６は、実施例５の３Ｔｒ／１Ｃ駆動回路の駆動のタイミングチャートを模式的に示す図である。
【図１７】図１７の（Ａ）〜（Ｄ）は、実施例５の３Ｔｒ／１Ｃ駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図１８】図１８の（Ａ）〜（Ｅ）は、図１７の（Ｄ）に引き続き、実施例５の３Ｔｒ／１Ｃ駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図１９】図１９は、実施例１及び実施例６の表示装置あるいは電子機器に備えられた表示装置を構成する回路の概念図である。
【図２０】図２０は、実施例１及び実施例６の２Ｔｒ／１Ｃ駆動回路の等価回路図である。
【図２１】図２１は、実施例１及び実施例６の２Ｔｒ／１Ｃ駆動回路の駆動のタイミングチャートを模式的に示す図である。
【図２２】図２２の（Ａ）〜（Ｆ）は、実施例１及び実施例６の２Ｔｒ／１Ｃ駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
【図２３】図２３の（Ａ）は、従来の有機ＥＬ表示装置の駆動回路の回路図であり、図２３の（Ｂ）は、発光部に劣化が生じた場合の発光部のＩ−Ｖ特性の劣化を模式的に示す図である。
【発明を実施するための形態】
【００１４】
以下、図面を参照して、実施例に基づき本開示を説明するが、本開示は実施例に限定されるものではなく、実施例における種々の数値や材料は例示である。尚、説明は、以下の順序で行う。
１．本開示の表示装置及び電子機器、全般に関する説明
２．実施例１（本開示の表示装置及び電子機器）
３．実施例２（実施例１の変形）
４．実施例３（実施例１の別の変形。５Ｔｒ／１Ｃ駆動回路）
５．実施例４（実施例１の別の変形。４Ｔｒ／１Ｃ駆動回路）
６．実施例５（実施例１の別の変形。３Ｔｒ／１Ｃ駆動回路）
７．実施例６（実施例１の別の変形。２Ｔｒ／１Ｃ駆動回路）、その他
【００１５】
［本開示の表示装置及び電子機器、全般に関する説明］
本開示の表示装置あるいは電子機器に備えられた表示装置において、映像信号書込みトランジスタは、第１導電型のシリコン半導体基板に形成された第１導電型の第３ウエル内に形成されており、第３ウエルは、全ての発光素子において同じ電位とされる形態とすることができる。また、このような形態を含む本開示の表示装置あるいは電子機器に備えられた表示装置において、第１ウエルは、発光素子毎に電気的に分離されている形態とすることができる。
【００１６】
尚、第１導電型としてｐ型を、第２導電型としてｎ型を例示することができるが、これに限定するものではなく、第１導電型をｎ型とし、第２導電型をｐ型としてもよい。
【００１７】
本開示の表示装置あるいは電子機器に備えられた表示装置において、電流供給線は電流供給部に接続されており、データ線は映像信号出力回路に接続されており、走査線は走査回路に接続されている。これらの電流供給部、映像信号出力回路、走査回路は、通常、表示装置に含まれる。
【００１８】
駆動回路は、例えば、２つのトランジスタ（駆動トランジスタ及び映像信号書込みトランジスタ）と１つの容量部から成る駆動回路（『２Ｔｒ／１Ｃ駆動回路』と呼ぶ）、３つのトランジスタ（駆動トランジスタ、映像信号書込みトランジスタ及び１つのトランジスタ）と１つの容量部から成る駆動回路（『３Ｔｒ／１Ｃ駆動回路』と呼ぶ）、４つのトランジスタ（駆動トランジスタ、映像信号書込みトランジスタ及び２つのトランジスタ）と１つの容量部から成る駆動回路（『４Ｔｒ／１Ｃ駆動回路』と呼ぶ）、あるいは又、５つのトランジスタ（駆動トランジスタ、映像信号書込みトランジスタ及び３つのトランジスタ）と１つの容量部から成る駆動回路（『５Ｔｒ／１Ｃ駆動回路』と呼ぶ）から構成することができる。また、発光部は、具体的には、有機エレクトロルミネッセンス発光部（有機ＥＬ発光部）から構成することができる。駆動トランジスタの他方のソース／ドレイン領域と第２ウエルとは電気的に接続されているが、具体的には、例えば、第２ウエルの表面領域に第１導電型を有する接続領域を設け、接続領域と駆動トランジスタの他方のソース／ドレイン領域とを接触させ、あるいは又、導電材料層を介して接続すればよいし、あるいは又、接続領域と駆動トランジスタの他方のソース／ドレイン領域とを、コンタクトホール及び配線等を介して電気的に接続すればよい。
【００１９】
本開示の表示装置あるいは電子機器に備えられた表示装置は、所謂モノクロ表示の構成であってもよいし、１つの画素が複数の副画素から構成されている構成、具体的には、１つの画素が、赤色発光副画素、緑色発光副画素及び青色発光副画素の３つの副画素から構成されている形態とすることもできる。更には、これらの３種の副画素に更に１種類あるいは複数種類の副画素を加えた１組（例えば、輝度向上のために白色光を発光する副画素を加えた１組、色再現範囲を拡大するために補色を発光する副画素を加えた１組、色再現範囲を拡大するためにイエローを発光する副画素を加えた１組、色再現範囲を拡大するためにイエロー及びシアンを発光する副画素を加えた１組）から構成することもできる。
【００２０】
本開示の表示装置あるいは電子機器に備えられた表示装置において、電流供給部、映像信号出力回路、走査回路等の各種の回路、電流供給線、データ線、走査線等の各種の配線、発光部の構成、構造は、周知の構成、構造とすることができる。具体的には、例えば有機ＥＬ発光部から構成された発光部は、例えば、アノード電極、有機材料層（例えば、正孔輸送層、発光層及び電子輸送層が積層された構造を有する）並びにカソード電極等から構成することができる。駆動回路を構成する容量部は、一方の電極、他方の電極、及び、これらの電極に挟まれた誘電体層（絶縁層）から構成することができる。駆動回路を構成するトランジスタ及び容量部はシリコン半導体基板に形成され、発光部は、例えば、層間絶縁層を介して、駆動回路を構成するトランジスタ及び容量部の上方に形成されている。また、駆動トランジスタの他方のソース／ドレイン領域は、発光部に備えられたアノード電極に、例えば、コンタクトホールを介して接続されている。
【実施例１】
【００２１】
実施例１は、本開示の表示装置及び電子機器、具体的には、有機ＥＬ表示装置、及び、有機ＥＬ表示装置を備えた電子機器に関する。以下、各実施例における表示装置あるいは電子機器に備えられた表示装置を総称して、単に、『実施例の表示装置』と呼ぶ。実施例１の表示装置における駆動回路を備えた発光素子の模式的な一部断面図を図１に示し、駆動回路を構成する駆動トランジスタ及び映像信号書込みトランジスタの部分を抽出した模式的な一部断面図を図２の（Ａ）に示す。また、実施例１の表示装置における駆動回路を備えた発光素子の等価回路図（但し、駆動回路を、２つのトランジスタＴDrv，ＴSigと１つの容量部Ｃ1から成る駆動回路（２Ｔｒ／１Ｃ駆動回路）とした例）を図２０に示し、表示装置を構成する回路の概念図を図１９に示す。尚、図１に示す模式的な一部断面図は、図面の簡素化を図るために、異なる垂直仮想平面で表示装置を切断したときの断面図が混在している。
【００２２】
実施例１の表示装置は、発光素子１を、複数、有する表示装置である。そして、発光素子１のそれぞれは、発光部（具体的には、有機ＥＬ発光部）ＥＬＰ、及び、発光部ＥＬＰを駆動するための駆動回路を備えている。
【００２３】
表示装置は、Ｎ×Ｍ個の２次元マトリクス状に配列された画素から構成され、１つの画素は、３つの副画素（赤色を発光する赤色発光副画素、緑色を発光する緑色発光副画素、及び、青色を発光する青色発光副画素）から構成されている。
【００２４】
ここで、実施例１の表示装置は、図１９に回路の概念図を示すように、
（ａ）電流供給部１００、
（ｂ）走査回路１０１、
（ｃ）映像信号出力回路１０２、
（ｄ）第１の方向にＮ個、第１の方向とは異なる第２の方向（具体的には、第１の方向に直交する方向）にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列された発光素子１、
（ｅ）電流供給部１００に接続され、第１の方向に延びるＭ本の電流供給線ＣＳＬ、
（ｆ）走査回路１０１に接続され、第１の方向に延びるＭ本の走査線ＳＣＬ、並びに、
（ｇ）映像信号出力回路１０２に接続され、第２の方向に延びるＮ本のデータ線ＤＴＬ、
を備えている。尚、図１９においては、３×３個の発光素子１を図示しているが、これは、あくまでも例示に過ぎない。また、電流供給部１００や走査回路１０１は、走査線ＳＣＬや走査線ＳＣＬの一端に配されていてもよいし、両端に配されていてもよい。
【００２５】
そして、駆動回路は、少なくとも、
（Ａ）ソース／ドレイン領域、チャネル形成領域及びゲート電極を備えた駆動トランジスタＴDrv、
（Ｂ）ソース／ドレイン領域、チャネル形成領域及びゲート電極を備えた映像信号書込みトランジスタＴSig、並びに、
（Ｃ）容量部Ｃ1、
から構成されている。尚、駆動トランジスタＴDrv及び映像信号書込みトランジスタＴSigは、具体的には、ＭＯＳＦＥＴから成る。
【００２６】
ここで、駆動トランジスタＴDrvにおいて、
（Ａ−１）一方のソース／ドレイン領域２４は、電流供給線ＣＳＬに接続されており、
（Ａ−２）他方のソース／ドレイン領域２５は、発光部ＥＬＰに接続され、且つ、容量部Ｃ1の一端に接続されており、第２ノードＮＤ2を構成し、
（Ａ−３）ゲート電極２１は、映像信号書込みトランジスタＴSigの他方のソース／ドレイン領域３５に接続され、且つ、容量部Ｃ1の他端に接続されており、第１ノードＮＤ1を構成する。
【００２７】
一方、映像信号書込みトランジスタＴSigにおいて、
（Ｂ−１）一方のソース／ドレイン領域３４は、データ線ＤＴＬに接続されており、
（Ｂ−２）ゲート電極３１は、走査線ＳＣＬに接続されている。
【００２８】
容量部Ｃ1（図１には、円で囲んだ部分で示す）は、一方の電極４１、他方の電極４２、及び、これらの電極４１，４２に挟まれた誘電体層（絶縁層）４３から構成されている。また、駆動トランジスタＴDrvにおいて、一方のソース／ドレイン領域（実施例にあっては、具体的には、発光部の発光時、ドレイン領域２４として機能するソース／ドレイン領域。以下においても同様）は、電流供給部１００に接続されている。他方のソース／ドレイン領域（実施例にあっては、具体的には、発光部の発光時、ソース領域２５として機能するソース／ドレイン領域。以下においても同様）は、発光部（有機ＥＬ発光部）ＥＬＰのアノード電極５１に接続されており、且つ、容量部Ｃ1の他方の電極４２に接続されている。ゲート電極２１は、映像信号書込みトランジスタＴSigの他方のソース／ドレイン領域（実施例にあっては、具体的には、映像信号書込み時、ソース領域３５として機能するソース／ドレイン領域。以下においても同様）に接続され、且つ、容量部Ｃ1の一方の電極４１に接続されており、第１ノードＮＤ1を構成する。映像信号書込みトランジスタＴSigにおいて、一方のソース／ドレイン領域（実施例にあっては、具体的には、映像信号書込み時、ドレイン領域３４として機能するソース／ドレイン領域。以下においても同様）は、データ線ＤＴＬに接続されており、ゲート電極３１は、走査線ＳＣＬに接続されている。尚、参照番号１５は素子分離領域を示し、参照番号２２，３２はゲート絶縁層を示し、参照番号２３，３３はゲートサイドウオールを示す。
【００２９】
駆動トランジスタＴDrvのドレイン領域２４は、コンタクトホール及びコンタクトパッド７０、電流供給線ＣＳＬを介して電流供給部１００に接続されている。映像信号書込みトランジスタＴSigのドレイン領域３４は、別のコンタクトホール及びコンタクトパッド７０、データ線ＤＴＬを介して映像信号出力回路１０２に接続されている。映像信号書込みトランジスタＴSigのゲート電極３１は、更に別のコンタクトホール及びコンタクトパッド７０、走査線ＳＣＬを介して走査回路１０１に接続されている。容量部Ｃ1の他方の電極４２は、発光部ＥＬＰに備えられたアノード電極５１に、更に別のコンタクトホール及びコンタクトパッド７０を介して接続されている。コンタクトホール及びコンタクトパッド７０は、第１の方向に延びる走査線ＳＣＬや電流供給線ＣＳＬと短絡しないように設けられており、図１には、この状態が図示されている。
【００３０】
駆動トランジスタＴDrvは、第１導電型（実施例にあっては、具体的には、ｐ型）のシリコン半導体基板１０に形成された第２導電型（実施例にあっては、具体的には、ｎ型）の第１ウエル１１内に形成された第１導電型（ｐ型）の第２ウエル１２内に形成されている。また、映像信号書込みトランジスタＴSigは、第１導電型（ｐ型）のシリコン半導体基板１０に形成された第１導電型（ｐ型）の第３ウエル１３内に形成されている。駆動トランジスタＴDrvの他方のソース／ドレイン領域（ソース領域２５）と第２ウエル１２とは電気的に接続されている。具体的には、第２ウエル１２の表面領域に、第１導電型（ｐ+）を有する接続領域２６が設けられている。そして、接続領域２６と駆動トランジスタＴDrvの他方のソース／ドレイン領域２５とは、コンタクトホール７１及び配線等（具体的には、容量部Ｃ1の他方の電極４２）を介して電気的に接続されている。
【００３１】
第３ウエル１３は、全ての発光素子において同じ電位とされている。具体的には、第３ウエル１３は、シリコン半導体基板１０を介して第１の所定の電位（例えば、接地電位）とされている。また、第１ウエル１１は、発光素子１毎に電気的に分離されている。具体的には、各発光素子１を構成する駆動トランジスタＴDrvは素子分離領域１５によって囲まれており、第１ウエル１１は、ｐ型のシリコン半導体基板１０から構成されたｐ型の半導体層によって囲まれている。第１ウエル１１は、第２ウエル１２に対するガードリングとして機能する。第１ウエル１１は、図示しない配線を介して第２の所定の電位（例えば、電源電位）とされている。
【００３２】
尚、実施例１の表示装置における駆動回路の変形例を備えた発光素子の模式的な一部断面図を図３に示すように、第３ウエル１３と同様の第１導電型（ｐ型）のウエル（第４ウエル１４）を、駆動トランジスタＴDrvを形成すべきシリコン半導体基板１０の領域に、第３ウエル１３の形成と同時に形成し、この第１導電型（ｐ型）の第４ウエル１４内に、第１ウエル１１、第２ウエル１２を設けてもよい。
【００３３】
あるいは又、云い換えれば、実施例１の表示装置は、それぞれが、発光部、及び、発光部を駆動するための駆動回路を備えた発光素子を、複数、有し、
駆動回路は、少なくとも、
発光部ＥＬＰ、
容量部Ｃ1、
ＭＯＳＦＥＴから成り、駆動信号（輝度信号）ＶSigを容量部Ｃ1に保持する映像信号書込みトランジスタＴSig、及び、
ＭＯＳＦＥＴから成り、容量部Ｃ1に保持された駆動信号（輝度信号）ＶSigに基づき、発光部ＥＬＰを駆動する駆動トランジスタＴDrv、
から構成されており、
駆動トランジスタＴDrvは、第１導電型のシリコン半導体基板１０に形成された第２導電型の第１ウエル１１内に形成された第１導電型の第２ウエル１２内に形成されており、
映像信号書込みトランジスタＴSigは、第１導電型のシリコン半導体基板１０に形成されており、
駆動トランジスタＴDrvの他方のソース／ドレイン領域と第２ウエル１２とは電気的に接続されている。
【００３４】
シリコン半導体基板１０に設けられた駆動トランジスタＴDrv及び映像信号書込みトランジスタＴSigは、層間絶縁層６１によって覆われている。そして、層間絶縁層６１上に、容量部Ｃ1の他方の電極４２及び誘電体層（絶縁層）４３が形成されており、誘電体層（絶縁層）４３の上に容量部Ｃ1の一方の電極４１が形成されている。また、誘電体層（絶縁層）４３及び容量部Ｃ1の一方の電極４１の上に層間絶縁層６２が形成され、層間絶縁層６２の上に走査線ＳＣＬが形成されている。更には、層間絶縁層６２及び走査線ＳＣＬの上に層間絶縁層６３が形成され、層間絶縁層６３の上にデータ線ＤＴＬが形成されている。また、層間絶縁層６３及びデータ線ＤＴＬの上に層間絶縁層６４が形成され、層間絶縁層６４の上に電流供給線ＣＳＬが形成されている。更には、層間絶縁層６４及び電流供給線ＣＳＬの上に層間絶縁層６５が形成され、層間絶縁層６５の上に、発光部ＥＬＰを構成するアノード電極５１が形成されている。また、層間絶縁層６５及びアノード電極５１の上に、アノード電極５１が底部に露出した開口部を有する層間絶縁層６６が形成され、層間絶縁層６６及びアノード電極５１の上に、発光部ＥＬＰを構成する正孔輸送層、発光層、電子輸送層（これらの積層構造体である有機材料層５２）、カソード電極５３が形成され、カソード電極５３上に絶縁層６７が形成されている。絶縁層６７の上には、図示しない接着層を介してガラス板（図示せず）が接着されている。場合によっては、有機材料層５２及びカソード電極５３のパターニングは不要である。走査線ＳＣＬ、データ線ＤＴＬ、電流供給線ＣＳＬの積層順は、上記の積層順に限定されるものではなく、本質的に任意である。
【００３５】
以上に説明した発光素子１の製造は、周知の方法に基づき行うことができるし、発光素子１の製造に用いる各種の材料も周知の材料とすることができる。
【００３６】
実施例１の駆動回路の動作の説明は、後述する実施例６において行う。
【００３７】
実施例１の表示装置にあっては、駆動回路を構成する駆動トランジスタの他方のソース／ドレイン領域と第２ウエルとは電気的に接続されているが故に、駆動トランジスタの他方のソース／ドレイン領域の電位が上昇し、あるいは又、電圧が増加したとき、第２ウエルの電位も上昇し、あるいは又、電圧が増加する。従って、バックゲート効果の発生を抑制することができ、駆動回路の安定した動作を達成することができるし、表示装置の消費電力の増加を招くこともない。また、従来の技術にあっては、後述する発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSigの信号ダイナミックレンジを広く確保する必要があったが、本開示の駆動回路では信号ダイナミックレンジを狭く設定することが可能となり、データ線の充放電電流を抑制でき、表示装置の低消費電力化にも貢献できる。また、駆動トランジスタの他方のソース／ドレイン領域と第２ウエルとは電気的に接続されているが故に、発光部ＥＬＰに劣化が生じた場合、発光部ＥＬＰのＩ−Ｖ特性が劣化するので、アノード電極の電位をより高くした場合であっても、何らの問題も生じない。
【実施例２】
【００３８】
実施例２は、実施例１の変形である。実施例２の表示装置における駆動回路を構成する駆動トランジスタ及び映像信号書込みトランジスタの部分を抽出した模式的な一部断面図を図２の（Ｂ）に示す。実施例２にあっては、実施例１と同様に、第２ウエル１２の表面領域に第１導電型（ｐ+）を有する接続領域２６を設ける。ここで、実施例１と相違する点は、接続領域２６及びソース領域２５の表面に導電材料層２７（具体的には、金属シリサイド層）を形成する点にあり、これによって、駆動トランジスタＴDrvの他方のソース／ドレイン領域（ソース領域２５）と第２ウエルとを確実に電気的に接続することができる。
【００３９】
導電材料層２７の形成は、具体的には、サリサイド（ＳＡＬＩＣＩＤＥ＝Self-ALIgned SiliCIDE）プロセスに基づき行うことができる。即ち、駆動トランジスタＴDrvのゲート絶縁層２２の形成、ゲート電極２１の形成、ＬＤＤ構造形成のためのイオン注入、ゲートサイドウオール２３の形成、イオン注入に基づくソース／ドレイン領域２４，２５の形成、イオン注入に基づく接続領域２６の形成を実行した後、全面に金属層（例えばコバルト層）を形成する。そして、熱処理を施すことで、シリコン半導体基板１０におけるシリコン原子と金属層における金属原子を反応させ、金属シリサイド層を形成することで、導電材料層２７を形成する。尚、このとき、ゲート電極２１の頂面にも金属シリサイド層を形成してもよい。その後、シリコン原子と未反応の金属層を除去し、更に、金属シリサイド層をアニール処理することで金属シリサイド層を安定化させる。こうして、駆動トランジスタＴDrvの他方のソース／ドレイン領域（ソース領域２５）と第２ウエルとを確実に電気的に接続する導電材料層２７を得ることができる。
【実施例３】
【００４０】
実施例３あるいは後述する実施例４〜実施例６にあっては、本開示の駆動回路の動作を行う。ここで、実施例３あるいは後述する実施例４〜実施例６における駆動回路の駆動方法の概要は、例えば、以下のとおりである。即ち、駆動回路の駆動方法は、
（ａ）第１ノードＮＤ1と第２ノードＮＤ2との間の電位差が、駆動トランジスタＴDrvの閾値電圧Ｖthを越え、且つ、第２ノードＮＤ2と発光部ＥＬＰに備えられたカソード電極との間の電位差が、発光部ＥＬＰの閾値電圧Ｖth-ELを越えないように、第１ノードＮＤ1に第１ノード初期化電圧を印加し、第２ノードＮＤ2に第２ノード初期化電圧を印加する前処理を行い、次いで、
（ｂ）第１ノードＮＤ1の電位を保った状態で、駆動トランジスタＴDrvのドレイン領域の電位を前記工程（ａ）における第２ノードＮＤ2の電位よりも高くすることにより第２ノードＮＤ2の電位を上昇させ、以て、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差を駆動トランジスタＴDrvの閾値電圧Ｖthに近づける閾値電圧キャンセル処理を行い、その後、
（ｃ）走査線ＳＣＬからの信号によりオン状態とされた映像信号書込みトランジスタＴSigを介して、データ線ＤＴＬから映像信号電圧を第１ノードＮＤ1に印加し、以て、駆動トランジスタＴDrvをオン状態とする書込み処理を行い、次いで、
（ｄ）走査線ＳＣＬからの信号により映像信号書込みトランジスタＴSigをオフ状態とすることにより第１ノードＮＤ1を浮遊状態とし、その後、
（ｅ）電源供給部１００から駆動トランジスタＴDrvを介して、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差の値に応じた電流を発光部ＥＬＰに流すことにより、発光部ＥＬＰを駆動する、
工程から成る。
【００４１】
上述したとおり、前記工程（ｂ）において、第１ノードと第２ノードとの間の電位差を駆動トランジスタの閾値電圧に近づける閾値電圧キャンセル処理を行う。定性的には、閾値電圧キャンセル処理において、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差（換言すれば、駆動トランジスタＴDrvのゲート電極２２とソース領域２５との間の電位差Ｖgs）が駆動トランジスタＴDrvの閾値電圧Ｖthに近づく程度は、閾値電圧キャンセル処理の時間により左右される。従って、例えば閾値電圧キャンセル処理の時間を充分長く確保した形態にあっては、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差は駆動トランジスタＴDrvの閾値電圧Ｖthに達し、駆動トランジスタＴDrvはオフ状態となる。一方、例えば閾値電圧キャンセル処理の時間を短く設定せざるを得ない形態にあっては、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差が駆動トランジスタＴDrvの閾値電圧Ｖthより大きく、駆動トランジスタＴDrvはオフ状態とはならない場合がある。閾値電圧キャンセル処理の結果として、必ずしも駆動トランジスタＴDrvがオフ状態となることを要しない。
【００４２】
各画素を構成する発光素子は、線順次駆動されるとし、表示フレームレートをＦＲ（回／秒）とする。即ち、第ｍ行目（但し、ｍ＝１，２，３・・・Ｍ）に配列されたＮ個の画素（３×Ｎ個の副画素）のそれぞれを構成する発光素子が同時に駆動される。換言すれば、１つの行を構成する各発光素子にあっては、その発光／非発光のタイミングは、それらが属する行単位で制御される。尚、１つの行を構成する各画素について映像信号を書込む処理は、全ての画素について同時に映像信号を書込む処理（同時書込み処理）であってもよいし、各画素毎に順次映像信号を書込む処理（順次書込み処理）であってもよい。いずれの書込み処理とするかは、発光素子や駆動回路の構成に応じて適宜選択すればよい。
【００４３】
以下において、原則として、第ｍ行目、第ｎ列（但し、ｎ＝１，２，３・・・Ｎ）に位置する画素における１つの副画素を構成する発光素子に関する駆動、動作を説明するが、係る副画素あるいは発光素子を、以下、第（ｎ，ｍ）番目の副画素あるいは第（ｎ，ｍ）番目の発光素子と呼ぶ。そして、第ｍ行目に配列された各発光素子の水平走査期間（第ｍ番目の水平走査期間）が終了するまでに、各種の処理（後述する閾値電圧キャンセル処理、書込み処理、移動度補正処理）が行われる。尚、書込み処理や移動度補正処理は、第ｍ番目の水平走査期間内に行われる必要がある。一方、発光素子や駆動回路の種類によっては、閾値電圧キャンセル処理やこれに伴う前処理を第ｍ番目の水平走査期間より先行して行うことができる。
【００４４】
そして、上述した各種の処理が全て終了した後、第ｍ行目に配列された各発光素子を構成する発光部を発光させる。尚、上述した各種の処理が全て終了した後、直ちに発光部を発光させてもよいし、所定の期間（例えば、所定の行数分の水平走査期間）が経過した後に発光部を発光させてもよい。この所定の期間は、表示装置の仕様や発光素子、駆動回路の構成等に応じて、適宜設定することができる。尚、以下の説明においては、説明の便宜のため、各種の処理終了後、直ちに発光部を発光させるものとする。そして、第ｍ行目に配列された各発光素子を構成する発光部の発光は、第（ｍ＋ｍ’）行目に配列された各発光素子の水平走査期間の開始直前まで継続される。ここで、「ｍ’」は、表示装置の設計仕様によって決定される。即ち、或る表示フレームの第ｍ行目に配列された各発光素子を構成する発光部の発光は、第（ｍ＋ｍ’−１）番目の水平走査期間まで継続される。一方、第（ｍ＋ｍ’）番目の水平走査期間の始期から、次の表示フレームにおける第ｍ番目の水平走査期間内において書込み処理や移動度補正処理が完了するまで、第ｍ行目に配列された各発光素子を構成する発光部は、非発光状態を維持する。上述した非発光状態の期間（以下、単に、非発光期間と呼ぶ場合がある）を設けることにより、アクティブマトリクス駆動に伴う残像ボケが低減され、動画品位をより優れたものとすることができる。但し、各副画素（発光素子）の発光状態／非発光状態は、以上に説明した状態に限定するものではない。また、水平走査期間の時間長は、（１／ＦＲ）×（１／Ｍ）秒未満の時間長である。（ｍ＋ｍ’）の値がＭを越える場合、越えた分の水平走査期間は、次の表示フレームにおいて処理される。
【００４５】
尚、以下の説明において、１つのトランジスタの有する２つのソース／ドレイン領域において、「一方のソース／ドレイン領域」という用語を、電流供給部や電源部に接続された側のソース／ドレイン領域といった意味において使用する場合がある。また、トランジスタがオン状態にあるとは、ソース／ドレイン領域間にチャネルが形成されている状態を意味する。係るトランジスタの一方のソース／ドレイン領域から他方のソース／ドレイン領域に電流が流れているか否かは問わない。一方、トランジスタがオフ状態にあるとは、ソース／ドレイン領域間にチャネルが形成されていない状態を意味する。また、或るトランジスタのソース／ドレイン領域が他のトランジスタのソース／ドレイン領域に接続されているとは、或るトランジスタのソース／ドレイン領域と他のトランジスタのソース／ドレイン領域とが同じ領域を占めている形態を包含する。更には、ソース／ドレイン領域は、不純物を含有したポリシリコンやアモルファスシリコン等の導電性物質から構成することができるだけでなく、金属、合金、導電性粒子、これらの積層構造、有機材料（導電性高分子）から成る層から構成することができる。また、以下の説明で用いるタイミングチャートにおいて、各期間を示す横軸の長さ（時間長）は模式的なものであり、各期間の時間長の割合を示すものではない。
【００４６】
実施例３の駆動回路は、具体的には、５つのトランジスタと１つの容量部Ｃ1から構成された駆動回路（５Ｔｒ／１Ｃ駆動回路）である。実施例３の表示装置を構成する回路の概念図を図４に示し、５Ｔｒ／１Ｃ駆動回路の等価回路図を図５に示し、駆動のタイミングチャートを模式的に図６に示し、各トランジスタのオン／オフ状態等を模式的に図７の（Ａ）〜（Ｄ）及び図８の（Ａ）〜（Ｅ）に示す。尚、図７の（Ａ）〜（Ｄ）、図８の（Ａ）〜（Ｅ）、後述する図１２の（Ａ）〜（Ｄ）、図１３の（Ａ）〜（Ｄ）、図１７の（Ａ）〜（Ｄ）、図１８の（Ａ）〜（Ｅ）、図２２の（Ａ）〜（Ｆ）にあっては、駆動トランジスタの他方のソース／ドレイン領域と第２ウエルとの電気的な接続の図示を省略した。
【００４７】
ここで、５Ｔｒ／１Ｃ駆動回路は、実施例１あるいは実施例２において説明した映像信号書込みトランジスタＴSig及び駆動トランジスタＴDrv、並びに、発光制御トランジスタＴEL_C、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2の５つのトランジスタから構成され、更には、１つの容量部Ｃ1から構成されている。
【００４８】
［発光制御トランジスタＴEL_C］
発光制御トランジスタＴEL_Cの一方のソース／ドレイン領域は、電流供給部（電圧ＶCC）１００に接続され、発光制御トランジスタＴEL_Cの他方のソース／ドレイン領域は、駆動トランジスタＴDrvの一方のソース／ドレイン領域に接続されている。また、発光制御トランジスタＴEL_Cのオン／オフ動作は、発光制御トランジスタＴEL_Cのゲート電極に接続された発光制御トランジスタ制御線ＣＬEL_Cによって制御される。
【００４９】
［駆動トランジスタＴDrv］
駆動トランジスタＴDrvの一方のソース／ドレイン領域は、上述のとおり、発光制御トランジスタＴEL_Cの他方のソース／ドレイン領域に接続されている。即ち、駆動トランジスタＴDrvは、発光制御トランジスタＴEL_Cを介して、電流供給部１００に接続されている。一方、駆動トランジスタＴDrvの他方のソース／ドレイン領域は、
（１）発光部ＥＬＰのアノード電極、
（２）第２ノード初期化トランジスタＴND2の他方のソース／ドレイン領域、及び、
（３）容量部Ｃ1の一方の電極、
に接続されており、第２ノードＮＤ2を構成する。また、駆動トランジスタＴDrvのゲート電極は、
（１）映像信号書込みトランジスタＴSigの他方のソース／ドレイン領域、
（２）第１ノード初期化トランジスタＴND1の他方のソース／ドレイン領域、及び、
（３）容量部Ｃ1の他方の電極、
に接続されており、第１ノードＮＤ1を構成する。
【００５０】
ここで、駆動トランジスタＴDrvは、発光部ＥＬＰの発光状態においては、以下の式（１）に従ってドレイン電流Ｉdsを流すように駆動される。発光部ＥＬＰの発光状態においては、駆動トランジスタＴDrvの一方のソース／ドレイン領域はドレイン領域として働き、他方のソース／ドレイン領域はソース領域として働く。実施例１にて説明したとおり、以下、駆動トランジスタＴDrvの一方のソース／ドレイン領域を単にドレイン領域と呼び、他方のソース／ドレイン領域を単にソース領域と呼ぶ場合がある。尚、
μ ：実効的な移動度
Ｌ ：チャネル長
Ｗ ：チャネル幅
Ｖgs：ゲート電極とソース領域との間の電位差
Ｖth：閾値電圧
Ｃox：（ゲート絶縁層の比誘電率）×（真空の誘電率）／（ゲート絶縁層の厚さ）
ｋ≡（１／２）・（Ｗ／Ｌ）・Ｃox
とする。
【００５１】
Ｉds＝ｋ・μ・（Ｖgs−Ｖth）2 （１）
【００５２】
このドレイン電流Ｉdsが発光部ＥＬＰを流れることで、発光部ＥＬＰが発光する。更には、このドレイン電流Ｉdsの値の大小によって、発光部ＥＬＰにおける発光状態（輝度）が制御される。
【００５３】
［映像信号書込みトランジスタＴSig］
映像信号書込みトランジスタＴSigの他方のソース／ドレイン領域は、実施例１にて説明したとおり、駆動トランジスタＴDrvのゲート電極に接続されている。一方、映像信号書込みトランジスタＴSigの一方のソース／ドレイン領域は、データ線ＤＴＬに接続されている。そして、映像信号出力回路１０２から、データ線ＤＴＬを介して、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSigが、一方のソース／ドレイン領域に供給される。尚、データ線ＤＴＬを介して、ＶSig以外の種々の信号・電圧（プリチャージ駆動のための信号や各種の基準電圧等）が、一方のソース／ドレイン領域に供給されてもよい。また、映像信号書込みトランジスタＴSigのオン／オフ動作は、映像信号書込みトランジスタＴSigのゲート電極に接続された走査線ＳＣＬによって制御される。
【００５４】
［第１ノード初期化トランジスタＴND1］
第１ノード初期化トランジスタＴND1の他方のソース／ドレイン領域は、上述のとおり、駆動トランジスタＴDrvのゲート電極に接続されている。一方、第１ノード初期化トランジスタＴND1の一方のソース／ドレイン領域には、第１ノードＮＤ1の電位（即ち、駆動トランジスタＴDrvのゲート電極の電位）を初期化するための電圧ＶOfsが供給される。また、第１ノード初期化トランジスタＴND1のオン／オフ動作は、第１ノード初期化トランジスタＴND1のゲート電極に接続された第１ノード初期化トランジスタ制御線ＡＺND1によって制御される。第１ノード初期化トランジスタ制御線ＡＺND1は、第１ノード初期化トランジスタ制御回路１０４に接続されている。
【００５５】
［第２ノード初期化トランジスタＴND2］
第２ノード初期化トランジスタＴND2の他方のソース／ドレイン領域は、上述のとおり、駆動トランジスタＴDrvのソース領域に接続されている。一方、第２ノード初期化トランジスタＴND2の一方のソース／ドレイン領域には、第２ノードＮＤ2の電位（即ち、駆動トランジスタＴDrvのソース領域の電位）を初期化するための電圧ＶSSが供給される。また、第２ノード初期化トランジスタＴND2のオン／オフ動作は、第２ノード初期化トランジスタＴND2のゲート電極に接続された第２ノード初期化トランジスタ制御線ＡＺND2によって制御される。第２ノード初期化トランジスタ制御線ＡＺND2は、第２ノード初期化トランジスタ制御回路１０５に接続されている。
【００５６】
［発光部ＥＬＰ］
発光部ＥＬＰのアノード電極は、上述のとおり、駆動トランジスタＴDrvのソース領域に接続されている。一方、発光部ＥＬＰのカソード電極には、電圧ＶCatが印加される。発光部ＥＬＰの寄生容量を符号ＣELで表す。また、発光部ＥＬＰの発光に必要とされる閾値電圧をＶth-ELとする。即ち、発光部ＥＬＰのアノード電極とカソード電極との間にＶth-EL以上の電圧が印加されると、発光部ＥＬＰは発光する。
【００５７】
以下の説明において、電圧あるいは電位の値を以下のとおりとするが、これは、あくまでも説明のための値であり、これらの値に限定されるものではない。
【００５８】
ＶSig ：発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）
・・・０ボルト〜１０ボルト
ＶCC ：発光部ＥＬＰの発光を制御するための電流供給部の電圧
・・・２０ボルト
ＶOfs ：駆動トランジスタＴDrvのゲート電極の電位（第１ノードＮＤ1の電位）を初期化するための電圧
・・・０ボルト
ＶSS ：駆動トランジスタＴDrvのソース領域の電位（第２ノードＮＤ2の電位）を初期化するための電圧
・・・−１０ボルト
Ｖth ：駆動トランジスタＴDrvの閾値電圧
・・・３ボルト
ＶCat ：発光部ＥＬＰのカソード電極に印加される電圧
・・・０ボルト
Ｖth-EL：発光部ＥＬＰの閾値電圧
・・・３ボルト
【００５９】
以下、５Ｔｒ／１Ｃ駆動回路の動作説明を行う。尚、上述したように、各種の処理（閾値電圧キャンセル処理、書込み処理、移動度補正処理）が全て完了した後、直ちに発光状態が始まるものとして説明するが、これに限るものではない。後述する４Ｔｒ／１Ｃ駆動回路、３Ｔｒ／１Ｃ駆動回路、２Ｔｒ／１Ｃ駆動回路の説明においても同様である。
【００６０】
［期間−ＴＰ（５）-1］（図６及び図７の（Ａ）参照）
この［期間−ＴＰ（５）-1］は、例えば、前の表示フレームにおける動作であり、前回の各種の処理完了後に第（ｎ，ｍ）番目の発光部ＥＬＰが発光状態にある期間である。即ち、第（ｎ，ｍ）番目の副画素を構成する発光部ＥＬＰには、後述する式（５）に基づくドレイン電流Ｉ’dsが流れており、第（ｎ，ｍ）番目の副画素を構成する発光部ＥＬＰの輝度は、係るドレイン電流Ｉ’dsに対応した値である。ここで、映像信号書込みトランジスタＴSig、第１ノード初期化トランジスタＴND1及び第２ノード初期化トランジスタＴND2はオフ状態であり、発光制御トランジスタＴEL_C及び駆動トランジスタＴDrvはオン状態である。第（ｎ，ｍ）番目の発光部ＥＬＰの発光状態は、第（ｍ＋ｍ’）行目に配列された発光部ＥＬＰの水平走査期間の開始直前まで継続される。
【００６１】
図６に示す［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］は、前回の各種の処理完了後の発光状態が終了した後から、次の書込み処理が行われる直前までの動作期間である。即ち、この［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］は、例えば、前の表示フレームにおける第（ｍ＋ｍ’）番目の水平走査期間の始期から、現表示フレームにおける第（ｍ−１）番目の水平走査期間の終期までの或る時間長さの期間である。尚、［期間−ＴＰ（５）1］〜［期間−ＴＰ（５）4］を、現表示フレームにおける第ｍ番目の水平走査期間内に含む構成とすることもできる。
【００６２】
そして、この［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］において、第（ｎ，ｍ）番目の発光部ＥＬＰは非発光状態にある。即ち、［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）1］、［期間−ＴＰ（５）3］〜［期間−ＴＰ（５）4］においては、発光制御トランジスタＴEL_Cはオフ状態であるので、発光部ＥＬＰは発光しない。尚、［期間−ＴＰ（５）2］においては、発光制御トランジスタＴEL_Cはオン状態となる。しかし、この期間においては後述する閾値電圧キャンセル処理が行われている。閾値電圧キャンセル処理の説明において詳しく述べるが、後述する式（２）を満たすことを前提とすれば、発光部ＥＬＰが発光することはない。
【００６３】
以下、［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］の各期間について、先ず、説明する。尚、［期間−ＴＰ（５）1］の始期や、［期間−ＴＰ（５）1］〜［期間−ＴＰ（５）4］の各期間の長さは、表示装置の設計に応じて適宜設定すればよい。
【００６４】
［期間−ＴＰ（５）0］
上述したように、この［期間−ＴＰ（５）0］において、第（ｎ，ｍ）番目の発光部ＥＬＰは、非発光状態にある。映像信号書込みトランジスタＴSig、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2はオフ状態である。また、［期間−ＴＰ（５）-1］から［期間−ＴＰ（５）0］に移る時点で、発光制御トランジスタＴEL_Cがオフ状態となるが故に、第２ノードＮＤ2（駆動トランジスタＴDrvのソース領域あるいは発光部ＥＬＰのアノード電極）の電位は、（Ｖth-EL＋ＶCat）まで低下し、発光部ＥＬＰは非発光状態となる。また、第２ノードＮＤ2の電位低下に倣うように、浮遊状態の第１ノードＮＤ1（駆動トランジスタＴDrvのゲート電極）の電位も低下する。
【００６５】
［期間−ＴＰ（５）1］（図７の（Ｂ）及び（Ｃ）参照）
この［期間−ＴＰ（５）1］において、後述する閾値電圧キャンセル処理を行うための前処理が行われる。即ち、［期間−ＴＰ（５）1］の開始時、第１ノード初期化トランジスタ制御回路１０４及び第２ノード初期化トランジスタ制御回路１０５の動作に基づき、第１ノード初期化トランジスタ制御線ＡＺND1及び第２ノード初期化トランジスタ制御線ＡＺND2をハイレベルとすることによって、第１ノード初期化トランジスタＴND1及び第２ノード初期化トランジスタＴND2をオン状態とする。その結果、第１ノードＮＤ1の電位は、ＶOfs（例えば、０ボルト）となる。一方、第２ノードＮＤ2の電位は、ＶSS（例えば、−１０ボルト）となる。そして、この［期間−ＴＰ（５）1］の完了以前において、第２ノード初期化トランジスタ制御回路１０５の動作に基づき、第２ノード初期化トランジスタ制御線ＡＺND2をローレベルとすることによって、第２ノード初期化トランジスタＴND2をオフ状態とする。尚、第１ノード初期化トランジスタＴND1のオン状態及び第２ノード初期化トランジスタＴND2を同時にオン状態としてもよいし、第１ノード初期化トランジスタＴND1を先にオン状態としてもよいし、第２ノード初期化トランジスタＴND2を先にオン状態としてもよい。
【００６６】
以上の処理により、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶth以上となり、駆動トランジスタＴDrvはオン状態となる。
【００６７】
［期間−ＴＰ（５）2］（図７の（Ｄ）参照）
次に、閾値電圧キャンセル処理が行われる。即ち、第１ノード初期化トランジスタＴND1のオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタ制御線ＣＬEL_Cをハイレベルとすることによって、発光制御トランジスタＴEL_Cをオン状態とする。その結果、第１ノードＮＤ1の電位は変化しないが（ＶOfs＝０ボルトを維持）、浮遊状態の第２ノードＮＤ2の電位は上昇し、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差が駆動トランジスタＴDrvの閾値電圧Ｖthに近づく。そして、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶthに達すると、駆動トランジスタＴDrvがオフ状態となる。具体的には、浮遊状態の第２ノードＮＤ2の電位が（ＶOfs−Ｖth＝−３ボルト＞ＶSS）に近づき、最終的に（ＶOfs−Ｖth）となる。ここで、以下の式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。尚、定性的には、閾値電圧キャンセル処理において、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差（換言すれば、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差）が駆動トランジスタＴDrvの閾値電圧Ｖthに近づく程度は、閾値電圧キャンセル処理の時間により左右される。従って、例えば閾値電圧キャンセル処理の時間を充分長く確保した場合には、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差は駆動トランジスタＴDrvの閾値電圧Ｖthに達し、駆動トランジスタＴDrvはオフ状態となる。一方、例えば閾値電圧キャンセル処理の時間を短く設定した場合には、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差が駆動トランジスタＴDrvの閾値電圧Ｖthより大きく、駆動トランジスタＴDrvはオフ状態とはならない場合がある。即ち、閾値電圧キャンセル処理の結果として、必ずしも駆動トランジスタＴDrvがオフ状態となることを要しない。
【００６８】
（ＶOfs−Ｖth）＜（Ｖth-EL＋ＶCat） （２）
【００６９】
この［期間−ＴＰ（５）2］にあっては、第２ノードＮＤ2の電位は、例えば、最終的に、（ＶOfs−Ｖth）となる。即ち、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfsのみに依存して、第２ノードＮＤ2の電位は決定される。云い換えれば、発光部ＥＬＰの閾値電圧Ｖth-ELには依存しない。
【００７０】
［期間−ＴＰ（５）3］（図８の（Ａ）参照）
その後、第１ノード初期化トランジスタＴND1のオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタ制御線ＣＬEL_Cをローレベルとすることによって、発光制御トランジスタＴEL_Cをオフ状態とする。その結果、第１ノードＮＤ1の電位は変化せず（ＶOfs＝０ボルトを維持）、浮遊状態の第２ノードＮＤ2の電位も変化せず、（ＶOfs−Ｖth＝−３ボルト）を保持する。
【００７１】
［期間−ＴＰ（５）4］（図８の（Ｂ）参照）
次いで、第１ノード初期化トランジスタ制御回路１０４の動作に基づき、第１ノード初期化トランジスタ制御線ＡＺND1をローレベルとすることによって、第１ノード初期化トランジスタＴND1をオフ状態とする。第１ノードＮＤ1及び第２ノードＮＤ2の電位は、実質上、変化しない（実際には、寄生容量等の静電結合により電位変化が生じ得るが、通常、これらは無視することができる）。
【００７２】
次いで、［期間−ＴＰ（５）5］〜［期間−ＴＰ（５）7］の各期間について説明する。尚、後述するように、［期間−ＴＰ（５）5］において書込み処理が行われ、［期間−ＴＰ（５）6］において移動度補正処理が行われる。上述したように、これらの処理は、第ｍ番目の水平走査期間内に行われる必要がある。説明の便宜のため、［期間−ＴＰ（５）5］の始期と［期間−ＴＰ（５）6］の終期とは、それぞれ、第ｍ番目の水平走査期間の始期と終期とに一致するものとして説明する。
【００７３】
［期間−ＴＰ（５）5］（図８の（Ｃ）参照）
その後、駆動トランジスタＴDrvに対する書込み処理を実行する。具体的には、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2、及び、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、映像信号出力回路１０２の動作に基づき、データ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSigとし、次いで、走査回路１０１の動作に基づき、走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態とする。その結果、第１ノードＮＤ1の電位は、ＶSigへと上昇する。
【００７４】
ここで、容量部Ｃ1の容量は値ｃ1であり、発光部ＥＬＰの寄生容量ＣELの容量は値ｃELである。そして、駆動トランジスタＴDrvのゲート電極とソース領域との間の寄生容量の値をｃgsとする。駆動トランジスタＴDrvのゲート電極の電位がＶOfsからＶSig（＞ＶOfs）に変化したとき、容量部Ｃ1の両端の電位（第１ノードＮＤ1及び第２ノードＮＤ2の電位）は、原則として変化する。即ち、駆動トランジスタＴDrvのゲート電極の電位（＝第１ノードＮＤ1の電位）の変化分（ＶSig−ＶOfs）に基づく電荷が、容量部Ｃ1、発光部ＥＬＰの寄生容量ＣEL、駆動トランジスタＴDrvのゲート電極とソース領域との間の寄生容量に振り分けられる。然るに、値ｃELが、値ｃ1及び値ｃgsと比較して十分に大きな値であれば、駆動トランジスタＴDrvのゲート電極の電位の変化分（ＶSig−ＶOfs）に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の変化は小さい。そして、一般に、発光部ＥＬＰの寄生容量ＣELの容量値ｃELは、容量部Ｃ1の容量値ｃ1及び駆動トランジスタＴDrvの寄生容量の値ｃgsよりも大きい。そこで、説明の便宜のため、特段の必要がある場合を除き、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化は考慮せずに説明を行う。他の駆動回路においても同様である。図６に示した駆動のタイミングチャートも、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を考慮せずに示した。駆動トランジスタＴDrvのゲート電極（第１ノードＮＤ1）の電位をＶg、駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位をＶsとしたとき、Ｖgの値、Ｖsの値は以下のとおりとなる。それ故、第１ノードＮＤ1と第２ノードＮＤ2の電位差、即ち、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsは、以下の式（３）で表すことができる。
【００７５】
Ｖg ＝ＶSig
Ｖs ≒ＶOfs−Ｖth
Ｖgs≒ＶSig−（ＶOfs−Ｖth） （３）
【００７６】
即ち、駆動トランジスタＴDrvに対する書込み処理において得られたＶgsは、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSig、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfsのみに依存している。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【００７７】
［期間−ＴＰ（５）6］（図８の（Ｄ）参照）
その後、駆動トランジスタＴDrvの移動度μの大小に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の補正（移動度補正処理）を行う。
【００７８】
一般に、駆動トランジスタＴDrvをポリシリコン薄膜トランジスタ等から作製した場合、トランジスタ間で移動度μにばらつきが生じることは避け難い。従って、移動度μに差異がある複数の駆動トランジスタＴDrvのゲート電極に同じ値の駆動信号ＶSigを印加したとしても、移動度μの大きい駆動トランジスタＴDrvを流れるドレイン電流Ｉdsと、移動度μの小さい駆動トランジスタＴDrvを流れるドレイン電流Ｉdsとの間に、差異が生じてしまう。そして、このような差異が生じると、表示装置の画面の均一性（ユニフォーミティ）が損なわれてしまう。
【００７９】
従って、具体的には、駆動トランジスタＴDrvのオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタ制御線ＣＬEL_Cをハイレベルとすることによって、発光制御トランジスタＴEL_Cをオン状態とし、次いで、所定の時間（ｔ0）が経過した後、走査回路１０１の動作に基づき、走査線ＳＣＬをローレベルとすることによって、映像信号書込みトランジスタＴSigをオフ状態とし、第１ノードＮＤ1（駆動トランジスタＴDrvのゲート電極）を浮遊状態とする。そして、以上の結果、駆動トランジスタＴDrvの移動度μの値が大きい場合、駆動トランジスタＴDrvのソース領域における電位の上昇量ΔＶ（電位補正値）は大きくなり、駆動トランジスタＴDrvの移動度μの値が小さい場合、駆動トランジスタＴDrvのソース領域における電位の上昇量ΔＶ（電位補正値）は小さくなる。ここで、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsは、式（３）から以下の式（４）のように変形される。
【００８０】
Ｖgs≒ＶSig−（ＶOfs−Ｖth）−ΔＶ （４）
【００８１】
尚、移動度補正処理を実行するための所定の時間（［期間−ＴＰ（５）6］の全時間ｔ0）は、表示装置の設計の際、設計値として予め決定しておけばよい。また、このときの駆動トランジスタＴDrvのソース領域における電位（ＶOfs−Ｖth＋ΔＶ）が以下の式（２’）を満足するように、［期間−ＴＰ（５）6］の全時間ｔ0は決定されている。そして、これによって、［期間−ＴＰ（５）6］において、発光部ＥＬＰが発光することはない。更には、この移動度補正処理によって、係数ｋ（≡（１／２）・（Ｗ／Ｌ）・Ｃox）のばらつきの補正も同時に行われる。
【００８２】
（ＶOfs−Ｖth＋ΔＶ）＜（Ｖth-EL＋ＶCat） （２’）
【００８３】
［期間−ＴＰ（５）7］（図８の（Ｅ）参照）
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。ところで、走査回路１０１の動作に基づき、走査線ＳＣＬがローレベルとなる結果、映像信号書込みトランジスタＴSigがオフ状態となり、第１ノードＮＤ1、即ち、駆動トランジスタＴDrvのゲート電極は浮遊状態となる。一方、発光制御トランジスタＴEL_Cはオン状態を維持しており、発光制御トランジスタＴEL_Cのドレイン領域は、発光部ＥＬＰの発光を制御するための電流供給部１００（電圧ＶCC、例えば２０ボルト）に接続された状態にある。従って、以上の結果として、第２ノードＮＤ2の電位は上昇する。
【００８４】
ここで、上述したとおり、駆動トランジスタＴDrvのゲート電極は浮遊状態にあり、しかも、容量部Ｃ1が存在するが故に、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタＴDrvのゲート電極に生じ、第１ノードＮＤ1の電位も上昇する。その結果、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsは、式（４）の値を保持する。
【００８５】
また、第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を越えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、駆動トランジスタＴDrvのドレイン領域からソース領域へと流れるドレイン電流Ｉdsであるので、式（１）で表すことができる。ここで、式（１）と式（４）から、式（１）は、以下の式（５）のように変形することができる。
【００８６】
Ｉds＝ｋ・μ・（ＶSig−ＶOfs−ΔＶ）2 （５）
【００８７】
従って、発光部ＥＬＰを流れる電流Ｉdsは、例えば、ＶOfsを０ボルトに設定したとした場合、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSigの値から、駆動トランジスタＴDrvの移動度μに起因した第２ノードＮＤ2（駆動トランジスタＴDrvのソース領域）における電位補正値ΔＶの値を減じた値の２乗に比例する。云い換えれば、発光部ＥＬＰを流れる電流Ｉdsは、発光部ＥＬＰの閾値電圧Ｖth-EL、及び、駆動トランジスタＴDrvの閾値電圧Ｖthには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖth-ELの影響、及び、駆動トランジスタＴDrvの閾値電圧Ｖthの影響を受けない。そして、第（ｎ，ｍ）番目の発光部ＥＬＰの輝度は、係る電流Ｉdsに対応した値である。
【００８８】
しかも、移動度μの大きな駆動トランジスタＴDrvほど、電位補正値ΔＶが大きくなるので、式（４）の左辺のＶgsの値が小さくなる。従って、式（５）において、移動度μの値が大きくとも、（ＶSig−ＶOfs−ΔＶ）2の値が小さくなる結果、ドレイン電流Ｉdsを補正することができる。即ち、移動度μの異なる駆動トランジスタＴDrvにおいても、駆動信号（輝度信号）ＶSigの値が同じであれば、ドレイン電流Ｉdsが略同じとなる結果、発光部ＥＬＰを流れ、発光部ＥＬＰの輝度を制御する電流Ｉdsが均一化される。即ち、移動度μのばらつき（更には、ｋのばらつき）に起因する発光部の輝度のばらつきを補正することができる。
【００８９】
発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この時点は、［期間−ＴＰ（５）-1］の終わりに相当する。
【００９０】
以上によって、発光部ＥＬＰ［第（ｎ，ｍ）番目の副画素］の発光の動作が完了する。
【００９１】
ここで、［期間−ＴＰ（５）7］（図８の（Ｅ）参照）において、第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を越えると、発光部ＥＬＰの発光が開始されるが、この第２ノードＮＤ2の電位の上昇によってバックゲート効果が生じる場合、駆動トランジスタＴDrvを流れる電流Ｉdsが減少する。然るに、本開示の駆動回路にあっては、駆動トランジスタの他方のソース／ドレイン領域と第２ウエルとは電気的に接続されているので、この第２ノードＮＤ2の電位の上昇によって第２ウエルの電位も上昇し、第２ウエルと駆動トランジスタＴDrvのソース領域との間の電位Ｖbsの値に変化が生じないので、バックゲート効果に起因した駆動トランジスタＴDrvを流れる電流Ｉdsの減少といった問題が生じることがない。以下に説明する実施例４〜実施例６においても同様である。
【実施例４】
【００９２】
実施例４は、４Ｔｒ／１Ｃ駆動回路に関する。実施例４の駆動回路の概念図を図９に示し、４Ｔｒ／１Ｃ駆動回路の等価回路図を図１０に示し、駆動のタイミングチャートを模式的に図１１に示し、各トランジスタのオン／オフ状態等を模式的に図１２の（Ａ）〜（Ｄ）及び図１３の（Ａ）〜（Ｄ）に示す。
【００９３】
この４Ｔｒ／１Ｃ駆動回路においては、前述した５Ｔｒ／１Ｃ駆動回路から、第１ノード初期化トランジスタＴND1が省略されている。即ち、この４Ｔｒ／１Ｃ駆動回路は、映像信号書込みトランジスタＴSig、駆動トランジスタＴDrv、発光制御トランジスタＴEL_C、第２ノード初期化トランジスタＴND2の４つのトランジスタから構成され、更には、１つの容量部Ｃ1から構成されている。
【００９４】
［発光制御トランジスタＴEL_C］
発光制御トランジスタＴEL_Cの構成は、５Ｔｒ／１Ｃ駆動回路において説明した発光制御トランジスタＴEL_Cの構成と同じであるので、詳細な説明は省略する。
【００９５】
［駆動トランジスタＴDrv］
駆動トランジスタＴDrvの構成は、５Ｔｒ／１Ｃ駆動回路において説明した駆動トランジスタＴDrvの構成と同じであるので、詳細な説明は省略する。
【００９６】
［第２ノード初期化トランジスタＴND2］
第２ノード初期化トランジスタＴND2の構成は、５Ｔｒ／１Ｃ駆動回路において説明した第２ノード初期化トランジスタＴND2の構成と同じであるので、詳細な説明は省略する。
【００９７】
［映像信号書込みトランジスタＴSig］
映像信号書込みトランジスタＴSigの構成は、５Ｔｒ／１Ｃ駆動回路において説明した映像信号書込みトランジスタＴSigの構成と同じであるので、詳細な説明は省略する。但し、映像信号書込みトランジスタＴSigの一方のソース／ドレイン領域は、データ線ＤＴＬに接続されているが、映像信号出力回路１０２から、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSigだけでなく、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfsも供給される。この点が、５Ｔｒ／１Ｃ駆動回路において説明した映像信号書込みトランジスタＴSigの動作と相違している。尚、映像信号出力回路１０２から、データ線ＤＴＬを介して、ＶSigやＶOfs以外の信号・電圧（例えば、プリチャージ駆動のための信号）が、一方のソース／ドレイン領域に供給されてもよい。
【００９８】
［発光部ＥＬＰ］
発光部ＥＬＰの構成は、５Ｔｒ／１Ｃ駆動回路において説明した発光部ＥＬＰの構成と同じであるので、詳細な説明は省略する。
【００９９】
以下、４Ｔｒ／１Ｃ駆動回路の動作説明を行う。
【０１００】
［期間−ＴＰ（４）-1］（図１１及び図１２の（Ａ）参照）
この［期間−ＴＰ（４）-1］は、例えば、前の表示フレームにおける動作であり、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）-1］と同じ動作である。
【０１０１】
図１１に示す［期間−ＴＰ（４）0］〜［期間−ＴＰ（４）4］は、図６に示す［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］に対応する期間であり、次の書込み処理が行われる直前までの動作期間である。そして、５Ｔｒ／１Ｃ駆動回路と同様に、［期間−ＴＰ（４）0］〜［期間−ＴＰ（４）4］において、第（ｎ，ｍ）番目の発光部ＥＬＰは非発光状態にある。但し、４Ｔｒ／１Ｃ駆動回路の動作においては、図６に示す［期間−ＴＰ（４）5］〜［期間−ＴＰ（４）6］の他、［期間−ＴＰ（４）2］〜［期間−ＴＰ（４）4］も第ｍ番目の水平走査期間に包含される点が、５Ｔｒ／１Ｃ駆動回路の動作とは異なる。尚、説明の便宜のため、［期間−ＴＰ（４）2］の始期、及び、［期間−ＴＰ（４）6］の終期は、それぞれ、第ｍ番目の水平走査期間の始期、及び、終期に一致するものとして説明する。
【０１０２】
以下、［期間−ＴＰ（４）0］〜［期間−ＴＰ（４）4］の各期間について、説明する。尚、５Ｔｒ／１Ｃ駆動回路において説明したと同様に、［期間−ＴＰ（４）1］の始期や、［期間−ＴＰ（４）1］〜［期間−ＴＰ（４）4］の各期間の長さは、表示装置の設計に応じて適宜設定すればよい。
【０１０３】
［期間−ＴＰ（４）0］
この［期間−ＴＰ（４）0］は、例えば、前の表示フレームから現表示フレームにおける動作であり、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）0］と、実質的に同じ動作である。
【０１０４】
［期間−ＴＰ（４）1］（図１２の（Ｂ）参照）
この［期間−ＴＰ（４）1］は、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）1］に相当する。この［期間−ＴＰ（４）1］において、後述する閾値電圧キャンセル処理を行うための前処理が行われる。［期間−ＴＰ（４）1］の開始時、第２ノード初期化トランジスタ制御回路１０５の動作に基づき、第２ノード初期化トランジスタ制御線ＡＺND2をハイレベルとすることによって、第２ノード初期化トランジスタＴND2をオン状態とする。その結果、第２ノードＮＤ2の電位は、ＶSS（例えば、−１０ボルト）となる。また、第２ノードＮＤ2の電位低下に倣うように、浮遊状態の第１ノードＮＤ1（駆動トランジスタＴDrvのゲート電極）の電位も低下する。尚、［期間−ＴＰ（４）1］における第１ノードＮＤ1の電位は、［期間−ＴＰ（４）-1］における第１ノードＮＤ1の電位（前フレームのＶSigの値に応じて定まる）により左右されるので、一定の値をとるものではない。
【０１０５】
［期間−ＴＰ（４）2］（図１２の（Ｃ）参照）
その後、映像信号出力回路１０２の動作に基づき、データ線ＤＴＬの電位をＶOfsとし、走査回路１０１の動作に基づき、走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態とする。その結果、第１ノードＮＤ1の電位は、ＶOfs（例えば、０ボルト）となる。第２ノードＮＤ2の電位はＶSS（例えば、−１０ボルト）を保持する。その後、第２ノード初期化トランジスタ制御回路１０５の動作に基づき、第２ノード初期化トランジスタ制御線ＡＺND2をローレベルとすることによって、第２ノード初期化トランジスタＴND2をオフ状態とする。
【０１０６】
尚、［期間−ＴＰ（４）1］の開始と同時に、あるいは、［期間−ＴＰ（４）1］の途中で、映像信号書込みトランジスタＴSigをオン状態としてもよい。
【０１０７】
以上の処理により、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶth以上となり、駆動トランジスタＴDrvはオン状態となる。
【０１０８】
［期間−ＴＰ（４）3］（図１２の（Ｄ）参照）
次に、閾値電圧キャンセル処理が行われる。即ち、映像信号書込みトランジスタＴSigのオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタ制御線ＣＬEL_Cをハイレベルとすることによって、発光制御トランジスタＴEL_Cをオン状態とする。その結果、第１ノードＮＤ1の電位は変化しないが（ＶOfs＝０ボルトを維持）、浮遊状態の第２ノードＮＤ2の電位は上昇し、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差が駆動トランジスタＴDrvの閾値電圧Ｖthに近づく。そして、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶthに達すると、駆動トランジスタＴDrvがオフ状態となる。具体的には、浮遊状態の第２ノードＮＤ2の電位が（ＶOfs−Ｖth＝−３ボルト）に近づき、最終的に（ＶOfs−Ｖth）となる。ここで、上述した式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。
【０１０９】
この［期間−ＴＰ（４）3］にあっては、第２ノードＮＤ2の電位は、例えば、最終的に、（ＶOfs−Ｖth）となる。即ち、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfsのみに依存して、第２ノードＮＤ2の電位は決定される。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１１０】
［期間−ＴＰ（４）4］（図１３の（Ａ）参照）
その後、映像信号書込みトランジスタＴSigのオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタ制御線ＣＬEL_Cをローレベルとすることによって、発光制御トランジスタＴEL_Cをオフ状態とする。その結果、第１ノードＮＤ1の電位は変化せず（ＶOfs＝０ボルトを維持）、浮遊状態の第２ノードＮＤ2の電位も、実質上、変化せず（実際には、寄生容量等の静電結合により電位変化が生じ得るが、通常、これらは無視することができる）、（ＶOfs−Ｖth＝−３ボルト）を保持する。
【０１１１】
次いで、［期間−ＴＰ（４）5］〜［期間−ＴＰ（４）7］の各期間について説明する。これらの期間は、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）5］〜［期間−ＴＰ（５）7］と、実質的に同じ動作である。
【０１１２】
［期間−ＴＰ（４）5］（図１３の（Ｂ）参照）
次に、駆動トランジスタＴDrvに対する書込み処理を実行する。具体的には、映像信号書込みトランジスタＴSigのオン状態を維持し、第２ノード初期化トランジスタＴND2、及び、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、映像信号出力回路１０２の動作に基づき、データ線ＤＴＬの電位を、ＶOfsから、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSigに切り替える。その結果、第１ノードＮＤ1の電位は、ＶSigへと上昇する。尚、映像信号書込みトランジスタＴSigを、一旦、オフ状態とし、映像信号書込みトランジスタＴSig、第２ノード初期化トランジスタＴND2、及び、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、映像信号出力回路１０２の動作に基づき、データ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSigに変更し、その後、第２ノード初期化トランジスタＴND2、及び、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態としてもよい。
【０１１３】
これによって、５Ｔｒ／１Ｃ駆動回路において説明したと同様に、第１ノードＮＤ1と第２ノードＮＤ2の電位差、即ち、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsとして、式（３）で説明した値を得ることができる。
【０１１４】
即ち、４Ｔｒ／１Ｃ駆動回路においても、駆動トランジスタＴDrvに対する書込み処理において得られたＶgsは、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSig、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfsのみに依存している。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１１５】
［期間−ＴＰ（４）6］（図１３の（Ｃ）参照）
その後、駆動トランジスタＴDrvの移動度μの大小に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の補正（移動度補正処理）を行う。具体的には、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）6］と同じ動作を行えばよい。尚、移動度補正処理を実行するための所定の時間（［期間−ＴＰ（４）6］の全時間ｔ0）は、表示装置の設計の際、設計値として予め決定しておけばよい。
【０１１６】
［期間−ＴＰ（４）7］（図１３の（Ｄ）参照）
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。そして、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）7］と同じ処理がなされ、第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を越えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、前述した式（５）にて得ることができるので、発光部ＥＬＰを流れる電流Ｉdsは、発光部ＥＬＰの閾値電圧Ｖth-EL、及び、駆動トランジスタＴDrvの閾値電圧Ｖthには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖth-ELの影響、及び、駆動トランジスタＴDrvの閾値電圧Ｖthの影響を受けない。加えて、駆動トランジスタＴDrvにおける移動度μのばらつきに起因したドレイン電流Ｉdsのばらつき発生を抑制することができる。
【０１１７】
そして、発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この時点は、［期間−ＴＰ（４）-1］の終わりに相当する。
【０１１８】
以上によって、発光部ＥＬＰ［第（ｎ，ｍ）番目の副画素］の発光の動作が完了する。
【実施例５】
【０１１９】
実施例５は、３Ｔｒ／１Ｃ駆動回路に関する。実施例５の駆動回路の概念図を図１４に示し、３Ｔｒ／１Ｃ駆動回路の等価回路図を図１５に示し、駆動のタイミングチャートを模式的に図１６に示し、各トランジスタのオン／オフ状態等を模式的に図１７の（Ａ）〜（Ｄ）及び図１８の（Ａ）〜（Ｅ）に示す。
【０１２０】
この３Ｔｒ／１Ｃ駆動回路においては、前述した５Ｔｒ／１Ｃ駆動回路から、第１ノード初期化トランジスタＴND1、及び、第２ノード初期化トランジスタＴND2の２つのトランジスタが省略されている。即ち、この３Ｔｒ／１Ｃ駆動回路は、映像信号書込みトランジスタＴSig、発光制御トランジスタＴEL_C、及び、駆動トランジスタＴDrvの３つのトランジスタから構成され、更には、１つの容量部Ｃ1から構成されている。
【０１２１】
［発光制御トランジスタＴEL_C］
発光制御トランジスタＴEL_Cの構成は、５Ｔｒ／１Ｃ駆動回路において説明した発光制御トランジスタＴEL_Cの構成と同じであるので、詳細な説明は省略する。
【０１２２】
［駆動トランジスタＴDrv］
駆動トランジスタＴDrvの構成は、５Ｔｒ／１Ｃ駆動回路において説明した駆動トランジスタＴDrvの構成と同じであるので、詳細な説明は省略する。
【０１２３】
［映像信号書込みトランジスタＴSig］
映像信号書込みトランジスタＴSigの構成は、５Ｔｒ／１Ｃ駆動回路において説明した映像信号書込みトランジスタＴSigの構成と同じであるので、詳細な説明は省略する。但し、映像信号書込みトランジスタＴSigの一方のソース／ドレイン領域は、データ線ＤＴＬに接続されているが、映像信号出力回路１０２から、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSigだけでなく、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfs-H及び電圧ＶOfs-Lも供給される。この点が、５Ｔｒ／１Ｃ駆動回路において説明した映像信号書込みトランジスタＴSigの動作と相違している。尚、映像信号出力回路１０２から、データ線ＤＴＬを介して、ＶSigやＶOfs-H／ＶOfs-L以外の信号・電圧（例えば、プリチャージ駆動のための信号）が、一方のソース／ドレイン領域に供給されてもよい。電圧ＶOfs-H及び電圧ＶOfs-Lの値として、限定するものではないが、例えば、
ＶOfs-H＝約３０ボルト
ＶOfs-L＝約０ボルト
を例示することができる。
【０１２４】
［ＣELとＣ1の値の関係］
後述するように、３Ｔｒ／１Ｃ駆動回路においては、データ線ＤＴＬを利用して第２ノードＮＤ2の電位を変化させる必要がある。上述した５Ｔｒ／１Ｃ駆動回路や４Ｔｒ／１Ｃの駆動回路においては、値ｃELは、値ｃ1及び値ｃgsと比較して十分に大きな値であるとし、駆動トランジスタＴDrvのゲート電極の電位の変化分（ＶSig−ＶOfs）に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の変化を考慮せずに説明を行った（後述する２Ｔｒ／１Ｃ駆動回路においても同様である）。一方、３Ｔｒ／１Ｃ駆動回路においては、値ｃ1を、設計上、他の駆動回路よりも大きい値（例えば、値ｃ1を値ｃELの約１／４〜１／３程度）に設定する。従って、他の駆動回路よりも、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化の程度は大きい。このため、３Ｔｒ／１Ｃの説明においては、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を考慮して説明を行う。尚、図１６に示した駆動のタイミングチャートも、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を考慮して示した。
【０１２５】
［発光部ＥＬＰ］
発光部ＥＬＰの構成は、５Ｔｒ／１Ｃ駆動回路において説明した発光部ＥＬＰの構成と同じであるので、詳細な説明は省略する。
【０１２６】
以下、３Ｔｒ／１Ｃ駆動回路の動作説明を行う。
【０１２７】
［期間−ＴＰ（３）-1］（図１６及び図１７の（Ａ）参照）
この［期間−ＴＰ（３）-1］は、例えば、前の表示フレームにおける動作であり、実質的に、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）-1］と同じ動作である。
【０１２８】
図１６に示す［期間−ＴＰ（３）0］〜［期間−ＴＰ（３）4］は、図６に示す［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］に対応する期間であり、次の書込み処理が行われる直前までの動作期間である。そして、５Ｔｒ／１Ｃ駆動回路と同様に、［期間−ＴＰ（３）0］〜［期間−ＴＰ（３）4］において、第（ｎ，ｍ）番目の発光部ＥＬＰは非発光状態にある。但し、３Ｔｒ／１Ｃ駆動回路の動作においては、図１６に示すように、［期間−ＴＰ（３）5］〜［期間−ＴＰ（３）6］の他、［期間−ＴＰ（３）1］〜［期間−ＴＰ（３）4］も第ｍ番目の水平走査期間に包含される点が、５Ｔｒ／１Ｃ駆動回路の動作とは異なる。尚、説明の便宜のため、［期間−ＴＰ（３）1］の始期、及び、［期間−ＴＰ（３）6］の終期は、それぞれ、第ｍ番目の水平走査期間の始期、及び、終期に一致するものとして説明する。
【０１２９】
以下、［期間−ＴＰ（３）0］〜［期間−ＴＰ（３）4］の各期間について、説明する。尚、５Ｔｒ／１Ｃ駆動回路において説明したと同様に、［期間−ＴＰ（３）1］〜［期間−ＴＰ（３）4］の各期間の長さは、表示装置の設計に応じて適宜設定すればよい。
【０１３０】
［期間−ＴＰ（３）0］（図１７の（Ｂ）参照）
この［期間−ＴＰ（３）0］は、例えば、前の表示フレームから現表示フレームにおける動作であり、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）0］と、実質的に同じ動作である。
【０１３１】
［期間−ＴＰ（３）1］（図１７の（Ｃ）参照）
そして、現表示フレームにおける第ｍ行目の水平走査期間が開始する。［期間−ＴＰ（３）1］の開始時、映像信号出力回路１０２の動作に基づき、データ線ＤＴＬの電位を、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfs-Hとし、次いで、走査回路１０１の動作に基づき、走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態とする。その結果、第１ノードＮＤ1の電位は、ＶOfs-Hとなる。上述したように、容量部Ｃ1の値ｃ1を、設計上、他の駆動回路よりも大きい値としたので、ソース領域の電位（第２ノードＮＤ2の電位）は上昇する。そして、発光部ＥＬＰの両端の電位差が閾値電圧Ｖth-ELを超えるので、電位発光部ＥＬＰは導通状態となるが、駆動トランジスタＴDrvのソース領域の電位は、再び、（Ｖth-EL＋ＶCat）まで、直ちに低下する。尚、この過程において、発光部ＥＬＰが発光し得るが、発光は一瞬であり、実用上、問題とはならない。一方、駆動トランジスタＴDrvのゲート電極は電圧ＶOfs-Hを保持する。
【０１３２】
［期間−ＴＰ（３）2］（図１７の（Ｄ）参照）
その後、映像信号出力回路１０２の動作に基づき、データ線ＤＴＬの電位を、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfs-Hから電圧ＶOfs-Lへと変更することによって、第１ノードＮＤ1の電位は、ＶOfs-Lとなる。そして、第１ノードＮＤ1の電位の低下に伴い、第２ノードＮＤ2の電位も低下する。即ち、駆動トランジスタＴDrvのゲート電極の電位の変化分（ＶOfs-L−ＶOfs-H）に基づく電荷が、容量部Ｃ1、発光部ＥＬＰの寄生容量ＣEL、駆動トランジスタＴDrvのゲート電極とソース領域との間の寄生容量に振り分けられる。尚、後述する［期間−ＴＰ（３）3］における動作の前提として、［期間−ＴＰ（３）2］の終期において、第２ノードＮＤ2の電位がＶOfs-L−Ｖthよりも低いことが必要となる。ＶOfs-Hの値等は、この条件を満たすように設定されている。即ち、以上の処理により、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶth以上となり、駆動トランジスタＴDrvはオン状態となる。
【０１３３】
［期間−ＴＰ（３）3］（図１８の（Ａ）参照）
次に、閾値電圧キャンセル処理が行われる。即ち、映像信号書込みトランジスタＴSigのオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタ制御線ＣＬEL_Cをハイレベルとすることによって、発光制御トランジスタＴEL_Cをオン状態とする。その結果、第１ノードＮＤ1の電位は変化しないが（ＶOfs-L＝０ボルトを維持）、浮遊状態の第２ノードＮＤ2の電位は上昇し、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差が駆動トランジスタＴDrvの閾値電圧Ｖthに近づく。そして、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶthに達すると、駆動トランジスタＴDrvがオフ状態となる。具体的には、浮遊状態の第２ノードＮＤ2の電位が（ＶOfs-L−Ｖth＝−３ボルト）に近づき、最終的に（ＶOfs-L−Ｖth）となる。ここで、上述した式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。
【０１３４】
この［期間−ＴＰ（３）3］にあっては、第２ノードＮＤ2の電位は、例えば、最終的に、（ＶOfs-L−Ｖth）となる。即ち、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfs-Lのみに依存して、第２ノードＮＤ2の電位は決定される。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１３５】
［期間−ＴＰ（３）4］（図１８の（Ｂ）参照）
その後、映像信号書込みトランジスタＴSigのオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタ制御線ＣＬEL_Cをローレベルとすることによって、発光制御トランジスタＴEL_Cをオフ状態とする。その結果、第１ノードＮＤ1の電位は変化せず（ＶOfs-L＝０ボルトを維持）、浮遊状態の第２ノードＮＤ2の電位も変化せず、（ＶOfs-L−Ｖth＝−３ボルト）を保持する。
【０１３６】
次いで、［期間−ＴＰ（３）5］〜［期間−ＴＰ（３）7］の各期間について説明する。これらは、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）5］〜［期間−ＴＰ（５）7］と、実質的に同じ動作である。
【０１３７】
［期間−ＴＰ（３）5］（図１８の（Ｃ）参照）
次に、駆動トランジスタＴDrvに対する書込み処理を実行する。具体的には、映像信号書込みトランジスタＴSigのオン状態を維持し、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、映像信号出力回路１０２の動作に基づき、データ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSigとする。その結果、第１ノードＮＤ1の電位は、ＶSigへと上昇する。尚、映像信号書込みトランジスタＴSigを、一旦、オフ状態とし、映像信号書込みトランジスタＴSig、及び、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、データ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSigに変更し、その後、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態としてもよい。
【０１３８】
［期間−ＴＰ（３）5］において、第１ノードＮＤ1の電位が、ＶOfs-LからＶSigへと上昇する。このため、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を考慮すると、第２ノードＮＤ1の電位も、若干、上昇する。即ち、第２ノードＮＤ1の電位を、ＶOfs-L−Ｖth＋α・（ＶSig−ＶOfs-L）と表すことができる。但し、０＜α＜１であり、αの値は容量部Ｃ1、発光部ＥＬＰの寄生容量ＣELの値等により定まる。
【０１３９】
これによって、５Ｔｒ／１Ｃ駆動回路において説明したと同様に、第１ノードＮＤ1と第２ノードＮＤ2の電位差、即ち、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsとして、以下の式（３’）で説明した値を得ることができる。
【０１４０】
Ｖgs≒ＶSig−（ＶOfs-L−Ｖth）−α・（ＶSig−ＶOfs-L） （３’）
【０１４１】
即ち、３Ｔｒ／１Ｃ駆動回路においても、駆動トランジスタＴDrvに対する書込み処理において得られたＶgsは、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSig、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfs-Lのみに依存している。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１４２】
［期間−ＴＰ（３）6］（図１８の（Ｄ）参照）
その後、駆動トランジスタＴDrvの移動度μの大小に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の補正（移動度補正処理）を行う。具体的には、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）6］と同じ動作を行えばよい。尚、移動度補正処理を実行するための所定の時間（［期間−ＴＰ（３）6］の全時間ｔ0）は、表示装置の設計の際、設計値として予め決定しておけばよい。
【０１４３】
［期間−ＴＰ（３）7］（図１８の（Ｅ）参照）
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。そして、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）7］と同じ処理がなされ、第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を越えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、前述した式（５）にて得ることができるので、発光部ＥＬＰを流れる電流Ｉdsは、発光部ＥＬＰの閾値電圧Ｖth-EL、及び、駆動トランジスタＴDrvの閾値電圧Ｖthには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖth-ELの影響、及び、駆動トランジスタＴDrvの閾値電圧Ｖthの影響を受けない。加えて、駆動トランジスタＴDrvにおける移動度μのばらつきに起因したドレイン電流Ｉdsのばらつき発生を抑制することができる。
【０１４４】
そして、発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この時点は、［期間−ＴＰ（３）-1］の終わりに相当する。
【０１４５】
以上によって、発光部ＥＬＰ［第（ｎ，ｍ）番目の副画素］の発光の動作が完了する。
【実施例６】
【０１４６】
実施例６は、２Ｔｒ／１Ｃ駆動回路に関する。実施例６の駆動回路の概念図を図１９に示し、２Ｔｒ／１Ｃ駆動回路の等価回路図を図２０に示し、駆動のタイミングチャートを模式的に図２１に示し、各トランジスタのオン／オフ状態等を模式的に図２２の（Ａ）〜（Ｆ）に示す。
【０１４７】
この２Ｔｒ／１Ｃ駆動回路においては、前述した５Ｔｒ／１Ｃ駆動回路から、第１ノード初期化トランジスタＴND1、発光制御トランジスタＴEL_C、及び、第２ノード初期化トランジスタＴND2の３つのトランジスタが省略されている。即ち、この２Ｔｒ／１Ｃ駆動回路は、映像信号書込みトランジスタＴSig、及び、駆動トランジスタＴDrvの２つのトランジスタから構成され、更には、１つの容量部Ｃ1から構成されている。
【０１４８】
［駆動トランジスタＴDrv］
駆動トランジスタＴDrvの構成は、５Ｔｒ／１Ｃ駆動回路において説明した駆動トランジスタＴDrvの構成と同じであるので、詳細な説明は省略する。但し、駆動トランジスタＴDrvのドレイン領域は電流供給部１００に接続されている。尚、電流供給部１００からは、発光部ＥＬＰの発光を制御するための電圧ＶCC-H、及び、駆動トランジスタＴDrvのソース領域の電位を制御するための電圧ＶCC-Lが供給される。ここで、電圧ＶCC-H及びＶCC-Lの値として、
ＶCC-H＝ ２０ボルト
ＶCC-L＝−１０ボルト
を例示することができるが、これらの値に限定するものではない。
【０１４９】
［映像信号書込みトランジスタＴSig］
映像信号書込みトランジスタＴSigの構成は、５Ｔｒ／１Ｃ駆動回路において説明した映像信号書込みトランジスタＴSigの構成と同じであるので、詳細な説明は省略する。
【０１５０】
［発光部ＥＬＰ］
発光部ＥＬＰの構成は、５Ｔｒ／１Ｃ駆動回路において説明した発光部ＥＬＰの構成と同じであるので、詳細な説明は省略する。
【０１５１】
以下、２Ｔｒ／１Ｃ駆動回路の動作説明を行う。
【０１５２】
［期間−ＴＰ（２）-1］（図２１及び図２２の（Ａ）参照）
この［期間−ＴＰ（２）-1］は、例えば、前の表示フレームにおける動作であり、実質的に、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）-1］と同じ動作である。
【０１５３】
図２１に示す［期間−ＴＰ（２）0］〜［期間−ＴＰ（２）2］は、図６に示す［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］に対応する期間であり、次の書込み処理が行われる直前までの動作期間である。そして、５Ｔｒ／１Ｃ駆動回路と同様に、［期間−ＴＰ（２）0］〜［期間−ＴＰ（２）2］において、第（ｎ，ｍ）番目の発光部ＥＬＰは非発光状態にある。但し、２Ｔｒ／１Ｃ駆動回路の動作においては、図２１に示すように、［期間−ＴＰ（２）3］の他、［期間−ＴＰ（２）1］〜［期間−ＴＰ（２）2］も第ｍ番目の水平走査期間に包含される点が、５Ｔｒ／１Ｃ駆動回路の動作とは異なる。尚、説明の便宜のため、［期間−ＴＰ（２）1］の始期、及び、［期間−ＴＰ（２）3］の終期は、それぞれ、第ｍ番目の水平走査期間の始期、及び、終期に一致するものとして説明する。
【０１５４】
以下、［期間−ＴＰ（２）0］〜［期間−ＴＰ（２）2］の各期間について、説明する。尚、５Ｔｒ／１Ｃ駆動回路において説明したと同様に、［期間−ＴＰ（２）1］〜［期間−ＴＰ（２）3］の各期間の長さは、表示装置の設計に応じて適宜設定すればよい。
【０１５５】
［期間−ＴＰ（２）0］（図２２の（Ｂ）参照）
この［期間−ＴＰ（２）0］は、例えば、前の表示フレームから現表示フレームにおける動作である。即ち、この［期間−ＴＰ（２）0］は、前の表示フレームにおける第（ｍ＋ｍ’）番目の水平走査期間から、現表示フレームにおける第（ｍ−１）番目の水平走査期間までの期間である。そして、この［期間−ＴＰ（２）0］において、第（ｎ，ｍ）番目の発光部ＥＬＰは、非発光状態にある。ここで、［期間−ＴＰ（２）-1］から［期間−ＴＰ（２）0］に移る時点で、電流供給部１００から供給される電圧を、ＶCC-Hから電圧ＶCC-Lに切り替える。その結果、第２ノードＮＤ2（駆動トランジスタＴDrvのソース領域あるいは発光部ＥＬＰのアノード電極）の電位はＶCC-Lまで低下し、発光部ＥＬＰは非発光状態となる。また、第２ノードＮＤ2の電位低下に倣うように、浮遊状態の第１ノードＮＤ1（駆動トランジスタＴDrvのゲート電極）の電位も低下する。
【０１５６】
［期間−ＴＰ（２）1］（図２２の（Ｃ）参照）
そして、現表示フレームにおける第ｍ行目の水平走査期間が開始する。［期間−ＴＰ（２）1］の開始時、走査回路１０１の動作に基づき走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態とする。その結果、第１ノードＮＤ1の電位は、ＶOfs（例えば、０ボルト）となる。第２ノードＮＤ2の電位はＶCC-L（例えば、−１０ボルト）を保持する。
【０１５７】
上記の処理により、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶth以上となり、駆動トランジスタＴDrvはオン状態となる。
【０１５８】
［期間−ＴＰ（２）2］（図２２の（Ｄ）参照）
次に、閾値電圧キャンセル処理が行われる。即ち、映像信号書込みトランジスタＴSigのオン状態を維持したまま、電流供給部１００から供給される電圧を、ＶCC-Lから電圧ＶCC-Hに切り替える。その結果、第１ノードＮＤ1の電位は変化しないが（ＶOfs＝０ボルトを維持）、浮遊状態の第２ノードＮＤ2の電位は上昇し、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差が駆動トランジスタＴDrvの閾値電圧Ｖthに近づく。そして、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶthに達すると、駆動トランジスタＴDrvがオフ状態となる。具体的には、浮遊状態の第２ノードＮＤ2の電位が（ＶOfs−Ｖth＝−３ボルト）に近づき、最終的に（ＶOfs−Ｖth）となる。ここで、上述した式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。
【０１５９】
この［期間−ＴＰ（２）2］にあっては、第２ノードＮＤ2の電位は、例えば、最終的に、（ＶOfs−Ｖth）となる。即ち、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfsのみに依存して、第２ノードＮＤ2の電位は決定される。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。
【０１６０】
［期間−ＴＰ（２）3］（図２２の（Ｅ）参照）
次に、駆動トランジスタＴDrvに対する書込み処理、及び、駆動トランジスタＴDrvの移動度μの大小に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の補正（移動度補正処理）を行う。具体的には、映像信号書込みトランジスタＴSigのオン状態を維持したまま、映像信号出力回路１０２の動作に基づき、データ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSigとする。その結果、第１ノードＮＤ1の電位はＶSigへと上昇し、駆動トランジスタＴDrvはオン状態となる。尚、映像信号書込みトランジスタＴSigを、一旦、オフ状態とし、データ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSigに変更し、その後、走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態とすることで、駆動トランジスタＴDrvをオン状態としてもよい。
【０１６１】
５Ｔｒ／１Ｃ駆動回路において説明したと異なり、駆動トランジスタＴDrvのドレイン領域には電流供給部１００から電位ＶCC-Hが印加されているので、駆動トランジスタＴDrvのソース領域の電位は上昇する。所定の時間（ｔ0）が経過した後、走査線ＳＣＬをローレベルとすることによって、映像信号書込みトランジスタＴSigをオフ状態とし、第１ノードＮＤ1（駆動トランジスタＴDrvのゲート電極）を浮遊状態とする。尚、この［期間−ＴＰ（２）3］の全時間ｔ0は、第２ノードＮＤ2の電位が（ＶOfs−Ｖth＋ΔＶ）となるように、表示装置の設計の際、設計値として予め決定しておけばよい。
【０１６２】
この［期間−ＴＰ（２）3］にあっても、駆動トランジスタＴDrvの移動度μの値が大きい場合、駆動トランジスタＴDrvのソース領域における電位の上昇量ΔＶは大きく、駆動トランジスタＴDrvの移動度μの値が小さい場合、駆動トランジスタＴDrvのソース領域における電位の上昇量ΔＶは小さい。
【０１６３】
［期間−ＴＰ（２）4］（図２２の（Ｆ）参照）
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。そして、５Ｔｒ／１Ｃ駆動回路において説明した［期間−ＴＰ（５）7］と同じ処理がなされ、第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を越えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、前述した式（５）にて得ることができるので、発光部ＥＬＰを流れる電流Ｉdsは、発光部ＥＬＰの閾値電圧Ｖth-EL、及び、駆動トランジスタＴDrvの閾値電圧Ｖthには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖth-ELの影響、及び、駆動トランジスタＴDrvの閾値電圧Ｖthの影響を受けない。加えて、駆動トランジスタＴDrvにおける移動度μのばらつきに起因したドレイン電流Ｉdsのばらつき発生を抑制することができる。
【０１６４】
そして、発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この時点は、［期間−ＴＰ（２）-1］の終わりに相当する。
【０１６５】
以上によって、発光部ＥＬＰ［第（ｎ，ｍ）番目の副画素］の発光の動作が完了する。
【０１６６】
以上、本開示の表示装置及び電子機器を好ましい実施例に基づき説明したが、本開示の表示装置及び電子機器は、これらの実施例に限定するものではない。実施例において説明した表示装置や駆動回路の構成、構造は例示であり、適宜、変更することができるし、駆動方法も例示であり、適宜、変更することができる。例えば、２Ｔｒ／１Ｃ駆動回路の動作における［期間−ＴＰ（２）3］を２つの期間、［期間−ＴＰ（２）3］及び［期間−ＴＰ（２）’3］に分割し、［期間−ＴＰ（２）3］において、前述したとおり、映像信号書込みトランジスタＴSigを、一旦、オフ状態とし、データ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための駆動信号（輝度信号）ＶSigに変更し、その後、［期間−ＴＰ（２）’3］において、走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態とすることで、駆動トランジスタＴDrvをオン状態としてもよい。実施例においては、各種トランジスタをｎチャネル型として説明したが、場合によっては、ｐチャネル型のトランジスタから駆動回路の一部あるいは全てを構成してもよい。また、本開示の表示装置は、例えば、テレビジョン受像機やデジタルカメラを構成するモニター装置、ビデオカメラを構成するモニター装置、パーソナルコンピュータを構成するモニター装置、ＰＤＡ（携帯情報端末，Personal Digital Assistant）、携帯電話機やスマートホン、携帯型の音楽プレーヤ、ゲーム機、電子ブック、電子辞書における各種表示部、電子ビューファインダー（Electronic View Finder，ＥＶＦ）や頭部装着型ディスプレイ（Head Mounted Display，ＨＭＤ）に適用することができる。即ち、本開示の電子機器として、テレビジョン受像機やデジタルカメラ、ビデオカメラ、パーソナルコンピュータ、ＰＤＡ、携帯電話機やスマートホン、携帯型の音楽プレーヤ、ゲーム機、電子ブック、電子辞書、電子ビューファインダーや頭部装着型ディスプレイを挙げることができ、これらの電子機器に本開示の表示装置が備えられている。実施例においては、表示部を、専ら、有機エレクトロルミネッセンス発光部から構成されているとして説明したが、発光部は、その他、無機エレクトロルミネッセンス発光部、ＬＥＤ発光部、半導体レーザー発光部等の自発光型の発光部から構成することもできる。
【符号の説明】
【０１６７】
１・・・発光素子、１０・・・半導体基板、１１・・・第１ウエル、１２・・・第２ウエル、１３・・・第３ウエル、１４・・・第４ウエル、１５・・・素子分離領域、２１・・・駆動トランジスタのゲート電極、２２・・・駆動トランジスタのゲート絶縁層、２３・・・駆動トランジスタのゲートサイドウオール、２４・・・駆動トランジスタの一方のソース／ドレイン領域、２５・・・駆動トランジスタの他方のソース／ドレイン領域、２６・・・接続領域、３１・・・映像信号書込みトランジスタのゲート電極、３２・・・映像信号書込みトランジスタのゲート絶縁層、３３・・・映像信号書込みトランジスタのゲートサイドウオール、３４・・・映像信号書込みトランジスタの一方のソース／ドレイン領域、３５・・・映像信号書込みトランジスタの他方のソース／ドレイン領域、４１・・・容量部を構成する一方の電極、４２・・・容量部を構成する他方の電極、４３・・・容量部を構成する誘電体層（絶縁層）、５１・・・発光部のアノード電極、５２・・・有機材料層、５３・・・発光部のカソード電極、６１，６２，６３，６４，６５，６６，６７・・・絶縁層あるいは層間絶縁層、７０・・・コンタクトホール及びコンタクトパッド、７１・・・コンタクトホール、１００・・・電流供給部、１０１・・・走査回路、１０２・・・映像信号出力回路、１０３・・・発光制御トランジスタ制御回路、１０４・・・第１ノード初期化トランジスタ制御回路、１０５・・・第２ノード初期化トランジスタ制御回路、ＴDrv・・・駆動トランジスタ、ＴSig・・・映像信号書込みトランジスタ、ＴEL_C・・・発光制御トランジスタ、ＴND1・・・第１ノード初期化トランジスタ、ＴND2・・・第２ノード初期化トランジスタ、Ｃ1・・・容量部（コンデンサ部、保持容量）、ＣEL・・・発光部の寄生容量、ＥＬＰ・・・発光部（有機エレクトロルミネッセンス発光部）、ＮＤ1・・・第１ノード、ＮＤ2・・・第２ノード、ＣＳＬ・・・電流供給線、ＳＣＬ・・・走査線、ＤＴＬ・・・データ線、ＣＬEL_C・・・発光制御トランジスタ制御線、ＡＺND1・・・第１ノード初期化トランジスタ制御線、ＡＺND2・・・第２ノード初期化トランジスタ制御線
【特許請求の範囲】
【請求項１】
それぞれが、発光部、及び、発光部を駆動するための駆動回路を備えた発光素子を、複数、有する表示装置であって、
駆動回路は、少なくとも、
（Ａ）ソース／ドレイン領域、チャネル形成領域及びゲート電極を備えた駆動トランジスタ、
（Ｂ）ソース／ドレイン領域、チャネル形成領域及びゲート電極を備えた映像信号書込みトランジスタ、並びに、
（Ｃ）容量部、
から構成されており、
駆動トランジスタにおいて、
（Ａ−１）一方のソース／ドレイン領域は、電流供給線に接続されており、
（Ａ−２）他方のソース／ドレイン領域は、発光部に接続され、且つ、容量部の一端に接続されており、第２ノードを構成し、
（Ａ−３）ゲート電極は、映像信号書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、容量部の他端に接続されており、第１ノードを構成し、
映像信号書込みトランジスタにおいて、
（Ｂ−１）一方のソース／ドレイン領域は、データ線に接続されており、
（Ｂ−２）ゲート電極は、走査線に接続されており、
駆動トランジスタは、第１導電型のシリコン半導体基板に形成された第２導電型の第１ウエル内に形成された第１導電型の第２ウエル内に形成されており、
映像信号書込みトランジスタは、第１導電型のシリコン半導体基板に形成されており、
駆動トランジスタの他方のソース／ドレイン領域と第２ウエルとは電気的に接続されている表示装置。
【請求項２】
映像信号書込みトランジスタは、第１導電型のシリコン半導体基板に形成された第１導電型の第３ウエル内に形成されており、
第３ウエルは、全ての発光素子において同じ電位とされる請求項１に記載の表示装置。
【請求項３】
第１ウエルは、発光素子毎に電気的に分離されている請求項１又は請求項２に記載の表示装置。
【請求項４】
請求項１乃至請求項３のいすれか１項に記載の表示装置を備えた電子機器。
【請求項１】
それぞれが、発光部、及び、発光部を駆動するための駆動回路を備えた発光素子を、複数、有する表示装置であって、
駆動回路は、少なくとも、
（Ａ）ソース／ドレイン領域、チャネル形成領域及びゲート電極を備えた駆動トランジスタ、
（Ｂ）ソース／ドレイン領域、チャネル形成領域及びゲート電極を備えた映像信号書込みトランジスタ、並びに、
（Ｃ）容量部、
から構成されており、
駆動トランジスタにおいて、
（Ａ−１）一方のソース／ドレイン領域は、電流供給線に接続されており、
（Ａ−２）他方のソース／ドレイン領域は、発光部に接続され、且つ、容量部の一端に接続されており、第２ノードを構成し、
（Ａ−３）ゲート電極は、映像信号書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、容量部の他端に接続されており、第１ノードを構成し、
映像信号書込みトランジスタにおいて、
（Ｂ−１）一方のソース／ドレイン領域は、データ線に接続されており、
（Ｂ−２）ゲート電極は、走査線に接続されており、
駆動トランジスタは、第１導電型のシリコン半導体基板に形成された第２導電型の第１ウエル内に形成された第１導電型の第２ウエル内に形成されており、
映像信号書込みトランジスタは、第１導電型のシリコン半導体基板に形成されており、
駆動トランジスタの他方のソース／ドレイン領域と第２ウエルとは電気的に接続されている表示装置。
【請求項２】
映像信号書込みトランジスタは、第１導電型のシリコン半導体基板に形成された第１導電型の第３ウエル内に形成されており、
第３ウエルは、全ての発光素子において同じ電位とされる請求項１に記載の表示装置。
【請求項３】
第１ウエルは、発光素子毎に電気的に分離されている請求項１又は請求項２に記載の表示装置。
【請求項４】
請求項１乃至請求項３のいすれか１項に記載の表示装置を備えた電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【公開番号】特開２０１３−４４８９０（Ｐ２０１３−４４８９０Ａ）
【公開日】平成２５年３月４日（２０１３．３．４）
【国際特許分類】
【出願番号】特願２０１１−１８１７９７（Ｐ２０１１−１８１７９７）
【出願日】平成２３年８月２３日（２０１１．８．２３）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２５年３月４日（２０１３．３．４）
【国際特許分類】
【出願日】平成２３年８月２３日（２０１１．８．２３）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]