表示装置
【課題】駆動電流を一定に維持する駆動信号一定化回路構成を具備する画素回路を備えた有機ＥＬ表示装置において、駆動トランジスタのゲート端側に設けられる各スイッチングトランジスタのカップリングノイズを起因とする駆動信号の変動を抑制する。
【解決手段】スイッチングトランジスタの内の少なくとも１つの制御入力端子用の電極やチャネルのサイズが、他のスイッチングトランジスタの制御入力端子用の電極やチャネルのサイズよりも小さく設定されているものとする。あるいは、スイッチングトランジスタの内の少なくとも１つを構成する絶縁層の厚さが、他のスイッチングトランジスタを構成する絶縁層の厚さよりも厚く設定されているものとする。特に、同一列の各画素回路に選択的に輝度情報に応じた信号を供給するトランスファーゲート構成のアナログスイッチについて、低階調時により多くの動作電流が流れる方のトランジスタに適用する。
【解決手段】スイッチングトランジスタの内の少なくとも１つの制御入力端子用の電極やチャネルのサイズが、他のスイッチングトランジスタの制御入力端子用の電極やチャネルのサイズよりも小さく設定されているものとする。あるいは、スイッチングトランジスタの内の少なくとも１つを構成する絶縁層の厚さが、他のスイッチングトランジスタを構成する絶縁層の厚さよりも厚く設定されているものとする。特に、同一列の各画素回路に選択的に輝度情報に応じた信号を供給するトランスファーゲート構成のアナログスイッチについて、低階調時により多くの動作電流が流れる方のトランジスタに適用する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素回路（画素とも称される）が行列状に配列された画素アレイ部を有する表示装置に関する。より詳細には、駆動信号の大小によって輝度が変化する電気光学素子を表示素子として有する画素回路が行列状に配置されてなり、画素回路ごとに能動素子を有して当該能動素子によって画素単位で表示駆動が行なわれる表示装置に関する。
【背景技術】
【０００２】
画素の表示素子として、印加される電圧や流れる電流によって輝度が変化する電気光学素子を用いた表示装置がある。たとえば、印加される電圧によって輝度が変化する電気光学素子としては液晶表示素子が代表例であり、流れる電流によって輝度が変化する電気光学素子としては、有機エレクトロルミネッセンス（Organic Electro Luminescence, 有機ＥＬ, Organic Light Emitting Diode, OLED；以下、有機ＥＬと記す） 素子が代表例である。後者の有機ＥＬ素子を用いた有機ＥＬ表示装置は、画素の表示素子として、自発光素子である電気光学素子を用いたいわゆる自発光型の表示装置である。
【０００３】
液晶表示素子を用いた液晶表示装置や有機ＥＬ素子を用いた有機ＥＬ表示装置を始めとする電気光学素子を用いた表示装置においては、その駆動方式として、単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が単純であるものの、大型でかつ高精細の表示装置の実現が難しいなどの問題がある。
【０００４】
このため、近年、画素内部の発光素子に供給する画素信号を、同様に画素内部に設けた能動素子、たとえば絶縁ゲート型電界効果トランジスタ（一般には、薄膜トランジスタ(Thin Film Transistor ;ＴＦＴ)をスイッチングトランジスタとして使用して制御するアクティブマトリクス方式の開発が盛んに行なわれている。
【０００５】
ここで、電気光学素子を発光させる際には、入力画像信号をスイッチングトランジスタで駆動トランジスタのゲート端（制御入力端子）に設けられた画素容量に取り込み、取り込んだ入力画像信号に応じた駆動信号を電気光学素子に供給する。たとえば、有機ＥＬ表示装置では、入力画像信号に応じた駆動信号（電圧信号）を駆動トランジスタで電流信号に変換して、その駆動電流を有機ＥＬ素子に供給するのである。
【０００６】
このとき、電気光学素子の発光輝度が不変であるためには、入力画像信号に応じて画素容量に取り込まれ保持される駆動信号が一定であることが重要となる。たとえば、有機ＥＬ素子の発光輝度が不変であるためには、入力画像信号に応じた駆動電流が一定であることが重要となる。このため、たとえば、有機ＥＬ素子用の画素回路として、駆動電流を一定にするための仕組みが種々検討されている（たとえば特許文献１を参照）。
【０００７】
【特許文献１】特開２００５−３４５７２２号公報
【０００８】
たとえば、特許文献１に記載の仕組みでは、駆動トランジスタとしてｐチャネル型やｎチャネル型のものを使用した場合でも、有機ＥＬ素子の電流−電圧特性に経時変化があった場合や駆動トランジスタの閾電圧にばらつきや経時変化があった場合でも駆動電流を一定にするための仕組みが提案されている。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、駆動トランジスタの制御入力端子側に設けられる各種のスイッチングトランジスタでのカップリングノイズが大きいと、画素容量に保持されている電圧がカップリングノイズの大小によって変動してしまう。その結果、特許文献１に記載の仕組みを適用したとしても、スイッチングトランジスタのカップリングノイズによる電位変動のため、駆動信号（本例では駆動電流）が変動してしまい、発光輝度を一定に維持することができなくなる。この現象のレベルが、画素ごとに異なると、表示画像としては、ザラツキのある画像になってしまう。また、そのカップリングノイズが、画素配列と相関性を持って現われると、スジ状のノイズとなり、視覚的にも目立つようになる。
【００１０】
本発明は、上記事情に鑑みてなされたものであり、駆動トランジスタの制御入力端子側に設けられる各種のスイッチングトランジスタのカップリングノイズを起因とする駆動信号の変動を抑制することのできる仕組みを提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係る表示装置においては、先ず、駆動信号に基づいて発光する電気光学素子と、電気光学素子に駆動信号を供給する駆動トランジスタとを具備した画素回路が行列状に配置されている画素アレイ部と、駆動トランジスタの制御入力端子側に設けられたスイッチングトランジスタとを備えたものとする。
【００１２】
そして、スイッチングトランジスタの内の少なくとも１つについて、その制御入力端子用の電極やチャネルのサイズが、他のスイッチングトランジスタの制御入力端子用の電極やチャネルのサイズよりも小さく設定されているものとする。あるいは、スイッチングトランジスタの内の少なくとも１つを構成する絶縁層の厚さが、他のスイッチングトランジスタを構成する絶縁層の厚さよりも厚く設定されているものとする。
【００１３】
トランジスタに形成される寄生容量は、ゲート電極やチャネルのサイズに比例し、また、絶縁層の厚さに反比例する。よって、スイッチングトランジスタに形成される寄生容量ができるだけ小さくなるように設定するには、ゲート電極やチャネルのサイズを小さくするか、もしくは、絶縁層の厚さを厚くするのが有効である。本願発明は、この点に着目してなされたものである。このうち、トランジスタのゲート電極やチャネルのサイズを変更することが、コスト的にも時間的にも有効である。
【発明の効果】
【００１４】
本発明によれば、トランジスタのゲート電極やチャネルのサイズを小さくするか、もしくは、絶縁層の厚さを厚くするようにしたので、トランジスタに形成される寄生容量によって生じるカップリングノイズを起因とする駆動信号の変動を抑制することができる。
【００１５】
その結果、電気光学素子に供給される駆動信号を一定に維持することができ、電気光学素子の発光輝度を一定に保つことができる。ザラツキノイズや縦すじノイズなどのカップリングノイズ起因の画質劣化をなくすことができ、均一な画質を得ることが可能となる。
【発明を実施するための最良の形態】
【００１６】
以下、図面を参照して本発明の実施形態について詳細に説明する。
【００１７】
＜表示装置の全体概要＞
図１は、本発明に係る表示装置の一実施形態であるアクティブマトリクス型表示装置の構成の概略を示すブロック図である。本実施形態では、たとえば画素の表示素子として有機ＥＬ素子を、能動素子としてポリシリコン薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）をそれぞれ用い、薄膜トランジスタを形成した半導体基板上に有機ＥＬ素子を形成してなるアクティブマトリクス型有機ＥＬディスプレイ（以下「有機ＥＬ表示装置」と称する）に適用した場合を例に採って説明する。
【００１８】
なお、以下においては、画素の表示素子として有機ＥＬ素子を例に具体的に説明するが、これは一例であって、対象となる表示素子は有機ＥＬ素子に限らない。一般的に電流駆動で発光する発光素子の全てに、後述する全ての実施形態が同様に適用できる。
【００１９】
図１に示すように、有機ＥＬ表示装置１は、複数の表示素子としての有機ＥＬ素子（図示せず）を持った画素回路（画素とも称される）１１０が表示アスペクト比である縦横比がＸ：Ｙ（たとえば９：１６）の有効映像領域を構成するように配置されたパネル部１００と、このパネル部１００を駆動制御する種々のパルス信号を発するパネル制御部の一例である駆動信号生成部２００と、映像信号処理部３００を備えている。駆動信号生成部２００と映像信号処理部３００とは、１チップのＩＣ（Integrated Circuit；半導体集積回路）に内蔵されている。
【００２０】
パネル部１００は、基板１０１の上に、画素回路Ｐがｎ行×ｍ列のマトリクス状に配列された画素アレイ部１０２と、画素回路Ｐを垂直方向に走査する垂直駆動部１０３と、画素回路Ｐを水平方向に走査する水平駆動部（水平セレクタあるいはデータ線駆動部とも称される）１０６と、外部接続用の端子部（パッド部）１０８などが集積形成されている。すなわち、垂直駆動部１０３や水平駆動部１０６などの周辺駆動回路が、画素アレイ部１０２と同一の基板１０１上に形成された構成となっている。
【００２１】
垂直駆動部１０３としては、たとえば、書込走査部（ライトスキャナＷＳ；Write Scan）１０４や駆動走査部（ドライブスキャナＤＳ；Drive Scan）１０５（図では両者を一体的に示している）と、２つの閾値＆移動度補正走査部１１４，１１５（図では両者を一体的に示している）とを有する。
【００２２】
画素アレイ部１０２は、一例として、図示する左右方向の一方側もしくは両側から書込走査部１０４、駆動走査部１０５、閾値＆移動度補正走査部１１４，１１５で駆動され、かつ図示する上下方向の一方側もしくは両側から水平駆動部１０６で駆動されるようになっている。
【００２３】
端子部１０８には、有機ＥＬ表示装置１の外部に配された駆動信号生成部２００から、種々のパルス信号が供給されるようになっている。また同様に、映像信号処理部３００から映像信号Ｖsig が供給されるようになっている。
【００２４】
一例としては、垂直駆動用のパルス信号として、垂直方向の書込み開始パルスの一例であるシフトスタートパルスSPDS，SPWSや垂直走査クロックCKDS，CKWSなど必要なパルス信号が供給される。また、閾値や移動度を補正するためのパルス信号として、垂直方向の閾値検知開始パルスの一例であるシフトスタートパルスSPAZ１，SPAZ２や垂直走査クロックCKAZ１，CKAZ２など必要なパルス信号が供給される。また、水平駆動用のパルス信号として、水平方向の書込み開始パルスの一例である水平スタートパルスSPH や水平走査クロックCKH など必要なパルス信号が供給される。
【００２５】
端子部１０８の各端子は、配線１０９を介して、垂直駆動部１０３や水平駆動部１０６に接続されるようになっている。たとえば、端子部１０８に供給された各パルスは、必要に応じて図示を割愛したレベルシフタ部で電圧レベルを内部的に調整した後、バッファを介して垂直駆動部１０３の各部や水平駆動部１０６に供給される。
【００２６】
画素アレイ部１０２は、図示を割愛するが（詳細は後述する）、表示素子としての有機ＥＬ素子に対して画素トランジスタが設けられた画素回路Ｐが行列状に２次元配置され、この画素配列に対して行ごとに走査線が配線されるとともに、列ごとに信号線が配線された構成となっている。
【００２７】
たとえば、画素アレイ部１０２には、走査線（ゲート線）１０４WS，１０５DSや閾値＆移動度補正走査線１１４AZ，１１５AZと信号線（データ線）１０６HSが形成されている。両者の交差部分には図示を割愛した有機ＥＬ素子とこれを駆動する薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）が形成される。有機ＥＬ素子と薄膜トランジスタの組み合わせで画素回路Ｐを構成する。
【００２８】
具体的には、マトリクス状に配列された各画素回路Ｐに対しては、書込走査部１０４によって書込駆動パルスWSで駆動されるｎ行分の書込走査線１０４WS_1〜１０４WS_nおよび駆動走査部１０５によって走査駆動パルスDSで駆動されるｎ行分の駆動走査線１０５DS_1〜１０５DS_n、また第１の閾値キャンセル走査部１１４によって閾値＆移動度補正パルスAZ１で駆動されるｎ行分の閾値＆移動度補正走査線１１４AZ_1〜１１４AZ_nおよび第２の閾値キャンセル走査部１１５によって閾値＆移動度補正パルスAZ２で駆動されるｎ行分の閾値＆移動度補正走査線１１５AZ_1〜１１５AZ_nが画素行ごとに配線される。
【００２９】
書込走査部１０４および駆動走査部１０５は、駆動信号生成部２００から供給される垂直駆動系のパルス信号に基づいて、各走査線１０５DS，１０４WSを介して各画素回路Ｐを順次選択する。水平駆動部１０６は、駆動信号生成部２００から供給される水平駆動系のパルス信号に基づいて、選択された画素回路Ｐに対し信号線１０６HSを介して画像信号を書き込む。
【００３０】
垂直駆動部１０３の各部は線順次で画素アレイ部１０２を走査するとともに、これに同期して水平駆動部１０６が、画像信号を１水平ライン分について水平方向に順番に（つまり画素ごとに）、もしくは１水平ライン分を同時に、画素アレイ部１０２に書き込む。前者は全体として点順次駆動となり、後者は全体として線順次駆動となる。
【００３１】
点順次駆動に対応する場合、水平駆動部１０６は、シフトレジスタやサンプリングスイッチ（水平スイッチ）などによって構成されており、映像信号処理部３００から入力される画素信号を、垂直駆動部１０３の各部によって選択された行の各画素回路Ｐに対して、画素単位で書き込む。つまり、垂直走査による選択行の各画素回路Ｐに対して映像信号を画素単位で書き込む点順次駆動を行なう。
【００３２】
一方、線順次駆動に対応する場合、水平駆動部１０６は、全列の信号線１０６HS上に設けられた図示を割愛したスイッチを一斉にオンさせるドライバ回路を備えて構成され、映像信号処理部３００から入力される画素信号を、垂直駆動部１０３によって選択された行の１ライン分の全ての画素回路Ｐに同時に書き込むべく、全列の信号線１０６HS上に設けられた図示を割愛したスイッチを一斉にオンさせる。
【００３３】
なお、水平駆動部１０６の点順駆動や線順次駆動に対応した回路構成例については後述する。
【００３４】
垂直駆動部１０３の各部は、論理ゲートの組合せ（ラッチも含む）によって構成され、画素アレイ部１０２の各画素回路Ｐを行単位で選択する。なお、図１では、画素アレイ部１０２の一方側にのみ垂直駆動部１０３を配置する構成を示しているが、画素アレイ部１０２を挟んで左右両側に垂直駆動部１０３を配置する構成を採ることも可能である。
【００３５】
同様に、図１では、画素アレイ部１０２の一方側にのみ水平駆動部１０６を配置する構成を示しているが、画素アレイ部１０２を挟んで上下両側に水平駆動部１０６を配置する構成を採ることも可能である。
【００３６】
＜点順次駆動方式の概要＞
図２は、図１に示した有機ＥＬ表示装置１において、点順次駆動方式に対応した水平駆動部１０６の回路構成の一例を示す図である。この点順次駆動対応の水平駆動部１０６は、クロックドライブ方式を採用した構成となっている。
【００３７】
具体的には、点順次駆動方式に対応した水平駆動部１０６は、入力される映像信号Ｖsig を１Ｈごとに順次サンプリングし、垂直駆動部１０３によって行単位で選択される各画素回路Ｐに対して書き込む処理を行なうためのものであり、図２においては、水平シフトレジスタ６１０と、インバータ群６２０と、ビデオライン（本例の場合ソースバスラインである）６３０と、画素回路Ｐの列分のアナログスイッチ６４２を具備したサンプリングスイッチ群６４０とを有する構成となっている。
【００３８】
水平シフトレジスタ６１０は、図示を割愛したシフト段(転送段)からなり、駆動信号生成部２００から供給される水平スタートパルスSPH が与えられると、駆動信号生成部２００から供給される互いに水平走査クロックCKH に同期してシフト動作を行なう。
【００３９】
シフト段には、転送スイッチやＤ型フリップフロップなどで構成されるラッチ回路（シフトレジスタ）が設けられ、それが画素回路Ｐの列数に応じた個数だけ多段接続されることでシフトレジスタ群が構成される。
【００４０】
これにより、水平シフトレジスタ６１０の各シフト段からは、水平走査クロックCKH の周期と同じパルス幅を持つシフトパルスＶh1〜Ｖhmが水平走査クロックCKH ごとに順次出力される。これらシフトパルスＶh1〜Ｖhmは、そのままでアナログスイッチ６４２のＳＷトランジスタ６４２Ｎに与えられるとともに、インバータ群６２０のインバータ６２２により論理反転されてシフトパルスｘＶh1〜ｘＶhmとされてからアナログスイッチ６４２のＳＷトランジスタ６４２Ｐに与えられる。
【００４１】
なお、シフト段が画素回路Ｐの列数に応じた個数だけ多段接続されるのは、モノクロ表示用の場合であり、有機ＥＬ表示装置１をカラー画像表示用とする場合には、ビデオライン６３０には、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色対応のビデオライン６３０Ｒ，６３０Ｇ，６３０Ｂが設けられ、この各色対応のビデオライン６３０Ｒ，６３０Ｇ，６３０Ｂに各色のアナログ映像信号Ｖsig_Ｒ，Ｖsig_Ｇ，Ｖsig_Ｂが独立に供給され、赤、緑、青３つの画素への同時書き込みを行なうようにする。
【００４２】
サンプリングスイッチ群６４０を構成する各アナログスイッチ６４２は、相補性回路技術で形成されたＣＭＯＳ構造の極性の異なる２つのＣＭＯＳのＳＷトランジスタ６４２Ｎ，６４２Ｐを、ソース端Ｓ同士とドレイン端Ｄ同士を接続した、いわゆるトランスファーゲート構成を採っている。アナログスイッチ６４２の入力端（ソース端Ｓ側）は、ビデオライン６３０に接続される。アナログスイッチ６４２の出力端（ドレイン端Ｄ側）は、信号線１０６HSに接続される。
【００４３】
ＳＷトランジスタ６４２Ｎ，６４２Ｐからなるアナログスイッチ６４２は、ＳＷトランジスタ６４２Ｎのゲート端ＧがＨレベルで、かつ、ＳＷトランジスタ６４２Ｐのゲート端ＧがＬレベルのときにオンすることにより、ソース端Ｓ側に入力される画素信号Ｖsig の状態をドレイン端Ｄ側に出力する。
【００４４】
アナログスイッチ６４２としては、原理的には、ＳＷトランジスタ６４２Ｎ，６４２Ｐのどちらか一方のみのｎチャネル型のＭＯＳトランジスタやｐチャネル型のＭＯＳトランジスタによるスイッチでもよいが、その場合、閾電圧Ｖthの問題があるため、本実施形態では、ｎチャネル型およびｐチャネル型の両方を組み合わせて利用したＣＭＯＳスイッチを採用している。
【００４５】
ここで、点順次駆動方式に対応するべく、アナログスイッチ６４２は、ＳＷトランジスタ６４２Ｎのゲート端Ｇ（制御入力端子）がシフトパルスＶh1〜Ｖhmの入力端に対応し、、ＳＷトランジスタ６４２Ｐのゲート端Ｇ（制御入力端子）がシフトパルスｘＶh1〜ｘＶhmの入力端に対応する。そして、ＳＷトランジスタ６４２Ｎ，６４２Ｐからなるアナログスイッチ６４２の入力（ソース端Ｓ側）には、ビデオライン６３０からの画素信号Ｖsig が供給される。
【００４６】
なお、図示のように、カラー画像表示用とする場合には、色対応のアナログスイッチ６４２Ｒ，６４２Ｇ，６４２Ｂは、各ＳＷトランジスタ６４２Ｎのゲート端Ｇ同士が共通に接続されシフトパルスＶh1〜Ｖhmが入力され、各ＳＷトランジスタ６４２Ｐのゲート端Ｇ同士が共通に接続されシフトパルスｘＶh1〜ｘＶhmが入力される。そして、各色対応のビデオライン６３０Ｒ，６３０Ｇ，６３０Ｂからのアナログ映像信号Ｖsig_Ｒ，Ｖsig_Ｇ，Ｖsig_Ｂが、色対応のアナログスイッチ６４２Ｒ，６４２Ｇ，６４２Ｂの入力（ソース端Ｓ側）に独立に供給される。
【００４７】
このように、サンプリングスイッチ群６４０の各アナログスイッチ６４２は、映像信号処理部３００から供給される映像信号Ｖsig を伝送するビデオライン６３０に各一端（ゲート端Ｇ）が接続されており、サンプリングパルスＶh1〜Ｖhm，ｘＶh1〜ｘＶhmに応答して順にオン状態になることによって映像信号Ｖsig をサンプリングし、画素アレイ部１０２の信号線１０６HS_1〜１０６HS_mに供給する。つまり、水平シフトレジスタ６１０からサンプリングパルスＶh1〜Ｖhmが出力されると、これに応答して順にオン状態となることにより、ビデオライン６３０を通して入力される映像信号Ｖsig を順次サンプリングして信号線１０６HS_1〜１０６HS_mに供給する。
【００４８】
このように、本構成例では、水平シフトレジスタ６１０にて、水平スタートパルスSPH を水平走査クロックCKH に同期して段ごとに順次シフトする動作を行なうことにより、所定期間だけＨレベルのシフトパルスＶh1〜Ｖhmを出力し、このシフトパルスＶh1〜Ｖhmによって、信号線１０６HS_1〜１０６HS_mにそれぞれ接続されるアナログスイッチ６４２が、順次に所定期間だけオンする。この動作によって、アナログ映像信号（画素信号Ｖsig ）が、所定期間だけ信号線１０６HS_1〜１０６HS_mに順次印加されるため、画素回路Ｐの点順次駆動（点順次アドレス）が実現される。
【００４９】
なおここで示した水平シフトレジスタ６１０とサンプリングスイッチ群６４０の構成例は一例に過ぎず、水平走査クロックCKH で画素回路Ｐに画素信号Ｖsig の書込みを行なうことができる構成を少なくとも備えていればよく、様々な変更が可能である。もちろん、画素アレイ部１０２の画素回路Ｐを水平方向に複数ブロックに分けて同時書込みを行なうブロック構成とすることもできる。
【００５０】
＜線順次駆動方式の概要＞
図３は、図１に示した有機ＥＬ表示装置１において、線順次駆動方式に対応した水平駆動部１０６として、ソースドライブ方式を採用した構成とする場合の構成例を示す図である。線順次駆動では、１ライン分の画素回路Ｐ（たとえば図１において１行目のＰ_１，１、Ｐ_１，２、…、Ｐ_１，ｍの全て）を同時に駆動する。換言すれば、１ライン分の画素回路Ｐに同時にアナログ階調電圧を書き込む。
【００５１】
このような線順次駆動方式に対応した水平駆動部１０６としては、図３に示すように、ソースドライバ６１２と、ｎチャネル型用とｐチャネル型用とに対応した信号選択ライン６３２ｎ，６３２ｐの対でなる信号選択ライン（本例の場合もソースバスラインである）６３２と、画素回路Ｐの列分のアナログスイッチ６４２を具備したサンプリングスイッチ群６４０とを有する構成となっている。
【００５２】
ソースドライバ６１２は、アナログスイッチ６４２へ画素信号Ｖsig に応じた駆動電流を供給する。
【００５３】
アナログスイッチ６４２の構成は、点順次駆動方式に対応した水平駆動部１０６で採用したものと同じであり、ＳＷトランジスタ６４２Ｎ，６４２Ｐを、ソース端Ｓ同士とドレイン端Ｄ同士を接続したトランスファーゲート構成を採っている。
【００５４】
点順次駆動方式に対応する場合と同様に、ＳＷトランジスタ６４２Ｎ，６４２Ｐからなるアナログスイッチ６４２は、ＳＷトランジスタ６４２Ｎのゲート端Ｇがソース端Ｓに対してＨレベルで、かつ、ＳＷトランジスタ６４２Ｐのゲート端Ｇがソース端Ｓに対してＬレベルのときにオンすることにより、ソース端Ｓ側に入力される画素信号Ｖsig の状態をドレイン端Ｄ側に出力する。
【００５５】
ＳＷトランジスタ６４２Ｎ，６４２Ｐからなるアナログスイッチ６４２_1〜６４２_mの入力（ソース端Ｓ側）には、ソースドライバ６１２からの所定電位の画素信号Ｖsig （駆動電流）が供給される。
【００５６】
ここで、点順次駆動方式に対応する場合との違いは、ＳＷトランジスタ６４２Ｎのゲート端Ｇには、信号選択ライン６３２ｎから信号選択パルス selが供給され、ＳＷトランジスタ６４２Ｐのゲート端Ｇには、信号選択ライン６３２ｐから信号選択パルス selを論理反転した信号選択パルスxselが供給される。
【００５７】
なお、図示のように、カラー画像表示用とする場合には、色対応のアナログスイッチ６４２Ｒ，６４２Ｇ，６４２Ｂは、各ＳＷトランジスタ６４２Ｎのソース端Ｓ同士が共通に接続され画素信号Ｖsig が共通に入力される。色別でない点が点順次駆動方式と異なる。
【００５８】
また、各色対応の信号選択ライン６３２ｎＲ，６３２ｎＧ，６３２ｎＢからの信号選択パルスsel_Ｒ，sel_Ｇ，sel_Ｂが、色対応のアナログスイッチ６４２Ｒ，６４２Ｇ，６４２ＢにおけるＳＷトランジスタ６４２Ｎのゲート端Ｇに供給され、各色対応の信号選択ライン６３２ｐＲ，６３２ｐＧ，６３２ｐＢからの信号選択パルスxsel_Ｒ ，xsel_Ｇ ，xsel_Ｂ が、色対応のアナログスイッチ６４２Ｒ，６４２Ｇ，６４２ＢにおけるＳＷトランジスタ６４２Ｐのゲート端Ｇに供給される。
【００５９】
アナログスイッチ６４２の各ＳＷトランジスタ６４２Ｎ，６４２Ｐのケート端Ｇに印加しているパルスは、タイミングは点順次駆動方式のときと異なるが、画素信号Ｖsig を選択的に信号線１０６HSに供給するためのものであるという点においては、線順次も点順次も同じである。
【００６０】
＜画素回路；第１実施形態（第１例）＞
図４は、図１に示した有機ＥＬ表示装置１を構成する画素回路Ｐの第１実施形態の第１例を示す図である。なお、パネル部１００の基板１０１上において画素回路Ｐの周辺部に設けられた垂直駆動部１０３と水平駆動部１０６も合わせて示している。
【００６１】
第１実施形態の画素回路Ｐは、基本的にｎチャネル型の薄膜電界効果トランジスタで駆動トランジスタ１２１が構成されている点に特徴を有する。また、第１実施形態の画素回路Ｐは、トランジスタの閾電圧および／または移動度のばらつきを補正する閾電圧＆移動度補正回路を備える点に特徴を有する。
【００６２】
また、第１実施形態の第１例の画素回路Ｐにおいては、駆動トランジスタ１２１の他に走査用に２つのスイッチングトランジスタ（発光制御トランジスタ１２２およびサンプリングトランジスタ１２５）を使用するとともに、有機ＥＬ素子１２７の経時劣化や駆動トランジスタ１２１の特性変動（たとえば閾電圧や移動度などのばらつきや変動）による駆動電流Ｉdsに与える影響を防ぐために２つのトランジスタを使用した５Ｔｒ駆動の構成を採っている。これにより、有機ＥＬ素子１２７の経時劣化や駆動トランジスタ１２１の特性変動による有機ＥＬ素子１２７への駆動電流Ｉdsの変動を抑制するための回路、すなわち駆動電流Ｉdsを一定に維持する駆動信号一定化回路を備えた構成となっている。
【００６３】
ｐチャネル型のトランジスタにより駆動トランジスタ１２１を構成するのではなく、ｎチャネル型のトランジスタで駆動トランジスタ１２１を構成することができれば、トランジスタ作成において従来のアモルファスシリコン（ａ−Ｓｉ）プロセスを用いることが可能になる。これにより、トランジスタ基板の低コスト化が可能となり、このような構成の画素回路Ｐの開発が期待される。
【００６４】
具体的には、第１実施形態（第１例）の画素回路Ｐは、保持容量（画素容量とも称される）１２０、ｎチャネル型の駆動トランジスタ１２１、アクティブＬの駆動パルス（走査駆動パルスDS）が供給されるｐチャネル型の発光制御トランジスタ１２２、アクティブＨの駆動パルス（書込駆動パルスWS）が供給されるｎチャネル型のサンプリングトランジスタ１２５、電流が流れることで発光する電気光学素子（発光素子）の一例である有機ＥＬ素子１２７とを有する。
【００６５】
サンプリングトランジスタ１２５は、駆動トランジスタ１２１のゲート端Ｇ（制御入力端子）側に設けられたスイッチングトランジスタであり、また、発光制御トランジスタ１２２もスイッチングトランジスタである。
【００６６】
一般に、有機ＥＬ素子１２７は整流性があるためダイオードの記号で表わしている。なお、有機ＥＬ素子１２７には、寄生容量（等価容量）Ｃelが存在する。図では、この寄生容量Ｃelを有機ＥＬ素子１２７と並列に示す。
【００６７】
ここで、第１実施形態（第１例）の画素回路Ｐは、駆動トランジスタ１２１のドレイン端Ｄ側に発光制御トランジスタ１２２を配し、かつ保持容量１２０を駆動トランジスタ１２１のゲート・ソース間に接続するととともに、ブートストラップ回路１３０と、閾電圧＆移動度補正回路１４０とを備える点に特徴を有する。
【００６８】
有機ＥＬ素子１２７は電流発光素子のため、有機ＥＬ素子１２７に流れる電流量をコントロールすることで発色の階調（諧調）を得る。このため、駆動トランジスタ１２１のゲート端Ｇへの印加電圧を変化させることで、有機ＥＬ素子１２７に流れる電流値をコントロールする。
【００６９】
この際、本実施形態では、ブートストラップ回路１３０や閾電圧＆移動度補正回路１４０を備えることで、有機ＥＬ素子１２７の経時時変化や駆動トランジスタ１２１の特性ばらつきの影響を受けないようにしている。
【００７０】
このため、画素回路Ｐを駆動する垂直駆動部１０３には、書込走査部１０４および駆動走査部１０５に加えて、２つの閾値キャンセル走査部１１４，１１５を備える。
【００７１】
図では、１つの画素回路Ｐのみを示しているが、図１でも説明したように、同様の構成の画素回路Ｐがマトリクス状に配列される。そして、マトリクス状に配列された各画素回路Ｐに対しては、書込走査部１０４によって書込駆動パルスWSで駆動されるｎ行分の書込走査線１０４WS_1〜１０４WS_nおよび駆動走査部１０５によって走査駆動パルスDSで駆動されるｎ行分の駆動走査線１０５DS_1〜１０５DS_nの他に、第１の閾値キャンセル走査部１１４によって閾値キャンセルパルスAZ１で駆動されるｎ行分の閾値キャンセル走査線１１４AZ_1〜１１４AZ_nおよび第２の閾値キャンセル走査部１１５によって閾値キャンセルパルスAZ２で駆動されるｎ行分の閾値キャンセル走査線１１５AZ_1〜１１５AZ_nが画素行ごとに配線される。
【００７２】
ブートストラップ回路１３０は、有機ＥＬ素子１２７と並列に接続されたアクティブＨの閾値キャンセルパルスAZ２が供給されるｎチャネル型の検知トランジスタ１２４を備え、この検知トランジスタ１２４と駆動トランジスタ１２１のゲート・ソース間に接続された保持容量１２０とで構成される。保持容量１２０は、ブートストラップ容量としても機能するようになっている。
【００７３】
閾電圧＆移動度補正回路１４０は、駆動トランジスタ１２１のゲート端Ｇと第２電源電位Ｖc2との間にアクティブＨの閾値キャンセルパルスAZ１が供給されるｎチャネル型の検知トランジスタ１２３を備え、検知トランジスタ１２３と、駆動トランジスタ１２１と、発光制御トランジスタ１２２と、駆動トランジスタ１２１のゲート・ソース間に接続された保持容量１２０で構成される。保持容量１２０は、検知した閾電圧Ｖthを保持する閾電圧保持容量としても機能するようになっている。
【００７４】
検知トランジスタ１２３は、駆動トランジスタ１２１のゲート端Ｇ（制御入力端子）側に設けられたスイッチングトランジスタであり、ソース端Ｓが接地電位Ｖofs に接続され、ドレイン端Ｄが駆動トランジスタ１２１のゲート端Ｇ（ノードＮＤ１２２）に接続され、ゲート端Ｇは閾値キャンセル走査線１１４AZに接続されている。
【００７５】
保持容量１２０は、一方の端子が駆動トランジスタ１２１のソース端Ｓに接続され、他方の端子が同じく駆動トランジスタ１２１のゲート端Ｇに接続されている。図では、駆動トランジスタ１２１のソース端がノードＮＤ１２１で表わされ、同じく、駆動トランジスタ１２１のゲート端ＧがノードＮＤ１２２で表わされている。したがって、保持容量１２０はノードＮＤ１２１とノードＮＤ１２２の間に接続していることになる。
【００７６】
駆動トランジスタ１２１は、先ず、ドレイン端Ｄが発光制御トランジスタ１２２のドレイン端Ｄに接続されている。発光制御トランジスタ１２２のソース端Ｓは第１電源電位Ｖc1に接続されている。また、駆動トランジスタ１２１は、ソース端Ｓが直接に有機ＥＬ素子１２７のアノード端Ａに接続される。有機ＥＬ素子１２７のカソード端Ｋは基準電位としてのカソード電位Ｖcathに接続されている。
【００７７】
検知トランジスタ１２４は、スイッチングトランジスタであり、ドレイン端Ｄが駆動トランジスタ１２１のソース端Ｓと有機ＥＬ素子１２７のアノード端Ａとの接続点であるノードＮＤ１２１に接続され、ソース端Ｓは、基準電位の一例である接地電位Ｖs1に接続され、ゲート端Ｇは閾値キャンセル走査線１１５AZに接続されている。
【００７８】
駆動トランジスタ１２１のゲート・ソース間に保持容量１２０を接続し、駆動トランジスタ１２１のソース端Ｓの電位を検知トランジスタ１２４を介して固定電位に接続するよう構成している。
【００７９】
サンプリングトランジスタ１２５は、書込走査線１０４WSによって選択されたとき動作し、信号線１０６HSから画素信号Ｖsig をサンプリングしてノードＮＤ１１２を介し保持容量１２０に保持する。保持容量１２０に保持された電位を信号電位Ｖinと称する。
【００８０】
駆動トランジスタ１２１は、発光制御トランジスタ１２２が走査駆動パルスDSの元でオンしているときに保持容量１２０に保持された信号電位Ｖinに応じて有機ＥＬ素子１２７を電流駆動する。発光制御トランジスタ１２２は駆動走査線１０５DSによって選択されたとき導通して電源電位Ｖc1から駆動トランジスタ１２１に電流を供給する。
【００８１】
検知トランジスタ１２３，１２４は閾値キャンセル走査部１１４，１１５からアクティブＨの閾値キャンセルパルスAZ１，AZ２を閾値キャンセル走査線１１４AZ，１１５AZに供給してそれぞれを選択状態としたとき動作し、予め決められた補正動作（ここでは閾値閾電圧Ｖthや移動度μのばらつきを補正する動作）を行なう。
【００８２】
たとえば、有機ＥＬ素子１２７の電流駆動に先立って駆動トランジスタ１２１の閾電圧Ｖthを検知し、予めその影響をキャンセルするため、検知した電位を保持容量１２０に保持する。
【００８３】
このような構成の画素回路Ｐの正常な動作を保証するための条件として、接地電位Ｖs1は、接地電位Ｖofs から駆動トランジスタ１２１の閾電圧Ｖthを差し引いたレベルよりも低く設定されている。すなわち、“Ｖs1＜Ｖofs −Ｖth”である。
【００８４】
また、有機ＥＬ素子１２７のカソード端Ｋの電位Ｖcathに有機ＥＬ素子１２７の閾電圧Ｖthelを加えたレベルは、接地電位Ｖs1から駆動トランジスタ１２１の閾電圧Ｖthを差し引いたレベルよりも高く設定されている。すなわち、“Ｖcath＋Ｖthel＞Ｖs1−Ｖth”となっている。好ましくは、接地電位Ｖofs のレベルは、信号線１０６HSから供給される画素信号Ｖsig の最低レベルの近傍に設定されている。
【００８５】
このような構成を持つ第１実施形態（第１例）の画素回路Ｐにおいて、サンプリングトランジスタ１２５は、所定の信号書込期間（サンプリング期間）に書込走査線１０４WSから供給される書込駆動パルスWSに応じ導通して信号線１０６HSから供給された映像信号Ｖsig を保持容量１２０にサンプリングする。保持容量１２０は、サンプリングされた映像信号Ｖsig に応じて駆動トランジスタ１２１のゲート・ソース間に入力電圧（ゲート・ソース間電圧Ｖgs）を印加する。
【００８６】
駆動トランジスタ１２１は、所定の発光期間中に、ゲート・ソース間電圧Ｖgsに応じた出力電流を駆動電流Ｉdsとして有機ＥＬ素子１２７に供給する。なお、この駆動電流Ｉdsは駆動トランジスタ１２１のチャネル領域のキャリア移動度μおよび閾電圧Ｖthに対して依存性を有する。有機ＥＬ素子１２７は、駆動トランジスタ１２１から供給された駆動電流Ｉdsにより映像信号Ｖsig に応じた輝度で発光する。
【００８７】
ここで、第１実施形態（第１例）の画素回路Ｐにおいては、スイッチングトランジスタ（発光制御トランジスタ１２２および検知トランジスタ１２３，１２４）で構成される補正手段を備えており、駆動電流Ｉdsのキャリア移動度μに対する依存性を打ち消すために、予め発光期間の先頭で保持容量１２０に保持されたゲート・ソース間電圧Ｖgsを補正する。
【００８８】
具体的には、この補正手段（スイッチングトランジスタ１２２，１２３，１２４）は、書込走査線１０４WSおよび駆動走査線１０５DSから供給される書込駆動パルスWSおよび走査駆動パルスDSに応じて信号書込期間の一部（たとえば後半側）で動作し、映像信号Ｖsig がサンプリングされている状態で駆動トランジスタ１２１から駆動電流Ｉdsを取り出し、これを保持容量１２０に負帰還してゲート・ソース間電圧Ｖgsを補正する。さらにこの補正手段（スイッチングトランジスタ１２２，１２３，１２４）は、駆動電流Ｉdsの閾電圧Ｖthに対する依存性を打ち消すために、予め信号書込期間に先立って駆動トランジスタ１２１の閾電圧Ｖthを検出し、かつ検出された閾電圧Ｖthをゲート・ソース間電圧Ｖgsに足し込む。
【００８９】
特に、第１実施形態（第１例）の画素回路Ｐでは、駆動トランジスタ１２１はｎチャネル型トランジスタでドレインを正電源側に接続する一方、ソースが有機ＥＬ素子１２７側に接続している。この場合、前述した補正手段は、信号書込期間の後部分に重なる発光期間の先頭部分で駆動トランジスタ１２１から駆動電流Ｉdsを取り出して、保持容量１２０側に負帰還する。
【００９０】
その際、補正手段は、発光期間の先頭部分で駆動トランジスタ１２１のソース端Ｓ側から取り出した駆動電流Ｉdsが、有機ＥＬ素子１２７の有する寄生容量Ｃelに流れ込むようにしている。具体的には、有機ＥＬ素子１２７はアノード端Ａおよびカソード端Ｋを備えたダイオード型の発光素子であり、アノード端Ａ側が駆動トランジスタ１２１のソース端Ｓに接続される一方、カソード端Ｋ側が接地側（本例ではカソード電位Ｖcath）に接続される。
【００９１】
この構成で、補正手段（スイッチングトランジスタ１２２，１２３，１２４）は、予め有機ＥＬ素子１２７のアノード・カソード間を逆バイアス状態にセットしておき、駆動トランジスタ１２１のソース端Ｓ側から取り出した駆動電流Ｉdsが有機ＥＬ素子１２７に流れ込むとき、ダイオード型の有機ＥＬ素子１２７を容量性素子として機能させている。
【００９２】
なお補正手段は、信号書込期間内で駆動トランジスタ１２１から駆動電流Ｉdsを取り出す時間幅ｔを調整可能であり、これにより保持容量１２０に対する駆動電流Ｉdsの負帰還量を最適化する。
【００９３】
ここで、「負帰還量を最適化する」とは、映像信号電位の黒レベルから白レベルまでの範囲で、どのレベルにおいても適切に移動度補正を行なうことができるようにすることを意味する。ゲート・ソース間電圧Ｖgsにかける負帰還量は、駆動電流Ｉdsの取り出し時間に依存しており、取り出し時間を長く取るほど、負帰還量が大きくなる。
【００９４】
たとえば、映像線信号電位である信号線１０６HSの電圧の立ち上がりに傾斜をつけることで、移動度補正期間ｔを映像線信号電位に自動的に追従させて、その最適化を図る。すなわち、移動度補正期間ｔは書込走査線１０４WSと信号線１０６HSの位相差で決定でき、さらに信号線１０６HSの電位によっても決定できる。移動度補正パラメータΔＶはΔＶ＝Ｉds・Ｃel／ｔである。
【００９５】
この式から明らかなように、駆動トランジスタ１２１のドレイン・ソース間電流である駆動電流Ｉdsが大きいほど、移動度補正パラメータΔＶは大きくなる。逆に、駆動トランジスタ１２１の駆動電流Ｉdsが小さいとき、移動度補正パラメータΔＶは小さくなる。このように、移動度補正パラメータΔＶは駆動電流Ｉdsに応じて決まる。
【００９６】
その際、移動度補正期間ｔは必ずしも一定である必要はなく、逆に駆動電流Ｉdsに応じて調整することが好ましい場合がある。たとえば、駆動電流Ｉdsが大きい場合、移動度補正期間ｔは短めにし、逆に駆動電流Ｉdsが小さくなると、移動度補正期間ｔは長めに設定することがよい。
【００９７】
そこで、少なくとも映像信号線電位（信号線１０６HSの電位）の立上りに傾斜をつけることで、信号線１０６HSの電位が高いとき（駆動電流Ｉdsが大きいとき）補正期間ｔが短くなり、信号線１０６HSの電位が低いとき（駆動電流Ｉdsが小さいとき）補正期間ｔは長くなるように、自動的に調整する。こうすることで、映像信号電位（映像信号Ｖsig ）に追従して、適切な補正期間を自動的に設定できるため、画像の輝度や絵柄によらず最適な移動度補正が可能となる。
【００９８】
＜画素回路の動作；第１実施形態（第１例）＞
図５は、第１実施形態（第１例）の画素回路Ｐの動作を説明するタイミングチャートである。
【００９９】
図５では、時間軸ｔに沿って、書込駆動パルスWS、閾値キャンセルパルスAZ１，AZ２および走査駆動パルスDSに印加される制御信号の波形を表してある。前述の説明から理解されるように、スイッチングトランジスタ１２３，１２４，１２５はｎチャネル型なので、各パルスWS，AZ１，AZ２がそれぞれハイレベルのときにオンし、ローレベルのときにはオフする。一方、発光制御トランジスタ１２２はｐチャネル型なので、走査駆動パルスDSがハイレベルのときにオフし、ローレベルのときにオンする。なお、このタイミングチャートは、各パルスWS，AZ１，AZ２，DSの波形とともに、駆動トランジスタ１２１のゲート端Ｇの電位変化およびソース端Ｓの電位変化も表してある。
【０１００】
第１実施形態（第１例）の画素回路Ｐにおいて、通常の発光状態では、駆動走査部１０５から出力される走査駆動パルスDSのみがアクティブＬで、その他の書込走査部１０４および閾値キャンセル走査部１１４，１１５からそれぞれ出力される書込駆動パルスWSおよび閾値キャンセルパルスAZ１，AZ２がインアクティブＬにあるため、発光制御トランジスタ１２２のみがオンした状態である。
【０１０１】
ここで、タイミングｔ１〜ｔ８までを１フィールド（１ｆ）としてある。１フィールドの間に画素アレイ部１０２の各行が一回順次走査される。当該フィールドが始まる前の期間（ｔ１以前）で、全てのパルスWS，AZ１，AZ２，DSがローレベルにある。したがって、ｎチャネル型のスイッチングトランジスタ１２３，１２４，１２５はオフ状態にある一方、ｐチャネル型の発光制御トランジスタ１２２のみがオン状態である。
【０１０２】
したがって、駆動トランジスタ１２１はオン状態の発光制御トランジスタ１２２を介して第１電源電位Ｖc1に接続しているので、所定のゲート・ソース間電圧Ｖgsに応じて駆動電流Ｉdsを有機ＥＬ素子１２７に供給している。したがって、タイミングｔ１以前で有機ＥＬ素子１２７は発光している。このとき、駆動トランジスタ１２１に印加されるゲート・ソース間電圧Ｖgsは、ゲート電位（Ｖｇ）とソース電位（Ｖｓ）の差で表される。
【０１０３】
このとき、駆動トランジスタ１２１は飽和領域で動作するように設定されているため、飽和領域で動作するトランジスタのドレイン端−ソース間に流れる電流をＩds、移動度をμ、チャネル幅をＷ、チャネル長をＬ、ゲート容量をＣox、トランジスタの閾電圧をＶthとすると、原理的には、駆動トランジスタ１２１は式（１）に示した値を持つ定電流源となる。なお、“＾”はべき乗を示す。
【０１０４】
【数１】
【０１０５】
式（１）から明らかなように、飽和領域ではトランジスタのドレイン電流Ｉdsはゲート・ソース間電圧Ｖgsによって制御され定電流源として動作する。
【０１０６】
新しいフィールドが始まるタイミングｔ１で、走査駆動パルスDSがローレベルからハイレベルに切り替わる。これにより発光制御トランジスタ１２２がオフし、駆動トランジスタ１２１は第１電源電位Ｖc1から切り離されるので、発光が停止し非発光期間に入る。したがって、タイミングｔ１に入ると、全てのスイッチングトランジスタ１２２〜１２５がオフ状態になる。
【０１０７】
次に、閾値キャンセルパルスAZ１，AZ２をほぼ同時にアクティブＨにすることで、検知トランジスタ１２３，１２４をオンする（ｔ１）。なお、検知トランジスタ１２３，１２４はどちらが先にオンしてもよい。こうすることで、有機ＥＬ素子１２７には電流が流れないようにし、有機ＥＬ素子１２７を非発光状態とする。
【０１０８】
このとき、駆動トランジスタ１２１は、ゲート端Ｇには検知トランジスタ１２３を介して接地電位Ｖofs が供給され、ソース端Ｓには検知トランジスタ１２４を介して接地電位Ｖs1が供給される。このとき、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは“Ｖofs −Ｖs1”という値をとるが、“Ｖs1＜Ｖofs −Ｖth”に設定されているので、駆動トランジスタ１２１はオン状態を維持し、それに応じた電流Ｉds1 が流れる。
【０１０９】
ここで、有機ＥＬ素子１２７を非発光とするためには、Ｖcath＋ＶthEL＞Ｖs1−Ｖthの関係にあること、つまり、有機ＥＬ素子１２７のアノード端Ａにかかる電圧Ｖel（＝Ｖs1−Ｖth）を有機ＥＬ素子１２７の閾電圧ＶthELとカソード電圧Ｖcathの和よりも小さくなるように接地電位Ｖofs と接地電位Ｖs1の電圧を設定する必要がある。こうすれば、有機ＥＬ素子１２７は逆バイアス状態となり、電流は流れず、非発光状態になる。よって、駆動トランジスタ１２１のドレイン電流Ｉds1 は電源電位Ｖc1からオン状態にある検知トランジスタ１２４を介して接地電位Ｖs1に流れる。
【０１１０】
また、Ｖofs −Ｖs1＝Ｖgs＞Ｖthとすることで、その後のタイミングｔ３で行なわれる閾電圧Ｖthのばらつき補正の準備を行なう。換言すると、期間ｔ２〜ｔ３は、駆動トランジスタ１２１のリセット期間に相当する。また、有機ＥＬ素子１２７の閾電圧ＶthELに関しては、ＶthEL＞Ｖs1に設定されている。これにより、有機ＥＬ素子１２７にはマイナスバイアスが印加され、いわゆる逆バイアス状態となる。この逆バイアス状態は、後で行なう閾電圧Ｖthのばらつき補正およびキャリア移動度μのばらつき補正の動作を正常に動作させるために必要である。
【０１１１】
次に、閾値キャンセルパルスAZ２をローレベルにし、それとほぼ同じくして（若干遅れて）走査駆動パルスDSもローレベルにする（ｔ３）。これにより、検知トランジスタ１２４がオフする一方、発光制御トランジスタ１２２がオンする。この結果、駆動電流Ｉdsが保持容量１２０に流れ込み、駆動トランジスタ１２１の閾電圧Ｖthを補正（キャンセル）する閾値補正期間に入る。
【０１１２】
駆動トランジスタ１２１のゲート端ＧはＶofs に保持されており、駆動トランジスタ１２１のソース端Ｓの電位Ｖｓが上昇して駆動トランジスタ１２１がカットオフするまで駆動電流Ｉdsが流れる。カットオフすると駆動トランジスタ１２１のソース電位（Ｖｓ）は“Ｖofs −Ｖth”となる。
【０１１３】
すなわち、有機ＥＬ素子１２７の等価回路はダイオードと寄生容量Ｃelの並列回路で表されるため、“Ｖel≦Ｖcath＋ＶthEL”である限り、つまり、有機ＥＬ素子１２７のリーク電流が駆動トランジスタ１２１に流れる電流よりもかなり小さい限り、駆動トランジスタ１２１の電流は保持容量１２０と寄生容量Ｃelを充電するために使われる。
【０１１４】
この結果、駆動トランジスタ１２１を流れるドレイン電流Ｉdsの電流路が遮断されると、有機ＥＬ素子１２７のアノード端Ａの電圧ＶelつまりノードＮＤ１２１の電位は、時間とともに上昇してゆく。そして、ノードＮＤ１２１の電位（ソース電圧Ｖｓ）とノードＮＤ１２２の電圧（ゲート電圧Ｖｇ）との電位差がちょうど閾電圧Ｖthとなったところで駆動トランジスタ１２１はオン状態からオフ状態となり、ドレイン電流は流れなくなり、閾値補正期間が終了する。つまり、一定時間経過後、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは閾電圧Ｖthという値をとる。
【０１１５】
このとき、“Ｖel＝Ｖofs −Ｖth≦Ｖcath＋ＶthEL”となっている。つまり、ノードＮＤ１２１とノードＮＤ１２２の間に現われた電位差＝閾電圧Ｖthは保持容量１２０に保持されることになる。このように、各検知トランジスタ１２３，１２４は閾値キャンセル走査線１１４AZ，１１５AZによってそれぞれ適切なタイミングで選択されたとき動作し、駆動トランジスタ１２１の閾電圧Ｖthを検知し、これを保持容量１２０に保持する。
【０１１６】
この閾値キャンセル動作終了後、走査駆動パルスDSをインアクティブＨ、閾値キャンセルパルスAZ１をインアクティブＬに順に切り替えることで、発光制御トランジスタ１２２と検知トランジスタ１２３をこの順にオフする（ｔ４）。発光制御トランジスタ１２２を検知トランジスタ１２３よりも先にオフすることで、駆動トランジスタ１２１のゲート端Ｇの電圧Ｖｇの変動を抑えることが可能となる。
【０１１７】
閾値キャンセル（Ｖth補正期間）経過後も、検知した駆動トランジスタ１２１の閾電圧Ｖthを保持容量１２０に補正用電位として保持させる。
このように、タイミングｔ３〜ｔ４は、駆動トランジスタ１２１の閾電圧Ｖthを検出する期間である。ここでは、この検出期間ｔ３〜ｔ４を閾値補正期間と呼んでいる。
【０１１８】
次に、書込駆動パルスWSをアクティブＨにしてサンプリングトランジスタ１２５をオンして、保持容量１２０への画素信号Ｖsig の書き込み期間とする。この画素信号Ｖsig は駆動トランジスタ１２１の閾電圧Ｖthに足し込む形で保持される。この結果、駆動トランジスタ１２１の閾電圧Ｖthの変動は常にキャンセルされる形となるので、閾値補正を行なっていることになる。
【０１１９】
このとき、駆動トランジスタ１２１のゲート端Ｇに画素信号Ｖsig を供給することで、ゲート電圧Ｖｇを信号電圧Ｖsig とする。駆動トランジスタ１２１のゲート・ソース間電圧Ｖgs、つまり保持容量１２０に書き込まれる入力電位Ｖinは、保持容量１２０（容量値Ｃｓ）と有機機ＥＬ素子１２７の寄生容量Ｃel（容量値Ｃel）とゲート・ソース間の寄生容量（容量値Ｃgs）によって、式（２）のように決定される。
【０１２０】
【数２】
【０１２１】
しかし、一般に寄生容量Ｃelは保持容量１２０の容量値Ｃｓおよびゲート・ソース間の寄生容量値Ｃgsに比べて遙かに大きい、つまり、有機ＥＬ素子１２７の寄生容量（等価容量）Ｃelに比べて保持容量１２０は充分に小さい。この結果、映像信号Ｖsig の殆ど大部分が保持容量１２０に書き込まれる。正確には、Ｖofs に対する、Ｖsig の差分“Ｖsig −Ｖofs ”が保持容量１２０に書き込まれる。
【０１２２】
したがって、駆動トランジスタ１２１のゲート・ソース間の電圧Ｖgsは、先に検出保持された閾電圧Ｖthと今回サンプリングされた“Ｖsig −Ｖofs ”を加えたレベル“Ｖsig −Ｖofs ＋Ｖth”に等しい。
【０１２３】
このとき、接地電位Ｖofs を画素信号Ｖsig の黒レベル付近に設定しておけば、Ｖofs ＝０Ｖとすることができ、結果的に、ゲート・ソース間電圧Ｖgs（＝入力電位Ｖin）は、ほぼ“Ｖsig ＋Ｖth”と等しいことになる。
【０１２４】
このような映像信号Ｖsig のサンプリングは、書込駆動パルスWSがインアクティブＬに戻るタイミングｔ７まで行なわれる。すなわちタイミングｔ５〜ｔ７が信号書込期間に相当する。
【０１２５】
信号書込期間の終了するタイミングｔ７より前に走査駆動パルスDSをアクティブＬとし発光制御トランジスタ１２２をオンさせる（ｔ６）。これにより、駆動トランジスタ１２１が第１電源電位Ｖc1に接続されるので、画素回路Ｐは非発光期間から発光期間に進む。
【０１２６】
このように、サンプリングトランジスタ１２５がまだオン状態でかつ発光制御トランジスタ１２２がオン状態に入った期間ｔ６〜ｔ７で、駆動トランジスタ１２１の移動度補正を行なう。書込駆動パルスWSと走査駆動パルスDSのアクティブ期間のオーバーラップする期間（移動度補正期間と称する）を調整することにより、各画素の駆動トランジスタ１２１の移動度の補正を行なうのである。
【０１２７】
すなわち、信号書込期間の後部分と発光期間の先頭部分とが重なる期間ｔ６〜ｔ７で移動度補正を実行する。なお、この移動度補正を実行する発光期間の先頭では、有機ＥＬ素子１２７は実際には逆バイアス状態にあるので発光することはない。この移動度補正期間ｔ６〜ｔ７では、駆動トランジスタ１２１のゲート端Ｇが映像信号Ｖsig のレベルに固定された状態で、駆動トランジスタ１２１に駆動電流Ｉdsが流れる。
【０１２８】
ここで、“Ｖofs −Ｖth＜ＶthEL”と設定しておくことで、有機ＥＬ素子１２７は逆バイアス状態におかれるため、ダイオード特性ではなく単純な容量特性を示すようになる。よって駆動トランジスタ１２１に流れる駆動電流Ｉdsは保持容量１２０の容量値Ｃｓと有機ＥＬ素子１２７の寄生容量（等価容量）Ｃelの容量値Ｃelの両者を結合した容量“Ｃ＝Ｃｓ＋Ｃel”に書き込まれていく。これにより駆動トランジスタ１２１のソース電位（Ｖｓ）は上昇していく。
【０１２９】
図５のタイミングチャートでは、この上昇分をΔＶで表してある。この上昇分、すなわち移動度補正パラメータである負帰還量ΔＶは結局、保持容量１２０に保持されたゲート・ソース間電圧Ｖgsから差し引かれることになるので、負帰還をかけたことになる。このように、駆動トランジスタ１２１の駆動電流Ｉdsを同じく駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsに負帰還することで、移動度μを補正することが可能である。なお、負帰還量ΔＶは移動度補正期間ｔ６〜ｔ７の時間幅ｔを調整することで最適化可能である。
【０１３０】
本例の場合、映像信号Ｖsig が高いほど駆動電流Ｉdsは大きくなり、ΔＶの絶対値も大きくなる。したがって発光輝度レベルに応じた移動度補正が行なえる。また、移動度が高い駆動トランジスタ１２１と低い駆動トランジスタ１２１を考えた場合、映像信号Ｖsig を一定とすると、駆動トランジスタ１２１の移動度μが大きいほどΔＶの絶対値も大きくなる。
【０１３１】
換言すると、移動度補正期間に移動度が高い駆動トランジスタ１２１は低い駆動トランジスタ１２１に対してソース電位が大きく上昇する。また、ソース電位が大きく上昇するほどゲートとソース間の電位差が小さくなり電流が流れ難くなるように負帰還が掛かる。移動度μが大きいほど負帰還量ΔＶが大きくなるので、画素ごとの移動度μのばらつきを取り除くことが可能である。移動度の違う駆動トランジスタ１２１であっても、同じ駆動電流Ｉdsを有機ＥＬ素子１２７に流すことができる。移動度補正期間を調整することで、その負帰還量ΔＶの大きさを最適な状態に設定できる。
【０１３２】
次に、書込駆動パルスWSをインアクティブＬにすることでサンプリングトランジスタ１２５をオフさせる（ｔ７）。この結果、駆動トランジスタ１２１のゲート端Ｇは信号線１０６HSから切り離される。映像信号Ｖsig の印加が解除されるので、駆動トランジスタ１２１のゲート電位（Ｖｇ）は上昇可能となり、ソース電位（Ｖｓ）とともに上昇していく。
【０１３３】
このとき、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは一定であるので、駆動トランジスタ１２１は、一定電流（駆動電流Ｉds）を有機ＥＬ素子１２７に流す。その結果、電圧降下が生じ、有機ＥＬ素子１２７のアノード端Ａの電位Ｖel（＝ノードＮＤ１２１の電位）は、有機ＥＬ素子１２７に駆動電流Ｉdsという電流が流れ得る電圧Ｖｘまで上昇する。その間、保持容量１２０に保持されたゲート・ソース間電圧Ｖgsは“Ｖsig −ΔＶ＋Ｖth”の値を維持する。
【０１３４】
やがて、ソース電位（Ｖｓ）の上昇に伴い、有機ＥＬ素子１２７の逆バイアス状態は解消されるので、駆動電流Ｉdsの流入により有機ＥＬ素子１２７は実際に発光を開始する。
このときの駆動電流Ｉds対ゲート電圧Ｖgsの関係は、先のトランジスタ特性を表わした式（１）のＶgsに“Ｖsig −ΔＶ＋Ｖth”を代入することで、式（３）のように表わすことができる。
【０１３５】
【数３】
【０１３６】
式（３）において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃoxである。この式（３）から、閾電圧Ｖthの項がキャンセルされており、有機ＥＬ素子１２７に供給される駆動電流Ｉdsは駆動トランジスタ１２１の閾電圧Ｖthに依存しないことが分かる。基本的に駆動電流Ｉdsは映像信号の信号電圧Ｖsig によって決まる。換言すると、有機ＥＬ素子１２７は映像信号Ｖsig に応じた輝度で発光することになる。その際、映像信号Ｖsig は帰還量ΔＶで補正されている。この補正量ΔＶは丁度式（３）の係数部に位置する移動度μの効果を打ち消すように働く。したがって、駆動電流Ｉdsは実質的に映像信号Ｖsig のみに依存することになる。
【０１３７】
ここで、有機ＥＬ素子１２７は、発光時間が長くなるとそのＩ−Ｖ特性が変化してしまう。そのため、ノードＮＤ１２１の電位も変化する。
【０１３８】
しかしながら、保持容量１２０による効果のため、ノードＮＤ１２１の電位上昇に連動して、ノードＮＤ１２２の電位も上昇するので、駆動トランジスタ１２１のゲート・ソース間電位ＶgsはノードＮＤ１２１の電位上昇に拘らず、常にほぼ“Ｖsig −ΔＶ＋Ｖth”に維持されるので、有機ＥＬ素子１２７に流れる電流は変化しない。よって、有機ＥＬ素子１２７のＩ−Ｖ特性が劣化しても一定電流Ｉdsが常に流れ続けるため、有機ＥＬ素子１２７は画素信号Ｖsig に応じた輝度で発光を続けることになり、輝度が変化することはない。
【０１３９】
この後、タイミングｔ８に至ると、走査駆動パルスDSがインアクティブＨとなって発光制御トランジスタ１２２がオフし、発光が終了するとともに当該フィールドが終わる。この後、次のフィールドに移って、再び閾電圧補正動作、移動度補正動作、および発光動作が繰り返されることになる。
【０１４０】
ここで、ｎチャネル型の駆動トランジスタ１２１を用いたソースフォロア回路構成の画素回路Ｐにおいて、駆動トランジスタ１２１のゲート・ソース間に保持容量１２０を接続するとともに、駆動トランジスタ１２１のソース端Ｓを検知トランジスタ１２４を介して固定電位（本例では、接地電位Ｖs1）に選択的に接続するようにした構成を採ることによる作用効果について、もう少し詳しく説明する。
【０１４１】
画素信号Ｖsig を保持容量１２０に書き込む時間に、検知トランジスタ１２４をオン状態にして駆動トランジスタ１２１のソース電位Ｖｓを接地電位Ｖs1に設定し、保持容量１２０に充電される電圧をほぼ画素信号Ｖsig に確定させる。保持容量１２０への書き込み終了後に、有機ＥＬ素子１２７の発光期間において、検知トランジスタ１２４をオフ状態にしておくことで、有機ＥＬ素子１２７に電流が流れ始める。このとき、駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間には保持容量１２０が存在するため、駆動トランジスタ１２１のソース電位Ｖｓの変動に拘らず、移動度補正分を含めると、駆動トランジスタ１２１のゲート・ソース間電位Ｖgsは常にほぼ“Ｖsig −ΔＶ＋Ｖth”である。
【０１４２】
また、駆動トランジスタ１２１が定電流源として動作することから、有機ＥＬ素子１２７のＩ−Ｖ特性が経時変化し、これに伴って駆動トランジスタ１２１のソース電位Ｖｓが変化したとしても、保持容量１２０によって駆動トランジスタ１２１のゲート・ソース間電位Ｖgsが一定（≒Ｖsig −ΔＶ＋Ｖth）に保たれているため、有機ＥＬ素子１２７に流れる電流は変わらず、したがって有機ＥＬ素子１２７の発光輝度も一定に保たれる。
【０１４３】
以下、このような輝度補正のための動作をブートストラップ動作と呼ぶこととする。このブートストラップ動作により、有機ＥＬ素子１２７のＩ−Ｖ特性が経時的に変化しても、それに伴う輝度劣化のない画像表示が可能になる。
【０１４４】
つまり、第１実施形態（第１例）の画素回路Ｐでは、ブートストラップ回路１３０が、電気光学素子の一例である有機ＥＬ素子１２７の電流−電圧特性の変化を補正して駆動電流を一定に維持する駆動信号一定化回路として機能するようになっているのである。
【０１４５】
また、ｎチャネル型の駆動トランジスタ１２１を用いたソースフォロア回路によって画素回路Ｐを構成することができるために、現状のアノード・カソード電極の有機ＥＬ素子をそのまま用いても、有機ＥＬ素子１２７の駆動が可能になる。
【０１４６】
なお、本例では発光制御トランジスタ１２２をｐチャネル型としているが、アクティブＨで動作するｎチャネル型に変更すれば、駆動トランジスタ１２１の周辺部のトランジスタ１２２，１２３，１２４，１２５をも含めてｎチャネル型のみのトランジスタを用いて画素回路Ｐを構成することができ、ＴＦＴ作成においてもアモルファスシリコン（ａ−Ｓｉ）プロセスを用いることができるようになるため、ＴＦＴ基板の低コスト化が図れることになる。
【０１４７】
また、第１実施形態（第１例）の画素回路Ｐでは、閾電圧＆移動度補正回路１４０を設けており、閾値補正期間における検知トランジスタ１２３，１２４の作用により、駆動トランジスタ１２１の閾電圧Ｖthをキャンセルし、当該閾電圧Ｖthのばらつきの影響を受けない一定電流Ｉdsを流すことができるため、入力画素信号に対応する安定した階調で表示でき、高画質の画像を得ることができる。
【０１４８】
加えて、サンプリングトランジスタ１２５による映像信号Ｖsig の書込み動作と連動した発光制御トランジスタ１２２による移動度補正期間における作用により、駆動トランジスタ１２１のキャリア移動度μを反映させたゲート・ソース間電位Ｖgsとして、当該キャリア移動度μのばらつきの影響を受けない一定電流Ｉdsを流すことができるため、入力画素信号に対応する安定した階調で表示でき、高画質の画像を得ることができる。
【０１４９】
つまり、閾電圧＆移動度補正回路１４０が、駆動トランジスタ１２１の特性ばらつき（本例では閾電圧Ｖthおよびキャリア移動度μのばらつき）による駆動電流Ｉdsに与える影響を防ぐために、閾電圧Ｖthおよびキャリア移動度μによる影響を補正して駆動電流を一定に維持する駆動信号一定化回路として機能するようになっているのである。
【０１５０】
なお、前述の第１実施形態（第１例）において示したブートストラップ回路１３０や閾電圧＆移動度補正回路１４０の回路構成は、駆動トランジスタ１２１としてｎチャネル型を用いて有機ＥＬ素子１２７を駆動するための駆動信号を一定に維持する駆動信号一定化回路の一例に過ぎず、有機ＥＬ素子１２７の経時劣化やｎチャネル型の駆動トランジスタ１２１の特性変動（たとえば閾電圧や移動度などのばらつきや変動）による駆動電流Ｉdsに与える影響を防ぐための駆動信号一定化回路としては、その他の公知の様々な回路を適用することができる。
【０１５１】
たとえば、前述の説明では、閾電圧＆移動度補正回路１４０として、閾電圧Ｖthおよびキャリア移動度μのばらつきや変動の補正に関して説明したが、キャリア移動度μのばらつきや変動の補正の動作を割愛する制御を行なうことや、閾電圧Ｖthのばらつきや変動の補正の動作を割愛する制御を行なうといように、閾電圧補正と移動度補正の何れか一方のみの動作にするも可能である。
【０１５２】
たとえば、図４に示した画素回路Ｐのままで、信号書込期間の終了するタイミングｔ７より前に走査駆動パルスDSをアクティブＬとし発光制御トランジスタ１２２をオンさせるのではなく、書込駆動パルスWSをインアクティブＬにすることでサンプリングトランジスタ１２５をオフさせて書込み期間の終了後に、走査駆動パルスDSをアクティブＬにして発光制御トランジスタ１２２をオンすると、移動度補正の動作が割愛される。
【０１５３】
また、第１実施形態（第１例）の画素回路Ｐでは、５Ｔｒ駆動の構成を採っていたが、画素回路Ｐ内のトランジスタ数も、これに限定されるものではない（たとえば後述する第２例を参照）。
【０１５４】
また、前述の説明では、有機ＥＬ素子１２７を駆動するための駆動信号を一定に維持する駆動信号一定化回路（その一例としてのブートストラップ回路１３０や閾電圧＆移動度補正回路１４０）を備えた構成で説明したが、「駆動トランジスタ１２１のゲート端Ｇに印加される画素信号Ｖsig が、ＳＷトランジスタのカップリングによる影響を受けないようにする」という点においては、これらの駆動信号一定化回路を備えていることは必須ではない。
【０１５５】
＜画素回路；第１実施形態（第２例）＞
図６は、画素回路Ｐの第１実施形態の第２例を示す図である。なお、表示パネル部１００の基板１０１上において画素回路Ｐの周辺部に設けられる垂直駆動部１０３と水平駆動部１０６も合わせて示している。
【０１５６】
この第１実施形態（第２例）の画素回路Ｐは、駆動トランジスタ１２１の他に走査用に１つのスイッチングトランジスタ（サンプリングトランジスタ１２５）を使用する２Ｔｒ駆動の構成を採るとともに、各スイッチングトランジスタを制御する電源駆動パルスDSL および書込駆動パルスWSのオン／オフタイミングの設定により、有機ＥＬ素子１２７の経時劣化や駆動トランジスタ１２１の特性変動（たとえば閾電圧や移動度などのばらつきや変動）による駆動電流Ｉdsに与える影響を防ぐ点に特徴を有する。
【０１５７】
具体的には、保持容量１２０、ｎチャネル型の駆動トランジスタ１２１、およびアクティブＨの書込駆動パルスWSが供給されるｎチャネル型のサンプリングトランジスタ１２５、電流が流れることで発光する電気光学素子（発光素子）の一例である有機ＥＬ素子１２７とを有する。
【０１５８】
第１実施形態（第１例）と同様に、駆動トランジスタ１２１のゲート端Ｇ（ノードＮＤ１２２）とソース端Ｓとの間に保持容量１２０が接続され、駆動トランジスタ１２１のソース端Ｓが直接に有機ＥＬ素子１２７のアノード端Ａに接続される。有機ＥＬ素子１２７のカソード端Ｋは基準電位としてのカソード電位Ｖcathに接続されている。
【０１５９】
第１実施形態（第１例）とは異なり、駆動トランジスタ１２１のドレイン端Ｄは、電源スキャナとして機能する駆動走査部１０５からの電源線１０５DSL に接続されている。電源線１０５DSL は、事実上、第１実施形態（第１例）の駆動走査線１０５DSと同様なものであるが、この電源線１０５DSL そのものが、駆動トランジスタ１２１に対しての電源供給能力を備える点が異なる。
【０１６０】
サンプリングトランジスタ１２５は、第１実施形態（第１例）と同様に、ゲート端Ｇが書込走査部１０４からの書込走査線１０４WSに接続され、ソース端Ｓが信号線１０６HSに接続され、ドレイン端Ｄが駆動トランジスタ１２１のゲート端Ｇ（ノードＮＤ１２２）に接続されている。
【０１６１】
このような構成の第１実施形態（第２例）の画素回路Ｐにおいて、サンプリングトランジスタ１２５は、書込走査線１０４WSから供給された書込駆動パルスWSに応じて導通し、信号線１０６HSから供給された映像信号Ｖsig をサンプリングして保持容量１２０に保持する。
【０１６２】
駆動トランジスタ１２１は、第１電位にある電源線１０５DSL から電流の供給を受け保持容量１２０に保持された信号電位（映像信号Ｖsig に対応する電位）に応じて駆動電流Ｉdsを有機ＥＬ素子１２７に流す。
【０１６３】
駆動走査部１０５は、サンプリングトランジスタ１２５が導通した後で水平駆動部１０６が信号線１０６HSに基準電位を供給している間に、電源線１０５DSL を第１電位（高電位側；駆動トランジスタ１２１への電源電圧に相当する）と第２電位（低電位側）との間で切り替え、これにより、駆動トランジスタ１２１の閾電圧Ｖthに相当する電圧を保持容量１２０に保持しておく。この動作が閾電圧補正機能を実現する。この閾電圧補正機能により、画素ごとにばらつく駆動トランジスタ１２１の閾電圧Ｖthの影響をキャンセルすることができる。
【０１６４】
また、第１実施形態（第２例）の画素回路Ｐにおいては、このような閾電圧補正機能に加えて、第１実施形態（第１例）と同様に、移動度補正機能を備えている。すなわち、水平駆動部１０６は、サンプリングトランジスタ１２５が導通した後、第１のタイミングで信号線１０６HSを基準電位から信号電位に切り替える一方、書込走査部１０４は、第１のタイミングの後、第２のタイミングで書込走査線１０４WSに対する書込駆動パルスWSの印加を解除して（すなわちインアクティブＬにして）サンプリングトランジスタ１２５を非道通状態とし、第１および第２のタイミングの間の期間を適切に設定することで、保持容量１２０に信号電位を保持する際、駆動トランジスタ１２１の移動度μに対する補正を信号電位に加える。
【０１６５】
この場合、各駆動部（１０４，１０５，１０６）は、水平駆動部１０６が信号線１０６HSに供給する映像信号Ｖsig と書込走査部１０４が供給する書込駆動パルスWSとの相対的な位相差を調整して、第１および第２のタイミングの間の期間（移動度補正期間）を最適化することができる。また、水平駆動部１０６は、基準電位から信号電位に切り替る映像信号Ｖsig の立ち上がりに傾斜をつけて、第１および第２のタイミングの間の移動度補正期間を信号電位に自動的に追従させることもできる。これらの点は、第１実施形態（第１例）における移動度補正の動作と同様である。
【０１６６】
また、第１実施形態（第２例）の画素回路Ｐにおいても、第１実施形態（第１例）と同様に、ブートストラップ機能も備えている。すなわち、書込走査部１０４は、保持容量１２０に映像信号Ｖsig が保持された段階で書込走査線１０４WSに対する書込駆動パルスWSの印加を解除し（すなわちインアクティブＬにして）、サンプリングトランジスタ１２５を非導通状態にして駆動トランジスタ１２１のゲート端Ｇを信号線１０６HSから電気的に切り離す。駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間には保持容量１２０が接続されており、その保持容量Ｃｓによる効果によって、駆動トランジスタ１２１のソース電位（Ｖｓ）の変動にゲート電位（Ｖｇ）が連動するようになり、ゲート・ソース間電圧Ｖgsを一定に維持することができる。
【０１６７】
＜画素回路の動作；第１実施形態（第２例）＞
図７は、第１実施形態（第２例）の画素回路Ｐの動作を説明するタイミングチャートである。時間軸を共通にして、書込走査線１０４WSの電位変化、電源線１０５DSL の電位変化、および信号線１０６HSの電位変化を表してある。また、これらの電位変化と並行に、駆動トランジスタ１２１のゲート電位（Ｖｇ）およびソース電位（Ｖｓ）の変化も表してある。
【０１６８】
タイミングｔ１１以前の前フィールドの発光期間では、書込駆動パルスWSがインアクティブＬでありサンプリングトランジスタ１２５が非導通状態である一方、電源駆動パルスDSL は電源電圧側である第１電位にあるので、信号線１０６HSの電位に関わらず（基本的には基準電位Ｖini にしておく）、前フィールドの動作によって保持容量１２０に保持されている電圧状態（駆動トランジスタ１２１のゲート・ソース間電圧Ｖgs）に応じて有機ＥＬ素子１２７に駆動トランジスタ１２１から駆動電流Ｉdsが供給され、有機ＥＬ素子１２７が発光状態にある。
【０１６９】
この後、線順次走査の新しいフィールドに入って、先ず、書込駆動パルスWSがローレベルからハイレベルに切り替わる。このとき、信号線１０６HSにおける映像信号Ｖsig の電位を基準電位Ｖini にしておくことで、駆動トランジスタ１２１のゲート電位Ｖｇが初期化される。このとき、駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間には保持容量１２０が接続されており、その保持容量Ｃｓによる効果によって、駆動トランジスタ１２１のゲート電位（Ｖｇ）の変動にソース電位（Ｖｓ）が連動する。
【０１７０】
次に、書込駆動パルスWSをアクティブＨにしたままで、電源線１０５DSL に与える電源駆動パルスDSL を低電位側の第２の電位にする（ｔ１２）。これにより、駆動トランジスタ１２１への電源供給が停止し、駆動トランジスタ１２１のソース電位Ｖｓも初期化される。このように、駆動トランジスタ１２１のゲート電位Ｖｇおよびソース電位Ｖｓを初期化することで、閾電圧補正動作の準備が完了する。
【０１７１】
次に、書込駆動パルスWSをアクティブＨにしたままで、電源線１０５DSL に与える電源駆動パルスDSL を第１の電位にする（ｔ１３）。これにより、駆動電流Ｉdsが保持容量１２０に流れ込み、駆動トランジスタ１２１の閾電圧Ｖthを補正（キャンセル）する閾値補正期間に入る。
【０１７２】
駆動トランジスタ１２１のゲート端Ｇは映像信号Ｖsig の基準電位Ｖini に保持されており、駆動トランジスタ１２１のソース端Ｓの電位Ｖｓが上昇して駆動トランジスタ１２１がカットオフするまで駆動電流Ｉdsが流れる。カットオフすると駆動トランジスタ１２１のソース電位（Ｖｓ）は“Ｖini −Ｖth”となる。
【０１７３】
すなわち、有機ＥＬ素子１２７の等価回路はダイオードと寄生容量Ｃelの並列回路で表されるため、“Ｖel≦Ｖcath＋ＶthEL”である限り、つまり、有機ＥＬ素子１２７のリーク電流が駆動トランジスタ１２１に流れる電流よりもかなり小さい限り、駆動トランジスタ１２１の電流は保持容量１２０と寄生容量Ｃelを充電するために使われる。
【０１７４】
この結果、駆動トランジスタ１２１を流れるドレイン電流Ｉdsの電流路が遮断されると、有機ＥＬ素子１２７のアノード端Ａの電圧ＶelつまりノードＮＤ１２１の電位は、時間とともに上昇してゆく。そして、ノードＮＤ１２１の電位（ソース電圧Ｖｓ）とノードＮＤ１２２の電圧（ゲート電圧Ｖｇ）との電位差がちょうど閾電圧Ｖthとなったところで駆動トランジスタ１２１はオン状態からオフ状態となり、ドレイン電流は流れなくなり、閾値補正期間が終了する。つまり、一定時間経過後、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは閾電圧Ｖthという値をとる。ここで、実際には、閾電圧Ｖthに相当する電圧が、駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間に接続された保持容量１２０に書き込まれることになる。
【０１７５】
この後、水平駆動部１０６により信号線１０６HSに映像信号Ｖsig を実際に供給して（ｔ１４）、書込駆動パルスWSをインアクティブＬにするまで（ｔ１５）の間を、保持容量１２０への画素信号Ｖsig の書き込み期間とする。この画素信号Ｖsig は駆動トランジスタ１２１の閾電圧Ｖthに足し込む形で保持される。この結果、駆動トランジスタ１２１の閾電圧Ｖthの変動は常にキャンセルされる形となるので、閾値補正を行なっていることになる。この閾値補正によって、保持容量１２０に保持されるゲート・ソース間電圧Ｖgsは、“Ｖsig ＋Ｖth”となる。
【０１７６】
また、同時に、この信号書込期間ｔ１４〜ｔ１５で移動度補正を実行する。すなわち、第１実施形態（第２例）において、タイミングｔ１４〜ｔ１５は、信号書込期間と移動度補正期間の双方を兼ねることとなる。
なお、この移動度補正を実行する期間ｔ１４〜ｔ１５では、有機ＥＬ素子１２７は実際には逆バイアス状態にあるので発光することはない。この移動度補正期間ｔ１４〜ｔ１５では、駆動トランジスタ１２１のゲート端Ｇが映像信号Ｖsig のレベルに固定された状態で、駆動トランジスタ１２１に駆動電流Ｉdsが流れる。
【０１７７】
ここで、“Ｖini −Ｖth＜ＶthEL”と設定しておくことで、有機ＥＬ素子１２７は逆バイアス状態におかれるため、ダイオード特性ではなく単純な容量特性を示すようになる。よって駆動トランジスタ１２１に流れる駆動電流Ｉdsは保持容量１２０の容量値Ｃｓと有機ＥＬ素子１２７の寄生容量（等価容量）Ｃelの容量値Ｃelの両者を結合した容量“Ｃ＝Ｃｓ＋Ｃel”に書き込まれていく。これにより、駆動トランジスタ１２１のソース電位（Ｖｓ）は上昇していく。
【０１７８】
図７のタイミングチャートでは、この上昇分をΔＶで表してある。この上昇分、すなわち移動度補正パラメータである負帰還量ΔＶは、閾値補正によって保持容量１２０に保持されるゲート・ソース間電圧“Ｖgs＝Ｖsig ＋Ｖth”から差し引かれることになり、“Ｖgs＝Ｖsig −ΔＶ＋Ｖth”となるので、負帰還をかけたことになる。このようにして、第１実施形態（第２例）では、タイミングｔ１４〜ｔ１５において、映像信号Ｖsig のサンプリングと移動度μを補正する負帰還量ΔＶの調整が行なわれる。
【０１７９】
第１実施形態（第１例）と同様に、負帰還量ΔＶは、Ｉds・Ｃel／ｔであり、画素ごとに駆動電流Ｉdsがばらつく場合でも、それぞれに応じた負帰還量ΔＶとなるので、画素ごとの移動度のばらつきを補正することができる。もちろん、負帰還量ΔＶは移動度補正期間ｔ１４〜ｔ１５の時間幅を調整することで最適化可能である。
すなわち、映像信号Ｖsig が高いほど駆動電流Ｉdsは大きくなり、負帰還量ΔＶの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正が行なえる。また映像信号Ｖsig を一定とした場合、駆動トランジスタ１２１の移動度μが大きいほど負帰還量ΔＶの絶対値も大きくなる。換言すると、移動度μが大きいほど負帰還量ΔＶが大きくなるので、画素ごとの移動度μのばらつきを取り除くことが可能である。
【０１８０】
次に、信号線１０６HSに映像信号Ｖsig を供給したままで書込駆動パルスWSをインアクティブＬにすることでサンプリングトランジスタ１２５をオフさせて発光期間に進み（ｔ１５）、その後の適当な時点で信号線１０６HSへの映像信号Ｖsig の供給を停止して基準電位Ｖini に戻す（ｔ１６）。
【０１８１】
この結果、駆動トランジスタ１２１のゲート端Ｇは信号線１０６HSから切り離される。映像信号Ｖsig の印加が解除されるので、駆動トランジスタ１２１のゲート電位（Ｖｇ）は上昇可能となり、ソース電位（Ｖｓ）とともに上昇していく。やがて、ソース電位（Ｖｓ）の上昇に伴い、有機ＥＬ素子１２７の逆バイアス状態は解消されるので、駆動電流Ｉdsの流入により、有機ＥＬ素子１２７は、映像信号Ｖsig に応じた輝度で実際に発光を開始する。
【０１８２】
駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間には保持容量１２０が接続されており、その保持容量Ｃｓによる効果により、発光期間の最初でブートストラップ動作が行なわれ、駆動トランジスタ１２１のゲート・ソース間電圧“Ｖgs＝Ｖsig −ΔＶ＋Ｖth”を一定に維持したまま、駆動トランジスタ１２１のゲート電位Ｖｇおよびソース電位Ｖｓが上昇する。このとき、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは一定であるので、駆動トランジスタ１２１は、一定電流（駆動電流Ｉds）を有機ＥＬ素子１２７に流す。
【０１８３】
その結果、電圧降下が生じ、有機ＥＬ素子１２７のアノード端Ａの電位Ｖel（＝ノードＮＤ１２１の電位）は、有機ＥＬ素子１２７に駆動電流Ｉdsという電流が流れ得る電圧Ｖｘまで上昇する。また、その後において有機ＥＬ素子１２７の経時劣化によりそのアノード電位が変動しても、保持容量１２０に保持されたゲート・ソース間電圧Ｖgsは、常に“Ｖsig −ΔＶ＋Ｖth”で一定に維持される。閾電圧Ｖthに相当する電圧と移動度補正用の電圧ΔＶとによって調整されているため、有機ＥＬ素子１２７の発光輝度は駆動トランジスタ１２１の閾電圧Ｖthや移動度μのばらつきの影響を受けることがない。
【０１８４】
＜カップリングノイズの影響；点順次方式のｎチャネル型の駆動トランジスタ＞
図８〜図１１は、ＳＷトランジスタの構造と、その構造に起因する点順次方式の画素駆動方式を採用した場合におけるカップリングノイズの問題を説明する図である。ここで、図８は、１つの画素回路Ｐに着目して、点順次方式の画素駆動方式を採用した場合の回路構成を示した図である。図９は、アナログスイッチ６４２と信号線１０６HSとの間に形成される寄生容量を説明する図である。図１０および図１１は、点順次方式の画素駆動方式を採用した場合におけるカップリングノイズの発生原理を説明する図である。
【０１８５】
先にも述べたが、本実施形態の画素回路Ｐを構成する各種のＳＷトランジスタとしては、ＣＭＯＳ構造のものを使用する。このＣＭＯＳ構造のＳＷトランジスタは、よく知られているように、絶縁層をゲート電極と半導体で挟むサンドイッチ構造をしており、実質的には、コンデンサと同じ構造である。このため、ＳＷトランジスタには、制御入力端子であるゲート端Ｇと、入出力端であるソース端Ｓやドレイン端Ｄとの間に、寄生容量と呼ばれる容量が形成される。
【０１８６】
その結果、たとえば、図９に示すように、信号線１０６HS上に設けられた、極性の異なる２つのＣＭＯＳで構成されたアナログスイッチ６４２において、ｎチャネル型のＳＷトランジスタ６４２Ｎとｐチャネル型のＳＷトランジスタ６４２Ｐにおいて、ゲート端Ｇとドレイン端に形成される寄生容量６４４Ｎ（容量値Ｃｎ），６４４Ｐ（容量値Ｃｐ）のために、ＣＭＯＳ構成のアナログスイッチ６４２から出力される信号線１０６HS上の画素信号Ｖsig に、ゲート端Ｇに供給されるパルスを起因とするノイズ（いわゆるカップリングノイズ）が乗ってしまうため、表示画像に悪影響を与えてしまう。なお、カップリングノイズは、ＣＭＯＳトランジスタのオフ時に発生する。
【０１８７】
たとえば、図１０および図１１には、点順次方式の画素駆動方式を採用した場合において、アナログスイッチ６４２を構成するＳＷトランジスタ６４２Ｎ，６４２Ｐにて形成される寄生容量６４４Ｎ，６４４Ｐによって、ｎチャネル型の駆動トランジスタ１２１のゲート端Ｇに印加される電圧（ゲート印加電圧と称する；画素信号Ｖsig に相当する）にカップリングノイズが現れる原理が示されている。ここで、図１０は階調が低い場合を示し、図１１は階調が高い場合を示している。
【０１８８】
たとえば、階調が低い際には、有機ＥＬ素子１２７へ流れる駆動電流Ｉdsは小さいため、駆動トランジスタ１２１のゲート端Ｇに印加されるゲート印加電圧Ｖ（Ｖsig に対応する電圧）は低電位である。また、アナログスイッチ６４２を構成するＳＷトランジスタ６４２Ｎ，６４２Ｐのゲート端Ｇに印加される駆動パルス（水平シフトパルスHS）は、たとえば０〜１３．５Ｖである。
【０１８９】
このため、図１０（Ａ）に示すように、スイッチオン時にアナログスイッチ６４２から信号線１０６HSに低電圧の画素信号Ｖsig_L が出力される際には、ＳＷトランジスタ６４２Ｎのゲート端Ｇとソース端Ｓの電位差Ｖgs_nの方が、ＳＷトランジスタ６４２Ｐのゲート端Ｇとソース端Ｓの電位差Ｖgs_pよりも大きい。
【０１９０】
このため、このときのスイッチオン時の等価回路を図１０（Ｂ）に示すように、ＳＷトランジスタ６４２Ｎの動作抵抗Ｒｎが小さく、ＳＷトランジスタ６４２Ｐの動作抵抗Ｒｐが大きく、低電圧の画素信号Ｖsig_L の多くは、アナログスイッチ６４２のＳＷトランジスタ６４２Ｎ側を通る。
【０１９１】
このため、アナログスイッチ６４２から信号線１０６HSに低電圧の画素信号Ｖsig_L が出力される際には、ＳＷトランジスタ６４２Ｎの方がＳＷトランジスタ６４２Ｐよりもオン抵抗が小さく、低電圧の画素信号Ｖsig_L の多くは、アナログスイッチ６４２のＳＷトランジスタ６４２Ｎ側を通る。
【０１９２】
よって階調が低い際には、図１０（Ｃ）に示すように、カップリングノイズに関しては主にＳＷトランジスタ６４２Ｎ側について考えればよく、アナログスイッチ６４２のＳＷトランジスタ６４２Ｎのゲート端Ｇに印加される水平シフトパルスHSの電圧をΔＶｎ、水平シフトパルスHSの電圧ΔＶｎを起因とする駆動トランジスタ１２１のゲート端Ｇに印加されるカップリングの影響を受けたゲート印加電圧をΔＶnoise_n （＝ΔＶsig_n ）、ＳＷトランジスタ６４２Ｎによる寄生容量６４４Ｎの容量値をＣｎ、駆動トランジスタ１２１のゲート端Ｇ側の容量値をＣin、保持容量１２０の容量値をＣｓ、駆動トランジスタ１２１の寄生容量（入力容量）をＣgsとすると、カップリングによるゲート印加電圧ΔＶnoise_n は、式（４）で表すことができる。
【０１９３】
【数４】
【０１９４】
式（４）から分かるように、ＳＷトランジスタ６４２Ｎの寄生容量６４４Ｎの容量値Ｃｎが大きいほど駆動トランジスタ１２１のゲート端Ｇに現われるノイズ成分、つまりゲート印加電圧ΔＶnoise は大きくなり、カップリングの影響が顕著に現れる。
【０１９５】
また、階調が高い際には、有機ＥＬ素子１２７へ流れる駆動電流Ｉdsは大きいため、駆動トランジスタ１２１のゲート端Ｇに印加されるゲート印加電圧Ｖも高電位である。また、アナログスイッチ６４２を構成するＳＷトランジスタ６４２Ｎ，６４２Ｐのゲート端Ｇに印加される駆動パルス（水平シフトパルスHS）は、たとえば０〜１３．５Ｖである。
【０１９６】
このため、図１１（Ａ）に示すように、スイッチオン時にアナログスイッチ６４２から信号線１０６HSに高電圧の画素信号Ｖsig_H が出力される際には、ＳＷトランジスタ６４２Ｐのゲート端Ｇとソース端Ｓの電位差Ｖgs_pの方が、ＳＷトランジスタ６４２Ｎのゲート端Ｇとソース端Ｓの電位差Ｖgs_nよりも大きい。
【０１９７】
このため、このときのスイッチオン時の等価回路を図１１（Ｂ）に示すように、ＳＷトランジスタ６４２Ｐの動作抵抗Ｒｐが小さく、ＳＷトランジスタ６４２Ｎの動作抵抗Ｒｎが大きく、高電圧の画素信号Ｖsig_H の多くは、アナログスイッチ６４２のＳＷトランジスタ６４２Ｐ側を通る。
【０１９８】
このため、アナログスイッチ６４２から信号線１０６HSに高電圧の画素信号Ｖsig_H が出力される際には、ＳＷトランジスタ６４２Ｐの方がＳＷトランジスタ６４２Ｎよりもオン抵抗が小さく、高電圧の画素信号Ｖsig_H の多くは、アナログスイッチ６４２のＳＷトランジスタ６４２Ｐ側を通る。
【０１９９】
よって階調が高い際には、図１１（Ｃ）に示すように、カップリングノイズに関しては主にＳＷトランジスタ６４２Ｐ側について考えればよく、アナログスイッチ６４２のＳＷトランジスタ６４２Ｐのゲート端Ｇに印加される水平シフトパルスHSの電圧をΔＶｐ、水平シフトパルスHSの電圧ΔＶｐを起因とする駆動トランジスタ１２１のゲート端Ｇに印加されるカップリングの影響を受けたゲート印加電圧をΔＶnoise_p （＝ΔＶsig_p ）、ＳＷトランジスタ６４２Ｐによる寄生容量６４４Ｐの容量値をＣｐ、駆動トランジスタ１２１のゲート端Ｇ側の容量値をＣin、保持容量１２０の容量値をＣｓ、駆動トランジスタ１２１の寄生容量（入力容量）をＣgsとすると、カップリングによるゲート印加電圧ΔＶnoise_p は、式（５）で表すことができる。
【０２００】
【数５】
【０２０１】
式（５）から分かるように、ＳＷトランジスタ６４２Ｐの寄生容量６４４Ｐの容量値Ｃｐが大きいほど駆動トランジスタ１２１のゲート端Ｇに現われるノイズ成分、つまりゲート印加電圧ΔＶnoise_p は大きくなり、カップリングの影響が顕著に現れる。
【０２０２】
このように、カップリングノイズによる影響（ゲート印加電圧ΔＶnoise_n ，ゲート印加電圧ΔＶnoise_p ；纏めてゲート印加電圧ΔＶnoise と記す）が駆動トランジスタ１２１のゲート端Ｇに現われると、保持容量１２０に保持されている電圧がカップリングノイズ（つまりゲート印加電圧ΔＶnoise ）の大小によって変動してしまう。
【０２０３】
その結果、カップリングノイズにより、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsの保持性能が劣化し、有機ＥＬ素子１２７を一定輝度で継続発光させることができなくなる。その結果、駆動トランジスタ１２１の閾電圧Ｖthを補正しても、カップリングノイズにより、表示画像にザラツキが生じてしまう。
【０２０４】
保持容量１２０の値を大きくすると、式（４）や式（５）から分かるように、カップリングノイズによるゲート・ソース間電圧Ｖgsの変化を小さくできるが、変化をゼロにすることはできないので、少なからず、カップリングノイズを原因とするザラツキの問題が残ってしまう。
【０２０５】
＜カップリングノイズの影響；線順次方式のｎチャネル型の駆動トランジスタ＞
図１２および図１３は、点順次方式の画素駆動方式を採用した場合におけるカップリングノイズの発生原理を説明する図である。
【０２０６】
線順次方式の場合、アナログスイッチ６４２を構成するＳＷトランジスタ６４２Ｎ，６４２Ｐは、ソース端Ｓには画素信号Ｖsig が供給され、ゲート端Ｇには信号選択パルス sel，xselが供給されるが、これらは、タイミング関係が点順次駆動方式のときと異なるものの、ソース端Ｓとゲート端Ｇに供給される信号は、事実上は、図１２（Ａ）および図１３（Ａ）に示すように、点順次の場合と同じである。
【０２０７】
よって、図１２（Ａ）から分かるように、階調が低い際には、スイッチオン時にアナログスイッチ６４２から信号線１０６HSに低電圧の画素信号Ｖsig_L が出力される際には、ＳＷトランジスタ６４２Ｎのゲート端Ｇとソース端Ｓの電位差Ｖgs_nの方が、ＳＷトランジスタ６４２Ｐのゲート端Ｇとソース端Ｓの電位差Ｖgs_pよりも大きいことは点順次の場合と同じである。
【０２０８】
このため、このときのスイッチオン時の等価回路を図１２（Ｂ）に示すように、ＳＷトランジスタ６４２Ｎの動作抵抗Ｒｎが小さく、ＳＷトランジスタ６４２Ｐの動作抵抗Ｒｐが大きく、低電圧の画素信号Ｖsig_L の多くは、アナログスイッチ６４２のＳＷトランジスタ６４２Ｎ側を通る。よって階調が低い際には、図１２（Ｃ）に示すように、カップリングノイズに関しては主にＳＷトランジスタ６４２Ｎ側について考えればよい。この点は、点順次の場合と同じである。
【０２０９】
また、図１３（Ａ）から分かるように、階調が高い際には、スイッチオン時にアナログスイッチ６４２から信号線１０６HSに高電圧の画素信号Ｖsig_H が出力される際には、ＳＷトランジスタ６４２Ｐのゲート端Ｇとソース端Ｓの電位差Ｖgs_pの方が、ＳＷトランジスタ６４２Ｎのゲート端Ｇとソース端Ｓの電位差Ｖgs_nよりも大きいことは点順次の場合と同じである。
【０２１０】
このため、このときのスイッチオン時の等価回路を図１３（Ｂ）に示すように、ＳＷトランジスタ６４２Ｐの動作抵抗Ｒｐが小さく、ＳＷトランジスタ６４２Ｎの動作抵抗Ｒｎが大きく、高電圧の画素信号Ｖsig_H の多くは、アナログスイッチ６４２のＳＷトランジスタ６４２Ｐ側を通る。よって階調が高い際には、図１３（Ｃ）に示すように、カップリングノイズに関しては主にＳＷトランジスタ６４２Ｐ側について考えればよい。この点は、点順次の場合と同じである。
【０２１１】
このように、有機ＥＬ素子１２７は電流駆動で発光する電気光学素子であるため、駆動トランジスタ１２１のゲート端Ｇに印加される電圧のばらつきが厳格（シビア）に影響される。そのため、このカップリングノイズの影響を極力抑える必要がある。
【０２１２】
＜カップリングノイズ抑制対象について＞
図１４は、駆動トランジスタ１２１のカップリングノイズの影響を抑制する対象のＳＷトランジスタについて説明する図である。ところで、駆動トランジスタ１２１がｎチャネル型のＭＯＳトランジスタのときには、カップリングノイズの大きさが同じであれば、実際には、階調が高いときには、相対的に、そのカップリングノイズの影響は少ないと言える。よって、駆動トランジスタ１２１がｎチャネル型のＭＯＳトランジスタのときには、ＳＷトランジスタ６４２Ｎ側の寄生容量６４４Ｎによるカップリングノイズについてのみ考慮すればよいと考えられる。
【０２１３】
駆動トランジスタ１２１がｎチャネル型のＭＯＳトランジスタのときには、階調が低い際にノイズの影響が顕著に現れる理由は次の通りである。すなわち、図１４に示すように、駆動トランジスタ１２１のゲート端Ｇに印加されるゲート印加電圧をＶ０、カップリングの影響を受けたゲート印加電圧をΔＶnoise とする。
【０２１４】
このとき、電圧Ｖ０に対応する通常の輝度ＬをＬ０、ΔＶnoise が存在するときの輝度ＬをＬnoise 、係数をａとすると、輝度Ｌと入力信号Ｖとの間に式（６−１）の関係があるので、輝度Ｌのばらつき（＝Ｌnoise ／Ｌ０）は、式（６−２）で表すことができる。
【０２１５】
【数６】
【０２１６】
このため、カップリングの影響が一定であると仮定すると、ゲート印加電圧Ｖ（画素信号Ｖsig ）が低い、詳しくはゲート・ソース間電圧が小さく低階調であるほど、輝度のばらつきは大きく（広く）なる。
【０２１７】
本例の場合、同一列の信号線１０６HSに対して、列ごとに設けられた同一のアナログスイッチ６４２で信号処理（本例の場合、信号通過と遮断の切替え）を実行するので、信号線１０６HSに乗ったカップリングノイズが本質的に列相関性を持って現われ易い特徴があり、カップリングノイズのレベルが小さくても、それが縦すじノイズとなって画像に現われ、視覚的にも感知され易い傾向がある。
【０２１８】
カップリングノイズのレベルが同じであっても、それが列ごとに蓄積し縦すじ模様として認識される場合と、不規則に分布している場合では、人間の感じ方は大きく異なり、不規則に分布しいる場合の方がずっと自然に受け入れることができる。これは、幾何学的なパターン認識ができる場合は、どうしてもそこに意識が集中してしまうという人間の認知心理学的な特性によるものである。
【０２１９】
＜カップリングノイズの抑制手法；ｎチャネル型の駆動トランジスタ＞
図１５は、ｎチャネル型の駆動トランジスタ１２１を使用する場合における、カップリングノイズの抑制手法を説明する図である。
【０２２０】
前述の説明から分かるように、ｎチャネル型の駆動トランジスタ１２１を使用する場合には、信号線１０６HSの選択スイッチであるアナログスイッチ６４２における、低階調時により多くの動作電流が流れる方のＳＷトランジスタ６４２Ｎ側について、カップリングノイズをより少なくする対策を講じる必要がある。その仕組みとしては、本実施形態では、トランジスタのゲート電極やチャネルサイズ（ゲート長Ｌもしくはゲート幅Ｗ）もしくは絶縁層の厚さを、寄生容量６４４ができるだけ小さくなるように設定する。
【０２２１】
たとえば、トランジスタの寄生容量は、ゲート電極やチャネルのサイズに比例し、また、絶縁層の厚さに反比例する。よって、寄生容量６４４ができるだけ小さくなるように設定するには、ゲート電極やチャネルのサイズを小さくするか、もしくは、絶縁層の厚さを厚くする。
【０２２２】
チャネルのサイズに関しては、ゲート長Ｌもしくはゲート幅Ｗの何れか一方もしくは双方を調整すればよい。フリンジング容量のみであればＳＷトランジスタのゲート幅Ｗのみが寄生容量に関係するのであるが、カップリングは、フリンジング容量のみではなく、ＳＷトランジスタの酸化膜容量も影響する。酸化膜容量は、酸化膜厚に反比例して、酸化膜の面積（≒チャネルの面積）に比例するので、「チャネルのサイズに比例」や「チャネルのサイズを小さくする」においては、ゲート長Ｌおよびゲート幅Ｗの何れもが関係するからである。
【０２２３】
ここで、基本的には、これら３つの手法の何れを採用してもよい。もちろん、任意に組み合わせてもよい。しかしながら、実際には、一部のトランジスタの絶縁層の厚みだけを変更するためには、従来の製造プロセスにもう１段階行程を入れる必要がある。これに対して、一部のトランジスタのゲート電極だけを変更する方法や、一部のトランジスタのチャネルサイズだけを変更する方法は、マスクのみの変更で可能であり、コスト面でも時間の面でも有効である。したがって、トランジスタのゲート電極やチャネルのサイズを変更することが、コスト的にも時間的にも有効である。
【０２２４】
よって、通常、ＣＭＯＳのトランジスタのサイズはｎチャネル型およびｐチャネル型の何れもが同じであるが、本例の場合には、図１５に示すように、ｎチャネル型の駆動トランジスタ１２１のゲート電位にカップリングの影響を与えるＳＷトランジスタ６４２Ｎのゲート電極やチャネルのサイズをＳＷトランジスタ６４２Ｐよりも小型化する。
【０２２５】
このように、駆動トランジスタ１２１の極性（本例ではｎチャネル型）に合わせて、信号線１０６HSの選択スイッチにあたるアナログスイッチ６４２を構成するＣＭＯＳのＳＷトランジスタ（本例ではＳＷトランジスタ６４２Ｎ）のゲート電極やチャネルのサイズを変える（小さくする）ことで、ＣＭＯＳトランジスタ（本例では特にＳＷトランジスタ６４２Ｎ側）のオフ時に発生するｎチャネル型の駆動トランジスタ１２１のゲート電位へのカップリングノイズを軽減（抑制）することができる。
【０２２６】
その結果、アナログスイッチ６４２を構成するＣＭＯＳのＳＷトランジスタ６４２Ｎの寄生容量６４４Ｎを起因とするカップリングノイズを原因とする保持容量１２０に保持されている電圧のばらつきを少なくすることが可能となり、カップリングノイズによる画質ばらつきを抑えることが可能となる。本実施形態を適用しない場合よりも、均一な画質を得ることが可能となる。
【０２２７】
特に、画素配列に応じた信号線１０６HS上に設けられるアナログスイッチ６４２に関して適用したことで、視覚的に問題となり易いスジ状ノイズを低減できるので、その効果が大きい。
【０２２８】
＜画素回路；第２実施形態＞
図１６は、図１に示した有機ＥＬ表示装置１を構成する画素回路Ｐの第２実施形態を説明する図である。ここで、図１６（Ａ）は第２実施形態の画素回路Ｐの回路図を示し、図１６（Ｂ）はタイミングチャートの一例を示している。
【０２２９】
図１６（Ａ）に示すように、第２実施形態の画素回路Ｐは、基本的にｐチャネル型の薄膜電界効果トランジスタ（ＴＦＴ）で駆動トランジスタ１２１が構成されている点に特徴を有する。また、駆動トランジスタ１２１の他に走査用や閾電圧補正用に３つのトランジスタを使用した４Ｔｒ駆動の構成を採っている。回路構成自体は、いわゆるサーノフ回路と同じである。
【０２３０】
具体的には、第２実施形態の画素回路Ｐは、ｐチャネル型の駆動トランジスタ１２１、アクティブＬの駆動パルスが供給されるｐチャネル型の発光制御トランジスタ１２２、アクティブＬの駆動パルスが供給されるｐチャネル型のサンプリングトランジスタ１２５、有機ＥＬ素子１２７、および信号線１０６HSの電圧を記憶する容量値Ｃｓの保持容量１２０を有する。
【０２３１】
保持容量１２０は、サンプリングトランジスタ１２５のドレイン端Ｄと駆動トランジスタ１２１のゲート端Ｇとの間に接続されている。
【０２３２】
駆動トランジスタ１２１、発光制御トランジスタ１２２、および有機ＥＬ素子１２７は、電源電位Ｖccp （たとえば正電源電圧）と基準電位の一例である接地電位GND の間で、この順に直列に接続されている。具体的には、駆動トランジスタ１２１は、ソース端Ｓが電源電位Ｖccp に接続され、ドレイン端Ｄが発光制御トランジスタ１２２のソース端Ｓに接続されている。発光制御トランジスタ１２２のドレイン端Ｄが、有機ＥＬ素子１２７のアノード端Ａに接続され、有機ＥＬ素子１２７のカソード端Ｋが基準電位Ｖcathに接続されている。駆動トランジスタ１２１は、制御入力端子であるゲート端Ｇに供給される電位に応じた駆動電流を有機ＥＬ素子１２７に供給するようになっている。
【０２３３】
また、第２実施形態の画素回路Ｐの特徴部分として、閾電圧Ｖthを記憶する容量値Ｃsub の閾電圧記憶容量１２８と、駆動トランジスタ１２１のゲート端Ｇとドレイン端Ｄとの間に設けられたアクティブＬの閾値＆移動度キャンセルパルスAZ３が供給されるｐチャネル型のＳＷトランジスタ（特に補正トランジスタと称する）１２９とを備える。閾値＆移動度キャンセルパルスAZ３は、図示を割愛した閾値＆移動度補正走査部１１４から供給される。
【０２３４】
閾電圧記憶容量１２８は、駆動トランジスタ１２１のゲート端Ｇと電源Ｖccp との間に接続されている。補正トランジスタ１２９は、ドレイン端Ｄが駆動トランジスタ１２１のゲート端Ｇに接続され、ソース端Ｓが駆動トランジスタ１２１のドレイン端Ｄに接続されている。
【０２３５】
第２実施形態の画素回路Ｐにおいて、閾電圧＆移動度補正回路１４０は、保持容量１２０および閾電圧記憶容量１２８、並びに補正トランジスタ１２９で構成される。保持容量１２０は、検知した閾電圧Ｖthを保持する閾電圧保持容量としても機能するようになっている。
【０２３６】
ここで、補正トランジスタ１２９がオンになると、駆動トランジスタ１２１のドレイン端Ｄとゲート端Ｇの電圧が事実上同じになる。このとき、駆動トランジスタ１２１のドレイン端Ｄに電圧が掛かっている場合には補正トランジスタ１２９は完全にオンになる。駆動トランジスタ１２１のドレインに電圧が掛かっていない場合には駆動トランジスタ１２１の電荷はドレイン端Ｄを通して逃げて行き、ついには補正トランジスタ１２９がオフになる。このとき、補正トランジスタ１２９のゲート端Ｇには閾電圧Ｖthが残る。この動作を利用して、閾電圧Ｖthの補正（キャンセル）を行なう。
【０２３７】
各タイミングにおける動作を図１６（Ｂ）を用いて説明する。先ず、信号線１０６HSの電位（画素信号Ｖsig ）をオフセット電位Ｖofs にしておき、走査駆動パルスDSをアクティブＬにして発光制御トランジスタ１２２をオンさせた状態で、書込駆動パルスWSをアクティブＬとすることでサンプリングトランジスタ１２５をオンさせ（ｔ２１）、さらに閾値＆移動度キャンセルパルスAZ３をアクティブＬとすることで補正トランジスタ１２９もオンにする（ｔ２２）。
【０２３８】
走査駆動パルスDSがアクティブＬなので有機ＥＬ素子１２７には電流が流れる状態になっており、駆動トランジスタ１２１のドレイン電位Ｖｄは有機ＥＬ素子１２７の基準電位Ｖcathに対して十分に近い電位にある。すなわちドレイン電位Ｖｄは十分に低電位である。駆動トランジスタ１２１のゲート端Ｇとドレイン端Ｄとは補正トランジスタ１２９によって接続状態にあるので、駆動トランジスタ１２１のゲート電位Ｖｇも十分に低電位である。このため、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは十分にマイナス方向に振れているので、駆動トランジスタ１２１はオン状態を保つ。
【０２３９】
次に、走査駆動パルスDSをインアクティブＨにして発光制御トランジスタ１２２をオフさせる（ｔ２３）。すると、電源電位Ｖccp からの電流はオン状態にある補正トランジスタ１２９を介して駆動トランジスタ１２１のゲート端Ｇに回り込み、保持容量１２０と閾電圧記憶容量１２８とを充電することでゲート・ソース間電位Ｖgsが閾電圧Ｖthになるまでゲート端Ｇの電位を押し上げ、Ｖgs＝Ｖthになった時点で駆動トランジスタ１２１はオフになる。
【０２４０】
次に、閾値＆移動度キャンセルパルスAZ３をインアクティブＨにして補正トランジスタ１２９をオフさせる（ｔ２４）。すると、駆動トランジスタ１２１は、ゲート端Ｇがフローティング状態となる（ｔ２６）。このとき、閾電圧Ｖthの情報が保持容量１２０と閾電圧記憶容量１２８とに記憶されている。タイミングｔ２３〜ｔ２４間が閾値補正期間である。
【０２４１】
ここで、信号線１０６HSの電位が真の画素信号Ｖsig のレベルにあれば、つまり、オフセット電位Ｖofs に対してΔＶsig だけ低い信号が入力されていると（ｔ２５）、容量分割により保持容量１２０および閾電圧記憶容量１２８に記憶される電圧が変化する。その結果、駆動トランジスタ１２１のゲート端Ｇの電位Ｖｇが、画素信号Ｖsig のレベルだけでなく閾電圧Ｖthをも反映した状態で現われる。つまり、ゲート端Ｇの電位Ｖｇは、オフセット電位Ｖofs からＶsig への変量に応じた量だけ閾電圧Ｖthから変動する。このときのゲート電位ＶｇをＶg0とする。
【０２４２】
このとき、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは十分にマイナス方向に振れるので、駆動トランジスタ１２１はオン状態となり、ドレイン端Ｄは電源電位Ｖccp になる（ｔ２６）。
【０２４３】
次に、書込駆動パルスWSをインアクティブＨとすることでサンプリングトランジスタ１２５をオフさせ（ｔ２７）、さらに閾値＆移動度キャンセルパルスAZ３を所定期間だけアクティブＬとすることで補正トランジスタ１２９もオンにする（ｔ２８〜ｔ２９）。すると、電源電位Ｖccp からの電流はオン状態にある補正トランジスタ１２９を介して駆動トランジスタ１２１のゲート端Ｇに回り込み、閾電圧記憶容量１２８を充電することでゲート端Ｇの電位ＶｇがＶg0からＶg1まで上昇する。その結果、画素信号Ｖsig と閾電圧Ｖthとを反映したゲート電位Ｖｇが、期間ｔ２８〜ｔ２９に応じた分だけ縮小される。
【０２４４】
ここで、ゲート電位Ｖｇが、期間ｔ２８〜ｔ２９で縮小される割合は、ゲート・ソース間電圧Ｖgsの変化に対するドレイン電流Ｉdsの傾き（つまりキャリアの移動度μ）に応じたものとなり、ゲート・ソース間電圧Ｖgsが同じ場合、移動度μ（＝μＨとする）が大きいほどドレイン電流Ｉdsが大きいので縮小量が大きくゲート電位Ｖg1はより高電位のＶg1Ｈになり、移動度μ（＝μＬとする）が小さいほどドレイン電流Ｉdsが小さいので縮小量が小さくゲート電位Ｖg1は低電位のＶg1Ｌになる。
【０２４５】
期間ｔ２８〜ｔ２９での電位の移動後に設定される各ゲート電圧Ｖg1Ｈ，Ｖg1Ｌは、それぞれの移動度μＨ，μＬに応じたものになり、発光時の対応する駆動電流Ｉdsは、各ゲート電圧Ｖg1Ｈ，Ｖg1Ｌにおいて同一になるように作用する。これが移動度μの補正原理であり、タイミングｔ２８〜ｔ２９間が移動度補正期間である。
【０２４６】
次に、走査駆動パルスDSをアクティブＬにして発光制御トランジスタ１２２をオンさせる（ｔ３０）。すると、駆動トランジスタ１２１のゲート・ソース間電位Ｖgs（＝Ｖccp −Ｖg1）に応じた電流が有機ＥＬ素子１２７に供給されることで、有機ＥＬ素子１２７が発光する。このとき、駆動トランジスタ１２１のドレイン・ソース間に流れる電流Ｉdsは、閾電圧Ｖthの項を含まなくなる。
【０２４７】
第２実施形態の画素回路Ｐとその駆動方法によれば、先ず、駆動電流Ｉdsに閾電圧Ｖthが与える影響を排除することができる。したがって、画素回路Ｐ間で駆動トランジスタ１２１の閾電圧Ｖthがばらついていても、そのようなばらつきが有機ＥＬ素子１２７に供給する駆動電流Ｉdsに与える影響を抑制することができる。
【０２４８】
加えて、期間ｔ２８〜ｔ２９で発光用のゲート電位Ｖg1をキャリアの移動度μに応じて縮小させているので、駆動電流Ｉdsに移動度μが与える影響を抑制することができる。たとえば、移動度μが大きいときにはゲート電位Ｖg1は高電位になりゲート・ソース間電圧Ｖgsが小さくなるが、式（１）から分かるように、移動度μが大きいので、駆動電流Ｉdsの変化を抑制するようになる。また、移動度μが小さいときにはゲート電位Ｖg1は低電位なりゲート・ソース間電圧Ｖgsが大きくなるが、式（１）から分かるように、移動度μが小さいので、駆動電流Ｉdsの変化を抑制するようになる。
【０２４９】
したがって、画素回路Ｐ間で駆動トランジスタ１２１の移動度μがばらついていても、そのようなばらつきが有機ＥＬ素子１２７に供給する駆動電流Ｉdsに与える影響を抑制することができる。
【０２５０】
このように、第２実施形態の画素回路Ｐとその駆動方法によれば、保持容量１２０の容量Ｃｓおよび閾電圧記憶容量１２８の容量Ｃsub の値が各画素回路Ｐで変動しなければ、駆動トランジスタ１２１の閾電圧Ｖthおよびキャリアの移動度μ（ゲート・ソース間電圧とドレイン電流の関係）がばらついても、駆動電流Ｉdsの変動を補償して、これらのばらつきの少ない表示を行なうことができる。
【０２５１】
なお、第１実施形態の画素回路Ｐで説明したと同様に、ここで示した閾電圧＆移動度補正回路１４０の回路構成は、駆動トランジスタ１２１としてｐチャネル型を用いて有機ＥＬ素子１２７を駆動するための駆動信号を一定に維持する駆動信号一定化回路の一例に過ぎず、有機ＥＬ素子１２７の経時劣化やｐチャネル型の駆動トランジスタ１２１の特性変動（たとえば閾電圧や移動度などのばらつきや変動）による駆動電流Ｉdsに与える影響を防ぐための駆動信号一定化回路としては、その他の公知の様々な回路を適用することができる。
【０２５２】
また、前述の説明では、有機ＥＬ素子１２７を駆動するための駆動信号を一定に維持する駆動信号一定化回路（その一例としての閾電圧＆移動度補正回路１４０）を備えた構成で説明したが、第１実施形態の画素回路Ｐで説明したと同様に、「駆動トランジスタ１２１のゲート端Ｇに印加される画素信号Ｖsig が、ＳＷトランジスタのカップリングによる影響を受けないようにする」という点においては、これらの駆動信号一定化回路を備えていることは必須ではない。
【０２５３】
＜カップリングノイズの影響と抑制手法；ｐチャネル型の駆動トランジスタ＞
図１７は、ｐチャネル型の駆動トランジスタ１２１を使用する場合における、カップリングノイズの抑制手法を説明する図である。
【０２５４】
図８〜図１４においては、ｎチャネル型の駆動トランジスタ１２１を使用して点順次方式もしくは線順次方式の画素駆動方式を採用した場合におけるカップリングノイズの問題とその抑制手法について説明してきた。この考え方は、ｐチャネル型の駆動トランジスタ１２１を使用した第２実施形態の画素回路Ｐについても同様に適用できる。
【０２５５】
ただし、画素信号Ｖsig の大きさと駆動トランジスタ１２１が生成する駆動電流Ｉdsとの関係が、逆転する点を考慮する必要がある。すなわち、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsとの関係における駆動電流Ｉdsは式（１）で示される通りであるが、図１６に示す画素回路Ｐでは、画素信号Ｖsig のレベルが高いとき、つまり信号線１０６HSの電位が高くΔＶsig が小さいときにはゲート・ソース間電圧Ｖgsが小さくなるので駆動電流Ｉdsが少なくなり低階調となるのに対して、画素信号Ｖsig のレベルが低いとき、つまり信号線１０６HSの電位が低くΔＶsig が大きいときにはゲート・ソース間電圧Ｖgsが大きくなるので駆動電流Ｉdsが多くなり高階調となる。
【０２５６】
よって、階調が低い際には、カップリングノイズに関しては主にＳＷトランジスタ６４２Ｐ側について考えればよく、逆に、階調が高い際には、カップリングノイズに関しては主にＳＷトランジスタ６４２Ｎ側について考えればよい。
【０２５７】
さらに、図１４や式（６−２）に示したことから分かるように、カップリングの影響が一定であると仮定すると、ゲート印加電圧Ｖ（画素信号Ｖsig ）が高い、詳しくはゲート・ソース間電圧が小さく低階調であるほど、輝度のばらつきは大きく（広く）なる。
【０２５８】
よって、実際には、駆動トランジスタ１２１がｐチャネル型のＭＯＳトランジスタのときには、低階調時により多くの動作電流が流れる方のＳＷトランジスタ６４２Ｐ側の寄生容量６４４Ｐによるカップリングノイズについてのみ考慮すればよいと考えられる。
【０２５９】
よって、信号線１０６HSの選択スイッチであるアナログスイッチ６４２におけるＳＷトランジスタ６４２Ｐ側について、トランジスタのゲート電極やチャネルサイズもしくは絶縁層の厚さを、寄生容量６４４ができるだけ小さくなるように設定する。
【０２６０】
この際には、前述と同様に、トランジスタのゲート電極やチャネルのサイズを変更することが、コスト的にも時間的にも有効であり、図１７に示すように、ｐチャネル型の駆動トランジスタ１２１のゲート電位にカップリングの影響を与えるＳＷトランジスタ６４２Ｐのゲート電極やチャネルのサイズを小型化する。
【０２６１】
このように、駆動トランジスタ１２１の極性（本例ではｐチャネル型）に合わせて、信号線１０６HSの選択スイッチにあたるアナログスイッチ６４２を構成するＣＭＯＳのＳＷトランジスタ（本例ではＳＷトランジスタ６４２Ｐ）のゲート電極やチャネルのサイズを変える（小さくする）ことで、ＣＭＯＳトランジスタ（本例では特にＳＷトランジスタ６４２Ｐ側）のオフ時に発生するｐチャネル型の駆動トランジスタ１２１のゲート電位へのカップリングノイズを軽減（抑制）することができる。
【０２６２】
その結果、アナログスイッチ６４２を構成するＣＭＯＳのＳＷトランジスタ６４２Ｐの寄生容量６４４Ｐを起因とするカップリングノイズを原因とする保持容量１２０に保持されている電圧のばらつきを少なくすることが可能となり、カップリングノイズによる画質ばらつきを抑えることが可能となる。本実施形態を適用しない場合よりも、均一な画質を得ることが可能となる。
【０２６３】
特に、画素配列に応じた信号線１０６HS上に設けられるアナログスイッチ６４２に関して適用したことで、視覚的に問題となり易いスジ状ノイズを低減できるので、その効果が大きい。
【０２６４】
以上、本発明について実施形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で上記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。
【０２６５】
また、上記の実施形態は、クレーム（請求項）にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。
【０２６６】
たとえば、カップリングノイズについて考慮する必要のある、駆動トランジスタ１２１の制御入力端子側に接続されるスイッチングトランジスタの例として、信号線１０６HSに対する選択スイッチとして機能するトランスファーゲート構成のアナログスイッチ６４２について説明してきたが、本願発明の適用対象はこれらに限らない。
【０２６７】
たとえば、アナログスイッチ６４２は、ＳＷトランジスタ６４２Ｎ，６４２Ｐのどちらか一方のみのｎチャネル型のＭＯＳトランジスタやｐチャネル型のＭＯＳトランジスタによるスイッチでもよく、それに対して、カップリングノイズに対する抑制手法を適用してもよい。この場合にも、カップリングノイズを起因とする縦すじ状のノイズ防止の効果が得られる。
【０２６８】
また、駆動トランジスタ１２１の制御入力端子（ゲート端Ｇ）に対して輝度情報に応じた信号を選択的に取り込むサンプリングトランジスタ１２５や、駆動トランジスタ１２１の閾電圧Ｖthや移動度μのばらつきを補正（キャンセル）する閾電圧＆移動度補正回路１４０を設ける場合において使用される、駆動トランジスタ１２１のゲート端Ｇ側において駆動トランジスタ１２１の閾電圧Ｖthを選択的に検知するための検知トランジスタ１２３や補正トランジスタ１２９を適用対象としてもよい。
【０２６９】
ただし、これらは、全ての画素回路Ｐに設けられるものであり、列ごとに設けられるアナログスイッチ６４２とは異なり、カップリングノイズの影響が、縦すじ状のノイズを発生させることはなく、不規則（ランダム）なザラツキノイズとなって現われるので、アナログスイッチ６４２に比べると、カップリングノイズの視覚的な抑制効果は低い。しかしながら、カップリングノイズの存在はスイッチングトランジスタの区別を問わず、特性が同じであれば同じように発生しているので、スイッチングトランジスタの区別を問わず、前述のようなカップリングノイズの問題を抑制する仕組みを採る効果はある。
【０２７０】
また、画素の表示素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、これに限られるものではなく、流れる電流によって輝度が変化する電気光学素子を画素の表示素子として用いた表示装置全般に適用可能である。
【図面の簡単な説明】
【０２７１】
【図１】本発明に係る表示装置の一実施形態であるアクティブマトリクス型表示装置の構成の概略を示すブロック図である。
【図２】点順次駆動方式に対応した水平駆動部の回路構成の一例を示す図である。
【図３】線順次駆動方式に対応した水平駆動部の回路構成の一例を示す図である。
【図４】図１に示した有機ＥＬ表示装置を構成する画素回路の第１実施形態（第１例）を示す図である。
【図５】第１実施形態（第１例）の画素回路の動作を説明するタイミングチャートである。
【図６】画素回路の第１実施形態の第２例を示す図である。
【図７】第１実施形態（第１例）の画素回路の動作を説明するタイミングチャートである。
【図８】点順次方式の画素駆動方式を採用した場合の回路構成を示した図である。
【図９】アナログスイッチと信号線の間に形成される寄生容量を説明する図である。
【図１０】点順次方式の画素駆動方式を採用した場合における低階調時のカップリングノイズの発生原理を説明する図である。
【図１１】点順次方式の画素駆動方式を採用した場合における高階調時のカップリングノイズの発生原理を説明する図である。
【図１２】線順次方式の画素駆動方式を採用した場合における低階調時のカップリングノイズの発生原理を説明する図である。
【図１３】線順次方式の画素駆動方式を採用した場合における高階調時のカップリングノイズの発生原理を説明する図である。
【図１４】駆動トランジスタのカップリングノイズの影響を抑制する対象のＳＷトランジスタについて説明する図である。
【図１５】ｎチャネル型の駆動トランジスタを使用する場合における、カップリングノイズの抑制手法を説明する図である。
【図１６】図１に示した有機ＥＬ表示装置を構成する画素回路の第２実施形態を示す図である。
【図１７】ｐチャネル型の駆動トランジスタを使用する場合における、カップリングノイズの抑制手法を説明する図である。
【符号の説明】
【０２７２】
Ｐ…画素回路、１…有機ＥＬ表示装置、１００…表示パネル部、１０１…基板、１０２…画素アレイ部、１０３…垂直駆動部、１０４…書込走査部、１０４WS…書込走査線、１０５…駆動走査部、１０５DS…駆動走査線、１０６…水平駆動部、１０６HS…信号線、１１４…閾値＆移動度補正走査部、１１４AZ…閾値＆移動度補正走査線、１１５…閾値＆移動度補正走査部、１１５AZ…閾値＆移動度補正走査線、１２０…保持容量（画素容量）、１２１…駆動トランジスタ、１２２…発光制御トランジスタ、１２３，１２４…検知トランジスタ、１２５…サンプリングトランジスタ、１２７…有機ＥＬ素子、１２８…閾電圧記憶容量、１２９…補正トランジスタ、１３０…ブートストラップ回路（駆動信号一定化回路）、１４０…閾電圧＆移動度補正回路（駆動信号一定化回路）、６４２…アナログスイッチ、６４２Ｎ…ｎチャネル型のＳＷトランジスタ、６４２Ｐ…ｐチャネル型のＳＷトランジスタ
【技術分野】
【０００１】
本発明は、画素回路（画素とも称される）が行列状に配列された画素アレイ部を有する表示装置に関する。より詳細には、駆動信号の大小によって輝度が変化する電気光学素子を表示素子として有する画素回路が行列状に配置されてなり、画素回路ごとに能動素子を有して当該能動素子によって画素単位で表示駆動が行なわれる表示装置に関する。
【背景技術】
【０００２】
画素の表示素子として、印加される電圧や流れる電流によって輝度が変化する電気光学素子を用いた表示装置がある。たとえば、印加される電圧によって輝度が変化する電気光学素子としては液晶表示素子が代表例であり、流れる電流によって輝度が変化する電気光学素子としては、有機エレクトロルミネッセンス（Organic Electro Luminescence, 有機ＥＬ, Organic Light Emitting Diode, OLED；以下、有機ＥＬと記す） 素子が代表例である。後者の有機ＥＬ素子を用いた有機ＥＬ表示装置は、画素の表示素子として、自発光素子である電気光学素子を用いたいわゆる自発光型の表示装置である。
【０００３】
液晶表示素子を用いた液晶表示装置や有機ＥＬ素子を用いた有機ＥＬ表示装置を始めとする電気光学素子を用いた表示装置においては、その駆動方式として、単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が単純であるものの、大型でかつ高精細の表示装置の実現が難しいなどの問題がある。
【０００４】
このため、近年、画素内部の発光素子に供給する画素信号を、同様に画素内部に設けた能動素子、たとえば絶縁ゲート型電界効果トランジスタ（一般には、薄膜トランジスタ(Thin Film Transistor ;ＴＦＴ)をスイッチングトランジスタとして使用して制御するアクティブマトリクス方式の開発が盛んに行なわれている。
【０００５】
ここで、電気光学素子を発光させる際には、入力画像信号をスイッチングトランジスタで駆動トランジスタのゲート端（制御入力端子）に設けられた画素容量に取り込み、取り込んだ入力画像信号に応じた駆動信号を電気光学素子に供給する。たとえば、有機ＥＬ表示装置では、入力画像信号に応じた駆動信号（電圧信号）を駆動トランジスタで電流信号に変換して、その駆動電流を有機ＥＬ素子に供給するのである。
【０００６】
このとき、電気光学素子の発光輝度が不変であるためには、入力画像信号に応じて画素容量に取り込まれ保持される駆動信号が一定であることが重要となる。たとえば、有機ＥＬ素子の発光輝度が不変であるためには、入力画像信号に応じた駆動電流が一定であることが重要となる。このため、たとえば、有機ＥＬ素子用の画素回路として、駆動電流を一定にするための仕組みが種々検討されている（たとえば特許文献１を参照）。
【０００７】
【特許文献１】特開２００５−３４５７２２号公報
【０００８】
たとえば、特許文献１に記載の仕組みでは、駆動トランジスタとしてｐチャネル型やｎチャネル型のものを使用した場合でも、有機ＥＬ素子の電流−電圧特性に経時変化があった場合や駆動トランジスタの閾電圧にばらつきや経時変化があった場合でも駆動電流を一定にするための仕組みが提案されている。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、駆動トランジスタの制御入力端子側に設けられる各種のスイッチングトランジスタでのカップリングノイズが大きいと、画素容量に保持されている電圧がカップリングノイズの大小によって変動してしまう。その結果、特許文献１に記載の仕組みを適用したとしても、スイッチングトランジスタのカップリングノイズによる電位変動のため、駆動信号（本例では駆動電流）が変動してしまい、発光輝度を一定に維持することができなくなる。この現象のレベルが、画素ごとに異なると、表示画像としては、ザラツキのある画像になってしまう。また、そのカップリングノイズが、画素配列と相関性を持って現われると、スジ状のノイズとなり、視覚的にも目立つようになる。
【００１０】
本発明は、上記事情に鑑みてなされたものであり、駆動トランジスタの制御入力端子側に設けられる各種のスイッチングトランジスタのカップリングノイズを起因とする駆動信号の変動を抑制することのできる仕組みを提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明に係る表示装置においては、先ず、駆動信号に基づいて発光する電気光学素子と、電気光学素子に駆動信号を供給する駆動トランジスタとを具備した画素回路が行列状に配置されている画素アレイ部と、駆動トランジスタの制御入力端子側に設けられたスイッチングトランジスタとを備えたものとする。
【００１２】
そして、スイッチングトランジスタの内の少なくとも１つについて、その制御入力端子用の電極やチャネルのサイズが、他のスイッチングトランジスタの制御入力端子用の電極やチャネルのサイズよりも小さく設定されているものとする。あるいは、スイッチングトランジスタの内の少なくとも１つを構成する絶縁層の厚さが、他のスイッチングトランジスタを構成する絶縁層の厚さよりも厚く設定されているものとする。
【００１３】
トランジスタに形成される寄生容量は、ゲート電極やチャネルのサイズに比例し、また、絶縁層の厚さに反比例する。よって、スイッチングトランジスタに形成される寄生容量ができるだけ小さくなるように設定するには、ゲート電極やチャネルのサイズを小さくするか、もしくは、絶縁層の厚さを厚くするのが有効である。本願発明は、この点に着目してなされたものである。このうち、トランジスタのゲート電極やチャネルのサイズを変更することが、コスト的にも時間的にも有効である。
【発明の効果】
【００１４】
本発明によれば、トランジスタのゲート電極やチャネルのサイズを小さくするか、もしくは、絶縁層の厚さを厚くするようにしたので、トランジスタに形成される寄生容量によって生じるカップリングノイズを起因とする駆動信号の変動を抑制することができる。
【００１５】
その結果、電気光学素子に供給される駆動信号を一定に維持することができ、電気光学素子の発光輝度を一定に保つことができる。ザラツキノイズや縦すじノイズなどのカップリングノイズ起因の画質劣化をなくすことができ、均一な画質を得ることが可能となる。
【発明を実施するための最良の形態】
【００１６】
以下、図面を参照して本発明の実施形態について詳細に説明する。
【００１７】
＜表示装置の全体概要＞
図１は、本発明に係る表示装置の一実施形態であるアクティブマトリクス型表示装置の構成の概略を示すブロック図である。本実施形態では、たとえば画素の表示素子として有機ＥＬ素子を、能動素子としてポリシリコン薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）をそれぞれ用い、薄膜トランジスタを形成した半導体基板上に有機ＥＬ素子を形成してなるアクティブマトリクス型有機ＥＬディスプレイ（以下「有機ＥＬ表示装置」と称する）に適用した場合を例に採って説明する。
【００１８】
なお、以下においては、画素の表示素子として有機ＥＬ素子を例に具体的に説明するが、これは一例であって、対象となる表示素子は有機ＥＬ素子に限らない。一般的に電流駆動で発光する発光素子の全てに、後述する全ての実施形態が同様に適用できる。
【００１９】
図１に示すように、有機ＥＬ表示装置１は、複数の表示素子としての有機ＥＬ素子（図示せず）を持った画素回路（画素とも称される）１１０が表示アスペクト比である縦横比がＸ：Ｙ（たとえば９：１６）の有効映像領域を構成するように配置されたパネル部１００と、このパネル部１００を駆動制御する種々のパルス信号を発するパネル制御部の一例である駆動信号生成部２００と、映像信号処理部３００を備えている。駆動信号生成部２００と映像信号処理部３００とは、１チップのＩＣ（Integrated Circuit；半導体集積回路）に内蔵されている。
【００２０】
パネル部１００は、基板１０１の上に、画素回路Ｐがｎ行×ｍ列のマトリクス状に配列された画素アレイ部１０２と、画素回路Ｐを垂直方向に走査する垂直駆動部１０３と、画素回路Ｐを水平方向に走査する水平駆動部（水平セレクタあるいはデータ線駆動部とも称される）１０６と、外部接続用の端子部（パッド部）１０８などが集積形成されている。すなわち、垂直駆動部１０３や水平駆動部１０６などの周辺駆動回路が、画素アレイ部１０２と同一の基板１０１上に形成された構成となっている。
【００２１】
垂直駆動部１０３としては、たとえば、書込走査部（ライトスキャナＷＳ；Write Scan）１０４や駆動走査部（ドライブスキャナＤＳ；Drive Scan）１０５（図では両者を一体的に示している）と、２つの閾値＆移動度補正走査部１１４，１１５（図では両者を一体的に示している）とを有する。
【００２２】
画素アレイ部１０２は、一例として、図示する左右方向の一方側もしくは両側から書込走査部１０４、駆動走査部１０５、閾値＆移動度補正走査部１１４，１１５で駆動され、かつ図示する上下方向の一方側もしくは両側から水平駆動部１０６で駆動されるようになっている。
【００２３】
端子部１０８には、有機ＥＬ表示装置１の外部に配された駆動信号生成部２００から、種々のパルス信号が供給されるようになっている。また同様に、映像信号処理部３００から映像信号Ｖsig が供給されるようになっている。
【００２４】
一例としては、垂直駆動用のパルス信号として、垂直方向の書込み開始パルスの一例であるシフトスタートパルスSPDS，SPWSや垂直走査クロックCKDS，CKWSなど必要なパルス信号が供給される。また、閾値や移動度を補正するためのパルス信号として、垂直方向の閾値検知開始パルスの一例であるシフトスタートパルスSPAZ１，SPAZ２や垂直走査クロックCKAZ１，CKAZ２など必要なパルス信号が供給される。また、水平駆動用のパルス信号として、水平方向の書込み開始パルスの一例である水平スタートパルスSPH や水平走査クロックCKH など必要なパルス信号が供給される。
【００２５】
端子部１０８の各端子は、配線１０９を介して、垂直駆動部１０３や水平駆動部１０６に接続されるようになっている。たとえば、端子部１０８に供給された各パルスは、必要に応じて図示を割愛したレベルシフタ部で電圧レベルを内部的に調整した後、バッファを介して垂直駆動部１０３の各部や水平駆動部１０６に供給される。
【００２６】
画素アレイ部１０２は、図示を割愛するが（詳細は後述する）、表示素子としての有機ＥＬ素子に対して画素トランジスタが設けられた画素回路Ｐが行列状に２次元配置され、この画素配列に対して行ごとに走査線が配線されるとともに、列ごとに信号線が配線された構成となっている。
【００２７】
たとえば、画素アレイ部１０２には、走査線（ゲート線）１０４WS，１０５DSや閾値＆移動度補正走査線１１４AZ，１１５AZと信号線（データ線）１０６HSが形成されている。両者の交差部分には図示を割愛した有機ＥＬ素子とこれを駆動する薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）が形成される。有機ＥＬ素子と薄膜トランジスタの組み合わせで画素回路Ｐを構成する。
【００２８】
具体的には、マトリクス状に配列された各画素回路Ｐに対しては、書込走査部１０４によって書込駆動パルスWSで駆動されるｎ行分の書込走査線１０４WS_1〜１０４WS_nおよび駆動走査部１０５によって走査駆動パルスDSで駆動されるｎ行分の駆動走査線１０５DS_1〜１０５DS_n、また第１の閾値キャンセル走査部１１４によって閾値＆移動度補正パルスAZ１で駆動されるｎ行分の閾値＆移動度補正走査線１１４AZ_1〜１１４AZ_nおよび第２の閾値キャンセル走査部１１５によって閾値＆移動度補正パルスAZ２で駆動されるｎ行分の閾値＆移動度補正走査線１１５AZ_1〜１１５AZ_nが画素行ごとに配線される。
【００２９】
書込走査部１０４および駆動走査部１０５は、駆動信号生成部２００から供給される垂直駆動系のパルス信号に基づいて、各走査線１０５DS，１０４WSを介して各画素回路Ｐを順次選択する。水平駆動部１０６は、駆動信号生成部２００から供給される水平駆動系のパルス信号に基づいて、選択された画素回路Ｐに対し信号線１０６HSを介して画像信号を書き込む。
【００３０】
垂直駆動部１０３の各部は線順次で画素アレイ部１０２を走査するとともに、これに同期して水平駆動部１０６が、画像信号を１水平ライン分について水平方向に順番に（つまり画素ごとに）、もしくは１水平ライン分を同時に、画素アレイ部１０２に書き込む。前者は全体として点順次駆動となり、後者は全体として線順次駆動となる。
【００３１】
点順次駆動に対応する場合、水平駆動部１０６は、シフトレジスタやサンプリングスイッチ（水平スイッチ）などによって構成されており、映像信号処理部３００から入力される画素信号を、垂直駆動部１０３の各部によって選択された行の各画素回路Ｐに対して、画素単位で書き込む。つまり、垂直走査による選択行の各画素回路Ｐに対して映像信号を画素単位で書き込む点順次駆動を行なう。
【００３２】
一方、線順次駆動に対応する場合、水平駆動部１０６は、全列の信号線１０６HS上に設けられた図示を割愛したスイッチを一斉にオンさせるドライバ回路を備えて構成され、映像信号処理部３００から入力される画素信号を、垂直駆動部１０３によって選択された行の１ライン分の全ての画素回路Ｐに同時に書き込むべく、全列の信号線１０６HS上に設けられた図示を割愛したスイッチを一斉にオンさせる。
【００３３】
なお、水平駆動部１０６の点順駆動や線順次駆動に対応した回路構成例については後述する。
【００３４】
垂直駆動部１０３の各部は、論理ゲートの組合せ（ラッチも含む）によって構成され、画素アレイ部１０２の各画素回路Ｐを行単位で選択する。なお、図１では、画素アレイ部１０２の一方側にのみ垂直駆動部１０３を配置する構成を示しているが、画素アレイ部１０２を挟んで左右両側に垂直駆動部１０３を配置する構成を採ることも可能である。
【００３５】
同様に、図１では、画素アレイ部１０２の一方側にのみ水平駆動部１０６を配置する構成を示しているが、画素アレイ部１０２を挟んで上下両側に水平駆動部１０６を配置する構成を採ることも可能である。
【００３６】
＜点順次駆動方式の概要＞
図２は、図１に示した有機ＥＬ表示装置１において、点順次駆動方式に対応した水平駆動部１０６の回路構成の一例を示す図である。この点順次駆動対応の水平駆動部１０６は、クロックドライブ方式を採用した構成となっている。
【００３７】
具体的には、点順次駆動方式に対応した水平駆動部１０６は、入力される映像信号Ｖsig を１Ｈごとに順次サンプリングし、垂直駆動部１０３によって行単位で選択される各画素回路Ｐに対して書き込む処理を行なうためのものであり、図２においては、水平シフトレジスタ６１０と、インバータ群６２０と、ビデオライン（本例の場合ソースバスラインである）６３０と、画素回路Ｐの列分のアナログスイッチ６４２を具備したサンプリングスイッチ群６４０とを有する構成となっている。
【００３８】
水平シフトレジスタ６１０は、図示を割愛したシフト段(転送段)からなり、駆動信号生成部２００から供給される水平スタートパルスSPH が与えられると、駆動信号生成部２００から供給される互いに水平走査クロックCKH に同期してシフト動作を行なう。
【００３９】
シフト段には、転送スイッチやＤ型フリップフロップなどで構成されるラッチ回路（シフトレジスタ）が設けられ、それが画素回路Ｐの列数に応じた個数だけ多段接続されることでシフトレジスタ群が構成される。
【００４０】
これにより、水平シフトレジスタ６１０の各シフト段からは、水平走査クロックCKH の周期と同じパルス幅を持つシフトパルスＶh1〜Ｖhmが水平走査クロックCKH ごとに順次出力される。これらシフトパルスＶh1〜Ｖhmは、そのままでアナログスイッチ６４２のＳＷトランジスタ６４２Ｎに与えられるとともに、インバータ群６２０のインバータ６２２により論理反転されてシフトパルスｘＶh1〜ｘＶhmとされてからアナログスイッチ６４２のＳＷトランジスタ６４２Ｐに与えられる。
【００４１】
なお、シフト段が画素回路Ｐの列数に応じた個数だけ多段接続されるのは、モノクロ表示用の場合であり、有機ＥＬ表示装置１をカラー画像表示用とする場合には、ビデオライン６３０には、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色対応のビデオライン６３０Ｒ，６３０Ｇ，６３０Ｂが設けられ、この各色対応のビデオライン６３０Ｒ，６３０Ｇ，６３０Ｂに各色のアナログ映像信号Ｖsig_Ｒ，Ｖsig_Ｇ，Ｖsig_Ｂが独立に供給され、赤、緑、青３つの画素への同時書き込みを行なうようにする。
【００４２】
サンプリングスイッチ群６４０を構成する各アナログスイッチ６４２は、相補性回路技術で形成されたＣＭＯＳ構造の極性の異なる２つのＣＭＯＳのＳＷトランジスタ６４２Ｎ，６４２Ｐを、ソース端Ｓ同士とドレイン端Ｄ同士を接続した、いわゆるトランスファーゲート構成を採っている。アナログスイッチ６４２の入力端（ソース端Ｓ側）は、ビデオライン６３０に接続される。アナログスイッチ６４２の出力端（ドレイン端Ｄ側）は、信号線１０６HSに接続される。
【００４３】
ＳＷトランジスタ６４２Ｎ，６４２Ｐからなるアナログスイッチ６４２は、ＳＷトランジスタ６４２Ｎのゲート端ＧがＨレベルで、かつ、ＳＷトランジスタ６４２Ｐのゲート端ＧがＬレベルのときにオンすることにより、ソース端Ｓ側に入力される画素信号Ｖsig の状態をドレイン端Ｄ側に出力する。
【００４４】
アナログスイッチ６４２としては、原理的には、ＳＷトランジスタ６４２Ｎ，６４２Ｐのどちらか一方のみのｎチャネル型のＭＯＳトランジスタやｐチャネル型のＭＯＳトランジスタによるスイッチでもよいが、その場合、閾電圧Ｖthの問題があるため、本実施形態では、ｎチャネル型およびｐチャネル型の両方を組み合わせて利用したＣＭＯＳスイッチを採用している。
【００４５】
ここで、点順次駆動方式に対応するべく、アナログスイッチ６４２は、ＳＷトランジスタ６４２Ｎのゲート端Ｇ（制御入力端子）がシフトパルスＶh1〜Ｖhmの入力端に対応し、、ＳＷトランジスタ６４２Ｐのゲート端Ｇ（制御入力端子）がシフトパルスｘＶh1〜ｘＶhmの入力端に対応する。そして、ＳＷトランジスタ６４２Ｎ，６４２Ｐからなるアナログスイッチ６４２の入力（ソース端Ｓ側）には、ビデオライン６３０からの画素信号Ｖsig が供給される。
【００４６】
なお、図示のように、カラー画像表示用とする場合には、色対応のアナログスイッチ６４２Ｒ，６４２Ｇ，６４２Ｂは、各ＳＷトランジスタ６４２Ｎのゲート端Ｇ同士が共通に接続されシフトパルスＶh1〜Ｖhmが入力され、各ＳＷトランジスタ６４２Ｐのゲート端Ｇ同士が共通に接続されシフトパルスｘＶh1〜ｘＶhmが入力される。そして、各色対応のビデオライン６３０Ｒ，６３０Ｇ，６３０Ｂからのアナログ映像信号Ｖsig_Ｒ，Ｖsig_Ｇ，Ｖsig_Ｂが、色対応のアナログスイッチ６４２Ｒ，６４２Ｇ，６４２Ｂの入力（ソース端Ｓ側）に独立に供給される。
【００４７】
このように、サンプリングスイッチ群６４０の各アナログスイッチ６４２は、映像信号処理部３００から供給される映像信号Ｖsig を伝送するビデオライン６３０に各一端（ゲート端Ｇ）が接続されており、サンプリングパルスＶh1〜Ｖhm，ｘＶh1〜ｘＶhmに応答して順にオン状態になることによって映像信号Ｖsig をサンプリングし、画素アレイ部１０２の信号線１０６HS_1〜１０６HS_mに供給する。つまり、水平シフトレジスタ６１０からサンプリングパルスＶh1〜Ｖhmが出力されると、これに応答して順にオン状態となることにより、ビデオライン６３０を通して入力される映像信号Ｖsig を順次サンプリングして信号線１０６HS_1〜１０６HS_mに供給する。
【００４８】
このように、本構成例では、水平シフトレジスタ６１０にて、水平スタートパルスSPH を水平走査クロックCKH に同期して段ごとに順次シフトする動作を行なうことにより、所定期間だけＨレベルのシフトパルスＶh1〜Ｖhmを出力し、このシフトパルスＶh1〜Ｖhmによって、信号線１０６HS_1〜１０６HS_mにそれぞれ接続されるアナログスイッチ６４２が、順次に所定期間だけオンする。この動作によって、アナログ映像信号（画素信号Ｖsig ）が、所定期間だけ信号線１０６HS_1〜１０６HS_mに順次印加されるため、画素回路Ｐの点順次駆動（点順次アドレス）が実現される。
【００４９】
なおここで示した水平シフトレジスタ６１０とサンプリングスイッチ群６４０の構成例は一例に過ぎず、水平走査クロックCKH で画素回路Ｐに画素信号Ｖsig の書込みを行なうことができる構成を少なくとも備えていればよく、様々な変更が可能である。もちろん、画素アレイ部１０２の画素回路Ｐを水平方向に複数ブロックに分けて同時書込みを行なうブロック構成とすることもできる。
【００５０】
＜線順次駆動方式の概要＞
図３は、図１に示した有機ＥＬ表示装置１において、線順次駆動方式に対応した水平駆動部１０６として、ソースドライブ方式を採用した構成とする場合の構成例を示す図である。線順次駆動では、１ライン分の画素回路Ｐ（たとえば図１において１行目のＰ_１，１、Ｐ_１，２、…、Ｐ_１，ｍの全て）を同時に駆動する。換言すれば、１ライン分の画素回路Ｐに同時にアナログ階調電圧を書き込む。
【００５１】
このような線順次駆動方式に対応した水平駆動部１０６としては、図３に示すように、ソースドライバ６１２と、ｎチャネル型用とｐチャネル型用とに対応した信号選択ライン６３２ｎ，６３２ｐの対でなる信号選択ライン（本例の場合もソースバスラインである）６３２と、画素回路Ｐの列分のアナログスイッチ６４２を具備したサンプリングスイッチ群６４０とを有する構成となっている。
【００５２】
ソースドライバ６１２は、アナログスイッチ６４２へ画素信号Ｖsig に応じた駆動電流を供給する。
【００５３】
アナログスイッチ６４２の構成は、点順次駆動方式に対応した水平駆動部１０６で採用したものと同じであり、ＳＷトランジスタ６４２Ｎ，６４２Ｐを、ソース端Ｓ同士とドレイン端Ｄ同士を接続したトランスファーゲート構成を採っている。
【００５４】
点順次駆動方式に対応する場合と同様に、ＳＷトランジスタ６４２Ｎ，６４２Ｐからなるアナログスイッチ６４２は、ＳＷトランジスタ６４２Ｎのゲート端Ｇがソース端Ｓに対してＨレベルで、かつ、ＳＷトランジスタ６４２Ｐのゲート端Ｇがソース端Ｓに対してＬレベルのときにオンすることにより、ソース端Ｓ側に入力される画素信号Ｖsig の状態をドレイン端Ｄ側に出力する。
【００５５】
ＳＷトランジスタ６４２Ｎ，６４２Ｐからなるアナログスイッチ６４２_1〜６４２_mの入力（ソース端Ｓ側）には、ソースドライバ６１２からの所定電位の画素信号Ｖsig （駆動電流）が供給される。
【００５６】
ここで、点順次駆動方式に対応する場合との違いは、ＳＷトランジスタ６４２Ｎのゲート端Ｇには、信号選択ライン６３２ｎから信号選択パルス selが供給され、ＳＷトランジスタ６４２Ｐのゲート端Ｇには、信号選択ライン６３２ｐから信号選択パルス selを論理反転した信号選択パルスxselが供給される。
【００５７】
なお、図示のように、カラー画像表示用とする場合には、色対応のアナログスイッチ６４２Ｒ，６４２Ｇ，６４２Ｂは、各ＳＷトランジスタ６４２Ｎのソース端Ｓ同士が共通に接続され画素信号Ｖsig が共通に入力される。色別でない点が点順次駆動方式と異なる。
【００５８】
また、各色対応の信号選択ライン６３２ｎＲ，６３２ｎＧ，６３２ｎＢからの信号選択パルスsel_Ｒ，sel_Ｇ，sel_Ｂが、色対応のアナログスイッチ６４２Ｒ，６４２Ｇ，６４２ＢにおけるＳＷトランジスタ６４２Ｎのゲート端Ｇに供給され、各色対応の信号選択ライン６３２ｐＲ，６３２ｐＧ，６３２ｐＢからの信号選択パルスxsel_Ｒ ，xsel_Ｇ ，xsel_Ｂ が、色対応のアナログスイッチ６４２Ｒ，６４２Ｇ，６４２ＢにおけるＳＷトランジスタ６４２Ｐのゲート端Ｇに供給される。
【００５９】
アナログスイッチ６４２の各ＳＷトランジスタ６４２Ｎ，６４２Ｐのケート端Ｇに印加しているパルスは、タイミングは点順次駆動方式のときと異なるが、画素信号Ｖsig を選択的に信号線１０６HSに供給するためのものであるという点においては、線順次も点順次も同じである。
【００６０】
＜画素回路；第１実施形態（第１例）＞
図４は、図１に示した有機ＥＬ表示装置１を構成する画素回路Ｐの第１実施形態の第１例を示す図である。なお、パネル部１００の基板１０１上において画素回路Ｐの周辺部に設けられた垂直駆動部１０３と水平駆動部１０６も合わせて示している。
【００６１】
第１実施形態の画素回路Ｐは、基本的にｎチャネル型の薄膜電界効果トランジスタで駆動トランジスタ１２１が構成されている点に特徴を有する。また、第１実施形態の画素回路Ｐは、トランジスタの閾電圧および／または移動度のばらつきを補正する閾電圧＆移動度補正回路を備える点に特徴を有する。
【００６２】
また、第１実施形態の第１例の画素回路Ｐにおいては、駆動トランジスタ１２１の他に走査用に２つのスイッチングトランジスタ（発光制御トランジスタ１２２およびサンプリングトランジスタ１２５）を使用するとともに、有機ＥＬ素子１２７の経時劣化や駆動トランジスタ１２１の特性変動（たとえば閾電圧や移動度などのばらつきや変動）による駆動電流Ｉdsに与える影響を防ぐために２つのトランジスタを使用した５Ｔｒ駆動の構成を採っている。これにより、有機ＥＬ素子１２７の経時劣化や駆動トランジスタ１２１の特性変動による有機ＥＬ素子１２７への駆動電流Ｉdsの変動を抑制するための回路、すなわち駆動電流Ｉdsを一定に維持する駆動信号一定化回路を備えた構成となっている。
【００６３】
ｐチャネル型のトランジスタにより駆動トランジスタ１２１を構成するのではなく、ｎチャネル型のトランジスタで駆動トランジスタ１２１を構成することができれば、トランジスタ作成において従来のアモルファスシリコン（ａ−Ｓｉ）プロセスを用いることが可能になる。これにより、トランジスタ基板の低コスト化が可能となり、このような構成の画素回路Ｐの開発が期待される。
【００６４】
具体的には、第１実施形態（第１例）の画素回路Ｐは、保持容量（画素容量とも称される）１２０、ｎチャネル型の駆動トランジスタ１２１、アクティブＬの駆動パルス（走査駆動パルスDS）が供給されるｐチャネル型の発光制御トランジスタ１２２、アクティブＨの駆動パルス（書込駆動パルスWS）が供給されるｎチャネル型のサンプリングトランジスタ１２５、電流が流れることで発光する電気光学素子（発光素子）の一例である有機ＥＬ素子１２７とを有する。
【００６５】
サンプリングトランジスタ１２５は、駆動トランジスタ１２１のゲート端Ｇ（制御入力端子）側に設けられたスイッチングトランジスタであり、また、発光制御トランジスタ１２２もスイッチングトランジスタである。
【００６６】
一般に、有機ＥＬ素子１２７は整流性があるためダイオードの記号で表わしている。なお、有機ＥＬ素子１２７には、寄生容量（等価容量）Ｃelが存在する。図では、この寄生容量Ｃelを有機ＥＬ素子１２７と並列に示す。
【００６７】
ここで、第１実施形態（第１例）の画素回路Ｐは、駆動トランジスタ１２１のドレイン端Ｄ側に発光制御トランジスタ１２２を配し、かつ保持容量１２０を駆動トランジスタ１２１のゲート・ソース間に接続するととともに、ブートストラップ回路１３０と、閾電圧＆移動度補正回路１４０とを備える点に特徴を有する。
【００６８】
有機ＥＬ素子１２７は電流発光素子のため、有機ＥＬ素子１２７に流れる電流量をコントロールすることで発色の階調（諧調）を得る。このため、駆動トランジスタ１２１のゲート端Ｇへの印加電圧を変化させることで、有機ＥＬ素子１２７に流れる電流値をコントロールする。
【００６９】
この際、本実施形態では、ブートストラップ回路１３０や閾電圧＆移動度補正回路１４０を備えることで、有機ＥＬ素子１２７の経時時変化や駆動トランジスタ１２１の特性ばらつきの影響を受けないようにしている。
【００７０】
このため、画素回路Ｐを駆動する垂直駆動部１０３には、書込走査部１０４および駆動走査部１０５に加えて、２つの閾値キャンセル走査部１１４，１１５を備える。
【００７１】
図では、１つの画素回路Ｐのみを示しているが、図１でも説明したように、同様の構成の画素回路Ｐがマトリクス状に配列される。そして、マトリクス状に配列された各画素回路Ｐに対しては、書込走査部１０４によって書込駆動パルスWSで駆動されるｎ行分の書込走査線１０４WS_1〜１０４WS_nおよび駆動走査部１０５によって走査駆動パルスDSで駆動されるｎ行分の駆動走査線１０５DS_1〜１０５DS_nの他に、第１の閾値キャンセル走査部１１４によって閾値キャンセルパルスAZ１で駆動されるｎ行分の閾値キャンセル走査線１１４AZ_1〜１１４AZ_nおよび第２の閾値キャンセル走査部１１５によって閾値キャンセルパルスAZ２で駆動されるｎ行分の閾値キャンセル走査線１１５AZ_1〜１１５AZ_nが画素行ごとに配線される。
【００７２】
ブートストラップ回路１３０は、有機ＥＬ素子１２７と並列に接続されたアクティブＨの閾値キャンセルパルスAZ２が供給されるｎチャネル型の検知トランジスタ１２４を備え、この検知トランジスタ１２４と駆動トランジスタ１２１のゲート・ソース間に接続された保持容量１２０とで構成される。保持容量１２０は、ブートストラップ容量としても機能するようになっている。
【００７３】
閾電圧＆移動度補正回路１４０は、駆動トランジスタ１２１のゲート端Ｇと第２電源電位Ｖc2との間にアクティブＨの閾値キャンセルパルスAZ１が供給されるｎチャネル型の検知トランジスタ１２３を備え、検知トランジスタ１２３と、駆動トランジスタ１２１と、発光制御トランジスタ１２２と、駆動トランジスタ１２１のゲート・ソース間に接続された保持容量１２０で構成される。保持容量１２０は、検知した閾電圧Ｖthを保持する閾電圧保持容量としても機能するようになっている。
【００７４】
検知トランジスタ１２３は、駆動トランジスタ１２１のゲート端Ｇ（制御入力端子）側に設けられたスイッチングトランジスタであり、ソース端Ｓが接地電位Ｖofs に接続され、ドレイン端Ｄが駆動トランジスタ１２１のゲート端Ｇ（ノードＮＤ１２２）に接続され、ゲート端Ｇは閾値キャンセル走査線１１４AZに接続されている。
【００７５】
保持容量１２０は、一方の端子が駆動トランジスタ１２１のソース端Ｓに接続され、他方の端子が同じく駆動トランジスタ１２１のゲート端Ｇに接続されている。図では、駆動トランジスタ１２１のソース端がノードＮＤ１２１で表わされ、同じく、駆動トランジスタ１２１のゲート端ＧがノードＮＤ１２２で表わされている。したがって、保持容量１２０はノードＮＤ１２１とノードＮＤ１２２の間に接続していることになる。
【００７６】
駆動トランジスタ１２１は、先ず、ドレイン端Ｄが発光制御トランジスタ１２２のドレイン端Ｄに接続されている。発光制御トランジスタ１２２のソース端Ｓは第１電源電位Ｖc1に接続されている。また、駆動トランジスタ１２１は、ソース端Ｓが直接に有機ＥＬ素子１２７のアノード端Ａに接続される。有機ＥＬ素子１２７のカソード端Ｋは基準電位としてのカソード電位Ｖcathに接続されている。
【００７７】
検知トランジスタ１２４は、スイッチングトランジスタであり、ドレイン端Ｄが駆動トランジスタ１２１のソース端Ｓと有機ＥＬ素子１２７のアノード端Ａとの接続点であるノードＮＤ１２１に接続され、ソース端Ｓは、基準電位の一例である接地電位Ｖs1に接続され、ゲート端Ｇは閾値キャンセル走査線１１５AZに接続されている。
【００７８】
駆動トランジスタ１２１のゲート・ソース間に保持容量１２０を接続し、駆動トランジスタ１２１のソース端Ｓの電位を検知トランジスタ１２４を介して固定電位に接続するよう構成している。
【００７９】
サンプリングトランジスタ１２５は、書込走査線１０４WSによって選択されたとき動作し、信号線１０６HSから画素信号Ｖsig をサンプリングしてノードＮＤ１１２を介し保持容量１２０に保持する。保持容量１２０に保持された電位を信号電位Ｖinと称する。
【００８０】
駆動トランジスタ１２１は、発光制御トランジスタ１２２が走査駆動パルスDSの元でオンしているときに保持容量１２０に保持された信号電位Ｖinに応じて有機ＥＬ素子１２７を電流駆動する。発光制御トランジスタ１２２は駆動走査線１０５DSによって選択されたとき導通して電源電位Ｖc1から駆動トランジスタ１２１に電流を供給する。
【００８１】
検知トランジスタ１２３，１２４は閾値キャンセル走査部１１４，１１５からアクティブＨの閾値キャンセルパルスAZ１，AZ２を閾値キャンセル走査線１１４AZ，１１５AZに供給してそれぞれを選択状態としたとき動作し、予め決められた補正動作（ここでは閾値閾電圧Ｖthや移動度μのばらつきを補正する動作）を行なう。
【００８２】
たとえば、有機ＥＬ素子１２７の電流駆動に先立って駆動トランジスタ１２１の閾電圧Ｖthを検知し、予めその影響をキャンセルするため、検知した電位を保持容量１２０に保持する。
【００８３】
このような構成の画素回路Ｐの正常な動作を保証するための条件として、接地電位Ｖs1は、接地電位Ｖofs から駆動トランジスタ１２１の閾電圧Ｖthを差し引いたレベルよりも低く設定されている。すなわち、“Ｖs1＜Ｖofs −Ｖth”である。
【００８４】
また、有機ＥＬ素子１２７のカソード端Ｋの電位Ｖcathに有機ＥＬ素子１２７の閾電圧Ｖthelを加えたレベルは、接地電位Ｖs1から駆動トランジスタ１２１の閾電圧Ｖthを差し引いたレベルよりも高く設定されている。すなわち、“Ｖcath＋Ｖthel＞Ｖs1−Ｖth”となっている。好ましくは、接地電位Ｖofs のレベルは、信号線１０６HSから供給される画素信号Ｖsig の最低レベルの近傍に設定されている。
【００８５】
このような構成を持つ第１実施形態（第１例）の画素回路Ｐにおいて、サンプリングトランジスタ１２５は、所定の信号書込期間（サンプリング期間）に書込走査線１０４WSから供給される書込駆動パルスWSに応じ導通して信号線１０６HSから供給された映像信号Ｖsig を保持容量１２０にサンプリングする。保持容量１２０は、サンプリングされた映像信号Ｖsig に応じて駆動トランジスタ１２１のゲート・ソース間に入力電圧（ゲート・ソース間電圧Ｖgs）を印加する。
【００８６】
駆動トランジスタ１２１は、所定の発光期間中に、ゲート・ソース間電圧Ｖgsに応じた出力電流を駆動電流Ｉdsとして有機ＥＬ素子１２７に供給する。なお、この駆動電流Ｉdsは駆動トランジスタ１２１のチャネル領域のキャリア移動度μおよび閾電圧Ｖthに対して依存性を有する。有機ＥＬ素子１２７は、駆動トランジスタ１２１から供給された駆動電流Ｉdsにより映像信号Ｖsig に応じた輝度で発光する。
【００８７】
ここで、第１実施形態（第１例）の画素回路Ｐにおいては、スイッチングトランジスタ（発光制御トランジスタ１２２および検知トランジスタ１２３，１２４）で構成される補正手段を備えており、駆動電流Ｉdsのキャリア移動度μに対する依存性を打ち消すために、予め発光期間の先頭で保持容量１２０に保持されたゲート・ソース間電圧Ｖgsを補正する。
【００８８】
具体的には、この補正手段（スイッチングトランジスタ１２２，１２３，１２４）は、書込走査線１０４WSおよび駆動走査線１０５DSから供給される書込駆動パルスWSおよび走査駆動パルスDSに応じて信号書込期間の一部（たとえば後半側）で動作し、映像信号Ｖsig がサンプリングされている状態で駆動トランジスタ１２１から駆動電流Ｉdsを取り出し、これを保持容量１２０に負帰還してゲート・ソース間電圧Ｖgsを補正する。さらにこの補正手段（スイッチングトランジスタ１２２，１２３，１２４）は、駆動電流Ｉdsの閾電圧Ｖthに対する依存性を打ち消すために、予め信号書込期間に先立って駆動トランジスタ１２１の閾電圧Ｖthを検出し、かつ検出された閾電圧Ｖthをゲート・ソース間電圧Ｖgsに足し込む。
【００８９】
特に、第１実施形態（第１例）の画素回路Ｐでは、駆動トランジスタ１２１はｎチャネル型トランジスタでドレインを正電源側に接続する一方、ソースが有機ＥＬ素子１２７側に接続している。この場合、前述した補正手段は、信号書込期間の後部分に重なる発光期間の先頭部分で駆動トランジスタ１２１から駆動電流Ｉdsを取り出して、保持容量１２０側に負帰還する。
【００９０】
その際、補正手段は、発光期間の先頭部分で駆動トランジスタ１２１のソース端Ｓ側から取り出した駆動電流Ｉdsが、有機ＥＬ素子１２７の有する寄生容量Ｃelに流れ込むようにしている。具体的には、有機ＥＬ素子１２７はアノード端Ａおよびカソード端Ｋを備えたダイオード型の発光素子であり、アノード端Ａ側が駆動トランジスタ１２１のソース端Ｓに接続される一方、カソード端Ｋ側が接地側（本例ではカソード電位Ｖcath）に接続される。
【００９１】
この構成で、補正手段（スイッチングトランジスタ１２２，１２３，１２４）は、予め有機ＥＬ素子１２７のアノード・カソード間を逆バイアス状態にセットしておき、駆動トランジスタ１２１のソース端Ｓ側から取り出した駆動電流Ｉdsが有機ＥＬ素子１２７に流れ込むとき、ダイオード型の有機ＥＬ素子１２７を容量性素子として機能させている。
【００９２】
なお補正手段は、信号書込期間内で駆動トランジスタ１２１から駆動電流Ｉdsを取り出す時間幅ｔを調整可能であり、これにより保持容量１２０に対する駆動電流Ｉdsの負帰還量を最適化する。
【００９３】
ここで、「負帰還量を最適化する」とは、映像信号電位の黒レベルから白レベルまでの範囲で、どのレベルにおいても適切に移動度補正を行なうことができるようにすることを意味する。ゲート・ソース間電圧Ｖgsにかける負帰還量は、駆動電流Ｉdsの取り出し時間に依存しており、取り出し時間を長く取るほど、負帰還量が大きくなる。
【００９４】
たとえば、映像線信号電位である信号線１０６HSの電圧の立ち上がりに傾斜をつけることで、移動度補正期間ｔを映像線信号電位に自動的に追従させて、その最適化を図る。すなわち、移動度補正期間ｔは書込走査線１０４WSと信号線１０６HSの位相差で決定でき、さらに信号線１０６HSの電位によっても決定できる。移動度補正パラメータΔＶはΔＶ＝Ｉds・Ｃel／ｔである。
【００９５】
この式から明らかなように、駆動トランジスタ１２１のドレイン・ソース間電流である駆動電流Ｉdsが大きいほど、移動度補正パラメータΔＶは大きくなる。逆に、駆動トランジスタ１２１の駆動電流Ｉdsが小さいとき、移動度補正パラメータΔＶは小さくなる。このように、移動度補正パラメータΔＶは駆動電流Ｉdsに応じて決まる。
【００９６】
その際、移動度補正期間ｔは必ずしも一定である必要はなく、逆に駆動電流Ｉdsに応じて調整することが好ましい場合がある。たとえば、駆動電流Ｉdsが大きい場合、移動度補正期間ｔは短めにし、逆に駆動電流Ｉdsが小さくなると、移動度補正期間ｔは長めに設定することがよい。
【００９７】
そこで、少なくとも映像信号線電位（信号線１０６HSの電位）の立上りに傾斜をつけることで、信号線１０６HSの電位が高いとき（駆動電流Ｉdsが大きいとき）補正期間ｔが短くなり、信号線１０６HSの電位が低いとき（駆動電流Ｉdsが小さいとき）補正期間ｔは長くなるように、自動的に調整する。こうすることで、映像信号電位（映像信号Ｖsig ）に追従して、適切な補正期間を自動的に設定できるため、画像の輝度や絵柄によらず最適な移動度補正が可能となる。
【００９８】
＜画素回路の動作；第１実施形態（第１例）＞
図５は、第１実施形態（第１例）の画素回路Ｐの動作を説明するタイミングチャートである。
【００９９】
図５では、時間軸ｔに沿って、書込駆動パルスWS、閾値キャンセルパルスAZ１，AZ２および走査駆動パルスDSに印加される制御信号の波形を表してある。前述の説明から理解されるように、スイッチングトランジスタ１２３，１２４，１２５はｎチャネル型なので、各パルスWS，AZ１，AZ２がそれぞれハイレベルのときにオンし、ローレベルのときにはオフする。一方、発光制御トランジスタ１２２はｐチャネル型なので、走査駆動パルスDSがハイレベルのときにオフし、ローレベルのときにオンする。なお、このタイミングチャートは、各パルスWS，AZ１，AZ２，DSの波形とともに、駆動トランジスタ１２１のゲート端Ｇの電位変化およびソース端Ｓの電位変化も表してある。
【０１００】
第１実施形態（第１例）の画素回路Ｐにおいて、通常の発光状態では、駆動走査部１０５から出力される走査駆動パルスDSのみがアクティブＬで、その他の書込走査部１０４および閾値キャンセル走査部１１４，１１５からそれぞれ出力される書込駆動パルスWSおよび閾値キャンセルパルスAZ１，AZ２がインアクティブＬにあるため、発光制御トランジスタ１２２のみがオンした状態である。
【０１０１】
ここで、タイミングｔ１〜ｔ８までを１フィールド（１ｆ）としてある。１フィールドの間に画素アレイ部１０２の各行が一回順次走査される。当該フィールドが始まる前の期間（ｔ１以前）で、全てのパルスWS，AZ１，AZ２，DSがローレベルにある。したがって、ｎチャネル型のスイッチングトランジスタ１２３，１２４，１２５はオフ状態にある一方、ｐチャネル型の発光制御トランジスタ１２２のみがオン状態である。
【０１０２】
したがって、駆動トランジスタ１２１はオン状態の発光制御トランジスタ１２２を介して第１電源電位Ｖc1に接続しているので、所定のゲート・ソース間電圧Ｖgsに応じて駆動電流Ｉdsを有機ＥＬ素子１２７に供給している。したがって、タイミングｔ１以前で有機ＥＬ素子１２７は発光している。このとき、駆動トランジスタ１２１に印加されるゲート・ソース間電圧Ｖgsは、ゲート電位（Ｖｇ）とソース電位（Ｖｓ）の差で表される。
【０１０３】
このとき、駆動トランジスタ１２１は飽和領域で動作するように設定されているため、飽和領域で動作するトランジスタのドレイン端−ソース間に流れる電流をＩds、移動度をμ、チャネル幅をＷ、チャネル長をＬ、ゲート容量をＣox、トランジスタの閾電圧をＶthとすると、原理的には、駆動トランジスタ１２１は式（１）に示した値を持つ定電流源となる。なお、“＾”はべき乗を示す。
【０１０４】
【数１】
【０１０５】
式（１）から明らかなように、飽和領域ではトランジスタのドレイン電流Ｉdsはゲート・ソース間電圧Ｖgsによって制御され定電流源として動作する。
【０１０６】
新しいフィールドが始まるタイミングｔ１で、走査駆動パルスDSがローレベルからハイレベルに切り替わる。これにより発光制御トランジスタ１２２がオフし、駆動トランジスタ１２１は第１電源電位Ｖc1から切り離されるので、発光が停止し非発光期間に入る。したがって、タイミングｔ１に入ると、全てのスイッチングトランジスタ１２２〜１２５がオフ状態になる。
【０１０７】
次に、閾値キャンセルパルスAZ１，AZ２をほぼ同時にアクティブＨにすることで、検知トランジスタ１２３，１２４をオンする（ｔ１）。なお、検知トランジスタ１２３，１２４はどちらが先にオンしてもよい。こうすることで、有機ＥＬ素子１２７には電流が流れないようにし、有機ＥＬ素子１２７を非発光状態とする。
【０１０８】
このとき、駆動トランジスタ１２１は、ゲート端Ｇには検知トランジスタ１２３を介して接地電位Ｖofs が供給され、ソース端Ｓには検知トランジスタ１２４を介して接地電位Ｖs1が供給される。このとき、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは“Ｖofs −Ｖs1”という値をとるが、“Ｖs1＜Ｖofs −Ｖth”に設定されているので、駆動トランジスタ１２１はオン状態を維持し、それに応じた電流Ｉds1 が流れる。
【０１０９】
ここで、有機ＥＬ素子１２７を非発光とするためには、Ｖcath＋ＶthEL＞Ｖs1−Ｖthの関係にあること、つまり、有機ＥＬ素子１２７のアノード端Ａにかかる電圧Ｖel（＝Ｖs1−Ｖth）を有機ＥＬ素子１２７の閾電圧ＶthELとカソード電圧Ｖcathの和よりも小さくなるように接地電位Ｖofs と接地電位Ｖs1の電圧を設定する必要がある。こうすれば、有機ＥＬ素子１２７は逆バイアス状態となり、電流は流れず、非発光状態になる。よって、駆動トランジスタ１２１のドレイン電流Ｉds1 は電源電位Ｖc1からオン状態にある検知トランジスタ１２４を介して接地電位Ｖs1に流れる。
【０１１０】
また、Ｖofs −Ｖs1＝Ｖgs＞Ｖthとすることで、その後のタイミングｔ３で行なわれる閾電圧Ｖthのばらつき補正の準備を行なう。換言すると、期間ｔ２〜ｔ３は、駆動トランジスタ１２１のリセット期間に相当する。また、有機ＥＬ素子１２７の閾電圧ＶthELに関しては、ＶthEL＞Ｖs1に設定されている。これにより、有機ＥＬ素子１２７にはマイナスバイアスが印加され、いわゆる逆バイアス状態となる。この逆バイアス状態は、後で行なう閾電圧Ｖthのばらつき補正およびキャリア移動度μのばらつき補正の動作を正常に動作させるために必要である。
【０１１１】
次に、閾値キャンセルパルスAZ２をローレベルにし、それとほぼ同じくして（若干遅れて）走査駆動パルスDSもローレベルにする（ｔ３）。これにより、検知トランジスタ１２４がオフする一方、発光制御トランジスタ１２２がオンする。この結果、駆動電流Ｉdsが保持容量１２０に流れ込み、駆動トランジスタ１２１の閾電圧Ｖthを補正（キャンセル）する閾値補正期間に入る。
【０１１２】
駆動トランジスタ１２１のゲート端ＧはＶofs に保持されており、駆動トランジスタ１２１のソース端Ｓの電位Ｖｓが上昇して駆動トランジスタ１２１がカットオフするまで駆動電流Ｉdsが流れる。カットオフすると駆動トランジスタ１２１のソース電位（Ｖｓ）は“Ｖofs −Ｖth”となる。
【０１１３】
すなわち、有機ＥＬ素子１２７の等価回路はダイオードと寄生容量Ｃelの並列回路で表されるため、“Ｖel≦Ｖcath＋ＶthEL”である限り、つまり、有機ＥＬ素子１２７のリーク電流が駆動トランジスタ１２１に流れる電流よりもかなり小さい限り、駆動トランジスタ１２１の電流は保持容量１２０と寄生容量Ｃelを充電するために使われる。
【０１１４】
この結果、駆動トランジスタ１２１を流れるドレイン電流Ｉdsの電流路が遮断されると、有機ＥＬ素子１２７のアノード端Ａの電圧ＶelつまりノードＮＤ１２１の電位は、時間とともに上昇してゆく。そして、ノードＮＤ１２１の電位（ソース電圧Ｖｓ）とノードＮＤ１２２の電圧（ゲート電圧Ｖｇ）との電位差がちょうど閾電圧Ｖthとなったところで駆動トランジスタ１２１はオン状態からオフ状態となり、ドレイン電流は流れなくなり、閾値補正期間が終了する。つまり、一定時間経過後、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは閾電圧Ｖthという値をとる。
【０１１５】
このとき、“Ｖel＝Ｖofs −Ｖth≦Ｖcath＋ＶthEL”となっている。つまり、ノードＮＤ１２１とノードＮＤ１２２の間に現われた電位差＝閾電圧Ｖthは保持容量１２０に保持されることになる。このように、各検知トランジスタ１２３，１２４は閾値キャンセル走査線１１４AZ，１１５AZによってそれぞれ適切なタイミングで選択されたとき動作し、駆動トランジスタ１２１の閾電圧Ｖthを検知し、これを保持容量１２０に保持する。
【０１１６】
この閾値キャンセル動作終了後、走査駆動パルスDSをインアクティブＨ、閾値キャンセルパルスAZ１をインアクティブＬに順に切り替えることで、発光制御トランジスタ１２２と検知トランジスタ１２３をこの順にオフする（ｔ４）。発光制御トランジスタ１２２を検知トランジスタ１２３よりも先にオフすることで、駆動トランジスタ１２１のゲート端Ｇの電圧Ｖｇの変動を抑えることが可能となる。
【０１１７】
閾値キャンセル（Ｖth補正期間）経過後も、検知した駆動トランジスタ１２１の閾電圧Ｖthを保持容量１２０に補正用電位として保持させる。
このように、タイミングｔ３〜ｔ４は、駆動トランジスタ１２１の閾電圧Ｖthを検出する期間である。ここでは、この検出期間ｔ３〜ｔ４を閾値補正期間と呼んでいる。
【０１１８】
次に、書込駆動パルスWSをアクティブＨにしてサンプリングトランジスタ１２５をオンして、保持容量１２０への画素信号Ｖsig の書き込み期間とする。この画素信号Ｖsig は駆動トランジスタ１２１の閾電圧Ｖthに足し込む形で保持される。この結果、駆動トランジスタ１２１の閾電圧Ｖthの変動は常にキャンセルされる形となるので、閾値補正を行なっていることになる。
【０１１９】
このとき、駆動トランジスタ１２１のゲート端Ｇに画素信号Ｖsig を供給することで、ゲート電圧Ｖｇを信号電圧Ｖsig とする。駆動トランジスタ１２１のゲート・ソース間電圧Ｖgs、つまり保持容量１２０に書き込まれる入力電位Ｖinは、保持容量１２０（容量値Ｃｓ）と有機機ＥＬ素子１２７の寄生容量Ｃel（容量値Ｃel）とゲート・ソース間の寄生容量（容量値Ｃgs）によって、式（２）のように決定される。
【０１２０】
【数２】
【０１２１】
しかし、一般に寄生容量Ｃelは保持容量１２０の容量値Ｃｓおよびゲート・ソース間の寄生容量値Ｃgsに比べて遙かに大きい、つまり、有機ＥＬ素子１２７の寄生容量（等価容量）Ｃelに比べて保持容量１２０は充分に小さい。この結果、映像信号Ｖsig の殆ど大部分が保持容量１２０に書き込まれる。正確には、Ｖofs に対する、Ｖsig の差分“Ｖsig −Ｖofs ”が保持容量１２０に書き込まれる。
【０１２２】
したがって、駆動トランジスタ１２１のゲート・ソース間の電圧Ｖgsは、先に検出保持された閾電圧Ｖthと今回サンプリングされた“Ｖsig −Ｖofs ”を加えたレベル“Ｖsig −Ｖofs ＋Ｖth”に等しい。
【０１２３】
このとき、接地電位Ｖofs を画素信号Ｖsig の黒レベル付近に設定しておけば、Ｖofs ＝０Ｖとすることができ、結果的に、ゲート・ソース間電圧Ｖgs（＝入力電位Ｖin）は、ほぼ“Ｖsig ＋Ｖth”と等しいことになる。
【０１２４】
このような映像信号Ｖsig のサンプリングは、書込駆動パルスWSがインアクティブＬに戻るタイミングｔ７まで行なわれる。すなわちタイミングｔ５〜ｔ７が信号書込期間に相当する。
【０１２５】
信号書込期間の終了するタイミングｔ７より前に走査駆動パルスDSをアクティブＬとし発光制御トランジスタ１２２をオンさせる（ｔ６）。これにより、駆動トランジスタ１２１が第１電源電位Ｖc1に接続されるので、画素回路Ｐは非発光期間から発光期間に進む。
【０１２６】
このように、サンプリングトランジスタ１２５がまだオン状態でかつ発光制御トランジスタ１２２がオン状態に入った期間ｔ６〜ｔ７で、駆動トランジスタ１２１の移動度補正を行なう。書込駆動パルスWSと走査駆動パルスDSのアクティブ期間のオーバーラップする期間（移動度補正期間と称する）を調整することにより、各画素の駆動トランジスタ１２１の移動度の補正を行なうのである。
【０１２７】
すなわち、信号書込期間の後部分と発光期間の先頭部分とが重なる期間ｔ６〜ｔ７で移動度補正を実行する。なお、この移動度補正を実行する発光期間の先頭では、有機ＥＬ素子１２７は実際には逆バイアス状態にあるので発光することはない。この移動度補正期間ｔ６〜ｔ７では、駆動トランジスタ１２１のゲート端Ｇが映像信号Ｖsig のレベルに固定された状態で、駆動トランジスタ１２１に駆動電流Ｉdsが流れる。
【０１２８】
ここで、“Ｖofs −Ｖth＜ＶthEL”と設定しておくことで、有機ＥＬ素子１２７は逆バイアス状態におかれるため、ダイオード特性ではなく単純な容量特性を示すようになる。よって駆動トランジスタ１２１に流れる駆動電流Ｉdsは保持容量１２０の容量値Ｃｓと有機ＥＬ素子１２７の寄生容量（等価容量）Ｃelの容量値Ｃelの両者を結合した容量“Ｃ＝Ｃｓ＋Ｃel”に書き込まれていく。これにより駆動トランジスタ１２１のソース電位（Ｖｓ）は上昇していく。
【０１２９】
図５のタイミングチャートでは、この上昇分をΔＶで表してある。この上昇分、すなわち移動度補正パラメータである負帰還量ΔＶは結局、保持容量１２０に保持されたゲート・ソース間電圧Ｖgsから差し引かれることになるので、負帰還をかけたことになる。このように、駆動トランジスタ１２１の駆動電流Ｉdsを同じく駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsに負帰還することで、移動度μを補正することが可能である。なお、負帰還量ΔＶは移動度補正期間ｔ６〜ｔ７の時間幅ｔを調整することで最適化可能である。
【０１３０】
本例の場合、映像信号Ｖsig が高いほど駆動電流Ｉdsは大きくなり、ΔＶの絶対値も大きくなる。したがって発光輝度レベルに応じた移動度補正が行なえる。また、移動度が高い駆動トランジスタ１２１と低い駆動トランジスタ１２１を考えた場合、映像信号Ｖsig を一定とすると、駆動トランジスタ１２１の移動度μが大きいほどΔＶの絶対値も大きくなる。
【０１３１】
換言すると、移動度補正期間に移動度が高い駆動トランジスタ１２１は低い駆動トランジスタ１２１に対してソース電位が大きく上昇する。また、ソース電位が大きく上昇するほどゲートとソース間の電位差が小さくなり電流が流れ難くなるように負帰還が掛かる。移動度μが大きいほど負帰還量ΔＶが大きくなるので、画素ごとの移動度μのばらつきを取り除くことが可能である。移動度の違う駆動トランジスタ１２１であっても、同じ駆動電流Ｉdsを有機ＥＬ素子１２７に流すことができる。移動度補正期間を調整することで、その負帰還量ΔＶの大きさを最適な状態に設定できる。
【０１３２】
次に、書込駆動パルスWSをインアクティブＬにすることでサンプリングトランジスタ１２５をオフさせる（ｔ７）。この結果、駆動トランジスタ１２１のゲート端Ｇは信号線１０６HSから切り離される。映像信号Ｖsig の印加が解除されるので、駆動トランジスタ１２１のゲート電位（Ｖｇ）は上昇可能となり、ソース電位（Ｖｓ）とともに上昇していく。
【０１３３】
このとき、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは一定であるので、駆動トランジスタ１２１は、一定電流（駆動電流Ｉds）を有機ＥＬ素子１２７に流す。その結果、電圧降下が生じ、有機ＥＬ素子１２７のアノード端Ａの電位Ｖel（＝ノードＮＤ１２１の電位）は、有機ＥＬ素子１２７に駆動電流Ｉdsという電流が流れ得る電圧Ｖｘまで上昇する。その間、保持容量１２０に保持されたゲート・ソース間電圧Ｖgsは“Ｖsig −ΔＶ＋Ｖth”の値を維持する。
【０１３４】
やがて、ソース電位（Ｖｓ）の上昇に伴い、有機ＥＬ素子１２７の逆バイアス状態は解消されるので、駆動電流Ｉdsの流入により有機ＥＬ素子１２７は実際に発光を開始する。
このときの駆動電流Ｉds対ゲート電圧Ｖgsの関係は、先のトランジスタ特性を表わした式（１）のＶgsに“Ｖsig −ΔＶ＋Ｖth”を代入することで、式（３）のように表わすことができる。
【０１３５】
【数３】
【０１３６】
式（３）において、ｋ＝（１／２）（Ｗ／Ｌ）Ｃoxである。この式（３）から、閾電圧Ｖthの項がキャンセルされており、有機ＥＬ素子１２７に供給される駆動電流Ｉdsは駆動トランジスタ１２１の閾電圧Ｖthに依存しないことが分かる。基本的に駆動電流Ｉdsは映像信号の信号電圧Ｖsig によって決まる。換言すると、有機ＥＬ素子１２７は映像信号Ｖsig に応じた輝度で発光することになる。その際、映像信号Ｖsig は帰還量ΔＶで補正されている。この補正量ΔＶは丁度式（３）の係数部に位置する移動度μの効果を打ち消すように働く。したがって、駆動電流Ｉdsは実質的に映像信号Ｖsig のみに依存することになる。
【０１３７】
ここで、有機ＥＬ素子１２７は、発光時間が長くなるとそのＩ−Ｖ特性が変化してしまう。そのため、ノードＮＤ１２１の電位も変化する。
【０１３８】
しかしながら、保持容量１２０による効果のため、ノードＮＤ１２１の電位上昇に連動して、ノードＮＤ１２２の電位も上昇するので、駆動トランジスタ１２１のゲート・ソース間電位ＶgsはノードＮＤ１２１の電位上昇に拘らず、常にほぼ“Ｖsig −ΔＶ＋Ｖth”に維持されるので、有機ＥＬ素子１２７に流れる電流は変化しない。よって、有機ＥＬ素子１２７のＩ−Ｖ特性が劣化しても一定電流Ｉdsが常に流れ続けるため、有機ＥＬ素子１２７は画素信号Ｖsig に応じた輝度で発光を続けることになり、輝度が変化することはない。
【０１３９】
この後、タイミングｔ８に至ると、走査駆動パルスDSがインアクティブＨとなって発光制御トランジスタ１２２がオフし、発光が終了するとともに当該フィールドが終わる。この後、次のフィールドに移って、再び閾電圧補正動作、移動度補正動作、および発光動作が繰り返されることになる。
【０１４０】
ここで、ｎチャネル型の駆動トランジスタ１２１を用いたソースフォロア回路構成の画素回路Ｐにおいて、駆動トランジスタ１２１のゲート・ソース間に保持容量１２０を接続するとともに、駆動トランジスタ１２１のソース端Ｓを検知トランジスタ１２４を介して固定電位（本例では、接地電位Ｖs1）に選択的に接続するようにした構成を採ることによる作用効果について、もう少し詳しく説明する。
【０１４１】
画素信号Ｖsig を保持容量１２０に書き込む時間に、検知トランジスタ１２４をオン状態にして駆動トランジスタ１２１のソース電位Ｖｓを接地電位Ｖs1に設定し、保持容量１２０に充電される電圧をほぼ画素信号Ｖsig に確定させる。保持容量１２０への書き込み終了後に、有機ＥＬ素子１２７の発光期間において、検知トランジスタ１２４をオフ状態にしておくことで、有機ＥＬ素子１２７に電流が流れ始める。このとき、駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間には保持容量１２０が存在するため、駆動トランジスタ１２１のソース電位Ｖｓの変動に拘らず、移動度補正分を含めると、駆動トランジスタ１２１のゲート・ソース間電位Ｖgsは常にほぼ“Ｖsig −ΔＶ＋Ｖth”である。
【０１４２】
また、駆動トランジスタ１２１が定電流源として動作することから、有機ＥＬ素子１２７のＩ−Ｖ特性が経時変化し、これに伴って駆動トランジスタ１２１のソース電位Ｖｓが変化したとしても、保持容量１２０によって駆動トランジスタ１２１のゲート・ソース間電位Ｖgsが一定（≒Ｖsig −ΔＶ＋Ｖth）に保たれているため、有機ＥＬ素子１２７に流れる電流は変わらず、したがって有機ＥＬ素子１２７の発光輝度も一定に保たれる。
【０１４３】
以下、このような輝度補正のための動作をブートストラップ動作と呼ぶこととする。このブートストラップ動作により、有機ＥＬ素子１２７のＩ−Ｖ特性が経時的に変化しても、それに伴う輝度劣化のない画像表示が可能になる。
【０１４４】
つまり、第１実施形態（第１例）の画素回路Ｐでは、ブートストラップ回路１３０が、電気光学素子の一例である有機ＥＬ素子１２７の電流−電圧特性の変化を補正して駆動電流を一定に維持する駆動信号一定化回路として機能するようになっているのである。
【０１４５】
また、ｎチャネル型の駆動トランジスタ１２１を用いたソースフォロア回路によって画素回路Ｐを構成することができるために、現状のアノード・カソード電極の有機ＥＬ素子をそのまま用いても、有機ＥＬ素子１２７の駆動が可能になる。
【０１４６】
なお、本例では発光制御トランジスタ１２２をｐチャネル型としているが、アクティブＨで動作するｎチャネル型に変更すれば、駆動トランジスタ１２１の周辺部のトランジスタ１２２，１２３，１２４，１２５をも含めてｎチャネル型のみのトランジスタを用いて画素回路Ｐを構成することができ、ＴＦＴ作成においてもアモルファスシリコン（ａ−Ｓｉ）プロセスを用いることができるようになるため、ＴＦＴ基板の低コスト化が図れることになる。
【０１４７】
また、第１実施形態（第１例）の画素回路Ｐでは、閾電圧＆移動度補正回路１４０を設けており、閾値補正期間における検知トランジスタ１２３，１２４の作用により、駆動トランジスタ１２１の閾電圧Ｖthをキャンセルし、当該閾電圧Ｖthのばらつきの影響を受けない一定電流Ｉdsを流すことができるため、入力画素信号に対応する安定した階調で表示でき、高画質の画像を得ることができる。
【０１４８】
加えて、サンプリングトランジスタ１２５による映像信号Ｖsig の書込み動作と連動した発光制御トランジスタ１２２による移動度補正期間における作用により、駆動トランジスタ１２１のキャリア移動度μを反映させたゲート・ソース間電位Ｖgsとして、当該キャリア移動度μのばらつきの影響を受けない一定電流Ｉdsを流すことができるため、入力画素信号に対応する安定した階調で表示でき、高画質の画像を得ることができる。
【０１４９】
つまり、閾電圧＆移動度補正回路１４０が、駆動トランジスタ１２１の特性ばらつき（本例では閾電圧Ｖthおよびキャリア移動度μのばらつき）による駆動電流Ｉdsに与える影響を防ぐために、閾電圧Ｖthおよびキャリア移動度μによる影響を補正して駆動電流を一定に維持する駆動信号一定化回路として機能するようになっているのである。
【０１５０】
なお、前述の第１実施形態（第１例）において示したブートストラップ回路１３０や閾電圧＆移動度補正回路１４０の回路構成は、駆動トランジスタ１２１としてｎチャネル型を用いて有機ＥＬ素子１２７を駆動するための駆動信号を一定に維持する駆動信号一定化回路の一例に過ぎず、有機ＥＬ素子１２７の経時劣化やｎチャネル型の駆動トランジスタ１２１の特性変動（たとえば閾電圧や移動度などのばらつきや変動）による駆動電流Ｉdsに与える影響を防ぐための駆動信号一定化回路としては、その他の公知の様々な回路を適用することができる。
【０１５１】
たとえば、前述の説明では、閾電圧＆移動度補正回路１４０として、閾電圧Ｖthおよびキャリア移動度μのばらつきや変動の補正に関して説明したが、キャリア移動度μのばらつきや変動の補正の動作を割愛する制御を行なうことや、閾電圧Ｖthのばらつきや変動の補正の動作を割愛する制御を行なうといように、閾電圧補正と移動度補正の何れか一方のみの動作にするも可能である。
【０１５２】
たとえば、図４に示した画素回路Ｐのままで、信号書込期間の終了するタイミングｔ７より前に走査駆動パルスDSをアクティブＬとし発光制御トランジスタ１２２をオンさせるのではなく、書込駆動パルスWSをインアクティブＬにすることでサンプリングトランジスタ１２５をオフさせて書込み期間の終了後に、走査駆動パルスDSをアクティブＬにして発光制御トランジスタ１２２をオンすると、移動度補正の動作が割愛される。
【０１５３】
また、第１実施形態（第１例）の画素回路Ｐでは、５Ｔｒ駆動の構成を採っていたが、画素回路Ｐ内のトランジスタ数も、これに限定されるものではない（たとえば後述する第２例を参照）。
【０１５４】
また、前述の説明では、有機ＥＬ素子１２７を駆動するための駆動信号を一定に維持する駆動信号一定化回路（その一例としてのブートストラップ回路１３０や閾電圧＆移動度補正回路１４０）を備えた構成で説明したが、「駆動トランジスタ１２１のゲート端Ｇに印加される画素信号Ｖsig が、ＳＷトランジスタのカップリングによる影響を受けないようにする」という点においては、これらの駆動信号一定化回路を備えていることは必須ではない。
【０１５５】
＜画素回路；第１実施形態（第２例）＞
図６は、画素回路Ｐの第１実施形態の第２例を示す図である。なお、表示パネル部１００の基板１０１上において画素回路Ｐの周辺部に設けられる垂直駆動部１０３と水平駆動部１０６も合わせて示している。
【０１５６】
この第１実施形態（第２例）の画素回路Ｐは、駆動トランジスタ１２１の他に走査用に１つのスイッチングトランジスタ（サンプリングトランジスタ１２５）を使用する２Ｔｒ駆動の構成を採るとともに、各スイッチングトランジスタを制御する電源駆動パルスDSL および書込駆動パルスWSのオン／オフタイミングの設定により、有機ＥＬ素子１２７の経時劣化や駆動トランジスタ１２１の特性変動（たとえば閾電圧や移動度などのばらつきや変動）による駆動電流Ｉdsに与える影響を防ぐ点に特徴を有する。
【０１５７】
具体的には、保持容量１２０、ｎチャネル型の駆動トランジスタ１２１、およびアクティブＨの書込駆動パルスWSが供給されるｎチャネル型のサンプリングトランジスタ１２５、電流が流れることで発光する電気光学素子（発光素子）の一例である有機ＥＬ素子１２７とを有する。
【０１５８】
第１実施形態（第１例）と同様に、駆動トランジスタ１２１のゲート端Ｇ（ノードＮＤ１２２）とソース端Ｓとの間に保持容量１２０が接続され、駆動トランジスタ１２１のソース端Ｓが直接に有機ＥＬ素子１２７のアノード端Ａに接続される。有機ＥＬ素子１２７のカソード端Ｋは基準電位としてのカソード電位Ｖcathに接続されている。
【０１５９】
第１実施形態（第１例）とは異なり、駆動トランジスタ１２１のドレイン端Ｄは、電源スキャナとして機能する駆動走査部１０５からの電源線１０５DSL に接続されている。電源線１０５DSL は、事実上、第１実施形態（第１例）の駆動走査線１０５DSと同様なものであるが、この電源線１０５DSL そのものが、駆動トランジスタ１２１に対しての電源供給能力を備える点が異なる。
【０１６０】
サンプリングトランジスタ１２５は、第１実施形態（第１例）と同様に、ゲート端Ｇが書込走査部１０４からの書込走査線１０４WSに接続され、ソース端Ｓが信号線１０６HSに接続され、ドレイン端Ｄが駆動トランジスタ１２１のゲート端Ｇ（ノードＮＤ１２２）に接続されている。
【０１６１】
このような構成の第１実施形態（第２例）の画素回路Ｐにおいて、サンプリングトランジスタ１２５は、書込走査線１０４WSから供給された書込駆動パルスWSに応じて導通し、信号線１０６HSから供給された映像信号Ｖsig をサンプリングして保持容量１２０に保持する。
【０１６２】
駆動トランジスタ１２１は、第１電位にある電源線１０５DSL から電流の供給を受け保持容量１２０に保持された信号電位（映像信号Ｖsig に対応する電位）に応じて駆動電流Ｉdsを有機ＥＬ素子１２７に流す。
【０１６３】
駆動走査部１０５は、サンプリングトランジスタ１２５が導通した後で水平駆動部１０６が信号線１０６HSに基準電位を供給している間に、電源線１０５DSL を第１電位（高電位側；駆動トランジスタ１２１への電源電圧に相当する）と第２電位（低電位側）との間で切り替え、これにより、駆動トランジスタ１２１の閾電圧Ｖthに相当する電圧を保持容量１２０に保持しておく。この動作が閾電圧補正機能を実現する。この閾電圧補正機能により、画素ごとにばらつく駆動トランジスタ１２１の閾電圧Ｖthの影響をキャンセルすることができる。
【０１６４】
また、第１実施形態（第２例）の画素回路Ｐにおいては、このような閾電圧補正機能に加えて、第１実施形態（第１例）と同様に、移動度補正機能を備えている。すなわち、水平駆動部１０６は、サンプリングトランジスタ１２５が導通した後、第１のタイミングで信号線１０６HSを基準電位から信号電位に切り替える一方、書込走査部１０４は、第１のタイミングの後、第２のタイミングで書込走査線１０４WSに対する書込駆動パルスWSの印加を解除して（すなわちインアクティブＬにして）サンプリングトランジスタ１２５を非道通状態とし、第１および第２のタイミングの間の期間を適切に設定することで、保持容量１２０に信号電位を保持する際、駆動トランジスタ１２１の移動度μに対する補正を信号電位に加える。
【０１６５】
この場合、各駆動部（１０４，１０５，１０６）は、水平駆動部１０６が信号線１０６HSに供給する映像信号Ｖsig と書込走査部１０４が供給する書込駆動パルスWSとの相対的な位相差を調整して、第１および第２のタイミングの間の期間（移動度補正期間）を最適化することができる。また、水平駆動部１０６は、基準電位から信号電位に切り替る映像信号Ｖsig の立ち上がりに傾斜をつけて、第１および第２のタイミングの間の移動度補正期間を信号電位に自動的に追従させることもできる。これらの点は、第１実施形態（第１例）における移動度補正の動作と同様である。
【０１６６】
また、第１実施形態（第２例）の画素回路Ｐにおいても、第１実施形態（第１例）と同様に、ブートストラップ機能も備えている。すなわち、書込走査部１０４は、保持容量１２０に映像信号Ｖsig が保持された段階で書込走査線１０４WSに対する書込駆動パルスWSの印加を解除し（すなわちインアクティブＬにして）、サンプリングトランジスタ１２５を非導通状態にして駆動トランジスタ１２１のゲート端Ｇを信号線１０６HSから電気的に切り離す。駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間には保持容量１２０が接続されており、その保持容量Ｃｓによる効果によって、駆動トランジスタ１２１のソース電位（Ｖｓ）の変動にゲート電位（Ｖｇ）が連動するようになり、ゲート・ソース間電圧Ｖgsを一定に維持することができる。
【０１６７】
＜画素回路の動作；第１実施形態（第２例）＞
図７は、第１実施形態（第２例）の画素回路Ｐの動作を説明するタイミングチャートである。時間軸を共通にして、書込走査線１０４WSの電位変化、電源線１０５DSL の電位変化、および信号線１０６HSの電位変化を表してある。また、これらの電位変化と並行に、駆動トランジスタ１２１のゲート電位（Ｖｇ）およびソース電位（Ｖｓ）の変化も表してある。
【０１６８】
タイミングｔ１１以前の前フィールドの発光期間では、書込駆動パルスWSがインアクティブＬでありサンプリングトランジスタ１２５が非導通状態である一方、電源駆動パルスDSL は電源電圧側である第１電位にあるので、信号線１０６HSの電位に関わらず（基本的には基準電位Ｖini にしておく）、前フィールドの動作によって保持容量１２０に保持されている電圧状態（駆動トランジスタ１２１のゲート・ソース間電圧Ｖgs）に応じて有機ＥＬ素子１２７に駆動トランジスタ１２１から駆動電流Ｉdsが供給され、有機ＥＬ素子１２７が発光状態にある。
【０１６９】
この後、線順次走査の新しいフィールドに入って、先ず、書込駆動パルスWSがローレベルからハイレベルに切り替わる。このとき、信号線１０６HSにおける映像信号Ｖsig の電位を基準電位Ｖini にしておくことで、駆動トランジスタ１２１のゲート電位Ｖｇが初期化される。このとき、駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間には保持容量１２０が接続されており、その保持容量Ｃｓによる効果によって、駆動トランジスタ１２１のゲート電位（Ｖｇ）の変動にソース電位（Ｖｓ）が連動する。
【０１７０】
次に、書込駆動パルスWSをアクティブＨにしたままで、電源線１０５DSL に与える電源駆動パルスDSL を低電位側の第２の電位にする（ｔ１２）。これにより、駆動トランジスタ１２１への電源供給が停止し、駆動トランジスタ１２１のソース電位Ｖｓも初期化される。このように、駆動トランジスタ１２１のゲート電位Ｖｇおよびソース電位Ｖｓを初期化することで、閾電圧補正動作の準備が完了する。
【０１７１】
次に、書込駆動パルスWSをアクティブＨにしたままで、電源線１０５DSL に与える電源駆動パルスDSL を第１の電位にする（ｔ１３）。これにより、駆動電流Ｉdsが保持容量１２０に流れ込み、駆動トランジスタ１２１の閾電圧Ｖthを補正（キャンセル）する閾値補正期間に入る。
【０１７２】
駆動トランジスタ１２１のゲート端Ｇは映像信号Ｖsig の基準電位Ｖini に保持されており、駆動トランジスタ１２１のソース端Ｓの電位Ｖｓが上昇して駆動トランジスタ１２１がカットオフするまで駆動電流Ｉdsが流れる。カットオフすると駆動トランジスタ１２１のソース電位（Ｖｓ）は“Ｖini −Ｖth”となる。
【０１７３】
すなわち、有機ＥＬ素子１２７の等価回路はダイオードと寄生容量Ｃelの並列回路で表されるため、“Ｖel≦Ｖcath＋ＶthEL”である限り、つまり、有機ＥＬ素子１２７のリーク電流が駆動トランジスタ１２１に流れる電流よりもかなり小さい限り、駆動トランジスタ１２１の電流は保持容量１２０と寄生容量Ｃelを充電するために使われる。
【０１７４】
この結果、駆動トランジスタ１２１を流れるドレイン電流Ｉdsの電流路が遮断されると、有機ＥＬ素子１２７のアノード端Ａの電圧ＶelつまりノードＮＤ１２１の電位は、時間とともに上昇してゆく。そして、ノードＮＤ１２１の電位（ソース電圧Ｖｓ）とノードＮＤ１２２の電圧（ゲート電圧Ｖｇ）との電位差がちょうど閾電圧Ｖthとなったところで駆動トランジスタ１２１はオン状態からオフ状態となり、ドレイン電流は流れなくなり、閾値補正期間が終了する。つまり、一定時間経過後、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは閾電圧Ｖthという値をとる。ここで、実際には、閾電圧Ｖthに相当する電圧が、駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間に接続された保持容量１２０に書き込まれることになる。
【０１７５】
この後、水平駆動部１０６により信号線１０６HSに映像信号Ｖsig を実際に供給して（ｔ１４）、書込駆動パルスWSをインアクティブＬにするまで（ｔ１５）の間を、保持容量１２０への画素信号Ｖsig の書き込み期間とする。この画素信号Ｖsig は駆動トランジスタ１２１の閾電圧Ｖthに足し込む形で保持される。この結果、駆動トランジスタ１２１の閾電圧Ｖthの変動は常にキャンセルされる形となるので、閾値補正を行なっていることになる。この閾値補正によって、保持容量１２０に保持されるゲート・ソース間電圧Ｖgsは、“Ｖsig ＋Ｖth”となる。
【０１７６】
また、同時に、この信号書込期間ｔ１４〜ｔ１５で移動度補正を実行する。すなわち、第１実施形態（第２例）において、タイミングｔ１４〜ｔ１５は、信号書込期間と移動度補正期間の双方を兼ねることとなる。
なお、この移動度補正を実行する期間ｔ１４〜ｔ１５では、有機ＥＬ素子１２７は実際には逆バイアス状態にあるので発光することはない。この移動度補正期間ｔ１４〜ｔ１５では、駆動トランジスタ１２１のゲート端Ｇが映像信号Ｖsig のレベルに固定された状態で、駆動トランジスタ１２１に駆動電流Ｉdsが流れる。
【０１７７】
ここで、“Ｖini −Ｖth＜ＶthEL”と設定しておくことで、有機ＥＬ素子１２７は逆バイアス状態におかれるため、ダイオード特性ではなく単純な容量特性を示すようになる。よって駆動トランジスタ１２１に流れる駆動電流Ｉdsは保持容量１２０の容量値Ｃｓと有機ＥＬ素子１２７の寄生容量（等価容量）Ｃelの容量値Ｃelの両者を結合した容量“Ｃ＝Ｃｓ＋Ｃel”に書き込まれていく。これにより、駆動トランジスタ１２１のソース電位（Ｖｓ）は上昇していく。
【０１７８】
図７のタイミングチャートでは、この上昇分をΔＶで表してある。この上昇分、すなわち移動度補正パラメータである負帰還量ΔＶは、閾値補正によって保持容量１２０に保持されるゲート・ソース間電圧“Ｖgs＝Ｖsig ＋Ｖth”から差し引かれることになり、“Ｖgs＝Ｖsig −ΔＶ＋Ｖth”となるので、負帰還をかけたことになる。このようにして、第１実施形態（第２例）では、タイミングｔ１４〜ｔ１５において、映像信号Ｖsig のサンプリングと移動度μを補正する負帰還量ΔＶの調整が行なわれる。
【０１７９】
第１実施形態（第１例）と同様に、負帰還量ΔＶは、Ｉds・Ｃel／ｔであり、画素ごとに駆動電流Ｉdsがばらつく場合でも、それぞれに応じた負帰還量ΔＶとなるので、画素ごとの移動度のばらつきを補正することができる。もちろん、負帰還量ΔＶは移動度補正期間ｔ１４〜ｔ１５の時間幅を調整することで最適化可能である。
すなわち、映像信号Ｖsig が高いほど駆動電流Ｉdsは大きくなり、負帰還量ΔＶの絶対値も大きくなる。したがって、発光輝度レベルに応じた移動度補正が行なえる。また映像信号Ｖsig を一定とした場合、駆動トランジスタ１２１の移動度μが大きいほど負帰還量ΔＶの絶対値も大きくなる。換言すると、移動度μが大きいほど負帰還量ΔＶが大きくなるので、画素ごとの移動度μのばらつきを取り除くことが可能である。
【０１８０】
次に、信号線１０６HSに映像信号Ｖsig を供給したままで書込駆動パルスWSをインアクティブＬにすることでサンプリングトランジスタ１２５をオフさせて発光期間に進み（ｔ１５）、その後の適当な時点で信号線１０６HSへの映像信号Ｖsig の供給を停止して基準電位Ｖini に戻す（ｔ１６）。
【０１８１】
この結果、駆動トランジスタ１２１のゲート端Ｇは信号線１０６HSから切り離される。映像信号Ｖsig の印加が解除されるので、駆動トランジスタ１２１のゲート電位（Ｖｇ）は上昇可能となり、ソース電位（Ｖｓ）とともに上昇していく。やがて、ソース電位（Ｖｓ）の上昇に伴い、有機ＥＬ素子１２７の逆バイアス状態は解消されるので、駆動電流Ｉdsの流入により、有機ＥＬ素子１２７は、映像信号Ｖsig に応じた輝度で実際に発光を開始する。
【０１８２】
駆動トランジスタ１２１のゲート端Ｇとソース端Ｓとの間には保持容量１２０が接続されており、その保持容量Ｃｓによる効果により、発光期間の最初でブートストラップ動作が行なわれ、駆動トランジスタ１２１のゲート・ソース間電圧“Ｖgs＝Ｖsig −ΔＶ＋Ｖth”を一定に維持したまま、駆動トランジスタ１２１のゲート電位Ｖｇおよびソース電位Ｖｓが上昇する。このとき、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは一定であるので、駆動トランジスタ１２１は、一定電流（駆動電流Ｉds）を有機ＥＬ素子１２７に流す。
【０１８３】
その結果、電圧降下が生じ、有機ＥＬ素子１２７のアノード端Ａの電位Ｖel（＝ノードＮＤ１２１の電位）は、有機ＥＬ素子１２７に駆動電流Ｉdsという電流が流れ得る電圧Ｖｘまで上昇する。また、その後において有機ＥＬ素子１２７の経時劣化によりそのアノード電位が変動しても、保持容量１２０に保持されたゲート・ソース間電圧Ｖgsは、常に“Ｖsig −ΔＶ＋Ｖth”で一定に維持される。閾電圧Ｖthに相当する電圧と移動度補正用の電圧ΔＶとによって調整されているため、有機ＥＬ素子１２７の発光輝度は駆動トランジスタ１２１の閾電圧Ｖthや移動度μのばらつきの影響を受けることがない。
【０１８４】
＜カップリングノイズの影響；点順次方式のｎチャネル型の駆動トランジスタ＞
図８〜図１１は、ＳＷトランジスタの構造と、その構造に起因する点順次方式の画素駆動方式を採用した場合におけるカップリングノイズの問題を説明する図である。ここで、図８は、１つの画素回路Ｐに着目して、点順次方式の画素駆動方式を採用した場合の回路構成を示した図である。図９は、アナログスイッチ６４２と信号線１０６HSとの間に形成される寄生容量を説明する図である。図１０および図１１は、点順次方式の画素駆動方式を採用した場合におけるカップリングノイズの発生原理を説明する図である。
【０１８５】
先にも述べたが、本実施形態の画素回路Ｐを構成する各種のＳＷトランジスタとしては、ＣＭＯＳ構造のものを使用する。このＣＭＯＳ構造のＳＷトランジスタは、よく知られているように、絶縁層をゲート電極と半導体で挟むサンドイッチ構造をしており、実質的には、コンデンサと同じ構造である。このため、ＳＷトランジスタには、制御入力端子であるゲート端Ｇと、入出力端であるソース端Ｓやドレイン端Ｄとの間に、寄生容量と呼ばれる容量が形成される。
【０１８６】
その結果、たとえば、図９に示すように、信号線１０６HS上に設けられた、極性の異なる２つのＣＭＯＳで構成されたアナログスイッチ６４２において、ｎチャネル型のＳＷトランジスタ６４２Ｎとｐチャネル型のＳＷトランジスタ６４２Ｐにおいて、ゲート端Ｇとドレイン端に形成される寄生容量６４４Ｎ（容量値Ｃｎ），６４４Ｐ（容量値Ｃｐ）のために、ＣＭＯＳ構成のアナログスイッチ６４２から出力される信号線１０６HS上の画素信号Ｖsig に、ゲート端Ｇに供給されるパルスを起因とするノイズ（いわゆるカップリングノイズ）が乗ってしまうため、表示画像に悪影響を与えてしまう。なお、カップリングノイズは、ＣＭＯＳトランジスタのオフ時に発生する。
【０１８７】
たとえば、図１０および図１１には、点順次方式の画素駆動方式を採用した場合において、アナログスイッチ６４２を構成するＳＷトランジスタ６４２Ｎ，６４２Ｐにて形成される寄生容量６４４Ｎ，６４４Ｐによって、ｎチャネル型の駆動トランジスタ１２１のゲート端Ｇに印加される電圧（ゲート印加電圧と称する；画素信号Ｖsig に相当する）にカップリングノイズが現れる原理が示されている。ここで、図１０は階調が低い場合を示し、図１１は階調が高い場合を示している。
【０１８８】
たとえば、階調が低い際には、有機ＥＬ素子１２７へ流れる駆動電流Ｉdsは小さいため、駆動トランジスタ１２１のゲート端Ｇに印加されるゲート印加電圧Ｖ（Ｖsig に対応する電圧）は低電位である。また、アナログスイッチ６４２を構成するＳＷトランジスタ６４２Ｎ，６４２Ｐのゲート端Ｇに印加される駆動パルス（水平シフトパルスHS）は、たとえば０〜１３．５Ｖである。
【０１８９】
このため、図１０（Ａ）に示すように、スイッチオン時にアナログスイッチ６４２から信号線１０６HSに低電圧の画素信号Ｖsig_L が出力される際には、ＳＷトランジスタ６４２Ｎのゲート端Ｇとソース端Ｓの電位差Ｖgs_nの方が、ＳＷトランジスタ６４２Ｐのゲート端Ｇとソース端Ｓの電位差Ｖgs_pよりも大きい。
【０１９０】
このため、このときのスイッチオン時の等価回路を図１０（Ｂ）に示すように、ＳＷトランジスタ６４２Ｎの動作抵抗Ｒｎが小さく、ＳＷトランジスタ６４２Ｐの動作抵抗Ｒｐが大きく、低電圧の画素信号Ｖsig_L の多くは、アナログスイッチ６４２のＳＷトランジスタ６４２Ｎ側を通る。
【０１９１】
このため、アナログスイッチ６４２から信号線１０６HSに低電圧の画素信号Ｖsig_L が出力される際には、ＳＷトランジスタ６４２Ｎの方がＳＷトランジスタ６４２Ｐよりもオン抵抗が小さく、低電圧の画素信号Ｖsig_L の多くは、アナログスイッチ６４２のＳＷトランジスタ６４２Ｎ側を通る。
【０１９２】
よって階調が低い際には、図１０（Ｃ）に示すように、カップリングノイズに関しては主にＳＷトランジスタ６４２Ｎ側について考えればよく、アナログスイッチ６４２のＳＷトランジスタ６４２Ｎのゲート端Ｇに印加される水平シフトパルスHSの電圧をΔＶｎ、水平シフトパルスHSの電圧ΔＶｎを起因とする駆動トランジスタ１２１のゲート端Ｇに印加されるカップリングの影響を受けたゲート印加電圧をΔＶnoise_n （＝ΔＶsig_n ）、ＳＷトランジスタ６４２Ｎによる寄生容量６４４Ｎの容量値をＣｎ、駆動トランジスタ１２１のゲート端Ｇ側の容量値をＣin、保持容量１２０の容量値をＣｓ、駆動トランジスタ１２１の寄生容量（入力容量）をＣgsとすると、カップリングによるゲート印加電圧ΔＶnoise_n は、式（４）で表すことができる。
【０１９３】
【数４】
【０１９４】
式（４）から分かるように、ＳＷトランジスタ６４２Ｎの寄生容量６４４Ｎの容量値Ｃｎが大きいほど駆動トランジスタ１２１のゲート端Ｇに現われるノイズ成分、つまりゲート印加電圧ΔＶnoise は大きくなり、カップリングの影響が顕著に現れる。
【０１９５】
また、階調が高い際には、有機ＥＬ素子１２７へ流れる駆動電流Ｉdsは大きいため、駆動トランジスタ１２１のゲート端Ｇに印加されるゲート印加電圧Ｖも高電位である。また、アナログスイッチ６４２を構成するＳＷトランジスタ６４２Ｎ，６４２Ｐのゲート端Ｇに印加される駆動パルス（水平シフトパルスHS）は、たとえば０〜１３．５Ｖである。
【０１９６】
このため、図１１（Ａ）に示すように、スイッチオン時にアナログスイッチ６４２から信号線１０６HSに高電圧の画素信号Ｖsig_H が出力される際には、ＳＷトランジスタ６４２Ｐのゲート端Ｇとソース端Ｓの電位差Ｖgs_pの方が、ＳＷトランジスタ６４２Ｎのゲート端Ｇとソース端Ｓの電位差Ｖgs_nよりも大きい。
【０１９７】
このため、このときのスイッチオン時の等価回路を図１１（Ｂ）に示すように、ＳＷトランジスタ６４２Ｐの動作抵抗Ｒｐが小さく、ＳＷトランジスタ６４２Ｎの動作抵抗Ｒｎが大きく、高電圧の画素信号Ｖsig_H の多くは、アナログスイッチ６４２のＳＷトランジスタ６４２Ｐ側を通る。
【０１９８】
このため、アナログスイッチ６４２から信号線１０６HSに高電圧の画素信号Ｖsig_H が出力される際には、ＳＷトランジスタ６４２Ｐの方がＳＷトランジスタ６４２Ｎよりもオン抵抗が小さく、高電圧の画素信号Ｖsig_H の多くは、アナログスイッチ６４２のＳＷトランジスタ６４２Ｐ側を通る。
【０１９９】
よって階調が高い際には、図１１（Ｃ）に示すように、カップリングノイズに関しては主にＳＷトランジスタ６４２Ｐ側について考えればよく、アナログスイッチ６４２のＳＷトランジスタ６４２Ｐのゲート端Ｇに印加される水平シフトパルスHSの電圧をΔＶｐ、水平シフトパルスHSの電圧ΔＶｐを起因とする駆動トランジスタ１２１のゲート端Ｇに印加されるカップリングの影響を受けたゲート印加電圧をΔＶnoise_p （＝ΔＶsig_p ）、ＳＷトランジスタ６４２Ｐによる寄生容量６４４Ｐの容量値をＣｐ、駆動トランジスタ１２１のゲート端Ｇ側の容量値をＣin、保持容量１２０の容量値をＣｓ、駆動トランジスタ１２１の寄生容量（入力容量）をＣgsとすると、カップリングによるゲート印加電圧ΔＶnoise_p は、式（５）で表すことができる。
【０２００】
【数５】
【０２０１】
式（５）から分かるように、ＳＷトランジスタ６４２Ｐの寄生容量６４４Ｐの容量値Ｃｐが大きいほど駆動トランジスタ１２１のゲート端Ｇに現われるノイズ成分、つまりゲート印加電圧ΔＶnoise_p は大きくなり、カップリングの影響が顕著に現れる。
【０２０２】
このように、カップリングノイズによる影響（ゲート印加電圧ΔＶnoise_n ，ゲート印加電圧ΔＶnoise_p ；纏めてゲート印加電圧ΔＶnoise と記す）が駆動トランジスタ１２１のゲート端Ｇに現われると、保持容量１２０に保持されている電圧がカップリングノイズ（つまりゲート印加電圧ΔＶnoise ）の大小によって変動してしまう。
【０２０３】
その結果、カップリングノイズにより、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsの保持性能が劣化し、有機ＥＬ素子１２７を一定輝度で継続発光させることができなくなる。その結果、駆動トランジスタ１２１の閾電圧Ｖthを補正しても、カップリングノイズにより、表示画像にザラツキが生じてしまう。
【０２０４】
保持容量１２０の値を大きくすると、式（４）や式（５）から分かるように、カップリングノイズによるゲート・ソース間電圧Ｖgsの変化を小さくできるが、変化をゼロにすることはできないので、少なからず、カップリングノイズを原因とするザラツキの問題が残ってしまう。
【０２０５】
＜カップリングノイズの影響；線順次方式のｎチャネル型の駆動トランジスタ＞
図１２および図１３は、点順次方式の画素駆動方式を採用した場合におけるカップリングノイズの発生原理を説明する図である。
【０２０６】
線順次方式の場合、アナログスイッチ６４２を構成するＳＷトランジスタ６４２Ｎ，６４２Ｐは、ソース端Ｓには画素信号Ｖsig が供給され、ゲート端Ｇには信号選択パルス sel，xselが供給されるが、これらは、タイミング関係が点順次駆動方式のときと異なるものの、ソース端Ｓとゲート端Ｇに供給される信号は、事実上は、図１２（Ａ）および図１３（Ａ）に示すように、点順次の場合と同じである。
【０２０７】
よって、図１２（Ａ）から分かるように、階調が低い際には、スイッチオン時にアナログスイッチ６４２から信号線１０６HSに低電圧の画素信号Ｖsig_L が出力される際には、ＳＷトランジスタ６４２Ｎのゲート端Ｇとソース端Ｓの電位差Ｖgs_nの方が、ＳＷトランジスタ６４２Ｐのゲート端Ｇとソース端Ｓの電位差Ｖgs_pよりも大きいことは点順次の場合と同じである。
【０２０８】
このため、このときのスイッチオン時の等価回路を図１２（Ｂ）に示すように、ＳＷトランジスタ６４２Ｎの動作抵抗Ｒｎが小さく、ＳＷトランジスタ６４２Ｐの動作抵抗Ｒｐが大きく、低電圧の画素信号Ｖsig_L の多くは、アナログスイッチ６４２のＳＷトランジスタ６４２Ｎ側を通る。よって階調が低い際には、図１２（Ｃ）に示すように、カップリングノイズに関しては主にＳＷトランジスタ６４２Ｎ側について考えればよい。この点は、点順次の場合と同じである。
【０２０９】
また、図１３（Ａ）から分かるように、階調が高い際には、スイッチオン時にアナログスイッチ６４２から信号線１０６HSに高電圧の画素信号Ｖsig_H が出力される際には、ＳＷトランジスタ６４２Ｐのゲート端Ｇとソース端Ｓの電位差Ｖgs_pの方が、ＳＷトランジスタ６４２Ｎのゲート端Ｇとソース端Ｓの電位差Ｖgs_nよりも大きいことは点順次の場合と同じである。
【０２１０】
このため、このときのスイッチオン時の等価回路を図１３（Ｂ）に示すように、ＳＷトランジスタ６４２Ｐの動作抵抗Ｒｐが小さく、ＳＷトランジスタ６４２Ｎの動作抵抗Ｒｎが大きく、高電圧の画素信号Ｖsig_H の多くは、アナログスイッチ６４２のＳＷトランジスタ６４２Ｐ側を通る。よって階調が高い際には、図１３（Ｃ）に示すように、カップリングノイズに関しては主にＳＷトランジスタ６４２Ｐ側について考えればよい。この点は、点順次の場合と同じである。
【０２１１】
このように、有機ＥＬ素子１２７は電流駆動で発光する電気光学素子であるため、駆動トランジスタ１２１のゲート端Ｇに印加される電圧のばらつきが厳格（シビア）に影響される。そのため、このカップリングノイズの影響を極力抑える必要がある。
【０２１２】
＜カップリングノイズ抑制対象について＞
図１４は、駆動トランジスタ１２１のカップリングノイズの影響を抑制する対象のＳＷトランジスタについて説明する図である。ところで、駆動トランジスタ１２１がｎチャネル型のＭＯＳトランジスタのときには、カップリングノイズの大きさが同じであれば、実際には、階調が高いときには、相対的に、そのカップリングノイズの影響は少ないと言える。よって、駆動トランジスタ１２１がｎチャネル型のＭＯＳトランジスタのときには、ＳＷトランジスタ６４２Ｎ側の寄生容量６４４Ｎによるカップリングノイズについてのみ考慮すればよいと考えられる。
【０２１３】
駆動トランジスタ１２１がｎチャネル型のＭＯＳトランジスタのときには、階調が低い際にノイズの影響が顕著に現れる理由は次の通りである。すなわち、図１４に示すように、駆動トランジスタ１２１のゲート端Ｇに印加されるゲート印加電圧をＶ０、カップリングの影響を受けたゲート印加電圧をΔＶnoise とする。
【０２１４】
このとき、電圧Ｖ０に対応する通常の輝度ＬをＬ０、ΔＶnoise が存在するときの輝度ＬをＬnoise 、係数をａとすると、輝度Ｌと入力信号Ｖとの間に式（６−１）の関係があるので、輝度Ｌのばらつき（＝Ｌnoise ／Ｌ０）は、式（６−２）で表すことができる。
【０２１５】
【数６】
【０２１６】
このため、カップリングの影響が一定であると仮定すると、ゲート印加電圧Ｖ（画素信号Ｖsig ）が低い、詳しくはゲート・ソース間電圧が小さく低階調であるほど、輝度のばらつきは大きく（広く）なる。
【０２１７】
本例の場合、同一列の信号線１０６HSに対して、列ごとに設けられた同一のアナログスイッチ６４２で信号処理（本例の場合、信号通過と遮断の切替え）を実行するので、信号線１０６HSに乗ったカップリングノイズが本質的に列相関性を持って現われ易い特徴があり、カップリングノイズのレベルが小さくても、それが縦すじノイズとなって画像に現われ、視覚的にも感知され易い傾向がある。
【０２１８】
カップリングノイズのレベルが同じであっても、それが列ごとに蓄積し縦すじ模様として認識される場合と、不規則に分布している場合では、人間の感じ方は大きく異なり、不規則に分布しいる場合の方がずっと自然に受け入れることができる。これは、幾何学的なパターン認識ができる場合は、どうしてもそこに意識が集中してしまうという人間の認知心理学的な特性によるものである。
【０２１９】
＜カップリングノイズの抑制手法；ｎチャネル型の駆動トランジスタ＞
図１５は、ｎチャネル型の駆動トランジスタ１２１を使用する場合における、カップリングノイズの抑制手法を説明する図である。
【０２２０】
前述の説明から分かるように、ｎチャネル型の駆動トランジスタ１２１を使用する場合には、信号線１０６HSの選択スイッチであるアナログスイッチ６４２における、低階調時により多くの動作電流が流れる方のＳＷトランジスタ６４２Ｎ側について、カップリングノイズをより少なくする対策を講じる必要がある。その仕組みとしては、本実施形態では、トランジスタのゲート電極やチャネルサイズ（ゲート長Ｌもしくはゲート幅Ｗ）もしくは絶縁層の厚さを、寄生容量６４４ができるだけ小さくなるように設定する。
【０２２１】
たとえば、トランジスタの寄生容量は、ゲート電極やチャネルのサイズに比例し、また、絶縁層の厚さに反比例する。よって、寄生容量６４４ができるだけ小さくなるように設定するには、ゲート電極やチャネルのサイズを小さくするか、もしくは、絶縁層の厚さを厚くする。
【０２２２】
チャネルのサイズに関しては、ゲート長Ｌもしくはゲート幅Ｗの何れか一方もしくは双方を調整すればよい。フリンジング容量のみであればＳＷトランジスタのゲート幅Ｗのみが寄生容量に関係するのであるが、カップリングは、フリンジング容量のみではなく、ＳＷトランジスタの酸化膜容量も影響する。酸化膜容量は、酸化膜厚に反比例して、酸化膜の面積（≒チャネルの面積）に比例するので、「チャネルのサイズに比例」や「チャネルのサイズを小さくする」においては、ゲート長Ｌおよびゲート幅Ｗの何れもが関係するからである。
【０２２３】
ここで、基本的には、これら３つの手法の何れを採用してもよい。もちろん、任意に組み合わせてもよい。しかしながら、実際には、一部のトランジスタの絶縁層の厚みだけを変更するためには、従来の製造プロセスにもう１段階行程を入れる必要がある。これに対して、一部のトランジスタのゲート電極だけを変更する方法や、一部のトランジスタのチャネルサイズだけを変更する方法は、マスクのみの変更で可能であり、コスト面でも時間の面でも有効である。したがって、トランジスタのゲート電極やチャネルのサイズを変更することが、コスト的にも時間的にも有効である。
【０２２４】
よって、通常、ＣＭＯＳのトランジスタのサイズはｎチャネル型およびｐチャネル型の何れもが同じであるが、本例の場合には、図１５に示すように、ｎチャネル型の駆動トランジスタ１２１のゲート電位にカップリングの影響を与えるＳＷトランジスタ６４２Ｎのゲート電極やチャネルのサイズをＳＷトランジスタ６４２Ｐよりも小型化する。
【０２２５】
このように、駆動トランジスタ１２１の極性（本例ではｎチャネル型）に合わせて、信号線１０６HSの選択スイッチにあたるアナログスイッチ６４２を構成するＣＭＯＳのＳＷトランジスタ（本例ではＳＷトランジスタ６４２Ｎ）のゲート電極やチャネルのサイズを変える（小さくする）ことで、ＣＭＯＳトランジスタ（本例では特にＳＷトランジスタ６４２Ｎ側）のオフ時に発生するｎチャネル型の駆動トランジスタ１２１のゲート電位へのカップリングノイズを軽減（抑制）することができる。
【０２２６】
その結果、アナログスイッチ６４２を構成するＣＭＯＳのＳＷトランジスタ６４２Ｎの寄生容量６４４Ｎを起因とするカップリングノイズを原因とする保持容量１２０に保持されている電圧のばらつきを少なくすることが可能となり、カップリングノイズによる画質ばらつきを抑えることが可能となる。本実施形態を適用しない場合よりも、均一な画質を得ることが可能となる。
【０２２７】
特に、画素配列に応じた信号線１０６HS上に設けられるアナログスイッチ６４２に関して適用したことで、視覚的に問題となり易いスジ状ノイズを低減できるので、その効果が大きい。
【０２２８】
＜画素回路；第２実施形態＞
図１６は、図１に示した有機ＥＬ表示装置１を構成する画素回路Ｐの第２実施形態を説明する図である。ここで、図１６（Ａ）は第２実施形態の画素回路Ｐの回路図を示し、図１６（Ｂ）はタイミングチャートの一例を示している。
【０２２９】
図１６（Ａ）に示すように、第２実施形態の画素回路Ｐは、基本的にｐチャネル型の薄膜電界効果トランジスタ（ＴＦＴ）で駆動トランジスタ１２１が構成されている点に特徴を有する。また、駆動トランジスタ１２１の他に走査用や閾電圧補正用に３つのトランジスタを使用した４Ｔｒ駆動の構成を採っている。回路構成自体は、いわゆるサーノフ回路と同じである。
【０２３０】
具体的には、第２実施形態の画素回路Ｐは、ｐチャネル型の駆動トランジスタ１２１、アクティブＬの駆動パルスが供給されるｐチャネル型の発光制御トランジスタ１２２、アクティブＬの駆動パルスが供給されるｐチャネル型のサンプリングトランジスタ１２５、有機ＥＬ素子１２７、および信号線１０６HSの電圧を記憶する容量値Ｃｓの保持容量１２０を有する。
【０２３１】
保持容量１２０は、サンプリングトランジスタ１２５のドレイン端Ｄと駆動トランジスタ１２１のゲート端Ｇとの間に接続されている。
【０２３２】
駆動トランジスタ１２１、発光制御トランジスタ１２２、および有機ＥＬ素子１２７は、電源電位Ｖccp （たとえば正電源電圧）と基準電位の一例である接地電位GND の間で、この順に直列に接続されている。具体的には、駆動トランジスタ１２１は、ソース端Ｓが電源電位Ｖccp に接続され、ドレイン端Ｄが発光制御トランジスタ１２２のソース端Ｓに接続されている。発光制御トランジスタ１２２のドレイン端Ｄが、有機ＥＬ素子１２７のアノード端Ａに接続され、有機ＥＬ素子１２７のカソード端Ｋが基準電位Ｖcathに接続されている。駆動トランジスタ１２１は、制御入力端子であるゲート端Ｇに供給される電位に応じた駆動電流を有機ＥＬ素子１２７に供給するようになっている。
【０２３３】
また、第２実施形態の画素回路Ｐの特徴部分として、閾電圧Ｖthを記憶する容量値Ｃsub の閾電圧記憶容量１２８と、駆動トランジスタ１２１のゲート端Ｇとドレイン端Ｄとの間に設けられたアクティブＬの閾値＆移動度キャンセルパルスAZ３が供給されるｐチャネル型のＳＷトランジスタ（特に補正トランジスタと称する）１２９とを備える。閾値＆移動度キャンセルパルスAZ３は、図示を割愛した閾値＆移動度補正走査部１１４から供給される。
【０２３４】
閾電圧記憶容量１２８は、駆動トランジスタ１２１のゲート端Ｇと電源Ｖccp との間に接続されている。補正トランジスタ１２９は、ドレイン端Ｄが駆動トランジスタ１２１のゲート端Ｇに接続され、ソース端Ｓが駆動トランジスタ１２１のドレイン端Ｄに接続されている。
【０２３５】
第２実施形態の画素回路Ｐにおいて、閾電圧＆移動度補正回路１４０は、保持容量１２０および閾電圧記憶容量１２８、並びに補正トランジスタ１２９で構成される。保持容量１２０は、検知した閾電圧Ｖthを保持する閾電圧保持容量としても機能するようになっている。
【０２３６】
ここで、補正トランジスタ１２９がオンになると、駆動トランジスタ１２１のドレイン端Ｄとゲート端Ｇの電圧が事実上同じになる。このとき、駆動トランジスタ１２１のドレイン端Ｄに電圧が掛かっている場合には補正トランジスタ１２９は完全にオンになる。駆動トランジスタ１２１のドレインに電圧が掛かっていない場合には駆動トランジスタ１２１の電荷はドレイン端Ｄを通して逃げて行き、ついには補正トランジスタ１２９がオフになる。このとき、補正トランジスタ１２９のゲート端Ｇには閾電圧Ｖthが残る。この動作を利用して、閾電圧Ｖthの補正（キャンセル）を行なう。
【０２３７】
各タイミングにおける動作を図１６（Ｂ）を用いて説明する。先ず、信号線１０６HSの電位（画素信号Ｖsig ）をオフセット電位Ｖofs にしておき、走査駆動パルスDSをアクティブＬにして発光制御トランジスタ１２２をオンさせた状態で、書込駆動パルスWSをアクティブＬとすることでサンプリングトランジスタ１２５をオンさせ（ｔ２１）、さらに閾値＆移動度キャンセルパルスAZ３をアクティブＬとすることで補正トランジスタ１２９もオンにする（ｔ２２）。
【０２３８】
走査駆動パルスDSがアクティブＬなので有機ＥＬ素子１２７には電流が流れる状態になっており、駆動トランジスタ１２１のドレイン電位Ｖｄは有機ＥＬ素子１２７の基準電位Ｖcathに対して十分に近い電位にある。すなわちドレイン電位Ｖｄは十分に低電位である。駆動トランジスタ１２１のゲート端Ｇとドレイン端Ｄとは補正トランジスタ１２９によって接続状態にあるので、駆動トランジスタ１２１のゲート電位Ｖｇも十分に低電位である。このため、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは十分にマイナス方向に振れているので、駆動トランジスタ１２１はオン状態を保つ。
【０２３９】
次に、走査駆動パルスDSをインアクティブＨにして発光制御トランジスタ１２２をオフさせる（ｔ２３）。すると、電源電位Ｖccp からの電流はオン状態にある補正トランジスタ１２９を介して駆動トランジスタ１２１のゲート端Ｇに回り込み、保持容量１２０と閾電圧記憶容量１２８とを充電することでゲート・ソース間電位Ｖgsが閾電圧Ｖthになるまでゲート端Ｇの電位を押し上げ、Ｖgs＝Ｖthになった時点で駆動トランジスタ１２１はオフになる。
【０２４０】
次に、閾値＆移動度キャンセルパルスAZ３をインアクティブＨにして補正トランジスタ１２９をオフさせる（ｔ２４）。すると、駆動トランジスタ１２１は、ゲート端Ｇがフローティング状態となる（ｔ２６）。このとき、閾電圧Ｖthの情報が保持容量１２０と閾電圧記憶容量１２８とに記憶されている。タイミングｔ２３〜ｔ２４間が閾値補正期間である。
【０２４１】
ここで、信号線１０６HSの電位が真の画素信号Ｖsig のレベルにあれば、つまり、オフセット電位Ｖofs に対してΔＶsig だけ低い信号が入力されていると（ｔ２５）、容量分割により保持容量１２０および閾電圧記憶容量１２８に記憶される電圧が変化する。その結果、駆動トランジスタ１２１のゲート端Ｇの電位Ｖｇが、画素信号Ｖsig のレベルだけでなく閾電圧Ｖthをも反映した状態で現われる。つまり、ゲート端Ｇの電位Ｖｇは、オフセット電位Ｖofs からＶsig への変量に応じた量だけ閾電圧Ｖthから変動する。このときのゲート電位ＶｇをＶg0とする。
【０２４２】
このとき、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsは十分にマイナス方向に振れるので、駆動トランジスタ１２１はオン状態となり、ドレイン端Ｄは電源電位Ｖccp になる（ｔ２６）。
【０２４３】
次に、書込駆動パルスWSをインアクティブＨとすることでサンプリングトランジスタ１２５をオフさせ（ｔ２７）、さらに閾値＆移動度キャンセルパルスAZ３を所定期間だけアクティブＬとすることで補正トランジスタ１２９もオンにする（ｔ２８〜ｔ２９）。すると、電源電位Ｖccp からの電流はオン状態にある補正トランジスタ１２９を介して駆動トランジスタ１２１のゲート端Ｇに回り込み、閾電圧記憶容量１２８を充電することでゲート端Ｇの電位ＶｇがＶg0からＶg1まで上昇する。その結果、画素信号Ｖsig と閾電圧Ｖthとを反映したゲート電位Ｖｇが、期間ｔ２８〜ｔ２９に応じた分だけ縮小される。
【０２４４】
ここで、ゲート電位Ｖｇが、期間ｔ２８〜ｔ２９で縮小される割合は、ゲート・ソース間電圧Ｖgsの変化に対するドレイン電流Ｉdsの傾き（つまりキャリアの移動度μ）に応じたものとなり、ゲート・ソース間電圧Ｖgsが同じ場合、移動度μ（＝μＨとする）が大きいほどドレイン電流Ｉdsが大きいので縮小量が大きくゲート電位Ｖg1はより高電位のＶg1Ｈになり、移動度μ（＝μＬとする）が小さいほどドレイン電流Ｉdsが小さいので縮小量が小さくゲート電位Ｖg1は低電位のＶg1Ｌになる。
【０２４５】
期間ｔ２８〜ｔ２９での電位の移動後に設定される各ゲート電圧Ｖg1Ｈ，Ｖg1Ｌは、それぞれの移動度μＨ，μＬに応じたものになり、発光時の対応する駆動電流Ｉdsは、各ゲート電圧Ｖg1Ｈ，Ｖg1Ｌにおいて同一になるように作用する。これが移動度μの補正原理であり、タイミングｔ２８〜ｔ２９間が移動度補正期間である。
【０２４６】
次に、走査駆動パルスDSをアクティブＬにして発光制御トランジスタ１２２をオンさせる（ｔ３０）。すると、駆動トランジスタ１２１のゲート・ソース間電位Ｖgs（＝Ｖccp −Ｖg1）に応じた電流が有機ＥＬ素子１２７に供給されることで、有機ＥＬ素子１２７が発光する。このとき、駆動トランジスタ１２１のドレイン・ソース間に流れる電流Ｉdsは、閾電圧Ｖthの項を含まなくなる。
【０２４７】
第２実施形態の画素回路Ｐとその駆動方法によれば、先ず、駆動電流Ｉdsに閾電圧Ｖthが与える影響を排除することができる。したがって、画素回路Ｐ間で駆動トランジスタ１２１の閾電圧Ｖthがばらついていても、そのようなばらつきが有機ＥＬ素子１２７に供給する駆動電流Ｉdsに与える影響を抑制することができる。
【０２４８】
加えて、期間ｔ２８〜ｔ２９で発光用のゲート電位Ｖg1をキャリアの移動度μに応じて縮小させているので、駆動電流Ｉdsに移動度μが与える影響を抑制することができる。たとえば、移動度μが大きいときにはゲート電位Ｖg1は高電位になりゲート・ソース間電圧Ｖgsが小さくなるが、式（１）から分かるように、移動度μが大きいので、駆動電流Ｉdsの変化を抑制するようになる。また、移動度μが小さいときにはゲート電位Ｖg1は低電位なりゲート・ソース間電圧Ｖgsが大きくなるが、式（１）から分かるように、移動度μが小さいので、駆動電流Ｉdsの変化を抑制するようになる。
【０２４９】
したがって、画素回路Ｐ間で駆動トランジスタ１２１の移動度μがばらついていても、そのようなばらつきが有機ＥＬ素子１２７に供給する駆動電流Ｉdsに与える影響を抑制することができる。
【０２５０】
このように、第２実施形態の画素回路Ｐとその駆動方法によれば、保持容量１２０の容量Ｃｓおよび閾電圧記憶容量１２８の容量Ｃsub の値が各画素回路Ｐで変動しなければ、駆動トランジスタ１２１の閾電圧Ｖthおよびキャリアの移動度μ（ゲート・ソース間電圧とドレイン電流の関係）がばらついても、駆動電流Ｉdsの変動を補償して、これらのばらつきの少ない表示を行なうことができる。
【０２５１】
なお、第１実施形態の画素回路Ｐで説明したと同様に、ここで示した閾電圧＆移動度補正回路１４０の回路構成は、駆動トランジスタ１２１としてｐチャネル型を用いて有機ＥＬ素子１２７を駆動するための駆動信号を一定に維持する駆動信号一定化回路の一例に過ぎず、有機ＥＬ素子１２７の経時劣化やｐチャネル型の駆動トランジスタ１２１の特性変動（たとえば閾電圧や移動度などのばらつきや変動）による駆動電流Ｉdsに与える影響を防ぐための駆動信号一定化回路としては、その他の公知の様々な回路を適用することができる。
【０２５２】
また、前述の説明では、有機ＥＬ素子１２７を駆動するための駆動信号を一定に維持する駆動信号一定化回路（その一例としての閾電圧＆移動度補正回路１４０）を備えた構成で説明したが、第１実施形態の画素回路Ｐで説明したと同様に、「駆動トランジスタ１２１のゲート端Ｇに印加される画素信号Ｖsig が、ＳＷトランジスタのカップリングによる影響を受けないようにする」という点においては、これらの駆動信号一定化回路を備えていることは必須ではない。
【０２５３】
＜カップリングノイズの影響と抑制手法；ｐチャネル型の駆動トランジスタ＞
図１７は、ｐチャネル型の駆動トランジスタ１２１を使用する場合における、カップリングノイズの抑制手法を説明する図である。
【０２５４】
図８〜図１４においては、ｎチャネル型の駆動トランジスタ１２１を使用して点順次方式もしくは線順次方式の画素駆動方式を採用した場合におけるカップリングノイズの問題とその抑制手法について説明してきた。この考え方は、ｐチャネル型の駆動トランジスタ１２１を使用した第２実施形態の画素回路Ｐについても同様に適用できる。
【０２５５】
ただし、画素信号Ｖsig の大きさと駆動トランジスタ１２１が生成する駆動電流Ｉdsとの関係が、逆転する点を考慮する必要がある。すなわち、駆動トランジスタ１２１のゲート・ソース間電圧Ｖgsとの関係における駆動電流Ｉdsは式（１）で示される通りであるが、図１６に示す画素回路Ｐでは、画素信号Ｖsig のレベルが高いとき、つまり信号線１０６HSの電位が高くΔＶsig が小さいときにはゲート・ソース間電圧Ｖgsが小さくなるので駆動電流Ｉdsが少なくなり低階調となるのに対して、画素信号Ｖsig のレベルが低いとき、つまり信号線１０６HSの電位が低くΔＶsig が大きいときにはゲート・ソース間電圧Ｖgsが大きくなるので駆動電流Ｉdsが多くなり高階調となる。
【０２５６】
よって、階調が低い際には、カップリングノイズに関しては主にＳＷトランジスタ６４２Ｐ側について考えればよく、逆に、階調が高い際には、カップリングノイズに関しては主にＳＷトランジスタ６４２Ｎ側について考えればよい。
【０２５７】
さらに、図１４や式（６−２）に示したことから分かるように、カップリングの影響が一定であると仮定すると、ゲート印加電圧Ｖ（画素信号Ｖsig ）が高い、詳しくはゲート・ソース間電圧が小さく低階調であるほど、輝度のばらつきは大きく（広く）なる。
【０２５８】
よって、実際には、駆動トランジスタ１２１がｐチャネル型のＭＯＳトランジスタのときには、低階調時により多くの動作電流が流れる方のＳＷトランジスタ６４２Ｐ側の寄生容量６４４Ｐによるカップリングノイズについてのみ考慮すればよいと考えられる。
【０２５９】
よって、信号線１０６HSの選択スイッチであるアナログスイッチ６４２におけるＳＷトランジスタ６４２Ｐ側について、トランジスタのゲート電極やチャネルサイズもしくは絶縁層の厚さを、寄生容量６４４ができるだけ小さくなるように設定する。
【０２６０】
この際には、前述と同様に、トランジスタのゲート電極やチャネルのサイズを変更することが、コスト的にも時間的にも有効であり、図１７に示すように、ｐチャネル型の駆動トランジスタ１２１のゲート電位にカップリングの影響を与えるＳＷトランジスタ６４２Ｐのゲート電極やチャネルのサイズを小型化する。
【０２６１】
このように、駆動トランジスタ１２１の極性（本例ではｐチャネル型）に合わせて、信号線１０６HSの選択スイッチにあたるアナログスイッチ６４２を構成するＣＭＯＳのＳＷトランジスタ（本例ではＳＷトランジスタ６４２Ｐ）のゲート電極やチャネルのサイズを変える（小さくする）ことで、ＣＭＯＳトランジスタ（本例では特にＳＷトランジスタ６４２Ｐ側）のオフ時に発生するｐチャネル型の駆動トランジスタ１２１のゲート電位へのカップリングノイズを軽減（抑制）することができる。
【０２６２】
その結果、アナログスイッチ６４２を構成するＣＭＯＳのＳＷトランジスタ６４２Ｐの寄生容量６４４Ｐを起因とするカップリングノイズを原因とする保持容量１２０に保持されている電圧のばらつきを少なくすることが可能となり、カップリングノイズによる画質ばらつきを抑えることが可能となる。本実施形態を適用しない場合よりも、均一な画質を得ることが可能となる。
【０２６３】
特に、画素配列に応じた信号線１０６HS上に設けられるアナログスイッチ６４２に関して適用したことで、視覚的に問題となり易いスジ状ノイズを低減できるので、その効果が大きい。
【０２６４】
以上、本発明について実施形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で上記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。
【０２６５】
また、上記の実施形態は、クレーム（請求項）にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。
【０２６６】
たとえば、カップリングノイズについて考慮する必要のある、駆動トランジスタ１２１の制御入力端子側に接続されるスイッチングトランジスタの例として、信号線１０６HSに対する選択スイッチとして機能するトランスファーゲート構成のアナログスイッチ６４２について説明してきたが、本願発明の適用対象はこれらに限らない。
【０２６７】
たとえば、アナログスイッチ６４２は、ＳＷトランジスタ６４２Ｎ，６４２Ｐのどちらか一方のみのｎチャネル型のＭＯＳトランジスタやｐチャネル型のＭＯＳトランジスタによるスイッチでもよく、それに対して、カップリングノイズに対する抑制手法を適用してもよい。この場合にも、カップリングノイズを起因とする縦すじ状のノイズ防止の効果が得られる。
【０２６８】
また、駆動トランジスタ１２１の制御入力端子（ゲート端Ｇ）に対して輝度情報に応じた信号を選択的に取り込むサンプリングトランジスタ１２５や、駆動トランジスタ１２１の閾電圧Ｖthや移動度μのばらつきを補正（キャンセル）する閾電圧＆移動度補正回路１４０を設ける場合において使用される、駆動トランジスタ１２１のゲート端Ｇ側において駆動トランジスタ１２１の閾電圧Ｖthを選択的に検知するための検知トランジスタ１２３や補正トランジスタ１２９を適用対象としてもよい。
【０２６９】
ただし、これらは、全ての画素回路Ｐに設けられるものであり、列ごとに設けられるアナログスイッチ６４２とは異なり、カップリングノイズの影響が、縦すじ状のノイズを発生させることはなく、不規則（ランダム）なザラツキノイズとなって現われるので、アナログスイッチ６４２に比べると、カップリングノイズの視覚的な抑制効果は低い。しかしながら、カップリングノイズの存在はスイッチングトランジスタの区別を問わず、特性が同じであれば同じように発生しているので、スイッチングトランジスタの区別を問わず、前述のようなカップリングノイズの問題を抑制する仕組みを採る効果はある。
【０２７０】
また、画素の表示素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、これに限られるものではなく、流れる電流によって輝度が変化する電気光学素子を画素の表示素子として用いた表示装置全般に適用可能である。
【図面の簡単な説明】
【０２７１】
【図１】本発明に係る表示装置の一実施形態であるアクティブマトリクス型表示装置の構成の概略を示すブロック図である。
【図２】点順次駆動方式に対応した水平駆動部の回路構成の一例を示す図である。
【図３】線順次駆動方式に対応した水平駆動部の回路構成の一例を示す図である。
【図４】図１に示した有機ＥＬ表示装置を構成する画素回路の第１実施形態（第１例）を示す図である。
【図５】第１実施形態（第１例）の画素回路の動作を説明するタイミングチャートである。
【図６】画素回路の第１実施形態の第２例を示す図である。
【図７】第１実施形態（第１例）の画素回路の動作を説明するタイミングチャートである。
【図８】点順次方式の画素駆動方式を採用した場合の回路構成を示した図である。
【図９】アナログスイッチと信号線の間に形成される寄生容量を説明する図である。
【図１０】点順次方式の画素駆動方式を採用した場合における低階調時のカップリングノイズの発生原理を説明する図である。
【図１１】点順次方式の画素駆動方式を採用した場合における高階調時のカップリングノイズの発生原理を説明する図である。
【図１２】線順次方式の画素駆動方式を採用した場合における低階調時のカップリングノイズの発生原理を説明する図である。
【図１３】線順次方式の画素駆動方式を採用した場合における高階調時のカップリングノイズの発生原理を説明する図である。
【図１４】駆動トランジスタのカップリングノイズの影響を抑制する対象のＳＷトランジスタについて説明する図である。
【図１５】ｎチャネル型の駆動トランジスタを使用する場合における、カップリングノイズの抑制手法を説明する図である。
【図１６】図１に示した有機ＥＬ表示装置を構成する画素回路の第２実施形態を示す図である。
【図１７】ｐチャネル型の駆動トランジスタを使用する場合における、カップリングノイズの抑制手法を説明する図である。
【符号の説明】
【０２７２】
Ｐ…画素回路、１…有機ＥＬ表示装置、１００…表示パネル部、１０１…基板、１０２…画素アレイ部、１０３…垂直駆動部、１０４…書込走査部、１０４WS…書込走査線、１０５…駆動走査部、１０５DS…駆動走査線、１０６…水平駆動部、１０６HS…信号線、１１４…閾値＆移動度補正走査部、１１４AZ…閾値＆移動度補正走査線、１１５…閾値＆移動度補正走査部、１１５AZ…閾値＆移動度補正走査線、１２０…保持容量（画素容量）、１２１…駆動トランジスタ、１２２…発光制御トランジスタ、１２３，１２４…検知トランジスタ、１２５…サンプリングトランジスタ、１２７…有機ＥＬ素子、１２８…閾電圧記憶容量、１２９…補正トランジスタ、１３０…ブートストラップ回路（駆動信号一定化回路）、１４０…閾電圧＆移動度補正回路（駆動信号一定化回路）、６４２…アナログスイッチ、６４２Ｎ…ｎチャネル型のＳＷトランジスタ、６４２Ｐ…ｐチャネル型のＳＷトランジスタ
【特許請求の範囲】
【請求項１】
駆動信号に基づいて発光する電気光学素子と、
前記電気光学素子に駆動信号を供給する駆動トランジスタと
を具備した画素回路が行列状に配置されている画素アレイ部と、
前記駆動トランジスタの制御入力端子側に設けられたスイッチングトランジスタと
を備え、
前記スイッチングトランジスタの内の少なくとも１つについて、前記制御入力端子用の電極やチャネルのサイズが、他のスイッチングトランジスタの前記制御入力端子用の電極やチャネルのサイズよりも小さく設定されている、あるいは、前記スイッチングトランジスタの内の少なくとも１つを構成する絶縁層の厚さが、他のスイッチングトランジスタを構成する絶縁層の厚さよりも厚く設定されている
ことを特徴とする表示装置。
【請求項２】
同一列の各画素回路に選択的に輝度情報に応じた信号を供給する、前記スイッチングトランジスタで構成されたアナログスイッチを備え、
前記スイッチングトランジスタの内の少なくとも１つは、前記アナログスイッチを構成するスイッチングトランジスタである
ことを特徴とする請求項１に記載の表示装置。
【請求項３】
前記アナログスイッチは、極性の異なる２つのスイッチングトランジスタを組み合わせたトランスファーゲート構成であり、
前記スイッチングトランジスタの内の少なくとも１つは、前記トランスファーゲートを構成する２つのスイッチングトランジスタの内、低階調時により多くの動作電流が流れる方のトランジスタである
ことを特徴とする請求項２に記載の表示装置。
【請求項４】
前記画素回路は、前記スイッチングトランジスタとして、前記駆動トランジスタの制御入力端子に対して輝度情報に応じた信号を選択的に取り込むサンプリングトランジスタを備え、
前記スイッチングトランジスタの内の少なくとも１つは、前記サンプリングトランジスタ
であることを特徴とする請求項１に記載の表示装置。
【請求項５】
前記駆動信号を一定に維持する前記スイッチングトランジスタを有して構成された駆動信号一定化回路を備え、
前記スイッチングトランジスタの内の少なくとも１つは、前記駆動信号一定化回路を構成するスイッチングトランジスタ
であることを特徴とする請求項１に記載の表示装置。
【請求項１】
駆動信号に基づいて発光する電気光学素子と、
前記電気光学素子に駆動信号を供給する駆動トランジスタと
を具備した画素回路が行列状に配置されている画素アレイ部と、
前記駆動トランジスタの制御入力端子側に設けられたスイッチングトランジスタと
を備え、
前記スイッチングトランジスタの内の少なくとも１つについて、前記制御入力端子用の電極やチャネルのサイズが、他のスイッチングトランジスタの前記制御入力端子用の電極やチャネルのサイズよりも小さく設定されている、あるいは、前記スイッチングトランジスタの内の少なくとも１つを構成する絶縁層の厚さが、他のスイッチングトランジスタを構成する絶縁層の厚さよりも厚く設定されている
ことを特徴とする表示装置。
【請求項２】
同一列の各画素回路に選択的に輝度情報に応じた信号を供給する、前記スイッチングトランジスタで構成されたアナログスイッチを備え、
前記スイッチングトランジスタの内の少なくとも１つは、前記アナログスイッチを構成するスイッチングトランジスタである
ことを特徴とする請求項１に記載の表示装置。
【請求項３】
前記アナログスイッチは、極性の異なる２つのスイッチングトランジスタを組み合わせたトランスファーゲート構成であり、
前記スイッチングトランジスタの内の少なくとも１つは、前記トランスファーゲートを構成する２つのスイッチングトランジスタの内、低階調時により多くの動作電流が流れる方のトランジスタである
ことを特徴とする請求項２に記載の表示装置。
【請求項４】
前記画素回路は、前記スイッチングトランジスタとして、前記駆動トランジスタの制御入力端子に対して輝度情報に応じた信号を選択的に取り込むサンプリングトランジスタを備え、
前記スイッチングトランジスタの内の少なくとも１つは、前記サンプリングトランジスタ
であることを特徴とする請求項１に記載の表示装置。
【請求項５】
前記駆動信号を一定に維持する前記スイッチングトランジスタを有して構成された駆動信号一定化回路を備え、
前記スイッチングトランジスタの内の少なくとも１つは、前記駆動信号一定化回路を構成するスイッチングトランジスタ
であることを特徴とする請求項１に記載の表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【公開番号】特開２００８−１３４５０９（Ｐ２００８−１３４５０９Ａ）
【公開日】平成２０年６月１２日（２００８．６．１２）
【国際特許分類】
【出願番号】特願２００６−３２１３９２（Ｐ２００６−３２１３９２）
【出願日】平成１８年１１月２９日（２００６．１１．２９）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２０年６月１２日（２００８．６．１２）
【国際特許分類】
【出願日】平成１８年１１月２９日（２００６．１１．２９）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]