解析プログラム，解析装置および解析方法
【課題】スピードパス解析の解析精度を向上させる技術を提供する。
【解決手段】第１の解析部１５は，パス遅延情報記憶部１２０から，テスト対象回路に対するディレイテストの結果から得られるパス遅延の実測値を取得する。第１の解析部１５は，予測値記憶部１３０から，テスト対象回路に対するタイミング解析により得られるパス遅延の予測値を取得する。第１の解析部１５は，特徴値記憶部１４０から，遅延に影響する要因ごとの特徴値を取得する。第１の解析部１５は，取得したパス遅延の実測値と，パス遅延の予測値と，要因ごとの特徴値とを用いて，要因ごとの特徴値からパス遅延の実測値と予測値とのずれを算出するずれ算出モデルを求める。このとき，第１の解析部１５は，パス遅延の実測値が得られない活性化パスについて，パス遅延の実測値の代わりにディレイテストで測定した最大周波数に対応する遅延の値を用いて，解析を行う。
【解決手段】第１の解析部１５は，パス遅延情報記憶部１２０から，テスト対象回路に対するディレイテストの結果から得られるパス遅延の実測値を取得する。第１の解析部１５は，予測値記憶部１３０から，テスト対象回路に対するタイミング解析により得られるパス遅延の予測値を取得する。第１の解析部１５は，特徴値記憶部１４０から，遅延に影響する要因ごとの特徴値を取得する。第１の解析部１５は，取得したパス遅延の実測値と，パス遅延の予測値と，要因ごとの特徴値とを用いて，要因ごとの特徴値からパス遅延の実測値と予測値とのずれを算出するずれ算出モデルを求める。このとき，第１の解析部１５は，パス遅延の実測値が得られない活性化パスについて，パス遅延の実測値の代わりにディレイテストで測定した最大周波数に対応する遅延の値を用いて，解析を行う。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，テスト対象回路におけるパス遅延の実測値と予測値とのずれの要因を解析する解析プログラム，解析装置および解析方法に関するものである。
【背景技術】
【０００２】
半導体チップの故障診断の一手法として，スピードパス解析が知られている。スピードパス解析では，データマイニングによって，各パスのパス遅延の実測値と予測値のずれを生む要因を特定する解析が行われる。パス遅延の実測値は，半導体チップに対するディレイテストの結果から得られる遅延の値である。パス遅延の予測値は，半導体チップに対するタイミング解析により得られる遅延の値である。
【０００３】
なお，ディレイ故障が検出された出力ＦＦ（FlipFlop）に対する入力ＦＦ群の中で，信号が変化している任意の入力ＦＦから活性化条件を求めて経路探索を行い，効率良く遅延箇所を絞り込む技術が知られている。また，クリティカルパスのうち，高密度ビア部分を通るパスなどの物理条件的に遅延故障を起こしやすいクリティカルパスを，テスト用のクリティカルパスとして選択する技術が知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−０８５３３３号公報
【特許文献２】特開２００５−３０８４７１号公報
【非特許文献】
【０００５】
【非特許文献１】P. Bastani，N. Callegari，Li-C. Wang，M. S. Abadir，Statistical Diagnosis of Unmodeled Systematic Timing Effects，DAC'08
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし，実際にパス遅延の実測値が得られるパスの数が少ない場合もあり，上述のスピードパス解析により得られる解の信頼性が保証できないことがある。
【０００７】
一側面では，本発明は，スピードパス解析の解析精度を向上させる技術を提供することを目的とする。
【課題を解決するための手段】
【０００８】
１態様では，解析プログラムはコンピュータを，次のように機能させる。
【０００９】
すなわち，前記プログラムは，前記プログラムがインストールされて実行されるコンピュータに，テスト対象回路に対するディレイテストの結果からパス遅延の実測値が得られる活性化パスについて，記憶部からパス遅延の実測値を取得し，記憶部からテスト対象回路に対するタイミング解析により得られるパス遅延の予測値を取得し，記憶部から遅延に影響する要因ごとの特徴値を取得し，パス遅延の予測値と，要因ごとの特徴値と，パス遅延の実測値が得られる活性化パスについてはパス遅延の実測値またはパス遅延の実測値が得られない活性化パスについてはディレイテストで測定した最大周波数に対応する遅延の値とを用いて，要因ごとの特徴値からパス遅延の実測値と予測値とのずれを算出する第１のずれ算出モデルを求める処理を実行させる。
【発明の効果】
【００１０】
１態様では，スピードパス解析の解析精度が向上する。
【図面の簡単な説明】
【００１１】
【図１】本実施の形態によるパス遅延の要因解析に関する手順の例を示す図である。
【図２】本実施の形態による活性化パスの例を説明する図である。
【図３】本実施の形態による解析装置の構成例を示す図である。
【図４】本実施の形態による解析装置を実現するコンピュータのハードウェア構成例を示す図である。
【図５】本実施の形態によるディレイテスト結果記憶部が記憶するデータの例を示す図である。
【図６】本実施の形態によるパス遅延情報記憶部が記憶するデータの例を示す図である。
【図７】本実施の形態による予測値記憶部が記憶するデータの例を示す図である。
【図８】本実施の形態による特徴値記憶部が記憶するデータの例を示す図である。
【図９】本実施の形態によるパス遅延の実測値が得られる活性化パスのデータの例を示す図である。
【図１０】本実施の形態によるパス遅延の実測値が得られない活性化パスのデータの例を示す図である。
【図１１】本実施の形態による解析結果の出力の例を示す図である。
【図１２】本実施の形態の解析装置による解析処理フローチャートである。
【図１３】本実施の形態の第２の解析部による第２のずれ算出モデルを求める処理フローチャートである。
【図１４】本実施の形態の抽出部による抽出処理フローチャートである。
【図１５】本実施の形態の第１の解析部による第１のずれ算出モデルを求める処理フローチャートである。
【発明を実施するための形態】
【００１２】
以下，本実施の形態について，図を用いて説明する。
【００１３】
図１は，本実施の形態によるパス遅延の要因解析に関する手順の例を示す図である。
【００１４】
まず，回路の設計が行われる（Ｓ１）。設計された回路を有する半導体チップが試作され（Ｓ２），試作された半導体チップを用いて，設計された回路をテスト対象回路とするディレイテストが行われる（Ｓ３）。
【００１５】
ディレイテストは，クロックを２回続けて入力し，受け手側のフリップフロップ（ラッチ）に正しい信号値が格納されているかを確認するテストである。ディレイテストでは，所定の範囲内で低い周波数から高い周波数に徐々にクロックの周波数を上げていき，受け手側のフリップフロップが正しい値を保持できなくなる周波数が求められる。
【００１６】
一方，設計された回路，すなわちテスト対象回路に対するタイミング解析ツールを用いたタイミング解析が行われる（Ｓ４）。タイミング解析ツールは，テスト対象回路を有する半導体チップのレイアウト情報，セルライブラリなどから，テスト対象回路中の各パスの遅延の理論的な予測値を算出するツールである。タイミング解析ツールは，ＳＤＦ（Standard Delay Format ）ファイルを出力する。
【００１７】
ディレイテストの結果が目標周波数の条件を満たしているか，すなわちテスト対象回路において目標周波数で正しい信号値の伝播が行われているかが判定される（Ｓ５）。ディレイテストの結果が目標周波数の条件を満たしている場合には（Ｓ５のＹＥＳ），他のテストや，設計された回路を有する半導体チップの製造に移る（Ｓ６）。
【００１８】
ディレイテストの結果が目標周波数の条件を満たしていない場合には（Ｓ５のＮＯ），タイミング解析で予測できなかった遅延の要因の解析が行われる（Ｓ７）。本実施の形態では，遅延の要因の解析にスピードパス解析が用いられる。スピードパス解析では，テスト対象回路に対するディレイテストの結果から得られるパス遅延の実測値と，テスト対象回路に対するタイミング解析から得られるパス遅延の予測値とのずれを生む要因を，データマイニングによって特定する解析が行われる。
【００１９】
スピードパス解析等により，パス遅延の実測値と予測値とのずれを生む要因を特定した結果は，回路の設計やタイミング解析にフィードバックされ，設計の修正やタイミング解析の改善が行われる。
【００２０】
従来，スピードパス解析の対象となるパスは，ディレイテストで活性化し，かつディレイテストの結果からパス遅延の実測値が得られるパスである。活性化パスは，ディレイテスト等で，信号値が伝播したパスである。
【００２１】
図２は，本実施の形態による活性化パスの例を説明する図である。
【００２２】
図２に示す回路の例において，送り手ＦＦ（FlipFlop）２１０は，ディレイテストにおいて，信号値の送り手側のフリップフロップである。受け手ＦＦ（FlipFlop）２２０は，ディレイテストにおいて，信号値の受け手側のフリップフロップである。
【００２３】
図２に示す回路において，太線は，ディレイテストにおいて信号値が伝播した配線を示す。図２に示す回路において，送り手ＦＦ２１０から太線で示される経路を通って受け手ＦＦ２２０に至るパスが，活性化パスとなる。
【００２４】
ここで，スピードパス解析について，説明する。
【００２５】
スピードパス解析は，解析の対象となる複数の活性化パスについての，パス遅延の実測値と予測値とのずれと，ずれを説明する要因の候補ごとの特徴値，すなわち遅延に影響すると考えられる要因ごとの特徴値とを入力とする。
【００２６】
パス遅延の実測値と予測値とのずれは，ディレイテストの結果から得られる実測値と，タイミング解析から得られる予測値とから，「ずれ＝実測値−予測値」で求められる。パス遅延の実測値の取得では，試作される半導体チップの製造のばらつきによる要因を排除し，論理構造的な要因を見つけ出せるように，複数枚の半導体チップを試作してディレイテストを行い，データを収集するようにしてもよい。
【００２７】
パス遅延のずれを説明する要因，すなわち遅延に影響すると考えられる複数の要因としては，例えば，低リークトランジスタ数，各層における配線長，ノイズ，位置など，様々な要因が考えられる。例えば，低リークトランジスタはスピードが遅いので，パスに含まれる低リークトランジスタの数は，遅延に影響する要因となり得る。また，例えば，半導体チップの特定の層を配線が通るパスに，遅延が発生しやすくなるという可能性もある。また，例えば，パスがクロストークノイズなどのノイズの影響を受けるケースも考えられる。また，例えば，ストレスが大きい半導体チップの特定の位置を通るパスに，遅延が発生しやすいという可能性もある。
【００２８】
ここでは，ｍ個の要因があるものとし，これらの要因の特徴を，ｆ1 ，ｆ2 ，... ，ｆm と表すものとする。例えば，任意のパスｘにおける各要因の特徴を数値で表した特徴値は，それぞれ，ｆ1 （ｘ），ｆ2 （ｘ），... ，ｆm （ｘ）と表されるものとする。
【００２９】
スピードパス解析では，解析対象の各活性化パスについて，回帰式をたてる。回帰式は，目的変数を説明変数で計算する式である。ここでは，パス遅延のずれを目的変数とし，各要因の特徴値を説明変数とした回帰式がたてられる。例えば，ディレイテストの結果から実測値が得られる活性化パスａ，ｂ，... が解析対象である場合に，回帰式は，
ｄdiff（ａ）＝ｗ1 ＊ｆ1 （ａ）＋ｗ2 ＊ｆ2 （ａ）＋... ＋ｗm ＊ｆm （ａ）
ｄdiff（ｂ）＝ｗ1 ＊ｆ1 （ｂ）＋ｗ2 ＊ｆ2 （ｂ）＋... ＋ｗm ＊ｆm （ｂ）
・・・
となる。これらの回帰式において，ｄdiff（ａ），ｄdiff（ｂ），... は，それぞれパスａ，パスｂ，... におけるパス遅延のずれの値である。
【００３０】
これらの回帰式を解いて，説明変数ごとの係数ｗ1 ，ｗ2 ，... ，ｗm を求めることで，任意のパスについて各要因の特徴値からパス遅延のずれを算出する「ずれ算出モデル」が求められる。回帰式を解く手法としては，例えば，サポートベクター回帰や最小二乗法などの手法がある。
【００３１】
説明変数ごとの係数ｗ1 ，ｗ2 ，... ，ｗm が求まることにより，任意のパスｘについてのパス遅延のずれを算出するずれ算出モデルを表す式は，
ｄdiff（ｘ）＝ｗ1 ＊ｆ1 （ｘ）＋ｗ2 ＊ｆ2 （ｘ）＋... ＋ｗm ＊ｆm （ｘ）
・・・（１）
となる。式（１）において，ｄdiff（ｘ）は，パス遅延のずれを示す目的変数である。ｆ1 （ｘ），ｆ2 （ｘ），... ，ｆm （ｘ）は，各要因の特徴値を示す説明変数である。以下では，ずれ算出モデルを表す式をずれ算出モデル式と呼ぶ。
【００３２】
式（１）において，説明変数ごとの係数ｗ1 ，ｗ2 ，... ，ｗm は，各要因の特徴値に対する重み付けとなる。すなわち，係数としての重みｗの値が相対的に大きい要因ほど，パス遅延のずれに与える影響が大きいことを示している。
【００３３】
なお，ここでは，各要因同士の相関がなく，遅延のずれは各要因が独立的に生むものと想定して，線形の回帰式をたてる例を説明したが，必ずしも，回帰式が線形である必要はない。
【００３４】
ずれ算出モデルの当てはまりの良さを表す尺度としては，決定係数がある。決定係数は，重相関係数の二乗で表され，決定係数の値が１に近いほど，その式の精度が高いことを示す。
【００３５】
決定係数の算出の例について説明する。例えば，ディレイテストの結果から実測値が得られるｎ個のパスｐ1 ，ｐ2 ，... ，ｐn があるものとする。スピードパス解析によって，ずれ算出モデルが求められている場合，任意のパスｐｉ（ｉ＝１，２，... ，ｎ）のパス遅延のずれは，次の２通りの値が求められる。
【００３６】
Ａ）実測値−予測値から求められるパス遅延のずれ
Ｂ）ずれ算出モデル式から求められるパス遅延のずれ
ここでは，前者Ａ）をｄdiff（ｐi ）と表し，後者Ｂ）をｄ’diff（ｐi ）と表すものとする。さらに，各パスｐ1 ，ｐ2 ，... ，ｐn の実測値−予測値から求められるパス遅延のずれの平均値をｄdiff＿ｍｅａｎと表すものとする。このとき，ずれ算出モデルの決定係数Ｒ2 は，例えば，次の式（２）で算出される。
【００３７】
【数１】
【００３８】
スピードパス解析において，解析対象のパス数が少ない場合には，求められるずれ算出モデルの決定係数が低くなる可能性が高い。求められたずれ算出モデルの決定係数が低いということは，そのずれ算出モデルの信頼性が低いということを意味しており，そのずれ算出モデルからパス遅延のずれの要因を特定した場合に，特定された要因が本当に正しいかどうかは分からない。
【００３９】
ここまで説明したスピードパス解析では，ディレイテストの結果からパス遅延の実測値が得られる活性化パスのみを解析対象のパスとしている。実際に，パス遅延の実測値が得られる活性化パスが少ないことも多く，パス遅延の実測値が得られる活性化パスのみを解析対象のパスとしてスピードパス解析を行った場合には，求められたずれ算出モデルから本当に正しい要因を特定できない可能性もある。
【００４０】
以下では，パス遅延の実測値と予測値とのずれの要因を解析する精度を向上させる本実施の形態の技術について，説明する。
【００４１】
図３は，本実施の形態による解析装置の構成例を示す図である。
【００４２】
図３に示す解析装置１０は，テスト対象回路におけるパス遅延の実測値と予測値とのずれの要因を解析する。解析装置１０は，パス遅延算出部１１，第２の解析部１２，決定係数算出部１３，抽出部１４，第１の解析部１５，解析結果出力部１６，情報記憶部１００を備える。情報記憶部１００は，解析装置１０による解析で用いられる様々な情報を記憶する記憶部である。情報記憶部１００は，ディレイテスト結果記憶部１１０，パス遅延情報記憶部１２０，予測値記憶部１３０，特徴値記憶部１４０，第２のずれ算出モデル記憶部１５０，第１のずれ算出モデル記憶部１６０を備える。図３に示す解析装置１０において，実線の接続は主に制御関係を示し，破線の接続は主にデータの入出力関係を示す。
【００４３】
図３に示す解析装置１０において，第１の解析部１５は，パス遅延の実測値が得られる活性化パスだけではなく，パス遅延の実測値が得られない活性化パスをも解析対象として，ずれ算出モデルを求める解析を行う。
【００４４】
第１の解析部１５は，テスト対象回路に対するディレイテストの結果からパス遅延の実測値が得られる活性化パスについて，パス遅延情報記憶部１２０から，パス遅延の実測値を取得する。パス遅延情報記憶部１２０は，活性化パスごとのパス遅延の実測値の情報を記憶する記憶部である。また，第１の解析部１５は，予測値記憶部１３０から，テスト対象回路に対するタイミング解析により得られるパス遅延の予測値を取得する。予測値記憶部１３０は，テスト対象回路に対するタイミング解析により得られるパス遅延の予測値の情報を記憶する記憶部である。また，第１の解析部１５は，特徴値記憶部１４０から，遅延に影響する要因ごとの特徴値を取得する。特徴値記憶部１４０は，遅延に影響する要因ごとの特徴値の情報を記憶する記憶部である。
【００４５】
第１の解析部１５は，取得したパス遅延の実測値と，取得したパス遅延の予測値と，取得した要因ごとの特徴値とを用いて，要因ごとの特徴値からパス遅延の実測値と予測値とのずれを算出するずれ算出モデルを求める解析を行う。このとき，第１の解析部１５は，パス遅延の実測値が得られる活性化パスについては，パス遅延の実測値を用いて，パス遅延の実測値が得られない活性化パスについては，パス遅延の実測値の代わりにディレイテストで測定した最大周波数に対応する遅延の値を用いて，解析を行う。ここでは，第１の解析部１５により求められるずれ算出モデルを，第１のずれ算出モデルと呼ぶ。
【００４６】
第１のずれ算出モデルに関する情報は，第１のずれ算出モデル記憶部１６０に記憶される。第１のずれ算出モデル記憶部１６０は，第１のずれ算出モデルに関する情報を記憶する記憶部である。第１のずれ算出モデルに関する情報は，例えば，各要因の特徴値に対する重みｗ1 ，ｗ2 ，... ，ｗm などである。
【００４７】
パス遅延算出部１１は，ディレイテスト結果記憶部１１０に記憶されたディレイテスト結果の情報から，活性化パスごとのパス遅延の実測値を算出する。ディレイテスト結果記憶部１１０は，テスト対象回路に対するディレイテスト結果の情報を記憶する記憶部である。算出された活性化パスごとのパス遅延の実測値の情報は，パス遅延情報記憶部１２０に記憶される。
【００４８】
なお，ディレイテストで活性化したパスを抽出する技術については，周知の技術がある。
〔参考文献１〕 R. Guo ， W.-T. Cheng，K.-H. Tsai，“Speed-Path Debug Using At-Speed Scan Test Patterns”，ETS2009
参考文献１には，活性化パスを抽出する技術の一例が記載されている。
【００４９】
第２の解析部１２は，パス遅延の実測値が得られる活性化パスについて，パス遅延情報記憶部１２０から，パス遅延の実測値を取得する。また，第２の解析部１２は，パス遅延の実測値が得られる活性化パスについて，予測値記憶部１３０から，パス遅延の予測値を取得する。また，第２の解析部１２は，パス遅延の実測値が得られる活性化パスについて，特徴値記憶部１４０から，要因ごとの特徴値を取得する。
【００５０】
第２の解析部１２は，パス遅延の実測値が得られる活性化パスについて，取得したパス遅延の実測値と，取得したパス遅延の予測値と，取得した要因ごとの特徴値とを用いて，ずれ算出モデルを求める解析を行う。すなわち，第２の解析部１２は，パス遅延の実測値が得られる活性化パスのみを解析対象として，遅延に影響する要因ごとの特徴値からパス遅延の実測値と予測値とのずれを算出するずれ算出モデルを求める。ここでは，第２の解析部１２により求められるずれ算出モデルを，第２のずれ算出モデルと呼ぶ。
【００５１】
第２のずれ算出モデルに関する情報は，第２のずれ算出モデル記憶部１５０に記憶される。第２のずれ算出モデル記憶部１５０は，第２のずれ算出モデルに関する情報を記憶する記憶部である。第２のずれ算出モデルに関する情報は，例えば，各要因の特徴値に対する重みｗ1 ，ｗ2 ，... ，ｗm などである。
【００５２】
決定係数算出部１３は，第２の解析部１２で求められた第２のずれ算出モデルについて，決定係数を算出する。決定係数算出部１３は，例えば，上記の式（２）を用いて，第２のずれ算出モデルについての決定係数を算出する。
【００５３】
抽出部１４は，パス遅延の実測値が得られない活性化パスについて，予測値記憶部１３０から，パス遅延の予測値を取得する。また，抽出部１４は，パス遅延の実測値が得られない活性化パスについて，特徴値記憶部１４０から，要因ごとの特徴値を取得する。また，抽出部１４は，第２のずれ算出モデル記憶部１５０から，第２のずれ算出モデルの情報を取得する。
【００５４】
抽出部１４は，取得したパス遅延の予測値と，第２のずれ算出モデルに対して取得した要因ごとの特徴値を入力して得られるパス遅延のずれとから，パス遅延の見積もり値を算出する。抽出部１４は，算出されたパス遅延の見積もり値が，ディレイテストで測定した最大周波数に対応する遅延の値より大きい活性化パスを抽出する。第１の解析部１５は，解析対象とするパス遅延の実測値が得られない活性化パスを，抽出部１４で抽出された活性化パスに限定する。
【００５５】
また，抽出部１４が，解析対象とするパス遅延の実測値が得られない活性化パスの抽出を，さらにパス遅延の予測値が所定値より大きい活性化パスに限定するようにしてもよい。また，抽出部１４が，解析対象のパス遅延の実測値が得られる活性化パスの数に対して所定以下の割合の数になるように，解析対象とするパス遅延の実測値が得られない活性化パスを抽出するようにしてもよい。
【００５６】
また，抽出部１４による処理と，第１の解析部１５による処理とを，決定係数算出部１３により算出された第２のずれ算出モデルの決定係数が所定以下である場合に，実行するようにしてもよい。
【００５７】
解析結果出力部１６は，解析装置１０による解析結果を出力する。
【００５８】
図４は，本実施の形態による解析装置を実現するコンピュータのハードウェア構成例を示す図である。
【００５９】
図３に示す本実施の形態の解析装置１０は，例えば，ＣＰＵ（Central Processing Unit ）２，主記憶となるメモリ３，記憶装置４，通信装置５，媒体読取・書込装置６，入力装置７，出力装置８等を備えるコンピュータ１によって実現される。記憶装置４は，例えばＨＤＤ（Hard Disk Drive ）などである。媒体読取・書込装置６は，例えばＣＤ−Ｒ（Compact Disc Recordable ）ドライブやＤＶＤ−Ｒ（Digital Versatile Disc Recordable ）ドライブなどである。入力装置７は，例えばキーボード・マウスなどである。出力装置８は，例えばディスプレイ等の表示装置などである。
【００６０】
図３に示す解析装置１０および解析装置１０が備える各機能部は，コンピュータ１が備えるＣＰＵ２，メモリ３等のハードウェアと，ソフトウェアプログラムとによって実現することが可能である。コンピュータ１が実行可能なプログラムは，記憶装置４に記憶され，その実行時にメモリ３に読み出され，ＣＰＵ２により実行される。
【００６１】
コンピュータ１は，可搬型記録媒体から直接プログラムを読み取り，そのプログラムに従った処理を実行することもできる。また，コンピュータ１は，サーバコンピュータからプログラムが転送されるごとに，逐次，受け取ったプログラムに従った処理を実行することもできる。さらに，このプログラムは，コンピュータ１で読み取り可能な記録媒体に記録しておくことができる。
【００６２】
以下では，本実施の形態の解析装置１０による処理について，より具体的な例を示しながら説明を行う。
【００６３】
図５は，本実施の形態によるディレイテスト結果記憶部が記憶するデータの例を示す図である。
【００６４】
図５に示すディレイテスト結果データ１１１は，ディレイテスト結果記憶部１１０が記憶するディレイテスト結果の情報の一例を示す。ディレイテスト結果データ１１１は，フリップフロップ名，周波数等の情報を持つ。ディレイテスト結果データ１１１において，フリップフロップ名は，ディレイテストにおいて受け手ＦＦ２２０となるフリップフロップの識別情報である。周波数は，クロックの周波数を徐々に上げてディレイテストを行う過程で，フリップフロップがフェイル（fail）した周波数を示す。周波数の“−”は，フリップフロップがディレイテストで測定した周波数範囲の最大周波数でもフェイルしなかったことを示している。
【００６５】
パス遅延算出部１１は，図５に示すようなディレイテスト結果データ１１１から，ディレイテストで活性化したパスごとのパス遅延の実測値を算出する。このとき，ディレイテストでフェイルしたフリップフロップを受け手ＦＦ２２０とする活性化パスについては，パス遅延の実測値が得られるが，ディレイテストでフェイルしなかったフリップフロップを受け手ＦＦ２２０とする活性化パスについては，パス遅延の実測値が得られない。
【００６６】
図６は，本実施の形態によるパス遅延情報記憶部が記憶するデータの例を示す図である。
【００６７】
図６に示すパス遅延データ１２１は，パス遅延情報記憶部１２０が記憶する活性化パスごとのパス遅延の実測値が記録された情報の一例を示す。パス遅延データ１２１は，パス名，実測値等の情報を持つ。パス遅延データ１２１において，パス名は，活性化パスの識別情報である。実測値は，ディレイテストの結果から得られたパス遅延の実測値である。実測値の“−”は，ディレイテストの結果からパス遅延の実測値が得られなかったことを示している。
【００６８】
図７は，本実施の形態による予測値記憶部が記憶するデータの例を示す図である。
【００６９】
図７に示す予測値データ１３１は，予測値記憶部１３０が記憶する活性化パスごとのパス遅延の予測値が記録された情報の一例を示す。予測値データ１３１は，パス名，予測値等の情報を持つ。予測値データ１３１において，パス名は，活性化パスの識別情報である。予測値は，タイミング解析から得られたパス遅延の予測値である。パス遅延の予測値は，例えば，タイミング解析ツールを用いたテスト対象回路に対するタイミング解析から得られ，予測値記憶部１３０に保持される。
【００７０】
図８は，本実施の形態による特徴値記憶部が記憶するデータの例を示す図である。
【００７１】
図８に示す特徴値データ１４１は，特徴値記憶部１４０が記憶する遅延に影響する要因ごとの特徴値が記録された情報の一例を示す。特徴値データ１４１は，パス名，要因ごとの特徴値（ｆ1 ，ｆ2 ，... ，ｆm ）等の情報を持つ。特徴値データ１４１において，パス名は，活性化パスの識別情報である。要因ごとの特徴値（ｆ1 ，ｆ2 ，... ，ｆm ）は，遅延に影響する要因ごとの特徴値を示す。特徴値としては，例えば，テスト対象回路の設計データから得られた特徴値や，テスト対象回路を有する半導体チップの試作品を用いたテストで得られた特徴値などが記録される。
【００７２】
第２の解析部１２は，例えば，図６〜図８に示す各データから，パス遅延の実測値が得られる活性化パスについてのデータを取得する。第２の解析部１２は，データを取得したパス遅延の実測値が得られる活性化パスを解析対象として，上述のスピードパス解析により，第２のずれ算出モデルを求める。
【００７３】
図９は，本実施の形態によるパス遅延の実測値が得られる活性化パスのデータの例を示す図である。
【００７４】
図９に示す活性化パスごとのデータは，パス遅延の実測値が得られる活性化パスについてのデータを，図６〜図８に示す各データから抽出してまとめたものである。図６に示すパス遅延データ１２１において，実測値のデータが存在する活性化パスが，パス遅延の実測値が得られる活性化パスである。第２の解析部１２は，図９に示すようなパス遅延の実測値が得られる活性化パスのデータのみを用いて，上述のスピードパス解析を行い，第２のずれ算出モデルを求める。
【００７５】
決定係数算出部１３は，第２のずれ算出モデルについて，上記の式（２）を用いて決定係数を算出する。算出された決定係数が高い値を示す場合には，パス遅延の実測値が得られる活性化パスのデータのみから得られた第２のずれ算出モデルの信頼性は高い。算出された決定係数が低い場合には，パス遅延の実測値が得られる活性化パスのデータのみから得られた第２のずれ算出モデルの信頼性は低い。
【００７６】
上述したように，抽出部１４による処理と第１の解析部１５による処理とを，第２のずれ算出モデルの決定係数が所定の閾値以下である場合にのみ，実行するようにしてもよい。第２のずれ算出モデルの決定係数が低い場合には，より信頼性が高いずれ算出モデルを得るために，第１の解析部１５が，パス遅延の実測値が得られない活性化パスのデータも用いてずれ算出モデルを求める。
【００７７】
なお，第１の解析部１５によって求められる第１のずれ算出モデルについても，決定係数算出部１３が，上記の式（２）を用いて決定係数を算出するようにしてもよい。
【００７８】
抽出部１４は，パス遅延の実測値が得られない活性化パスから，第１の解析部１５で解析の対象とする活性化パスを抽出する。このとき，抽出部１４は，第２のずれ算出モデルを用いてパス解析の実測値を見積もった場合に，ディレイテストの結果と矛盾する活性化パスを，パス遅延の実測値が得られない活性化パスから抽出する。
【００７９】
図１０は，本実施の形態によるパス遅延の実測値が得られない活性化パスのデータの例を示す図である。
【００８０】
図１０に示す活性化パスごとのデータは，パス遅延の実測値が得られない活性化パスについてのデータを，図６〜図８に示す各データから抽出してまとめたものである。図６に示すパス遅延データ１２１において，実測値のデータが存在しない活性化パスが，パス遅延の実測値が得られない活性化パスである。抽出部１４は，図１０に示すようなパス遅延の実測値が得られない活性化パスから，第１の解析部１５による解析の対象となる活性化パスを抽出する。
【００８１】
図１０に示す例において，解析対象が“×”の活性化パスは，抽出部１４が抽出しなかったパスを示す。また，図１０に示す例において，解析対象が“○”の活性化パスは，抽出部１４が抽出した活性化パスを示す。
【００８２】
例えば，抽出部１４は，図１０に示すパス遅延の実測値が得られない活性化パスｂについて，第２のずれ算出モデル式に，要素ごとの特徴値ｆ1 （ｂ）＝１，ｆ2 （ｂ）＝２，... ，ｆm （ｂ）＝−１を代入する。この計算によって，第２のずれ算出モデル式から算出される活性化パスｂのパス遅延のずれの値が得られる。
【００８３】
パス遅延のずれ＝実測値−予測値の関係から，パス遅延の実測値を見積もったパス遅延の見積もり値は，
見積もり値＝第２のずれ算出モデル式から算出されるずれの値＋予測値
となる。例えば，活性化パスｂのパス遅延の予測値が４２０［ｐｓ］であり，第２のずれ算出モデル式から算出されるパス遅延のずれの値が５［ｐｓ］であれば，パス遅延の見積もり値は４２５［ｐｓ］となる。
【００８４】
ここで，ディレイテストで測定した最大周波数が２．２［ＧＨｚ］であったとすると，ディレイテストで測定した最大周波数に対応する遅延の値は，約４５４［ｐｓ］となる。図示はされていないが，ディレイテストで測定した最大周波数は，例えば情報記憶部１００に保持されている。活性化パスｂのパス遅延の見積もり値は４２５［ｐｓ］であり，ディレイテストで測定した最大周波数に対応する遅延の値約４５４［ｐｓ］以下である。このことは，ディレイテストの結果から活性化パスｂの実測値が得られなかったことに矛盾しない。抽出部１４は，活性化パスｂを，第１の解析部１５による解析の対象として抽出しない。
【００８５】
抽出部１４は，図１０に示すパス遅延の実測値が得られない活性化パスｄについて，同様に，パス遅延の見積もり値を算出し，４８９［ｐｓ］が得られたものとする。活性化パスｄのパス遅延の見積もり値は４８９［ｐｓ］は，ディレイテストで測定した最大周波数に対応する遅延の値約４５４［ｐｓ］を超えている。このことは，ディレイテストの結果から活性化パスｄの実測値が得られなかったことと矛盾する。
【００８６】
活性化パスｄの例のように，第２のずれ算出モデルから求められるパス遅延の見積もり値がディレイテストの結果に矛盾する場合には，第２の解析部１２によるスピードパス解析で得られる第２のずれ算出モデルの精度に問題がある可能性がある。抽出部１４は，パス遅延の見積もり値がディレイテストの結果に矛盾する活性化パスｄを，第１の解析部１５による解析の対象として抽出する。
【００８７】
このように，第２の解析部１２による解析で得られる第２のずれ算出モデルで矛盾する，パス遅延の実測値が得られない活性化パスを第１の解析部１５による解析の対象とすることで，第１の解析部１５による解析で得られる第１のずれ算出モデルの精度の向上が図れる。
【００８８】
なお，抽出部１４で抽出する活性化パスを，さらに限定するように設計することで，スピードパス解析の精度の向上を図ることも可能である。
【００８９】
例えば，抽出部１４が，パス遅延の見積もり値がディレイテストで測定した最大周波数に対応する遅延の値より大きく，かつパス遅延の予測値が所定の閾値より大きい，パス遅延の実測値が得られない活性化パスを抽出することも可能である。
【００９０】
第１の解析部１５は，パス遅延の実測値が得られない活性化パスについては，ディレイテストで測定した最大周波数に対応する遅延の値を仮の実測値として，解析を行う。このとき，解析対象となったパス遅延の実測値が得られない活性化パスの真の実測値と仮の実測値との差が大きいと，解析の精度が下がってしまう。パス遅延の予測値が小さいパスは，真のパス遅延の実測値も小さい可能性が高い。抽出する活性化パスのパス遅延の予測値に閾値を設けて，パス遅延の予測値が小さい活性化パスを解析対象として抽出しないことで，スピードパス解析の精度の向上が図れる。
【００９１】
また，例えば，抽出部１４が，解析対象とするパス遅延の実測値が得られない活性化パスの数が，パス遅延の実測値が得られる活性化パスの数に対して所定の閾値以下の割合になるように，パス遅延の実測値が得られない活性化パスを抽出することも可能である。ことのとき，例えば，抽出部１４は，パス遅延の見積もり値が大きい活性化パスから優先的に抽出する。
【００９２】
真の実測値が分かっている活性化パスの数に対して，真の実測値が分からない活性化パスの数が多くなると，第１の解析部１５による解析の精度が下がってしまう可能性がある。解析対象とするパス遅延の実測値が得られない活性化パスの数を抑えることで，スピードパス解析の精度の向上が図れる。
【００９３】
第１の解析部１５は，例えば，図６〜図８に示す各データから，パス遅延の実測値が得られる活性化パスについてのデータを取得する。第１の解析部１５は，パス遅延の実測値が得られる活性化パスと，抽出部１４により抽出されたパス遅延の実測値が得られない活性化パスとを解析対象として，上述のスピードパス解析により，第１のずれ算出モデルを求める。このとき，第１の解析部１５は，パス遅延の実測値が得られない活性化パスについては，ディレイテストで測定した最大周波数に対応する遅延の値をパス遅延の実測値と仮定して，解析を行う。
【００９４】
例えば，第１の解析部１５は，図９に示すパス遅延の実測値が得られる活性化パスのデータと，図１０に示すパス遅延の実測値が得られない活性化パスのうち解析対象とされた活性化パスのデータとを用いて，上述のスピードパス解析を行う。このとき，第１の解析部１５は，図１０に示すパス遅延の実測値が得られない活性化パスについては，パス遅延の実測値の代わりとして，ディレイテストで測定した最大周波数に対応する遅延の値を用いる。
【００９５】
例えば，ディレイテストで測定した最大周波数が２．２［ＧＨｚ］であったものとする。このとき，第１の解析部１５は，図１０に示す活性化パスｄについては，ディレイテストで測定した最大周波数に対応する遅延の値４５４［ｐｓ］を，パス遅延の実測値の代わりとして用いて解析を行う。
【００９６】
第１の解析部１５による解析では，パス遅延の実測値が得られる活性化パスのみを解析対象とした第２の解析部１２による解析と比べて，解析対象の活性化パスの数が多くなるため，データマイニングとしての精度が高くなる。これにより，第１の解析部１５によるスピードパス解析の精度を向上させることが可能となり，得られる第１のずれ算出モデルの信頼性を向上させることが可能となる。
【００９７】
解析結果出力部１６は，解析結果を，例えば表示装置などに出力する。解析結果出力部１６により出力される解析結果には，例えば，第２のずれ算出モデルの情報や，第１のずれ算出モデルの情報，各ずれ算出モデルの決定係数などが含まれる。
【００９８】
図１１は，本実施の形態による解析結果の出力の例を示す図である。
【００９９】
図１１（Ａ）は，第２のずれ算出モデルにおける要因ごとの重みｗが提示されるグラフの例を示す。また，図１１（Ｂ）は，第１のずれ算出モデルにおける要因ごとの重みｗが提示されるグラフの例を示す。図１１（Ａ），図１１（Ｂ）に示す解析結果のグラフの例では，各要因ｆ1 ，ｆ2 ，... ，ｆm ごとの重みｗ1 ，ｗ2 ，... ，ｗm が，最大の重みを１００として正規化されたグラフで示されている。
【０１００】
本実施の形態の解析装置１０により得られる第１のずれ算出モデルのグラフを示す図１１（Ｂ）では，ｆ1 とｆ2 の要因の重みが高い値を示している。このとき，例えば，ｆ1 とｆ2 の要因が，パス遅延のずれを生む要因である可能性が高いと判断する。
【０１０１】
また，本実施の形態では，例えば図１１に示すような２つのずれ算出モデルのグラフを比較して，パス遅延の実測値と予測値とのずれを生む要因の特定を行うことも可能である。例えば，図１１（Ａ）のグラフと図１１（Ｂ）のグラフとを比べると，ｆ1 の要因の重みが双方のグラフで高い値を示している。このとき，例えば，第２のずれ算出モデルでも第１のずれ算出モデルでも重みの値が高くなったｆ1 の要因が，パス遅延のずれを生む要因である可能性が高いと判断する。また，例えば，ｆ2 とｆ4 の要因は，図１１（Ａ）のグラフと図１１（Ｂ）のグラフとで大きく異なっている。このとき，例えば，ｆ2 とｆ4 の要因が，パス遅延のずれを生む要因として注意が必要と判断する。
【０１０２】
なお，このようなパス遅延のずれを生む要因の特定は，表示装置の画面に出力された解析結果からユーザが行ってもよいし，コンピュータの処理で行ってもよい。
【０１０３】
以下，図１２〜図１５に示すフローチャートを用いて，本実施の形態の解析装置１０によるパス遅延の実測値と予測値とのずれを生む要因の解析の流れの例を説明する。
【０１０４】
図１２は，本実施の形態の解析装置による解析処理フローチャートである。
【０１０５】
解析装置１０において，第２の解析部１２は，パス遅延の実測値が得られる活性化パスについて解析を行い，要因ごとの特徴値からパス遅延の実測値と予測値とのずれを算出する第２のずれ算出モデルを求める処理を行う（ステップＳ１０）。第２のずれ算出モデルを求める処理の詳細については，後述する。
【０１０６】
決定係数算出部１３は，第２のずれ算出モデルについて，決定係数を算出する（ステップＳ１１）。解析装置１０は，第２のずれ算出モデルの決定係数が所定値以上であるかを判定する（ステップＳ１２）。
【０１０７】
第２のずれ算出モデルの決定係数が所定値以上であれば（ステップＳ１２のＹＥＳ），解析結果出力部１６は，解析結果を出力し（ステップＳ１５），処理を終了する。ここで出力される解析結果は，例えば第２のずれ算出モデルの情報や，第２のずれ算出モデルの決定係数などである。
【０１０８】
第２のずれ算出モデルの決定係数が所定値以上でなければ（ステップＳ１２のＮＯ），抽出部１４は，パス遅延の実測値が得られない活性化パスから，解析対象とする活性化パスを抽出する抽出処理を行う（ステップＳ１３）。抽出処理の詳細については，後述する。
【０１０９】
第１の解析部１５は，パス遅延の実測値が得られる活性化パスと，抽出されたパス遅延の実測値が得られない活性化パスとについて解析を行い，要因ごとの特徴値からパス遅延の実測値と予測値とのずれを算出する第１のずれ算出モデルを求める処理を行う（ステップＳ１４）。第１のずれ算出モデルを求める処理の詳細については，後述する。
【０１１０】
解析結果出力部１６は，解析結果を出力し（ステップＳ１５），処理を終了する。ここで出力される解析結果は，例えば第１のずれ算出モデルの情報などである。解析結果出力部１６が，第１のずれ算出モデルの情報と一緒に第２のずれ算出モデルの情報を出力してもよい。
【０１１１】
図１３は，本実施の形態の第２の解析部による第２のずれ算出モデルを求める処理フローチャートである。
【０１１２】
第２の解析部１２は，パス遅延の実測値が得られる活性化パスについて，パス遅延情報記憶部１２０から，パス遅延の実測値を取得する（ステップＳ２０）。また，第２の解析部１２は，パス遅延の実測値が得られる活性化パスについて，予測値記憶部１３０から，パス遅延の予測値を取得する（ステップＳ２１）。第２の解析部１２は，パス遅延の実測値が得られる活性化パスについて，取得されたパス遅延の実測値と，取得されたパス遅延の予測値とから，パス遅延のずれを算出する（ステップＳ２２）。
【０１１３】
第２の解析部１２は，パス遅延の実測値が得られる活性化パスについて，特徴値記憶部１４０から，遅延に影響する要因ごとの特徴値を取得する（ステップＳ２３）。第２の解析部１２は，パス遅延の実測値が得られる活性化パスごとに，取得した要因ごとの特徴値をベクトル化する（ステップＳ２４）。ここでは，コンピュータ処理でスピードパス解析を行うためのベクトル化が行われる。解析対象となる活性化パスごと，要因ごとの特徴値のベクトル化は，例えば，
パスａ＝（２，０，... １），パスｃ＝（３，１，... ，−２），...
となる。なお，このときの特徴値は，取得された値をそのまま使用してもよいし，正規化して使用してもよい。
【０１１４】
第２の解析部１２は，パス遅延のずれを要因ごとの特徴値で説明する回帰式を解いて，要因ごとの重みｗを算出する（ステップＳ２５）。
【０１１５】
図１４は，本実施の形態の抽出部による抽出処理フローチャートである。
【０１１６】
抽出部１４は，パス遅延の実測値が得られない活性化パスを１つ選択する（ステップＳ３０）。
【０１１７】
抽出部１４は，選択された活性化パスについて，特徴値記憶部１４０から，遅延に影響する要因ごとの特徴値を取得する（ステップＳ３１）。抽出部１４は，第２のずれ算出モデル式に取得された要因ごとの特徴値を代入し，パス遅延のずれを算出する（ステップＳ３２）。また，抽出部１４は，選択された活性化パスについて，予測値記憶部１３０から，パス遅延の予測値を取得する（ステップＳ３３）。
【０１１８】
抽出部１４は，算出されたパス遅延のずれと，取得されたパス遅延の予測値とから，パス遅延の見積もり値を算出する（ステップＳ３４）。抽出部１４は，算出された見積もり値が，ディレイテストで測定した最大周波数に対応する遅延の値より大きいかを判定する（ステップＳ３５）。
【０１１９】
算出された見積もり値が最大周波数に対応する遅延の値より大きくなければ（ステップＳ３５のＮＯ），抽出部１４は，ステップＳ３０の処理に戻って，次のパス遅延の実測値が得られない活性化パスの処理に移る。このときの活性化パスは，第１の解析部１５による解析の対象として抽出されない。
【０１２０】
算出された見積もり値が最大周波数に対応する遅延の値より大きければ（ステップＳ３５のＹＥＳ），抽出部１４は，選択された活性化パスを，第１の解析部１５による解析の対象として抽出する（ステップＳ３６）。
【０１２１】
抽出部１４は，パス遅延の実測値が得られないすべての活性化パスについての処理が終了したかを判定する（ステップＳ３７）。パス遅延の実測値が得られないすべての活性化パスについての処理が終了していなければ（ステップＳ３７のＮＯ），抽出部１４は，ステップＳ３０の処理に戻って，次のパス遅延の実測値が得られない活性化パスの処理に移る。パス遅延の実測値が得られないすべての活性化パスについての処理が終了していれば（ステップＳ３７のＹＥＳ），抽出部１４は，処理を終了する。
【０１２２】
図１５は，本実施の形態の第１の解析部による第１のずれ算出モデルを求める処理フローチャートである。
【０１２３】
第１の解析部１５は，パス遅延の実測値が得られる活性化パスについて，パス遅延情報記憶部１２０から，パス遅延の実測値を取得する（ステップＳ４０）。また，第１の解析部１５は，予測値記憶部１３０から，パス遅延の予測値を取得する（ステップＳ４１）。
【０１２４】
第１の解析部１５は，パス遅延の実測値が得られる活性化パスについて，取得されたパス遅延の実測値と，取得されたパス遅延の予測値とから，パス遅延のずれを算出する（ステップＳ４２）。また，第１の解析部１５は，パス遅延の実測値が得られない活性化パスから抽出された活性化パスについて，ディレイテストで測定した最大周波数に対応する遅延の値と，取得されたパス遅延の予測値とから，パス遅延のずれを算出する（ステップＳ４３）。
【０１２５】
第１の解析部１５は，特徴値記憶部１４０から，遅延に影響する要因ごとの特徴値を取得する（ステップＳ４４）。第１の解析部１５は，解析の対象となる活性化パスごとに，取得した要因ごとの特徴値をベクトル化する（ステップＳ４５）。第１の解析部１５は，パス遅延のずれを要因ごとの特徴値で説明する回帰式を解いて，要因ごとの重みｗを算出する（ステップＳ４６）。
【０１２６】
以上，本実施の形態について説明したが，本発明はその主旨の範囲において種々の変形が可能であることは当然である。
【０１２７】
以上の本実施の形態に関し，さらに以下の付記を開示する。
【０１２８】
（付記１）
コンピュータに，
テスト対象回路に対するディレイテストの結果からパス遅延の実測値が得られる活性化パスについて，記憶部から，前記パス遅延の実測値を取得し，
前記記憶部から，前記テスト対象回路に対するタイミング解析により得られるパス遅延の予測値を取得し，
前記記憶部から，遅延に影響する要因ごとの特徴値を取得し，
前記パス遅延の予測値と，前記要因ごとの特徴値と，前記パス遅延の実測値が得られる活性化パスについては前記パス遅延の実測値または前記パス遅延の実測値が得られない活性化パスについては前記ディレイテストで測定した最大周波数に対応する遅延の値とを用いて，前記要因ごとの特徴値からパス遅延の実測値と予測値とのずれを算出する第１のずれ算出モデルを求める
処理を実行させるための解析プログラム。
【０１２９】
（付記２）
前記コンピュータに，さらに，
前記パス遅延の実測値が得られる活性化パスについて，前記パス遅延の実測値と，前記パス遅延の予測値と，前記要因ごとの特徴値とを用いて，前記要因ごとの特徴値からパス遅延の実測値と予測値とのずれを算出する第２のずれ算出モデルを求め，
前記パス遅延の実測値が得られない活性化パスについて，前記パス遅延の予測値と，前記第２のずれ算出モデルに対して前記要因ごとの特徴値を入力して得られるパス遅延のずれとから，パス遅延の見積もり値を算出して，前記パス遅延の見積もり値が，前記ディレイテストで測定した最大周波数に対応する遅延の値より大きい活性化パスを抽出する処理を実行させ，
前記第１のずれ算出モデルを求める処理では，前記パス遅延の実測値が得られない活性化パスを，前記活性化パスを抽出する処理で抽出された活性化パスに限定する
ことを特徴とする付記１に記載の解析プログラム。
【０１３０】
（付記３）
前記コンピュータに，さらに，前記第２のずれ算出モデルについての決定係数を算出する処理を実行させ，
前記活性化パスを抽出する処理では，前記決定係数が所定以下である場合に，前記活性化パスを抽出し，
前記第１のずれ算出モデルを求める処理では，前記決定係数が所定以下である場合に，前記第１のずれ算出モデルを求める
ことを特徴とする付記２に記載の解析プログラム。
【０１３１】
（付記４）
前記活性化パスを抽出する処理では，前記パス遅延の見積もり値が前記ディレイテストで測定した最大周波数に対応する遅延の値より大きく，かつ前記パス遅延の予測値が所定値より大きい活性化パスを抽出する
ことを特徴とする付記２または付記３に記載の解析プログラム。
【０１３２】
（付記５）
前記活性化パスを抽出する処理では，前記パス遅延の見積もり値が前記ディレイテストで測定した最大周波数に対応する遅延の値より大きい活性化パスを，前記パス遅延の実測値が得られる活性化パスの数に対して所定以下の割合の数になるように抽出する
ことを特徴とする付記２または付記３に記載の解析プログラム。
【０１３３】
（付記６）
テスト対象回路に対するディレイテストの結果から得られるパス遅延の実測値と，前記テスト対象回路に対するタイミング解析により得られるパス遅延の予測値と，遅延に影響する要因ごとの特徴値とを記憶する情報記憶部と，
前記情報記憶部から，前記パス遅延の実測値と，前記パス遅延の予測値と，前記要因ごとの特徴値を取得し，前記パス遅延の予測値と，前記要因ごとの特徴値と，前記パス遅延の実測値が得られる活性化パスについては前記パス遅延の実測値または前記パス遅延の実測値が得られない活性化パスについては前記ディレイテストで測定した最大周波数に対応する遅延の値とを用いて，前記要因ごとの特徴値からパス遅延の実測値と予測値とのずれを算出する第１のずれ算出モデルを求める第１の解析部とを備える
ことを特徴とする解析装置。
【０１３４】
（付記７）
前記パス遅延の実測値が得られる活性化パスについて，前記パス遅延の実測値と，前記パス遅延の予測値と，前記要因ごとの特徴値とを用いて，前記要因ごとの特徴値からパス遅延の実測値と予測値とのずれを算出する第２のずれ算出モデルを求める第２の解析部と，
前記パス遅延の実測値が得られない活性化パスについて，前記パス遅延の予測値と，前記第２のずれ算出モデルに対して前記要因ごとの特徴値を入力して得られるパス遅延のずれとから，パス遅延の見積もり値を算出して，前記パス遅延の見積もり値が，前記ディレイテストで測定した最大周波数に対応する遅延の値より大きい活性化パスを抽出する抽出部とを備え，
前記第１の解析部は，前記パス遅延の実測値が得られない活性化パスを，前記抽出部で抽出された活性化パスに限定する
ことを特徴とする付記６に記載の解析装置。
【０１３５】
（付記８）
前記第２のずれ算出モデルについての決定係数を算出する決定係数算出部を備え，
前記抽出部は，前記決定係数が所定以下である場合に，前記活性化パスを抽出し，
前記第１の解析部は，前記決定係数が所定以下である場合に，前記第１のずれ算出モデルを求める
ことを特徴とする付記７に記載の解析装置。
【０１３６】
（付記９）
前記抽出部は，前記パス遅延の見積もり値が前記ディレイテストで測定した最大周波数に対応する遅延の値より大きく，かつ前記パス遅延の予測値が所定値より大きい活性化パスを抽出する
ことを特徴とする付記７または付記８に記載の解析装置。
【０１３７】
（付記１０）
前記抽出部は，前記パス遅延の見積もり値が前記ディレイテストで測定した最大周波数に対応する遅延の値より大きい活性化パスを，前記パス遅延の実測値が得られる活性化パスの数に対して所定以下の割合の数になるように抽出する
ことを特徴とする付記７または付記８に記載の解析装置。
【０１３８】
（付記１１）
コンピュータが，
テスト対象回路に対するディレイテストの結果からパス遅延の実測値が得られる活性化パスについて，記憶部から，前記パス遅延の実測値を取得し，
前記記憶部から，前記テスト対象回路に対するタイミング解析により得られるパス遅延の予測値を取得し，
前記記憶部から，遅延に影響する要因ごとの特徴値を取得し，
前記パス遅延の予測値と，前記要因ごとの特徴値と，前記パス遅延の実測値が得られる活性化パスについては前記パス遅延の実測値または前記パス遅延の実測値が得られない活性化パスについては前記ディレイテストで測定した最大周波数に対応する遅延の値とを用いて，前記要因ごとの特徴値からパス遅延の実測値と予測値とのずれを算出する第１のずれ算出モデルを求める過程を実行する
ことを特徴とする解析方法。
【０１３９】
（付記１２）
前記コンピュータが，さらに，
前記パス遅延の実測値が得られる活性化パスについて，前記パス遅延の実測値と，前記パス遅延の予測値と，前記要因ごとの特徴値とを用いて，前記要因ごとの特徴値からパス遅延の実測値と予測値とのずれを算出する第２のずれ算出モデルを求め，
前記パス遅延の実測値が得られない活性化パスについて，前記パス遅延の予測値と，前記第２のずれ算出モデルに対して前記要因ごとの特徴値を入力して得られるパス遅延のずれとから，パス遅延の見積もり値を算出して，前記パス遅延の見積もり値が，前記ディレイテストで測定した最大周波数に対応する遅延の値より大きい活性化パスを抽出する過程を実行し，
前記第１のずれ算出モデルを求める過程では，前記パス遅延の実測値が得られない活性化パスを，前記活性化パスを抽出する処理で抽出された活性化パスに限定する
ことを特徴とする付記１１に記載の解析方法。
【０１４０】
（付記１３）
前記コンピュータが，さらに，前記第２のずれ算出モデルについての決定係数を算出する過程を実行し，
前記活性化パスを抽出する過程では，前記決定係数が所定以下である場合に，前記活性化パスを抽出し，
前記第１のずれ算出モデルを求める過程では，前記決定係数が所定以下である場合に，前記第１のずれ算出モデルを求める
ことを特徴とする付記１２に記載の解析方法。
【０１４１】
（付記１４）
前記活性化パスを抽出する過程では，前記パス遅延の見積もり値が前記ディレイテストで測定した最大周波数に対応する遅延の値より大きく，かつ前記パス遅延の予測値が所定値より大きい活性化パスを抽出する
ことを特徴とする付記１２または付記１３に記載の解析方法。
【０１４２】
（付記１５）
前記活性化パスを抽出する過程では，前記パス遅延の見積もり値が前記ディレイテストで測定した最大周波数に対応する遅延の値より大きい活性化パスを，前記パス遅延の実測値が得られる活性化パスの数に対して所定以下の割合の数になるように抽出する
ことを特徴とする付記１２または付記１３に記載の解析方法。
【符号の説明】
【０１４３】
１０ 解析装置
１１ パス遅延算出部
１２ 第２の解析部
１３ 決定係数算出部
１４ 抽出部
１５ 第１の解析部
１６ 解析結果出力部
１００ 情報記憶部
１１０ ディレイテスト結果記憶部
１２０ パス遅延情報記憶部
１３０ 予測値記憶部
１４０ 特徴値記憶部
１５０ 第２のずれ算出モデル記憶部
１６０ 第１のずれ算出モデル記憶部
【技術分野】
【０００１】
本発明は，テスト対象回路におけるパス遅延の実測値と予測値とのずれの要因を解析する解析プログラム，解析装置および解析方法に関するものである。
【背景技術】
【０００２】
半導体チップの故障診断の一手法として，スピードパス解析が知られている。スピードパス解析では，データマイニングによって，各パスのパス遅延の実測値と予測値のずれを生む要因を特定する解析が行われる。パス遅延の実測値は，半導体チップに対するディレイテストの結果から得られる遅延の値である。パス遅延の予測値は，半導体チップに対するタイミング解析により得られる遅延の値である。
【０００３】
なお，ディレイ故障が検出された出力ＦＦ（FlipFlop）に対する入力ＦＦ群の中で，信号が変化している任意の入力ＦＦから活性化条件を求めて経路探索を行い，効率良く遅延箇所を絞り込む技術が知られている。また，クリティカルパスのうち，高密度ビア部分を通るパスなどの物理条件的に遅延故障を起こしやすいクリティカルパスを，テスト用のクリティカルパスとして選択する技術が知られている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−０８５３３３号公報
【特許文献２】特開２００５−３０８４７１号公報
【非特許文献】
【０００５】
【非特許文献１】P. Bastani，N. Callegari，Li-C. Wang，M. S. Abadir，Statistical Diagnosis of Unmodeled Systematic Timing Effects，DAC'08
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし，実際にパス遅延の実測値が得られるパスの数が少ない場合もあり，上述のスピードパス解析により得られる解の信頼性が保証できないことがある。
【０００７】
一側面では，本発明は，スピードパス解析の解析精度を向上させる技術を提供することを目的とする。
【課題を解決するための手段】
【０００８】
１態様では，解析プログラムはコンピュータを，次のように機能させる。
【０００９】
すなわち，前記プログラムは，前記プログラムがインストールされて実行されるコンピュータに，テスト対象回路に対するディレイテストの結果からパス遅延の実測値が得られる活性化パスについて，記憶部からパス遅延の実測値を取得し，記憶部からテスト対象回路に対するタイミング解析により得られるパス遅延の予測値を取得し，記憶部から遅延に影響する要因ごとの特徴値を取得し，パス遅延の予測値と，要因ごとの特徴値と，パス遅延の実測値が得られる活性化パスについてはパス遅延の実測値またはパス遅延の実測値が得られない活性化パスについてはディレイテストで測定した最大周波数に対応する遅延の値とを用いて，要因ごとの特徴値からパス遅延の実測値と予測値とのずれを算出する第１のずれ算出モデルを求める処理を実行させる。
【発明の効果】
【００１０】
１態様では，スピードパス解析の解析精度が向上する。
【図面の簡単な説明】
【００１１】
【図１】本実施の形態によるパス遅延の要因解析に関する手順の例を示す図である。
【図２】本実施の形態による活性化パスの例を説明する図である。
【図３】本実施の形態による解析装置の構成例を示す図である。
【図４】本実施の形態による解析装置を実現するコンピュータのハードウェア構成例を示す図である。
【図５】本実施の形態によるディレイテスト結果記憶部が記憶するデータの例を示す図である。
【図６】本実施の形態によるパス遅延情報記憶部が記憶するデータの例を示す図である。
【図７】本実施の形態による予測値記憶部が記憶するデータの例を示す図である。
【図８】本実施の形態による特徴値記憶部が記憶するデータの例を示す図である。
【図９】本実施の形態によるパス遅延の実測値が得られる活性化パスのデータの例を示す図である。
【図１０】本実施の形態によるパス遅延の実測値が得られない活性化パスのデータの例を示す図である。
【図１１】本実施の形態による解析結果の出力の例を示す図である。
【図１２】本実施の形態の解析装置による解析処理フローチャートである。
【図１３】本実施の形態の第２の解析部による第２のずれ算出モデルを求める処理フローチャートである。
【図１４】本実施の形態の抽出部による抽出処理フローチャートである。
【図１５】本実施の形態の第１の解析部による第１のずれ算出モデルを求める処理フローチャートである。
【発明を実施するための形態】
【００１２】
以下，本実施の形態について，図を用いて説明する。
【００１３】
図１は，本実施の形態によるパス遅延の要因解析に関する手順の例を示す図である。
【００１４】
まず，回路の設計が行われる（Ｓ１）。設計された回路を有する半導体チップが試作され（Ｓ２），試作された半導体チップを用いて，設計された回路をテスト対象回路とするディレイテストが行われる（Ｓ３）。
【００１５】
ディレイテストは，クロックを２回続けて入力し，受け手側のフリップフロップ（ラッチ）に正しい信号値が格納されているかを確認するテストである。ディレイテストでは，所定の範囲内で低い周波数から高い周波数に徐々にクロックの周波数を上げていき，受け手側のフリップフロップが正しい値を保持できなくなる周波数が求められる。
【００１６】
一方，設計された回路，すなわちテスト対象回路に対するタイミング解析ツールを用いたタイミング解析が行われる（Ｓ４）。タイミング解析ツールは，テスト対象回路を有する半導体チップのレイアウト情報，セルライブラリなどから，テスト対象回路中の各パスの遅延の理論的な予測値を算出するツールである。タイミング解析ツールは，ＳＤＦ（Standard Delay Format ）ファイルを出力する。
【００１７】
ディレイテストの結果が目標周波数の条件を満たしているか，すなわちテスト対象回路において目標周波数で正しい信号値の伝播が行われているかが判定される（Ｓ５）。ディレイテストの結果が目標周波数の条件を満たしている場合には（Ｓ５のＹＥＳ），他のテストや，設計された回路を有する半導体チップの製造に移る（Ｓ６）。
【００１８】
ディレイテストの結果が目標周波数の条件を満たしていない場合には（Ｓ５のＮＯ），タイミング解析で予測できなかった遅延の要因の解析が行われる（Ｓ７）。本実施の形態では，遅延の要因の解析にスピードパス解析が用いられる。スピードパス解析では，テスト対象回路に対するディレイテストの結果から得られるパス遅延の実測値と，テスト対象回路に対するタイミング解析から得られるパス遅延の予測値とのずれを生む要因を，データマイニングによって特定する解析が行われる。
【００１９】
スピードパス解析等により，パス遅延の実測値と予測値とのずれを生む要因を特定した結果は，回路の設計やタイミング解析にフィードバックされ，設計の修正やタイミング解析の改善が行われる。
【００２０】
従来，スピードパス解析の対象となるパスは，ディレイテストで活性化し，かつディレイテストの結果からパス遅延の実測値が得られるパスである。活性化パスは，ディレイテスト等で，信号値が伝播したパスである。
【００２１】
図２は，本実施の形態による活性化パスの例を説明する図である。
【００２２】
図２に示す回路の例において，送り手ＦＦ（FlipFlop）２１０は，ディレイテストにおいて，信号値の送り手側のフリップフロップである。受け手ＦＦ（FlipFlop）２２０は，ディレイテストにおいて，信号値の受け手側のフリップフロップである。
【００２３】
図２に示す回路において，太線は，ディレイテストにおいて信号値が伝播した配線を示す。図２に示す回路において，送り手ＦＦ２１０から太線で示される経路を通って受け手ＦＦ２２０に至るパスが，活性化パスとなる。
【００２４】
ここで，スピードパス解析について，説明する。
【００２５】
スピードパス解析は，解析の対象となる複数の活性化パスについての，パス遅延の実測値と予測値とのずれと，ずれを説明する要因の候補ごとの特徴値，すなわち遅延に影響すると考えられる要因ごとの特徴値とを入力とする。
【００２６】
パス遅延の実測値と予測値とのずれは，ディレイテストの結果から得られる実測値と，タイミング解析から得られる予測値とから，「ずれ＝実測値−予測値」で求められる。パス遅延の実測値の取得では，試作される半導体チップの製造のばらつきによる要因を排除し，論理構造的な要因を見つけ出せるように，複数枚の半導体チップを試作してディレイテストを行い，データを収集するようにしてもよい。
【００２７】
パス遅延のずれを説明する要因，すなわち遅延に影響すると考えられる複数の要因としては，例えば，低リークトランジスタ数，各層における配線長，ノイズ，位置など，様々な要因が考えられる。例えば，低リークトランジスタはスピードが遅いので，パスに含まれる低リークトランジスタの数は，遅延に影響する要因となり得る。また，例えば，半導体チップの特定の層を配線が通るパスに，遅延が発生しやすくなるという可能性もある。また，例えば，パスがクロストークノイズなどのノイズの影響を受けるケースも考えられる。また，例えば，ストレスが大きい半導体チップの特定の位置を通るパスに，遅延が発生しやすいという可能性もある。
【００２８】
ここでは，ｍ個の要因があるものとし，これらの要因の特徴を，ｆ1 ，ｆ2 ，... ，ｆm と表すものとする。例えば，任意のパスｘにおける各要因の特徴を数値で表した特徴値は，それぞれ，ｆ1 （ｘ），ｆ2 （ｘ），... ，ｆm （ｘ）と表されるものとする。
【００２９】
スピードパス解析では，解析対象の各活性化パスについて，回帰式をたてる。回帰式は，目的変数を説明変数で計算する式である。ここでは，パス遅延のずれを目的変数とし，各要因の特徴値を説明変数とした回帰式がたてられる。例えば，ディレイテストの結果から実測値が得られる活性化パスａ，ｂ，... が解析対象である場合に，回帰式は，
ｄdiff（ａ）＝ｗ1 ＊ｆ1 （ａ）＋ｗ2 ＊ｆ2 （ａ）＋... ＋ｗm ＊ｆm （ａ）
ｄdiff（ｂ）＝ｗ1 ＊ｆ1 （ｂ）＋ｗ2 ＊ｆ2 （ｂ）＋... ＋ｗm ＊ｆm （ｂ）
・・・
となる。これらの回帰式において，ｄdiff（ａ），ｄdiff（ｂ），... は，それぞれパスａ，パスｂ，... におけるパス遅延のずれの値である。
【００３０】
これらの回帰式を解いて，説明変数ごとの係数ｗ1 ，ｗ2 ，... ，ｗm を求めることで，任意のパスについて各要因の特徴値からパス遅延のずれを算出する「ずれ算出モデル」が求められる。回帰式を解く手法としては，例えば，サポートベクター回帰や最小二乗法などの手法がある。
【００３１】
説明変数ごとの係数ｗ1 ，ｗ2 ，... ，ｗm が求まることにより，任意のパスｘについてのパス遅延のずれを算出するずれ算出モデルを表す式は，
ｄdiff（ｘ）＝ｗ1 ＊ｆ1 （ｘ）＋ｗ2 ＊ｆ2 （ｘ）＋... ＋ｗm ＊ｆm （ｘ）
・・・（１）
となる。式（１）において，ｄdiff（ｘ）は，パス遅延のずれを示す目的変数である。ｆ1 （ｘ），ｆ2 （ｘ），... ，ｆm （ｘ）は，各要因の特徴値を示す説明変数である。以下では，ずれ算出モデルを表す式をずれ算出モデル式と呼ぶ。
【００３２】
式（１）において，説明変数ごとの係数ｗ1 ，ｗ2 ，... ，ｗm は，各要因の特徴値に対する重み付けとなる。すなわち，係数としての重みｗの値が相対的に大きい要因ほど，パス遅延のずれに与える影響が大きいことを示している。
【００３３】
なお，ここでは，各要因同士の相関がなく，遅延のずれは各要因が独立的に生むものと想定して，線形の回帰式をたてる例を説明したが，必ずしも，回帰式が線形である必要はない。
【００３４】
ずれ算出モデルの当てはまりの良さを表す尺度としては，決定係数がある。決定係数は，重相関係数の二乗で表され，決定係数の値が１に近いほど，その式の精度が高いことを示す。
【００３５】
決定係数の算出の例について説明する。例えば，ディレイテストの結果から実測値が得られるｎ個のパスｐ1 ，ｐ2 ，... ，ｐn があるものとする。スピードパス解析によって，ずれ算出モデルが求められている場合，任意のパスｐｉ（ｉ＝１，２，... ，ｎ）のパス遅延のずれは，次の２通りの値が求められる。
【００３６】
Ａ）実測値−予測値から求められるパス遅延のずれ
Ｂ）ずれ算出モデル式から求められるパス遅延のずれ
ここでは，前者Ａ）をｄdiff（ｐi ）と表し，後者Ｂ）をｄ’diff（ｐi ）と表すものとする。さらに，各パスｐ1 ，ｐ2 ，... ，ｐn の実測値−予測値から求められるパス遅延のずれの平均値をｄdiff＿ｍｅａｎと表すものとする。このとき，ずれ算出モデルの決定係数Ｒ2 は，例えば，次の式（２）で算出される。
【００３７】
【数１】
【００３８】
スピードパス解析において，解析対象のパス数が少ない場合には，求められるずれ算出モデルの決定係数が低くなる可能性が高い。求められたずれ算出モデルの決定係数が低いということは，そのずれ算出モデルの信頼性が低いということを意味しており，そのずれ算出モデルからパス遅延のずれの要因を特定した場合に，特定された要因が本当に正しいかどうかは分からない。
【００３９】
ここまで説明したスピードパス解析では，ディレイテストの結果からパス遅延の実測値が得られる活性化パスのみを解析対象のパスとしている。実際に，パス遅延の実測値が得られる活性化パスが少ないことも多く，パス遅延の実測値が得られる活性化パスのみを解析対象のパスとしてスピードパス解析を行った場合には，求められたずれ算出モデルから本当に正しい要因を特定できない可能性もある。
【００４０】
以下では，パス遅延の実測値と予測値とのずれの要因を解析する精度を向上させる本実施の形態の技術について，説明する。
【００４１】
図３は，本実施の形態による解析装置の構成例を示す図である。
【００４２】
図３に示す解析装置１０は，テスト対象回路におけるパス遅延の実測値と予測値とのずれの要因を解析する。解析装置１０は，パス遅延算出部１１，第２の解析部１２，決定係数算出部１３，抽出部１４，第１の解析部１５，解析結果出力部１６，情報記憶部１００を備える。情報記憶部１００は，解析装置１０による解析で用いられる様々な情報を記憶する記憶部である。情報記憶部１００は，ディレイテスト結果記憶部１１０，パス遅延情報記憶部１２０，予測値記憶部１３０，特徴値記憶部１４０，第２のずれ算出モデル記憶部１５０，第１のずれ算出モデル記憶部１６０を備える。図３に示す解析装置１０において，実線の接続は主に制御関係を示し，破線の接続は主にデータの入出力関係を示す。
【００４３】
図３に示す解析装置１０において，第１の解析部１５は，パス遅延の実測値が得られる活性化パスだけではなく，パス遅延の実測値が得られない活性化パスをも解析対象として，ずれ算出モデルを求める解析を行う。
【００４４】
第１の解析部１５は，テスト対象回路に対するディレイテストの結果からパス遅延の実測値が得られる活性化パスについて，パス遅延情報記憶部１２０から，パス遅延の実測値を取得する。パス遅延情報記憶部１２０は，活性化パスごとのパス遅延の実測値の情報を記憶する記憶部である。また，第１の解析部１５は，予測値記憶部１３０から，テスト対象回路に対するタイミング解析により得られるパス遅延の予測値を取得する。予測値記憶部１３０は，テスト対象回路に対するタイミング解析により得られるパス遅延の予測値の情報を記憶する記憶部である。また，第１の解析部１５は，特徴値記憶部１４０から，遅延に影響する要因ごとの特徴値を取得する。特徴値記憶部１４０は，遅延に影響する要因ごとの特徴値の情報を記憶する記憶部である。
【００４５】
第１の解析部１５は，取得したパス遅延の実測値と，取得したパス遅延の予測値と，取得した要因ごとの特徴値とを用いて，要因ごとの特徴値からパス遅延の実測値と予測値とのずれを算出するずれ算出モデルを求める解析を行う。このとき，第１の解析部１５は，パス遅延の実測値が得られる活性化パスについては，パス遅延の実測値を用いて，パス遅延の実測値が得られない活性化パスについては，パス遅延の実測値の代わりにディレイテストで測定した最大周波数に対応する遅延の値を用いて，解析を行う。ここでは，第１の解析部１５により求められるずれ算出モデルを，第１のずれ算出モデルと呼ぶ。
【００４６】
第１のずれ算出モデルに関する情報は，第１のずれ算出モデル記憶部１６０に記憶される。第１のずれ算出モデル記憶部１６０は，第１のずれ算出モデルに関する情報を記憶する記憶部である。第１のずれ算出モデルに関する情報は，例えば，各要因の特徴値に対する重みｗ1 ，ｗ2 ，... ，ｗm などである。
【００４７】
パス遅延算出部１１は，ディレイテスト結果記憶部１１０に記憶されたディレイテスト結果の情報から，活性化パスごとのパス遅延の実測値を算出する。ディレイテスト結果記憶部１１０は，テスト対象回路に対するディレイテスト結果の情報を記憶する記憶部である。算出された活性化パスごとのパス遅延の実測値の情報は，パス遅延情報記憶部１２０に記憶される。
【００４８】
なお，ディレイテストで活性化したパスを抽出する技術については，周知の技術がある。
〔参考文献１〕 R. Guo ， W.-T. Cheng，K.-H. Tsai，“Speed-Path Debug Using At-Speed Scan Test Patterns”，ETS2009
参考文献１には，活性化パスを抽出する技術の一例が記載されている。
【００４９】
第２の解析部１２は，パス遅延の実測値が得られる活性化パスについて，パス遅延情報記憶部１２０から，パス遅延の実測値を取得する。また，第２の解析部１２は，パス遅延の実測値が得られる活性化パスについて，予測値記憶部１３０から，パス遅延の予測値を取得する。また，第２の解析部１２は，パス遅延の実測値が得られる活性化パスについて，特徴値記憶部１４０から，要因ごとの特徴値を取得する。
【００５０】
第２の解析部１２は，パス遅延の実測値が得られる活性化パスについて，取得したパス遅延の実測値と，取得したパス遅延の予測値と，取得した要因ごとの特徴値とを用いて，ずれ算出モデルを求める解析を行う。すなわち，第２の解析部１２は，パス遅延の実測値が得られる活性化パスのみを解析対象として，遅延に影響する要因ごとの特徴値からパス遅延の実測値と予測値とのずれを算出するずれ算出モデルを求める。ここでは，第２の解析部１２により求められるずれ算出モデルを，第２のずれ算出モデルと呼ぶ。
【００５１】
第２のずれ算出モデルに関する情報は，第２のずれ算出モデル記憶部１５０に記憶される。第２のずれ算出モデル記憶部１５０は，第２のずれ算出モデルに関する情報を記憶する記憶部である。第２のずれ算出モデルに関する情報は，例えば，各要因の特徴値に対する重みｗ1 ，ｗ2 ，... ，ｗm などである。
【００５２】
決定係数算出部１３は，第２の解析部１２で求められた第２のずれ算出モデルについて，決定係数を算出する。決定係数算出部１３は，例えば，上記の式（２）を用いて，第２のずれ算出モデルについての決定係数を算出する。
【００５３】
抽出部１４は，パス遅延の実測値が得られない活性化パスについて，予測値記憶部１３０から，パス遅延の予測値を取得する。また，抽出部１４は，パス遅延の実測値が得られない活性化パスについて，特徴値記憶部１４０から，要因ごとの特徴値を取得する。また，抽出部１４は，第２のずれ算出モデル記憶部１５０から，第２のずれ算出モデルの情報を取得する。
【００５４】
抽出部１４は，取得したパス遅延の予測値と，第２のずれ算出モデルに対して取得した要因ごとの特徴値を入力して得られるパス遅延のずれとから，パス遅延の見積もり値を算出する。抽出部１４は，算出されたパス遅延の見積もり値が，ディレイテストで測定した最大周波数に対応する遅延の値より大きい活性化パスを抽出する。第１の解析部１５は，解析対象とするパス遅延の実測値が得られない活性化パスを，抽出部１４で抽出された活性化パスに限定する。
【００５５】
また，抽出部１４が，解析対象とするパス遅延の実測値が得られない活性化パスの抽出を，さらにパス遅延の予測値が所定値より大きい活性化パスに限定するようにしてもよい。また，抽出部１４が，解析対象のパス遅延の実測値が得られる活性化パスの数に対して所定以下の割合の数になるように，解析対象とするパス遅延の実測値が得られない活性化パスを抽出するようにしてもよい。
【００５６】
また，抽出部１４による処理と，第１の解析部１５による処理とを，決定係数算出部１３により算出された第２のずれ算出モデルの決定係数が所定以下である場合に，実行するようにしてもよい。
【００５７】
解析結果出力部１６は，解析装置１０による解析結果を出力する。
【００５８】
図４は，本実施の形態による解析装置を実現するコンピュータのハードウェア構成例を示す図である。
【００５９】
図３に示す本実施の形態の解析装置１０は，例えば，ＣＰＵ（Central Processing Unit ）２，主記憶となるメモリ３，記憶装置４，通信装置５，媒体読取・書込装置６，入力装置７，出力装置８等を備えるコンピュータ１によって実現される。記憶装置４は，例えばＨＤＤ（Hard Disk Drive ）などである。媒体読取・書込装置６は，例えばＣＤ−Ｒ（Compact Disc Recordable ）ドライブやＤＶＤ−Ｒ（Digital Versatile Disc Recordable ）ドライブなどである。入力装置７は，例えばキーボード・マウスなどである。出力装置８は，例えばディスプレイ等の表示装置などである。
【００６０】
図３に示す解析装置１０および解析装置１０が備える各機能部は，コンピュータ１が備えるＣＰＵ２，メモリ３等のハードウェアと，ソフトウェアプログラムとによって実現することが可能である。コンピュータ１が実行可能なプログラムは，記憶装置４に記憶され，その実行時にメモリ３に読み出され，ＣＰＵ２により実行される。
【００６１】
コンピュータ１は，可搬型記録媒体から直接プログラムを読み取り，そのプログラムに従った処理を実行することもできる。また，コンピュータ１は，サーバコンピュータからプログラムが転送されるごとに，逐次，受け取ったプログラムに従った処理を実行することもできる。さらに，このプログラムは，コンピュータ１で読み取り可能な記録媒体に記録しておくことができる。
【００６２】
以下では，本実施の形態の解析装置１０による処理について，より具体的な例を示しながら説明を行う。
【００６３】
図５は，本実施の形態によるディレイテスト結果記憶部が記憶するデータの例を示す図である。
【００６４】
図５に示すディレイテスト結果データ１１１は，ディレイテスト結果記憶部１１０が記憶するディレイテスト結果の情報の一例を示す。ディレイテスト結果データ１１１は，フリップフロップ名，周波数等の情報を持つ。ディレイテスト結果データ１１１において，フリップフロップ名は，ディレイテストにおいて受け手ＦＦ２２０となるフリップフロップの識別情報である。周波数は，クロックの周波数を徐々に上げてディレイテストを行う過程で，フリップフロップがフェイル（fail）した周波数を示す。周波数の“−”は，フリップフロップがディレイテストで測定した周波数範囲の最大周波数でもフェイルしなかったことを示している。
【００６５】
パス遅延算出部１１は，図５に示すようなディレイテスト結果データ１１１から，ディレイテストで活性化したパスごとのパス遅延の実測値を算出する。このとき，ディレイテストでフェイルしたフリップフロップを受け手ＦＦ２２０とする活性化パスについては，パス遅延の実測値が得られるが，ディレイテストでフェイルしなかったフリップフロップを受け手ＦＦ２２０とする活性化パスについては，パス遅延の実測値が得られない。
【００６６】
図６は，本実施の形態によるパス遅延情報記憶部が記憶するデータの例を示す図である。
【００６７】
図６に示すパス遅延データ１２１は，パス遅延情報記憶部１２０が記憶する活性化パスごとのパス遅延の実測値が記録された情報の一例を示す。パス遅延データ１２１は，パス名，実測値等の情報を持つ。パス遅延データ１２１において，パス名は，活性化パスの識別情報である。実測値は，ディレイテストの結果から得られたパス遅延の実測値である。実測値の“−”は，ディレイテストの結果からパス遅延の実測値が得られなかったことを示している。
【００６８】
図７は，本実施の形態による予測値記憶部が記憶するデータの例を示す図である。
【００６９】
図７に示す予測値データ１３１は，予測値記憶部１３０が記憶する活性化パスごとのパス遅延の予測値が記録された情報の一例を示す。予測値データ１３１は，パス名，予測値等の情報を持つ。予測値データ１３１において，パス名は，活性化パスの識別情報である。予測値は，タイミング解析から得られたパス遅延の予測値である。パス遅延の予測値は，例えば，タイミング解析ツールを用いたテスト対象回路に対するタイミング解析から得られ，予測値記憶部１３０に保持される。
【００７０】
図８は，本実施の形態による特徴値記憶部が記憶するデータの例を示す図である。
【００７１】
図８に示す特徴値データ１４１は，特徴値記憶部１４０が記憶する遅延に影響する要因ごとの特徴値が記録された情報の一例を示す。特徴値データ１４１は，パス名，要因ごとの特徴値（ｆ1 ，ｆ2 ，... ，ｆm ）等の情報を持つ。特徴値データ１４１において，パス名は，活性化パスの識別情報である。要因ごとの特徴値（ｆ1 ，ｆ2 ，... ，ｆm ）は，遅延に影響する要因ごとの特徴値を示す。特徴値としては，例えば，テスト対象回路の設計データから得られた特徴値や，テスト対象回路を有する半導体チップの試作品を用いたテストで得られた特徴値などが記録される。
【００７２】
第２の解析部１２は，例えば，図６〜図８に示す各データから，パス遅延の実測値が得られる活性化パスについてのデータを取得する。第２の解析部１２は，データを取得したパス遅延の実測値が得られる活性化パスを解析対象として，上述のスピードパス解析により，第２のずれ算出モデルを求める。
【００７３】
図９は，本実施の形態によるパス遅延の実測値が得られる活性化パスのデータの例を示す図である。
【００７４】
図９に示す活性化パスごとのデータは，パス遅延の実測値が得られる活性化パスについてのデータを，図６〜図８に示す各データから抽出してまとめたものである。図６に示すパス遅延データ１２１において，実測値のデータが存在する活性化パスが，パス遅延の実測値が得られる活性化パスである。第２の解析部１２は，図９に示すようなパス遅延の実測値が得られる活性化パスのデータのみを用いて，上述のスピードパス解析を行い，第２のずれ算出モデルを求める。
【００７５】
決定係数算出部１３は，第２のずれ算出モデルについて，上記の式（２）を用いて決定係数を算出する。算出された決定係数が高い値を示す場合には，パス遅延の実測値が得られる活性化パスのデータのみから得られた第２のずれ算出モデルの信頼性は高い。算出された決定係数が低い場合には，パス遅延の実測値が得られる活性化パスのデータのみから得られた第２のずれ算出モデルの信頼性は低い。
【００７６】
上述したように，抽出部１４による処理と第１の解析部１５による処理とを，第２のずれ算出モデルの決定係数が所定の閾値以下である場合にのみ，実行するようにしてもよい。第２のずれ算出モデルの決定係数が低い場合には，より信頼性が高いずれ算出モデルを得るために，第１の解析部１５が，パス遅延の実測値が得られない活性化パスのデータも用いてずれ算出モデルを求める。
【００７７】
なお，第１の解析部１５によって求められる第１のずれ算出モデルについても，決定係数算出部１３が，上記の式（２）を用いて決定係数を算出するようにしてもよい。
【００７８】
抽出部１４は，パス遅延の実測値が得られない活性化パスから，第１の解析部１５で解析の対象とする活性化パスを抽出する。このとき，抽出部１４は，第２のずれ算出モデルを用いてパス解析の実測値を見積もった場合に，ディレイテストの結果と矛盾する活性化パスを，パス遅延の実測値が得られない活性化パスから抽出する。
【００７９】
図１０は，本実施の形態によるパス遅延の実測値が得られない活性化パスのデータの例を示す図である。
【００８０】
図１０に示す活性化パスごとのデータは，パス遅延の実測値が得られない活性化パスについてのデータを，図６〜図８に示す各データから抽出してまとめたものである。図６に示すパス遅延データ１２１において，実測値のデータが存在しない活性化パスが，パス遅延の実測値が得られない活性化パスである。抽出部１４は，図１０に示すようなパス遅延の実測値が得られない活性化パスから，第１の解析部１５による解析の対象となる活性化パスを抽出する。
【００８１】
図１０に示す例において，解析対象が“×”の活性化パスは，抽出部１４が抽出しなかったパスを示す。また，図１０に示す例において，解析対象が“○”の活性化パスは，抽出部１４が抽出した活性化パスを示す。
【００８２】
例えば，抽出部１４は，図１０に示すパス遅延の実測値が得られない活性化パスｂについて，第２のずれ算出モデル式に，要素ごとの特徴値ｆ1 （ｂ）＝１，ｆ2 （ｂ）＝２，... ，ｆm （ｂ）＝−１を代入する。この計算によって，第２のずれ算出モデル式から算出される活性化パスｂのパス遅延のずれの値が得られる。
【００８３】
パス遅延のずれ＝実測値−予測値の関係から，パス遅延の実測値を見積もったパス遅延の見積もり値は，
見積もり値＝第２のずれ算出モデル式から算出されるずれの値＋予測値
となる。例えば，活性化パスｂのパス遅延の予測値が４２０［ｐｓ］であり，第２のずれ算出モデル式から算出されるパス遅延のずれの値が５［ｐｓ］であれば，パス遅延の見積もり値は４２５［ｐｓ］となる。
【００８４】
ここで，ディレイテストで測定した最大周波数が２．２［ＧＨｚ］であったとすると，ディレイテストで測定した最大周波数に対応する遅延の値は，約４５４［ｐｓ］となる。図示はされていないが，ディレイテストで測定した最大周波数は，例えば情報記憶部１００に保持されている。活性化パスｂのパス遅延の見積もり値は４２５［ｐｓ］であり，ディレイテストで測定した最大周波数に対応する遅延の値約４５４［ｐｓ］以下である。このことは，ディレイテストの結果から活性化パスｂの実測値が得られなかったことに矛盾しない。抽出部１４は，活性化パスｂを，第１の解析部１５による解析の対象として抽出しない。
【００８５】
抽出部１４は，図１０に示すパス遅延の実測値が得られない活性化パスｄについて，同様に，パス遅延の見積もり値を算出し，４８９［ｐｓ］が得られたものとする。活性化パスｄのパス遅延の見積もり値は４８９［ｐｓ］は，ディレイテストで測定した最大周波数に対応する遅延の値約４５４［ｐｓ］を超えている。このことは，ディレイテストの結果から活性化パスｄの実測値が得られなかったことと矛盾する。
【００８６】
活性化パスｄの例のように，第２のずれ算出モデルから求められるパス遅延の見積もり値がディレイテストの結果に矛盾する場合には，第２の解析部１２によるスピードパス解析で得られる第２のずれ算出モデルの精度に問題がある可能性がある。抽出部１４は，パス遅延の見積もり値がディレイテストの結果に矛盾する活性化パスｄを，第１の解析部１５による解析の対象として抽出する。
【００８７】
このように，第２の解析部１２による解析で得られる第２のずれ算出モデルで矛盾する，パス遅延の実測値が得られない活性化パスを第１の解析部１５による解析の対象とすることで，第１の解析部１５による解析で得られる第１のずれ算出モデルの精度の向上が図れる。
【００８８】
なお，抽出部１４で抽出する活性化パスを，さらに限定するように設計することで，スピードパス解析の精度の向上を図ることも可能である。
【００８９】
例えば，抽出部１４が，パス遅延の見積もり値がディレイテストで測定した最大周波数に対応する遅延の値より大きく，かつパス遅延の予測値が所定の閾値より大きい，パス遅延の実測値が得られない活性化パスを抽出することも可能である。
【００９０】
第１の解析部１５は，パス遅延の実測値が得られない活性化パスについては，ディレイテストで測定した最大周波数に対応する遅延の値を仮の実測値として，解析を行う。このとき，解析対象となったパス遅延の実測値が得られない活性化パスの真の実測値と仮の実測値との差が大きいと，解析の精度が下がってしまう。パス遅延の予測値が小さいパスは，真のパス遅延の実測値も小さい可能性が高い。抽出する活性化パスのパス遅延の予測値に閾値を設けて，パス遅延の予測値が小さい活性化パスを解析対象として抽出しないことで，スピードパス解析の精度の向上が図れる。
【００９１】
また，例えば，抽出部１４が，解析対象とするパス遅延の実測値が得られない活性化パスの数が，パス遅延の実測値が得られる活性化パスの数に対して所定の閾値以下の割合になるように，パス遅延の実測値が得られない活性化パスを抽出することも可能である。ことのとき，例えば，抽出部１４は，パス遅延の見積もり値が大きい活性化パスから優先的に抽出する。
【００９２】
真の実測値が分かっている活性化パスの数に対して，真の実測値が分からない活性化パスの数が多くなると，第１の解析部１５による解析の精度が下がってしまう可能性がある。解析対象とするパス遅延の実測値が得られない活性化パスの数を抑えることで，スピードパス解析の精度の向上が図れる。
【００９３】
第１の解析部１５は，例えば，図６〜図８に示す各データから，パス遅延の実測値が得られる活性化パスについてのデータを取得する。第１の解析部１５は，パス遅延の実測値が得られる活性化パスと，抽出部１４により抽出されたパス遅延の実測値が得られない活性化パスとを解析対象として，上述のスピードパス解析により，第１のずれ算出モデルを求める。このとき，第１の解析部１５は，パス遅延の実測値が得られない活性化パスについては，ディレイテストで測定した最大周波数に対応する遅延の値をパス遅延の実測値と仮定して，解析を行う。
【００９４】
例えば，第１の解析部１５は，図９に示すパス遅延の実測値が得られる活性化パスのデータと，図１０に示すパス遅延の実測値が得られない活性化パスのうち解析対象とされた活性化パスのデータとを用いて，上述のスピードパス解析を行う。このとき，第１の解析部１５は，図１０に示すパス遅延の実測値が得られない活性化パスについては，パス遅延の実測値の代わりとして，ディレイテストで測定した最大周波数に対応する遅延の値を用いる。
【００９５】
例えば，ディレイテストで測定した最大周波数が２．２［ＧＨｚ］であったものとする。このとき，第１の解析部１５は，図１０に示す活性化パスｄについては，ディレイテストで測定した最大周波数に対応する遅延の値４５４［ｐｓ］を，パス遅延の実測値の代わりとして用いて解析を行う。
【００９６】
第１の解析部１５による解析では，パス遅延の実測値が得られる活性化パスのみを解析対象とした第２の解析部１２による解析と比べて，解析対象の活性化パスの数が多くなるため，データマイニングとしての精度が高くなる。これにより，第１の解析部１５によるスピードパス解析の精度を向上させることが可能となり，得られる第１のずれ算出モデルの信頼性を向上させることが可能となる。
【００９７】
解析結果出力部１６は，解析結果を，例えば表示装置などに出力する。解析結果出力部１６により出力される解析結果には，例えば，第２のずれ算出モデルの情報や，第１のずれ算出モデルの情報，各ずれ算出モデルの決定係数などが含まれる。
【００９８】
図１１は，本実施の形態による解析結果の出力の例を示す図である。
【００９９】
図１１（Ａ）は，第２のずれ算出モデルにおける要因ごとの重みｗが提示されるグラフの例を示す。また，図１１（Ｂ）は，第１のずれ算出モデルにおける要因ごとの重みｗが提示されるグラフの例を示す。図１１（Ａ），図１１（Ｂ）に示す解析結果のグラフの例では，各要因ｆ1 ，ｆ2 ，... ，ｆm ごとの重みｗ1 ，ｗ2 ，... ，ｗm が，最大の重みを１００として正規化されたグラフで示されている。
【０１００】
本実施の形態の解析装置１０により得られる第１のずれ算出モデルのグラフを示す図１１（Ｂ）では，ｆ1 とｆ2 の要因の重みが高い値を示している。このとき，例えば，ｆ1 とｆ2 の要因が，パス遅延のずれを生む要因である可能性が高いと判断する。
【０１０１】
また，本実施の形態では，例えば図１１に示すような２つのずれ算出モデルのグラフを比較して，パス遅延の実測値と予測値とのずれを生む要因の特定を行うことも可能である。例えば，図１１（Ａ）のグラフと図１１（Ｂ）のグラフとを比べると，ｆ1 の要因の重みが双方のグラフで高い値を示している。このとき，例えば，第２のずれ算出モデルでも第１のずれ算出モデルでも重みの値が高くなったｆ1 の要因が，パス遅延のずれを生む要因である可能性が高いと判断する。また，例えば，ｆ2 とｆ4 の要因は，図１１（Ａ）のグラフと図１１（Ｂ）のグラフとで大きく異なっている。このとき，例えば，ｆ2 とｆ4 の要因が，パス遅延のずれを生む要因として注意が必要と判断する。
【０１０２】
なお，このようなパス遅延のずれを生む要因の特定は，表示装置の画面に出力された解析結果からユーザが行ってもよいし，コンピュータの処理で行ってもよい。
【０１０３】
以下，図１２〜図１５に示すフローチャートを用いて，本実施の形態の解析装置１０によるパス遅延の実測値と予測値とのずれを生む要因の解析の流れの例を説明する。
【０１０４】
図１２は，本実施の形態の解析装置による解析処理フローチャートである。
【０１０５】
解析装置１０において，第２の解析部１２は，パス遅延の実測値が得られる活性化パスについて解析を行い，要因ごとの特徴値からパス遅延の実測値と予測値とのずれを算出する第２のずれ算出モデルを求める処理を行う（ステップＳ１０）。第２のずれ算出モデルを求める処理の詳細については，後述する。
【０１０６】
決定係数算出部１３は，第２のずれ算出モデルについて，決定係数を算出する（ステップＳ１１）。解析装置１０は，第２のずれ算出モデルの決定係数が所定値以上であるかを判定する（ステップＳ１２）。
【０１０７】
第２のずれ算出モデルの決定係数が所定値以上であれば（ステップＳ１２のＹＥＳ），解析結果出力部１６は，解析結果を出力し（ステップＳ１５），処理を終了する。ここで出力される解析結果は，例えば第２のずれ算出モデルの情報や，第２のずれ算出モデルの決定係数などである。
【０１０８】
第２のずれ算出モデルの決定係数が所定値以上でなければ（ステップＳ１２のＮＯ），抽出部１４は，パス遅延の実測値が得られない活性化パスから，解析対象とする活性化パスを抽出する抽出処理を行う（ステップＳ１３）。抽出処理の詳細については，後述する。
【０１０９】
第１の解析部１５は，パス遅延の実測値が得られる活性化パスと，抽出されたパス遅延の実測値が得られない活性化パスとについて解析を行い，要因ごとの特徴値からパス遅延の実測値と予測値とのずれを算出する第１のずれ算出モデルを求める処理を行う（ステップＳ１４）。第１のずれ算出モデルを求める処理の詳細については，後述する。
【０１１０】
解析結果出力部１６は，解析結果を出力し（ステップＳ１５），処理を終了する。ここで出力される解析結果は，例えば第１のずれ算出モデルの情報などである。解析結果出力部１６が，第１のずれ算出モデルの情報と一緒に第２のずれ算出モデルの情報を出力してもよい。
【０１１１】
図１３は，本実施の形態の第２の解析部による第２のずれ算出モデルを求める処理フローチャートである。
【０１１２】
第２の解析部１２は，パス遅延の実測値が得られる活性化パスについて，パス遅延情報記憶部１２０から，パス遅延の実測値を取得する（ステップＳ２０）。また，第２の解析部１２は，パス遅延の実測値が得られる活性化パスについて，予測値記憶部１３０から，パス遅延の予測値を取得する（ステップＳ２１）。第２の解析部１２は，パス遅延の実測値が得られる活性化パスについて，取得されたパス遅延の実測値と，取得されたパス遅延の予測値とから，パス遅延のずれを算出する（ステップＳ２２）。
【０１１３】
第２の解析部１２は，パス遅延の実測値が得られる活性化パスについて，特徴値記憶部１４０から，遅延に影響する要因ごとの特徴値を取得する（ステップＳ２３）。第２の解析部１２は，パス遅延の実測値が得られる活性化パスごとに，取得した要因ごとの特徴値をベクトル化する（ステップＳ２４）。ここでは，コンピュータ処理でスピードパス解析を行うためのベクトル化が行われる。解析対象となる活性化パスごと，要因ごとの特徴値のベクトル化は，例えば，
パスａ＝（２，０，... １），パスｃ＝（３，１，... ，−２），...
となる。なお，このときの特徴値は，取得された値をそのまま使用してもよいし，正規化して使用してもよい。
【０１１４】
第２の解析部１２は，パス遅延のずれを要因ごとの特徴値で説明する回帰式を解いて，要因ごとの重みｗを算出する（ステップＳ２５）。
【０１１５】
図１４は，本実施の形態の抽出部による抽出処理フローチャートである。
【０１１６】
抽出部１４は，パス遅延の実測値が得られない活性化パスを１つ選択する（ステップＳ３０）。
【０１１７】
抽出部１４は，選択された活性化パスについて，特徴値記憶部１４０から，遅延に影響する要因ごとの特徴値を取得する（ステップＳ３１）。抽出部１４は，第２のずれ算出モデル式に取得された要因ごとの特徴値を代入し，パス遅延のずれを算出する（ステップＳ３２）。また，抽出部１４は，選択された活性化パスについて，予測値記憶部１３０から，パス遅延の予測値を取得する（ステップＳ３３）。
【０１１８】
抽出部１４は，算出されたパス遅延のずれと，取得されたパス遅延の予測値とから，パス遅延の見積もり値を算出する（ステップＳ３４）。抽出部１４は，算出された見積もり値が，ディレイテストで測定した最大周波数に対応する遅延の値より大きいかを判定する（ステップＳ３５）。
【０１１９】
算出された見積もり値が最大周波数に対応する遅延の値より大きくなければ（ステップＳ３５のＮＯ），抽出部１４は，ステップＳ３０の処理に戻って，次のパス遅延の実測値が得られない活性化パスの処理に移る。このときの活性化パスは，第１の解析部１５による解析の対象として抽出されない。
【０１２０】
算出された見積もり値が最大周波数に対応する遅延の値より大きければ（ステップＳ３５のＹＥＳ），抽出部１４は，選択された活性化パスを，第１の解析部１５による解析の対象として抽出する（ステップＳ３６）。
【０１２１】
抽出部１４は，パス遅延の実測値が得られないすべての活性化パスについての処理が終了したかを判定する（ステップＳ３７）。パス遅延の実測値が得られないすべての活性化パスについての処理が終了していなければ（ステップＳ３７のＮＯ），抽出部１４は，ステップＳ３０の処理に戻って，次のパス遅延の実測値が得られない活性化パスの処理に移る。パス遅延の実測値が得られないすべての活性化パスについての処理が終了していれば（ステップＳ３７のＹＥＳ），抽出部１４は，処理を終了する。
【０１２２】
図１５は，本実施の形態の第１の解析部による第１のずれ算出モデルを求める処理フローチャートである。
【０１２３】
第１の解析部１５は，パス遅延の実測値が得られる活性化パスについて，パス遅延情報記憶部１２０から，パス遅延の実測値を取得する（ステップＳ４０）。また，第１の解析部１５は，予測値記憶部１３０から，パス遅延の予測値を取得する（ステップＳ４１）。
【０１２４】
第１の解析部１５は，パス遅延の実測値が得られる活性化パスについて，取得されたパス遅延の実測値と，取得されたパス遅延の予測値とから，パス遅延のずれを算出する（ステップＳ４２）。また，第１の解析部１５は，パス遅延の実測値が得られない活性化パスから抽出された活性化パスについて，ディレイテストで測定した最大周波数に対応する遅延の値と，取得されたパス遅延の予測値とから，パス遅延のずれを算出する（ステップＳ４３）。
【０１２５】
第１の解析部１５は，特徴値記憶部１４０から，遅延に影響する要因ごとの特徴値を取得する（ステップＳ４４）。第１の解析部１５は，解析の対象となる活性化パスごとに，取得した要因ごとの特徴値をベクトル化する（ステップＳ４５）。第１の解析部１５は，パス遅延のずれを要因ごとの特徴値で説明する回帰式を解いて，要因ごとの重みｗを算出する（ステップＳ４６）。
【０１２６】
以上，本実施の形態について説明したが，本発明はその主旨の範囲において種々の変形が可能であることは当然である。
【０１２７】
以上の本実施の形態に関し，さらに以下の付記を開示する。
【０１２８】
（付記１）
コンピュータに，
テスト対象回路に対するディレイテストの結果からパス遅延の実測値が得られる活性化パスについて，記憶部から，前記パス遅延の実測値を取得し，
前記記憶部から，前記テスト対象回路に対するタイミング解析により得られるパス遅延の予測値を取得し，
前記記憶部から，遅延に影響する要因ごとの特徴値を取得し，
前記パス遅延の予測値と，前記要因ごとの特徴値と，前記パス遅延の実測値が得られる活性化パスについては前記パス遅延の実測値または前記パス遅延の実測値が得られない活性化パスについては前記ディレイテストで測定した最大周波数に対応する遅延の値とを用いて，前記要因ごとの特徴値からパス遅延の実測値と予測値とのずれを算出する第１のずれ算出モデルを求める
処理を実行させるための解析プログラム。
【０１２９】
（付記２）
前記コンピュータに，さらに，
前記パス遅延の実測値が得られる活性化パスについて，前記パス遅延の実測値と，前記パス遅延の予測値と，前記要因ごとの特徴値とを用いて，前記要因ごとの特徴値からパス遅延の実測値と予測値とのずれを算出する第２のずれ算出モデルを求め，
前記パス遅延の実測値が得られない活性化パスについて，前記パス遅延の予測値と，前記第２のずれ算出モデルに対して前記要因ごとの特徴値を入力して得られるパス遅延のずれとから，パス遅延の見積もり値を算出して，前記パス遅延の見積もり値が，前記ディレイテストで測定した最大周波数に対応する遅延の値より大きい活性化パスを抽出する処理を実行させ，
前記第１のずれ算出モデルを求める処理では，前記パス遅延の実測値が得られない活性化パスを，前記活性化パスを抽出する処理で抽出された活性化パスに限定する
ことを特徴とする付記１に記載の解析プログラム。
【０１３０】
（付記３）
前記コンピュータに，さらに，前記第２のずれ算出モデルについての決定係数を算出する処理を実行させ，
前記活性化パスを抽出する処理では，前記決定係数が所定以下である場合に，前記活性化パスを抽出し，
前記第１のずれ算出モデルを求める処理では，前記決定係数が所定以下である場合に，前記第１のずれ算出モデルを求める
ことを特徴とする付記２に記載の解析プログラム。
【０１３１】
（付記４）
前記活性化パスを抽出する処理では，前記パス遅延の見積もり値が前記ディレイテストで測定した最大周波数に対応する遅延の値より大きく，かつ前記パス遅延の予測値が所定値より大きい活性化パスを抽出する
ことを特徴とする付記２または付記３に記載の解析プログラム。
【０１３２】
（付記５）
前記活性化パスを抽出する処理では，前記パス遅延の見積もり値が前記ディレイテストで測定した最大周波数に対応する遅延の値より大きい活性化パスを，前記パス遅延の実測値が得られる活性化パスの数に対して所定以下の割合の数になるように抽出する
ことを特徴とする付記２または付記３に記載の解析プログラム。
【０１３３】
（付記６）
テスト対象回路に対するディレイテストの結果から得られるパス遅延の実測値と，前記テスト対象回路に対するタイミング解析により得られるパス遅延の予測値と，遅延に影響する要因ごとの特徴値とを記憶する情報記憶部と，
前記情報記憶部から，前記パス遅延の実測値と，前記パス遅延の予測値と，前記要因ごとの特徴値を取得し，前記パス遅延の予測値と，前記要因ごとの特徴値と，前記パス遅延の実測値が得られる活性化パスについては前記パス遅延の実測値または前記パス遅延の実測値が得られない活性化パスについては前記ディレイテストで測定した最大周波数に対応する遅延の値とを用いて，前記要因ごとの特徴値からパス遅延の実測値と予測値とのずれを算出する第１のずれ算出モデルを求める第１の解析部とを備える
ことを特徴とする解析装置。
【０１３４】
（付記７）
前記パス遅延の実測値が得られる活性化パスについて，前記パス遅延の実測値と，前記パス遅延の予測値と，前記要因ごとの特徴値とを用いて，前記要因ごとの特徴値からパス遅延の実測値と予測値とのずれを算出する第２のずれ算出モデルを求める第２の解析部と，
前記パス遅延の実測値が得られない活性化パスについて，前記パス遅延の予測値と，前記第２のずれ算出モデルに対して前記要因ごとの特徴値を入力して得られるパス遅延のずれとから，パス遅延の見積もり値を算出して，前記パス遅延の見積もり値が，前記ディレイテストで測定した最大周波数に対応する遅延の値より大きい活性化パスを抽出する抽出部とを備え，
前記第１の解析部は，前記パス遅延の実測値が得られない活性化パスを，前記抽出部で抽出された活性化パスに限定する
ことを特徴とする付記６に記載の解析装置。
【０１３５】
（付記８）
前記第２のずれ算出モデルについての決定係数を算出する決定係数算出部を備え，
前記抽出部は，前記決定係数が所定以下である場合に，前記活性化パスを抽出し，
前記第１の解析部は，前記決定係数が所定以下である場合に，前記第１のずれ算出モデルを求める
ことを特徴とする付記７に記載の解析装置。
【０１３６】
（付記９）
前記抽出部は，前記パス遅延の見積もり値が前記ディレイテストで測定した最大周波数に対応する遅延の値より大きく，かつ前記パス遅延の予測値が所定値より大きい活性化パスを抽出する
ことを特徴とする付記７または付記８に記載の解析装置。
【０１３７】
（付記１０）
前記抽出部は，前記パス遅延の見積もり値が前記ディレイテストで測定した最大周波数に対応する遅延の値より大きい活性化パスを，前記パス遅延の実測値が得られる活性化パスの数に対して所定以下の割合の数になるように抽出する
ことを特徴とする付記７または付記８に記載の解析装置。
【０１３８】
（付記１１）
コンピュータが，
テスト対象回路に対するディレイテストの結果からパス遅延の実測値が得られる活性化パスについて，記憶部から，前記パス遅延の実測値を取得し，
前記記憶部から，前記テスト対象回路に対するタイミング解析により得られるパス遅延の予測値を取得し，
前記記憶部から，遅延に影響する要因ごとの特徴値を取得し，
前記パス遅延の予測値と，前記要因ごとの特徴値と，前記パス遅延の実測値が得られる活性化パスについては前記パス遅延の実測値または前記パス遅延の実測値が得られない活性化パスについては前記ディレイテストで測定した最大周波数に対応する遅延の値とを用いて，前記要因ごとの特徴値からパス遅延の実測値と予測値とのずれを算出する第１のずれ算出モデルを求める過程を実行する
ことを特徴とする解析方法。
【０１３９】
（付記１２）
前記コンピュータが，さらに，
前記パス遅延の実測値が得られる活性化パスについて，前記パス遅延の実測値と，前記パス遅延の予測値と，前記要因ごとの特徴値とを用いて，前記要因ごとの特徴値からパス遅延の実測値と予測値とのずれを算出する第２のずれ算出モデルを求め，
前記パス遅延の実測値が得られない活性化パスについて，前記パス遅延の予測値と，前記第２のずれ算出モデルに対して前記要因ごとの特徴値を入力して得られるパス遅延のずれとから，パス遅延の見積もり値を算出して，前記パス遅延の見積もり値が，前記ディレイテストで測定した最大周波数に対応する遅延の値より大きい活性化パスを抽出する過程を実行し，
前記第１のずれ算出モデルを求める過程では，前記パス遅延の実測値が得られない活性化パスを，前記活性化パスを抽出する処理で抽出された活性化パスに限定する
ことを特徴とする付記１１に記載の解析方法。
【０１４０】
（付記１３）
前記コンピュータが，さらに，前記第２のずれ算出モデルについての決定係数を算出する過程を実行し，
前記活性化パスを抽出する過程では，前記決定係数が所定以下である場合に，前記活性化パスを抽出し，
前記第１のずれ算出モデルを求める過程では，前記決定係数が所定以下である場合に，前記第１のずれ算出モデルを求める
ことを特徴とする付記１２に記載の解析方法。
【０１４１】
（付記１４）
前記活性化パスを抽出する過程では，前記パス遅延の見積もり値が前記ディレイテストで測定した最大周波数に対応する遅延の値より大きく，かつ前記パス遅延の予測値が所定値より大きい活性化パスを抽出する
ことを特徴とする付記１２または付記１３に記載の解析方法。
【０１４２】
（付記１５）
前記活性化パスを抽出する過程では，前記パス遅延の見積もり値が前記ディレイテストで測定した最大周波数に対応する遅延の値より大きい活性化パスを，前記パス遅延の実測値が得られる活性化パスの数に対して所定以下の割合の数になるように抽出する
ことを特徴とする付記１２または付記１３に記載の解析方法。
【符号の説明】
【０１４３】
１０ 解析装置
１１ パス遅延算出部
１２ 第２の解析部
１３ 決定係数算出部
１４ 抽出部
１５ 第１の解析部
１６ 解析結果出力部
１００ 情報記憶部
１１０ ディレイテスト結果記憶部
１２０ パス遅延情報記憶部
１３０ 予測値記憶部
１４０ 特徴値記憶部
１５０ 第２のずれ算出モデル記憶部
１６０ 第１のずれ算出モデル記憶部
【特許請求の範囲】
【請求項１】
コンピュータに，
テスト対象回路に対するディレイテストの結果からパス遅延の実測値が得られる活性化パスについて，記憶部から，前記パス遅延の実測値を取得し，
前記記憶部から，前記テスト対象回路に対するタイミング解析により得られるパス遅延の予測値を取得し，
前記記憶部から，遅延に影響する要因ごとの特徴値を取得し，
前記パス遅延の予測値と，前記要因ごとの特徴値と，前記パス遅延の実測値が得られる活性化パスについては前記パス遅延の実測値または前記パス遅延の実測値が得られない活性化パスについては前記ディレイテストで測定した最大周波数に対応する遅延の値とを用いて，前記要因ごとの特徴値からパス遅延の実測値と予測値とのずれを算出する第１のずれ算出モデルを求める
処理を実行させるための解析プログラム。
【請求項２】
前記コンピュータに，さらに，
前記パス遅延の実測値が得られる活性化パスについて，前記パス遅延の実測値と，前記パス遅延の予測値と，前記要因ごとの特徴値とを用いて，前記要因ごとの特徴値からパス遅延の実測値と予測値とのずれを算出する第２のずれ算出モデルを求め，
前記パス遅延の実測値が得られない活性化パスについて，前記パス遅延の予測値と，前記第２のずれ算出モデルに対して前記要因ごとの特徴値を入力して得られるパス遅延のずれとから，パス遅延の見積もり値を算出して，前記パス遅延の見積もり値が，前記ディレイテストで測定した最大周波数に対応する遅延の値より大きい活性化パスを抽出する処理を実行させ，
前記第１のずれ算出モデルを求める処理では，前記パス遅延の実測値が得られない活性化パスを，前記活性化パスを抽出する処理で抽出された活性化パスに限定する
ことを特徴とする請求項１に記載の解析プログラム。
【請求項３】
前記コンピュータに，さらに，前記第２のずれ算出モデルについての決定係数を算出する処理を実行させ，
前記活性化パスを抽出する処理では，前記決定係数が所定以下である場合に，前記活性化パスを抽出し，
前記第１のずれ算出モデルを求める処理では，前記決定係数が所定以下である場合に，前記第１のずれ算出モデルを求める
ことを特徴とする請求項２に記載の解析プログラム。
【請求項４】
前記活性化パスを抽出する処理では，前記パス遅延の見積もり値が前記ディレイテストで測定した最大周波数に対応する遅延の値より大きく，かつ前記パス遅延の予測値が所定値より大きい活性化パスを抽出する
ことを特徴とする請求項２または請求項３に記載の解析プログラム。
【請求項５】
前記活性化パスを抽出する処理では，前記パス遅延の見積もり値が前記ディレイテストで測定した最大周波数に対応する遅延の値より大きい活性化パスを，前記パス遅延の実測値が得られる活性化パスの数に対して所定以下の割合の数になるように抽出する
ことを特徴とする請求項２または請求項３に記載の解析プログラム。
【請求項６】
テスト対象回路に対するディレイテストの結果から得られるパス遅延の実測値と，前記テスト対象回路に対するタイミング解析により得られるパス遅延の予測値と，遅延に影響する要因ごとの特徴値とを記憶する情報記憶部と，
前記情報記憶部から，前記パス遅延の実測値と，前記パス遅延の予測値と，前記要因ごとの特徴値を取得し，前記パス遅延の予測値と，前記要因ごとの特徴値と，前記パス遅延の実測値が得られる活性化パスについては前記パス遅延の実測値または前記パス遅延の実測値が得られない活性化パスについては前記ディレイテストで測定した最大周波数に対応する遅延の値とを用いて，前記要因ごとの特徴値からパス遅延の実測値と予測値とのずれを算出する第１のずれ算出モデルを求める第１の解析部とを備える
ことを特徴とする解析装置。
【請求項７】
コンピュータが，
テスト対象回路に対するディレイテストの結果からパス遅延の実測値が得られる活性化パスについて，記憶部から，前記パス遅延の実測値を取得し，
前記記憶部から，前記テスト対象回路に対するタイミング解析により得られるパス遅延の予測値を取得し，
前記記憶部から，遅延に影響する要因ごとの特徴値を取得し，
前記パス遅延の予測値と，前記要因ごとの特徴値と，前記パス遅延の実測値が得られる活性化パスについては前記パス遅延の実測値または前記パス遅延の実測値が得られない活性化パスについては前記ディレイテストで測定した最大周波数に対応する遅延の値とを用いて，前記要因ごとの特徴値からパス遅延の実測値と予測値とのずれを算出する第１のずれ算出モデルを求める過程を実行する
ことを特徴とする解析方法。
【請求項１】
コンピュータに，
テスト対象回路に対するディレイテストの結果からパス遅延の実測値が得られる活性化パスについて，記憶部から，前記パス遅延の実測値を取得し，
前記記憶部から，前記テスト対象回路に対するタイミング解析により得られるパス遅延の予測値を取得し，
前記記憶部から，遅延に影響する要因ごとの特徴値を取得し，
前記パス遅延の予測値と，前記要因ごとの特徴値と，前記パス遅延の実測値が得られる活性化パスについては前記パス遅延の実測値または前記パス遅延の実測値が得られない活性化パスについては前記ディレイテストで測定した最大周波数に対応する遅延の値とを用いて，前記要因ごとの特徴値からパス遅延の実測値と予測値とのずれを算出する第１のずれ算出モデルを求める
処理を実行させるための解析プログラム。
【請求項２】
前記コンピュータに，さらに，
前記パス遅延の実測値が得られる活性化パスについて，前記パス遅延の実測値と，前記パス遅延の予測値と，前記要因ごとの特徴値とを用いて，前記要因ごとの特徴値からパス遅延の実測値と予測値とのずれを算出する第２のずれ算出モデルを求め，
前記パス遅延の実測値が得られない活性化パスについて，前記パス遅延の予測値と，前記第２のずれ算出モデルに対して前記要因ごとの特徴値を入力して得られるパス遅延のずれとから，パス遅延の見積もり値を算出して，前記パス遅延の見積もり値が，前記ディレイテストで測定した最大周波数に対応する遅延の値より大きい活性化パスを抽出する処理を実行させ，
前記第１のずれ算出モデルを求める処理では，前記パス遅延の実測値が得られない活性化パスを，前記活性化パスを抽出する処理で抽出された活性化パスに限定する
ことを特徴とする請求項１に記載の解析プログラム。
【請求項３】
前記コンピュータに，さらに，前記第２のずれ算出モデルについての決定係数を算出する処理を実行させ，
前記活性化パスを抽出する処理では，前記決定係数が所定以下である場合に，前記活性化パスを抽出し，
前記第１のずれ算出モデルを求める処理では，前記決定係数が所定以下である場合に，前記第１のずれ算出モデルを求める
ことを特徴とする請求項２に記載の解析プログラム。
【請求項４】
前記活性化パスを抽出する処理では，前記パス遅延の見積もり値が前記ディレイテストで測定した最大周波数に対応する遅延の値より大きく，かつ前記パス遅延の予測値が所定値より大きい活性化パスを抽出する
ことを特徴とする請求項２または請求項３に記載の解析プログラム。
【請求項５】
前記活性化パスを抽出する処理では，前記パス遅延の見積もり値が前記ディレイテストで測定した最大周波数に対応する遅延の値より大きい活性化パスを，前記パス遅延の実測値が得られる活性化パスの数に対して所定以下の割合の数になるように抽出する
ことを特徴とする請求項２または請求項３に記載の解析プログラム。
【請求項６】
テスト対象回路に対するディレイテストの結果から得られるパス遅延の実測値と，前記テスト対象回路に対するタイミング解析により得られるパス遅延の予測値と，遅延に影響する要因ごとの特徴値とを記憶する情報記憶部と，
前記情報記憶部から，前記パス遅延の実測値と，前記パス遅延の予測値と，前記要因ごとの特徴値を取得し，前記パス遅延の予測値と，前記要因ごとの特徴値と，前記パス遅延の実測値が得られる活性化パスについては前記パス遅延の実測値または前記パス遅延の実測値が得られない活性化パスについては前記ディレイテストで測定した最大周波数に対応する遅延の値とを用いて，前記要因ごとの特徴値からパス遅延の実測値と予測値とのずれを算出する第１のずれ算出モデルを求める第１の解析部とを備える
ことを特徴とする解析装置。
【請求項７】
コンピュータが，
テスト対象回路に対するディレイテストの結果からパス遅延の実測値が得られる活性化パスについて，記憶部から，前記パス遅延の実測値を取得し，
前記記憶部から，前記テスト対象回路に対するタイミング解析により得られるパス遅延の予測値を取得し，
前記記憶部から，遅延に影響する要因ごとの特徴値を取得し，
前記パス遅延の予測値と，前記要因ごとの特徴値と，前記パス遅延の実測値が得られる活性化パスについては前記パス遅延の実測値または前記パス遅延の実測値が得られない活性化パスについては前記ディレイテストで測定した最大周波数に対応する遅延の値とを用いて，前記要因ごとの特徴値からパス遅延の実測値と予測値とのずれを算出する第１のずれ算出モデルを求める過程を実行する
ことを特徴とする解析方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２０１２−２５１８４５（Ｐ２０１２−２５１８４５Ａ）
【公開日】平成２４年１２月２０日（２０１２．１２．２０）
【国際特許分類】
【出願番号】特願２０１１−１２４０１６（Ｐ２０１１−１２４０１６）
【出願日】平成２３年６月２日（２０１１．６．２）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２４年１２月２０日（２０１２．１２．２０）
【国際特許分類】
【出願日】平成２３年６月２日（２０１１．６．２）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]