計時装置
【課題】複数の時間を測定することが可能な計時装置を提供する。
【解決手段】この時間デジタル変換装置は、スタート信号STAを出力するクロック発生回路3と、スタート信号STAが出力されてからストップ信号ST1〜ST4が入力されるまでそれぞれ時間信号TM1〜TM4を「H」レベルにする時間信号発生回路4と、それぞれ時間信号TM1〜TM4が「H」レベルにされた時間を測定する計時回路5〜8とを備える。したがって、スタート信号STAを出力してからストップ信号ST1〜ST4が入力されるまでの4個の時間を測定できる。
【解決手段】この時間デジタル変換装置は、スタート信号STAを出力するクロック発生回路3と、スタート信号STAが出力されてからストップ信号ST1〜ST4が入力されるまでそれぞれ時間信号TM1〜TM4を「H」レベルにする時間信号発生回路4と、それぞれ時間信号TM1〜TM4が「H」レベルにされた時間を測定する計時回路5〜8とを備える。したがって、スタート信号STAを出力してからストップ信号ST1〜ST4が入力されるまでの4個の時間を測定できる。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は計時装置に関し、特に、時間を測定する計時装置に関する。
【背景技術】
【0002】
従来より、試料表面にパルス状の荷電粒子を照射して原子を放出させ、その原子が検出器に到達するまでの飛行時間を測定し、その飛行時間から原子の質量を求める質量分析装置が知られている(たとえば、特許文献1参照)。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2002−203510号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
このような質量分析装置には、試料表面に荷電粒子を照射してから原子が検出器に到達するまでの飛行時間を測定する計時装置が設けられている。しかし、従来の計時装置では、複数の原子が異なるタイミングで検出器に到達した場合でも、検出器に最初に到達した1個の原子の飛行時間しか測定することができなかった。このため、試料の成分を分析するためには、多数回の荷電粒子照射および飛行時間の測定を行なう必要があり、分析時間が長くなると言う問題があった。
【0005】
それゆえに、この発明の主たる目的は、複数の時間を測定することが可能な計時装置を提供することである。
【課題を解決するための手段】
【0006】
この発明に係る計時装置は、スタート信号を出力する第1の信号発生回路と、第1の信号発生回路からスタート信号が出力された後にN個(ただし、Nは2以上の整数である)のストップ信号が順次入力される入力端子と、スタート信号に応答してN個の時間信号を第1の論理レベルにし、入力端子を介して入力されたN個のストップ信号に応答してそれぞれN個の時間信号を第2の論理レベルにする第2の信号発生回路と、それぞれN個の時間信号に対応して設けられ、各々が、対応の時間信号が第1の論理レベルにされてから第2の論理レベルにされるまでの時間を測定するN個の計時回路とを備えたものである。
【0007】
好ましくは、第2の信号発生回路は、直列接続されたN個のフリップフロップを含む。各フリップフロップは、スタート信号に応答して第1の論理レベルをデータ出力端子に出力する。初段のフリップフロップのデータ入力端子は第2の論理レベルを受ける。各フリップフロップは、1つのストップ信号が入力される毎に、データ入力端子の論理レベルを取り込んでデータ出力端子に出力する。N個の時間信号は、それぞれN個のフリップフロップの出力信号である。
【0008】
また好ましくは、さらに、クロック信号を発生する第3の信号発生回路を備える。各計時回路は、対応の時間信号が第1の論理レベルにされたことに応じてクロック信号のパルス数のカウントを開始し、対応の時間信号が第2の論理レベルにされたことに応じてクロック信号のパルス数のカウントを停止し、カウント値を示す信号を出力するカウンタを含む。
【0009】
また好ましくは、各計時回路は、さらに、ラッチ指示信号に応答してカウンタの出力信号を取り込み、取り込んだ信号を出力指示信号に応答して出力するラッチ回路を含む。カウンタのカウント値は、クリア信号に応答してクリアされる。第1の信号発生回路は、計時の開始を指令する計時指令信号に応答して、ラッチ指示信号を各ラッチ回路に出力し、クリア信号を各カウンタに出力した後に、スタート信号を出力する。計時装置は、さらに、スタート信号に応答して、計時中であることを示すビジー信号を予め定められた時間だけ活性化レベルにする第4の信号発生回路と、ビジー信号が活性化レベルにされている期間において、N個のラッチ回路にそれぞれN個の出力指示信号を順次与える第5の信号発生回路とを備える。
【発明の効果】
【0010】
この発明に係る計時装置では、スタート信号に応答してN個の時間信号を第1の論理レベルにし、スタート信号の出力後に入力端子に順次入力されるN個のストップ信号に応答してそれぞれN個の時間信号を第2の論理レベルにし、各時間信号が第1の論理レベルにされてから第2の論理レベルにされるまでの時間を測定する。したがって、スタート信号を出力してからN個のストップ信号が入力されるまでのN個の時間を測定することができる。
【図面の簡単な説明】
【0011】
【図1】この発明の一実施の形態による時間デジタル変換装置の構成を示すブロック図である。
【図2】図1に示したクロック発生回路の構成を示す回路ブロック図である。
【図3】図2に示したクロック発生回路の動作を示すタイムチャートである。
【図4】図1に示した時間信号発生回路の構成を示す回路ブロック図である。
【図5】図4に示した時間信号発生回路の動作を示すタイムチャートである。
【図6】図1に示した計時回路の構成を示す回路ブロック図である。
【図7】図6に示した計時回路の前半部の動作を示すタイムチャートである。
【図8】図6に示したカウンタの動作を示すタイムチャートである。
【図9】図1に示した時間デジタル変換装置の動作を示すタイムチャートである。
【図10】図1に示した時間デジタル変換装置を用いた質量分析装置の構成を示すブロック図である。
【図11】図10に示した本体部の要部を示すブロック図である。
【図12】図10に示した質量分析装置によって得られた飛行時間スペクトルを例示する図である。
【図13】図10に示した質量分析装置によって得られた飛行時間スペクトルを例示する他の図である。
【発明を実施するための形態】
【0012】
本実施の形態の時間デジタル変換装置(計時装置)1は、図1に示すように、選択端子TS1〜TS3、入力端子TI、出力端子TO1〜TO16、セレクタ2、クロック発生回路3、時間信号発生回路4、および計時回路5〜8を備える。
【0013】
選択端子TS1〜TS3には、コンピュータ(図示せず)から選択信号A,B,Cが与えられる。入力端子TIには、検出器(図示せず)からストップ信号ST1〜ST4が順次入力される。出力端子TO1〜TO16からは、計時回路5〜8の各々の計時結果を示す信号C1〜C15と、ビジー信号BYとがコンピュータに出力される。
【0014】
セレクタ2は、選択信号A〜Cの論理レベルの組合せに従って、信号/Y0〜/Y4のうちのいずれかの信号を「L」レベルにする。すなわち、信号A〜Cがともに「L」レベルにされた場合は、信号/Y0〜/Y4のうちの信号/Y0のみが「L」レベルになる。信号A〜Cがそれぞれ「H」レベル、「L」レベル、「L」レベルにされた場合は、信号/Y0〜/Y4のうちの信号/Y1のみが「L」レベルになる。信号A〜Cがそれぞれ「L」レベル、「H」レベル、「L」レベルにされた場合は、信号/Y0〜/Y4のうちの信号/Y2のみが「L」レベルになる。
【0015】
信号A〜Cがそれぞれ「H」レベル、「H」レベル、「L」レベルにされた場合は、信号/Y0〜/Y4のうちの信号/Y3のみが「L」レベルになる。信号A〜Cがそれぞれ「L」レベル、「L」レベル、「H」レベルにされた場合は、信号/Y0〜/Y4のうちの信号/Y4のみが「L」レベルになる。信号A〜Cの論理レベルが他の組合せである場合は、信号/Y0〜/Y4はともに「H」レベルになる。信号/Y0はクロック発生回路3に与えられ、信号/Y1〜/Y4はそれぞれ計時回路5〜8に与えられる。
【0016】
クロック発生回路3は、図2に示すように、発振器10、インバータ11,13〜15、NANDゲート12、フリップフロップ16、およびパルス発生回路17〜20を含む。発振器10は、所定周波数(たとえば、100MHz)のクロック信号CLK0を発生する。クロック信号CLK0は、インバータ11によって反転される。NANDゲート12は、ビジー信号BYとインバータ11の出力クロック信号を受ける。NANDゲート12の出力クロック信号は、インバータ13によって反転されてクロック信号CLKAになるとともに、インバータ14によって反転されてクロック信号CLKBになる。
【0017】
ビジー信号BYが「H」レベルの場合は、インバータ11の出力クロック信号がNANDゲート12およびインバータ13(または14)を通過してクロック信号CLKA(またはCLKB)となる。ビジー信号BYが「L」レベルの場合は、クロック信号CLKA,CLKBはともに「L」レベルに固定される。クロック信号CLKAは計時回路5,6に与えられ、クロック信号CLKBは計時回路7,8に与えられる。
【0018】
セレクタ2の出力信号/Y0は、インバータ15によって反転されてフリップフロップ16のデータ入力端子(D)に入力される。また、インバータ11の出力クロック信号は、フリップフロップ16のクロック端子(C)に入力される。フリップフロップ16は、クロック端子(C)の信号が「L」レベルから「H」レベルに立ち上げられる毎に、データ入力端子(D)の信号を取り込んでデータ出力端子(Q)に出力する。
【0019】
したがって、セレクタ2の出力信号/Y0が「H」レベルの場合は、フリップフロップ16の出力信号LTは「L」レベルになり、セレクタ2の出力信号/Y0が「L」レベルにされると、フリップフロップ16の出力信号LTは「L」レベルから「H」レベルに立ち上げられる。
【0020】
パルス発生回路17〜20の各々は、入力端子(T)、出力端子(Q)、および反転出力端子(/Q)を含む。出力端子(Q)および反転出力端子(/Q)は、通常、それぞれ「L」レベルおよび「H」レベルにされている。入力端子(T)のレベルが「L」レベルから「H」レベルに立ち上げられると、出力端子(Q)は設定時間だけ「H」レベルにされるとともに、反転出力端子(/Q)が設定時間だけ「L」レベルにされる。すなわち、パルス発生回路17〜20の各々は、入力信号の立ち上がりエッジに応答して、設定されたパルス幅の正パルス信号および負パルス信号をそれぞれ出力端子(Q)および反転出力端子(/Q)に出力する。
【0021】
フリップフロップ16の出力信号LTは、パルス発生回路17に入力される。パルス発生回路17の出力信号は、ラッチ・イネーブル信号LEとなる。パルス発生回路17の反転出力信号は、パルス発生回路18に入力される。パルス発生回路18の反転出力信号は、クリア信号CLRとなり、パルス発生回路19に入力される。パルス発生回路19の出力信号は、パルス発生回路20に入力される。パルス発生回路19の反転出力信号は、スタート信号STAとなる。パルス発生回路20は、ビジー信号BYおよびその反転信号/BYを出力する。
【0022】
パルス発生回路17〜20の各々の出力信号のパルス幅は、所望の時間に調整および設定可能になっている。パルス発生回路17〜19の出力信号のパルス幅は、クロック信号CLK0の1周期程度に設定される。パルス発生回路20の出力信号BY,/BYのパルス幅は、最も軽い二次イオンの飛行時間の測定に必要十分な時間(たとえば、20〜30μsec)に設定される。
【0023】
ビジー信号BYは、NANDゲート12の他方入力ノードに入力されるとともに、図1の出力端子TO16を介してコンピュータ(図示せず)に出力される。信号/BY、ラッチ・イネーブル信号LE、およびクリア信号CLRは、計時回路5〜8の各々に与えられる(図6参照)。クリア信号CLRおよびスタート信号STAは、時間信号発生回路4に与えられる。
【0024】
図3は、クロック発生回路3の動作を示すタイムチャートである。ある時刻t0においてセレクタ2の出力信号/Y0が「L」レベルにされると、フリップフロップ16の出力信号LTが「H」レベルに立ち上げられ、パルス発生回路17の出力信号であるラッチ・イネーブル信号LEが所定時間だけ「H」レベルにされる。ラッチ・イネーブル信号LEが「L」レベルに立ち下げられると、パルス発生回路18によってクリア信号CLRが所定時間だけ「L」レベルにされる。
【0025】
クリア信号CLRが「H」レベルに立ち上げられると、パルス発生回路19によってスタート信号STAが所定時間だけ「L」レベルにされる。信号LE,CLR,STAの各々のパルス幅は、クロック信号CLK0の1周期に設定されている。スタート信号STAが「L」レベルに立ち下げられると、一次イオン源(図示せず)から一次イオンが出射されるとともに、ビジー信号BYが十分に長い時間、「H」レベルにされる。ビジー信号BYが「H」レベルの期間は、クロック信号CLK0はインバータ11、NANDゲート12およびインバータ13で反転されてクロック信号CLKAとなる。
【0026】
時間信号発生回路4は、図4に示すように、直列接続された4つのフリップフロップ21〜24と、増幅器25と、バッファ26を含む。フリップフロップ21〜24の各々は、クリア端子(CD)、スタート端子(SD)、データ入力端子(D)、データ出力端子(Q)、およびクロック端子(C)を含む。フリップフロップ21〜24のクリア端子(CD)にはクリア信号CLRが与えられ、フリップフロップ21〜24のスタート端子(SD)にはスタート信号STAが与えられる。
【0027】
初段のフリップフロップ21のデータ入力端子(D)には「L」レベル(接地電圧GND)が与えられ、フリップフロップ21〜23のデータ出力端子(Q)はそれぞれフリップフロップ22〜24のデータ入力端子(D)に接続される。フリップフロップ21〜24は、それぞれ時間信号TM1〜TM4を出力する。
【0028】
また、増幅器25は、スタート信号STAが出力された後に、入力端子TIを介して順次入力されるストップ信号ST1〜ST4の各々を増幅する。バッファ26は、増幅器25によって増幅されたストップ信号ST1〜ST4をフリップフロップ21〜24のクロック端子(C)に伝達する。入力端子TIは、通常は「L」レベルにされている。ストップ信号ST1〜ST4の各々は、所定のパルス幅を有する正のパルス信号である。したがって、ストップ信号ST1〜ST4の各々が入力される毎に、フリップフロップ21〜24のクロック端子(C)はパルス的に「H」レベルに立ち上げられる。
【0029】
図5は、時間信号発生回路4の動作を示すタイムチャートである。図2のクロック発生回路3において、信号/Y0が「L」レベルにされると、クリア信号CLRが所定時間だけ「L」レベルにされた後にスタート信号STAが所定時間だけ「L」レベルにされる。信号CLR,STAがそれぞれ「L」レベルおよび「H」レベルにされるとフリップフロップ21〜24はともに「L」レベルを出力し(時刻t0)、信号CLR,STAがそれぞれ「H」レベルおよび「L」レベルにされるとフリップフロップ21〜24はともに「H」レベルを出力する(時刻t1)。また、フリップフロップ21〜24は、信号CLR,STAが「H」レベルの期間において、クロック端子(C)が「L」レベルから「H」レベルに立ち上げられると、データ入力端子(D)の信号を取り込んでデータ出力端子(Q)に出力する。
【0030】
したがって、最初のストップ信号ST1が入力されると、時間信号TM1が「H」レベルから「L」レベルに立ち下げられ、時間信号TM2〜TM4は「H」レベルに維持される(時刻t2)。次のストップ信号ST2が入力されると、時間信号TM2が「H」レベルから「L」レベルに立ち下げられ、時間信号TM3,TM4は「H」レベルに維持される(時刻t3)。
【0031】
さらに次のストップ信号ST3が入力されると、時間信号TM3が「H」レベルから「L」レベルに立ち下げられ、時間信号TM4は「H」レベルに維持される(時刻t4)。さらに次のストップ信号ST4が入力されると、時間信号TM4が「H」レベルから「L」レベルに立ち下げられ、全ての時間信号TM1〜TM4は「L」レベルになる(時刻t5)。
【0032】
計時回路5は、図6に示すように、NANDゲート30〜32、カウンタ33、およびラッチ回路34を含む。NANDゲート30は、クロック信号CLKAおよび時間信号TM1を受け、クロック信号φ30を出力する。NANDゲート31は、時間信号TM1および信号/BYを受ける。NANDゲート32は、NANDゲート31の出力信号とクリア信号CLRを受け、信号φ32を出力する。
【0033】
クロック信号CLKAは、図3および図7に示すように、ビジー信号BYが「H」レベルである期間において、発振器10の出力クロック信号CLK0の反転信号となる。時間信号TM1は、スタート信号STAが「L」レベルに立ち下げられてから最初のストップ信号ST1が「H」レベルに立ち上げられるまでの期間に「H」レベルになる。
【0034】
したがって、クロック信号φ30は、スタート信号STAが「L」レベルに立ち下げられてから最初のストップ信号ST1が「H」レベルに立ち上げられるまでの期間において(図7の時刻t1〜t3)、発振器10の出力クロック信号CLK0となる。また、ビジー信号BYの反転信号/BYは測定期間中において「L」レベルになる。したがって、NANDゲート32の出力信号φ32は、クリア信号CLRの反転信号となる。
【0035】
カウンタ33は、信号φ32がパルス的に「H」レベルにされたことに応じてクリアされ、クロック信号φ30のパルス数をカウントし、そのカウント値を示す15ビットの信号C1〜C15を出力する。
【0036】
図8は、カウンタ33の動作を示すタイムチャートである。図8では、カウンタ34の出力信号C1〜C15のうちの信号C1〜C4のみが代表的に示されている。ある時刻において信号φ32が所定時間だけパルス的に「H」レベルにされると、カウンタ33の出力信号C1〜C15は「L」レベルにリセットされる。信号φ32が「L」レベルである期間において、クロック信号φ30が「H」レベルから「L」レベルに立ち下げられる毎に、信号C1のレベルが反転する。信号C1が「L」レベルに立ち下げられる毎に、信号C2のレベルが反転する。信号C2が「L」レベルに立ち下げられる毎に、信号C3のレベルが反転される。信号C4〜C15も同様である。信号C1はクロック信号φ30の2倍の周期を有する。信号C2〜C15は、それぞれ信号C1〜C14の2倍の周期を有する。
【0037】
信号C1〜C15は、スタート信号STAが「L」レベルに立ち下げられてから最初のストップ信号ST1が「H」レベルに立ち上げられるまでの時間T1において、カウンタ33に入力されたクロック信号φ30のカウント値を示している。したがって、時間T1は、デジタル信号C1〜C15に変換されたことになる。
【0038】
ラッチ回路34は、図3で示したラッチ・イネーブル信号LEが「H」レベルにされたことに応じてカウンタ33の出力信号C1〜C15を取り込んで保持し、図1で示した信号/Y1が「L」レベルにされたことに応じて、保持信号C1〜C15をそれぞれ出力端子TO1〜TO15に出力する。信号/Y1が「H」レベルにされている場合は、ラッチ回路34の各出力端子はハイ・インピーダンス状態にされる。
【0039】
計時回路6〜8の各々は、計時回路5と同じ構成である。ただし、計時回路6のNANDゲート30には、時間信号TM1の代わりに時間信号TM2が与えられる。また、計時回路7のNANDゲート30には、クロック信号CLKAおよび時間信号TM1の代わりに、クロック信号CLKBおよび時間信号TM3が与えられる。また、計時回路8のNANDゲート30には、クロック信号CLKAおよび時間信号TM1の代わりに、クロック信号CLKBおよび時間信号TM4が与えられる。また、計時回路6〜8のラッチ回路34には、信号/Y1の代わりに信号/Y2〜/Y4がそれぞれ与えられる。
【0040】
選択端子TS1〜TS3および出力端子TO1〜TO16に接続されているコンピュータ(図示せず)は、図9に示すように、信号/Y0〜/Y4を所定時間ずつ順次「L」レベルにする。信号/Y0は、ビジー信号BYが「L」レベルの期間に「L」レベルされ、信号/Y1〜/Y4は、ビジー信号BYが「H」レベルの期間に「L」レベルされる。信号/Y0が「L」レベルにされると(時刻t0,t8)、ラッチ・イネーブル信号LEが「H」レベルになり、前回の測定結果が計時回路5〜8のラッチ回路34に取り込まれるとともに、今回の測定が開始される。
【0041】
信号/Y1が「L」レベルにされると(時刻t3,t11)、計時回路5のラッチ回路34からコンピュータに、スタート信号STAの立下りエッジから最初のストップ信号ST1の立ち上がりエッジまでの時間T1を示す信号C1〜C15が与えられる。信号/Y1が「H」レベルにされた後に信号/Y2が「L」レベルにされると(時刻t4,t12)、計時回路6のラッチ回路34からコンピュータに、スタート信号STAの立下りエッジから2番目のストップ信号ST2の立ち上がりエッジまでの時間T2を示す信号C1〜C15が与えられる。
【0042】
信号/Y2が「H」レベルにされた後に信号/Y3が「L」レベルにされると(時刻t5,t13)、計時回路7のラッチ回路34からコンピュータに、スタート信号STAの立下りエッジから3番目のストップ信号ST3の立ち上がりエッジまでの時間T3を示す信号C1〜C15が与えられる。信号/Y3が「H」レベルにされた後に信号/Y4が「L」レベルにされると(時刻t6,t14)、計時回路8のラッチ回路34からコンピュータに、スタート信号STAの立下りエッジから4番目のストップ信号ST4の立ち上がりエッジまでの時間T4を示す信号C1〜C15が与えられる。信号/Y4が「H」レベルにされると、前回の測定結果の読出が終了する。コンピュータは、読み出した時間T1〜T4を内蔵のメモリに格納する。また、前回の測定結果の読出が行なわれている間に、スタート信号STAが所定時間だけ「L」レベルにされて今回の時間測定が開始される。時間測定は、ビジー信号BYが「H」レベルにされている期間内に終了する。コンピュータは、ビジー信号BYが「L」レベルに立ち下げられると、信号/Y0を「L」レベルにして今回の測定結果の読出と次回の測定を開始する。
【0043】
この実施の形態では、スタート信号STAを出力するクロック発生回路3と、スタート信号STAが出力されてからストップ信号ST1〜ST4が入力されるまでそれぞれ時間信号TM1〜TM4を「H」レベルにする時間信号発生回路4と、それぞれ時間信号TM1〜TM4が「H」レベルにされた時間を測定する計時回路5〜8とを備える。したがって、スタート信号STAを出力してからストップ信号ST1〜ST4が入力されるまでの4個の時間を測定することができる。また、前回の測定結果の読出と、今回の測定とを並列に行なうので、測定時間の短縮化を図ることができる。
【0044】
なお、スタート信号STAを出力するクロック発生回路と、スタート信号STAが出力されてからストップ信号ST1〜STn(ただし、nは2以上の整数である)が入力されるまでそれぞれ時間信号TM1〜TMnを「H」レベルにする時間信号発生回路と、それぞれ時間信号TM1〜TMnが「H」レベルにされた時間を測定するn個の計時回路とを備えれば、スタート信号STAを出力してからn個のストップ信号ST1〜STnが入力されるまでのn個の時間を測定することができる。
【0045】
また、図10は、図1〜図9に示した時間デジタル変換装置1を用いた飛行時間型質量分析装置の構成を示すブロック図である。図10において、この質量分析装置は、本体部35、コンピュータ36、および時間デジタル変換装置1を備える。コンピュータ36は、時間デジタル変換装置1に図1で示した信号A,B,Cを与えて、信号/Y0〜/Y4を所定時間ずつ順次「L」レベルにする。
【0046】
時間デジタル変換装置1は、信号/Y0が「L」レベルにされたことに応じてスタート信号STAを発生する。本体部35は、スタート信号STAに応答して試料にパルス状の荷電粒子を照射し、試料から放出された4個の原子に応答してストップ信号ST1〜ST4を順次出力する。時間デジタル変換装置1は、スタート信号STAを出力してからストップ信号ST1〜ST4が入力されるまでの時間T1〜T4を測定し、測定結果を示す4組の信号C1〜C15を保持する。
【0047】
また、時間デジタル変換装置1は、信号/Y1〜/Y4が順次「L」レベルにされたことに応じて、時間T1〜T4を示す信号C1〜C15をコンピュータ36に与える。時間デジタル変換装置1は、スタート信号STAを出力してから一回の測定が終了するまでの期間に「H」レベルになるビジー信号BYをコンピュータ36に与える。コンピュータ36は、時間T1〜T4の測定を多数回(たとえば百万回)行なって、測定結果を記憶し、記憶した情報に基づいて試料の成分を分析する。
【0048】
図11は、質量分析装置の本体部35の構成を概略的に示す図である。図11において、本体部35は、真空室(図示せず)内に配置されたイオン源40、ディフレクタ42、および光電子増倍管43を備える。イオン源40は、スタート信号STAに応答してイオンビーム41を出力する。イオン源40において1〜3keVで加速されたイオンビーム41は、ディフレクタ42によってパルス化される。パルスの周波数は50kHzであり、換言するとパルスの繰り返し時間は20μsecである。ディフレクタ42には、直流の+50Vを印加した。
【0049】
パルス化された希ガスイオンは、光電子増倍管43の孔を介して試料44に照射される。希ガスイオンが試料44に照射されると、試料44を構成する原子が試料44から飛び出す。その原子を光電子増倍管43によって検出する。試料44と光電子増倍管43の間隔は一定(たとえば50cm)である。しかし、原子の質量や、試料44における原子の深さ方向の位置により、原子が試料44から飛び出して光電子増倍管43に入射するまでの飛行時間が異なる。逆に言うと、原子の飛行時間の測定結果から試料44中の原子の種類や分布を分析することができる。
【0050】
図12は、図10および図11で示した質量分析装置によって得られた飛行時間スペクトルを例示する図である。試料44としては、Ni(ニッケル)を使用した。2keVで加速されたパルス状の荷電粒子(Ne+,Ne++)をNiの試料44に照射した。飛行時間が約10μsecの位置にNi原子のピークが観察された。
【0051】
また、図13は、図10および図11で示した質量分析装置によって得られた飛行時間スペクトルを例示する他の図である。試料44としては、Al(アルミニウム)を使用した。2keVで加速されたパルス状の荷電粒子(Ne+,Ne++)をAlの試料44に照射し、2次電子を検出した。飛行時間が約1.4μsecの位置に2次電子の2つのピークが観察された。2種類のパルスイオン(Ne+,Ne++)を照射しているので、2次電子の飛行時間も2種類ある。1価イオンに基づく信号強度は2価イオンに基づく信号強度よりも強くなっている。また、ノイズも観察された。
【0052】
この質量分析装置では、複数(たとえば4個)の原子が異なるタイミングで光電子増倍管43に到達した場合、複数の原子の飛行時間を測定することができる。したがって、光電子増倍管43に最初に到達した1個の原子の飛行時間しか測定することができなかった従来に比べ、分析時間が短くて済む。また、今回の測定中に前回の測定結果を読み出すので、測定時間が短くて済む。
【0053】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【0054】
1 時間デジタル変換装置、2 セレクタ、3 クロック発生回路、4 時間信号発生回路、5〜8 計時回路、TS1〜TS3 選択端子、TI 入力端子、TO1〜TO16 出力端子、10 発振器、11,13〜15 インバータ、12,30〜32 NANDゲート、16,21〜24 フリップフロップ、17〜20 パルス発生回路、25 増幅器、26 バッファ、33 カウンタ、34 ラッチ回路、35 本体部、36 コンピュータ、40 イオン源、41 イオンビーム、42 ディフレクタ、43 光電子増倍管、44 試料。
【技術分野】
【0001】
この発明は計時装置に関し、特に、時間を測定する計時装置に関する。
【背景技術】
【0002】
従来より、試料表面にパルス状の荷電粒子を照射して原子を放出させ、その原子が検出器に到達するまでの飛行時間を測定し、その飛行時間から原子の質量を求める質量分析装置が知られている(たとえば、特許文献1参照)。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2002−203510号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
このような質量分析装置には、試料表面に荷電粒子を照射してから原子が検出器に到達するまでの飛行時間を測定する計時装置が設けられている。しかし、従来の計時装置では、複数の原子が異なるタイミングで検出器に到達した場合でも、検出器に最初に到達した1個の原子の飛行時間しか測定することができなかった。このため、試料の成分を分析するためには、多数回の荷電粒子照射および飛行時間の測定を行なう必要があり、分析時間が長くなると言う問題があった。
【0005】
それゆえに、この発明の主たる目的は、複数の時間を測定することが可能な計時装置を提供することである。
【課題を解決するための手段】
【0006】
この発明に係る計時装置は、スタート信号を出力する第1の信号発生回路と、第1の信号発生回路からスタート信号が出力された後にN個(ただし、Nは2以上の整数である)のストップ信号が順次入力される入力端子と、スタート信号に応答してN個の時間信号を第1の論理レベルにし、入力端子を介して入力されたN個のストップ信号に応答してそれぞれN個の時間信号を第2の論理レベルにする第2の信号発生回路と、それぞれN個の時間信号に対応して設けられ、各々が、対応の時間信号が第1の論理レベルにされてから第2の論理レベルにされるまでの時間を測定するN個の計時回路とを備えたものである。
【0007】
好ましくは、第2の信号発生回路は、直列接続されたN個のフリップフロップを含む。各フリップフロップは、スタート信号に応答して第1の論理レベルをデータ出力端子に出力する。初段のフリップフロップのデータ入力端子は第2の論理レベルを受ける。各フリップフロップは、1つのストップ信号が入力される毎に、データ入力端子の論理レベルを取り込んでデータ出力端子に出力する。N個の時間信号は、それぞれN個のフリップフロップの出力信号である。
【0008】
また好ましくは、さらに、クロック信号を発生する第3の信号発生回路を備える。各計時回路は、対応の時間信号が第1の論理レベルにされたことに応じてクロック信号のパルス数のカウントを開始し、対応の時間信号が第2の論理レベルにされたことに応じてクロック信号のパルス数のカウントを停止し、カウント値を示す信号を出力するカウンタを含む。
【0009】
また好ましくは、各計時回路は、さらに、ラッチ指示信号に応答してカウンタの出力信号を取り込み、取り込んだ信号を出力指示信号に応答して出力するラッチ回路を含む。カウンタのカウント値は、クリア信号に応答してクリアされる。第1の信号発生回路は、計時の開始を指令する計時指令信号に応答して、ラッチ指示信号を各ラッチ回路に出力し、クリア信号を各カウンタに出力した後に、スタート信号を出力する。計時装置は、さらに、スタート信号に応答して、計時中であることを示すビジー信号を予め定められた時間だけ活性化レベルにする第4の信号発生回路と、ビジー信号が活性化レベルにされている期間において、N個のラッチ回路にそれぞれN個の出力指示信号を順次与える第5の信号発生回路とを備える。
【発明の効果】
【0010】
この発明に係る計時装置では、スタート信号に応答してN個の時間信号を第1の論理レベルにし、スタート信号の出力後に入力端子に順次入力されるN個のストップ信号に応答してそれぞれN個の時間信号を第2の論理レベルにし、各時間信号が第1の論理レベルにされてから第2の論理レベルにされるまでの時間を測定する。したがって、スタート信号を出力してからN個のストップ信号が入力されるまでのN個の時間を測定することができる。
【図面の簡単な説明】
【0011】
【図1】この発明の一実施の形態による時間デジタル変換装置の構成を示すブロック図である。
【図2】図1に示したクロック発生回路の構成を示す回路ブロック図である。
【図3】図2に示したクロック発生回路の動作を示すタイムチャートである。
【図4】図1に示した時間信号発生回路の構成を示す回路ブロック図である。
【図5】図4に示した時間信号発生回路の動作を示すタイムチャートである。
【図6】図1に示した計時回路の構成を示す回路ブロック図である。
【図7】図6に示した計時回路の前半部の動作を示すタイムチャートである。
【図8】図6に示したカウンタの動作を示すタイムチャートである。
【図9】図1に示した時間デジタル変換装置の動作を示すタイムチャートである。
【図10】図1に示した時間デジタル変換装置を用いた質量分析装置の構成を示すブロック図である。
【図11】図10に示した本体部の要部を示すブロック図である。
【図12】図10に示した質量分析装置によって得られた飛行時間スペクトルを例示する図である。
【図13】図10に示した質量分析装置によって得られた飛行時間スペクトルを例示する他の図である。
【発明を実施するための形態】
【0012】
本実施の形態の時間デジタル変換装置(計時装置)1は、図1に示すように、選択端子TS1〜TS3、入力端子TI、出力端子TO1〜TO16、セレクタ2、クロック発生回路3、時間信号発生回路4、および計時回路5〜8を備える。
【0013】
選択端子TS1〜TS3には、コンピュータ(図示せず)から選択信号A,B,Cが与えられる。入力端子TIには、検出器(図示せず)からストップ信号ST1〜ST4が順次入力される。出力端子TO1〜TO16からは、計時回路5〜8の各々の計時結果を示す信号C1〜C15と、ビジー信号BYとがコンピュータに出力される。
【0014】
セレクタ2は、選択信号A〜Cの論理レベルの組合せに従って、信号/Y0〜/Y4のうちのいずれかの信号を「L」レベルにする。すなわち、信号A〜Cがともに「L」レベルにされた場合は、信号/Y0〜/Y4のうちの信号/Y0のみが「L」レベルになる。信号A〜Cがそれぞれ「H」レベル、「L」レベル、「L」レベルにされた場合は、信号/Y0〜/Y4のうちの信号/Y1のみが「L」レベルになる。信号A〜Cがそれぞれ「L」レベル、「H」レベル、「L」レベルにされた場合は、信号/Y0〜/Y4のうちの信号/Y2のみが「L」レベルになる。
【0015】
信号A〜Cがそれぞれ「H」レベル、「H」レベル、「L」レベルにされた場合は、信号/Y0〜/Y4のうちの信号/Y3のみが「L」レベルになる。信号A〜Cがそれぞれ「L」レベル、「L」レベル、「H」レベルにされた場合は、信号/Y0〜/Y4のうちの信号/Y4のみが「L」レベルになる。信号A〜Cの論理レベルが他の組合せである場合は、信号/Y0〜/Y4はともに「H」レベルになる。信号/Y0はクロック発生回路3に与えられ、信号/Y1〜/Y4はそれぞれ計時回路5〜8に与えられる。
【0016】
クロック発生回路3は、図2に示すように、発振器10、インバータ11,13〜15、NANDゲート12、フリップフロップ16、およびパルス発生回路17〜20を含む。発振器10は、所定周波数(たとえば、100MHz)のクロック信号CLK0を発生する。クロック信号CLK0は、インバータ11によって反転される。NANDゲート12は、ビジー信号BYとインバータ11の出力クロック信号を受ける。NANDゲート12の出力クロック信号は、インバータ13によって反転されてクロック信号CLKAになるとともに、インバータ14によって反転されてクロック信号CLKBになる。
【0017】
ビジー信号BYが「H」レベルの場合は、インバータ11の出力クロック信号がNANDゲート12およびインバータ13(または14)を通過してクロック信号CLKA(またはCLKB)となる。ビジー信号BYが「L」レベルの場合は、クロック信号CLKA,CLKBはともに「L」レベルに固定される。クロック信号CLKAは計時回路5,6に与えられ、クロック信号CLKBは計時回路7,8に与えられる。
【0018】
セレクタ2の出力信号/Y0は、インバータ15によって反転されてフリップフロップ16のデータ入力端子(D)に入力される。また、インバータ11の出力クロック信号は、フリップフロップ16のクロック端子(C)に入力される。フリップフロップ16は、クロック端子(C)の信号が「L」レベルから「H」レベルに立ち上げられる毎に、データ入力端子(D)の信号を取り込んでデータ出力端子(Q)に出力する。
【0019】
したがって、セレクタ2の出力信号/Y0が「H」レベルの場合は、フリップフロップ16の出力信号LTは「L」レベルになり、セレクタ2の出力信号/Y0が「L」レベルにされると、フリップフロップ16の出力信号LTは「L」レベルから「H」レベルに立ち上げられる。
【0020】
パルス発生回路17〜20の各々は、入力端子(T)、出力端子(Q)、および反転出力端子(/Q)を含む。出力端子(Q)および反転出力端子(/Q)は、通常、それぞれ「L」レベルおよび「H」レベルにされている。入力端子(T)のレベルが「L」レベルから「H」レベルに立ち上げられると、出力端子(Q)は設定時間だけ「H」レベルにされるとともに、反転出力端子(/Q)が設定時間だけ「L」レベルにされる。すなわち、パルス発生回路17〜20の各々は、入力信号の立ち上がりエッジに応答して、設定されたパルス幅の正パルス信号および負パルス信号をそれぞれ出力端子(Q)および反転出力端子(/Q)に出力する。
【0021】
フリップフロップ16の出力信号LTは、パルス発生回路17に入力される。パルス発生回路17の出力信号は、ラッチ・イネーブル信号LEとなる。パルス発生回路17の反転出力信号は、パルス発生回路18に入力される。パルス発生回路18の反転出力信号は、クリア信号CLRとなり、パルス発生回路19に入力される。パルス発生回路19の出力信号は、パルス発生回路20に入力される。パルス発生回路19の反転出力信号は、スタート信号STAとなる。パルス発生回路20は、ビジー信号BYおよびその反転信号/BYを出力する。
【0022】
パルス発生回路17〜20の各々の出力信号のパルス幅は、所望の時間に調整および設定可能になっている。パルス発生回路17〜19の出力信号のパルス幅は、クロック信号CLK0の1周期程度に設定される。パルス発生回路20の出力信号BY,/BYのパルス幅は、最も軽い二次イオンの飛行時間の測定に必要十分な時間(たとえば、20〜30μsec)に設定される。
【0023】
ビジー信号BYは、NANDゲート12の他方入力ノードに入力されるとともに、図1の出力端子TO16を介してコンピュータ(図示せず)に出力される。信号/BY、ラッチ・イネーブル信号LE、およびクリア信号CLRは、計時回路5〜8の各々に与えられる(図6参照)。クリア信号CLRおよびスタート信号STAは、時間信号発生回路4に与えられる。
【0024】
図3は、クロック発生回路3の動作を示すタイムチャートである。ある時刻t0においてセレクタ2の出力信号/Y0が「L」レベルにされると、フリップフロップ16の出力信号LTが「H」レベルに立ち上げられ、パルス発生回路17の出力信号であるラッチ・イネーブル信号LEが所定時間だけ「H」レベルにされる。ラッチ・イネーブル信号LEが「L」レベルに立ち下げられると、パルス発生回路18によってクリア信号CLRが所定時間だけ「L」レベルにされる。
【0025】
クリア信号CLRが「H」レベルに立ち上げられると、パルス発生回路19によってスタート信号STAが所定時間だけ「L」レベルにされる。信号LE,CLR,STAの各々のパルス幅は、クロック信号CLK0の1周期に設定されている。スタート信号STAが「L」レベルに立ち下げられると、一次イオン源(図示せず)から一次イオンが出射されるとともに、ビジー信号BYが十分に長い時間、「H」レベルにされる。ビジー信号BYが「H」レベルの期間は、クロック信号CLK0はインバータ11、NANDゲート12およびインバータ13で反転されてクロック信号CLKAとなる。
【0026】
時間信号発生回路4は、図4に示すように、直列接続された4つのフリップフロップ21〜24と、増幅器25と、バッファ26を含む。フリップフロップ21〜24の各々は、クリア端子(CD)、スタート端子(SD)、データ入力端子(D)、データ出力端子(Q)、およびクロック端子(C)を含む。フリップフロップ21〜24のクリア端子(CD)にはクリア信号CLRが与えられ、フリップフロップ21〜24のスタート端子(SD)にはスタート信号STAが与えられる。
【0027】
初段のフリップフロップ21のデータ入力端子(D)には「L」レベル(接地電圧GND)が与えられ、フリップフロップ21〜23のデータ出力端子(Q)はそれぞれフリップフロップ22〜24のデータ入力端子(D)に接続される。フリップフロップ21〜24は、それぞれ時間信号TM1〜TM4を出力する。
【0028】
また、増幅器25は、スタート信号STAが出力された後に、入力端子TIを介して順次入力されるストップ信号ST1〜ST4の各々を増幅する。バッファ26は、増幅器25によって増幅されたストップ信号ST1〜ST4をフリップフロップ21〜24のクロック端子(C)に伝達する。入力端子TIは、通常は「L」レベルにされている。ストップ信号ST1〜ST4の各々は、所定のパルス幅を有する正のパルス信号である。したがって、ストップ信号ST1〜ST4の各々が入力される毎に、フリップフロップ21〜24のクロック端子(C)はパルス的に「H」レベルに立ち上げられる。
【0029】
図5は、時間信号発生回路4の動作を示すタイムチャートである。図2のクロック発生回路3において、信号/Y0が「L」レベルにされると、クリア信号CLRが所定時間だけ「L」レベルにされた後にスタート信号STAが所定時間だけ「L」レベルにされる。信号CLR,STAがそれぞれ「L」レベルおよび「H」レベルにされるとフリップフロップ21〜24はともに「L」レベルを出力し(時刻t0)、信号CLR,STAがそれぞれ「H」レベルおよび「L」レベルにされるとフリップフロップ21〜24はともに「H」レベルを出力する(時刻t1)。また、フリップフロップ21〜24は、信号CLR,STAが「H」レベルの期間において、クロック端子(C)が「L」レベルから「H」レベルに立ち上げられると、データ入力端子(D)の信号を取り込んでデータ出力端子(Q)に出力する。
【0030】
したがって、最初のストップ信号ST1が入力されると、時間信号TM1が「H」レベルから「L」レベルに立ち下げられ、時間信号TM2〜TM4は「H」レベルに維持される(時刻t2)。次のストップ信号ST2が入力されると、時間信号TM2が「H」レベルから「L」レベルに立ち下げられ、時間信号TM3,TM4は「H」レベルに維持される(時刻t3)。
【0031】
さらに次のストップ信号ST3が入力されると、時間信号TM3が「H」レベルから「L」レベルに立ち下げられ、時間信号TM4は「H」レベルに維持される(時刻t4)。さらに次のストップ信号ST4が入力されると、時間信号TM4が「H」レベルから「L」レベルに立ち下げられ、全ての時間信号TM1〜TM4は「L」レベルになる(時刻t5)。
【0032】
計時回路5は、図6に示すように、NANDゲート30〜32、カウンタ33、およびラッチ回路34を含む。NANDゲート30は、クロック信号CLKAおよび時間信号TM1を受け、クロック信号φ30を出力する。NANDゲート31は、時間信号TM1および信号/BYを受ける。NANDゲート32は、NANDゲート31の出力信号とクリア信号CLRを受け、信号φ32を出力する。
【0033】
クロック信号CLKAは、図3および図7に示すように、ビジー信号BYが「H」レベルである期間において、発振器10の出力クロック信号CLK0の反転信号となる。時間信号TM1は、スタート信号STAが「L」レベルに立ち下げられてから最初のストップ信号ST1が「H」レベルに立ち上げられるまでの期間に「H」レベルになる。
【0034】
したがって、クロック信号φ30は、スタート信号STAが「L」レベルに立ち下げられてから最初のストップ信号ST1が「H」レベルに立ち上げられるまでの期間において(図7の時刻t1〜t3)、発振器10の出力クロック信号CLK0となる。また、ビジー信号BYの反転信号/BYは測定期間中において「L」レベルになる。したがって、NANDゲート32の出力信号φ32は、クリア信号CLRの反転信号となる。
【0035】
カウンタ33は、信号φ32がパルス的に「H」レベルにされたことに応じてクリアされ、クロック信号φ30のパルス数をカウントし、そのカウント値を示す15ビットの信号C1〜C15を出力する。
【0036】
図8は、カウンタ33の動作を示すタイムチャートである。図8では、カウンタ34の出力信号C1〜C15のうちの信号C1〜C4のみが代表的に示されている。ある時刻において信号φ32が所定時間だけパルス的に「H」レベルにされると、カウンタ33の出力信号C1〜C15は「L」レベルにリセットされる。信号φ32が「L」レベルである期間において、クロック信号φ30が「H」レベルから「L」レベルに立ち下げられる毎に、信号C1のレベルが反転する。信号C1が「L」レベルに立ち下げられる毎に、信号C2のレベルが反転する。信号C2が「L」レベルに立ち下げられる毎に、信号C3のレベルが反転される。信号C4〜C15も同様である。信号C1はクロック信号φ30の2倍の周期を有する。信号C2〜C15は、それぞれ信号C1〜C14の2倍の周期を有する。
【0037】
信号C1〜C15は、スタート信号STAが「L」レベルに立ち下げられてから最初のストップ信号ST1が「H」レベルに立ち上げられるまでの時間T1において、カウンタ33に入力されたクロック信号φ30のカウント値を示している。したがって、時間T1は、デジタル信号C1〜C15に変換されたことになる。
【0038】
ラッチ回路34は、図3で示したラッチ・イネーブル信号LEが「H」レベルにされたことに応じてカウンタ33の出力信号C1〜C15を取り込んで保持し、図1で示した信号/Y1が「L」レベルにされたことに応じて、保持信号C1〜C15をそれぞれ出力端子TO1〜TO15に出力する。信号/Y1が「H」レベルにされている場合は、ラッチ回路34の各出力端子はハイ・インピーダンス状態にされる。
【0039】
計時回路6〜8の各々は、計時回路5と同じ構成である。ただし、計時回路6のNANDゲート30には、時間信号TM1の代わりに時間信号TM2が与えられる。また、計時回路7のNANDゲート30には、クロック信号CLKAおよび時間信号TM1の代わりに、クロック信号CLKBおよび時間信号TM3が与えられる。また、計時回路8のNANDゲート30には、クロック信号CLKAおよび時間信号TM1の代わりに、クロック信号CLKBおよび時間信号TM4が与えられる。また、計時回路6〜8のラッチ回路34には、信号/Y1の代わりに信号/Y2〜/Y4がそれぞれ与えられる。
【0040】
選択端子TS1〜TS3および出力端子TO1〜TO16に接続されているコンピュータ(図示せず)は、図9に示すように、信号/Y0〜/Y4を所定時間ずつ順次「L」レベルにする。信号/Y0は、ビジー信号BYが「L」レベルの期間に「L」レベルされ、信号/Y1〜/Y4は、ビジー信号BYが「H」レベルの期間に「L」レベルされる。信号/Y0が「L」レベルにされると(時刻t0,t8)、ラッチ・イネーブル信号LEが「H」レベルになり、前回の測定結果が計時回路5〜8のラッチ回路34に取り込まれるとともに、今回の測定が開始される。
【0041】
信号/Y1が「L」レベルにされると(時刻t3,t11)、計時回路5のラッチ回路34からコンピュータに、スタート信号STAの立下りエッジから最初のストップ信号ST1の立ち上がりエッジまでの時間T1を示す信号C1〜C15が与えられる。信号/Y1が「H」レベルにされた後に信号/Y2が「L」レベルにされると(時刻t4,t12)、計時回路6のラッチ回路34からコンピュータに、スタート信号STAの立下りエッジから2番目のストップ信号ST2の立ち上がりエッジまでの時間T2を示す信号C1〜C15が与えられる。
【0042】
信号/Y2が「H」レベルにされた後に信号/Y3が「L」レベルにされると(時刻t5,t13)、計時回路7のラッチ回路34からコンピュータに、スタート信号STAの立下りエッジから3番目のストップ信号ST3の立ち上がりエッジまでの時間T3を示す信号C1〜C15が与えられる。信号/Y3が「H」レベルにされた後に信号/Y4が「L」レベルにされると(時刻t6,t14)、計時回路8のラッチ回路34からコンピュータに、スタート信号STAの立下りエッジから4番目のストップ信号ST4の立ち上がりエッジまでの時間T4を示す信号C1〜C15が与えられる。信号/Y4が「H」レベルにされると、前回の測定結果の読出が終了する。コンピュータは、読み出した時間T1〜T4を内蔵のメモリに格納する。また、前回の測定結果の読出が行なわれている間に、スタート信号STAが所定時間だけ「L」レベルにされて今回の時間測定が開始される。時間測定は、ビジー信号BYが「H」レベルにされている期間内に終了する。コンピュータは、ビジー信号BYが「L」レベルに立ち下げられると、信号/Y0を「L」レベルにして今回の測定結果の読出と次回の測定を開始する。
【0043】
この実施の形態では、スタート信号STAを出力するクロック発生回路3と、スタート信号STAが出力されてからストップ信号ST1〜ST4が入力されるまでそれぞれ時間信号TM1〜TM4を「H」レベルにする時間信号発生回路4と、それぞれ時間信号TM1〜TM4が「H」レベルにされた時間を測定する計時回路5〜8とを備える。したがって、スタート信号STAを出力してからストップ信号ST1〜ST4が入力されるまでの4個の時間を測定することができる。また、前回の測定結果の読出と、今回の測定とを並列に行なうので、測定時間の短縮化を図ることができる。
【0044】
なお、スタート信号STAを出力するクロック発生回路と、スタート信号STAが出力されてからストップ信号ST1〜STn(ただし、nは2以上の整数である)が入力されるまでそれぞれ時間信号TM1〜TMnを「H」レベルにする時間信号発生回路と、それぞれ時間信号TM1〜TMnが「H」レベルにされた時間を測定するn個の計時回路とを備えれば、スタート信号STAを出力してからn個のストップ信号ST1〜STnが入力されるまでのn個の時間を測定することができる。
【0045】
また、図10は、図1〜図9に示した時間デジタル変換装置1を用いた飛行時間型質量分析装置の構成を示すブロック図である。図10において、この質量分析装置は、本体部35、コンピュータ36、および時間デジタル変換装置1を備える。コンピュータ36は、時間デジタル変換装置1に図1で示した信号A,B,Cを与えて、信号/Y0〜/Y4を所定時間ずつ順次「L」レベルにする。
【0046】
時間デジタル変換装置1は、信号/Y0が「L」レベルにされたことに応じてスタート信号STAを発生する。本体部35は、スタート信号STAに応答して試料にパルス状の荷電粒子を照射し、試料から放出された4個の原子に応答してストップ信号ST1〜ST4を順次出力する。時間デジタル変換装置1は、スタート信号STAを出力してからストップ信号ST1〜ST4が入力されるまでの時間T1〜T4を測定し、測定結果を示す4組の信号C1〜C15を保持する。
【0047】
また、時間デジタル変換装置1は、信号/Y1〜/Y4が順次「L」レベルにされたことに応じて、時間T1〜T4を示す信号C1〜C15をコンピュータ36に与える。時間デジタル変換装置1は、スタート信号STAを出力してから一回の測定が終了するまでの期間に「H」レベルになるビジー信号BYをコンピュータ36に与える。コンピュータ36は、時間T1〜T4の測定を多数回(たとえば百万回)行なって、測定結果を記憶し、記憶した情報に基づいて試料の成分を分析する。
【0048】
図11は、質量分析装置の本体部35の構成を概略的に示す図である。図11において、本体部35は、真空室(図示せず)内に配置されたイオン源40、ディフレクタ42、および光電子増倍管43を備える。イオン源40は、スタート信号STAに応答してイオンビーム41を出力する。イオン源40において1〜3keVで加速されたイオンビーム41は、ディフレクタ42によってパルス化される。パルスの周波数は50kHzであり、換言するとパルスの繰り返し時間は20μsecである。ディフレクタ42には、直流の+50Vを印加した。
【0049】
パルス化された希ガスイオンは、光電子増倍管43の孔を介して試料44に照射される。希ガスイオンが試料44に照射されると、試料44を構成する原子が試料44から飛び出す。その原子を光電子増倍管43によって検出する。試料44と光電子増倍管43の間隔は一定(たとえば50cm)である。しかし、原子の質量や、試料44における原子の深さ方向の位置により、原子が試料44から飛び出して光電子増倍管43に入射するまでの飛行時間が異なる。逆に言うと、原子の飛行時間の測定結果から試料44中の原子の種類や分布を分析することができる。
【0050】
図12は、図10および図11で示した質量分析装置によって得られた飛行時間スペクトルを例示する図である。試料44としては、Ni(ニッケル)を使用した。2keVで加速されたパルス状の荷電粒子(Ne+,Ne++)をNiの試料44に照射した。飛行時間が約10μsecの位置にNi原子のピークが観察された。
【0051】
また、図13は、図10および図11で示した質量分析装置によって得られた飛行時間スペクトルを例示する他の図である。試料44としては、Al(アルミニウム)を使用した。2keVで加速されたパルス状の荷電粒子(Ne+,Ne++)をAlの試料44に照射し、2次電子を検出した。飛行時間が約1.4μsecの位置に2次電子の2つのピークが観察された。2種類のパルスイオン(Ne+,Ne++)を照射しているので、2次電子の飛行時間も2種類ある。1価イオンに基づく信号強度は2価イオンに基づく信号強度よりも強くなっている。また、ノイズも観察された。
【0052】
この質量分析装置では、複数(たとえば4個)の原子が異なるタイミングで光電子増倍管43に到達した場合、複数の原子の飛行時間を測定することができる。したがって、光電子増倍管43に最初に到達した1個の原子の飛行時間しか測定することができなかった従来に比べ、分析時間が短くて済む。また、今回の測定中に前回の測定結果を読み出すので、測定時間が短くて済む。
【0053】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【0054】
1 時間デジタル変換装置、2 セレクタ、3 クロック発生回路、4 時間信号発生回路、5〜8 計時回路、TS1〜TS3 選択端子、TI 入力端子、TO1〜TO16 出力端子、10 発振器、11,13〜15 インバータ、12,30〜32 NANDゲート、16,21〜24 フリップフロップ、17〜20 パルス発生回路、25 増幅器、26 バッファ、33 カウンタ、34 ラッチ回路、35 本体部、36 コンピュータ、40 イオン源、41 イオンビーム、42 ディフレクタ、43 光電子増倍管、44 試料。
【特許請求の範囲】
【請求項1】
スタート信号を出力する第1の信号発生回路と、
前記第1の信号発生回路から前記スタート信号が出力された後にN個(ただし、Nは2以上の整数である)のストップ信号が順次入力される入力端子と、
前記スタート信号に応答してN個の時間信号を第1の論理レベルにし、前記入力端子を介して入力された前記N個のストップ信号に応答してそれぞれ前記N個の時間信号を第2の論理レベルにする第2の信号発生回路と、
それぞれ前記N個の時間信号に対応して設けられ、各々が、対応の時間信号が前記第1の論理レベルにされてから前記第2の論理レベルにされるまでの時間を測定するN個の計時回路とを備える、計時装置。
【請求項2】
前記第2の信号発生回路は、直列接続されたN個のフリップフロップを含み、
各フリップフロップは、前記スタート信号に応答して前記第1の論理レベルをデータ出力端子に出力し、
初段のフリップフロップのデータ入力端子は前記第2の論理レベルを受け、
各フリップフロップは、1つのストップ信号が入力される毎に、データ入力端子の論理レベルを取り込んでデータ出力端子に出力し、
前記N個の時間信号は、それぞれ前記N個のフリップフロップの出力信号である、請求項1に記載の計時装置。
【請求項3】
さらに、クロック信号を発生する第3の信号発生回路を備え、
各計時回路は、
対応の時間信号が前記第1の論理レベルにされたことに応じて前記クロック信号のパルス数のカウントを開始し、対応の時間信号が前記第2の論理レベルにされたことに応じて前記クロック信号のパルス数のカウントを停止し、カウント値を示す信号を出力するカウンタを含む、請求項1または請求項2に記載の計時装置。
【請求項4】
各計時回路は、さらに、ラッチ指示信号に応答して前記カウンタの出力信号を取り込み、取り込んだ信号を出力指示信号に応答して出力するラッチ回路を含み、
前記カウンタのカウント値はクリア信号に応答してクリアされ、
前記第1の信号発生回路は、計時の開始を指令する計時指令信号に応答して、前記ラッチ指示信号を各ラッチ回路に出力し、前記クリア信号を各カウンタに出力した後に、前記スタート信号を出力し、
前記計時装置は、
さらに、前記スタート信号に応答して、計時中であることを示すビジー信号を予め定められた時間だけ活性化レベルにする第4の信号発生回路と、
前記ビジー信号が活性化レベルにされている期間において、N個の前記ラッチ回路にそれぞれN個の前記出力指示信号を順次与える第5の信号発生回路とを備える、請求項3に記載の計時装置。
【請求項1】
スタート信号を出力する第1の信号発生回路と、
前記第1の信号発生回路から前記スタート信号が出力された後にN個(ただし、Nは2以上の整数である)のストップ信号が順次入力される入力端子と、
前記スタート信号に応答してN個の時間信号を第1の論理レベルにし、前記入力端子を介して入力された前記N個のストップ信号に応答してそれぞれ前記N個の時間信号を第2の論理レベルにする第2の信号発生回路と、
それぞれ前記N個の時間信号に対応して設けられ、各々が、対応の時間信号が前記第1の論理レベルにされてから前記第2の論理レベルにされるまでの時間を測定するN個の計時回路とを備える、計時装置。
【請求項2】
前記第2の信号発生回路は、直列接続されたN個のフリップフロップを含み、
各フリップフロップは、前記スタート信号に応答して前記第1の論理レベルをデータ出力端子に出力し、
初段のフリップフロップのデータ入力端子は前記第2の論理レベルを受け、
各フリップフロップは、1つのストップ信号が入力される毎に、データ入力端子の論理レベルを取り込んでデータ出力端子に出力し、
前記N個の時間信号は、それぞれ前記N個のフリップフロップの出力信号である、請求項1に記載の計時装置。
【請求項3】
さらに、クロック信号を発生する第3の信号発生回路を備え、
各計時回路は、
対応の時間信号が前記第1の論理レベルにされたことに応じて前記クロック信号のパルス数のカウントを開始し、対応の時間信号が前記第2の論理レベルにされたことに応じて前記クロック信号のパルス数のカウントを停止し、カウント値を示す信号を出力するカウンタを含む、請求項1または請求項2に記載の計時装置。
【請求項4】
各計時回路は、さらに、ラッチ指示信号に応答して前記カウンタの出力信号を取り込み、取り込んだ信号を出力指示信号に応答して出力するラッチ回路を含み、
前記カウンタのカウント値はクリア信号に応答してクリアされ、
前記第1の信号発生回路は、計時の開始を指令する計時指令信号に応答して、前記ラッチ指示信号を各ラッチ回路に出力し、前記クリア信号を各カウンタに出力した後に、前記スタート信号を出力し、
前記計時装置は、
さらに、前記スタート信号に応答して、計時中であることを示すビジー信号を予め定められた時間だけ活性化レベルにする第4の信号発生回路と、
前記ビジー信号が活性化レベルにされている期間において、N個の前記ラッチ回路にそれぞれN個の前記出力指示信号を順次与える第5の信号発生回路とを備える、請求項3に記載の計時装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【公開番号】特開2011−107098(P2011−107098A)
【公開日】平成23年6月2日(2011.6.2)
【国際特許分類】
【出願番号】特願2009−265382(P2009−265382)
【出願日】平成21年11月20日(2009.11.20)
【出願人】(505127721)公立大学法人大阪府立大学 (688)
【Fターム(参考)】
【公開日】平成23年6月2日(2011.6.2)
【国際特許分類】
【出願日】平成21年11月20日(2009.11.20)
【出願人】(505127721)公立大学法人大阪府立大学 (688)
【Fターム(参考)】
[ Back to top ]