【課題】時間測定過程の演算速度と測定の正確性を高め、回路占用面積を減少し、かつ消費電力を減少した時間測定方法及びそのシステムの提供。
【解決手段】本発明の時間測定方法及びそのシステムは、測定開始と測定終了時に生成される開始信号と終了信号を利用してクロックマスクを設定し、且つこのクロックマスク下の基準信号のサイクル数を取得して初期時間値を換算して得ると同時に、前記基準信号に基づいて生成された複数の位相シフト信号を利用して前述の初期時間値を修正し、かつ位相シフト信号数の増加に伴いエラーをさらに縮小して、正確な時間測定値を取得することができ、且つ測定速度が速く、測定システムが占用する回路面積が小さいという利点がある。 （もっと読む）

【課題】時間間隔の計測精度を向上させる。
【解決手段】開始時点から各クロック信号の直近の立ち上がり時点までの時間間隔及び各クロック信号の直近の立ち上がり時点から終了時点までの時間間隔を計測する細時間測定手段（２０）と、第１クロック信号を利用して開始時点から終了時点までの周期をカウントする第１カウンタ（１２ａ）と、第２クロック信号を利用して開始時点から終了時点までの周期をカウントする第２カウンタ（１２ｂ）と、第３クロック信号を利用して開始時点から終了時点までの周期をカウントする第３カウンタ（１２ｃ）と、細時間および粗時間を選択する選択手段（３１）と、選択手段で選択された粗時間と細時間とから開始時点から終了時点までの時間間隔を演算する演算手段（３２）とを備える。 （もっと読む）

【課題】 環境の変化に強く外部からのメンテナンスも必要としない、長期間動作可能な計時装置を提供すること。
【解決手段】 固定部と自由端部とを有する弾性体のレバー１０１に電荷を蓄積可能な電荷蓄積部材１０３と出力端子を有する圧電部材１０４とが設けられ、電荷蓄積部材１０３に放射線を放射する放射性物質１０２を配置して、電荷蓄積部材１０３に蓄積される電荷で電荷蓄積部材１０３に発生する静電力で生じる前記レバー１０１の撓みと、レバー１０１が撓んだ状態で蓄積電荷の放電で生じるレバー１０１の撓みの開放とが繰り返されることにより、出力端子から交流電流を出力可能な原子力電池１を用い、出力される交流電流を波形整形して計時パルスを出力する波形整形回路５と、計時パルスから計時動作を行う計時カウンタ７と、交流電流により蓄電されるとともに、波形整形回路５と計時カウンタ７とに電力を供給する蓄電手段３とを設けて計時装置を構成した。 （もっと読む）

【課題】計測時間の計測精度の低下を抑制し得る時間計測装置およびセンサ装置を提供する。
【解決手段】レーザレーダ装置１に採用される制御回路７０の時間計測回路７１では、計測時間Ｔが、デジタル値Ｄ１およびデジタル値Ｄ２の比率と基準時間Ｔｏとに基づいて求められる。さらに、比率演算時の時間分解能Ｔｒ１が、比率演算時の演算誤差ｅ１に等しくなるように設定されて、リング遅延パルス発生回路８１の遅延素子（ゲートディレイ）の時間分解能よりも細かく設定される。 （もっと読む）

【課題】複数の時間を測定することが可能な計時装置を提供する。
【解決手段】この時間デジタル変換装置は、スタート信号ＳＴＡを出力するクロック発生回路３と、スタート信号ＳＴＡが出力されてからストップ信号ＳＴ１〜ＳＴ４が入力されるまでそれぞれ時間信号ＴＭ１〜ＴＭ４を「Ｈ」レベルにする時間信号発生回路４と、それぞれ時間信号ＴＭ１〜ＴＭ４が「Ｈ」レベルにされた時間を測定する計時回路５〜８とを備える。したがって、スタート信号ＳＴＡを出力してからストップ信号ＳＴ１〜ＳＴ４が入力されるまでの４個の時間を測定できる。 （もっと読む）

【課題】ＴＡＣ方式とクロックカウント方式を併用する際に、クロック発生部を別途設ける必要のない時間計測回路を得る。
【解決手段】入力信号の振幅の最大値を検出し、ピーク検出トリガを出力するピーク検出回路（３０）と、外部からの測定開始信号を起点として、時間経過に伴って電圧値が所定のパターンで上昇するアナログ信号を生成し出力するアナログ信号発生部（１０）と、アナログ信号の電圧値をモニタし、所定電圧値を超えるごとにアナログ信号の電圧値をゼロリセットする動作を繰り返すことで、一定間隔のパルス信号を発生させるパルス発生部（６０）と、ピーク検出トリガが出力されたタイミングにおけるアナログ信号の電圧値と、パルス信号の計数結果とに基づいて、測定開始信号を起点としてピーク検出トリガが出力されるまでの時間を算出する時間算出処理部（２０、４０、５０）とを備える。 （もっと読む）

【課題】クロノ駆動タイミングと磁界検出タイミングが重なって不必要に補正駆動パルスによって駆動されるのを防止すること。
【解決手段】処理部１０８は、計時した計時情報、計測したクロノ計測情報に各々基づいて所定タイミングで時刻表示モータ１１０、クロノ表示モータ１１４を駆動するように駆動回路１０９、１１３を制御すると共に所定タイミングで磁界検出手段１１２が磁界を検出するように制御し、クロノ表示モータ１１４の駆動タイミングと磁界検出手段１１２の磁界検出タイミングが重なった場合、クロノ表示モータ１１４の駆動タイミングと磁界検出手段１１２の磁界検出タイミングが重ならないように磁界検出手段１１２の磁界検出タイミングを変更する。 （もっと読む）

【課題】クロノグラフ機能の使用時間が少ない場合でも、電池信頼性寿命時間の超過を防止して、漏液によるクロノグラフ時計の故障発生を防ぐこと。
【解決手段】２４時間カウンタ１１１は経過した時間を２４時間からダウンカウントし、クロノカウンタ１１２は所定時間からクロノ計測動作を行った時間をダウンカウントし、処理部１０６は、２４時間カウンタ１１１とクロノカウンタ１１２のカウント値が等しくなったとき、カウンタ１１１、１１２の残り時間の間、電池電力消耗手段１０３によって電池１１３を消耗させる。 （もっと読む）

【課題】ＴＡＣ方式を使用する時間計測回路、またはＴＡＣ方式とパルスカウント方式を組み合わせた時間計測回路において、測定精度を向上させるとともに、デッドタイムのない回路構成を提供する。
【解決手段】入力信号Ｖｉの振幅の最大値を検出してトリガＴＲＧを出力するピーク検出回路５と、測定開始信号Ｖｇに応答して動作する３個以上の複数のアナログ信号発生部１〜４と、アナログ信号発生部１〜４の動作タイミングを制御する制御部６と、トリガＴＲＧの出力時点におけるアナログ信号発生部の少なくとも１つの出力電圧を用いて、測定開始信号Ｖｇの出力時刻を起点としたトリガＴＲＧの出力時刻を算定する算定部７とを備えている。 （もっと読む）

時間測定回路のある実施形態では、リファレンス信号期間の第１の部分においてデジタル制御発振器（ＤＣＯ）を第１の周波数で動作させ、前記対象信号と前記リファレンス信号との時間差に応じて前記リファレンス信号期間中に動作周波数を前記第１の周波数から第２の周波数に変更することにより、対象信号とリファレンス信号の時間差が測定される。時間測定回路は、前記リファレンス信号期間において前記デジタル制御発振器の出力で何回の信号遷移が発生したかを継続的に計数する。対象信号とリファレンス信号の時間差は、前記リファレンス信号期間において計数された前記信号遷移の回数に基づいて推定される。

（もっと読む）

【課題】本発明は、簡単な回路構成で検査時間が短縮できコストアップを抑えることができるカウンタ回路を提供することを目的とする。
【解決手段】、発振器の出力するクロック信号をカウントして計時を行うカウンタ回路において、前記カウンタ回路を構成する複数段のフリップフロップ１１−１〜１１−ｎの全部をバイパスするヒューズ１３を有する。 （もっと読む）

【課題】２つの事象間の時間差の測定を高い時間分解能で測定し、時間測定に起因する電磁障害を低減する。
【解決手段】位置測定装置の測定信号評価ユニット（３）を用いて第１の事象（Ａ）と第２の事象（Ｂ）との間の時間差（Ｔ）を求める方法であって、単一または複数の周期信号（ｘ₁（ｔ），ｘ₂（ｔ））から位置値が求められ、第１の事象（Ａ）の発生時に第１の位置値（φ_A）が測定信号評価ユニット（３）により求められ、第１の事象（Ｂ）の発生時に第２の位置値（φ_B）が測定信号評価ユニット（３）により求められ、第１および第２の位置値（φ_A，φ_B）により時間差（Ｔ）が求められる。 （もっと読む）

【課題】矩形信号のレベルが同一である期間の長さを予測することのできる技術を提供する。
【解決手段】
矩形信号のレベルが同一である期間の長さである期間幅を予測する期間幅予測回路５９８は、矩形信号のレベルが変化する時間的位置を変化位置として検出する変化位置検出部７０６と、変化位置から次の変化位置までの長さを期間幅として計測する期間幅計測部５９４と、期間幅計測部によって計測された複数の期間幅を過去期間幅として記憶する過去期間幅記憶部７０２，７０４と、過去期間幅の変化に基づいて、次の期間幅の予測値である予測期間幅ＲＡを算出する予測期間幅算出部７１０と、を備える。 （もっと読む）

【課題】三角波の頂点付近での影響が無く、正確に時間の測定を行うことが可能な時間測定回路を提供する。
【解決手段】一定の周期でクロック信号を発生させるクロック発生手段と、前記クロック発生手段により発生したクロック信号に基づいて、それぞれ互いに所定の位相差を有する第１及び第２のクロック信号を出力する位相クロック出力手段と、前記位相クロック出力手段により出力された第１のクロック信号に従って三角波を発生させる第１の三角波発生手段と、前記位相クロック出力手段により出力された第２のクロック信号に従って三角波を発生させる第２の三角波発生手段と、時間を測定するために用いる被測定パルスを出力するパルス出力手段と、前記パルス出力手段により出力された被測定パルスに応じて、前記第１および第２の三角波発生手段により発生した三角波の振幅をサンプルする振幅サンプル手段と、前記振幅サンプル手段によりサンプルされた三角波の振幅のうちのいずれか１つに基づいて時間を測定する時間測定手段とを備えたことを特徴とするもの。 （もっと読む）

【課題】時間分解能を高めたタイマにより低消費電力で精度よく時間計測するタイマ装置を提供する。
【解決手段】入力信号を反転して出力する反転手段１０と、反転手段１０からの入力信号を所定時間遅延させて出力する遅延手段１１と、遅延手段１１に接続され所定の制御信号により出力を所定の状態に保持する保持手段１９とを備え、計測開始信号と計測停止信号が入力されたとき、その指示信号を前記保持手段１９の制御端子に所定の形態で入力する保持選択手段２２及びラッチ手段２１を有し、反転手段１０と遅延手段１１と保持手段１９とで１組の信号生成手段を構成すると共に、この信号生成手段を複数段設けリング状に接続してＨｉ／Ｌｏのクロック信号を生成するリングオシレータを構成し、最終段の信号生成手段の出力をカウントして時間計測を行う構成としたものである。 （もっと読む）

【課題】 電圧信号と基準電圧を比較回路で比較し、この比較回路の出力を短周期でメモリに保存して、この保存した値が変化する位置を検出して立ち上がり時間を測定していた。そのため、大きな容量のメモリが必要になり、かつ時間分解能を高くすることが困難であったという課題を解決する。
【解決手段】 電圧信号と基準電圧を比較回路で比較し、この比較回路の出力が反転したタイミングで、クロックをカウントするカウンタのカウント値をメモリに保存するようにした。必要なメモリ容量が少なくて済み、かつ時間分解能を高くすることができる。 （もっと読む）

【課題】本発明は、遅延時間評価回路及び半導体装置に関し、遅延測定対象回路と遅延時間評価回路の独立性、即ち、非干渉性を向上することを目的とする。
【解決手段】複数段のゲート回路から構成されており接続段数が切り替え可能である被測定回路内の信号の伝播遅延時間を評価する遅延時間評価回路において、入力信号と、この入力信号を接続段数が任意の段数に切り替えられた被測定回路を通した信号の位相差を検出する位相差検出回路と、位相差に応じたパルス列を生成して外部へ出力する変換回路部と、被測定回路と位相差検出回路との間を容量結合又は非接触結合により結合する結合部とを備えるように構成する。 （もっと読む）

【課題】短い時間幅の高分解能な計測と長い時間幅の低分解能な計測とを、回路規模を大幅に増大させることなく、いずれも実現させることが可能な時間計測回路を提供する。
【解決手段】駆動電圧ＶＤＤＬに応じた遅延時間で信号を遅延させる遅延ユニットＤＵをＭ（Ｍは正整数）段直列接続してなり、起動用パルスＰＡの入力により起動され、各遅延ユニットＤＵにてパルス信号を順次遅延させながら伝送するパルス遅延回路１０と、計測用パルスＰＢが入力されると、パルス遅延回路１０内でのパルス信号の位置を検出（ラッチ）し、その検出結果を、起動用パルスＰＡの入力から計測用パルスＰＢの入力までの時間Ｔｍ内にパルス信号が通過した遅延ユニットＤＵの段数を表す所定ビットのデジタルデータＤＴに変換して出力するラッチ＆エンコーダ１２と、電圧設定データＤＶに従った大きさの駆動電圧ＶＤＤＬを発生させる駆動電圧設定回路１４とを備える。 （もっと読む）

【課題】本発明は、遅延時間評価回路及び半導体装置に関し、回路面積を増大させることなく、少数段で構成されるゲート回路等の遅延時間を短時間で精度よく評価することを目的とする。
【解決手段】複数段のゲート回路から構成されており接続段数が切り替え可能である被測定回路内の信号の伝播遅延時間を評価する遅延時間評価回路において、入力信号と、この入力信号を接続段数が任意の段数に切り替えられた被測定回路を通した信号の位相差を検出する位相差検出回路と、位相差に応じたパルス列を生成して外部へ出力する変換回路部とを備え、パルス列のパルス数は被測定回路内での入力信号の遅延時間に相当するように構成する。 （もっと読む）

【課題】タイムインターバル測定装置の構成の簡易化及び高精度な測定の実現
【解決手段】
時間差を求める対象となる第１，第２の信号について、第１の信号の変化点からの時間経過に相当する電圧値を第２の信号のタイミングでサンプリングしてデジタル値に変換すし、そのデジタル値から時間差を算出する。また、基準クロック信号ＣＫｒと校正用信号を用いて時間−電圧変換回路５の電圧出力の変動に対する構成情報を生成し、校正情報を用いて時間差を精度良く算出できるようにする。 （もっと読む）