時間測定回路およびそれを用いたＩＣ検査装置
【課題】 電圧信号と基準電圧を比較回路で比較し、この比較回路の出力を短周期でメモリに保存して、この保存した値が変化する位置を検出して立ち上がり時間を測定していた。そのため、大きな容量のメモリが必要になり、かつ時間分解能を高くすることが困難であったという課題を解決する。
【解決手段】 電圧信号と基準電圧を比較回路で比較し、この比較回路の出力が反転したタイミングで、クロックをカウントするカウンタのカウント値をメモリに保存するようにした。必要なメモリ容量が少なくて済み、かつ時間分解能を高くすることができる。
【解決手段】 電圧信号と基準電圧を比較回路で比較し、この比較回路の出力が反転したタイミングで、クロックをカウントするカウンタのカウント値をメモリに保存するようにした。必要なメモリ容量が少なくて済み、かつ時間分解能を高くすることができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、少ないメモリ容量を用いて高時間分解の測定を行うことができる時間測定回路およびこの時間測定回路を用いたＩＣ検査装置に関するものである。
【背景技術】
【０００２】
ＩＣ検査装置では、指定されたタイミングで被測定ＩＣのピンに発生する電圧を測定することにより、ＩＣの良否判定を行うことが一般的である。しかし、最近ピン電圧が所定の電圧レベルに到達するまでの時間測定を要求されることが増えてきた。
【０００３】
このような時間測定を行う時間測定回路を図５に示す。図５において、被測定ＩＣ１０のピン電圧はコンパレータ１１に入力される。このコンパレータ１１には基準電圧源１２からの基準電圧が入力される。コンパレータ１１の出力はフェイルメモリ１３のデータ端子Ｄに入力される。タイミング発生回路１４は所定の周期で発生するストローブ信号ＳＴＲＢと連続したアドレスをフェイルメモリ１３に出力する。フェイルメモリ１３はこのストローブ信号ＳＴＲＢのタイミングでコンパレータ１１の出力を指定されたアドレスに保存する。
【０００４】
このような構成において、基準電圧の電圧値を到達電圧に設定し、被測定ＩＣ１０の測定対象ピンに信号が発生するとタイミング発生回路１４を動作させる。測定対象ピンの電圧は徐々に高くなるので、コンパレータ１１の出力は最初は０であるが、測定対象ピンの電圧が基準電圧を越えると反転して１なる。この０の個数を数えることにより、測定対象ピンの信号の立ち上がり時間を測定することができる。
【０００５】
図６に測定結果の一例を示す。図６（Ａ）は測定対象ピンの電圧とコンパレータ１１の出力との関係を示したグラフであり、横軸は時間、縦軸は電圧である。Ｖｔｈは基準電圧、曲線２０はピン電圧、２１はコンパレータ１１の出力、上向きの矢印はストローブ信号ＳＴＲＢ発生のタイミングを表している。最初、ピン電圧２０は基準電圧Ｖｔｈより低いので、コンパレータ１１の出力２１は０であるが、基準電圧Ｖｔｈを越えると１に反転する。
【０００６】
図６（Ｂ）はフェイルメモリ１３に格納された値を示す。左端列はフェイルメモリ１３のアドレス、ピン１〜ピンＮはそれぞれピン１〜ピンＮの測定結果である。ピン１〜ピンＮはそれぞれアドレス６、４、８で反転しているので、ストローブ信号ＳＴＲＢの周期をｔｐとすると、立ち上がり時間はそれぞれ５ｔｐ、３ｔｐ、７ｔｐになる。
【０００７】
図７に測定対象ピンの立ち上がり時間を測定する他の従来例を示す。なお、図５と同じ要素には同一符号を付し、説明を省略する。図７において、比較回路３０ａ〜３０ｎはコンパレータと基準電圧で構成されている。この比較回路３０ａ〜３０ｎには被測定ＩＣ１０の測定対象ピンの電圧が入力される。
【０００８】
スイッチ３１は比較回路３０ａ〜３０ｎの出力のうち１つを選択してフェイルメモリ１３のデータ端子Ｄに出力する。タイミング発生回路３２はスイッチ３１を制御すると共に、フェイルメモリ１３に連続するアドレスとストローブ信号ＳＴＲＢを出力する。
【０００９】
最初タイミング発生回路３２はスイッチ３１を制御して比較回路３０ａを選択し、図５従来例と同じ動作を行って比較回路３１ａの出力を連続したアドレスに書き込む。次に、比較回路３０ｂを選択して、同じ動作を行う。このようにして、スイッチ３１で比較回路３０ａ〜３０ｎを順次選択することにより、複数の測定対象ピン信号の立ち上がり時間を測定することができる。
【００１０】
【特許文献１】特開２００３−１３９８１７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、このような時間測定回路には次のような課題があった。ｎ個のピンを測定するときのデータ数は、（測定したい時間幅）×（ピン数）／（ストローブ信号の間隔）になる。近年、ＩＣのピン数は増加しており、１０００以上になることもある。そのため、フェイルメモリ１３に大容量のメモリが必要になるという課題があった。また、立ち上がり時間を求めるためにはこの膨大なデータを読み込まなければならず、処理時間が長くなってしまうという課題もあった。
【００１２】
また、ストローブ信号の周期は、フェイルメモリ１３の書き込み時間より短くすることはできない。そのため、測定する時間分解能が制約されてしまうという課題もあった。
【００１３】
また、等化サンプリングで測定するときは、時間をずらしながら何回も測定を行わなければならないので、測定時間が長くなってしまうという課題があった。さらに、図７従来例では各ピンの測定の度にスイッチ３１を切り替えて測定しなければならず、測定時間が非常に長くなってしまうという課題もあった。
【００１４】
従って本発明の目的は、メモリの容量を削減することができ、かつ時間分解能を高くすることができる時間測定回路およびそれを用いたＩＣ検査装置を提供することにある。
【課題を解決するための手段】
【００１５】
このような課題を解決するために、本発明のうち請求項１記載の発明は、
電圧信号が入力され、この電圧信号と基準電圧を比較してその比較結果を出力する比較回路と、
クロックが入力され、このクロックをカウントするカウンタと、
前記比較回路の出力が変化したときに、前記カウンタのカウント値を保存するメモリと、
を具備したものである。少ないメモリ容量で、高時間分解能の測定ができる。
【００１６】
請求項２記載の発明は、
電圧信号が入力され、この電圧信号と基準電圧を比較してその比較結果を出力する複数の比較回路と、
クロックが入力され、このクロックをカウントするカウンタと、
前記カウンタのカウント値を保存するメモリと、
前記比較回路の出力および前記カウンタのカウント値が入力され、前記比較回路の出力が変化したときの前記カウンタのカウント値を、前記メモリの前記出力が変化した比較回路に対応するアドレスに保存するラッチ部と、
を具備したものである。少ないメモリ容量で、複数の信号を同時に測定できる。
【００１７】
請求項３記載の発明は、請求項１若しくは請求項２記載の発明において、
前記基準電圧を調整可能としたものである。種々の測定に対応できる。
【００１８】
請求項４記載の発明は、
被測定ＩＣの測定対象ピンの信号が入力され、この信号と基準電圧を比較してその比較結果を出力する比較回路と、
クロックが入力され、このクロックをカウントするカウンタと、
前記比較回路の出力が変化したときに、前記カウンタのカウント値を保存するメモリと、
を具備したものである。少ないメモリ容量で、被測定ＩＣの出力信号の立ち上がり時間を高い時間分解能で測定できる。
【００１９】
請求項５記載の発明は、
被測定ＩＣの測定対象ピンの信号が入力され、この信号と基準電圧を比較してその比較結果を出力する複数の比較回路と、
クロックが入力され、このクロックをカウントするカウンタと、
前記カウンタのカウント値を保存するメモリと、
前記比較回路の出力および前記カウンタのカウント値が入力され、前記比較回路の出力が変化したときの前記カウンタのカウント値を、前記メモリの前記出力が変化した比較回路に対応するアドレスに保存するラッチ部と、
を具備したものである。少ないメモリ容量で、複数の信号の立ち上がり時間を同時に測定できる。
【００２０】
請求項６記載の発明は、請求項４若しくは請求項５記載の発明において、
前記基準電圧を調整可能としたものである。種々の出力信号に対応できる。
【発明の効果】
【００２１】
以上説明したことから明らかなように、本発明によれば次のような効果がある。
請求項１，２、３、４、５および６の発明によれば、比較回路で測定信号と基準電圧を比較し、クロックをカウントするカウンタのカウント値を、この比較回路の出力が変化したタイミングでメモリに格納するようにした。
【００２２】
入力信号が特定の値になったときのカウント値のみメモリに格納するようにしたので、必要なメモリ容量を大幅に少なくすることができ、かつメモリの読み出し時間を短縮することができるという効果がある。また、少ない容量のメモリを用いることができるので、コストを削減することができるという効果もある。
【００２３】
また、従来のように、クロックの周期で比較回路の出力をメモリに格納しないので、システムクロック等の高速クロックを用いることができる。そのため、時間分解能を高くすることができるという効果もある。
【００２４】
さらに、等価サンプリングのように時間をずらしながら測定する場合、あるいは測定時間間隔を細かくして測定する場合にも、高速に測定することが可能であるという効果もある。
【００２５】
近年、ＩＣのピン数が１０００ピン以上と増加しているために、被測定ＩＣの立ち上がり時間を測定するために多くの時間を要していた。本発明を用いることにより、立ち上がり時間測定に要する時間を大幅に短縮することができるので、ＩＣ検査装置の測定時間を大幅に短縮することができるという効果もある。
【発明を実施するための最良の形態】
【００２６】
以下本発明を、図面を用いて詳細に説明する。図１は本発明に係る時間測定回路の一実施例を示す構成図である。なお、図５と同じ要素には同一符号を付し、説明を省略する。図１において、４０は比較回路であり、コンパレータ４０ａと基準電圧源４０ｂで構成されている。被測定ＩＣ１０の測定対象ピンの信号および基準電圧源４０ｂが出力する基準電圧はコンパレータ４０ａに入力される。コンパレータ４０ａは、これら入力された２つの電圧の比較結果を出力する。このコンパレータ４０ａの出力が比較回路４０の出力になる。なお、基準電圧源４０ｂが出力する基準電圧は、外部から調整できるようになっている。
【００２７】
４２はタイミング発生回路であり、クロックおよびスタートストップ信号を出力する。４１はカウンタであり、比較回路４０の出力、およびタイミング発生回路４２が出力するクロックとスタートストップ信号が入力される。カウンタ４１はこのクロックでカウントアップし、またスタートストップ信号でカウントを開始し、また停止する。さらに、比較回路４０の出力が反転すると、書き込み信号出力する。４３はメモリであり、書き込み信号が入力されると、カウンタ４１のカウント値を所定のアドレスに格納する。
【００２８】
次に、この実施例の動作を図２に基づいて説明する。図２（Ａ）は比較回路４０に入力される、測定対象ピンの電圧変化を表したグラフであり、横軸は時間、縦軸は電圧、Ｖｔｈは基準電圧である。同図（Ｂ）は比較回路４０の出力であり、時刻ｔ２で０から１に反転する。（Ｃ）はスタートストップ信号であり、この信号が１のときにカウンタ４１はカウントを行う。（Ｄ）はクロックであり、縦矢印がクロックの立ち上がりタイミングを表している。（Ｅ）は書き込み信号であり、この信号の立ち上がりでメモリ４３はカウンタ４１のカウント値を格納する。なお、メモリ４３はレジスタであってもよい。
【００２９】
時刻ｔ０で測定対象ピンの電圧が増加し始めると、時刻ｔ１でスタートストップ信号が１になり、カウンタ４１はカウントを開始する。ピン電圧は単調に増加し、時刻ｔ２で基準電圧Ｖｔｈを越える。そのため、比較回路４０の出力は０から１に反転する。この反転により書き込み信号は短時間０から１になり、カウンタ４１のカウント値はメモリ４３に保存される。ｔ１からｔ２までの時間Δｔは、下記（１）式で求めることができる。
Δｔ＝（クロックの周期）×（メモリ４３に保存されたカウント値）・・・（１）
【００３０】
図５従来例では、ストローブ信号のタイミングでコンパレータ１１の出力を全てフェイルメモリに格納していたが、本実施例では比較回路４０の出力が１になったときのカウント値のみメモリ４３に保存するようにした。そのため、メモリの容量を大幅に削減することができる。また、読み出すときもカウント値のみ読み出せばよいので、高速で読み出すことができる。
【００３１】
さらに、タイミング発生回路４２が出力するクロックの周期はカウンタ４１がカウントアップできる周期であればよいので、システムクロック等高速のクロックを使用することができる。そのため、従来に比べて時間分解能を大幅に向上させることができる。時間分解能を高くすることができるので時間をずらしながら測定する（等価サンプリング）必要がなくなるので、さらに高速で測定することができる。
【００３２】
なお、この実施例ではカウンタ４１に比較回路４０の出力を入力し、このカウンタ４１が書き込み信号をメモリ４３に出力するようにしたが、比較回路４０の出力をメモリ４３に入力してその立ち上がりでカウント値を保存するなど、実施形態を適宜変更することができる。要は、比較回路４０の出力が反転したときに、カウンタ４１のカウント値をメモリ４３に保存するようにすればよい。
【００３３】
また、カウンタ４１はスタートストップ信号が１のときにカウント動作を行うようにしたが、カウンタ４１は常時カウント動作を行い、スタートストップ信号の立ち上がりでカウンタ４１をクリアするようにしてもよい。
【００３４】
図３に本発明の他の実施例を示す。なお、図１と同じ要素には同一符号を付し、説明を省略する。図３において、５０ａ〜５０ｎは比較回路であり、それぞれ被測定ＩＣ１０の測定対象ピンの電圧信号が入力される。比較回路５０ａ〜５０ｎは図１の比較回路４０と同様に、コンパレータと基準電圧源で構成され、その出力は入力電圧（測定対象ピンの電圧）が基準電圧を越えると反転する。
【００３５】
５２はカウンタであり、タイミング発生回路４２からスタートストップ信号とクロックが入力される。カウンタ５２はスタートストップ信号が１の間、クロックをカウントする。５１はラッチ部であり、比較回路５０ａ〜５０ｎの出力とカウンタ５２のカウント値が入力され、メモリ４３にアドレス、カウント値および書き込み信号を出力する。
【００３６】
次に、この実施例の動作を説明する。最初に比較回路５０ａ〜５０ｎ内の基準電圧を測定対象ピンの到達電圧に調整する。測定対象ピンの電圧が増加し始めるとスタートストップ信号が１になり、カウンタ５２はカウントを開始する。測定対象ピンの電圧が基準電圧を越え、比較回路５０ａ〜５０ｎのどれかが１になると、ラッチ部５１はそのときのカウンタ５２のカウント値と書き込み信号、およびその比較回路に対応するアドレスをメモリ４３に出力する。メモリ４３は、書き込み信号の立ち上がりのタイミングで、入力されたカウント値を指定されたアドレスに格納する。
【００３７】
図４に測定結果の一例を示す。ピン番号１に対応するアドレスには６が、ピン番号２に対応するアドレスには４が保存され、ピン番号９に対応するアドレスには８が保存されている。従って、ピン番号１、２、９の信号の立ち上がり時間はこの保存されたカウント値から直接演算することができ、クロックの周期をｔｐとすると、それぞれ６ｔｐ、４ｔｐ、８ｔｐになる。
【００３８】
この実施例でも、従来例に比べてメモリ容量を大幅に削減することができ、かつ時間分解能を大幅に高めることができる。さらに、複数ピンの信号の立ち上がりを同時に測定することができるので、測定時間を大幅に短縮することができる。また、カウンタ５２、タイミング発生回路４２は１つでよいので、ハードウエアの規模を縮小することができる。
【００３９】
この実施例でも、カウンタ５２はスタートストップ信号が１のときにカウント動作を行うようにしたが、カウンタ５２は常時カウント動作を行い、スタートストップ信号の立ち上がりでカウンタ５２をクリアするようにしてもよい。
【００４０】
また、比較回路４０、５０ａ〜５０ｎは０と１の２値を出力するものとしたが、複数の基準電圧とコンパレータを有し、入力電圧がこれら複数の基準電圧を越えたことを多値信号で出力する回路であってもよい。この場合、比較回路の出力が変化したときのカウント値をメモリに保存するようにすればよい。
【００４１】
なお、図１、図３の実施例ではＩＣ検査装置に用いるとして説明したが、その他の信号の立ち上がり時間を測定するために用いることもできる。また、ＩＣ検査装置において、カウント値を保存するメモリとして、フェイルメモリを用いることもできる。
【図面の簡単な説明】
【００４２】
【図１】本発明の一実施例を示す構成図である。
【図２】本発明の一実施例の動作を説明するための波形図である。
【図３】本発明の他の実施例を示す構成図である。
【図４】メモリに保存されたカウント値の例である。
【図５】従来の時間測定回路の構成図である。
【図６】従来の時間測定回路の動作を説明するための特性図である。
【図７】従来の時間測定回路の構成図である。
【符号の説明】
【００４３】
１０ 被測定ＩＣ
４０、５０ａ〜５０ｎ 比較回路
４０ａ コンパレータ
４０ｂ 基準電圧源
４１、５２ カウンタ
４２ タイミング発生回路
４３ メモリ
５１ ラッチ部
Ｖｔｈ 基準電圧
【技術分野】
【０００１】
本発明は、少ないメモリ容量を用いて高時間分解の測定を行うことができる時間測定回路およびこの時間測定回路を用いたＩＣ検査装置に関するものである。
【背景技術】
【０００２】
ＩＣ検査装置では、指定されたタイミングで被測定ＩＣのピンに発生する電圧を測定することにより、ＩＣの良否判定を行うことが一般的である。しかし、最近ピン電圧が所定の電圧レベルに到達するまでの時間測定を要求されることが増えてきた。
【０００３】
このような時間測定を行う時間測定回路を図５に示す。図５において、被測定ＩＣ１０のピン電圧はコンパレータ１１に入力される。このコンパレータ１１には基準電圧源１２からの基準電圧が入力される。コンパレータ１１の出力はフェイルメモリ１３のデータ端子Ｄに入力される。タイミング発生回路１４は所定の周期で発生するストローブ信号ＳＴＲＢと連続したアドレスをフェイルメモリ１３に出力する。フェイルメモリ１３はこのストローブ信号ＳＴＲＢのタイミングでコンパレータ１１の出力を指定されたアドレスに保存する。
【０００４】
このような構成において、基準電圧の電圧値を到達電圧に設定し、被測定ＩＣ１０の測定対象ピンに信号が発生するとタイミング発生回路１４を動作させる。測定対象ピンの電圧は徐々に高くなるので、コンパレータ１１の出力は最初は０であるが、測定対象ピンの電圧が基準電圧を越えると反転して１なる。この０の個数を数えることにより、測定対象ピンの信号の立ち上がり時間を測定することができる。
【０００５】
図６に測定結果の一例を示す。図６（Ａ）は測定対象ピンの電圧とコンパレータ１１の出力との関係を示したグラフであり、横軸は時間、縦軸は電圧である。Ｖｔｈは基準電圧、曲線２０はピン電圧、２１はコンパレータ１１の出力、上向きの矢印はストローブ信号ＳＴＲＢ発生のタイミングを表している。最初、ピン電圧２０は基準電圧Ｖｔｈより低いので、コンパレータ１１の出力２１は０であるが、基準電圧Ｖｔｈを越えると１に反転する。
【０００６】
図６（Ｂ）はフェイルメモリ１３に格納された値を示す。左端列はフェイルメモリ１３のアドレス、ピン１〜ピンＮはそれぞれピン１〜ピンＮの測定結果である。ピン１〜ピンＮはそれぞれアドレス６、４、８で反転しているので、ストローブ信号ＳＴＲＢの周期をｔｐとすると、立ち上がり時間はそれぞれ５ｔｐ、３ｔｐ、７ｔｐになる。
【０００７】
図７に測定対象ピンの立ち上がり時間を測定する他の従来例を示す。なお、図５と同じ要素には同一符号を付し、説明を省略する。図７において、比較回路３０ａ〜３０ｎはコンパレータと基準電圧で構成されている。この比較回路３０ａ〜３０ｎには被測定ＩＣ１０の測定対象ピンの電圧が入力される。
【０００８】
スイッチ３１は比較回路３０ａ〜３０ｎの出力のうち１つを選択してフェイルメモリ１３のデータ端子Ｄに出力する。タイミング発生回路３２はスイッチ３１を制御すると共に、フェイルメモリ１３に連続するアドレスとストローブ信号ＳＴＲＢを出力する。
【０００９】
最初タイミング発生回路３２はスイッチ３１を制御して比較回路３０ａを選択し、図５従来例と同じ動作を行って比較回路３１ａの出力を連続したアドレスに書き込む。次に、比較回路３０ｂを選択して、同じ動作を行う。このようにして、スイッチ３１で比較回路３０ａ〜３０ｎを順次選択することにより、複数の測定対象ピン信号の立ち上がり時間を測定することができる。
【００１０】
【特許文献１】特開２００３−１３９８１７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、このような時間測定回路には次のような課題があった。ｎ個のピンを測定するときのデータ数は、（測定したい時間幅）×（ピン数）／（ストローブ信号の間隔）になる。近年、ＩＣのピン数は増加しており、１０００以上になることもある。そのため、フェイルメモリ１３に大容量のメモリが必要になるという課題があった。また、立ち上がり時間を求めるためにはこの膨大なデータを読み込まなければならず、処理時間が長くなってしまうという課題もあった。
【００１２】
また、ストローブ信号の周期は、フェイルメモリ１３の書き込み時間より短くすることはできない。そのため、測定する時間分解能が制約されてしまうという課題もあった。
【００１３】
また、等化サンプリングで測定するときは、時間をずらしながら何回も測定を行わなければならないので、測定時間が長くなってしまうという課題があった。さらに、図７従来例では各ピンの測定の度にスイッチ３１を切り替えて測定しなければならず、測定時間が非常に長くなってしまうという課題もあった。
【００１４】
従って本発明の目的は、メモリの容量を削減することができ、かつ時間分解能を高くすることができる時間測定回路およびそれを用いたＩＣ検査装置を提供することにある。
【課題を解決するための手段】
【００１５】
このような課題を解決するために、本発明のうち請求項１記載の発明は、
電圧信号が入力され、この電圧信号と基準電圧を比較してその比較結果を出力する比較回路と、
クロックが入力され、このクロックをカウントするカウンタと、
前記比較回路の出力が変化したときに、前記カウンタのカウント値を保存するメモリと、
を具備したものである。少ないメモリ容量で、高時間分解能の測定ができる。
【００１６】
請求項２記載の発明は、
電圧信号が入力され、この電圧信号と基準電圧を比較してその比較結果を出力する複数の比較回路と、
クロックが入力され、このクロックをカウントするカウンタと、
前記カウンタのカウント値を保存するメモリと、
前記比較回路の出力および前記カウンタのカウント値が入力され、前記比較回路の出力が変化したときの前記カウンタのカウント値を、前記メモリの前記出力が変化した比較回路に対応するアドレスに保存するラッチ部と、
を具備したものである。少ないメモリ容量で、複数の信号を同時に測定できる。
【００１７】
請求項３記載の発明は、請求項１若しくは請求項２記載の発明において、
前記基準電圧を調整可能としたものである。種々の測定に対応できる。
【００１８】
請求項４記載の発明は、
被測定ＩＣの測定対象ピンの信号が入力され、この信号と基準電圧を比較してその比較結果を出力する比較回路と、
クロックが入力され、このクロックをカウントするカウンタと、
前記比較回路の出力が変化したときに、前記カウンタのカウント値を保存するメモリと、
を具備したものである。少ないメモリ容量で、被測定ＩＣの出力信号の立ち上がり時間を高い時間分解能で測定できる。
【００１９】
請求項５記載の発明は、
被測定ＩＣの測定対象ピンの信号が入力され、この信号と基準電圧を比較してその比較結果を出力する複数の比較回路と、
クロックが入力され、このクロックをカウントするカウンタと、
前記カウンタのカウント値を保存するメモリと、
前記比較回路の出力および前記カウンタのカウント値が入力され、前記比較回路の出力が変化したときの前記カウンタのカウント値を、前記メモリの前記出力が変化した比較回路に対応するアドレスに保存するラッチ部と、
を具備したものである。少ないメモリ容量で、複数の信号の立ち上がり時間を同時に測定できる。
【００２０】
請求項６記載の発明は、請求項４若しくは請求項５記載の発明において、
前記基準電圧を調整可能としたものである。種々の出力信号に対応できる。
【発明の効果】
【００２１】
以上説明したことから明らかなように、本発明によれば次のような効果がある。
請求項１，２、３、４、５および６の発明によれば、比較回路で測定信号と基準電圧を比較し、クロックをカウントするカウンタのカウント値を、この比較回路の出力が変化したタイミングでメモリに格納するようにした。
【００２２】
入力信号が特定の値になったときのカウント値のみメモリに格納するようにしたので、必要なメモリ容量を大幅に少なくすることができ、かつメモリの読み出し時間を短縮することができるという効果がある。また、少ない容量のメモリを用いることができるので、コストを削減することができるという効果もある。
【００２３】
また、従来のように、クロックの周期で比較回路の出力をメモリに格納しないので、システムクロック等の高速クロックを用いることができる。そのため、時間分解能を高くすることができるという効果もある。
【００２４】
さらに、等価サンプリングのように時間をずらしながら測定する場合、あるいは測定時間間隔を細かくして測定する場合にも、高速に測定することが可能であるという効果もある。
【００２５】
近年、ＩＣのピン数が１０００ピン以上と増加しているために、被測定ＩＣの立ち上がり時間を測定するために多くの時間を要していた。本発明を用いることにより、立ち上がり時間測定に要する時間を大幅に短縮することができるので、ＩＣ検査装置の測定時間を大幅に短縮することができるという効果もある。
【発明を実施するための最良の形態】
【００２６】
以下本発明を、図面を用いて詳細に説明する。図１は本発明に係る時間測定回路の一実施例を示す構成図である。なお、図５と同じ要素には同一符号を付し、説明を省略する。図１において、４０は比較回路であり、コンパレータ４０ａと基準電圧源４０ｂで構成されている。被測定ＩＣ１０の測定対象ピンの信号および基準電圧源４０ｂが出力する基準電圧はコンパレータ４０ａに入力される。コンパレータ４０ａは、これら入力された２つの電圧の比較結果を出力する。このコンパレータ４０ａの出力が比較回路４０の出力になる。なお、基準電圧源４０ｂが出力する基準電圧は、外部から調整できるようになっている。
【００２７】
４２はタイミング発生回路であり、クロックおよびスタートストップ信号を出力する。４１はカウンタであり、比較回路４０の出力、およびタイミング発生回路４２が出力するクロックとスタートストップ信号が入力される。カウンタ４１はこのクロックでカウントアップし、またスタートストップ信号でカウントを開始し、また停止する。さらに、比較回路４０の出力が反転すると、書き込み信号出力する。４３はメモリであり、書き込み信号が入力されると、カウンタ４１のカウント値を所定のアドレスに格納する。
【００２８】
次に、この実施例の動作を図２に基づいて説明する。図２（Ａ）は比較回路４０に入力される、測定対象ピンの電圧変化を表したグラフであり、横軸は時間、縦軸は電圧、Ｖｔｈは基準電圧である。同図（Ｂ）は比較回路４０の出力であり、時刻ｔ２で０から１に反転する。（Ｃ）はスタートストップ信号であり、この信号が１のときにカウンタ４１はカウントを行う。（Ｄ）はクロックであり、縦矢印がクロックの立ち上がりタイミングを表している。（Ｅ）は書き込み信号であり、この信号の立ち上がりでメモリ４３はカウンタ４１のカウント値を格納する。なお、メモリ４３はレジスタであってもよい。
【００２９】
時刻ｔ０で測定対象ピンの電圧が増加し始めると、時刻ｔ１でスタートストップ信号が１になり、カウンタ４１はカウントを開始する。ピン電圧は単調に増加し、時刻ｔ２で基準電圧Ｖｔｈを越える。そのため、比較回路４０の出力は０から１に反転する。この反転により書き込み信号は短時間０から１になり、カウンタ４１のカウント値はメモリ４３に保存される。ｔ１からｔ２までの時間Δｔは、下記（１）式で求めることができる。
Δｔ＝（クロックの周期）×（メモリ４３に保存されたカウント値）・・・（１）
【００３０】
図５従来例では、ストローブ信号のタイミングでコンパレータ１１の出力を全てフェイルメモリに格納していたが、本実施例では比較回路４０の出力が１になったときのカウント値のみメモリ４３に保存するようにした。そのため、メモリの容量を大幅に削減することができる。また、読み出すときもカウント値のみ読み出せばよいので、高速で読み出すことができる。
【００３１】
さらに、タイミング発生回路４２が出力するクロックの周期はカウンタ４１がカウントアップできる周期であればよいので、システムクロック等高速のクロックを使用することができる。そのため、従来に比べて時間分解能を大幅に向上させることができる。時間分解能を高くすることができるので時間をずらしながら測定する（等価サンプリング）必要がなくなるので、さらに高速で測定することができる。
【００３２】
なお、この実施例ではカウンタ４１に比較回路４０の出力を入力し、このカウンタ４１が書き込み信号をメモリ４３に出力するようにしたが、比較回路４０の出力をメモリ４３に入力してその立ち上がりでカウント値を保存するなど、実施形態を適宜変更することができる。要は、比較回路４０の出力が反転したときに、カウンタ４１のカウント値をメモリ４３に保存するようにすればよい。
【００３３】
また、カウンタ４１はスタートストップ信号が１のときにカウント動作を行うようにしたが、カウンタ４１は常時カウント動作を行い、スタートストップ信号の立ち上がりでカウンタ４１をクリアするようにしてもよい。
【００３４】
図３に本発明の他の実施例を示す。なお、図１と同じ要素には同一符号を付し、説明を省略する。図３において、５０ａ〜５０ｎは比較回路であり、それぞれ被測定ＩＣ１０の測定対象ピンの電圧信号が入力される。比較回路５０ａ〜５０ｎは図１の比較回路４０と同様に、コンパレータと基準電圧源で構成され、その出力は入力電圧（測定対象ピンの電圧）が基準電圧を越えると反転する。
【００３５】
５２はカウンタであり、タイミング発生回路４２からスタートストップ信号とクロックが入力される。カウンタ５２はスタートストップ信号が１の間、クロックをカウントする。５１はラッチ部であり、比較回路５０ａ〜５０ｎの出力とカウンタ５２のカウント値が入力され、メモリ４３にアドレス、カウント値および書き込み信号を出力する。
【００３６】
次に、この実施例の動作を説明する。最初に比較回路５０ａ〜５０ｎ内の基準電圧を測定対象ピンの到達電圧に調整する。測定対象ピンの電圧が増加し始めるとスタートストップ信号が１になり、カウンタ５２はカウントを開始する。測定対象ピンの電圧が基準電圧を越え、比較回路５０ａ〜５０ｎのどれかが１になると、ラッチ部５１はそのときのカウンタ５２のカウント値と書き込み信号、およびその比較回路に対応するアドレスをメモリ４３に出力する。メモリ４３は、書き込み信号の立ち上がりのタイミングで、入力されたカウント値を指定されたアドレスに格納する。
【００３７】
図４に測定結果の一例を示す。ピン番号１に対応するアドレスには６が、ピン番号２に対応するアドレスには４が保存され、ピン番号９に対応するアドレスには８が保存されている。従って、ピン番号１、２、９の信号の立ち上がり時間はこの保存されたカウント値から直接演算することができ、クロックの周期をｔｐとすると、それぞれ６ｔｐ、４ｔｐ、８ｔｐになる。
【００３８】
この実施例でも、従来例に比べてメモリ容量を大幅に削減することができ、かつ時間分解能を大幅に高めることができる。さらに、複数ピンの信号の立ち上がりを同時に測定することができるので、測定時間を大幅に短縮することができる。また、カウンタ５２、タイミング発生回路４２は１つでよいので、ハードウエアの規模を縮小することができる。
【００３９】
この実施例でも、カウンタ５２はスタートストップ信号が１のときにカウント動作を行うようにしたが、カウンタ５２は常時カウント動作を行い、スタートストップ信号の立ち上がりでカウンタ５２をクリアするようにしてもよい。
【００４０】
また、比較回路４０、５０ａ〜５０ｎは０と１の２値を出力するものとしたが、複数の基準電圧とコンパレータを有し、入力電圧がこれら複数の基準電圧を越えたことを多値信号で出力する回路であってもよい。この場合、比較回路の出力が変化したときのカウント値をメモリに保存するようにすればよい。
【００４１】
なお、図１、図３の実施例ではＩＣ検査装置に用いるとして説明したが、その他の信号の立ち上がり時間を測定するために用いることもできる。また、ＩＣ検査装置において、カウント値を保存するメモリとして、フェイルメモリを用いることもできる。
【図面の簡単な説明】
【００４２】
【図１】本発明の一実施例を示す構成図である。
【図２】本発明の一実施例の動作を説明するための波形図である。
【図３】本発明の他の実施例を示す構成図である。
【図４】メモリに保存されたカウント値の例である。
【図５】従来の時間測定回路の構成図である。
【図６】従来の時間測定回路の動作を説明するための特性図である。
【図７】従来の時間測定回路の構成図である。
【符号の説明】
【００４３】
１０ 被測定ＩＣ
４０、５０ａ〜５０ｎ 比較回路
４０ａ コンパレータ
４０ｂ 基準電圧源
４１、５２ カウンタ
４２ タイミング発生回路
４３ メモリ
５１ ラッチ部
Ｖｔｈ 基準電圧
【特許請求の範囲】
【請求項１】
電圧信号が入力され、この電圧信号と基準電圧を比較してその比較結果を出力する比較回路と、
クロックが入力され、このクロックをカウントするカウンタと、
前記比較回路の出力が変化したときに、前記カウンタのカウント値を保存するメモリと、
を具備したことを特徴とする時間測定回路。
【請求項２】
電圧信号が入力され、この電圧信号と基準電圧を比較してその比較結果を出力する複数の比較回路と、
クロックが入力され、このクロックをカウントするカウンタと、
前記カウンタのカウント値を保存するメモリと、
前記比較回路の出力および前記カウンタのカウント値が入力され、前記比較回路の出力が変化したときの前記カウンタのカウント値を、前記メモリの前記出力が変化した比較回路に対応するアドレスに保存するラッチ部と、
を具備したことを特徴とする時間測定回路。
【請求項３】
前記基準電圧は調整可能であることを特徴とする請求項１若しくは請求項２記載の時間測定回路。
【請求項４】
被測定ＩＣの測定対象ピンの信号が入力され、この信号と基準電圧を比較してその比較結果を出力する比較回路と、
クロックが入力され、このクロックをカウントするカウンタと、
前記比較回路の出力が変化したときに、前記カウンタのカウント値を保存するメモリと、
を具備したことを特徴とするＩＣ検査装置。
【請求項５】
被測定ＩＣの測定対象ピンの信号が入力され、この信号と基準電圧を比較してその比較結果を出力する複数の比較回路と、
クロックが入力され、このクロックをカウントするカウンタと、
前記カウンタのカウント値を保存するメモリと、
前記比較回路の出力および前記カウンタのカウント値が入力され、前記比較回路の出力が変化したときの前記カウンタのカウント値を、前記メモリの前記出力が変化した比較回路に対応するアドレスに保存するラッチ部と、
を具備したことを特徴とするＩＣ検査装置。
【請求項６】
前記基準電圧は調整可能であることを特徴とする請求項４若しくは請求項５記載のＩＣ検査装置。
【請求項１】
電圧信号が入力され、この電圧信号と基準電圧を比較してその比較結果を出力する比較回路と、
クロックが入力され、このクロックをカウントするカウンタと、
前記比較回路の出力が変化したときに、前記カウンタのカウント値を保存するメモリと、
を具備したことを特徴とする時間測定回路。
【請求項２】
電圧信号が入力され、この電圧信号と基準電圧を比較してその比較結果を出力する複数の比較回路と、
クロックが入力され、このクロックをカウントするカウンタと、
前記カウンタのカウント値を保存するメモリと、
前記比較回路の出力および前記カウンタのカウント値が入力され、前記比較回路の出力が変化したときの前記カウンタのカウント値を、前記メモリの前記出力が変化した比較回路に対応するアドレスに保存するラッチ部と、
を具備したことを特徴とする時間測定回路。
【請求項３】
前記基準電圧は調整可能であることを特徴とする請求項１若しくは請求項２記載の時間測定回路。
【請求項４】
被測定ＩＣの測定対象ピンの信号が入力され、この信号と基準電圧を比較してその比較結果を出力する比較回路と、
クロックが入力され、このクロックをカウントするカウンタと、
前記比較回路の出力が変化したときに、前記カウンタのカウント値を保存するメモリと、
を具備したことを特徴とするＩＣ検査装置。
【請求項５】
被測定ＩＣの測定対象ピンの信号が入力され、この信号と基準電圧を比較してその比較結果を出力する複数の比較回路と、
クロックが入力され、このクロックをカウントするカウンタと、
前記カウンタのカウント値を保存するメモリと、
前記比較回路の出力および前記カウンタのカウント値が入力され、前記比較回路の出力が変化したときの前記カウンタのカウント値を、前記メモリの前記出力が変化した比較回路に対応するアドレスに保存するラッチ部と、
を具備したことを特徴とするＩＣ検査装置。
【請求項６】
前記基準電圧は調整可能であることを特徴とする請求項４若しくは請求項５記載のＩＣ検査装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００８−１３４０７７（Ｐ２００８−１３４０７７Ａ）
【公開日】平成２０年６月１２日（２００８．６．１２）
【国際特許分類】
【出願番号】特願２００６−３１８５８５（Ｐ２００６−３１８５８５）
【出願日】平成１８年１１月２７日（２００６．１１．２７）
【出願人】（０００００６５０７）横河電機株式会社 (4,443)
【Ｆターム（参考）】
【公開日】平成２０年６月１２日（２００８．６．１２）
【国際特許分類】
【出願日】平成１８年１１月２７日（２００６．１１．２７）
【出願人】（０００００６５０７）横河電機株式会社 (4,443)
【Ｆターム（参考）】
[ Back to top ]