ノイズシェーピング時間測定回路
時間測定回路のある実施形態では、リファレンス信号期間の第1の部分においてデジタル制御発振器(DCO)を第1の周波数で動作させ、前記対象信号と前記リファレンス信号との時間差に応じて前記リファレンス信号期間中に動作周波数を前記第1の周波数から第2の周波数に変更することにより、対象信号とリファレンス信号の時間差が測定される。時間測定回路は、前記リファレンス信号期間において前記デジタル制御発振器の出力で何回の信号遷移が発生したかを継続的に計数する。対象信号とリファレンス信号の時間差は、前記リファレンス信号期間において計数された前記信号遷移の回数に基づいて推定される。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、概して時間測定回路に関し、より詳細にはノイズシェーピング時間測定回路に関する。
【0002】
時間測定回路(TDC:Time to Digital Converter)は、信号の各入力パルスの到達時間のデジタル表現を出力する。TDCは、一連のインバータを共に連ねることにより形成され得る。スタートパルスはインバータチェーン中を伝播し、ストップパルスでサンプリングされる。スタートパルスが通るインバータの数は、スタートからストップまでの時間のデジタル測定を提供する。このタイプのTDCの分解能は、通常、電流、電圧および温度に高く依存するインバータのゲート遅延により制限される。TDCの線形性は、デバイス間のばらつき(device mismatch)により制限され、また、典型的には速度と分解能のためにトレードされる。小さなインバータは抑制された寄生容量を有するので、比較的小さなインバータステージはTDCの分解能を改善するために必要である。しかし、デバイスのばらつきや線形性を改善するためには比較的大きなインバータステージが必要である。デジタル訂正技術及び統計的手法はTDCの伝達関数を線形化するために利用できるが、分解能はゲート遅延により制限されたままである。
【0003】
他のタイプのTDCは、2つの遅延ラインの間の遅延差を利用するVernier delay lineである。しかし、デバイス間のばらつきは、Vernier型のTDCにさらに不利な影響を与える。加えて、十分なダイナミックレンジを得るために非常に長い遅延ラインが必要となる。他のタイプのTDCは、時間周期測定の開始時にスイッチオンされ、時間周期測定の終了時にスイッチオフされるリングオシレータを利用する。スイッチングはゲーテイングインバータセル(gating inverter cells)によって行うことができる。この方法によるリングオシレータのスイッチオンおよびオフは、ターンオフ時にTDCの内部ノードをハイインピーダンス状態に設定する。リングオシレータの寄生容量がハイインピーダンスオフ状態中にそれらの電圧を維持する場合にはノイズシェーピングが生じる。リングオシレータ型のTDCは比較的高い分解能を達成し、トランジスタのばらつき影響を排除することができる。
【0004】
しかし、ハイインピーダンスオフ状態は、高いノイズ感度およびリーク電流を引き起こす。例えば、通常のリングオシレータ型のTDCは、ハイインピーダンス中にオシレータ電圧に影響を及ぼす多くのリーク電流を被る。スケーリングプロセスで、リーク電流は悪化し、温度に強く依存するようになる。また、ノイズ電流がオシレータ電圧の影響を受けるハイインピーダンスノードに流入される。さらに、ハイインピーダンスノード電圧はスイッチング時の電荷注入により不利な影響を受けるかもしれない。上述した問題によりハイインピーダンス状態では計数エラーが発生し得る。通常のリングオシレータ型のTDCは、ストップ期間およびスタート期間において電圧に強く依存し、TDCのノイズシェーピングパフォーマンスを低下させる。
【発明の概要】
【0005】
TDCは、未知の時間量の正確なデジタル測定を達成するために、少なくとも2つの異なる動作周波数の間で切り替えられるオシレータを含む。高い正確性の時間測定結果を得るために量子化ノイズシェーピングがTDCにより実行される。さらに、TDCの線形性は、トランジスタ装置間のばらつきから導かれるスクランブリングエラーによって向上する。TDCはDPLL(Digital Phase−Locked Loop)のような多様なアプリケーションに利用することか可能である。DPLLにおける高精度なTDCの利用は量子化ノイズおよびフィルタリングの必要性を低減する。これは同様に高帯域幅の利用を可能とする。高帯域幅は、オシレータノイズフィルタリングを改善し、オシレータセッティング時間を低減するので、電力を節約し、送信機のための極性変調(polar modulation)スキームの利用を可能とする。また、改善されたTDC線形性は、非線形性を補うための追加的な電気回路の必要性を排除するので、回路の複雑性、開発コストおよび消費電力を抑制できる。
【0006】
ある実施形態によれば、TDCは、デジタル制御発振器、計数回路および評価回路を備える。デジタル制御発振器はリファレンス信号期間の第1の部分においては第1の周波数で動作し、対象信号とリファレンス信号の間の時間差に応じたリファレンス信号期間において動作周波数を第1の周波数から第2の周波数に変更する。計数回路は、リファレンス信号期間においてデジタル制御発振器の出力で何回の信号遷移が発生したかを計数する。評価回路は、リファレンス信号期間においてカウントされた信号遷移の回数に基づいて対象信号とリファレンス信号の間の時間差を推定する。
【0007】
もちろん、本発明は上記の特徴および効果に限定されない。当業者であれば、以降の詳細な説明を読み、添付の図面を見ることによりさらなる特徴および効果を理解できるであろう。
【図面の簡単な説明】
【0008】
【図1】ノイズシェーピング時間測定回路の実施形態のブロック図である。
【図2】図1の時間測定回路の動作を制御するために用いられるパルス信号の生成を示したタイミングチャートである。
【図3】図1の時間測定回路の動作に関するタイミングチャートである。
【図4】図1の時間測定回路の動作に関するタイミングチャートである。
【図5】図1の時間測定回路の計数およびエラー量子化動作を示すプロット図である。
【図6】図1の時間測定回路をz領域に変換された異なるステージで示す。
【図7】図1の時間測定回路をz領域に変換された異なるステージで示す。
【図8】図1の時間測定回路をz領域に変換された異なるステージで示す。
【図9】図1の時間測定回路に関して実行されるキャリブレーションモードの異なる段階を示す。
【図10】図1の時間測定回路に関して実行されるキャリブレーションモードの異なる段階を示す。
【図11】図1の時間測定回路に関して実行されるキャリブレーションモードの異なる段階を示す。
【図12】図1の時間測定回路に関して実行されるキャリブレーションモードの異なる段階を示す。
【図13】図1の時間測定回路を有するデジタルPLLの実施形態のブロック図である。
【発明を実施するための形態】
【0009】
図1は、時間測定回路(TDC:Time to Digital Converter)100の実施形態を示す。TDC100は、デジタル制御発振器(DCO:Digitally Controlled Oscillator)110と、計数回路120と、評価回路130と、パルス生成器140と、を備える。TDC100は、極めて高い時間分解能(resolution time)測定結果を提供するためにノイズシェーピング(noise shaping)を利用する。TDC100が対象信号(スタート)の帯域幅(band width)より数倍高い周波数(REF)で動作するとき、TDC100は、通常のノンノイズシェーピング(non−noise shaping)TDCと比較して相対的に高いSNR(signal−to−noise ratio)を有する。さらに、TDC100は、量子化ノイズを高周波数にシフトすることにより量子化ノイズシェーピングを実行する。高周波ノイズは任意的にフィルタされもよく、これにより、TDC100に用いられるオーバーサンプリングレートによるSNRの効果的な上昇が得られる。
【0010】
成形された量子化ノイズは、微分フィルタ(differentiating filter)によってフィルタされるホワイトノイズとしてモデル化することができる。サンプルシステムにおいて、上記微分フィルタの伝達係数は以下のように記述される。
【0011】
【数1】
【0012】
数式1で表現されるノイズ伝達係数は、どのような量子化測定システムによっても生成される現在および以前の測定サンプルの量子化エラーの間の差分をとることにより実現することができる。測定サンプルは、各リファレンス信号期間(reference signal period)において、すなわち、リファレンス信号の各サイクルにおいてDCO110を2またはそれ以上の複数の周波数で動作させることにより生成される。DCO110の動作周波数は、DCO110に入力される発振チューニングビット(OTB:Oscillator Tuning Bit)に基づいて選択される。
【0013】
ある実施形態においては、OTBはデジタルパルス生成器140により制御される。デジタルパルス生成器140は、図2に示したように、対象信号(スタート)の立ち上がり遷移に応じてOTBパルスをアクティブにし、リファレンス信号の立ち上がり遷移に応じてパルスを終了する。このため、OTBパルスは、スタートおよびREF信号の立ち上がりエッジの時間差に応じた幅を有する。DCO110は、パルスサブサイド時には第1の周波数(f1)で動作し、パルスのアクティブ時には第2の周波数(f2)で動作する。このため、DCO110の出力周波数は、対象信号とリファレンス信号のタイミング関係に依存するOTBパルスの状態に依存する。したがって、REFとスタートの時間差が相対的に小さい場合にはリファレンス信号期間の後方においてDCO110の周波数が第1の周波数(f1)から第2の周波数(f2)に変化し、上記時間差が相対的に大きい場合にはリファレンス信号期間の前方において変化する。
【0014】
TDC110の計数回路120は、各リファレンス信号期間においてDCO110の出力で観測される信号遷移の回数を継続的に計数する。ある実施形態によれば、計数回路120は、微分回路160に続くモジュロカウンター(modulo−counter)150を含む。モジュロカウンター150は、リファアレンス信号期間の間ではリセットされず、より高いクロックスピードを可能とする。評価回路130は、計数回路120の出力に基づいて対象信号とリファレンス信号の時間差を推定する。評価回路130はまた、リファレンス信号と関連付けられたタイミング情報に基づき、キャリブレーションモード時にDCO110の複数の動作周波数を判断する。
【0015】
動作中、TDC100は既知のリファレンス期間のタイムフラクション(time fraction)を測定およびデジタル化する。より詳細には、パルス生成器140は、リファレンス信号期間の第1の部分において、例えば、図2に示したREFの立ち上がりからスタートの立ち上がりまでにおいて、OTBパルスを非アクティブにする。この継続時間中、DCO110は第1の周波数(f1)で作動される。そして、パルス生成器140は、測定されるリファレンス信号期間のタイムフラクションにおいて、例えば、図2に示したスタートの立ち上がり遷移からREFの立ち上がりまでにおいて、OTBパルスをアクティブにする。DCO110は、リファレンス信号期間のこの部分において第2の動作周波数(f2)に切り替える。
【0016】
計数回路120は、DCO110の出力と接続され、各リファレンス信号期間においてDCO出力での信号遷移の回数を継続的に計数する。モジュロカウンター回路150は、第1のグラフがリファレンス信号を示し第2のグラフがモジュロカウンター回路150の出力を示す図3に示したように、基本的にDCOフェーズ(phese)を累積する。図3の下部に示した異なる傾きは、モジュロカウンター回路150の出力の変化率はOTB値に応じて変化することを示す。すなわち、DCO動作周波数はOTBパルスのサブサイドの度に変化するので、モジュロカウンター回路150で累積するDCOフェーズ変化率はOTBの関数である。
【0017】
ある実施形態によれば、モジュロカウンター回路150は、nビットアダー152およびラッチ154を含む。ラッチ154は、DCO出力の立ち上がり遷移にトリガされたときにアダー152の現在の出力を保持し、アダー152はラッチ154の現在状態を1つずつインクリメントする。微分回路160は、現在リファレンス信号期間の計数値を、以前のリファレンス信号期間の計数値と比較する。ある実施形態によれば、微分回路160は、2つのラッチ162、164および減算器166を有する。第1のラッチ162は、リファレンス信号の立ち上がり遷移時に最も直近のリファレンス信号期間についての計数値を取得する。この値は、リファレンス信号の次の立ち上がり遷移時に第2のラッチ164へ渡される。したがって、ラッチ162、164は、2つの連続するリファレンス信号期間についての計数値を一緒に保持する。減算器166はより新しい計数値から古い計数値を減算し、最新のリファレンス信号期間に計数されたDCOサイクルの数を抽出する。
【0018】
図4は、TDC100の種々の段階での処理を示したタイミングチャートである。最上段のグラフはリファレンス信号(REF)を示す。最上段から2つ目のグラフは微分回路160の第1のラッチ162の状態を示し、最上段から3つ目のグラフは微分回路160の第2のラッチ164の状態を示す。最下段のグラフはゆるやかな変化信号についての減算器166の出力を示す。
【0019】
評価回路130は、デジタルロジック、他のタイプのロジック、または複数のDCO動作周波数(例えば、f1およびf2)を判断するための電気回路を有してもよい。評価回路130は、キャリブレーションモード時にDCO動作周波数を判断する。DCO動作周波数は、プロセス、電圧および温度に伴って変化する。DCO110は、キャリブレーションモード時に多数のリファレンス期間の各々に関して周波数f1およびf2に固定され、詳細については後述するように、計数回路120の出力の時間平均が算出され、周波数測定結果として用いられる。評価回路130は、通常動作時にリファレンス信号期間のフラクションを算出するために時間平均周波数測定結果を利用する。DCO動作周波数(例えば、f1、f2)はキャリブレーションモード時に算出されるので、評価回路130は、計数回路120の出力からある周波数(例えばf1)に関するフェーズ増加を減算することができる。その結果の波形は、実線が動作時のDCO110に関するフェーズ波形を表わす図5に示される。破線は評価回路130による処理後のフェーズ波形を表わす。量子化エラーq[0]、q[1]は、それら各々の測定結果から減算されたものであり、自動的に続く測定結果に加算される。これは、それら双方が1次ノイズシェーピングを受けることを意味する。
【0020】
次に、TDC100のより理論的な説明をz領域において説明する。図6は、単一の入力サンプリング周波数(REF)が用いられる計数回路120の等価モデルを示す。モジュロカウンター回路150は、2つのアダー700、702、各々リファレンス信号によりクロックされる2つのラッチ704、706、およびアダー708を含む。合計された2つの入力値は、リファレンス信号期間におけるDCO110のフェーズ増加(ラジアンでなく、サイクルで測定された)を表わす。モジュロカウンター回路150は実質DCO出力フェーズの整数倍数を分解するだけなので、微分回路160は、フェーズ測定結果を整数に切り捨てる量子化器710を有する。量子化器出力はリファレンス信号によりクロックされるラッチ712に保持される。2つの連続する量子化信号は、時間測定出力(tpulse’)を生成するために減算器714により減算される。
【0021】
図7は、さらに簡素化された計数回路120を示す。ここで、モジュロカウンター回路150は、1つのアダー800およびラッチ802を含む。アダー800は、ラッチ802の出力と下記のように表現される第1の入力(u)を加算する。
【0022】
【数2】
【0023】
微分回路160は、この場合も先と同様に量子化器710、ラッチ712および減算器714を上述した時間測定出力(tpulse’)を生成するために有する。
【0024】
図8は、z領域において線形モデルにさらに一層簡素化された計数回路120を示す。モジュロカウンター回路150は、入力信号(U)と共に出力を加算ブロックにフィードバックする遅延ブロック900を有する。遅延ブロック900の出力はまた微分回路160のサマー(summer)904に入力される。量子化エラー値(Qe)もまたサマー904に入力される。サマー904の出力は、微分回路160の遅延ブロック906および減算器908に入力される。減算器908は、以下の伝達関数で与えられる時間測定出力(Tpulse’)を生成する。
【0025】
【数3】
【0026】
QeからDt’までの伝達関数は以下のように与えられる。
【0027】
【数4】
【0028】
したがって、量子化エラーQeのエネルギーはDCからリファレンス信号周波数(直流成分から離れた)との間の周波数領域に均一に分散される。このため、出力量子化ノイズPSD(Power spectral density)は1次整形され、未知のタイムフラクションに線形的に依存する入力量Uは遅延される。
【0029】
ある実施形態では、DCO110はリングオシレータである。この実施形態によれば、計数回路120は、平均計数値を抽出するためにリングオシレータの2以上のステージの出力をサンプリングする。リングオシレータの2以上のステージからのタイミング情報の抽出は、高いオーバーサンプリングレートの必要性を低減する。他の実施形態では、DCO110はLC−tank回路である。各ケースにおいて、TDC100は、好ましくは各リファレンス信号期間中での各DCO周波数状態における最低時間量を用いる。これは、トランジスタを理想的に十分に速くスイッチオンおよびオフする能力の欠如により非常に短いパルスを分解できないデッドゾーン(dead−zones)を抑える。ある実施形態では、パルス生成器140は、OTBパルスに遅延を与えることにより、図2に示したように、各リファレンス信号期間においてOTBパルスの立下りをリファレンス信号(REF)の立ち上がりを超えて広げる。通常動作中にTDC100により実行される時間測定プロセスに遅延がエラーを生じさせないように、上記同一の遅延がキャリブレーションモード中に用いられる。
【0030】
ある実施形態では、キャリブレーションモードは第2の周波数(f2)の判断により開始する。第2の周波数は、OTBビットを常にアクティブに設定することにより判断することができる。図9は、OTBビットを常にアクティブにした場合のDCOフェーズを示し、x軸はリファレンスサイクルで測定された時間を表わす。リファレンス信号は既知であると考えられるので、リファレンス信号が周波数=1を有するように全周波数をリファレンス信号に正規化することができる。この方法でOTBをアクティブに設定することにより、図9に示したように、計数回路120が8または9の計数値を出力する。この例では、計数回路120は、計数値8を1/3の確率で出力し、計数値9を2/3の確率で出力する。このため、長い時間を通じ、第2の周波数(f2)の時間平均は8.667となる。計数回路120の稼働を長くするほど、時間平均機能がより正確になる。例えば、もし最初の測定結果のみが用いられた場合、f2についての平均周波数は8.5になるだろう。
【0031】
そして第1の周波数(f1)が判断される。第1の周波数は、OTBビットを0に設定することにより判断される。図10は、OTBビットを0に設定した場合のDCOフェーズを示す。上述したf2を算出するための同一手順がf1を算出するために同様に繰り返される。この例では、f1はリファレンス周波数の2倍である。このため、計数回路120は計数値2を出力する。キャリブレーション処理は、周波数スイッチングタイムが0(すなわち、デッドゾーンを考慮してOTBパルスに遅延が与えられない)である場合にこの時点で終了する。
【0032】
しかし、上述したようにデッドゾーンを考慮してパルス生成器140がOTBパルスに遅延を与える場合、キャリブレーションモードはまた時間遅延値を補正することを含む。ある実施形態では、パルス生成器140は時間遅延(d)を有する1つのOTBパルスを生成する。図11は、OTBビットが0に設定される間にOTBパルスに1つの遅延(d)が与えられる場合のDCOフェーズを示す。この例では、計数回路120は、2および3の計数値を概ね同じ回数ずつ出力する。このため、等価周波数(fm)=2.5。
【0033】
TDC100は、f1、f2、およびfmの値が判断された後、通常動作を開始できる。例えば、リファレンス期間の1/2がデジタル化される時間である通常動作状態を考える。図12は、これらの状態下でのDCOフェーズを示す。図12は、DCO110がリファレンス期間の半分とデッドゾーンの排除のために与えられた追加時間遅延(d)にわたってf2で動作することを示す。計数回路120の出力での最初の2つの数kは、各々5および6である。評価回路130は、これらの数を下記数式に従ってタイムフラクションを判断するために用いる。
【0034】
【数5】
【0035】
入力時間が0.5*Trefに比較的一定に維持される場合、タイムフラクションの平均値は0.5に収束する。各リファレンスサイクル中でのフェーズ増加は以下のように表現される。
【0036】
【数6】
【0037】
その代替として、TDC100のフェーズ増加値は図12に示したグラフから読取ることも可能である。
【0038】
TDC100は多様なタイプの回路に用いることができる。図13は、TDC100がDPLL1000に組み込まれる実施形態を示す。DPLL1000は、位相検出器1010、ローパスフィルター1020、DCO1030およびTDC100を含む。TDC100は、DCO出力からタイミング情報を判断するためにDPLL DCO1030の出力を処理する。抽出されたタイミング情報は、DPLL1000の位相または周波数ロックを制御するために位相検出器1010にフィードバックされる。同じ実施形態において、DPLL帯域幅は数MHz以下である。このため、TDC100はDPLL DCO出力を数百MHzでサンプリングする。DPLL1000の分解能およびSNRは、TDC100がオーバーサンプリングおよびノイズシェーピングを採用するので、顕著に向上する。シミュレーションは、DCO動作周波数f2=6.0GHz、f1=5.0GHzについて、TDC100は、通常のTDCよりも、DPLL1000のインテグレイテッド位相ノイズ(integrated phase noise)を10dB以上改善することを示している。インテグレイテッド位相ノイズは、ループフィルタ1020をよりスティープ(steeper)に作り、および/または、f1とf2の差分を大きくする場合にさらに改善することができる。
【0039】
上述した様々な範囲のバリエーションやアプリケーションを念頭に、本発明は前述の説明に限定されるものでなく、添付の図面に限定されるものでもない。その代わりに、本発明は、後続の請求項およびそれらの法的均等物のみによって限定される。
【技術分野】
【0001】
本発明は、概して時間測定回路に関し、より詳細にはノイズシェーピング時間測定回路に関する。
【0002】
時間測定回路(TDC:Time to Digital Converter)は、信号の各入力パルスの到達時間のデジタル表現を出力する。TDCは、一連のインバータを共に連ねることにより形成され得る。スタートパルスはインバータチェーン中を伝播し、ストップパルスでサンプリングされる。スタートパルスが通るインバータの数は、スタートからストップまでの時間のデジタル測定を提供する。このタイプのTDCの分解能は、通常、電流、電圧および温度に高く依存するインバータのゲート遅延により制限される。TDCの線形性は、デバイス間のばらつき(device mismatch)により制限され、また、典型的には速度と分解能のためにトレードされる。小さなインバータは抑制された寄生容量を有するので、比較的小さなインバータステージはTDCの分解能を改善するために必要である。しかし、デバイスのばらつきや線形性を改善するためには比較的大きなインバータステージが必要である。デジタル訂正技術及び統計的手法はTDCの伝達関数を線形化するために利用できるが、分解能はゲート遅延により制限されたままである。
【0003】
他のタイプのTDCは、2つの遅延ラインの間の遅延差を利用するVernier delay lineである。しかし、デバイス間のばらつきは、Vernier型のTDCにさらに不利な影響を与える。加えて、十分なダイナミックレンジを得るために非常に長い遅延ラインが必要となる。他のタイプのTDCは、時間周期測定の開始時にスイッチオンされ、時間周期測定の終了時にスイッチオフされるリングオシレータを利用する。スイッチングはゲーテイングインバータセル(gating inverter cells)によって行うことができる。この方法によるリングオシレータのスイッチオンおよびオフは、ターンオフ時にTDCの内部ノードをハイインピーダンス状態に設定する。リングオシレータの寄生容量がハイインピーダンスオフ状態中にそれらの電圧を維持する場合にはノイズシェーピングが生じる。リングオシレータ型のTDCは比較的高い分解能を達成し、トランジスタのばらつき影響を排除することができる。
【0004】
しかし、ハイインピーダンスオフ状態は、高いノイズ感度およびリーク電流を引き起こす。例えば、通常のリングオシレータ型のTDCは、ハイインピーダンス中にオシレータ電圧に影響を及ぼす多くのリーク電流を被る。スケーリングプロセスで、リーク電流は悪化し、温度に強く依存するようになる。また、ノイズ電流がオシレータ電圧の影響を受けるハイインピーダンスノードに流入される。さらに、ハイインピーダンスノード電圧はスイッチング時の電荷注入により不利な影響を受けるかもしれない。上述した問題によりハイインピーダンス状態では計数エラーが発生し得る。通常のリングオシレータ型のTDCは、ストップ期間およびスタート期間において電圧に強く依存し、TDCのノイズシェーピングパフォーマンスを低下させる。
【発明の概要】
【0005】
TDCは、未知の時間量の正確なデジタル測定を達成するために、少なくとも2つの異なる動作周波数の間で切り替えられるオシレータを含む。高い正確性の時間測定結果を得るために量子化ノイズシェーピングがTDCにより実行される。さらに、TDCの線形性は、トランジスタ装置間のばらつきから導かれるスクランブリングエラーによって向上する。TDCはDPLL(Digital Phase−Locked Loop)のような多様なアプリケーションに利用することか可能である。DPLLにおける高精度なTDCの利用は量子化ノイズおよびフィルタリングの必要性を低減する。これは同様に高帯域幅の利用を可能とする。高帯域幅は、オシレータノイズフィルタリングを改善し、オシレータセッティング時間を低減するので、電力を節約し、送信機のための極性変調(polar modulation)スキームの利用を可能とする。また、改善されたTDC線形性は、非線形性を補うための追加的な電気回路の必要性を排除するので、回路の複雑性、開発コストおよび消費電力を抑制できる。
【0006】
ある実施形態によれば、TDCは、デジタル制御発振器、計数回路および評価回路を備える。デジタル制御発振器はリファレンス信号期間の第1の部分においては第1の周波数で動作し、対象信号とリファレンス信号の間の時間差に応じたリファレンス信号期間において動作周波数を第1の周波数から第2の周波数に変更する。計数回路は、リファレンス信号期間においてデジタル制御発振器の出力で何回の信号遷移が発生したかを計数する。評価回路は、リファレンス信号期間においてカウントされた信号遷移の回数に基づいて対象信号とリファレンス信号の間の時間差を推定する。
【0007】
もちろん、本発明は上記の特徴および効果に限定されない。当業者であれば、以降の詳細な説明を読み、添付の図面を見ることによりさらなる特徴および効果を理解できるであろう。
【図面の簡単な説明】
【0008】
【図1】ノイズシェーピング時間測定回路の実施形態のブロック図である。
【図2】図1の時間測定回路の動作を制御するために用いられるパルス信号の生成を示したタイミングチャートである。
【図3】図1の時間測定回路の動作に関するタイミングチャートである。
【図4】図1の時間測定回路の動作に関するタイミングチャートである。
【図5】図1の時間測定回路の計数およびエラー量子化動作を示すプロット図である。
【図6】図1の時間測定回路をz領域に変換された異なるステージで示す。
【図7】図1の時間測定回路をz領域に変換された異なるステージで示す。
【図8】図1の時間測定回路をz領域に変換された異なるステージで示す。
【図9】図1の時間測定回路に関して実行されるキャリブレーションモードの異なる段階を示す。
【図10】図1の時間測定回路に関して実行されるキャリブレーションモードの異なる段階を示す。
【図11】図1の時間測定回路に関して実行されるキャリブレーションモードの異なる段階を示す。
【図12】図1の時間測定回路に関して実行されるキャリブレーションモードの異なる段階を示す。
【図13】図1の時間測定回路を有するデジタルPLLの実施形態のブロック図である。
【発明を実施するための形態】
【0009】
図1は、時間測定回路(TDC:Time to Digital Converter)100の実施形態を示す。TDC100は、デジタル制御発振器(DCO:Digitally Controlled Oscillator)110と、計数回路120と、評価回路130と、パルス生成器140と、を備える。TDC100は、極めて高い時間分解能(resolution time)測定結果を提供するためにノイズシェーピング(noise shaping)を利用する。TDC100が対象信号(スタート)の帯域幅(band width)より数倍高い周波数(REF)で動作するとき、TDC100は、通常のノンノイズシェーピング(non−noise shaping)TDCと比較して相対的に高いSNR(signal−to−noise ratio)を有する。さらに、TDC100は、量子化ノイズを高周波数にシフトすることにより量子化ノイズシェーピングを実行する。高周波ノイズは任意的にフィルタされもよく、これにより、TDC100に用いられるオーバーサンプリングレートによるSNRの効果的な上昇が得られる。
【0010】
成形された量子化ノイズは、微分フィルタ(differentiating filter)によってフィルタされるホワイトノイズとしてモデル化することができる。サンプルシステムにおいて、上記微分フィルタの伝達係数は以下のように記述される。
【0011】
【数1】
【0012】
数式1で表現されるノイズ伝達係数は、どのような量子化測定システムによっても生成される現在および以前の測定サンプルの量子化エラーの間の差分をとることにより実現することができる。測定サンプルは、各リファレンス信号期間(reference signal period)において、すなわち、リファレンス信号の各サイクルにおいてDCO110を2またはそれ以上の複数の周波数で動作させることにより生成される。DCO110の動作周波数は、DCO110に入力される発振チューニングビット(OTB:Oscillator Tuning Bit)に基づいて選択される。
【0013】
ある実施形態においては、OTBはデジタルパルス生成器140により制御される。デジタルパルス生成器140は、図2に示したように、対象信号(スタート)の立ち上がり遷移に応じてOTBパルスをアクティブにし、リファレンス信号の立ち上がり遷移に応じてパルスを終了する。このため、OTBパルスは、スタートおよびREF信号の立ち上がりエッジの時間差に応じた幅を有する。DCO110は、パルスサブサイド時には第1の周波数(f1)で動作し、パルスのアクティブ時には第2の周波数(f2)で動作する。このため、DCO110の出力周波数は、対象信号とリファレンス信号のタイミング関係に依存するOTBパルスの状態に依存する。したがって、REFとスタートの時間差が相対的に小さい場合にはリファレンス信号期間の後方においてDCO110の周波数が第1の周波数(f1)から第2の周波数(f2)に変化し、上記時間差が相対的に大きい場合にはリファレンス信号期間の前方において変化する。
【0014】
TDC110の計数回路120は、各リファレンス信号期間においてDCO110の出力で観測される信号遷移の回数を継続的に計数する。ある実施形態によれば、計数回路120は、微分回路160に続くモジュロカウンター(modulo−counter)150を含む。モジュロカウンター150は、リファアレンス信号期間の間ではリセットされず、より高いクロックスピードを可能とする。評価回路130は、計数回路120の出力に基づいて対象信号とリファレンス信号の時間差を推定する。評価回路130はまた、リファレンス信号と関連付けられたタイミング情報に基づき、キャリブレーションモード時にDCO110の複数の動作周波数を判断する。
【0015】
動作中、TDC100は既知のリファレンス期間のタイムフラクション(time fraction)を測定およびデジタル化する。より詳細には、パルス生成器140は、リファレンス信号期間の第1の部分において、例えば、図2に示したREFの立ち上がりからスタートの立ち上がりまでにおいて、OTBパルスを非アクティブにする。この継続時間中、DCO110は第1の周波数(f1)で作動される。そして、パルス生成器140は、測定されるリファレンス信号期間のタイムフラクションにおいて、例えば、図2に示したスタートの立ち上がり遷移からREFの立ち上がりまでにおいて、OTBパルスをアクティブにする。DCO110は、リファレンス信号期間のこの部分において第2の動作周波数(f2)に切り替える。
【0016】
計数回路120は、DCO110の出力と接続され、各リファレンス信号期間においてDCO出力での信号遷移の回数を継続的に計数する。モジュロカウンター回路150は、第1のグラフがリファレンス信号を示し第2のグラフがモジュロカウンター回路150の出力を示す図3に示したように、基本的にDCOフェーズ(phese)を累積する。図3の下部に示した異なる傾きは、モジュロカウンター回路150の出力の変化率はOTB値に応じて変化することを示す。すなわち、DCO動作周波数はOTBパルスのサブサイドの度に変化するので、モジュロカウンター回路150で累積するDCOフェーズ変化率はOTBの関数である。
【0017】
ある実施形態によれば、モジュロカウンター回路150は、nビットアダー152およびラッチ154を含む。ラッチ154は、DCO出力の立ち上がり遷移にトリガされたときにアダー152の現在の出力を保持し、アダー152はラッチ154の現在状態を1つずつインクリメントする。微分回路160は、現在リファレンス信号期間の計数値を、以前のリファレンス信号期間の計数値と比較する。ある実施形態によれば、微分回路160は、2つのラッチ162、164および減算器166を有する。第1のラッチ162は、リファレンス信号の立ち上がり遷移時に最も直近のリファレンス信号期間についての計数値を取得する。この値は、リファレンス信号の次の立ち上がり遷移時に第2のラッチ164へ渡される。したがって、ラッチ162、164は、2つの連続するリファレンス信号期間についての計数値を一緒に保持する。減算器166はより新しい計数値から古い計数値を減算し、最新のリファレンス信号期間に計数されたDCOサイクルの数を抽出する。
【0018】
図4は、TDC100の種々の段階での処理を示したタイミングチャートである。最上段のグラフはリファレンス信号(REF)を示す。最上段から2つ目のグラフは微分回路160の第1のラッチ162の状態を示し、最上段から3つ目のグラフは微分回路160の第2のラッチ164の状態を示す。最下段のグラフはゆるやかな変化信号についての減算器166の出力を示す。
【0019】
評価回路130は、デジタルロジック、他のタイプのロジック、または複数のDCO動作周波数(例えば、f1およびf2)を判断するための電気回路を有してもよい。評価回路130は、キャリブレーションモード時にDCO動作周波数を判断する。DCO動作周波数は、プロセス、電圧および温度に伴って変化する。DCO110は、キャリブレーションモード時に多数のリファレンス期間の各々に関して周波数f1およびf2に固定され、詳細については後述するように、計数回路120の出力の時間平均が算出され、周波数測定結果として用いられる。評価回路130は、通常動作時にリファレンス信号期間のフラクションを算出するために時間平均周波数測定結果を利用する。DCO動作周波数(例えば、f1、f2)はキャリブレーションモード時に算出されるので、評価回路130は、計数回路120の出力からある周波数(例えばf1)に関するフェーズ増加を減算することができる。その結果の波形は、実線が動作時のDCO110に関するフェーズ波形を表わす図5に示される。破線は評価回路130による処理後のフェーズ波形を表わす。量子化エラーq[0]、q[1]は、それら各々の測定結果から減算されたものであり、自動的に続く測定結果に加算される。これは、それら双方が1次ノイズシェーピングを受けることを意味する。
【0020】
次に、TDC100のより理論的な説明をz領域において説明する。図6は、単一の入力サンプリング周波数(REF)が用いられる計数回路120の等価モデルを示す。モジュロカウンター回路150は、2つのアダー700、702、各々リファレンス信号によりクロックされる2つのラッチ704、706、およびアダー708を含む。合計された2つの入力値は、リファレンス信号期間におけるDCO110のフェーズ増加(ラジアンでなく、サイクルで測定された)を表わす。モジュロカウンター回路150は実質DCO出力フェーズの整数倍数を分解するだけなので、微分回路160は、フェーズ測定結果を整数に切り捨てる量子化器710を有する。量子化器出力はリファレンス信号によりクロックされるラッチ712に保持される。2つの連続する量子化信号は、時間測定出力(tpulse’)を生成するために減算器714により減算される。
【0021】
図7は、さらに簡素化された計数回路120を示す。ここで、モジュロカウンター回路150は、1つのアダー800およびラッチ802を含む。アダー800は、ラッチ802の出力と下記のように表現される第1の入力(u)を加算する。
【0022】
【数2】
【0023】
微分回路160は、この場合も先と同様に量子化器710、ラッチ712および減算器714を上述した時間測定出力(tpulse’)を生成するために有する。
【0024】
図8は、z領域において線形モデルにさらに一層簡素化された計数回路120を示す。モジュロカウンター回路150は、入力信号(U)と共に出力を加算ブロックにフィードバックする遅延ブロック900を有する。遅延ブロック900の出力はまた微分回路160のサマー(summer)904に入力される。量子化エラー値(Qe)もまたサマー904に入力される。サマー904の出力は、微分回路160の遅延ブロック906および減算器908に入力される。減算器908は、以下の伝達関数で与えられる時間測定出力(Tpulse’)を生成する。
【0025】
【数3】
【0026】
QeからDt’までの伝達関数は以下のように与えられる。
【0027】
【数4】
【0028】
したがって、量子化エラーQeのエネルギーはDCからリファレンス信号周波数(直流成分から離れた)との間の周波数領域に均一に分散される。このため、出力量子化ノイズPSD(Power spectral density)は1次整形され、未知のタイムフラクションに線形的に依存する入力量Uは遅延される。
【0029】
ある実施形態では、DCO110はリングオシレータである。この実施形態によれば、計数回路120は、平均計数値を抽出するためにリングオシレータの2以上のステージの出力をサンプリングする。リングオシレータの2以上のステージからのタイミング情報の抽出は、高いオーバーサンプリングレートの必要性を低減する。他の実施形態では、DCO110はLC−tank回路である。各ケースにおいて、TDC100は、好ましくは各リファレンス信号期間中での各DCO周波数状態における最低時間量を用いる。これは、トランジスタを理想的に十分に速くスイッチオンおよびオフする能力の欠如により非常に短いパルスを分解できないデッドゾーン(dead−zones)を抑える。ある実施形態では、パルス生成器140は、OTBパルスに遅延を与えることにより、図2に示したように、各リファレンス信号期間においてOTBパルスの立下りをリファレンス信号(REF)の立ち上がりを超えて広げる。通常動作中にTDC100により実行される時間測定プロセスに遅延がエラーを生じさせないように、上記同一の遅延がキャリブレーションモード中に用いられる。
【0030】
ある実施形態では、キャリブレーションモードは第2の周波数(f2)の判断により開始する。第2の周波数は、OTBビットを常にアクティブに設定することにより判断することができる。図9は、OTBビットを常にアクティブにした場合のDCOフェーズを示し、x軸はリファレンスサイクルで測定された時間を表わす。リファレンス信号は既知であると考えられるので、リファレンス信号が周波数=1を有するように全周波数をリファレンス信号に正規化することができる。この方法でOTBをアクティブに設定することにより、図9に示したように、計数回路120が8または9の計数値を出力する。この例では、計数回路120は、計数値8を1/3の確率で出力し、計数値9を2/3の確率で出力する。このため、長い時間を通じ、第2の周波数(f2)の時間平均は8.667となる。計数回路120の稼働を長くするほど、時間平均機能がより正確になる。例えば、もし最初の測定結果のみが用いられた場合、f2についての平均周波数は8.5になるだろう。
【0031】
そして第1の周波数(f1)が判断される。第1の周波数は、OTBビットを0に設定することにより判断される。図10は、OTBビットを0に設定した場合のDCOフェーズを示す。上述したf2を算出するための同一手順がf1を算出するために同様に繰り返される。この例では、f1はリファレンス周波数の2倍である。このため、計数回路120は計数値2を出力する。キャリブレーション処理は、周波数スイッチングタイムが0(すなわち、デッドゾーンを考慮してOTBパルスに遅延が与えられない)である場合にこの時点で終了する。
【0032】
しかし、上述したようにデッドゾーンを考慮してパルス生成器140がOTBパルスに遅延を与える場合、キャリブレーションモードはまた時間遅延値を補正することを含む。ある実施形態では、パルス生成器140は時間遅延(d)を有する1つのOTBパルスを生成する。図11は、OTBビットが0に設定される間にOTBパルスに1つの遅延(d)が与えられる場合のDCOフェーズを示す。この例では、計数回路120は、2および3の計数値を概ね同じ回数ずつ出力する。このため、等価周波数(fm)=2.5。
【0033】
TDC100は、f1、f2、およびfmの値が判断された後、通常動作を開始できる。例えば、リファレンス期間の1/2がデジタル化される時間である通常動作状態を考える。図12は、これらの状態下でのDCOフェーズを示す。図12は、DCO110がリファレンス期間の半分とデッドゾーンの排除のために与えられた追加時間遅延(d)にわたってf2で動作することを示す。計数回路120の出力での最初の2つの数kは、各々5および6である。評価回路130は、これらの数を下記数式に従ってタイムフラクションを判断するために用いる。
【0034】
【数5】
【0035】
入力時間が0.5*Trefに比較的一定に維持される場合、タイムフラクションの平均値は0.5に収束する。各リファレンスサイクル中でのフェーズ増加は以下のように表現される。
【0036】
【数6】
【0037】
その代替として、TDC100のフェーズ増加値は図12に示したグラフから読取ることも可能である。
【0038】
TDC100は多様なタイプの回路に用いることができる。図13は、TDC100がDPLL1000に組み込まれる実施形態を示す。DPLL1000は、位相検出器1010、ローパスフィルター1020、DCO1030およびTDC100を含む。TDC100は、DCO出力からタイミング情報を判断するためにDPLL DCO1030の出力を処理する。抽出されたタイミング情報は、DPLL1000の位相または周波数ロックを制御するために位相検出器1010にフィードバックされる。同じ実施形態において、DPLL帯域幅は数MHz以下である。このため、TDC100はDPLL DCO出力を数百MHzでサンプリングする。DPLL1000の分解能およびSNRは、TDC100がオーバーサンプリングおよびノイズシェーピングを採用するので、顕著に向上する。シミュレーションは、DCO動作周波数f2=6.0GHz、f1=5.0GHzについて、TDC100は、通常のTDCよりも、DPLL1000のインテグレイテッド位相ノイズ(integrated phase noise)を10dB以上改善することを示している。インテグレイテッド位相ノイズは、ループフィルタ1020をよりスティープ(steeper)に作り、および/または、f1とf2の差分を大きくする場合にさらに改善することができる。
【0039】
上述した様々な範囲のバリエーションやアプリケーションを念頭に、本発明は前述の説明に限定されるものでなく、添付の図面に限定されるものでもない。その代わりに、本発明は、後続の請求項およびそれらの法的均等物のみによって限定される。
【特許請求の範囲】
【請求項1】
対象信号とリファレンス信号の時間差を測定する方法であって、
前記リファレンス信号期間の第1の部分においてデジタル制御発振器(DCO)を第1の周波数で動作させることと、
前記対象信号と前記リファレンス信号との時間差に応じて前記リファレンス信号期間中に前記DCOの動作周波数を前記第1の周波数から第2の周波数に変更することと、
前記リファレンス信号期間において前記DCOの出力で何回の信号遷移が発生したかを継続的に計数することと、
前記対象信号と前記リファレンス信号の時間差を前記リファレンス信号期間において計数された前記信号遷移の回数に基づいて推定することと、
を含む、方法。
【請求項2】
前記時間差が相対的に大きい場合には前記リファレンス信号期間の後方において前記DCOの動作周波数を前記第1の周波数から第2の周波数に変更し、前記時間差が相対的に小さい場合には前記リファレンス信号期間の前方において前記DCOの動作周波数を前記第1の周波数から第2の周波数に変更する、請求項1に記載の方法。
【請求項3】
複数のリファレンス信号期間にわたって前記DCOの出力において信号遷移が発生する度に連続計数値を増加させることと、
各リファレンス信号期間において累積された前記連続計数値を記憶することと、
連続するリファレンス信号期間について記憶された前記連続計数値を比較することと、
を含む、請求項1に記載の方法。
【請求項4】
キャリブレーションモード中に前記第1および第2の周波数を判断することを含む、請求項1に記載の方法。
【請求項5】
前記キャリブレーションモード中に前記DCOの出力で観測された信号遷移の時間平均回数に基づいて前記第1および第2の周波数を判断することを含む、請求項4に記載の方法。
【請求項6】
前記対象信号と前記リファレンス信号の前記時間差に応じた幅を有するパルスを生成することと、
前記パルスのサブサイド時に前記DCOを前記第1の周波数で動作させ、前記パルスのアクティブ時に前記第2の周波数で動作させることと、を含む、請求項1に記載の方法。
【請求項7】
前記対象信号における立ち上がり遷移に応じて前記パルスをアクティブにすることと、
前記リファレンス信号における立ち上がり遷移に応じて前記パルスを終了することと、を含む、請求項6に記載の方法。
【請求項8】
固定遅延により前記パルスの前記幅を広げることを含む、請求項6に記載の方法。
【請求項9】
1または2以上の周波数チューニングビットとして前記パルスを前記DCOに入力することを含む、請求項6に記載の方法。
【請求項10】
前記対象信号はデジタル位相同期ループの出力である、請求項1に記載の方法。
【請求項11】
前記リファレンス信号期間の第1の部分において第1の周波数で動作し、前記対象信号と前記リファレンス信号との時間差に応じて前記リファレンス信号期間中に前記DCOの動作周波数を前記第1の周波数から第2の周波数に変更するデジタル制御発振器(DCO)と、
前記リファレンス信号期間において前記DCOの出力で何回の信号遷移が発生したかを継続的に計数する計数回路と、
前記対象信号と前記リファレンス信号の時間差を前記リファレンス信号期間において計数された前記信号遷移の回数に基づいて推定する評価回路と、
を備える、時間測定回路。
【請求項12】
前記DCOは、前記時間差が相対的に大きい場合には前記リファレンス信号期間の後方において動作周波数を前記第1の周波数から第2の周波数に変更し、前記時間差が相対的に小さい場合には前記リファレンス信号期間の前方において変更する、請求項11に記載の時間測定回路。
【請求項13】
前記計数回路は、複数のリファレンス信号期間にわたって前記DCOの出力において信号遷移が発生する度に連続計数値を増加させ、各リファレンス信号期間において累積された前記連続計数値を記憶し、連続するリファレンス信号期間について記憶された前記連続計数値を比較する、請求項11に記載の時間測定回路。
【請求項14】
前記評価回路は、キャリブレーションモード中に前記第1および第2の周波数を判断する、請求項11に記載の時間測定回路。
【請求項15】
前記評価回路は、前記キャリブレーションモード中に前記DCOの出力で観測された信号遷移の時間平均回数に基づいて前記第1および第2の周波数を判断する、請求項14に記載の時間測定回路。
【請求項16】
前記対象信号と前記リファレンス信号の前記時間差に応じた幅を有するパルスを生成するパルス生成器を備え、
前記DCOは、前記パルスのサブサイド時に前記第1の周波数で動作し、前記パルスのアクティブ時に前記第2の周波数で動作する、請求項11に記載の時間測定回路。
【請求項17】
前記パルス生成器は、前記対象信号における立ち上がり遷移に応じて前記パルスをアクティブにし、前記リファレンス信号における立ち上がり遷移に応じて前記パルスを終了する、請求項16に記載の時間測定回路。
【請求項18】
前記パルス生成器は、固定遅延により前記パルスの前記幅を広げる、請求項16に記載の時間測定回路。
【請求項19】
前記パルスは、1または2以上の周波数チューニングビットとして前記DCOに入力される、請求項16に記載の時間測定回路。
【請求項20】
請求項11に記載の時間測定回路を備える、デジタル位相同期ループ。
【請求項1】
対象信号とリファレンス信号の時間差を測定する方法であって、
前記リファレンス信号期間の第1の部分においてデジタル制御発振器(DCO)を第1の周波数で動作させることと、
前記対象信号と前記リファレンス信号との時間差に応じて前記リファレンス信号期間中に前記DCOの動作周波数を前記第1の周波数から第2の周波数に変更することと、
前記リファレンス信号期間において前記DCOの出力で何回の信号遷移が発生したかを継続的に計数することと、
前記対象信号と前記リファレンス信号の時間差を前記リファレンス信号期間において計数された前記信号遷移の回数に基づいて推定することと、
を含む、方法。
【請求項2】
前記時間差が相対的に大きい場合には前記リファレンス信号期間の後方において前記DCOの動作周波数を前記第1の周波数から第2の周波数に変更し、前記時間差が相対的に小さい場合には前記リファレンス信号期間の前方において前記DCOの動作周波数を前記第1の周波数から第2の周波数に変更する、請求項1に記載の方法。
【請求項3】
複数のリファレンス信号期間にわたって前記DCOの出力において信号遷移が発生する度に連続計数値を増加させることと、
各リファレンス信号期間において累積された前記連続計数値を記憶することと、
連続するリファレンス信号期間について記憶された前記連続計数値を比較することと、
を含む、請求項1に記載の方法。
【請求項4】
キャリブレーションモード中に前記第1および第2の周波数を判断することを含む、請求項1に記載の方法。
【請求項5】
前記キャリブレーションモード中に前記DCOの出力で観測された信号遷移の時間平均回数に基づいて前記第1および第2の周波数を判断することを含む、請求項4に記載の方法。
【請求項6】
前記対象信号と前記リファレンス信号の前記時間差に応じた幅を有するパルスを生成することと、
前記パルスのサブサイド時に前記DCOを前記第1の周波数で動作させ、前記パルスのアクティブ時に前記第2の周波数で動作させることと、を含む、請求項1に記載の方法。
【請求項7】
前記対象信号における立ち上がり遷移に応じて前記パルスをアクティブにすることと、
前記リファレンス信号における立ち上がり遷移に応じて前記パルスを終了することと、を含む、請求項6に記載の方法。
【請求項8】
固定遅延により前記パルスの前記幅を広げることを含む、請求項6に記載の方法。
【請求項9】
1または2以上の周波数チューニングビットとして前記パルスを前記DCOに入力することを含む、請求項6に記載の方法。
【請求項10】
前記対象信号はデジタル位相同期ループの出力である、請求項1に記載の方法。
【請求項11】
前記リファレンス信号期間の第1の部分において第1の周波数で動作し、前記対象信号と前記リファレンス信号との時間差に応じて前記リファレンス信号期間中に前記DCOの動作周波数を前記第1の周波数から第2の周波数に変更するデジタル制御発振器(DCO)と、
前記リファレンス信号期間において前記DCOの出力で何回の信号遷移が発生したかを継続的に計数する計数回路と、
前記対象信号と前記リファレンス信号の時間差を前記リファレンス信号期間において計数された前記信号遷移の回数に基づいて推定する評価回路と、
を備える、時間測定回路。
【請求項12】
前記DCOは、前記時間差が相対的に大きい場合には前記リファレンス信号期間の後方において動作周波数を前記第1の周波数から第2の周波数に変更し、前記時間差が相対的に小さい場合には前記リファレンス信号期間の前方において変更する、請求項11に記載の時間測定回路。
【請求項13】
前記計数回路は、複数のリファレンス信号期間にわたって前記DCOの出力において信号遷移が発生する度に連続計数値を増加させ、各リファレンス信号期間において累積された前記連続計数値を記憶し、連続するリファレンス信号期間について記憶された前記連続計数値を比較する、請求項11に記載の時間測定回路。
【請求項14】
前記評価回路は、キャリブレーションモード中に前記第1および第2の周波数を判断する、請求項11に記載の時間測定回路。
【請求項15】
前記評価回路は、前記キャリブレーションモード中に前記DCOの出力で観測された信号遷移の時間平均回数に基づいて前記第1および第2の周波数を判断する、請求項14に記載の時間測定回路。
【請求項16】
前記対象信号と前記リファレンス信号の前記時間差に応じた幅を有するパルスを生成するパルス生成器を備え、
前記DCOは、前記パルスのサブサイド時に前記第1の周波数で動作し、前記パルスのアクティブ時に前記第2の周波数で動作する、請求項11に記載の時間測定回路。
【請求項17】
前記パルス生成器は、前記対象信号における立ち上がり遷移に応じて前記パルスをアクティブにし、前記リファレンス信号における立ち上がり遷移に応じて前記パルスを終了する、請求項16に記載の時間測定回路。
【請求項18】
前記パルス生成器は、固定遅延により前記パルスの前記幅を広げる、請求項16に記載の時間測定回路。
【請求項19】
前記パルスは、1または2以上の周波数チューニングビットとして前記DCOに入力される、請求項16に記載の時間測定回路。
【請求項20】
請求項11に記載の時間測定回路を備える、デジタル位相同期ループ。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【公表番号】特表2012−508371(P2012−508371A)
【公表日】平成24年4月5日(2012.4.5)
【国際特許分類】
【出願番号】特願2011−535098(P2011−535098)
【出願日】平成21年11月3日(2009.11.3)
【国際出願番号】PCT/EP2009/064538
【国際公開番号】WO2010/052215
【国際公開日】平成22年5月14日(2010.5.14)
【出願人】(598036300)テレフオンアクチーボラゲット エル エム エリクソン(パブル) (2,266)
【Fターム(参考)】
【公表日】平成24年4月5日(2012.4.5)
【国際特許分類】
【出願日】平成21年11月3日(2009.11.3)
【国際出願番号】PCT/EP2009/064538
【国際公開番号】WO2010/052215
【国際公開日】平成22年5月14日(2010.5.14)
【出願人】(598036300)テレフオンアクチーボラゲット エル エム エリクソン(パブル) (2,266)
【Fターム(参考)】
[ Back to top ]