負荷制御装置
【課題】大型化を抑制しつつ、雑音端子電圧レベルを抑制できる負荷制御装置を提供する。
【解決手段】負荷制御装置１Ａは、交流電源２と負荷３との間に直列に接続され、負荷３に対して電源の供給を制御する主開閉部１１、整流部１２、制御部１３及び主開閉部１１が非導通のときに負荷３に対して電源の供給を制御する補助開閉部１７などで構成される。主開閉部１１は、双方向制御可能なトランジスタ構造の主スイッチ素子１１ａで構成され、制御部１３は、主開閉部１１の制御電極に制御信号を出力するフォトカプラ１３ｆと、フォトカプラ１３ｆに入力される信号を制御するローパスフィルタ１３ｂを有する。ローパスフィルタ１３ｂによってフォトカプラ１３ｆに入力される信号の立ち上がり時間が長くなり、負荷電流が滑らかに上昇され、スイッチングノイズが低減される。
【解決手段】負荷制御装置１Ａは、交流電源２と負荷３との間に直列に接続され、負荷３に対して電源の供給を制御する主開閉部１１、整流部１２、制御部１３及び主開閉部１１が非導通のときに負荷３に対して電源の供給を制御する補助開閉部１７などで構成される。主開閉部１１は、双方向制御可能なトランジスタ構造の主スイッチ素子１１ａで構成され、制御部１３は、主開閉部１１の制御電極に制御信号を出力するフォトカプラ１３ｆと、フォトカプラ１３ｆに入力される信号を制御するローパスフィルタ１３ｂを有する。ローパスフィルタ１３ｂによってフォトカプラ１３ｆに入力される信号の立ち上がり時間が長くなり、負荷電流が滑らかに上昇され、スイッチングノイズが低減される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、交流電源と照明装置などの負荷の間に直列に接続される２線式の負荷制御装置に関するものである。
【背景技術】
【０００２】
従来からトライアックやサイリスタなどの無接点スイッチ素子を用いた照明装置用の負荷制御装置が実用化されている。これらの負荷制御装置は、省配線の見地から２線式結線が一般的であり、交流電源と負荷との間に直列に接続される。このように交流電源と負荷との間に直列に接続される負荷制御装置においては、どのようにして自己の回路電源を確保するかが課題となる。
【０００３】
図８に示す第１従来例の負荷制御装置５０は、交流電源２と負荷３との間に直列に接続され、主開閉部５１と整流部５２と制御部５３と、制御部５３に安定した電力を供給するための第１電源部５４と、負荷３への電力停止状態のときに第１電源部５４に電力を供給するための第２電源部５５と、負荷３への電力供給が行われているときに第１電源部５４に電力を供給する第３電源部５６と、負荷電流のうち微小電流の通電をおこなう補助開閉部５７などによって構成されている。主開閉部５１のスイッチ素子５１ａはトライアックによって構成されている。
【０００４】
負荷３に電力供給が行われていない負荷制御装置５０のオフ状態では、交流電源２から負荷制御装置５０に印加される電圧は、整流部５２を介して第２電源部５５に供給される。第２電源部５５は、抵抗とツェナーダイオードで構成された定電圧回路である。このときに負荷３に流れる電流は、負荷３が誤動作しない程度の微小電流であり、制御部５３の消費電流は小さく、第２電源部５５のインピーダンスは高く維持されるように設定されている。
【０００５】
一方、負荷３への電力供給が行われている負荷制御装置５０のオン状態では、制御部５３からの制御信号により第３電源部５６がオンし、負荷制御装置５０のインピーダンスが低下して負荷３に流れる電流量が増加するとともに、第３で電源部５６に流れる電流は第１電源部５４にも流れ、バッファコンデンサ５４ａの充電を開始する。バッファコンデンサ５４ａの充電電圧が所定のしきい値よりも高くなると、第３電源部５６を構成するツェナーダイオード５６ａがブレークダウンして電流が流れ始め、補助開閉部５７のゲートに電流が流れこみ、補助開閉部５７が導通する（閉状態）。その結果、整流部５２から第３電源部５６に流れていた電流は、補助開閉部５７に転流し、さらに主開閉部５１のスイッチ素子５１ａのゲートに流れ込み、主開閉部５１が導通する（閉状態）。そのため、負荷３に対してほぼすべての電力が供給される。一旦、主開閉部５１が導通する（閉状態）と電流を流し続けるが、交流電流がゼロクロス点に達したときにスイッチ素子５１ａは自己消弧し、主開閉部５１が非導通（開状態）になる。主開閉部５１が非導通（開状態）になると、再び整流部５２から第３電源部５６を経て第１電源部５４に電流が流れ、負荷制御装置５０の自己回路電源を確保する動作を行う。すなわち、交流の１／２周期毎に、負荷制御装置５０の自己電源確保、補助開閉部５７の導通及び主開閉部５１の導通動作が繰り返される。
【０００６】
上述した第１従来例の負荷制御装置とは別の第２従来例の技術として、特許文献１には、第１のスイッチ部（主開閉部）と、この第１のスイッチ素子よりオン抵抗の大きい第２のスイッチ部を設けた負荷制御装置が示されている（同文献１の図１参照）。この負荷制御装置においては、第２スイッチ部をオンさせた後第１スイッチ部をオンさせるように構成されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−９２８５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上述のように、第１従来例の負荷制御装置のように、主開閉部のスイッチ素子がトライアックやサイリスタの場合、オンするときに負荷への電流供給が増える。オフ状態からオン状態へ推移する（ターンオン）時のトライアックの導通インピーダンス変化は不連続的であり (トライアックやサイリスタのターンオン動作はラッチ動作である）、言い換えるとトライアックのスイッチングが急峻であるため、本質的に負荷電流の単位時間当たりの変化率が増えることは避けられない。そのため、外部接続端子４，５から外部に漏洩する雑音端子電圧が増大してしまう。
【０００９】
雑音端子電圧レベルを例えばIEC(International Electrotechnical Commission)規格等で規定されている範囲内に収めるため、第１従来例では図８に示すようにトライアック５１ａと外部接続端子４，５との間にノイズフィルタ５８が設けられていた。ノイズフィルタ５８は、負荷３への電力供給を停止する際に、電源２から伝播されるノイズによる誤動作を防止する機能も有している。ノイズフィルタ５８は、例えば外部接続端子４，５との間に接続されるコンデンサと、主開閉部５１のトライアック５１ａとコンデンサとの間に接続されるコイルなどによって構成される。従って、雑音端子電圧レベルを抑制するために実装されるコンデンサ及びコイルなどによって、負荷制御装置５０が大型化してしまうという問題があった。また、コイルの発熱が大きいことも負荷制御装置５０の小型化を阻む要因となっている。
【００１０】
一方、上記特許文献１に示されている第２従来例の負荷制御装置にあっては、スイッチ素子の数の増大に伴い、回路構成が複雑になると共に、スイッチオンのタイミングの制御が複雑になる。
【００１１】
本発明は、上記従来例の課題を解決するためになされたものであり、装置の大型化を抑制しつつ、雑音端子電圧レベルを抑制できる負荷制御装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するために請求項１の発明は、外部に接続された負荷への電流供給回路を制御する負荷制御装置であり、トランジスタ構造のスイッチ素子を有し、負荷に対して電源の供給を制御する主開閉部と、前記主開閉部における両端電圧を整流する整流部と、サイリスタ構造のスイッチ素子を有し、前記主開閉部が非導通のときに負荷に対して電源の供給を制御する補助開閉部と、前記主開閉部及び前記補助開閉部の開閉を制御する制御部と、前記主開閉部の両端から前記整流部を介して電力供給され、前記制御部に安定した電圧を供給する第１電源部と、前記主開閉部の両端から整流部を介して電力供給され、負荷への電力供給を停止しているときに、前記第１電源部への電源を供給する第２電源部と、前記主開閉部又は前記補助開閉部が閉状態で、負荷への電力供給を行っているときに、前記第１電源部への電源を供給する第３電源部を備えた負荷制御装置において、前記主開閉部のスイッチ素子は双方向制御可能なトランジスタ素子で構成され、前記制御部は、前記主開閉部の制御電極に制御信号を出力する光絶縁素子と、前記光絶縁素子に入力される信号を制御するローパスフィルタとを有し、前記ローパスフィルタを通って入力される信号に応じて前記光絶縁素子の出力側を導通又は遮断動作させることにより、前記主開閉部の制御電極に出力する制御信号をオン又はオフに制御することを特徴とする。
【００１３】
請求項２の発明は、請求項１に記載の負荷制御装置において、前記トランジスタ素子は、横型のトランジスタ構造で構成され、前記交流電源及び負荷に対してそれぞれ直列に接続される第１電極及び第２電極と、前記第１電極及び第２電極の間に配置される制御電極を有し、前記光絶縁素子から前記制御電極に制御信号が出力されることを特徴とする。
【００１４】
請求項３の発明は、請求項２に記載の負荷制御装置において、前記制御電極及び光絶縁素子は２系統設けられ、単一のローパスフィルタから前記２系統の光絶縁素子に同一の信号が入力されることを特徴とする。
【００１５】
請求項４の発明は、請求項１乃至請求項３のいずれか一項に記載の負荷制御装置において、前記光絶縁素子は、トランジスタ出力型の素子によって構成されていることを特徴とする。
【００１６】
請求項５の発明は、請求項１乃至請求項３のいずれか一項に記載の負荷制御装置において、前記光絶縁素子は、ＭＯＳＦＥＴ出力型の素子によって構成されていることを特徴とする。
【発明の効果】
【００１７】
請求項１の発明によれば、光絶縁素子により制御部と主開閉部の制御電極を絶縁できるので、制御部の駆動電圧・電流からなる駆動エネルギーを主開閉部を構成するトランジスタ素子の容量に依らず最小限度に設定することが可能になる。ローパスフィルタによって
光絶縁素子の入力側信号を制御することで、主開閉部のトランジスタ素子の導通インピーダンスを連続的に変化させることが可能となり、負荷電流の時間当たりの変化率（ｄｉ／ｄｔ）を低減することができる。これにより、トランジスタ素子の制御電極の直前にコイルなどの必要以上に大きな部品の追加を必要とすることなく、電流変化に起因する雑音端子電圧の低減を図ることができる。
【００１８】
請求項２の発明によれば、主開閉部のトランジスタ素子が横型のトランジスタ構造で構成されているので、１チップに集積することも可能で、制御部によって高電圧の交流電源を直接制御することができる。
【００１９】
請求項３の発明によれば、単一のローパスフィルタから２系統の光絶縁素子に同一の信号が入力されるので、主開閉部の２系統のゲートの駆動タイミングが同時となるように設定することができる。
【００２０】
請求項４の発明によれば、光絶縁素子の出力側がトランジスタ素子であることから、入力電流を低減することで、光絶縁素子のスイッチング時間のターンオン時間だけを長くしつつ、一方のターンオフ時間を殆ど変化させないように設定することが可能になる。従って、主開閉部のターンオン時の負荷電流の単位時間当たりの変化率を低減し、雑音端子電圧レベルの低減に寄与しつつ、主開閉部の遮断時に遅延なく動作して交流電圧の次の半周期にずれ込むことがない。
【００２１】
請求項５の発明によれば、光絶縁素子の出力側がＭＯＳＦＥＴであることから、入力電流を低減することで、光絶縁素子のスイッチング時間のターンオン時間だけを遅くしつつ、一方のターンオフ時間を殆ど変化させないように設定することが可能になる。従って、主開閉部のターンオン時の負荷電流の変化率を低減し、雑音端子電圧レベルの低減に寄与しつつ、主開閉部の遮断時に遅延なく動作して交流電圧の次の半周期にずれ込むことがない。さらに、ＭＯＳＦＥＴと主開閉部の制御電極とをバッファ回路を介することなく直接的に接続できるようになり、回路構成を簡素化して部品点数を減らすことが可能となる。
【図面の簡単な説明】
【００２２】
【図１】本発明の第１実施形態に係る負荷制御装置の構成を示す回路図。
【図２】同装置の各部における信号波形を示すタイムチャート。
【図３】フォトカプラの入力側回路の発光ダイオードに流れる順電流とスイッチング時間との関係を示す図。
【図４】本発明の第１実施形態に係る負荷制御装置の変形例の構成を示す回路図。
【図５】本発明の第１実施形態に係る負荷制御装置の別の変形例の構成を示す回路図。
【図６】本発明の第２実施形態に係る負荷制御装置の構成を示す回路図。
【図７】本発明の第１実施形態及び第２実施形態に係る負荷制御装置に適用される双方向トランジスタ素子の構成を示す断面図。
【図８】第１従来例の負荷制御装置の構成を示す回路図。
【発明を実施するための形態】
【００２３】
（第１実施形態）
本発明の第１実施形態に係る負荷制御装置について図面を参照して説明する。図１は負荷制御装置１Ａの構成を示している。負荷制御装置１Ａは、交流電源２と負荷３との間に直列に接続され、負荷３に対して電源の供給を制御する主開閉部１１と、整流部１２と、負荷制御装置１Ａ全体を制御する制御部１３と、制御部１３に安定した電源を供給するための第１電源部１４と、負荷３への電力停止状態のときに第１電源部１４へ電力を供給する第２電源部１５と、負荷３への電力供給が行われているときに第１電源部１４へ電力を供給する第３電源部１６と、負荷電流のうち微小電流の通電を行う補助開閉部１７とを備え構成されている。負荷制御装置１Ａと交流電源２及び負荷３とは、外部接続端子４、５を介して接続されている。第３電源部１６には、第３電源部１６に入力される電圧を検出する電圧検出部１８が設けられている。主開閉部１１は、トランジスタ構造の主スイッチ素子１１ａを有し（図７参照）、補助開閉部１７は、サイリスタ構造の補助スイッチ素子１７ａを有している。第１電源部１４は、負荷３への電力停止状態のときに制御部１３に供給する電荷をチャージするためのバッファコンデンサ１４ａを有している。
【００２４】
制御部１３には、ＣＰＵなどで構成された主制御部１３ｅと、第１パルス出力部１３ｃと、第２パルス出力部１３ｄと、ローパスフィルタ１３ｂと、光ＭＯＳリレー１３ａ（図６参照）又はフォトカプラ１３ｆなどの光絶縁素子と、フォトカプラ１３ｆに組み合わされるバッファ回路１３ｇが設けられている。主制御部１３ｅは、第１パルス出力部１３ｃ及び第２パルス出力部１３ｄに制御信号を出力する。ローパスフィルタ１３ｂ、フォトカプラ１３ｆ及びバッファ回路１３ｇは、主スイッチ素子１１ａのゲート電極（制御電極）に対応させて２つずつ設けられている。なお、光ＭＯＳリレー１３ａに関しては、後述する第２実施形態において説明する。
【００２５】
第１パルス出力部１３ｃは、主制御部１３ｅから出力された制御信号を受け、２つのＬＰＦ１３ｂに第１パルス信号を出力する。第２パルス出力部１３ｄは、主制御部１３ｅから出力された制御信号を受け、補助スイッチ素子１７ａに第２パルス信号を出力する。ローパスフィルタ１３ｂは、抵抗ＲとコンデンサＣ等によって構成され、第１パルス出力部１３ｃから出力された第１パルス信号の低域周波数のみを通過させることにより、フォトカプラ１３ｆに入力される信号を制御する。フォトカプラ１３ｆの入力側回路にはローパスフィルタ１３ｂが、出力側回路にはバッファ回路１３ｇがそれぞれ接続されている。入力側回路と出力側回路とは電気的に絶縁され、入力側回路に設けられている発光ダイオードから出射された光を出力側回路に設けられているフォトトランジスタが受光することにより、主スイッチ素子１１ａの制御信号をバッファ回路１３ｇに出力する。フォトカプラ１３ｆから出力された制御信号は、バッファ回路１３ｇを介して緩衝され、主スイッチ素子１１ａのゲート電極に入力される。
【００２６】
図２は負荷制御装置１Ａの各部における信号波形を示すタイムチャートである。制御部１３は、交流電源の１／２周期のうち主開閉部１１を導通させる主開閉部導通時間を設定し、負荷３に流れる電流を間欠的に制御する。主制御部１３ｅは、電圧検出部１８から出力されたバッファコンデンサ１４ａの充電完了信号を受け、第１パルス出力部１３ｃを制御する。第１パルス出力部１３ｃは、主制御部１３ｅからバッファコンデンサ１４ａの充電が完了した旨の信号を受けた後、第１所定時間だけ主開閉部１１を導通させるよう、第１パルスを出力する。電圧検出部１８から第１パルス出力部１３ｃに充電完了信号を直接出力するように構成されていてもよい。すなわち、第１パルスは、電圧検出部１８から充電完了信号を受けて立ち上がり、第１所定時間の経過後立ち下がる。第１パルス出力部１３ｃから発せられた信号は、ローパスフィルタ１３ｂを経由してフォトカプラ１３ｆの入力側回路に入力される。フォトカプラ１３ｆの出力側回路から出力された信号は、バッファ回路１３ｇを経由して主スイッチ素子１１ａのゲート電極に入力される。
【００２７】
第２パルス出力部１３ｄは、主開閉部１１が非導通（開状態）になったことを検出してから、第２所定時間だけ補助開閉部１７を導通させるように、所定時間の第２パルス信号を出力する。すなわち、第２パルスは、主開閉部１１が非導通（開状態）になったときに立ち上がり、第２所定時間の経過後立ち下がる。
【００２８】
負荷３への電力供給が行われていない負荷制御装置１Ａのオフ状態、すなわち主開閉部１１が非導通状態においても、電源２から整流部１２を介して第２電源部１５に電流が流れるため、負荷３にも微小電流が流れているが、その電流は負荷３を誤動作させない程度に低く抑えられており、第２電源部１５のインピーダンスが高い値に維持されている。
【００２９】
負荷３へ電力供給が行われているとき、第３電源部１６のインピーダンスを低くし、負荷制御装置１Ａの内部の回路側に電流を流し、バッファコンデンサ１４ａを充電する。上記のように、第３電源部１６には、電圧検出部（充電監視部）１８が設けられており、第３電源部１６に入力される電圧すなわちバッファコンデンサ１４ａの充電電圧を検出する。バッファコンデンサ１４ａへの充電が完了すると、第３電源部１６を一旦オフとし、主開閉部１１の動作と同期して再び第３電源部１６のインピーダンスを低くしてオンとする。
【００３０】
電圧検出部１８は、例えばツェナーダイオードとトランジスタ等によって構成されている。第３電源部１６に入力される電圧がツェナーダイオードのツェナー電圧を超えると、トランジスタが導通して制御部１３にその旨の検出信号が入力される。通常動作時において、制御部１３は、電圧検出部１８からの検出信号を受信すると、主開閉部１１を第１所定時間導通させる（閉状態にさせる）。図１では、電圧検出部１８からの検出信号に応じて、直接的に第１パルス信号を出力するように、専用のＩＣなどを用いてハードウェア的に構成された第１パルス出力部１３ｃを制御部１３の一部として設けた構成例を示している。あるいは、図示した構成に限定されず、電圧検出部１８からの出力を、ＣＰＵなどで構成された主制御部１３ｅに入力し、ソフトウェア的に第１パルス信号を出力するように構成してもよい。主開閉部１１を導通させる第１所定時間としては、商用周波数電源の１／２周期よりも少し短い時間にする設定することが好ましい。
【００３１】
次に、上記第１所定時間経過後、主開閉部１１が非導通（開状態）になる動作を開始する際、制御部１３は、補助開閉部１７を第２所定時間（例えば、数百μ秒）だけ導通させる（閉状態にさせる）。この動作は、補助開閉部１７が主開閉部１１よりも少し遅れて非導通（開状態）になればよい。または、上記主制御部１３ｅから、主開閉部１１に対して出力する第１パルス信号よりも第２所定時間分だけ長いパルス信号を補助開閉部１７に対して出力するようにしてもよい。あるいは、ダイオードやコンデンサを用いて遅延回路を構成してもよい。
【００３２】
これらの動作により、バッファコンデンサ１４ａの充電完了後、商用の交流電源の１／２周期のうち、ほとんどの時間を主開閉部１１から負荷３に電力を供給した後、通電電流が少なくなってから、補助開閉部１７から負荷３に電力を供給することになる。このとき、電流値が零となる時点（ゼロクロス点）の前に主開閉部１１が非導通とされるように第１所定時間が設定されているので、ゼロクロス点を越えて主開閉部１１が導通状態とされることはない。なお、補助開閉部１７は、サイリスタ構造の補助スイッチ素子１７ａを有しているので、電流値が零となる時点（ゼロクロス点）で非導通（開状態）となる。補助開閉部１７が非導通（開状態）になると、再び第３電源部１６に電流が流れ込むため、上記の動作を商用電源の１／２周期毎に繰り返す。
【００３３】
本実施形態においては、第１パルス出力部１３ｃとフォトカプラ１３ｆとの間に介挿されたローパスフィルタ１３ｂによって、フォトカプラ１３ｆに入力される第１パルス信号の立ち上がり時間を長くすることができる。ローパスフィルタ１３ｂにて第１パルス信号の立ち上がり時間が長くなることに伴い、フォトカプラの出力信号の過渡応答時間も長くなる。これにより、主開閉部１１の主スイッチ素子１１ａのターンオン時間も遅く設定することができ、主開閉部１１のターンオン時間に係る負荷電流の単位時間当たりの変化量も低減できる。ここで負荷電流とは外部接続端子４から負荷制御装置１Ａに流入し、外部接続端子５から流出し、負荷３に流れる電流のことである。なお、電源２は交流電源であるので、周波数で決まる周期の半分相当の時間経過後、極性が変わると、負荷電流は、外部接続端子５から負荷制御装置１Ａに流入し、外部接続端子４から流出することになる。
【００３４】
一般に、主開閉部１１のターンオン時には、負荷電流の単位時間当たりの変化率の不連続点が発生し、これが原因となって、電源線（すなわち交流電源２、負荷３、外部接続端子４，５、及び主開閉部１１によって構成される回路）に重畳する伝導性ノイズが発生する。本実施形態にあっては、主開閉部１１の主スイッチ素子１１ａがトランジスタ構造であることから、導通インピーダンスを連続的に変化させることが可能となり、負荷電流の単位時間当たりの変化率（ｄｉ／ｄｔ）を低減でき、上述したスイッチングノイズを抑制できる。
【００３５】
図３は、フォトカプラ１３ｆの入力側回路の発光ダイオードに流れる順電流とスイッチング時間との関係を示している。図３に示すように、フォトカプラ１３ｆ及びバッファ回路１３ｇを経由した信号のターンオン時間（主開閉部１１の主スイッチ素子１１ａの制御信号がオフ状態からオン状態に切り替わるのに要する時間）は順電流に対する依存性が高く、順電流が減少するとターンオン時間は大幅に長くなる。一方、フォトカプラ１３ｆ及びバッファ回路１３ｇを経由した信号のターンオフ時間（主開閉部１１の主スイッチ素子１１ａの制御信号がオン状態からオフ状態に切り替わるのに要する時間）は順電流に対する依存性が低く、順電流が減少してもターンオフ時間の短縮は僅かに留まる。従って、フォトカプラ１３ｆのスイッチング動作にて開閉制御される主開閉部１１の主スイッチ素子１１ａもターンオン時のスイッチング時間だけを遅く設定することができる。これにより、負荷電流は滑らかに上昇し、ターンオン時に発生するスイッチングノイズは低減されて、負荷制御装置１Ａの主開閉部１１のスイッチング動作に起因して外部接続端子４，５から外部に漏洩する雑音端子電圧を抑制することが可能となる。また、主スイッチ素子１１ａのターンオフ時のスイッチング時間は大きく変化しないから、負荷電流の次のゼロクロス点が到来する前に主開閉部１１が開状態（非導通状態）になり、補助開閉部１７が閉状態（導通状態）になる。その後、負荷電流のゼロクロス点に到達すると、補助開閉部１７の補助スイッチ素子１７ａがサイリスタ構造であるから、サイリスタの消弧作用により補助開閉部１７が開状態（非導通状態）になる。さらにゼロクロス点を超えて次の半周期に入ると、再び第３電源部１６に電流が流れ込む動作が始まる。このように半周期毎の繰り返し動作を損なうことがない。
【００３６】
図４及び図５は、負荷制御装置１Ａの変形例を示している。図４に示す負荷制御装置１Ｂは、２つのフォトカプラ１３ｆの入力側回路が直列に接続されている例、図５に示す負荷制御装置１Ｃは、２つのフォトカプラ１３ｆの入力側回路が並列に接続されている例でうる。負荷制御装置１Ｂ及び負荷制御装置１Ｃは、共に単一のローパスフィルタ１３ｂから２系統のフォトカプラ１３ｆに同一の信号が出力される。２系統のフォトカプラ１３ｆの出力側回路及びバッファ回路１３ｇなどの構成は、負荷制御装置１Ａと同様である。負荷制御装置１Ｂ及び負荷制御装置１Ｃによれば、単一のローパスフィルタ１３ｂから２系統のフォトカプラ１３ｆに同一の信号が入力されるので、主スイッチ素子１１ａの２系統のゲートの駆動タイミングが同時となるように設定することができる。
【００３７】
（第２実施形態）
本発明の第２実施形態に係る負荷制御装置について説明する。図６は負荷制御装置１Ｄの構成を示している。負荷制御装置１Ｄは、負荷制御装置１Ｂにおいて、光絶縁素子としてフォトカプラ１３ｆに変えてＭＯＳＦＥＴ出力型の光ＭＯＳリレー１３ａが適用され、これに伴い２つのバッファ回路１３ｇが省略されている点で、第１実施形態とは異なっている。光ＭＯＳリレー１３ａは、入力側回路に発光ダイオードを出力側回路にＭＯＳＦＥＴを適用した光絶縁素子である。
【００３８】
光ＭＯＳリレー１３ａは、入力側回路の発光ダイオードに流れる順電流とスイッチング時間との関係において、図３に示したフォトカプラ１３ｆ及びバッファ回路１３ｇを経由した信号と同様な傾向を有している。すなわち、光ＭＯＳリレー１３ａのターンオン時間は順電流に対する依存性が高く、順電流が減少するとターンオン時間は大幅に長くなる。一方、光ＭＯＳリレー１３ａのターンオフ時間は順電流に対する依存性が低く、順電流が減少してもターンオフ時間の短縮は僅かに留まる。従って、光ＭＯＳリレー１３ａのスイッチング動作にて開閉制御される主開閉部１１の主スイッチ素子１１ａもターンオン時のスイッチング時間だけを遅く設定することができる。これにより、負荷制御装置１Ａの主開閉部１１のスイッチング動作に起因する雑音端子電圧を抑制することが可能である。また、主スイッチ素子１１ａのターンオフ時のスイッチング時間は大きく変化しないから、負荷電流の次のゼロクロス点が到来する前に主開閉部１１が開状態（非導通状態）になり、補助開閉部１７が閉状態（導通状態）になる。その後、負荷電流のゼロクロス点に到達すると、補助開閉部１７の補助スイッチ素子１７ａがサイリスタ構造であるから、サイリスタの消弧作用により補助開閉部１７が開状態（非導通状態）になる。さらにゼロクロス点を超えて次の半周期に入ると、再び第３電源部１６に電流が流れ込む動作が始まる。このように半周期毎の繰り返し動作を損なうことがない。また、光ＭＯＳリレーと主開閉部１１の主スイッチ素子１１ａのゲート電極とを図３に示したバッファ回路１３ｇを介することなく直接的に接続できるようになり、回路構成を簡素化して部品点数を減らすことが可能となる。
【００３９】
（横型トランジスタ素子）
以下、上記第１実施形態及び第２実施形態において、主スイッチ素子１１ａとして適用される双方向制御可能な横型トランジスタ素子について説明する。図７は、双方向制御可能な横型トランジスタ素子の概略構成を示す。このような横型トランジスタ素子は、ＨＦＥＴ(Heterostructure Field-Effect Transistor)と称され、チャネル層としてＡｌＧａＮ／ＧａＮへテロ界面に生じる２次元電子ガス層を利用し、基板の表面には交流電源２及び負荷３に対してそれぞれ直列に接続された第１電極６及び第２電極７とを備える。また、第１電極６と第２電極７に対して、通電オフ時に高耐電圧が維持できるように、第１ゲート電極２１と第２ゲート電極２２が形成されている。
【００４０】
双方向トランジスタ構造の主スイッチ素子１１ａはシリコン（Ｓｉ）からなる基板２３の上に窒化アルミニウム（ＡｌＮ）と窒化ガリウム（ＧａＮ）とが交互に積層されてなるバッファ層２４が形成され、その上に半導体層積層体２５が形成されている。半導体層積層体２５は、第１の半導体層と、この第１の半導体層と比べてバンドギャップが大きい第２の半導体層とが基板側から順次積層されている。第１の半導体層は、アンドープの窒化ガリウム（ＧａＮ）層２６であり、第２の半導体層は、窒化アルミニウムガリウム（ＡｌＧａＮ）層２７である。ＧａＮ層とＡｌＧａＮ層とのヘテロ界面近傍には、自発分極及びピエゾ分極による電荷が生じる。これにより電子移動度の高い２次元電子ガス（２ＤＥＧ）層であるチャネル領域が形成されている。
【００４１】
半導体層積層体２５の上には、お互いに距離をおいて第１のオーミック電極２８と第２のオーミック電極２９とが形成されている。第１のオーミック電極２８及び第２のオーミック電極２９はチャネル領域とオーミック接合を形成している。図７においては、コンタクト抵抗を低減するために、ＡｌＧａＮ層の一部を除去すると共にＧａＮ層を掘り下げて第１のオーミック電極２８及び第２のオーミック電極２９がＡｌＧａＮ層２７とＧａＮ層２６の界面に接するように形成した形態が示されている。なお、第１のオーミック電極２８及び第２のオーミック電極２９は、ＡｌＧａＮ層２７の上に形成されていてもよい。
【００４２】
ＡｌＧａＮ層２７の上における第１のオーミック電極２８と第２のオーミック電極２９との間の領域には、第１のｐ型半導体層３０及び第２のｐ型半導体層３１が互いに間隔をおいて形成されている。第１のｐ型半導体層３０の上には第１のゲート電極２１が形成され、第２のｐ型半導体層３１の上には第２のゲート電極２２が形成されている。第１のゲート電極２１及び第２のゲート電極２２はそれぞれパラジウム（Ｐｄ）と金（Ａｕ）とが積層されており、第１のｐ型半導体層３０及び第２のｐ型半導体層３１とオーミック接触している。さらに、ＡｌＧａＮ層２７及びｐ型の半導体層３０及び第２のｐ型半導体層３１を覆うように窒化シリコン（ＳｉＮ）からなる保護膜３２が形成されている。この保護膜３２を形成することにより、いわゆる電流コラプスの原因となる欠陥を補償し、電流コラプスを改善することが可能となる。第１のｐ型半導体層３０及び第２のｐ型半導体層３１と、ＡｌＧａＮ層２７とによりＰＮ接合がそれぞれ形成される。これにより、第１のオーミック電極２８と第１のゲート電極２１との間の電圧が例えば０Ｖでは、第１のｐ型ＧａＮ層３０からチャネル領域中に空乏層が広がるため、チャネルに流れる電流を遮断することができる。同様に、第２のオーミック電極２９と第２のゲート電極２２との間の電圧が例えば０Ｖ以下のときには、第２のｐ型ＧａＮ層３１からチャネル領域中に空乏層が広がるため、チャネルに流れる電流を遮断することができ、いわゆるノーマリーオフ動作をする半導体を実現している。
【００４３】
以下、第１のオーミック電極２８の電位をＶ１，第１のゲート電極２１の電位をＶ２，第２のゲート電極２２の電位をＶ３，第２のオーミック電極２９の電位をＶ４とする。この場合において、Ｖ２がＶ１より１．５Ｖ以上高ければ、第１のｐ型半導体層３０からチャネル領域中に広がる空乏層が縮小するため、チャネル領域に電流を流すことができる。同様にＶ３がＶ４よりも１．５Ｖ以上高ければ、第２のｐ型半導体層３１からチャネル領域中に広がる空乏層が縮小し、チャネル領域に電流を流すことができる。第１のゲート電極２１の下側においてチャネル領域中に広がる空乏層が縮小し、チャネル領域に電流を流すことができるようになる第１のゲート電極２１のしきい値電圧を第１のしきい値電圧とし、第２のゲート電極２２の下側においてチャネル領域中に広がる空乏層が縮小し、チャネル領域に電流を流すことができるようになる第２のゲート電極２２のしきい値電圧を第２のしきい値電圧とする。つまり、第１のしきい値電圧及び第２のしきい値電圧は、ともに１．５Ｖである。また、第１のｐ型半導体層３０と第２のｐ型半導体層３１との距離は、第１のオーミック電極２８及び第２のオーミック電極２９に印加される最大の電圧に耐えられるように設定されている。第１のオーミック電極２８と第１のゲート電極２１との間にゲート駆動信号（すなわち、第１ゲート端子への制御信号）を入力するようになっている。第２のオーミック電極２９と第２のゲート電極２２との間も同様にゲート駆動信号（すなわち、第２ゲート端子への制御信号）を入力するようになっている。なお、第１電極６は第１のオーミック電極２８に接続され、第２電極７は第２のオーミック電極２９に接続され、第１ゲート端子３３は第１のゲート電極２１に接続され、第２ゲート端子３４は第２のゲート電極２２に接続されている。（参考文献 T.Morita, et.al, IEEE International Electron Devices Meeting, pp. 865-868, December 2007）
【００４４】
主開閉部１１が非導通のとき、ゲート電極には制御部１３からＬｏｗレベルの信号が印加されるが、主開閉部１１の最低電位よりは整流部１２のダイオード１個分だけ高い電位となる。ここで、主開閉部１１の導通（閉状態）／非導通（開状態）を切り換えるしきい値が上記ダイオード１個分の電位よりも充分に高ければ、確実に非導通(開状態)を維持することができる。一方、主開閉部１１の導通状態（閉状態）の場合は上述の動作を行う。そのため、数Ｖの制御信号で駆動される制御部にあって、高電圧の交流電源を直接制御することができる。また、このように電子移動度の高いＨＦＥＴを用いることにより、２線式負荷制御装置の小型高容量化が実現できる。
【００４５】
なお、本発明は上記実施形態の構成に限られることなく、少なくとも主開閉部１１の主スイッチ素子１１ａは、双方向制御可能なトランジスタ素子で構成され、主開閉部１１のゲート電極に制御信号を出力するフォトカプラ１３ｆ又は光ＭＯＳリレー１３ａなどの光絶縁素子と、光絶縁素子に入力される信号を制御するローパスフィルタ１３ｂを備えていればよい。また、本発明は種々の変形が可能であり、例えば、主開閉部１１を構成する主スイッチ素子１１ａは、双方向制御可能なスイッチ素子であればよく、複数個の単ゲートのトランジスタ素子で構成されているものであってもよい。複数個の単ゲートのトランジスタ素子で構成される場合は、縦型構造のトランジスタ素子であってもよいし横型構造のトランジスタ素子であってもよい。また、補助開閉部１７を構成する補助スイッチ素子１７ａは、トライアックであってもよい。
【００４６】
また、ローパスフィルタ１３ｂは、その構成要素としてのコンデンサの容量を勘案すると第１パルス出力部１３ｃとフォトカプラ１３ｆ又は光ＭＯＳリレー１３ａとの間に介挿されている形態が望ましいが、フォトカプラ１３ｆ又は光ＭＯＳリレー１３ａと主開閉部１１との間に介挿されていてもよい。すなわち、ローパスフィルタ１３ｂは、第１パルス信号の立ち上がり時間を長くするように、第１パルス出力部１３ｃから主開閉部１１に至る経路に設けられていればよい。
【符号の説明】
【００４７】
１Ａ 負荷制御装置
２ 交流電源
３ 負荷
１１ 主開閉部
１１ａ 主スイッチ素子
１２ 整流部
１３ 制御部
１３ａ 光ＭＯＳリレー（光絶縁素子）
１３ｂ ローパスフィルタ
１３ｃ 第１パルス出力部
１３ｄ 第２パルス出力部
１３ｅ 主制御部
１３ｆ フォトカプラ（光絶縁素子）
１３ｇ バッファ回路
１４ 第１電源部
１５ 第２電源部
１６ 第３電源部
１７ 補助開閉部
１７ａ 補助スイッチ素子
【技術分野】
【０００１】
本発明は、交流電源と照明装置などの負荷の間に直列に接続される２線式の負荷制御装置に関するものである。
【背景技術】
【０００２】
従来からトライアックやサイリスタなどの無接点スイッチ素子を用いた照明装置用の負荷制御装置が実用化されている。これらの負荷制御装置は、省配線の見地から２線式結線が一般的であり、交流電源と負荷との間に直列に接続される。このように交流電源と負荷との間に直列に接続される負荷制御装置においては、どのようにして自己の回路電源を確保するかが課題となる。
【０００３】
図８に示す第１従来例の負荷制御装置５０は、交流電源２と負荷３との間に直列に接続され、主開閉部５１と整流部５２と制御部５３と、制御部５３に安定した電力を供給するための第１電源部５４と、負荷３への電力停止状態のときに第１電源部５４に電力を供給するための第２電源部５５と、負荷３への電力供給が行われているときに第１電源部５４に電力を供給する第３電源部５６と、負荷電流のうち微小電流の通電をおこなう補助開閉部５７などによって構成されている。主開閉部５１のスイッチ素子５１ａはトライアックによって構成されている。
【０００４】
負荷３に電力供給が行われていない負荷制御装置５０のオフ状態では、交流電源２から負荷制御装置５０に印加される電圧は、整流部５２を介して第２電源部５５に供給される。第２電源部５５は、抵抗とツェナーダイオードで構成された定電圧回路である。このときに負荷３に流れる電流は、負荷３が誤動作しない程度の微小電流であり、制御部５３の消費電流は小さく、第２電源部５５のインピーダンスは高く維持されるように設定されている。
【０００５】
一方、負荷３への電力供給が行われている負荷制御装置５０のオン状態では、制御部５３からの制御信号により第３電源部５６がオンし、負荷制御装置５０のインピーダンスが低下して負荷３に流れる電流量が増加するとともに、第３で電源部５６に流れる電流は第１電源部５４にも流れ、バッファコンデンサ５４ａの充電を開始する。バッファコンデンサ５４ａの充電電圧が所定のしきい値よりも高くなると、第３電源部５６を構成するツェナーダイオード５６ａがブレークダウンして電流が流れ始め、補助開閉部５７のゲートに電流が流れこみ、補助開閉部５７が導通する（閉状態）。その結果、整流部５２から第３電源部５６に流れていた電流は、補助開閉部５７に転流し、さらに主開閉部５１のスイッチ素子５１ａのゲートに流れ込み、主開閉部５１が導通する（閉状態）。そのため、負荷３に対してほぼすべての電力が供給される。一旦、主開閉部５１が導通する（閉状態）と電流を流し続けるが、交流電流がゼロクロス点に達したときにスイッチ素子５１ａは自己消弧し、主開閉部５１が非導通（開状態）になる。主開閉部５１が非導通（開状態）になると、再び整流部５２から第３電源部５６を経て第１電源部５４に電流が流れ、負荷制御装置５０の自己回路電源を確保する動作を行う。すなわち、交流の１／２周期毎に、負荷制御装置５０の自己電源確保、補助開閉部５７の導通及び主開閉部５１の導通動作が繰り返される。
【０００６】
上述した第１従来例の負荷制御装置とは別の第２従来例の技術として、特許文献１には、第１のスイッチ部（主開閉部）と、この第１のスイッチ素子よりオン抵抗の大きい第２のスイッチ部を設けた負荷制御装置が示されている（同文献１の図１参照）。この負荷制御装置においては、第２スイッチ部をオンさせた後第１スイッチ部をオンさせるように構成されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−９２８５９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
上述のように、第１従来例の負荷制御装置のように、主開閉部のスイッチ素子がトライアックやサイリスタの場合、オンするときに負荷への電流供給が増える。オフ状態からオン状態へ推移する（ターンオン）時のトライアックの導通インピーダンス変化は不連続的であり (トライアックやサイリスタのターンオン動作はラッチ動作である）、言い換えるとトライアックのスイッチングが急峻であるため、本質的に負荷電流の単位時間当たりの変化率が増えることは避けられない。そのため、外部接続端子４，５から外部に漏洩する雑音端子電圧が増大してしまう。
【０００９】
雑音端子電圧レベルを例えばIEC(International Electrotechnical Commission)規格等で規定されている範囲内に収めるため、第１従来例では図８に示すようにトライアック５１ａと外部接続端子４，５との間にノイズフィルタ５８が設けられていた。ノイズフィルタ５８は、負荷３への電力供給を停止する際に、電源２から伝播されるノイズによる誤動作を防止する機能も有している。ノイズフィルタ５８は、例えば外部接続端子４，５との間に接続されるコンデンサと、主開閉部５１のトライアック５１ａとコンデンサとの間に接続されるコイルなどによって構成される。従って、雑音端子電圧レベルを抑制するために実装されるコンデンサ及びコイルなどによって、負荷制御装置５０が大型化してしまうという問題があった。また、コイルの発熱が大きいことも負荷制御装置５０の小型化を阻む要因となっている。
【００１０】
一方、上記特許文献１に示されている第２従来例の負荷制御装置にあっては、スイッチ素子の数の増大に伴い、回路構成が複雑になると共に、スイッチオンのタイミングの制御が複雑になる。
【００１１】
本発明は、上記従来例の課題を解決するためになされたものであり、装置の大型化を抑制しつつ、雑音端子電圧レベルを抑制できる負荷制御装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するために請求項１の発明は、外部に接続された負荷への電流供給回路を制御する負荷制御装置であり、トランジスタ構造のスイッチ素子を有し、負荷に対して電源の供給を制御する主開閉部と、前記主開閉部における両端電圧を整流する整流部と、サイリスタ構造のスイッチ素子を有し、前記主開閉部が非導通のときに負荷に対して電源の供給を制御する補助開閉部と、前記主開閉部及び前記補助開閉部の開閉を制御する制御部と、前記主開閉部の両端から前記整流部を介して電力供給され、前記制御部に安定した電圧を供給する第１電源部と、前記主開閉部の両端から整流部を介して電力供給され、負荷への電力供給を停止しているときに、前記第１電源部への電源を供給する第２電源部と、前記主開閉部又は前記補助開閉部が閉状態で、負荷への電力供給を行っているときに、前記第１電源部への電源を供給する第３電源部を備えた負荷制御装置において、前記主開閉部のスイッチ素子は双方向制御可能なトランジスタ素子で構成され、前記制御部は、前記主開閉部の制御電極に制御信号を出力する光絶縁素子と、前記光絶縁素子に入力される信号を制御するローパスフィルタとを有し、前記ローパスフィルタを通って入力される信号に応じて前記光絶縁素子の出力側を導通又は遮断動作させることにより、前記主開閉部の制御電極に出力する制御信号をオン又はオフに制御することを特徴とする。
【００１３】
請求項２の発明は、請求項１に記載の負荷制御装置において、前記トランジスタ素子は、横型のトランジスタ構造で構成され、前記交流電源及び負荷に対してそれぞれ直列に接続される第１電極及び第２電極と、前記第１電極及び第２電極の間に配置される制御電極を有し、前記光絶縁素子から前記制御電極に制御信号が出力されることを特徴とする。
【００１４】
請求項３の発明は、請求項２に記載の負荷制御装置において、前記制御電極及び光絶縁素子は２系統設けられ、単一のローパスフィルタから前記２系統の光絶縁素子に同一の信号が入力されることを特徴とする。
【００１５】
請求項４の発明は、請求項１乃至請求項３のいずれか一項に記載の負荷制御装置において、前記光絶縁素子は、トランジスタ出力型の素子によって構成されていることを特徴とする。
【００１６】
請求項５の発明は、請求項１乃至請求項３のいずれか一項に記載の負荷制御装置において、前記光絶縁素子は、ＭＯＳＦＥＴ出力型の素子によって構成されていることを特徴とする。
【発明の効果】
【００１７】
請求項１の発明によれば、光絶縁素子により制御部と主開閉部の制御電極を絶縁できるので、制御部の駆動電圧・電流からなる駆動エネルギーを主開閉部を構成するトランジスタ素子の容量に依らず最小限度に設定することが可能になる。ローパスフィルタによって
光絶縁素子の入力側信号を制御することで、主開閉部のトランジスタ素子の導通インピーダンスを連続的に変化させることが可能となり、負荷電流の時間当たりの変化率（ｄｉ／ｄｔ）を低減することができる。これにより、トランジスタ素子の制御電極の直前にコイルなどの必要以上に大きな部品の追加を必要とすることなく、電流変化に起因する雑音端子電圧の低減を図ることができる。
【００１８】
請求項２の発明によれば、主開閉部のトランジスタ素子が横型のトランジスタ構造で構成されているので、１チップに集積することも可能で、制御部によって高電圧の交流電源を直接制御することができる。
【００１９】
請求項３の発明によれば、単一のローパスフィルタから２系統の光絶縁素子に同一の信号が入力されるので、主開閉部の２系統のゲートの駆動タイミングが同時となるように設定することができる。
【００２０】
請求項４の発明によれば、光絶縁素子の出力側がトランジスタ素子であることから、入力電流を低減することで、光絶縁素子のスイッチング時間のターンオン時間だけを長くしつつ、一方のターンオフ時間を殆ど変化させないように設定することが可能になる。従って、主開閉部のターンオン時の負荷電流の単位時間当たりの変化率を低減し、雑音端子電圧レベルの低減に寄与しつつ、主開閉部の遮断時に遅延なく動作して交流電圧の次の半周期にずれ込むことがない。
【００２１】
請求項５の発明によれば、光絶縁素子の出力側がＭＯＳＦＥＴであることから、入力電流を低減することで、光絶縁素子のスイッチング時間のターンオン時間だけを遅くしつつ、一方のターンオフ時間を殆ど変化させないように設定することが可能になる。従って、主開閉部のターンオン時の負荷電流の変化率を低減し、雑音端子電圧レベルの低減に寄与しつつ、主開閉部の遮断時に遅延なく動作して交流電圧の次の半周期にずれ込むことがない。さらに、ＭＯＳＦＥＴと主開閉部の制御電極とをバッファ回路を介することなく直接的に接続できるようになり、回路構成を簡素化して部品点数を減らすことが可能となる。
【図面の簡単な説明】
【００２２】
【図１】本発明の第１実施形態に係る負荷制御装置の構成を示す回路図。
【図２】同装置の各部における信号波形を示すタイムチャート。
【図３】フォトカプラの入力側回路の発光ダイオードに流れる順電流とスイッチング時間との関係を示す図。
【図４】本発明の第１実施形態に係る負荷制御装置の変形例の構成を示す回路図。
【図５】本発明の第１実施形態に係る負荷制御装置の別の変形例の構成を示す回路図。
【図６】本発明の第２実施形態に係る負荷制御装置の構成を示す回路図。
【図７】本発明の第１実施形態及び第２実施形態に係る負荷制御装置に適用される双方向トランジスタ素子の構成を示す断面図。
【図８】第１従来例の負荷制御装置の構成を示す回路図。
【発明を実施するための形態】
【００２３】
（第１実施形態）
本発明の第１実施形態に係る負荷制御装置について図面を参照して説明する。図１は負荷制御装置１Ａの構成を示している。負荷制御装置１Ａは、交流電源２と負荷３との間に直列に接続され、負荷３に対して電源の供給を制御する主開閉部１１と、整流部１２と、負荷制御装置１Ａ全体を制御する制御部１３と、制御部１３に安定した電源を供給するための第１電源部１４と、負荷３への電力停止状態のときに第１電源部１４へ電力を供給する第２電源部１５と、負荷３への電力供給が行われているときに第１電源部１４へ電力を供給する第３電源部１６と、負荷電流のうち微小電流の通電を行う補助開閉部１７とを備え構成されている。負荷制御装置１Ａと交流電源２及び負荷３とは、外部接続端子４、５を介して接続されている。第３電源部１６には、第３電源部１６に入力される電圧を検出する電圧検出部１８が設けられている。主開閉部１１は、トランジスタ構造の主スイッチ素子１１ａを有し（図７参照）、補助開閉部１７は、サイリスタ構造の補助スイッチ素子１７ａを有している。第１電源部１４は、負荷３への電力停止状態のときに制御部１３に供給する電荷をチャージするためのバッファコンデンサ１４ａを有している。
【００２４】
制御部１３には、ＣＰＵなどで構成された主制御部１３ｅと、第１パルス出力部１３ｃと、第２パルス出力部１３ｄと、ローパスフィルタ１３ｂと、光ＭＯＳリレー１３ａ（図６参照）又はフォトカプラ１３ｆなどの光絶縁素子と、フォトカプラ１３ｆに組み合わされるバッファ回路１３ｇが設けられている。主制御部１３ｅは、第１パルス出力部１３ｃ及び第２パルス出力部１３ｄに制御信号を出力する。ローパスフィルタ１３ｂ、フォトカプラ１３ｆ及びバッファ回路１３ｇは、主スイッチ素子１１ａのゲート電極（制御電極）に対応させて２つずつ設けられている。なお、光ＭＯＳリレー１３ａに関しては、後述する第２実施形態において説明する。
【００２５】
第１パルス出力部１３ｃは、主制御部１３ｅから出力された制御信号を受け、２つのＬＰＦ１３ｂに第１パルス信号を出力する。第２パルス出力部１３ｄは、主制御部１３ｅから出力された制御信号を受け、補助スイッチ素子１７ａに第２パルス信号を出力する。ローパスフィルタ１３ｂは、抵抗ＲとコンデンサＣ等によって構成され、第１パルス出力部１３ｃから出力された第１パルス信号の低域周波数のみを通過させることにより、フォトカプラ１３ｆに入力される信号を制御する。フォトカプラ１３ｆの入力側回路にはローパスフィルタ１３ｂが、出力側回路にはバッファ回路１３ｇがそれぞれ接続されている。入力側回路と出力側回路とは電気的に絶縁され、入力側回路に設けられている発光ダイオードから出射された光を出力側回路に設けられているフォトトランジスタが受光することにより、主スイッチ素子１１ａの制御信号をバッファ回路１３ｇに出力する。フォトカプラ１３ｆから出力された制御信号は、バッファ回路１３ｇを介して緩衝され、主スイッチ素子１１ａのゲート電極に入力される。
【００２６】
図２は負荷制御装置１Ａの各部における信号波形を示すタイムチャートである。制御部１３は、交流電源の１／２周期のうち主開閉部１１を導通させる主開閉部導通時間を設定し、負荷３に流れる電流を間欠的に制御する。主制御部１３ｅは、電圧検出部１８から出力されたバッファコンデンサ１４ａの充電完了信号を受け、第１パルス出力部１３ｃを制御する。第１パルス出力部１３ｃは、主制御部１３ｅからバッファコンデンサ１４ａの充電が完了した旨の信号を受けた後、第１所定時間だけ主開閉部１１を導通させるよう、第１パルスを出力する。電圧検出部１８から第１パルス出力部１３ｃに充電完了信号を直接出力するように構成されていてもよい。すなわち、第１パルスは、電圧検出部１８から充電完了信号を受けて立ち上がり、第１所定時間の経過後立ち下がる。第１パルス出力部１３ｃから発せられた信号は、ローパスフィルタ１３ｂを経由してフォトカプラ１３ｆの入力側回路に入力される。フォトカプラ１３ｆの出力側回路から出力された信号は、バッファ回路１３ｇを経由して主スイッチ素子１１ａのゲート電極に入力される。
【００２７】
第２パルス出力部１３ｄは、主開閉部１１が非導通（開状態）になったことを検出してから、第２所定時間だけ補助開閉部１７を導通させるように、所定時間の第２パルス信号を出力する。すなわち、第２パルスは、主開閉部１１が非導通（開状態）になったときに立ち上がり、第２所定時間の経過後立ち下がる。
【００２８】
負荷３への電力供給が行われていない負荷制御装置１Ａのオフ状態、すなわち主開閉部１１が非導通状態においても、電源２から整流部１２を介して第２電源部１５に電流が流れるため、負荷３にも微小電流が流れているが、その電流は負荷３を誤動作させない程度に低く抑えられており、第２電源部１５のインピーダンスが高い値に維持されている。
【００２９】
負荷３へ電力供給が行われているとき、第３電源部１６のインピーダンスを低くし、負荷制御装置１Ａの内部の回路側に電流を流し、バッファコンデンサ１４ａを充電する。上記のように、第３電源部１６には、電圧検出部（充電監視部）１８が設けられており、第３電源部１６に入力される電圧すなわちバッファコンデンサ１４ａの充電電圧を検出する。バッファコンデンサ１４ａへの充電が完了すると、第３電源部１６を一旦オフとし、主開閉部１１の動作と同期して再び第３電源部１６のインピーダンスを低くしてオンとする。
【００３０】
電圧検出部１８は、例えばツェナーダイオードとトランジスタ等によって構成されている。第３電源部１６に入力される電圧がツェナーダイオードのツェナー電圧を超えると、トランジスタが導通して制御部１３にその旨の検出信号が入力される。通常動作時において、制御部１３は、電圧検出部１８からの検出信号を受信すると、主開閉部１１を第１所定時間導通させる（閉状態にさせる）。図１では、電圧検出部１８からの検出信号に応じて、直接的に第１パルス信号を出力するように、専用のＩＣなどを用いてハードウェア的に構成された第１パルス出力部１３ｃを制御部１３の一部として設けた構成例を示している。あるいは、図示した構成に限定されず、電圧検出部１８からの出力を、ＣＰＵなどで構成された主制御部１３ｅに入力し、ソフトウェア的に第１パルス信号を出力するように構成してもよい。主開閉部１１を導通させる第１所定時間としては、商用周波数電源の１／２周期よりも少し短い時間にする設定することが好ましい。
【００３１】
次に、上記第１所定時間経過後、主開閉部１１が非導通（開状態）になる動作を開始する際、制御部１３は、補助開閉部１７を第２所定時間（例えば、数百μ秒）だけ導通させる（閉状態にさせる）。この動作は、補助開閉部１７が主開閉部１１よりも少し遅れて非導通（開状態）になればよい。または、上記主制御部１３ｅから、主開閉部１１に対して出力する第１パルス信号よりも第２所定時間分だけ長いパルス信号を補助開閉部１７に対して出力するようにしてもよい。あるいは、ダイオードやコンデンサを用いて遅延回路を構成してもよい。
【００３２】
これらの動作により、バッファコンデンサ１４ａの充電完了後、商用の交流電源の１／２周期のうち、ほとんどの時間を主開閉部１１から負荷３に電力を供給した後、通電電流が少なくなってから、補助開閉部１７から負荷３に電力を供給することになる。このとき、電流値が零となる時点（ゼロクロス点）の前に主開閉部１１が非導通とされるように第１所定時間が設定されているので、ゼロクロス点を越えて主開閉部１１が導通状態とされることはない。なお、補助開閉部１７は、サイリスタ構造の補助スイッチ素子１７ａを有しているので、電流値が零となる時点（ゼロクロス点）で非導通（開状態）となる。補助開閉部１７が非導通（開状態）になると、再び第３電源部１６に電流が流れ込むため、上記の動作を商用電源の１／２周期毎に繰り返す。
【００３３】
本実施形態においては、第１パルス出力部１３ｃとフォトカプラ１３ｆとの間に介挿されたローパスフィルタ１３ｂによって、フォトカプラ１３ｆに入力される第１パルス信号の立ち上がり時間を長くすることができる。ローパスフィルタ１３ｂにて第１パルス信号の立ち上がり時間が長くなることに伴い、フォトカプラの出力信号の過渡応答時間も長くなる。これにより、主開閉部１１の主スイッチ素子１１ａのターンオン時間も遅く設定することができ、主開閉部１１のターンオン時間に係る負荷電流の単位時間当たりの変化量も低減できる。ここで負荷電流とは外部接続端子４から負荷制御装置１Ａに流入し、外部接続端子５から流出し、負荷３に流れる電流のことである。なお、電源２は交流電源であるので、周波数で決まる周期の半分相当の時間経過後、極性が変わると、負荷電流は、外部接続端子５から負荷制御装置１Ａに流入し、外部接続端子４から流出することになる。
【００３４】
一般に、主開閉部１１のターンオン時には、負荷電流の単位時間当たりの変化率の不連続点が発生し、これが原因となって、電源線（すなわち交流電源２、負荷３、外部接続端子４，５、及び主開閉部１１によって構成される回路）に重畳する伝導性ノイズが発生する。本実施形態にあっては、主開閉部１１の主スイッチ素子１１ａがトランジスタ構造であることから、導通インピーダンスを連続的に変化させることが可能となり、負荷電流の単位時間当たりの変化率（ｄｉ／ｄｔ）を低減でき、上述したスイッチングノイズを抑制できる。
【００３５】
図３は、フォトカプラ１３ｆの入力側回路の発光ダイオードに流れる順電流とスイッチング時間との関係を示している。図３に示すように、フォトカプラ１３ｆ及びバッファ回路１３ｇを経由した信号のターンオン時間（主開閉部１１の主スイッチ素子１１ａの制御信号がオフ状態からオン状態に切り替わるのに要する時間）は順電流に対する依存性が高く、順電流が減少するとターンオン時間は大幅に長くなる。一方、フォトカプラ１３ｆ及びバッファ回路１３ｇを経由した信号のターンオフ時間（主開閉部１１の主スイッチ素子１１ａの制御信号がオン状態からオフ状態に切り替わるのに要する時間）は順電流に対する依存性が低く、順電流が減少してもターンオフ時間の短縮は僅かに留まる。従って、フォトカプラ１３ｆのスイッチング動作にて開閉制御される主開閉部１１の主スイッチ素子１１ａもターンオン時のスイッチング時間だけを遅く設定することができる。これにより、負荷電流は滑らかに上昇し、ターンオン時に発生するスイッチングノイズは低減されて、負荷制御装置１Ａの主開閉部１１のスイッチング動作に起因して外部接続端子４，５から外部に漏洩する雑音端子電圧を抑制することが可能となる。また、主スイッチ素子１１ａのターンオフ時のスイッチング時間は大きく変化しないから、負荷電流の次のゼロクロス点が到来する前に主開閉部１１が開状態（非導通状態）になり、補助開閉部１７が閉状態（導通状態）になる。その後、負荷電流のゼロクロス点に到達すると、補助開閉部１７の補助スイッチ素子１７ａがサイリスタ構造であるから、サイリスタの消弧作用により補助開閉部１７が開状態（非導通状態）になる。さらにゼロクロス点を超えて次の半周期に入ると、再び第３電源部１６に電流が流れ込む動作が始まる。このように半周期毎の繰り返し動作を損なうことがない。
【００３６】
図４及び図５は、負荷制御装置１Ａの変形例を示している。図４に示す負荷制御装置１Ｂは、２つのフォトカプラ１３ｆの入力側回路が直列に接続されている例、図５に示す負荷制御装置１Ｃは、２つのフォトカプラ１３ｆの入力側回路が並列に接続されている例でうる。負荷制御装置１Ｂ及び負荷制御装置１Ｃは、共に単一のローパスフィルタ１３ｂから２系統のフォトカプラ１３ｆに同一の信号が出力される。２系統のフォトカプラ１３ｆの出力側回路及びバッファ回路１３ｇなどの構成は、負荷制御装置１Ａと同様である。負荷制御装置１Ｂ及び負荷制御装置１Ｃによれば、単一のローパスフィルタ１３ｂから２系統のフォトカプラ１３ｆに同一の信号が入力されるので、主スイッチ素子１１ａの２系統のゲートの駆動タイミングが同時となるように設定することができる。
【００３７】
（第２実施形態）
本発明の第２実施形態に係る負荷制御装置について説明する。図６は負荷制御装置１Ｄの構成を示している。負荷制御装置１Ｄは、負荷制御装置１Ｂにおいて、光絶縁素子としてフォトカプラ１３ｆに変えてＭＯＳＦＥＴ出力型の光ＭＯＳリレー１３ａが適用され、これに伴い２つのバッファ回路１３ｇが省略されている点で、第１実施形態とは異なっている。光ＭＯＳリレー１３ａは、入力側回路に発光ダイオードを出力側回路にＭＯＳＦＥＴを適用した光絶縁素子である。
【００３８】
光ＭＯＳリレー１３ａは、入力側回路の発光ダイオードに流れる順電流とスイッチング時間との関係において、図３に示したフォトカプラ１３ｆ及びバッファ回路１３ｇを経由した信号と同様な傾向を有している。すなわち、光ＭＯＳリレー１３ａのターンオン時間は順電流に対する依存性が高く、順電流が減少するとターンオン時間は大幅に長くなる。一方、光ＭＯＳリレー１３ａのターンオフ時間は順電流に対する依存性が低く、順電流が減少してもターンオフ時間の短縮は僅かに留まる。従って、光ＭＯＳリレー１３ａのスイッチング動作にて開閉制御される主開閉部１１の主スイッチ素子１１ａもターンオン時のスイッチング時間だけを遅く設定することができる。これにより、負荷制御装置１Ａの主開閉部１１のスイッチング動作に起因する雑音端子電圧を抑制することが可能である。また、主スイッチ素子１１ａのターンオフ時のスイッチング時間は大きく変化しないから、負荷電流の次のゼロクロス点が到来する前に主開閉部１１が開状態（非導通状態）になり、補助開閉部１７が閉状態（導通状態）になる。その後、負荷電流のゼロクロス点に到達すると、補助開閉部１７の補助スイッチ素子１７ａがサイリスタ構造であるから、サイリスタの消弧作用により補助開閉部１７が開状態（非導通状態）になる。さらにゼロクロス点を超えて次の半周期に入ると、再び第３電源部１６に電流が流れ込む動作が始まる。このように半周期毎の繰り返し動作を損なうことがない。また、光ＭＯＳリレーと主開閉部１１の主スイッチ素子１１ａのゲート電極とを図３に示したバッファ回路１３ｇを介することなく直接的に接続できるようになり、回路構成を簡素化して部品点数を減らすことが可能となる。
【００３９】
（横型トランジスタ素子）
以下、上記第１実施形態及び第２実施形態において、主スイッチ素子１１ａとして適用される双方向制御可能な横型トランジスタ素子について説明する。図７は、双方向制御可能な横型トランジスタ素子の概略構成を示す。このような横型トランジスタ素子は、ＨＦＥＴ(Heterostructure Field-Effect Transistor)と称され、チャネル層としてＡｌＧａＮ／ＧａＮへテロ界面に生じる２次元電子ガス層を利用し、基板の表面には交流電源２及び負荷３に対してそれぞれ直列に接続された第１電極６及び第２電極７とを備える。また、第１電極６と第２電極７に対して、通電オフ時に高耐電圧が維持できるように、第１ゲート電極２１と第２ゲート電極２２が形成されている。
【００４０】
双方向トランジスタ構造の主スイッチ素子１１ａはシリコン（Ｓｉ）からなる基板２３の上に窒化アルミニウム（ＡｌＮ）と窒化ガリウム（ＧａＮ）とが交互に積層されてなるバッファ層２４が形成され、その上に半導体層積層体２５が形成されている。半導体層積層体２５は、第１の半導体層と、この第１の半導体層と比べてバンドギャップが大きい第２の半導体層とが基板側から順次積層されている。第１の半導体層は、アンドープの窒化ガリウム（ＧａＮ）層２６であり、第２の半導体層は、窒化アルミニウムガリウム（ＡｌＧａＮ）層２７である。ＧａＮ層とＡｌＧａＮ層とのヘテロ界面近傍には、自発分極及びピエゾ分極による電荷が生じる。これにより電子移動度の高い２次元電子ガス（２ＤＥＧ）層であるチャネル領域が形成されている。
【００４１】
半導体層積層体２５の上には、お互いに距離をおいて第１のオーミック電極２８と第２のオーミック電極２９とが形成されている。第１のオーミック電極２８及び第２のオーミック電極２９はチャネル領域とオーミック接合を形成している。図７においては、コンタクト抵抗を低減するために、ＡｌＧａＮ層の一部を除去すると共にＧａＮ層を掘り下げて第１のオーミック電極２８及び第２のオーミック電極２９がＡｌＧａＮ層２７とＧａＮ層２６の界面に接するように形成した形態が示されている。なお、第１のオーミック電極２８及び第２のオーミック電極２９は、ＡｌＧａＮ層２７の上に形成されていてもよい。
【００４２】
ＡｌＧａＮ層２７の上における第１のオーミック電極２８と第２のオーミック電極２９との間の領域には、第１のｐ型半導体層３０及び第２のｐ型半導体層３１が互いに間隔をおいて形成されている。第１のｐ型半導体層３０の上には第１のゲート電極２１が形成され、第２のｐ型半導体層３１の上には第２のゲート電極２２が形成されている。第１のゲート電極２１及び第２のゲート電極２２はそれぞれパラジウム（Ｐｄ）と金（Ａｕ）とが積層されており、第１のｐ型半導体層３０及び第２のｐ型半導体層３１とオーミック接触している。さらに、ＡｌＧａＮ層２７及びｐ型の半導体層３０及び第２のｐ型半導体層３１を覆うように窒化シリコン（ＳｉＮ）からなる保護膜３２が形成されている。この保護膜３２を形成することにより、いわゆる電流コラプスの原因となる欠陥を補償し、電流コラプスを改善することが可能となる。第１のｐ型半導体層３０及び第２のｐ型半導体層３１と、ＡｌＧａＮ層２７とによりＰＮ接合がそれぞれ形成される。これにより、第１のオーミック電極２８と第１のゲート電極２１との間の電圧が例えば０Ｖでは、第１のｐ型ＧａＮ層３０からチャネル領域中に空乏層が広がるため、チャネルに流れる電流を遮断することができる。同様に、第２のオーミック電極２９と第２のゲート電極２２との間の電圧が例えば０Ｖ以下のときには、第２のｐ型ＧａＮ層３１からチャネル領域中に空乏層が広がるため、チャネルに流れる電流を遮断することができ、いわゆるノーマリーオフ動作をする半導体を実現している。
【００４３】
以下、第１のオーミック電極２８の電位をＶ１，第１のゲート電極２１の電位をＶ２，第２のゲート電極２２の電位をＶ３，第２のオーミック電極２９の電位をＶ４とする。この場合において、Ｖ２がＶ１より１．５Ｖ以上高ければ、第１のｐ型半導体層３０からチャネル領域中に広がる空乏層が縮小するため、チャネル領域に電流を流すことができる。同様にＶ３がＶ４よりも１．５Ｖ以上高ければ、第２のｐ型半導体層３１からチャネル領域中に広がる空乏層が縮小し、チャネル領域に電流を流すことができる。第１のゲート電極２１の下側においてチャネル領域中に広がる空乏層が縮小し、チャネル領域に電流を流すことができるようになる第１のゲート電極２１のしきい値電圧を第１のしきい値電圧とし、第２のゲート電極２２の下側においてチャネル領域中に広がる空乏層が縮小し、チャネル領域に電流を流すことができるようになる第２のゲート電極２２のしきい値電圧を第２のしきい値電圧とする。つまり、第１のしきい値電圧及び第２のしきい値電圧は、ともに１．５Ｖである。また、第１のｐ型半導体層３０と第２のｐ型半導体層３１との距離は、第１のオーミック電極２８及び第２のオーミック電極２９に印加される最大の電圧に耐えられるように設定されている。第１のオーミック電極２８と第１のゲート電極２１との間にゲート駆動信号（すなわち、第１ゲート端子への制御信号）を入力するようになっている。第２のオーミック電極２９と第２のゲート電極２２との間も同様にゲート駆動信号（すなわち、第２ゲート端子への制御信号）を入力するようになっている。なお、第１電極６は第１のオーミック電極２８に接続され、第２電極７は第２のオーミック電極２９に接続され、第１ゲート端子３３は第１のゲート電極２１に接続され、第２ゲート端子３４は第２のゲート電極２２に接続されている。（参考文献 T.Morita, et.al, IEEE International Electron Devices Meeting, pp. 865-868, December 2007）
【００４４】
主開閉部１１が非導通のとき、ゲート電極には制御部１３からＬｏｗレベルの信号が印加されるが、主開閉部１１の最低電位よりは整流部１２のダイオード１個分だけ高い電位となる。ここで、主開閉部１１の導通（閉状態）／非導通（開状態）を切り換えるしきい値が上記ダイオード１個分の電位よりも充分に高ければ、確実に非導通(開状態)を維持することができる。一方、主開閉部１１の導通状態（閉状態）の場合は上述の動作を行う。そのため、数Ｖの制御信号で駆動される制御部にあって、高電圧の交流電源を直接制御することができる。また、このように電子移動度の高いＨＦＥＴを用いることにより、２線式負荷制御装置の小型高容量化が実現できる。
【００４５】
なお、本発明は上記実施形態の構成に限られることなく、少なくとも主開閉部１１の主スイッチ素子１１ａは、双方向制御可能なトランジスタ素子で構成され、主開閉部１１のゲート電極に制御信号を出力するフォトカプラ１３ｆ又は光ＭＯＳリレー１３ａなどの光絶縁素子と、光絶縁素子に入力される信号を制御するローパスフィルタ１３ｂを備えていればよい。また、本発明は種々の変形が可能であり、例えば、主開閉部１１を構成する主スイッチ素子１１ａは、双方向制御可能なスイッチ素子であればよく、複数個の単ゲートのトランジスタ素子で構成されているものであってもよい。複数個の単ゲートのトランジスタ素子で構成される場合は、縦型構造のトランジスタ素子であってもよいし横型構造のトランジスタ素子であってもよい。また、補助開閉部１７を構成する補助スイッチ素子１７ａは、トライアックであってもよい。
【００４６】
また、ローパスフィルタ１３ｂは、その構成要素としてのコンデンサの容量を勘案すると第１パルス出力部１３ｃとフォトカプラ１３ｆ又は光ＭＯＳリレー１３ａとの間に介挿されている形態が望ましいが、フォトカプラ１３ｆ又は光ＭＯＳリレー１３ａと主開閉部１１との間に介挿されていてもよい。すなわち、ローパスフィルタ１３ｂは、第１パルス信号の立ち上がり時間を長くするように、第１パルス出力部１３ｃから主開閉部１１に至る経路に設けられていればよい。
【符号の説明】
【００４７】
１Ａ 負荷制御装置
２ 交流電源
３ 負荷
１１ 主開閉部
１１ａ 主スイッチ素子
１２ 整流部
１３ 制御部
１３ａ 光ＭＯＳリレー（光絶縁素子）
１３ｂ ローパスフィルタ
１３ｃ 第１パルス出力部
１３ｄ 第２パルス出力部
１３ｅ 主制御部
１３ｆ フォトカプラ（光絶縁素子）
１３ｇ バッファ回路
１４ 第１電源部
１５ 第２電源部
１６ 第３電源部
１７ 補助開閉部
１７ａ 補助スイッチ素子
【特許請求の範囲】
【請求項１】
外部に接続された負荷への電流供給回路を制御する負荷制御装置であり、
トランジスタ構造のスイッチ素子を有し、負荷に対して電源の供給を制御する主開閉部と、
前記主開閉部における両端電圧を整流する整流部と、
サイリスタ構造のスイッチ素子を有し、前記主開閉部が非導通のときに負荷に対して電源の供給を制御する補助開閉部と、
前記主開閉部及び前記補助開閉部の開閉を制御する制御部と、
前記主開閉部の両端から前記整流部を介して電力供給され、前記制御部に安定した電圧を供給する第１電源部と、
前記主開閉部の両端から整流部を介して電力供給され、負荷への電力供給を停止しているときに、前記第１電源部への電源を供給する第２電源部と、
前記主開閉部又は前記補助開閉部が閉状態で、負荷への電力供給を行っているときに、前記第１電源部への電源を供給する第３電源部を備えた負荷制御装置において、
前記主開閉部のスイッチ素子は双方向制御可能なトランジスタ素子で構成され、
前記制御部は、前記主開閉部の制御電極に制御信号を出力する光絶縁素子と、前記光絶縁素子に入力される信号を制御するローパスフィルタとを有し、
前記ローパスフィルタを通って入力される信号に応じて前記光絶縁素子の出力側を導通又は遮断動作させることにより、前記主開閉部の制御電極に出力する制御信号をオン又はオフに制御することを特徴とする負荷制御装置。
【請求項２】
前記トランジスタ素子は、横型のトランジスタ構造で構成され、前記交流電源及び負荷に対してそれぞれ直列に接続される第１電極及び第２電極と、前記第１電極及び第２電極の間に配置される制御電極を有し、
前記光絶縁素子から前記制御電極に制御信号が出力されることを特徴とする請求項１に記載の負荷制御装置。
【請求項３】
前記制御電極及び光絶縁素子は２系統設けられ、
単一のローパスフィルタから前記２系統の光絶縁素子に同一の信号が入力されることを特徴とする請求項２に記載の負荷制御装置。
【請求項４】
前記光絶縁素子は、トランジスタ出力型の素子によって構成されていることを特徴とする請求項１乃至請求項３のいずれか一項に記載の負荷制御装置。
【請求項５】
前記光絶縁素子は、ＭＯＳＦＥＴ出力型の素子によって構成されていることを特徴とする請求項１乃至請求項３のいずれか一項に記載の負荷制御装置。
【請求項１】
外部に接続された負荷への電流供給回路を制御する負荷制御装置であり、
トランジスタ構造のスイッチ素子を有し、負荷に対して電源の供給を制御する主開閉部と、
前記主開閉部における両端電圧を整流する整流部と、
サイリスタ構造のスイッチ素子を有し、前記主開閉部が非導通のときに負荷に対して電源の供給を制御する補助開閉部と、
前記主開閉部及び前記補助開閉部の開閉を制御する制御部と、
前記主開閉部の両端から前記整流部を介して電力供給され、前記制御部に安定した電圧を供給する第１電源部と、
前記主開閉部の両端から整流部を介して電力供給され、負荷への電力供給を停止しているときに、前記第１電源部への電源を供給する第２電源部と、
前記主開閉部又は前記補助開閉部が閉状態で、負荷への電力供給を行っているときに、前記第１電源部への電源を供給する第３電源部を備えた負荷制御装置において、
前記主開閉部のスイッチ素子は双方向制御可能なトランジスタ素子で構成され、
前記制御部は、前記主開閉部の制御電極に制御信号を出力する光絶縁素子と、前記光絶縁素子に入力される信号を制御するローパスフィルタとを有し、
前記ローパスフィルタを通って入力される信号に応じて前記光絶縁素子の出力側を導通又は遮断動作させることにより、前記主開閉部の制御電極に出力する制御信号をオン又はオフに制御することを特徴とする負荷制御装置。
【請求項２】
前記トランジスタ素子は、横型のトランジスタ構造で構成され、前記交流電源及び負荷に対してそれぞれ直列に接続される第１電極及び第２電極と、前記第１電極及び第２電極の間に配置される制御電極を有し、
前記光絶縁素子から前記制御電極に制御信号が出力されることを特徴とする請求項１に記載の負荷制御装置。
【請求項３】
前記制御電極及び光絶縁素子は２系統設けられ、
単一のローパスフィルタから前記２系統の光絶縁素子に同一の信号が入力されることを特徴とする請求項２に記載の負荷制御装置。
【請求項４】
前記光絶縁素子は、トランジスタ出力型の素子によって構成されていることを特徴とする請求項１乃至請求項３のいずれか一項に記載の負荷制御装置。
【請求項５】
前記光絶縁素子は、ＭＯＳＦＥＴ出力型の素子によって構成されていることを特徴とする請求項１乃至請求項３のいずれか一項に記載の負荷制御装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１１−１７０４６８（Ｐ２０１１−１７０４６８Ａ）
【公開日】平成２３年９月１日（２０１１．９．１）
【国際特許分類】
【出願番号】特願２０１０−３１８４６（Ｐ２０１０−３１８４６）
【出願日】平成２２年２月１６日（２０１０．２．１６）
【出願人】（０００００５８３２）パナソニック電工株式会社 (17,916)
【Ｆターム（参考）】
【公開日】平成２３年９月１日（２０１１．９．１）
【国際特許分類】
【出願日】平成２２年２月１６日（２０１０．２．１６）
【出願人】（０００００５８３２）パナソニック電工株式会社 (17,916)
【Ｆターム（参考）】
[ Back to top ]