配線基板およびその製造方法、並びに電子機器
【課題】転写対象となる駆動回路素子に作用する圧力を均一にすることができ、信頼性のある配線基板を製造することができる配線基板の製造方法、並びに当該配線基板を備えた電子機器を提供する。
【解決手段】本実施形態に係る配線基板は、基板に形成され、複数の画素を備える画素領域１０１と、基板上において画素領域１０１の周囲の一部に配置され、各画素を駆動する駆動回路素子１５と、基板上における画素領域１０１の周囲であって、駆動回路素子１５が配置された領域以外の領域の一部に配置されたダミー素子１５Ｄとを有する。
【解決手段】本実施形態に係る配線基板は、基板に形成され、複数の画素を備える画素領域１０１と、基板上において画素領域１０１の周囲の一部に配置され、各画素を駆動する駆動回路素子１５と、基板上における画素領域１０１の周囲であって、駆動回路素子１５が配置された領域以外の領域の一部に配置されたダミー素子１５Ｄとを有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線基板の製造方法および電子機器に関し、特に、画素領域の周囲の駆動領域に駆動回路素子を備える配線基板の製造方法、および当該配線基板を備えた電子機器に関する。
【背景技術】
【０００２】
近年、自由に折り曲げられる電子機器が注目されている。例えば、フレキシブルディスプレイは、持ち運びの軽さ、衝撃の吸収性、手になじむ柔軟性などユビキタス社会の一役を担う電子機器となりうる。
【０００３】
フレキシブルディスプレイの製造方法として、他の基板（転写元基板）に予め薄膜トランジスタ（ＴＦＴ）等を用いて回路素子を複数形成しておき、可撓性基板と転写元基板を対向配置し、基板間に圧力をかけることにより、複数の当該回路素子を可撓性基板上に一度に転写する方法が知られている（例えば、特許文献１参照）。
【０００４】
回路素子は、例えば、フェースダウン（基板側に端子を向けること）で異方性導電接着剤を介して可撓性基板上に固定される。異方性導電接着剤は、接着剤（バインダ）中に導電性粒子が分散されており、回路素子に圧力をかけて、バインダを押し広げ、回路素子と可撓性基板の電極間に導電性粒子を少なくとも１個以上挟みこむことで、回路素子の電気的導通および機械的接合が得られる。したがって、複数の回路素子を一度に転写する場合には、全ての回路素子に対して均一に所望の圧力をかける必要がある。
【特許文献１】特開２００３−２９７９７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、例えば画素領域の周囲の駆動領域に配置される駆動回路素子を一度に転写する場合、駆動領域に駆動回路素子が偏って配置されていると、駆動回路素子間において圧力が不均一となる。この結果、圧力が不足している箇所の駆動回路素子において、電気的導通が得られないという問題があった。
【０００６】
異方性導電接着剤を用いない場合、例えば、駆動回路素子の端子と基板上の配線を直接接続するような場合や、接着剤を介してフェースアップで駆動回路素子を基板上に固定する場合であっても、駆動回路素子の電気的導通あるいは機械的接合を得るため均一に圧力をかけることは重要である。
【０００７】
本発明の目的は、転写対象となる駆動回路素子に作用する圧力を均一にすることができ、信頼性のある配線基板を製造することができる配線基板の製造方法、並びに当該配線基板を備えた電子機器を提供することにある。
【課題を解決するための手段】
【０００８】
本発明に係る配線基板は、基板上に、複数の画素を備える画素領域と、前記画素領域に隣接する駆動領域と、を有し、前記駆動領域に配置され、前記複数の画素を駆動する駆動回路素子と、前記駆動領域であって、前記駆動回路素子が配置された領域以外の領域の一部に配置されたダミー素子と、を有する。
【０００９】
これによれば、画素領域の周囲の駆動領域の一部であって、駆動回路素子が配置された領域以外の領域にダミー素子が配置されていることから、駆動領域に偏って駆動回路素子が配置されていた場合においても、駆動領域に均一に素子（駆動回路素子およびダミー素子）を配置することができる。この結果、基板にこれらの素子を転写する際に、全ての駆動回路素子に均一な圧力をかけることができる。なお、ダミー素子とは、画素の駆動に寄与しない素子であり、回路を内蔵していてもしていなくてもよい。
【００１０】
前記駆動回路素子は、前記駆動回路素子の端子を前記基板に向けて配置されており、前記基板上の配線と前記端子とが電気的に接続されている。これにより、駆動回路素子の端子と、基板上の配線との電気的接続が得られる。
【００１１】
前記駆動回路素子と前記基板との間に、前記端子と前記配線とを電気的に接続し、かつ、前記駆動回路素子と前記基板とを接着する導電接着剤が形成されている。これにより、駆動回路素子の電気的接続および機械的接合が得られる。
【００１２】
また、本発明に係る配線基板は、複数の第１配線と、複数の第２配線と、前記複数の第１配線と前記複数の第２配線との交差に対応して形成される複数の画素と、前記複数の第１配線の一端側に配置された複数の第１駆動回路素子と、前記複数の第１配線の他端側に配置された複数の第１ダミー素子と、前記複数の第２配線の一端側に配置された複数の第２駆動回路素子と、前記複数の第２配線の他端側に配置された複数の第２ダミー素子と、を有するものでもよい。
【００１３】
また、本発明に係る配線基板は、複数の第１配線と、複数の第２配線と、前記複数の第１配線と前記複数の第２配線との交差に対応して形成される複数の画素と、前記複数の第１配線の一端側に配置された複数の第１駆動回路素子と、前記複数の第１配線の他端側に配置された複数の第２駆動回路素子と、前記複数の第１駆動回路素子の間にそれぞれ配置された複数の第１ダミー素子と、前記複数の第２駆動回路素子の間にそれぞれ配置された複数の第２ダミー素子と、を有するものでもよい。
【００１４】
上記の配線基板において、前記複数の第２配線の一端側に配置された複数の第３駆動回路素子と、前記複数の第２配線の他端側に配置された複数の第４駆動回路素子と、前記複数の第３駆動回路素子の間にそれぞれ配置された複数の第３ダミー素子と、前記複数の第４駆動回路素子の間にそれぞれ配置された複数の第４ダミー素子と、をさらに有することが好ましい。
【００１５】
上記の配線基板において、前記複数の駆動回路素子が前記複数のダミー素子を介して繋がって形成されていることが好ましい。これにより、当該駆動回路素子およびダミー素子を転写する際の効率が向上する。
【００１６】
本発明に係る配線基板の製造方法は、画素領域を有する第１基板と、前記画素領域に対応する領域を取り囲むように駆動回路素子およびダミー素子が複数形成された第２基板とを、前記駆動回路素子および前記ダミー素子を介在させた状態で対向配置させる工程と、前記第１基板および前記第２基板間に圧力をかけて、前記第１基板の前記画素領域の周囲に前記駆動回路素子および前記ダミー素子を転写する工程と、を有する。
【００１７】
これによれば、第２基板側に駆動回路素子およびダミー素子を形成することにより、第１基板および第２基板間に圧力をかけた状態において、画素領域を取り囲むように駆動回路素子およびダミー素子が介在することから、画素領域を中心とした素子（駆動回路素子およびダミー素子）の偏りを解消することができ、駆動回路素子に均一に圧力をかけることができる。
【００１８】
上記配線基板の製造方法において、前記画素領域に対応する領域を取り囲むように複数の前記駆動回路素子および前記ダミー素子が繋がって形成されている前記第２基板を対向配置させることが好ましい。転写すべき駆動回路素子およびダミー素子が繋がっていることにより、アライメント等を簡略化でき、効率的な転写が可能となる。
【００１９】
本発明に係る配線基板の製造方法は、第１基板の画素領域の周囲の一部にダミー素子を形成する工程と、前記第１基板と、前記画素領域に対応する領域の周囲の一部であって前記ダミー素子と重ならない領域に前記駆動回路素子が複数形成された第２基板とを、前記ダミー素子および前記駆動回路素子を介在させた状態で対向配置させる工程と、前記第１基板および前記第２基板間に圧力をかけて、前記第１基板に前記駆動回路素子を転写する工程と、を有する。
【００２０】
これによれば、第１基板側にダミー素子を形成しておくことにより、第１基板および第２基板間に圧力をかけた状態において、画素領域を取り囲むように駆動回路素子およびダミー素子が介在することから、画素領域を中心とした素子（駆動回路素子およびダミー素子）の偏りを解消することができ、駆動回路素子に均一に圧力をかけることができる。
【００２１】
本発明に係る電子機器は、上述した配線基板を備える。これにより、信頼性のある配線基板が得られる。
【発明を実施するための最良の形態】
【００２２】
以下に、本発明の実施の形態について、図面を参照して説明する。
図１は、本実施形態に係る配線基板の要部平面図である。
図１に示すように、配線基板１０は、アクティブマトリクス回路が形成された画素領域１０１と、画素領域１０１の周囲の駆動領域に配置され、各画素１を駆動する駆動回路素子１５Ｘ，１５Ｙ（以下「駆動回路素子１５」と総称する。）と、画素領域１０１の周囲の駆動領域であって、駆動回路素子１５が配置された領域以外の領域に配置されたダミー素子１５Ｄとを有する。
【００２３】
画素領域１０１は、平面形状が四角形となっている。本願明細書において、画素領域とは、アクティブマトリクス回路等が形成されるべき領域をいう。したがって、画素領域１０１とは、アクティブマトリクス回路等が形成される前であって、後にアクティブマトリクス回路等が形成されることとなる領域をも意味する。各画素１には、後述するように、例えばスイッチング素子としての薄膜トランジスタ（ＴＦＴ）と、画素電極等が形成されている。画素領域１０１における薄膜トランジスタは、例えば、活性層として有機半導体層が用いられる。
【００２４】
駆動回路素子１５は、薄膜トランジスタのゲートのオン、オフを制御する垂直駆動回路素子１５Ｘと、薄膜トランジスタのソースにデータを供給する水平駆動回路素子１５Ｙとに大別される。駆動回路素子１５は、薄膜トランジスタ、例えば活性層としてポリシリコンを用いたポリシリコンＴＦＴにより形成される。駆動回路素子１５は、画素領域１０１の周囲の一部に配置されている。本実施形態では、画素領域１０１の一辺にのみ垂直駆動回路素子１５Ｘが配置され、画素領域１０１の他の一辺にのみ水平駆動回路素子１５Ｙが配置されている。駆動回路素子１５は、配線１３を介して各画素１に電気的に接続されている。また、駆動回路素子１５は、バスライン１３ａを介して不図示の他の素子に接続されている。
【００２５】
なお、各画素１は、複数の第１配線と複数の第２配線との交点に応じて形成されている。第１配線とは、例えば薄膜トランジスタのゲートに電圧を供給するゲート線であり、第２配線とは、例えば薄膜トランジスタのソースにデータを供給するデータ線である。走査線は垂直駆動回路素子１５Ｘに、データ線は水平駆動回路素子１５Ｙに、それぞれ駆動されている。
【００２６】
ダミー素子１５Ｄは、画素領域１０１の周囲の駆動領域であって駆動回路素子１５が配置されていない領域の一部、本例では、駆動回路素子１５の２辺に沿って配置されている。画素領域１０１の周囲の駆動領域に駆動回路素子１５およびダミー素子１５Ｄを均一に、例えば占有面積のバランスよく配置することが好ましい。ダミー素子１５Ｄは、機械的特性、例えば、厚み、形状、弾性が駆動回路素子１５と一致または近似していればよい。ダミー素子１５Ｄは、駆動回路素子１５と同じ回路を内臓していてもよく、または、回路を内蔵していなくてもよい。ダミー素子１５Ｄは、画素１の駆動に寄与しないものであるため、駆動回路素子１５と画素１とは電気的に接続されていない。
【００２７】
図２は、配線基板１０の要部断面図である。
図２に示すように、配線基板１０は、可撓性基板１１上に、上述した駆動回路素子１５、ダミー素子１５Ｄ、およびアクティブマトリクス回路１８を有する。以下、各部の詳細について説明する。
【００２８】
可撓性基板１１は、本発明の基板の一例であり、例えば樹脂または金属からなる。樹脂としては、シクロオレフィン樹脂、ポリカーボネイト樹脂、ポリイミド樹脂、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂、ウレタン樹脂、アクリレート樹脂等が挙げられるが、特に限定はない。ただし、本発明の基板は、可撓性を有していなくてもよい。
【００２９】
配線１３は、可撓性基板１１上に形成されており、駆動回路素子１５およびアクティブマトリクス回路１８を電気的に接続している。配線１３は、金属材料、例えば、Ａｕ、Ｔａ、Ｃｕ、Ｔｉ、Ｎｉ、Ａｇなどの単層膜または多層膜により形成されている。
【００３０】
駆動回路素子１５は、その端子１７を可撓性基板１１側に向けて実装されており、異方性導電接着剤１４を介して配線１３に電気的に接続されている。なお、接着機能と導電性を兼ね備えるものであれば、異方性導電接着剤以外の導電接着剤を用いてもよい。駆動回路素子１５は、薄膜トランジスタ１６により所望の回路が形成されている。図２では、１つの薄膜トランジスタ１６のみを図解しているが、駆動回路素子１５は、複数の薄膜トランジスタ１６を内蔵している。
【００３１】
図２では、ダミー素子１５Ｄは、駆動回路素子１５と同様の構造をもつ例を示している。ダミー素子１５Ｄと、可撓性基板１１との間には、異方性導電接着剤１４が形成されている。ダミー素子１５Ｄの領域には、配線１３が形成されておらず、アクティブマトリクス回路１８とダミー素子１５Ｄとは電気的に接続されていない。なお、ダミー素子１５Ｄと駆動回路素子１５の高さをさらに同じにするため、ダミー素子１５Ｄの領域に、アクティブマトリクス回路１８に接続しない配線を配置してもよい。
【００３２】
図３は、駆動回路素子１５と可撓性基板１１の間の領域における拡大断面図である。
図３に示すように、異方性導電接着剤１４は、主に導電性粒子１４ａと接着剤（バインダ）１４ｂから構成されており、前者は対向する電極同士（本例では、端子１７と配線１３）を電気的に導通させるもの、後者は、接続部を機械的に固定するための役割を担う。
【００３３】
導電性粒子１４ａには、電気的導通だけでなく、隣接する電極間に接触しない形状および適度な分散率が要求される。導電性粒子１４ａは、金属核（ニッケル（Ｎｉ）単体や金メッキ処理をおこなったＮｉ）と樹脂核（スチレン、アクリルおよび酸化チタン等）に金メッキ処理したもの、さらには、これら粒子の上に熱や圧力で破壊、溶融する絶縁皮膜を有したもの等様々な種類がある。形状は、球形に近いものが選択され、使用される製品に合わせて、数μｍから数十μｍまでの粒径の材料が用いられている。また、バインダ１４ｂには、合成ゴム、熱可塑性樹脂、熱硬化性樹脂等が用いられる。
【００３４】
接続原理は、ある一定時間、熱と圧力を加えること（熱圧着加工）で、バインダ１４ｂを押し広げ、対向電極間（本例では端子１７と配線１３間）に導電性粒子を少なくとも１個以上挟みこむことで、圧着部における厚み方向に対しては導電性、一方、面方向に対しては絶縁性という電気的異方性が得られる。
【００３５】
以上のように、可撓性基板１１上に駆動回路素子１５が実装されて、配線基板１０が構成されている。なお、図１では、可撓性基板１１上に駆動回路素子１５およびダミー素子１５Ｄのみが実装されている例を示しているが、他の素子が実装されていてもよい。
【００３６】
上記の本実施形態では、異方性導電接着剤１４を介して端子１７と配線１３とを電気的に接続する例について説明したが、はんだバンプなどにより端子１７を形成し、端子１７と配線１３とを直接接続してもよい。また、駆動回路素子１５の端子１７を、可撓性基板１１側に向けて実装されている例を説明したが、可撓性基板１１とは反対側に端子１７を向けて駆動回路素子１５を実装し、可撓性基板１１の配線１３と、駆動回路素子１５の端子１７とを接続する別個の配線を形成してもよい。この場合には、駆動回路素子１５と可撓性基板１１との間には、一般的な熱硬化性または熱可塑性の接着剤が設けられる。
【００３７】
図４〜図９を参照して、本実施形態に係る配線基板の製造方法を説明する。
まず、図４（ａ）に示すように、可撓性基板１１上に配線１３を形成する。配線１３は、例えば可撓性基板１１上に金属膜を成膜し、金属膜をパターニングすることにより形成される。金属膜の材料については、上述した通りである。または、配線１３は、例えば導電性材料を含む溶液を塗布し、塗布膜に対して加熱等の処理を行なった後、塗布膜をパターニングすることにより形成してもよい。さらに、配線１３は、印刷法を用いて形成することもできる。印刷法では、導電性材料を含む溶液の液滴を用いて所望のパターンを描画できるため、パターニングが不要となる。
【００３８】
次に、図４（ｂ）に示すように、可撓性基板１１をこれより硬い支持基板３０に貼り付ける。支持基板３０に可撓性基板１１を貼り付けるのは、駆動回路素子１５（部材）の実装工程におけるアライメントを容易にし、かつ、加圧時にかかる荷重を分散させる等のためである。支持基板３０として、上記作業を行なうのに適した剛性を有する材料、例えばガラス基板を使用する。
【００３９】
次に、図４（ｃ）に示すように、可撓性基板１１上であって、駆動回路素子１５およびダミー素子１５Ｄが配置される領域に、異方性導電接着剤１４を形成する。例えば、異方性導電接着剤１４をスクリーン印刷などで形成する。なお、異方性導電接着剤１４をスクリーン印刷以外、例えばディスペンス技術を用いて形成してもよい。また、異方性導電接着剤１４はペースト状である必要はなく、フィルム状のものを貼り付けてもよい。さらに、駆動回路素子１５の端子１７を可撓性基板１１側に向けない場合には、通常の接着剤を設ければよい。
【００４０】
一方で、別の基板上に、薄膜トランジスタを備える駆動回路素子を形成する。以下に、薄膜トランジスタ（ＴＦＴ）としてポリシリコンＴＦＴの製造プロセスの一例について説明する。
【００４１】
図５（ａ）に示すように、石英やガラス等からなる基板（保持基板）４０上に、ＳｉＨ4を用いたプラズマＣＶＤや、Ｓｉ2Ｈ6を用いたＬＰＣＶＤ法により、アモルファスシリコンからなる剥離層４１を形成する。続いて、剥離層４１上に酸化シリコンからなる下地層４２を形成した後、下地層４２上にアモルファスシリコン層４３ａを形成する。
【００４２】
次に、図５（ｂ）に示すように、アモルファスシリコン層４３ａにレーザを照射することにより、アモルファスシリコンを結晶化させてポリシリコン層４３を形成する。続いて、ポリシリコン層４３をパターニングした後、ポリシリコン層４３上に例えば酸化シリコンからなるゲート絶縁膜４４を形成する。
【００４３】
次に、図５（ｃ）に示すように、ゲート絶縁膜４４上に金属膜を成膜し、当該金属膜をパターニングすることによりゲート電極４５を形成する。続いて、ゲート絶縁膜４４およびゲート電極４５上に、例えば酸化シリコンからなる層間絶縁膜４６を形成する。
【００４４】
次に、図５（ｄ）に示すように、層間絶縁膜４６およびゲート絶縁膜４４にポリシリコン層４３に達する２つのコンタクトホールを形成する。続いて、当該コンタクトホール内を埋め込む金属膜を層間絶縁膜４６上に形成し、当該金属膜をパターニングすることにより、ソース電極４７およびドレイン電極４８を形成する。
【００４５】
以上により、基板４０上に剥離層４１を介してポリシリコンＴＦＴからなる薄膜トランジスタ１６が形成される。図５では、１つの薄膜トランジスタ１６のみを図解したが、実際には、大型の基板４０上に複数の薄膜トランジスタ１６が形成される。続いて、薄膜トランジスタ１６に接続する端子１７を形成し、各素子間の境界に溝を形成することにより、各駆動回路素子１５が形成される。
【００４６】
図６（ａ）に、このようにして駆動回路素子１５が形成された基板４０を示す。基板４０上には、画素領域１０１に対応する、すなわち画素領域１０１と同等の寸法をもつ領域１０１Ａの周囲に、駆動回路素子１５およびダミー素子１５Ｄが図１に示したのと同様の配置で形成されている。ダミー素子１５Ｄは、駆動回路素子１５と同じ構造のものである。なお、図６（ａ）に示す素子の配置は、基板４０上への駆動回路素子１５の形成当初から実現されている必要はなく、後述するように可撓性基板１１へ素子１５を転写して、残った素子により図６（ａ）に示す配置を実現してもよい。
【００４７】
図６（ｂ）に示すように、可撓性基板１１の画素領域１０１と、基板４０の領域１０１Ａが対向するように両者を対向配置し、基板４０に圧力をかけながら、異方性導電接着剤１４にエネルギー（例えば熱）を供給して硬化させる。これにより、異方性導電接着剤１４を介して駆動回路素子１５と配線１３との電気的接続および駆動回路素子１５と可撓性基板１１との機械的接合がなされる。
【００４８】
当該工程において、画素領域１０１の周囲に均一に配置された駆動回路素子１５およびダミー素子１５Ｄが、可撓性基板１１および基板４０に介在している状態となる。この結果、可撓性基板１１および基板４０を平行に保ったまま、駆動回路素子１５およびダミー素子１５Ｄに均一に圧力をかけることができ、全ての駆動回路素子１５について、異方性導電接着剤１４を介した電気的導通が得られる。
【００４９】
次に、図７（ａ）に示すように、駆動回路素子１５およびダミー素子１５Ｄと、基板４０との間の剥離層４１にエネルギーを供給する。例えば、剥離層４１にエキシマレーザを照射する。これにより、剥離層４１がアブレーションし、僅かな力で駆動回路素子１５およびダミー素子１５Ｄが剥がれやすい状態となる。なお、剥離層４１のアブレーションに必要なエネルギーが供給できれば、エキシマレーザ以外のレーザを用いてもよい。
【００５０】
次に、図７（ｂ）に示すように、基板４０を駆動回路素子１５およびダミー素子１５Ｄから剥がすことにより、本実施形態に係る配線基板１０が製造される。
【００５１】
本実施形態では、フレキシブルディスプレイ用の配線基板１０を製造するため、図７（ｃ）に示すように、可撓性基板１１の画素領域１０１上に、さらに有機薄膜トランジスタを用いてアクティブマトリクス回路１８を形成する。アクティブマトリクス回路１８は、複数の有機薄膜トランジスタを備えており、複数の有機薄膜トランジスタにより所望の機能を実現する回路が形成されている。なお、アクティブマトリクス回路１８は、有機薄膜トランジスタ以外の能動素子または受動素子を用いて所望の機能を実現するように構成されていてもよい。
【００５２】
以下に、有機薄膜トランジスタの製造プロセスの一例について説明する。なお、図８では、フレキシブル基板１１の裏面にある支持基板３０を省略している。
【００５３】
図８（ａ）に示すように、可撓性基板１１上に、ソース電極２１ａおよびドレイン電極２２ａを形成する。例えば、ソース電極２１ａおよびドレイン電極２２ａは、配線１３と同時に形成する。あるいは、ソース電極２１ａおよびドレイン電極２２ａは、例えば導電性材料を含む溶液を塗布し、塗布膜に対して加熱等の処理を行なった後、塗布膜をパターニングすることにより形成できる。また、ソース電極２１ａおよびドレイン電極２２ａは、印刷法を用いて形成することもできる。印刷法では、導電性材料を含む溶液の液滴を用いて所望のパターンを描画できるため、パターニングが不要となる。導電性材料としては、Ｐｄ、Ｐｔ、Ａｕ、Ｗ、Ｔａ、Ｍｏ、Ａｌ、Ｃｒ、Ｔｉ、Ｃｕもしくはこれらを含む合金等の金属材料を用いても、インジウムティンオキサイド（ＩＴＯ）等の金属酸化物材料等を用いてもよい。
【００５４】
次に、図８（ｂ）に示すように、ソース電極２１ａおよびドレイン電極２２ａ、並びにその間における可撓性基板１１上に、有機半導体層２３を形成する。有機半導体層２３は、例えば、有機半導体材料またはその前駆体を含む溶液を塗布（供給）した後、必要に応じてこの塗布膜に対して加熱等の処理を施し、パターニングすることにより形成することができる。また、有機半導体層２３は印刷法を用いて形成することもできる。有機半導体材料としては、ペンタセン、ヘキサセン、フタロシアニン等の低分子の有機半導体材料を用いても、ポリチオフェン、ポリ（ｐ−フェニレンビニレン）のような高分子の有機半導体材料（共役系高分子材料）を用いてもよい。
【００５５】
次に、図８（ｃ）に示すように、少なくとも有機半導体層２３を覆うように、ゲート絶縁層２４を形成する。ゲート絶縁層２４は、絶縁材料またはその前駆体を含む溶液を塗布塗布（供給）した後、必要に応じてこの塗膜に対して加熱等の処理を施すことにより形成することができる。また、ゲート絶縁層２４は印刷法を用いて形成することもできる。ゲート絶縁層２４は、ＳｉＯ2等の無機絶縁材料であっても、ポリスチレン、ポリイミド、ポリカーボネート（ＰＣ）、ポリメチルメタクリレート（ＰＭＭＡ）のような有機絶縁材料を用いてもよい。
【００５６】
次に、図８（ｄ）に示すように、ゲート絶縁層２４上に、ゲート電極２５ａを形成する。ゲート電極２５ａは、例えば導電性材料を含む溶液を塗布し、塗布膜に対して加熱等の処理を行なった後、塗布膜をパターニングすることにより形成できる。また、ゲート電極２５ａは、印刷法を用いて形成することもできる。導電性材料としては、Ｐｄ、Ｐｔ、Ａｕ、Ｗ、Ｔａ、Ｍｏ、Ａｌ、Ｃｒ、Ｔｉ、Ｃｕもしくはこれらを含む合金等の金属材料を用いても、インジウムティンオキサイド（ＩＴＯ）等の金属酸化物材料等を用いてもよい。
【００５７】
以上により、可撓性基板１１上に有機薄膜トランジスタ２０が形成される。この有機薄膜トランジスタ２０の形成プロセスにより、アクティブマトリクス回路１８が形成される。
【００５８】
図９（ａ）は、アクティブマトリクス回路１８における１つの画素を示す図である。上述した有機薄膜トランジスタ２０をマトリックス状に形成するプロセスにおいて、さらに、当該有機薄膜トランジスタ２０のドレイン電極２２ａに接続する画素電極２２がマトリックス状に形成され、有機薄膜トランジスタ２０のソース電極２１ａに接続するデータ線２１が垂直方向に形成され、有機薄膜トランジスタ２０のゲート電極２５ａに接続するゲート線２５が水平方向に形成されることにより、アクティブマトリクス回路１８が形成される。例えば、画素電極２２およびデータ線２１は、有機薄膜トランジスタ２０のソース電極２１ａおよびドレイン電極２２ａと同時に形成される。また、ゲート線２５は、ゲート電極２５ａと同時に形成される。
【００５９】
次に、図９（ｂ）に示すように、アクティブマトリクス回路１８の上層に例えばマイクロカプセル２７を分散させたフィルムを形成する。マイクロカプセル２７内には、それぞれ特性の異なる複数種の電気泳動粒子、例えば、電荷および色の異なる２種の電気泳動粒子を含む電気泳動分散液が封入されている。続いて、マイクロカプセルを含むフィルム上に、対向電極２８を形成する。例えば、ＩＴＯ等の透明電極材料からなるシートをラミネートする。なお、対向電極２８を含む対向基板を配線基板に貼り付けてもよい。この場合には、可撓性を有する対向基板を使用する。
【００６０】
以上のようにして、電気泳動表示デバイス用の配線基板が製造される。なお、本発明に係る配線基板は、有機ＥＬ表示デバイス用、液晶デバイス用等にも使用することができ、表示方式に限定はない。また、本実施形態に係る配線基板は、ディスプレイ以外にも適用可能である。
【００６１】
電気泳動表示デバイスでは、ゲート線２５に選択信号（選択電圧）が供給されると、この選択信号が供給されたゲート線２５に接続する有機薄膜トランジスタ２０がオン状態となる。これにより、当該有機薄膜トランジスタ２０に接続されているデータ線２１と画素電極２２とは実質的に導通する。このとき、データ線２１に所望のデータ（電圧）を供給した状態であれば、このデータ（電圧）は画素電極２２に供給される。このとき、画素電極２２と対向電極２８との間に電界が生じ、この電界の方向、強さ等に応じて、マイクロカプセル２７中の電気泳動粒子はいずれかの電極２２または２８に向かって電気泳動する。
【００６２】
一方、この状態から、ゲート線２５への選択信号の供給を停止すると、有機薄膜トランジスタ２０はオフとなり、かかる有機薄膜トランジスタ２０に接続されているデータ線２１と画素電極２２とは非導通状態となる。したがって、ゲート線２５への選択信号の供給および停止、あるいは、データ線２１へのデータの供給および停止を適宜組み合わせて行なうことにより、電気泳動表示装置の表示画素には所望の画像を表示させることができる。
【００６３】
図１０は、本発明の電子機器の例として、フレキシブルディスプレイの概略構成を示す図である。図１０では、非接触に画像情報が配信されるタイプのフレキシブルディスプレイの例を示すが、これに限定されるものではない。
【００６４】
フレキシブルディスプレイ１００は、可撓性基板１１上に、画素領域１０１と、垂直駆動回路素子１５Ｘと、水平駆動回路素子１５Ｙと、ダミー素子１５Ｄと、ＣＰＵ１０４と、ＲＡＭ１０５、ＲＦ回路１０６と、アンテナ１０７とを有する。ダミー素子１５Ｄを除いた各部１５Ｘ、１５Ｙ、１０１〜１０７は、可撓性基板１１上に形成された配線１３に接続されている。
【００６５】
画素領域１０１には、図９に示したアクティブマトリクス回路１８、マイクロカプセル２７、対向電極２８が形成されている。
【００６６】
垂直駆動回路素子１５Ｘは、画素領域１０１のゲート線２５に接続されており、ＣＰＵ１０４からの信号に基づいて、画素領域１０１の画素を選択するための選択信号を出力する。垂直駆動回路素子１５Ｘは、ゲート線２５の数だけ出力可能なシフトレジスタを備える。
【００６７】
水平駆動回路素子１５Ｙは、画素領域１０１のデータ線２１に接続されており、画素領域１０１の画素によって表示すべきデータに対応するデータ信号を出力する。水平駆動回路素子１５Ｙは、データ線２１の数だけ出力可能なシフトレジスタを備える。
【００６８】
ＣＰＵ１０４は、中央処理装置であり、所望のソフトウェアプログラムを実行することにより、装置全体の表示動作を制御する。ＲＡＭ１０５は、ＣＰＵ１０４の一時的な作業領域として使用される。
【００６９】
ＲＦ回路１０６は、アンテナ１０７に信号を出力する送信回路と、アンテナ１０７からの信号を受信する受信回路とを有する。アンテナ１０７は、可撓性基板１１の周囲にループ状に設けられている。
【００７０】
太陽電池１０８は、光エネルギーを表示動作に必要な電力に変換する。当該電力は、ＣＰＵ１０４等に供給される。太陽電池１０８は、例えば、ｐｎ接合型、または色素増感型の構造をもつ。ｐｎ接合型の場合には、例えばポリシリコンなどのシリコン系材料を用いて、太陽電池が形成される。色素増感型の場合には、有機材料を用いて、可撓性基板１１に直接太陽電池が形成される。
【００７１】
図１０に示すフレキシブルディスプレイでは、アンテナ１０７により外部からの電波を受信すると、当該電波に載せられている画像情報がＲＦ回路により取り出され、ＣＰＵ１０４により当該画像信号が選択信号とデータ信号とに分けられて、それぞれ垂直駆動回路素子１５Ｘと水平駆動回路素子１５Ｙに振り分けて出力される。
【００７２】
上記の本実施形態に係るフレキシブルプレイでは、垂直駆動回路素子１５Ｘおよび水平駆動回路素子１５Ｙ以外の周辺回路、例えば、ＣＰＵ１０４、ＲＡＭ１０５、ＲＦ回路１０６についても、予め他の基板上にポリシリコンＴＦＴを用いて形成しておき、可撓性基板上に実装される。また、画素領域１０１には、アクティブマトリクス回路１８が直接形成される。太陽電池１０８については、他の基板に形成した太陽電池を可撓性基板１１に実装してもよいし、可撓性基板１１上に太陽電池を直接形成してもよい。
【００７３】
以上説明したように、本実施形態に係る配線基板の製造方法によれば、画素領域１０１の周囲を取り囲むように基板４０に配置された駆動回路素子１５およびダミー素子１５Ｄを同時に可撓性基板に転写することにより、ダミー素子を含む全ての素子に安定して均一な圧力をかけることができる。
【００７４】
特に異方性導電接着剤１４を用いた場合には、均一に圧力をかけることにより、駆動回路素子１５の電気的導通および機械的接合の双方を安定して得られるという効果がある。ただし、駆動回路素子１５をフェースアップで接着剤を用いて実装する場合や、駆動回路素子１５の端子１７と可撓性基板１１上の配線１３とを直接接続するような場合であっても、均一の圧力をかけることにより電気的導通または機械的接合のいずれかを安定して得られる効果を奏する。
【００７５】
特に、図１に示すように画素領域１０１の２辺のみに駆動回路素子１５が配置される場合等、画素領域１０１の周囲に偏って駆動回路素子１５が配置される場合には、ダミー素子１５Ｄを設けることによる効果が大きい。
【００７６】
本実施形態に係る配線基板によれば、駆動回路素子１５の設計変更や配置変更を伴うことなく、ダミー素子１５Ｄを追加することにより、信頼性のある配線基板を実現することができる。
【００７７】
また、画素領域１０１の２辺のみに駆動回路素子１５が配置されていることにより、4辺に駆動回路素子１５を配置する場合に比べて、バスライン１３ａを短くすることができ、信号の伝播遅延等を抑制することができる。
【００７８】
上記の配線基板を備えた電子機器によれば、信頼性を向上させた電子機器を実現することができる。また、本実施形態に係る電子機器の例であるフレキシブルディスプレイでは、周辺回路をＴＦＴを用いて形成しているため、有機ＴＦＴを用いる場合に比べて、ディスプレイの駆動能力を向上させることができる。
【００７９】
さらに、可撓性基板１１の画素領域１０１にスイッチング素子として有機ＴＦＴを備えるアクティブマトリクス回路１８を形成することにより、アクティブマトリクス回路１８を塗布法や印刷法により形成することができ、材料やエネルギーの消費を抑制することができる。このため、環境への負荷も少なく、安価に製造することができる。また、画素領域１０１はディスプレイ全体の駆動能力には影響が少ないため、ディスプレイの駆動能力を落とすことなく、上述した製造上のメリットが得られる。
【００８０】
ただし、本発明の電子機器は、上述した可撓性を有する配線基板を備えていればよく、電子ペーパ以外の表示装置例えば、液晶表示装置、有機ＥＬ表示装置等に適用することもできる。また、本発明の電子機器は、表示装置以外にも適用可能であり、例えば、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、電子新聞、ワードプロセッサパーソナルコンピュータ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等を挙げることができる。
【００８１】
（第２実施形態）
第２実施形態は、配線基板の製造方法の改良に関するものであり、特に、ダミー素子１５Ｄを基板４０側に配置するものである。
【００８２】
図１１を参照して、第２実施形態に係る配線基板の製造方法について説明する。
まず、図１１（ａ）に示すように、配線が形成された可撓性基板１１上であって、画素領域１０１の周囲にダミー素子１５Ｄを設けておく。ダミー素子の構造に限定はなく、駆動回路素子１５と略同じ厚さ、さらに好ましくは略同じ形状であればよい。
【００８３】
例えば、別の基板に形成されたダミー素子１５Ｄを、図示しない接着剤を介して可撓性基板１１上に固着すればよい。この場合には、後に形成される異方性導電接着剤１４と同じ分量の図示しない接着剤を形成し、当該接着剤を介して駆動回路素子１５と同じ厚さのダミー素子１５Ｄを固着すればよい。その後に、異方性導電接着剤１４を形成する。
【００８４】
または、可撓性基板１１上に直接ダミー素子１５Ｄを形成する場合、例えば可撓性基板１１上に膜を成膜し、パターニングすることによりダミー素子１５Ｄを形成する場合には、後に形成する異方性導電接着剤１４と駆動回路素子１５の合計の高さ分のダミー素子１５Ｄを形成することが好ましい。その後、異方性導電接着剤１４を形成する。
【００８５】
次に、図１１（ｂ）に示すように、画素領域１０１に対応する領域１０１Ａの周囲であって、ダミー素子１５Ｄと重ならない領域に駆動回路素子１５が配置された基板４０を用意する。なお、図１１（ｂ）に示す駆動回路素子１５の配置は、基板４０上への駆動回路素子１５の形成当初から実現されている必要はなく、後述するように可撓性基板１１へ素子１５を転写して、残った駆動回路素子１５により図１１（ｂ）に示す配置を実現してもよい。
【００８６】
図１１（ｃ）に示すように、可撓性基板１１の画素領域１０１と、基板４０の領域１０１Ａが対向するように両者を対向配置し、基板４０に圧力をかけながら、異方性導電接着剤１４にエネルギー（例えば熱）を供給して硬化させる。これにより、異方性導電接着剤１４を介して駆動回路素子１５と配線１３との電気的接続および駆動回路素子１５と可撓性基板１１との機械的接合がなされる。
【００８７】
当該工程において、画素領域１０１の周囲に均一に配置された駆動回路素子１５およびダミー素子１５Ｄが、可撓性基板１１および基板４０間に介在している状態となる。この結果、可撓性基板１１および基板４０を平行に保ったまま、駆動回路素子１５に均一に圧力をかけることができ、全ての駆動回路素子１５について電気的接続および機械的接合が得られる。以降の工程については、第１実施形態と同様である。
【００８８】
本実施形態に係る配線基板の製造方法によれば、ダミー素子１５Ｄを可撓性基板１１側に形成しておき、駆動回路素子１５のみを同時に一括転写する場合においても、第１実施形態と同様の効果が得られる。本実施形態は、基板４０上にダミー素子１５Ｄとなるべき駆動回路素子が足りない場合などに特に有効である。
【００８９】
（第３実施形態）
第３実施形態は、駆動回路素子１５およびダミー素子１５Ｄの配置の改良に関するものであり、特に、画素領域１０１の周囲に駆動回路素子１５およびダミー素子１５Ｄを交互に配置するものである。
【００９０】
図１２は、第３実施形態に係る配線基板の要部平面図である。
図１２に示すように、配線基板１０の４辺に駆動回路素子１５が配置されている。すなわち、配線基板１０の左右に垂直駆動回路素子１５Ｘが配置され、配線基板１０の上下に水平駆動回路素子１５Ｙが配置されている。
【００９１】
このように画素領域１０１の両側から駆動するタイプにおいて、画素領域１０１の周囲であって駆動回路素子１５間に、ダミー素子１５Ｄが配置されている。ダミー素子１５Ｄは、第１実施形態のように駆動回路素子１５と同時に転写しても、第２実施形態のように予め可撓性基板１１側に形成または転写しておいてもよい。
【００９２】
本実施形態に係る配線基板およびその製造方法によれば、画素領域１０１の４辺に駆動回路素子１５が配置されている場合であっても、駆動回路素子１５間にダミー素子１５Ｄをさらに配置することにより、より均一な圧力を駆動回路素子１５にかけることができる。このため、信頼性のある配線基板を製造することができる。
【００９３】
（第４実施形態）
第４実施形態は、駆動回路素子１５およびダミー素子１５Ｄの配置の改良に関するものであり、特に駆動回路素子１５およびダミー素子１５Ｄを繋げて配置した例に関する。
【００９４】
図１３は、第４実施形態に係る配線基板の要部平面図である。
図１３に示すように、画素領域１０１の周囲を取り囲むように複数の駆動回路素子１５およびダミー素子１５Ｄが繋がって配置されている。第１実施形態のように画素領域１０１の周囲に配置された駆動回路素子１５およびダミー素子１５Ｄが繋がっている形態であってもよい。本実施形態では、駆動回路素子１５およびダミー素子１５Ｄは、一括して転写される。
【００９５】
本実施形態のように、ロの字型に繋がった駆動回路素子１５およびダミー素子１５Ｄを一括して可撓性基板１１に転写することにより、各素子１５、１５Ｄが分離されている場合と比べて効率的に転写することができる。
【００９６】
本発明は、上記の実施形態の説明に限定されない。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【図面の簡単な説明】
【００９７】
【図１】第１実施形態に係る配線基板の要部平面図である。
【図２】第１実施形態に係る配線基板の要部断面図である。
【図３】駆動回路素子と可撓性基板間の領域の拡大断面図である。
【図４】第１実施形態に係る配線基板の製造における工程断面図である。
【図５】第１実施形態に係る配線基板の製造における工程断面図である。
【図６】第１実施形態に係る配線基板の製造における工程断面図である。
【図７】第１実施形態に係る配線基板の製造における工程断面図である。
【図８】第１実施形態に係る配線基板の製造における工程断面図である。
【図９】第１実施形態に係る配線基板の製造のおける工程断面図である。
【図１０】電子機器の例として、フレキシブルディスプレイの概略構成を示す図である。
【図１１】第２実施形態に係る配線基板の製造における工程図である。
【図１２】第３実施形態に係る配線基板の要部平面図である。
【図１３】第４実施形態に係る配線基板の要部平面図である。
【符号の説明】
【００９８】
１…画素、１０…配線基板、１１…可撓性基板、１３…配線、１３ａ…バスライン、１４…異方性導電接着剤、１４ａ…導電性粒子、１４ｂ…バインダ、１５…駆動回路素子、１５Ｘ…垂直駆動回路素子、１５Ｙ…水平駆動回路素子、１５Ｄ…ダミー素子、１６…薄膜トランジスタ、１７…端子、１８…アクティブマトリクス回路、２０…有機薄膜トランジスタ、２１ａ…ソース電極、２１…データ線、２２ａ…ドレイン電極、２２…画素電極、２３…有機半導体層、２４…ゲート絶縁層、２５ａ…ゲート電極、２５…ゲート線、２７…マイクロカプセル、２８…対向電極、３０…支持基板、４０…基板、４１…剥離層、４２…下地層、４３ａ…アモルファスシリコン層、４３…ポリシリコン層、４４…ゲート絶縁膜、４５…ゲート電極、４６…層間絶縁膜、４７…ソース電極、４８…ドレイン電極、１００…フレキシブルディスプレイ、１０１…画素領域、１０１Ａ…領域、１０４…ＣＰＵ、１０５…ＲＡＭ、１０６…ＲＦ回路、１０７…アンテナ、１０８…太陽電池
【技術分野】
【０００１】
本発明は、配線基板の製造方法および電子機器に関し、特に、画素領域の周囲の駆動領域に駆動回路素子を備える配線基板の製造方法、および当該配線基板を備えた電子機器に関する。
【背景技術】
【０００２】
近年、自由に折り曲げられる電子機器が注目されている。例えば、フレキシブルディスプレイは、持ち運びの軽さ、衝撃の吸収性、手になじむ柔軟性などユビキタス社会の一役を担う電子機器となりうる。
【０００３】
フレキシブルディスプレイの製造方法として、他の基板（転写元基板）に予め薄膜トランジスタ（ＴＦＴ）等を用いて回路素子を複数形成しておき、可撓性基板と転写元基板を対向配置し、基板間に圧力をかけることにより、複数の当該回路素子を可撓性基板上に一度に転写する方法が知られている（例えば、特許文献１参照）。
【０００４】
回路素子は、例えば、フェースダウン（基板側に端子を向けること）で異方性導電接着剤を介して可撓性基板上に固定される。異方性導電接着剤は、接着剤（バインダ）中に導電性粒子が分散されており、回路素子に圧力をかけて、バインダを押し広げ、回路素子と可撓性基板の電極間に導電性粒子を少なくとも１個以上挟みこむことで、回路素子の電気的導通および機械的接合が得られる。したがって、複数の回路素子を一度に転写する場合には、全ての回路素子に対して均一に所望の圧力をかける必要がある。
【特許文献１】特開２００３−２９７９７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、例えば画素領域の周囲の駆動領域に配置される駆動回路素子を一度に転写する場合、駆動領域に駆動回路素子が偏って配置されていると、駆動回路素子間において圧力が不均一となる。この結果、圧力が不足している箇所の駆動回路素子において、電気的導通が得られないという問題があった。
【０００６】
異方性導電接着剤を用いない場合、例えば、駆動回路素子の端子と基板上の配線を直接接続するような場合や、接着剤を介してフェースアップで駆動回路素子を基板上に固定する場合であっても、駆動回路素子の電気的導通あるいは機械的接合を得るため均一に圧力をかけることは重要である。
【０００７】
本発明の目的は、転写対象となる駆動回路素子に作用する圧力を均一にすることができ、信頼性のある配線基板を製造することができる配線基板の製造方法、並びに当該配線基板を備えた電子機器を提供することにある。
【課題を解決するための手段】
【０００８】
本発明に係る配線基板は、基板上に、複数の画素を備える画素領域と、前記画素領域に隣接する駆動領域と、を有し、前記駆動領域に配置され、前記複数の画素を駆動する駆動回路素子と、前記駆動領域であって、前記駆動回路素子が配置された領域以外の領域の一部に配置されたダミー素子と、を有する。
【０００９】
これによれば、画素領域の周囲の駆動領域の一部であって、駆動回路素子が配置された領域以外の領域にダミー素子が配置されていることから、駆動領域に偏って駆動回路素子が配置されていた場合においても、駆動領域に均一に素子（駆動回路素子およびダミー素子）を配置することができる。この結果、基板にこれらの素子を転写する際に、全ての駆動回路素子に均一な圧力をかけることができる。なお、ダミー素子とは、画素の駆動に寄与しない素子であり、回路を内蔵していてもしていなくてもよい。
【００１０】
前記駆動回路素子は、前記駆動回路素子の端子を前記基板に向けて配置されており、前記基板上の配線と前記端子とが電気的に接続されている。これにより、駆動回路素子の端子と、基板上の配線との電気的接続が得られる。
【００１１】
前記駆動回路素子と前記基板との間に、前記端子と前記配線とを電気的に接続し、かつ、前記駆動回路素子と前記基板とを接着する導電接着剤が形成されている。これにより、駆動回路素子の電気的接続および機械的接合が得られる。
【００１２】
また、本発明に係る配線基板は、複数の第１配線と、複数の第２配線と、前記複数の第１配線と前記複数の第２配線との交差に対応して形成される複数の画素と、前記複数の第１配線の一端側に配置された複数の第１駆動回路素子と、前記複数の第１配線の他端側に配置された複数の第１ダミー素子と、前記複数の第２配線の一端側に配置された複数の第２駆動回路素子と、前記複数の第２配線の他端側に配置された複数の第２ダミー素子と、を有するものでもよい。
【００１３】
また、本発明に係る配線基板は、複数の第１配線と、複数の第２配線と、前記複数の第１配線と前記複数の第２配線との交差に対応して形成される複数の画素と、前記複数の第１配線の一端側に配置された複数の第１駆動回路素子と、前記複数の第１配線の他端側に配置された複数の第２駆動回路素子と、前記複数の第１駆動回路素子の間にそれぞれ配置された複数の第１ダミー素子と、前記複数の第２駆動回路素子の間にそれぞれ配置された複数の第２ダミー素子と、を有するものでもよい。
【００１４】
上記の配線基板において、前記複数の第２配線の一端側に配置された複数の第３駆動回路素子と、前記複数の第２配線の他端側に配置された複数の第４駆動回路素子と、前記複数の第３駆動回路素子の間にそれぞれ配置された複数の第３ダミー素子と、前記複数の第４駆動回路素子の間にそれぞれ配置された複数の第４ダミー素子と、をさらに有することが好ましい。
【００１５】
上記の配線基板において、前記複数の駆動回路素子が前記複数のダミー素子を介して繋がって形成されていることが好ましい。これにより、当該駆動回路素子およびダミー素子を転写する際の効率が向上する。
【００１６】
本発明に係る配線基板の製造方法は、画素領域を有する第１基板と、前記画素領域に対応する領域を取り囲むように駆動回路素子およびダミー素子が複数形成された第２基板とを、前記駆動回路素子および前記ダミー素子を介在させた状態で対向配置させる工程と、前記第１基板および前記第２基板間に圧力をかけて、前記第１基板の前記画素領域の周囲に前記駆動回路素子および前記ダミー素子を転写する工程と、を有する。
【００１７】
これによれば、第２基板側に駆動回路素子およびダミー素子を形成することにより、第１基板および第２基板間に圧力をかけた状態において、画素領域を取り囲むように駆動回路素子およびダミー素子が介在することから、画素領域を中心とした素子（駆動回路素子およびダミー素子）の偏りを解消することができ、駆動回路素子に均一に圧力をかけることができる。
【００１８】
上記配線基板の製造方法において、前記画素領域に対応する領域を取り囲むように複数の前記駆動回路素子および前記ダミー素子が繋がって形成されている前記第２基板を対向配置させることが好ましい。転写すべき駆動回路素子およびダミー素子が繋がっていることにより、アライメント等を簡略化でき、効率的な転写が可能となる。
【００１９】
本発明に係る配線基板の製造方法は、第１基板の画素領域の周囲の一部にダミー素子を形成する工程と、前記第１基板と、前記画素領域に対応する領域の周囲の一部であって前記ダミー素子と重ならない領域に前記駆動回路素子が複数形成された第２基板とを、前記ダミー素子および前記駆動回路素子を介在させた状態で対向配置させる工程と、前記第１基板および前記第２基板間に圧力をかけて、前記第１基板に前記駆動回路素子を転写する工程と、を有する。
【００２０】
これによれば、第１基板側にダミー素子を形成しておくことにより、第１基板および第２基板間に圧力をかけた状態において、画素領域を取り囲むように駆動回路素子およびダミー素子が介在することから、画素領域を中心とした素子（駆動回路素子およびダミー素子）の偏りを解消することができ、駆動回路素子に均一に圧力をかけることができる。
【００２１】
本発明に係る電子機器は、上述した配線基板を備える。これにより、信頼性のある配線基板が得られる。
【発明を実施するための最良の形態】
【００２２】
以下に、本発明の実施の形態について、図面を参照して説明する。
図１は、本実施形態に係る配線基板の要部平面図である。
図１に示すように、配線基板１０は、アクティブマトリクス回路が形成された画素領域１０１と、画素領域１０１の周囲の駆動領域に配置され、各画素１を駆動する駆動回路素子１５Ｘ，１５Ｙ（以下「駆動回路素子１５」と総称する。）と、画素領域１０１の周囲の駆動領域であって、駆動回路素子１５が配置された領域以外の領域に配置されたダミー素子１５Ｄとを有する。
【００２３】
画素領域１０１は、平面形状が四角形となっている。本願明細書において、画素領域とは、アクティブマトリクス回路等が形成されるべき領域をいう。したがって、画素領域１０１とは、アクティブマトリクス回路等が形成される前であって、後にアクティブマトリクス回路等が形成されることとなる領域をも意味する。各画素１には、後述するように、例えばスイッチング素子としての薄膜トランジスタ（ＴＦＴ）と、画素電極等が形成されている。画素領域１０１における薄膜トランジスタは、例えば、活性層として有機半導体層が用いられる。
【００２４】
駆動回路素子１５は、薄膜トランジスタのゲートのオン、オフを制御する垂直駆動回路素子１５Ｘと、薄膜トランジスタのソースにデータを供給する水平駆動回路素子１５Ｙとに大別される。駆動回路素子１５は、薄膜トランジスタ、例えば活性層としてポリシリコンを用いたポリシリコンＴＦＴにより形成される。駆動回路素子１５は、画素領域１０１の周囲の一部に配置されている。本実施形態では、画素領域１０１の一辺にのみ垂直駆動回路素子１５Ｘが配置され、画素領域１０１の他の一辺にのみ水平駆動回路素子１５Ｙが配置されている。駆動回路素子１５は、配線１３を介して各画素１に電気的に接続されている。また、駆動回路素子１５は、バスライン１３ａを介して不図示の他の素子に接続されている。
【００２５】
なお、各画素１は、複数の第１配線と複数の第２配線との交点に応じて形成されている。第１配線とは、例えば薄膜トランジスタのゲートに電圧を供給するゲート線であり、第２配線とは、例えば薄膜トランジスタのソースにデータを供給するデータ線である。走査線は垂直駆動回路素子１５Ｘに、データ線は水平駆動回路素子１５Ｙに、それぞれ駆動されている。
【００２６】
ダミー素子１５Ｄは、画素領域１０１の周囲の駆動領域であって駆動回路素子１５が配置されていない領域の一部、本例では、駆動回路素子１５の２辺に沿って配置されている。画素領域１０１の周囲の駆動領域に駆動回路素子１５およびダミー素子１５Ｄを均一に、例えば占有面積のバランスよく配置することが好ましい。ダミー素子１５Ｄは、機械的特性、例えば、厚み、形状、弾性が駆動回路素子１５と一致または近似していればよい。ダミー素子１５Ｄは、駆動回路素子１５と同じ回路を内臓していてもよく、または、回路を内蔵していなくてもよい。ダミー素子１５Ｄは、画素１の駆動に寄与しないものであるため、駆動回路素子１５と画素１とは電気的に接続されていない。
【００２７】
図２は、配線基板１０の要部断面図である。
図２に示すように、配線基板１０は、可撓性基板１１上に、上述した駆動回路素子１５、ダミー素子１５Ｄ、およびアクティブマトリクス回路１８を有する。以下、各部の詳細について説明する。
【００２８】
可撓性基板１１は、本発明の基板の一例であり、例えば樹脂または金属からなる。樹脂としては、シクロオレフィン樹脂、ポリカーボネイト樹脂、ポリイミド樹脂、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂、ウレタン樹脂、アクリレート樹脂等が挙げられるが、特に限定はない。ただし、本発明の基板は、可撓性を有していなくてもよい。
【００２９】
配線１３は、可撓性基板１１上に形成されており、駆動回路素子１５およびアクティブマトリクス回路１８を電気的に接続している。配線１３は、金属材料、例えば、Ａｕ、Ｔａ、Ｃｕ、Ｔｉ、Ｎｉ、Ａｇなどの単層膜または多層膜により形成されている。
【００３０】
駆動回路素子１５は、その端子１７を可撓性基板１１側に向けて実装されており、異方性導電接着剤１４を介して配線１３に電気的に接続されている。なお、接着機能と導電性を兼ね備えるものであれば、異方性導電接着剤以外の導電接着剤を用いてもよい。駆動回路素子１５は、薄膜トランジスタ１６により所望の回路が形成されている。図２では、１つの薄膜トランジスタ１６のみを図解しているが、駆動回路素子１５は、複数の薄膜トランジスタ１６を内蔵している。
【００３１】
図２では、ダミー素子１５Ｄは、駆動回路素子１５と同様の構造をもつ例を示している。ダミー素子１５Ｄと、可撓性基板１１との間には、異方性導電接着剤１４が形成されている。ダミー素子１５Ｄの領域には、配線１３が形成されておらず、アクティブマトリクス回路１８とダミー素子１５Ｄとは電気的に接続されていない。なお、ダミー素子１５Ｄと駆動回路素子１５の高さをさらに同じにするため、ダミー素子１５Ｄの領域に、アクティブマトリクス回路１８に接続しない配線を配置してもよい。
【００３２】
図３は、駆動回路素子１５と可撓性基板１１の間の領域における拡大断面図である。
図３に示すように、異方性導電接着剤１４は、主に導電性粒子１４ａと接着剤（バインダ）１４ｂから構成されており、前者は対向する電極同士（本例では、端子１７と配線１３）を電気的に導通させるもの、後者は、接続部を機械的に固定するための役割を担う。
【００３３】
導電性粒子１４ａには、電気的導通だけでなく、隣接する電極間に接触しない形状および適度な分散率が要求される。導電性粒子１４ａは、金属核（ニッケル（Ｎｉ）単体や金メッキ処理をおこなったＮｉ）と樹脂核（スチレン、アクリルおよび酸化チタン等）に金メッキ処理したもの、さらには、これら粒子の上に熱や圧力で破壊、溶融する絶縁皮膜を有したもの等様々な種類がある。形状は、球形に近いものが選択され、使用される製品に合わせて、数μｍから数十μｍまでの粒径の材料が用いられている。また、バインダ１４ｂには、合成ゴム、熱可塑性樹脂、熱硬化性樹脂等が用いられる。
【００３４】
接続原理は、ある一定時間、熱と圧力を加えること（熱圧着加工）で、バインダ１４ｂを押し広げ、対向電極間（本例では端子１７と配線１３間）に導電性粒子を少なくとも１個以上挟みこむことで、圧着部における厚み方向に対しては導電性、一方、面方向に対しては絶縁性という電気的異方性が得られる。
【００３５】
以上のように、可撓性基板１１上に駆動回路素子１５が実装されて、配線基板１０が構成されている。なお、図１では、可撓性基板１１上に駆動回路素子１５およびダミー素子１５Ｄのみが実装されている例を示しているが、他の素子が実装されていてもよい。
【００３６】
上記の本実施形態では、異方性導電接着剤１４を介して端子１７と配線１３とを電気的に接続する例について説明したが、はんだバンプなどにより端子１７を形成し、端子１７と配線１３とを直接接続してもよい。また、駆動回路素子１５の端子１７を、可撓性基板１１側に向けて実装されている例を説明したが、可撓性基板１１とは反対側に端子１７を向けて駆動回路素子１５を実装し、可撓性基板１１の配線１３と、駆動回路素子１５の端子１７とを接続する別個の配線を形成してもよい。この場合には、駆動回路素子１５と可撓性基板１１との間には、一般的な熱硬化性または熱可塑性の接着剤が設けられる。
【００３７】
図４〜図９を参照して、本実施形態に係る配線基板の製造方法を説明する。
まず、図４（ａ）に示すように、可撓性基板１１上に配線１３を形成する。配線１３は、例えば可撓性基板１１上に金属膜を成膜し、金属膜をパターニングすることにより形成される。金属膜の材料については、上述した通りである。または、配線１３は、例えば導電性材料を含む溶液を塗布し、塗布膜に対して加熱等の処理を行なった後、塗布膜をパターニングすることにより形成してもよい。さらに、配線１３は、印刷法を用いて形成することもできる。印刷法では、導電性材料を含む溶液の液滴を用いて所望のパターンを描画できるため、パターニングが不要となる。
【００３８】
次に、図４（ｂ）に示すように、可撓性基板１１をこれより硬い支持基板３０に貼り付ける。支持基板３０に可撓性基板１１を貼り付けるのは、駆動回路素子１５（部材）の実装工程におけるアライメントを容易にし、かつ、加圧時にかかる荷重を分散させる等のためである。支持基板３０として、上記作業を行なうのに適した剛性を有する材料、例えばガラス基板を使用する。
【００３９】
次に、図４（ｃ）に示すように、可撓性基板１１上であって、駆動回路素子１５およびダミー素子１５Ｄが配置される領域に、異方性導電接着剤１４を形成する。例えば、異方性導電接着剤１４をスクリーン印刷などで形成する。なお、異方性導電接着剤１４をスクリーン印刷以外、例えばディスペンス技術を用いて形成してもよい。また、異方性導電接着剤１４はペースト状である必要はなく、フィルム状のものを貼り付けてもよい。さらに、駆動回路素子１５の端子１７を可撓性基板１１側に向けない場合には、通常の接着剤を設ければよい。
【００４０】
一方で、別の基板上に、薄膜トランジスタを備える駆動回路素子を形成する。以下に、薄膜トランジスタ（ＴＦＴ）としてポリシリコンＴＦＴの製造プロセスの一例について説明する。
【００４１】
図５（ａ）に示すように、石英やガラス等からなる基板（保持基板）４０上に、ＳｉＨ4を用いたプラズマＣＶＤや、Ｓｉ2Ｈ6を用いたＬＰＣＶＤ法により、アモルファスシリコンからなる剥離層４１を形成する。続いて、剥離層４１上に酸化シリコンからなる下地層４２を形成した後、下地層４２上にアモルファスシリコン層４３ａを形成する。
【００４２】
次に、図５（ｂ）に示すように、アモルファスシリコン層４３ａにレーザを照射することにより、アモルファスシリコンを結晶化させてポリシリコン層４３を形成する。続いて、ポリシリコン層４３をパターニングした後、ポリシリコン層４３上に例えば酸化シリコンからなるゲート絶縁膜４４を形成する。
【００４３】
次に、図５（ｃ）に示すように、ゲート絶縁膜４４上に金属膜を成膜し、当該金属膜をパターニングすることによりゲート電極４５を形成する。続いて、ゲート絶縁膜４４およびゲート電極４５上に、例えば酸化シリコンからなる層間絶縁膜４６を形成する。
【００４４】
次に、図５（ｄ）に示すように、層間絶縁膜４６およびゲート絶縁膜４４にポリシリコン層４３に達する２つのコンタクトホールを形成する。続いて、当該コンタクトホール内を埋め込む金属膜を層間絶縁膜４６上に形成し、当該金属膜をパターニングすることにより、ソース電極４７およびドレイン電極４８を形成する。
【００４５】
以上により、基板４０上に剥離層４１を介してポリシリコンＴＦＴからなる薄膜トランジスタ１６が形成される。図５では、１つの薄膜トランジスタ１６のみを図解したが、実際には、大型の基板４０上に複数の薄膜トランジスタ１６が形成される。続いて、薄膜トランジスタ１６に接続する端子１７を形成し、各素子間の境界に溝を形成することにより、各駆動回路素子１５が形成される。
【００４６】
図６（ａ）に、このようにして駆動回路素子１５が形成された基板４０を示す。基板４０上には、画素領域１０１に対応する、すなわち画素領域１０１と同等の寸法をもつ領域１０１Ａの周囲に、駆動回路素子１５およびダミー素子１５Ｄが図１に示したのと同様の配置で形成されている。ダミー素子１５Ｄは、駆動回路素子１５と同じ構造のものである。なお、図６（ａ）に示す素子の配置は、基板４０上への駆動回路素子１５の形成当初から実現されている必要はなく、後述するように可撓性基板１１へ素子１５を転写して、残った素子により図６（ａ）に示す配置を実現してもよい。
【００４７】
図６（ｂ）に示すように、可撓性基板１１の画素領域１０１と、基板４０の領域１０１Ａが対向するように両者を対向配置し、基板４０に圧力をかけながら、異方性導電接着剤１４にエネルギー（例えば熱）を供給して硬化させる。これにより、異方性導電接着剤１４を介して駆動回路素子１５と配線１３との電気的接続および駆動回路素子１５と可撓性基板１１との機械的接合がなされる。
【００４８】
当該工程において、画素領域１０１の周囲に均一に配置された駆動回路素子１５およびダミー素子１５Ｄが、可撓性基板１１および基板４０に介在している状態となる。この結果、可撓性基板１１および基板４０を平行に保ったまま、駆動回路素子１５およびダミー素子１５Ｄに均一に圧力をかけることができ、全ての駆動回路素子１５について、異方性導電接着剤１４を介した電気的導通が得られる。
【００４９】
次に、図７（ａ）に示すように、駆動回路素子１５およびダミー素子１５Ｄと、基板４０との間の剥離層４１にエネルギーを供給する。例えば、剥離層４１にエキシマレーザを照射する。これにより、剥離層４１がアブレーションし、僅かな力で駆動回路素子１５およびダミー素子１５Ｄが剥がれやすい状態となる。なお、剥離層４１のアブレーションに必要なエネルギーが供給できれば、エキシマレーザ以外のレーザを用いてもよい。
【００５０】
次に、図７（ｂ）に示すように、基板４０を駆動回路素子１５およびダミー素子１５Ｄから剥がすことにより、本実施形態に係る配線基板１０が製造される。
【００５１】
本実施形態では、フレキシブルディスプレイ用の配線基板１０を製造するため、図７（ｃ）に示すように、可撓性基板１１の画素領域１０１上に、さらに有機薄膜トランジスタを用いてアクティブマトリクス回路１８を形成する。アクティブマトリクス回路１８は、複数の有機薄膜トランジスタを備えており、複数の有機薄膜トランジスタにより所望の機能を実現する回路が形成されている。なお、アクティブマトリクス回路１８は、有機薄膜トランジスタ以外の能動素子または受動素子を用いて所望の機能を実現するように構成されていてもよい。
【００５２】
以下に、有機薄膜トランジスタの製造プロセスの一例について説明する。なお、図８では、フレキシブル基板１１の裏面にある支持基板３０を省略している。
【００５３】
図８（ａ）に示すように、可撓性基板１１上に、ソース電極２１ａおよびドレイン電極２２ａを形成する。例えば、ソース電極２１ａおよびドレイン電極２２ａは、配線１３と同時に形成する。あるいは、ソース電極２１ａおよびドレイン電極２２ａは、例えば導電性材料を含む溶液を塗布し、塗布膜に対して加熱等の処理を行なった後、塗布膜をパターニングすることにより形成できる。また、ソース電極２１ａおよびドレイン電極２２ａは、印刷法を用いて形成することもできる。印刷法では、導電性材料を含む溶液の液滴を用いて所望のパターンを描画できるため、パターニングが不要となる。導電性材料としては、Ｐｄ、Ｐｔ、Ａｕ、Ｗ、Ｔａ、Ｍｏ、Ａｌ、Ｃｒ、Ｔｉ、Ｃｕもしくはこれらを含む合金等の金属材料を用いても、インジウムティンオキサイド（ＩＴＯ）等の金属酸化物材料等を用いてもよい。
【００５４】
次に、図８（ｂ）に示すように、ソース電極２１ａおよびドレイン電極２２ａ、並びにその間における可撓性基板１１上に、有機半導体層２３を形成する。有機半導体層２３は、例えば、有機半導体材料またはその前駆体を含む溶液を塗布（供給）した後、必要に応じてこの塗布膜に対して加熱等の処理を施し、パターニングすることにより形成することができる。また、有機半導体層２３は印刷法を用いて形成することもできる。有機半導体材料としては、ペンタセン、ヘキサセン、フタロシアニン等の低分子の有機半導体材料を用いても、ポリチオフェン、ポリ（ｐ−フェニレンビニレン）のような高分子の有機半導体材料（共役系高分子材料）を用いてもよい。
【００５５】
次に、図８（ｃ）に示すように、少なくとも有機半導体層２３を覆うように、ゲート絶縁層２４を形成する。ゲート絶縁層２４は、絶縁材料またはその前駆体を含む溶液を塗布塗布（供給）した後、必要に応じてこの塗膜に対して加熱等の処理を施すことにより形成することができる。また、ゲート絶縁層２４は印刷法を用いて形成することもできる。ゲート絶縁層２４は、ＳｉＯ2等の無機絶縁材料であっても、ポリスチレン、ポリイミド、ポリカーボネート（ＰＣ）、ポリメチルメタクリレート（ＰＭＭＡ）のような有機絶縁材料を用いてもよい。
【００５６】
次に、図８（ｄ）に示すように、ゲート絶縁層２４上に、ゲート電極２５ａを形成する。ゲート電極２５ａは、例えば導電性材料を含む溶液を塗布し、塗布膜に対して加熱等の処理を行なった後、塗布膜をパターニングすることにより形成できる。また、ゲート電極２５ａは、印刷法を用いて形成することもできる。導電性材料としては、Ｐｄ、Ｐｔ、Ａｕ、Ｗ、Ｔａ、Ｍｏ、Ａｌ、Ｃｒ、Ｔｉ、Ｃｕもしくはこれらを含む合金等の金属材料を用いても、インジウムティンオキサイド（ＩＴＯ）等の金属酸化物材料等を用いてもよい。
【００５７】
以上により、可撓性基板１１上に有機薄膜トランジスタ２０が形成される。この有機薄膜トランジスタ２０の形成プロセスにより、アクティブマトリクス回路１８が形成される。
【００５８】
図９（ａ）は、アクティブマトリクス回路１８における１つの画素を示す図である。上述した有機薄膜トランジスタ２０をマトリックス状に形成するプロセスにおいて、さらに、当該有機薄膜トランジスタ２０のドレイン電極２２ａに接続する画素電極２２がマトリックス状に形成され、有機薄膜トランジスタ２０のソース電極２１ａに接続するデータ線２１が垂直方向に形成され、有機薄膜トランジスタ２０のゲート電極２５ａに接続するゲート線２５が水平方向に形成されることにより、アクティブマトリクス回路１８が形成される。例えば、画素電極２２およびデータ線２１は、有機薄膜トランジスタ２０のソース電極２１ａおよびドレイン電極２２ａと同時に形成される。また、ゲート線２５は、ゲート電極２５ａと同時に形成される。
【００５９】
次に、図９（ｂ）に示すように、アクティブマトリクス回路１８の上層に例えばマイクロカプセル２７を分散させたフィルムを形成する。マイクロカプセル２７内には、それぞれ特性の異なる複数種の電気泳動粒子、例えば、電荷および色の異なる２種の電気泳動粒子を含む電気泳動分散液が封入されている。続いて、マイクロカプセルを含むフィルム上に、対向電極２８を形成する。例えば、ＩＴＯ等の透明電極材料からなるシートをラミネートする。なお、対向電極２８を含む対向基板を配線基板に貼り付けてもよい。この場合には、可撓性を有する対向基板を使用する。
【００６０】
以上のようにして、電気泳動表示デバイス用の配線基板が製造される。なお、本発明に係る配線基板は、有機ＥＬ表示デバイス用、液晶デバイス用等にも使用することができ、表示方式に限定はない。また、本実施形態に係る配線基板は、ディスプレイ以外にも適用可能である。
【００６１】
電気泳動表示デバイスでは、ゲート線２５に選択信号（選択電圧）が供給されると、この選択信号が供給されたゲート線２５に接続する有機薄膜トランジスタ２０がオン状態となる。これにより、当該有機薄膜トランジスタ２０に接続されているデータ線２１と画素電極２２とは実質的に導通する。このとき、データ線２１に所望のデータ（電圧）を供給した状態であれば、このデータ（電圧）は画素電極２２に供給される。このとき、画素電極２２と対向電極２８との間に電界が生じ、この電界の方向、強さ等に応じて、マイクロカプセル２７中の電気泳動粒子はいずれかの電極２２または２８に向かって電気泳動する。
【００６２】
一方、この状態から、ゲート線２５への選択信号の供給を停止すると、有機薄膜トランジスタ２０はオフとなり、かかる有機薄膜トランジスタ２０に接続されているデータ線２１と画素電極２２とは非導通状態となる。したがって、ゲート線２５への選択信号の供給および停止、あるいは、データ線２１へのデータの供給および停止を適宜組み合わせて行なうことにより、電気泳動表示装置の表示画素には所望の画像を表示させることができる。
【００６３】
図１０は、本発明の電子機器の例として、フレキシブルディスプレイの概略構成を示す図である。図１０では、非接触に画像情報が配信されるタイプのフレキシブルディスプレイの例を示すが、これに限定されるものではない。
【００６４】
フレキシブルディスプレイ１００は、可撓性基板１１上に、画素領域１０１と、垂直駆動回路素子１５Ｘと、水平駆動回路素子１５Ｙと、ダミー素子１５Ｄと、ＣＰＵ１０４と、ＲＡＭ１０５、ＲＦ回路１０６と、アンテナ１０７とを有する。ダミー素子１５Ｄを除いた各部１５Ｘ、１５Ｙ、１０１〜１０７は、可撓性基板１１上に形成された配線１３に接続されている。
【００６５】
画素領域１０１には、図９に示したアクティブマトリクス回路１８、マイクロカプセル２７、対向電極２８が形成されている。
【００６６】
垂直駆動回路素子１５Ｘは、画素領域１０１のゲート線２５に接続されており、ＣＰＵ１０４からの信号に基づいて、画素領域１０１の画素を選択するための選択信号を出力する。垂直駆動回路素子１５Ｘは、ゲート線２５の数だけ出力可能なシフトレジスタを備える。
【００６７】
水平駆動回路素子１５Ｙは、画素領域１０１のデータ線２１に接続されており、画素領域１０１の画素によって表示すべきデータに対応するデータ信号を出力する。水平駆動回路素子１５Ｙは、データ線２１の数だけ出力可能なシフトレジスタを備える。
【００６８】
ＣＰＵ１０４は、中央処理装置であり、所望のソフトウェアプログラムを実行することにより、装置全体の表示動作を制御する。ＲＡＭ１０５は、ＣＰＵ１０４の一時的な作業領域として使用される。
【００６９】
ＲＦ回路１０６は、アンテナ１０７に信号を出力する送信回路と、アンテナ１０７からの信号を受信する受信回路とを有する。アンテナ１０７は、可撓性基板１１の周囲にループ状に設けられている。
【００７０】
太陽電池１０８は、光エネルギーを表示動作に必要な電力に変換する。当該電力は、ＣＰＵ１０４等に供給される。太陽電池１０８は、例えば、ｐｎ接合型、または色素増感型の構造をもつ。ｐｎ接合型の場合には、例えばポリシリコンなどのシリコン系材料を用いて、太陽電池が形成される。色素増感型の場合には、有機材料を用いて、可撓性基板１１に直接太陽電池が形成される。
【００７１】
図１０に示すフレキシブルディスプレイでは、アンテナ１０７により外部からの電波を受信すると、当該電波に載せられている画像情報がＲＦ回路により取り出され、ＣＰＵ１０４により当該画像信号が選択信号とデータ信号とに分けられて、それぞれ垂直駆動回路素子１５Ｘと水平駆動回路素子１５Ｙに振り分けて出力される。
【００７２】
上記の本実施形態に係るフレキシブルプレイでは、垂直駆動回路素子１５Ｘおよび水平駆動回路素子１５Ｙ以外の周辺回路、例えば、ＣＰＵ１０４、ＲＡＭ１０５、ＲＦ回路１０６についても、予め他の基板上にポリシリコンＴＦＴを用いて形成しておき、可撓性基板上に実装される。また、画素領域１０１には、アクティブマトリクス回路１８が直接形成される。太陽電池１０８については、他の基板に形成した太陽電池を可撓性基板１１に実装してもよいし、可撓性基板１１上に太陽電池を直接形成してもよい。
【００７３】
以上説明したように、本実施形態に係る配線基板の製造方法によれば、画素領域１０１の周囲を取り囲むように基板４０に配置された駆動回路素子１５およびダミー素子１５Ｄを同時に可撓性基板に転写することにより、ダミー素子を含む全ての素子に安定して均一な圧力をかけることができる。
【００７４】
特に異方性導電接着剤１４を用いた場合には、均一に圧力をかけることにより、駆動回路素子１５の電気的導通および機械的接合の双方を安定して得られるという効果がある。ただし、駆動回路素子１５をフェースアップで接着剤を用いて実装する場合や、駆動回路素子１５の端子１７と可撓性基板１１上の配線１３とを直接接続するような場合であっても、均一の圧力をかけることにより電気的導通または機械的接合のいずれかを安定して得られる効果を奏する。
【００７５】
特に、図１に示すように画素領域１０１の２辺のみに駆動回路素子１５が配置される場合等、画素領域１０１の周囲に偏って駆動回路素子１５が配置される場合には、ダミー素子１５Ｄを設けることによる効果が大きい。
【００７６】
本実施形態に係る配線基板によれば、駆動回路素子１５の設計変更や配置変更を伴うことなく、ダミー素子１５Ｄを追加することにより、信頼性のある配線基板を実現することができる。
【００７７】
また、画素領域１０１の２辺のみに駆動回路素子１５が配置されていることにより、4辺に駆動回路素子１５を配置する場合に比べて、バスライン１３ａを短くすることができ、信号の伝播遅延等を抑制することができる。
【００７８】
上記の配線基板を備えた電子機器によれば、信頼性を向上させた電子機器を実現することができる。また、本実施形態に係る電子機器の例であるフレキシブルディスプレイでは、周辺回路をＴＦＴを用いて形成しているため、有機ＴＦＴを用いる場合に比べて、ディスプレイの駆動能力を向上させることができる。
【００７９】
さらに、可撓性基板１１の画素領域１０１にスイッチング素子として有機ＴＦＴを備えるアクティブマトリクス回路１８を形成することにより、アクティブマトリクス回路１８を塗布法や印刷法により形成することができ、材料やエネルギーの消費を抑制することができる。このため、環境への負荷も少なく、安価に製造することができる。また、画素領域１０１はディスプレイ全体の駆動能力には影響が少ないため、ディスプレイの駆動能力を落とすことなく、上述した製造上のメリットが得られる。
【００８０】
ただし、本発明の電子機器は、上述した可撓性を有する配線基板を備えていればよく、電子ペーパ以外の表示装置例えば、液晶表示装置、有機ＥＬ表示装置等に適用することもできる。また、本発明の電子機器は、表示装置以外にも適用可能であり、例えば、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、電子新聞、ワードプロセッサパーソナルコンピュータ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等を挙げることができる。
【００８１】
（第２実施形態）
第２実施形態は、配線基板の製造方法の改良に関するものであり、特に、ダミー素子１５Ｄを基板４０側に配置するものである。
【００８２】
図１１を参照して、第２実施形態に係る配線基板の製造方法について説明する。
まず、図１１（ａ）に示すように、配線が形成された可撓性基板１１上であって、画素領域１０１の周囲にダミー素子１５Ｄを設けておく。ダミー素子の構造に限定はなく、駆動回路素子１５と略同じ厚さ、さらに好ましくは略同じ形状であればよい。
【００８３】
例えば、別の基板に形成されたダミー素子１５Ｄを、図示しない接着剤を介して可撓性基板１１上に固着すればよい。この場合には、後に形成される異方性導電接着剤１４と同じ分量の図示しない接着剤を形成し、当該接着剤を介して駆動回路素子１５と同じ厚さのダミー素子１５Ｄを固着すればよい。その後に、異方性導電接着剤１４を形成する。
【００８４】
または、可撓性基板１１上に直接ダミー素子１５Ｄを形成する場合、例えば可撓性基板１１上に膜を成膜し、パターニングすることによりダミー素子１５Ｄを形成する場合には、後に形成する異方性導電接着剤１４と駆動回路素子１５の合計の高さ分のダミー素子１５Ｄを形成することが好ましい。その後、異方性導電接着剤１４を形成する。
【００８５】
次に、図１１（ｂ）に示すように、画素領域１０１に対応する領域１０１Ａの周囲であって、ダミー素子１５Ｄと重ならない領域に駆動回路素子１５が配置された基板４０を用意する。なお、図１１（ｂ）に示す駆動回路素子１５の配置は、基板４０上への駆動回路素子１５の形成当初から実現されている必要はなく、後述するように可撓性基板１１へ素子１５を転写して、残った駆動回路素子１５により図１１（ｂ）に示す配置を実現してもよい。
【００８６】
図１１（ｃ）に示すように、可撓性基板１１の画素領域１０１と、基板４０の領域１０１Ａが対向するように両者を対向配置し、基板４０に圧力をかけながら、異方性導電接着剤１４にエネルギー（例えば熱）を供給して硬化させる。これにより、異方性導電接着剤１４を介して駆動回路素子１５と配線１３との電気的接続および駆動回路素子１５と可撓性基板１１との機械的接合がなされる。
【００８７】
当該工程において、画素領域１０１の周囲に均一に配置された駆動回路素子１５およびダミー素子１５Ｄが、可撓性基板１１および基板４０間に介在している状態となる。この結果、可撓性基板１１および基板４０を平行に保ったまま、駆動回路素子１５に均一に圧力をかけることができ、全ての駆動回路素子１５について電気的接続および機械的接合が得られる。以降の工程については、第１実施形態と同様である。
【００８８】
本実施形態に係る配線基板の製造方法によれば、ダミー素子１５Ｄを可撓性基板１１側に形成しておき、駆動回路素子１５のみを同時に一括転写する場合においても、第１実施形態と同様の効果が得られる。本実施形態は、基板４０上にダミー素子１５Ｄとなるべき駆動回路素子が足りない場合などに特に有効である。
【００８９】
（第３実施形態）
第３実施形態は、駆動回路素子１５およびダミー素子１５Ｄの配置の改良に関するものであり、特に、画素領域１０１の周囲に駆動回路素子１５およびダミー素子１５Ｄを交互に配置するものである。
【００９０】
図１２は、第３実施形態に係る配線基板の要部平面図である。
図１２に示すように、配線基板１０の４辺に駆動回路素子１５が配置されている。すなわち、配線基板１０の左右に垂直駆動回路素子１５Ｘが配置され、配線基板１０の上下に水平駆動回路素子１５Ｙが配置されている。
【００９１】
このように画素領域１０１の両側から駆動するタイプにおいて、画素領域１０１の周囲であって駆動回路素子１５間に、ダミー素子１５Ｄが配置されている。ダミー素子１５Ｄは、第１実施形態のように駆動回路素子１５と同時に転写しても、第２実施形態のように予め可撓性基板１１側に形成または転写しておいてもよい。
【００９２】
本実施形態に係る配線基板およびその製造方法によれば、画素領域１０１の４辺に駆動回路素子１５が配置されている場合であっても、駆動回路素子１５間にダミー素子１５Ｄをさらに配置することにより、より均一な圧力を駆動回路素子１５にかけることができる。このため、信頼性のある配線基板を製造することができる。
【００９３】
（第４実施形態）
第４実施形態は、駆動回路素子１５およびダミー素子１５Ｄの配置の改良に関するものであり、特に駆動回路素子１５およびダミー素子１５Ｄを繋げて配置した例に関する。
【００９４】
図１３は、第４実施形態に係る配線基板の要部平面図である。
図１３に示すように、画素領域１０１の周囲を取り囲むように複数の駆動回路素子１５およびダミー素子１５Ｄが繋がって配置されている。第１実施形態のように画素領域１０１の周囲に配置された駆動回路素子１５およびダミー素子１５Ｄが繋がっている形態であってもよい。本実施形態では、駆動回路素子１５およびダミー素子１５Ｄは、一括して転写される。
【００９５】
本実施形態のように、ロの字型に繋がった駆動回路素子１５およびダミー素子１５Ｄを一括して可撓性基板１１に転写することにより、各素子１５、１５Ｄが分離されている場合と比べて効率的に転写することができる。
【００９６】
本発明は、上記の実施形態の説明に限定されない。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【図面の簡単な説明】
【００９７】
【図１】第１実施形態に係る配線基板の要部平面図である。
【図２】第１実施形態に係る配線基板の要部断面図である。
【図３】駆動回路素子と可撓性基板間の領域の拡大断面図である。
【図４】第１実施形態に係る配線基板の製造における工程断面図である。
【図５】第１実施形態に係る配線基板の製造における工程断面図である。
【図６】第１実施形態に係る配線基板の製造における工程断面図である。
【図７】第１実施形態に係る配線基板の製造における工程断面図である。
【図８】第１実施形態に係る配線基板の製造における工程断面図である。
【図９】第１実施形態に係る配線基板の製造のおける工程断面図である。
【図１０】電子機器の例として、フレキシブルディスプレイの概略構成を示す図である。
【図１１】第２実施形態に係る配線基板の製造における工程図である。
【図１２】第３実施形態に係る配線基板の要部平面図である。
【図１３】第４実施形態に係る配線基板の要部平面図である。
【符号の説明】
【００９８】
１…画素、１０…配線基板、１１…可撓性基板、１３…配線、１３ａ…バスライン、１４…異方性導電接着剤、１４ａ…導電性粒子、１４ｂ…バインダ、１５…駆動回路素子、１５Ｘ…垂直駆動回路素子、１５Ｙ…水平駆動回路素子、１５Ｄ…ダミー素子、１６…薄膜トランジスタ、１７…端子、１８…アクティブマトリクス回路、２０…有機薄膜トランジスタ、２１ａ…ソース電極、２１…データ線、２２ａ…ドレイン電極、２２…画素電極、２３…有機半導体層、２４…ゲート絶縁層、２５ａ…ゲート電極、２５…ゲート線、２７…マイクロカプセル、２８…対向電極、３０…支持基板、４０…基板、４１…剥離層、４２…下地層、４３ａ…アモルファスシリコン層、４３…ポリシリコン層、４４…ゲート絶縁膜、４５…ゲート電極、４６…層間絶縁膜、４７…ソース電極、４８…ドレイン電極、１００…フレキシブルディスプレイ、１０１…画素領域、１０１Ａ…領域、１０４…ＣＰＵ、１０５…ＲＡＭ、１０６…ＲＦ回路、１０７…アンテナ、１０８…太陽電池
【特許請求の範囲】
【請求項１】
基板上に、複数の画素を備える画素領域と、前記画素領域に隣接する駆動領域と、を有し、前記駆動領域に配置され、前記複数の画素を駆動する駆動回路素子と、
前記駆動領域であって、前記駆動回路素子が配置された領域以外の領域の一部に配置されたダミー素子と、
を有する配線基板。
【請求項２】
前記駆動回路素子は、前記駆動回路素子の端子を前記基板に向けて配置されており、前記基板上の配線と前記端子とが電気的に接続されている、
請求項１記載の配線基板。
【請求項３】
前記駆動回路素子と前記基板との間に、前記端子と前記配線とを電気的に接続し、かつ、前記駆動回路素子と前記基板とを接着する導電接着剤が形成されている、
請求項２記載の配線基板。
【請求項４】
複数の第１配線と、
複数の第２配線と、
前記複数の第１配線と前記複数の第２配線との交差に対応して形成される複数の画素と、
前記複数の第１配線の一端側に配置された複数の第１駆動回路素子と、
前記複数の第１配線の他端側に配置された複数の第１ダミー素子と、
前記複数の第２配線の一端側に配置された複数の第２駆動回路素子と、
前記複数の第２配線の他端側に配置された複数の第２ダミー素子と、
を有する配線基板。
【請求項５】
複数の第１配線と、
複数の第２配線と、
前記複数の第１配線と前記複数の第２配線との交差に対応して形成される複数の画素と、
前記複数の第１配線の一端側に配置された複数の第１駆動回路素子と、
前記複数の第１配線の他端側に配置された複数の第２駆動回路素子と、
前記複数の第１駆動回路素子の間にそれぞれ配置された複数の第１ダミー素子と、
前記複数の第２駆動回路素子の間にそれぞれ配置された複数の第２ダミー素子と、
を有する配線基板。
【請求項６】
前記複数の第２配線の一端側に配置された複数の第３駆動回路素子と、
前記複数の第２配線の他端側に配置された複数の第４駆動回路素子と、
前記複数の第３駆動回路素子の間にそれぞれ配置された複数の第３ダミー素子と、
前記複数の第４駆動回路素子の間にそれぞれ配置された複数の第４ダミー素子と、
をさらに有する請求項５記載の配線基板。
【請求項７】
前記複数の駆動回路素子が前記複数のダミー素子を介して繋がって形成されている、
請求項５または６記載の配線基板。
【請求項８】
画素領域を有する第１基板と、前記画素領域に対応する領域を取り囲むように駆動回路素子およびダミー素子が複数形成された第２基板とを、前記駆動回路素子および前記ダミー素子を介在させた状態で対向配置させる工程と、
前記第１基板および前記第２基板間に圧力をかけて、前記第１基板の前記画素領域の周囲に前記駆動回路素子および前記ダミー素子を転写する工程と、
を有する配線基板の製造方法。
【請求項９】
前記画素領域に対応する領域を取り囲むように複数の前記駆動回路素子および前記ダミー素子が繋がって形成されている前記第２基板を対向配置させる、
請求項８記載の配線基板の製造方法。
【請求項１０】
第１基板の画素領域の周囲の一部にダミー素子を形成する工程と、
前記第１基板と、前記画素領域に対応する領域の周囲の一部であって前記ダミー素子と重ならない領域に前記駆動回路素子が複数形成された第２基板とを、前記ダミー素子および前記駆動回路素子を介在させた状態で対向配置させる工程と、
前記第１基板および前記第２基板間に圧力をかけて、前記第１基板に前記駆動回路素子を転写する工程と、
を有する配線基板の製造方法。
【請求項１１】
請求項１〜７のいずれかに記載の配線基板を備える、
電子機器。
【請求項１】
基板上に、複数の画素を備える画素領域と、前記画素領域に隣接する駆動領域と、を有し、前記駆動領域に配置され、前記複数の画素を駆動する駆動回路素子と、
前記駆動領域であって、前記駆動回路素子が配置された領域以外の領域の一部に配置されたダミー素子と、
を有する配線基板。
【請求項２】
前記駆動回路素子は、前記駆動回路素子の端子を前記基板に向けて配置されており、前記基板上の配線と前記端子とが電気的に接続されている、
請求項１記載の配線基板。
【請求項３】
前記駆動回路素子と前記基板との間に、前記端子と前記配線とを電気的に接続し、かつ、前記駆動回路素子と前記基板とを接着する導電接着剤が形成されている、
請求項２記載の配線基板。
【請求項４】
複数の第１配線と、
複数の第２配線と、
前記複数の第１配線と前記複数の第２配線との交差に対応して形成される複数の画素と、
前記複数の第１配線の一端側に配置された複数の第１駆動回路素子と、
前記複数の第１配線の他端側に配置された複数の第１ダミー素子と、
前記複数の第２配線の一端側に配置された複数の第２駆動回路素子と、
前記複数の第２配線の他端側に配置された複数の第２ダミー素子と、
を有する配線基板。
【請求項５】
複数の第１配線と、
複数の第２配線と、
前記複数の第１配線と前記複数の第２配線との交差に対応して形成される複数の画素と、
前記複数の第１配線の一端側に配置された複数の第１駆動回路素子と、
前記複数の第１配線の他端側に配置された複数の第２駆動回路素子と、
前記複数の第１駆動回路素子の間にそれぞれ配置された複数の第１ダミー素子と、
前記複数の第２駆動回路素子の間にそれぞれ配置された複数の第２ダミー素子と、
を有する配線基板。
【請求項６】
前記複数の第２配線の一端側に配置された複数の第３駆動回路素子と、
前記複数の第２配線の他端側に配置された複数の第４駆動回路素子と、
前記複数の第３駆動回路素子の間にそれぞれ配置された複数の第３ダミー素子と、
前記複数の第４駆動回路素子の間にそれぞれ配置された複数の第４ダミー素子と、
をさらに有する請求項５記載の配線基板。
【請求項７】
前記複数の駆動回路素子が前記複数のダミー素子を介して繋がって形成されている、
請求項５または６記載の配線基板。
【請求項８】
画素領域を有する第１基板と、前記画素領域に対応する領域を取り囲むように駆動回路素子およびダミー素子が複数形成された第２基板とを、前記駆動回路素子および前記ダミー素子を介在させた状態で対向配置させる工程と、
前記第１基板および前記第２基板間に圧力をかけて、前記第１基板の前記画素領域の周囲に前記駆動回路素子および前記ダミー素子を転写する工程と、
を有する配線基板の製造方法。
【請求項９】
前記画素領域に対応する領域を取り囲むように複数の前記駆動回路素子および前記ダミー素子が繋がって形成されている前記第２基板を対向配置させる、
請求項８記載の配線基板の製造方法。
【請求項１０】
第１基板の画素領域の周囲の一部にダミー素子を形成する工程と、
前記第１基板と、前記画素領域に対応する領域の周囲の一部であって前記ダミー素子と重ならない領域に前記駆動回路素子が複数形成された第２基板とを、前記ダミー素子および前記駆動回路素子を介在させた状態で対向配置させる工程と、
前記第１基板および前記第２基板間に圧力をかけて、前記第１基板に前記駆動回路素子を転写する工程と、
を有する配線基板の製造方法。
【請求項１１】
請求項１〜７のいずれかに記載の配線基板を備える、
電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２００８−１１６６５２（Ｐ２００８−１１６６５２Ａ）
【公開日】平成２０年５月２２日（２００８．５．２２）
【国際特許分類】
【出願番号】特願２００６−２９９２２６（Ｐ２００６−２９９２２６）
【出願日】平成１８年１１月２日（２００６．１１．２）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２０年５月２２日（２００８．５．２２）
【国際特許分類】
【出願日】平成１８年１１月２日（２００６．１１．２）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]