集積回路装置
【課題】
内部のノードの縮退故障による不良を検出できる集積回路装置を提供する。
【解決手段】
集積回路装置は、通常動作用信号を供給されて通常動作を行う被試験回路と、テスト用信号を供給されて動作試験を行う試験回路と、通常動作用信号とテスト用信号とがそれぞれ供給される第1、第2の入力端子と、テストモード信号が供給されるセレクト端子と、セレクト端子の信号に応じて第1または第2の入力端子の信号を出力する出力端子とを有するセレクタと、テスト用信号の入力端子と第2の入力端子との間に設けられたゲートと、テストモード信号の遷移を検出したときにゲートを通過状態にし検出されないときは非通過状態にするテストモード信号検出回路とを含むテスト用信号供給回路とを有する。
内部のノードの縮退故障による不良を検出できる集積回路装置を提供する。
【解決手段】
集積回路装置は、通常動作用信号を供給されて通常動作を行う被試験回路と、テスト用信号を供給されて動作試験を行う試験回路と、通常動作用信号とテスト用信号とがそれぞれ供給される第1、第2の入力端子と、テストモード信号が供給されるセレクト端子と、セレクト端子の信号に応じて第1または第2の入力端子の信号を出力する出力端子とを有するセレクタと、テスト用信号の入力端子と第2の入力端子との間に設けられたゲートと、テストモード信号の遷移を検出したときにゲートを通過状態にし検出されないときは非通過状態にするテストモード信号検出回路とを含むテスト用信号供給回路とを有する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、集積回路装置に関する。
【背景技術】
【0002】
集積回路装置の動作試験では、複数のテストパターンを入力し、内部回路をクロックに同期して所定のサイクル動作させ、そのときの出力パターンが期待値パターンと一致するか否かを検証する。
【0003】
また、別の動作試験として、集積回路装置内に内部回路の所定の設定ノードにテストパターンを設定し、クロックに同期して所定サイクル動作させ、その時の所定の監視ノードに形成される出力パターンが、期待値パターンと一致するか否かを検証する。この動作試験を行うために、複数のフリップフロップをチェイン状に接続したスキャンチェイン回路が集積回路装置の内部に設けられる。動作試験では、まず、スキャンチェイン回路をシフトモードに設定してテストパターンをスキャンチェイン回路内の各フリップフロップに転送し、各フリップフロップの出力が内部の被試験回路の設定ノードに設定される。そして、スキャンチェイン回路をキャプチャモードに設定して被試験回路の監視ノードの信号を各フリップフロップに取り込み、その後、シフトモードに設定して各フリップフロップに取り込まれた監視ノードの信号を転送し、得られた監視ノードの信号が期待値パターンと一致するか否かを検証する。
【0004】
上記の動作試験を行うために、集積回路装置内には、テストモード信号に応じて動作試験状態に設定される試験設定回路が設けられる。たとえば、試験設定回路は、通常動作用信号とテスト用信号とをテストモード信号に応じて選択するセレクタなどである。そして、動作試験の時に、外部の試験装置からまたは内部の自己試験回路からのテストモード信号に応じて、セレクタがテスト用信号を選択する状態に設定され、テスト用信号が内部回路に供給される。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2008−292173号公報
【特許文献2】特開2000−216344号公報
【特許文献3】特開平07−311245号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
集積回路装置内において、配線短絡故障などにより特定のノードがHレベルの論理「0」またはLレベルの論理「1」に縮退(Stuck at 0 or 1)する故障モードがある。動作試験では、この縮退故障ノードが存在している場合に、動作試験ではテスト不良となったり、出力パターンが期待値パターンと不一致になるなどで検出できるようにしなければならない。
【0007】
しかしながら、前述のセレクタの入力を選択するテストモード信号が供給されるセレクト端子の縮退状態を検出することは容易ではない。たとえば、テストモード信号をテストモードを示す論理「1」に設定してセレクタがテスト用信号を選択するようにした場合、セレクト端子が論理「0」に縮退している場合は、セレクタがテスト用信号を選択することができずテスト不良が検出される。これにより、セレクト端子の論理「0」縮退を検出することができる。しかし、セレクト端子が論理「1」に縮退している場合は、テストモード信号によらずセレクタがテスト用信号を選択し、テスト不良にはならず検出できない。
【0008】
セレクト端子がいずれかの論理に縮退していると、通常動作を行うことができず、動作試験では不良品として検出される必要がある。
【0009】
そこで、本発明の目的は、内部のノードの縮退故障による不良を検出できる集積回路装置を提供することにある。
【課題を解決するための手段】
【0010】
集積回路の第1の側面は、通常動作用信号を供給されて通常動作を行う被試験回路と、テスト用信号を供給されて動作試験を行う試験回路と、前記通常動作用信号とテスト用信号とがそれぞれ供給される第1、第2の入力端子と、テストモード信号が供給されるセレクト端子と、セレクト端子の信号に応じて前記第1または第2の入力端子の信号を出力する出力端子とを有するセレクタと、前記テスト用信号の入力端子と前記第2の入力端子との間に設けられたゲートと、前記テストモード信号の遷移を検出したときに前記ゲートを通過状態にし検出されないときは非通過状態にするテストモード信号検出回路とを含むテスト用信号供給回路とを有する。
【発明の効果】
【0011】
第1の側面によれば、テストモード信号端子が縮退故障している場合にテスト用信号が内部に供給されず動作不良として検出される。
【図面の簡単な説明】
【0012】
【図1】本実施の形態が適用される集積回路装置の構成図である。
【図2】本実施の形態が適用されるセレクタの構成図である。
【図3】第1の実施の形態における集積回路装置の構成図である。
【図4】本実施の形態のテスト用信号供給回路の例を示す図である。
【図5】本実施の形態における集積回路装置の動作試験を示すフローチャート図である。
【図6】本実施の形態における集積回路装置の動作試験の信号波形図である。
【図7】本実施の形態における集積回路装置の動作試験の信号波形図である。
【図8】第2の実施の形態における集積回路装置の構成図である。
【図9】第2の実施の形態における集積回路装置の動作試験のフローチャート図である。
【図10】第2の実施の形態における集積回路装置の動作試験の信号波形図である。
【図11】第2の実施の形態における集積回路装置の動作試験の信号波形図である。
【図12】第2の実施の形態における別の集積回路装置の構成図である。
【図13】第2の実施の形態における別の集積回路装置の構成図である。
【図14】第2の実施の形態における別の集積回路装置の構成図である。
【発明を実施するための形態】
【0013】
図1は、本実施の形態が適用される集積回路装置の構成図である。集積回路装置は、通常動作を行う内部回路14と、内部回路の動作試験を行う試験回路16とを有する。内部回路14が被試験回路であり、試験回路16は、複数のフリップフロップFF1〜FFnをチェイン上に接続したスキャンチェイン回路である。これらのフリップフロップの全てまたは一部は、内部回路14の一部でもある。
【0014】
さらに、集積回路装置はセレクタSLを有し、セレクタSLは、テストモード信号TMODEがセレクト端子Sに入力され、そのセレクト端子Sに応じて、通常動作で使用されるシステムクロックSCK(S=0の場合)か、動作試験で使用されるテストクロックTCK(S=1の場合)かのいずれかを内部クロックICKとして出力する。内部クロックICKは、スキャンチェイン回路16内のフリップフロップFF1〜FFnのクロック入力端子CKinに供給されるとともに、内部回路14にも供給される。
【0015】
通常動作では、システムクロックSCKがPLL回路とフリップフロップ12とインバータ10とで生成され、テストモード信号TMODE=0に基づいてセレクタSLがこのシステムクロックSCKを選択し、内部クロックICKとして出力する。PLL回路が生成するクロックに同期してフリップフロップ12がシステムクロックSCKを生成する。そして、内部クロックICKが内部回路14とフリップフロップFF1〜FFnに供給される。このシステムクロックSCKが通常動作用信号に対応する。
【0016】
一方、動作試験では、テストモード信号TMODE=1に基づいてセレクタSLがテストクロックTCKを選択し、内部クロックICKとして出力する。このテストクロックTCKがテスト用信号に対応する。
【0017】
フリップフロップFF1〜FFnは、入力端子としてデータ端子Dとスキャンイン端子SIとを有し、さらに、出力端子Qとクロック入力端子CKinと、図示しないスキャンモード端子SMとを有する。スキャンモード端子に入力されるスキャンモード信号SMがスキャンモードの場合は、スキャンイン端子SIが入力端子として動作し、データ端子Dには入力されない。一方、スキャンモード信号SMが非スキャンモードの場合は、データ端子Dが入力端子として動作し、スキャンイン端子SIには入力されない。さらに、フリップフロップはリセット端子Rを有し、リセット信号RSTに応答して内部のデータを論理0にリセットする。
【0018】
通常動作時または動作試験時のキャプチャモードでは、内部回路14内の所定のノード14outがクロックICKに同期してフリップフロップFF1〜FFnのデータ端子Dに入力される。すなわち、内部クロックICKに同期して、内部回路14内の所定のノード14outの信号がスキャンチェイン回路16内のフリップフロップFF1〜FFnにキャプチャされる。
【0019】
一方、動作試験時のスキャンモードでは、スキャンイン動作の場合、スキャンイン入力端子Sinの信号がスキャンイン端子SIと出力端子Qとでチェイン状に接続されたフリップフロップFF1〜FFn内に内部クロックICKに同期して転送される。また、スキャンモードのスキャンアウト動作では、フリップフロップFF1〜FFnにキャプチャされているデータが、内部クロックICKに同期して転送され、スキャンアウト端子Soutから出力される。
【0020】
これにより、動作試験では、フリップフロップFF1〜FFnをスキャンモードにして、複数データの組み合わせからなるテストパターンをスキャンイン動作で複数のフリップフロップFF1〜FFnに設定し、それら設定したテストパターンを出力端子Qから内部回路14のノード14inに設定する。そして、フリップフロップを非スキャンモードにして、内部クロックICKに同期して内部回路14を動作させる。また、内部クロックICKに同期して内部回路のノード14outがフリップフロップFF1〜FFnにキャプチャされる。再度、フリップフロップをスキャンモードにして、キャプチャした内部回路内のノードのデータをスキャンアウト動作でスキャンアウト端子から抽出する。
【0021】
このように、動作試験では、スキャンモードで、スキャンインによるテストパターンの内部回路への設定と、スキャンアウトによる内部回路のノードからキャプチャしたデータの抽出とが行われ、キャプチャモードで、内部回路のノード14outのデータがフリップフロップのデータ端子Dからキャプチャされる。なお、動作試験では、外部から、または、内蔵されているテスト回路(DFT(Design for Test)回路)から、フリップフロップFF1〜FFnへのリセット信号RSTやシフトモード信号SMなどが供給される。また、テストクロックTCKは外部から供給される。
【0022】
図2は、本実施の形態が適用されるセレクタの構成図である。セレクタSLは、第1の入力端子に通常動作用信号SS1を、第2の入力端子にテスト用信号TS1をそれぞれ入力し、セレクト端子Sに供給されるテストモード信号TMODEに応じて、いずれかの入力を選択し、出力端子Xから出力する。通常動作用信号SS1は、たとえば、上記のようにシステムクロックである。また、テスト用信号TS1は、たとえば、上記のようにテスト用クロックである。
【0023】
集積回路装置内には、図2のセレクタが複数箇所に設けられている。そして、テストモード信号TMODEにより論理が固定される箇所は、上記のセレクタSLに加えて、複数の箇所に及ぶ。
【0024】
図1において、内部回路のノードが論理1に固定されている場合(スタックアト1故障、1縮退故障)、論理0に固定されている場合(スタックアト0故障、0縮退故障)に、動作試験で不良と判定されることが求められている。このような縮退故障を検出できるテストパターンを設定して動作試験をすることで、縮退故障を有する集積回路装置は動作不良として検出される。
【0025】
一方、動作試験は、前述のとおり、LSI外部のテストモード端子TMODEからテストモード信号を「1」にして行われる。この場合、セレクタSLのセレクト端子Sが縮退故障になっている場合に動作不良として検出されることが必要である。セレクト端子Sが論理0の縮退故障の場合は、外部からテストモード信号TMODEを1に設定しても、セレクト端子Sは論理0であり、セレクタSLはシステムクロックSCK側を選択する。しかし、動作試験ではシステムクロックSCKは生成されないので、動作試験では動作不良と検出されうる。一方、セレクト端子Sが論理1の縮退故障の場合は、外部からテストモード信号TMODEを1に設定すると、その通りにセレクト端子Sが1になり、動作試験をパスしてしまうことになる。つまり、セレクト端子Sが論理1の縮退故障は、動作試験によって検出することができない。
【0026】
上記のように、動作試験で論理1に制御されるテストモード信号TMODEが供給されるノードの論理1の縮退故障は、テストモード信号TMODEを動作試験ではない論理0にする必要があり、好ましくない。
【0027】
図3は、第1の実施の形態における集積回路装置の構成図である。図1の集積回路装置と同様に、セレクタSLと、内部回路14と、スキャンチェイン回路16とを有する。そして、セレクタSLの入力端子とテストクロック端子TCKとの間にテスト用信号供給回路20が設けられている。
【0028】
このテスト用信号供給回路20は、アンドゲートANDと、ラッチ回路22とを有し、ラッチ回路22は、リセット信号でラッチ状態が0になり、ゲート端子Gにテストモード信号TMODEの反転信号が供給され、データ端子Dは論理1の電源Vddに接続されている。そして、ラッチ回路22は、リセット信号RSTが論理0(Lレベル)になるとラッチ状態が論理0になり、テストモード信号TMODEが論理0(Lレベル)になったとき、ゲート端子Gが論理1(Hレベル)になり、ラッチ状態が論理1になる。このラッチ状態は出力端子Qから出力される。
【0029】
一方、アンドゲートANDは、ラッチ回路の出力Qが論理0の時は出力が論理0に固定されてテストクロックTCKを通過させず、ラッチ回路の出力Qが論理1の時は出力がテストクロックTCKと同じになり通過させる。
【0030】
したがって、セレクタSLのセレクト端子Sが論理1に縮退している場合は、リセット状態からテストモード信号TMODEが論理0(Lレベル)にされても、ゲート端子Gは論理1にはならずラッチ回路22のラッチ状態はリセット状態を維持する。そのため、ゲートANDの入力A2は論理0(Lレベル)のままとなり、その後の動作試験では、テストクロックTCKがゲートANDを通過せず、セレクタSLの出力端子XからはテストクロックTCKは出力されない。その結果、動作試験では動作不良となり集積回路装置は不良品と判定される。
【0031】
このように、テスト用信号供給回路20は、テストモード信号TMODEが正常に論理0になった場合のみテストクロックTCKをセレクタSLに通過させ、テストモード信号TMODEが正常に論理0にならない場合は通過させない。それにより、セレクタSLのセレクト端子Sの論理1の縮退故障時には、テストクロックTCKが内部回路14とスキャンチェイン回路16に供給されず、動作不良として検出される。よって、セレクト端子Sの論理1の縮退故障を検出することができる。
【0032】
図4は、本実施の形態のテスト用信号供給回路の例を示す図である。図4の例は、図2のセレクタSLに適用した例である。図3と異なるのは、通常動作用信号SS1とテスト用信号TS1がクロック以外の信号であることだけであり、それ以外の構成は図3と同じである。テスト用信号供給回路20は、図3と同様に、ラッチ回路22とアンドゲートANDとを有する。
【0033】
図5は、本実施の形態における集積回路装置の動作試験を示すフローチャート図である。また、図6、図7は、その動作試験の信号波形図である。図6が論理1の縮退故障をしていない場合を、図7が論理1の縮退故障をしている場合をそれぞれ示している。
【0034】
本実施の形態の動作試験では、初期設定サイクルC0を行った後に、シフトサイクルC1とキャプチャサイクルC2とを交互に繰り返す。図6、図7には、最初のシフトサイクルC1とキャプチャサイクルC2のみが示されているが、図5に示すとおり、これらのサイクルC1、C2は交互に繰り返される。
【0035】
図5について、図6を例にして説明する。初期設定サイクルC0では、最初にリセット信号RSTが論理0になり、ラッチ回路22をリセットしてラッチ状態を論理0にする(S1)。これによりラッチ回路22の出力Qは論理0になり、アンドゲートANDの出力は論理0に固定される。このとき、テストモード信号TMODEは論理1でも論理0でもよいが、図6には、実線でTMODE=1が、破線でTMODE=0がそれぞれ示されている。そして、リセット信号RSTは論理0から論理1に戻される(S1)。これでラッチ回路22は、ゲート端子が論理1になるタイミングでデータ端子Dを取り込み可能になる。
【0036】
初期設定サイクルC0では、さらに、テストモード信号TMODEを論理0にした後論理1に戻す(S2)。最初にテストモード信号TMODEが論理1の場合は、図6中の実線にあるとおり、TMODEを論理1、論理0、論理1にする。このとき、セレクタSLのセレクト端子Sが論理1に縮退していなければ、テストモード信号TMODE=0に応答して、ラッチ回路22のゲート端子Gにはテストモード信号TMODEの反転論理が入力され、TMODE=0の反転論理1が入力され、ラッチ回路22のラッチ状態は論理1になり、出力Qは論理1になる。その結果、ゲートANDの入力A2もHレベルになり、テストクロックTCKがセレクタSLに入力可能状態になる。
【0037】
最初にテストモード信号TMODEが論理0の場合は、TMODEを論理0、論理1にする。このとき、リセット信号RSTの論理1に応答して、ラッチ回路22のゲート端子Gにはテストモード信号TMODEの反転論理、TMODE=0の反転論理1が入力され、ラッチ回路22のラッチ状態は論理1になり、出力Qは論理1になる。その結果、ゲートANDの入力A2もHレベルになり、テストクロックTCKがセレクタSLに入力可能状態になる。
【0038】
初期設定サイクルC0では、テストモード信号TMODEの論理0をラッチ回路22が検出できるか否かに応じて、ゲートANDを通過状態または非通過状態のままにする。それにより、その後のシフトサイクルC1とキャプチャサイクルC2とによる動作試験で、セレクト端子Sの論理1の縮退故障による動作不良を検出することができる。また、シフトサイクルC1とキャプチャサイクルC2とによる動作試験では、テストモード信号TMODEを論理1に維持しなければならないが、初期設定サイクルは動作試験の最初に1回のみ行えばよいので、動作試験に悪影響を与えることもない。
【0039】
初期設定サイクル後のシフトサイクルS3(C1)では、テストモード信号TMODE=1のまま、フリップフロップFF1〜FFnがスキャンモードに設定され、テストクロックTCKが供給され、それがセレクタSLの出力Xから内部クロックICKとして供給される。シフトサイクルでは、前述のとおり、スキャンイン端子SinからテストパターンがスキャンインされてフリップフロップFF1〜FFnに設定される。
【0040】
次にキャプチャサイクルS4(C2)では、テストモード信号TMODE=1のまま、フリップフロップFF1〜FFnが非スキャンモードに設定され、内部回路14の所定ノード14inの信号がフリップフロップにキャプチャされる。
【0041】
その後の、シフトサイクルS5(C1)では、フリップフロップFF1〜FFnがスキャンモードに設定され、テストクロックTCKが内部クロックICKとして供給される。このシフトサイクルでは、フリップフロップ内にキャプチャされたデータがスキャンアウト端子Soutに転送されるとともに、スキャンイン端子Sinから次のテストパターンがスキャンインされてフリップフロップFF1〜FFnに設定される。この時のスキャンアウト端子Soutから抽出されたデータが期待値と異なる場合は、動作不良として検出され、一致すれば良品と判定される。
【0042】
その後は、キャプチャサイクルS6とシフトサイクルとがテストパターンの数だけ繰り返される。
【0043】
図7は、セレクト端子Sが論理1に縮退している場合の動作波形図である。図5に示されるように、初期設定サイクルC0では、まずリセット信号RSTが論理0になりラッチ回路22のラッチ状態を論理0にする(S1)。そして、リセット信号RSTを論理1にしたあと、テストモード信号TMODEを論理0にする(S2)。このとき、セレクト端子Sが論理1の縮退故障を起こしている場合は、テストモード信号TMODEを論理0にしても、実際のノードは論理0(Lレベル)にはならない。そのため、ラッチ回路22は、データ端子Dの論理1(Hレベル)を取り込むことができず、ラッチ回路22の出力Qは論理0のままとなる。したがって、アンドゲートANDはテストクロックTCKを通過させることができず、アンドゲートANDの出力は論理0のままとなり、セレクタSLの出力XにはテストクロックTCKが出力されない。
【0044】
その後、シフトサイクルC1とキャプチャサイクルC2とを交互に行う。しかし、テスト用信号供給回路20がテスト用信号であるテストクロックTCKを通過させてセレクタSLに供給することができないので、動作試験の結果は動作不良となり、結果的にセレクト端子の論理1の縮退故障による不良が検出される。
【0045】
図8は、第2の実施の形態における集積回路装置の構成図である。この集積回路装置も、図3の第1の実施の形態と同様に、通常動作用信号であるシステムクロックSCKかテスト用信号であるテストクロックTCKかのいずれかをテストモード信号TMODEに応じて選択するセレクタSLと、内部回路14と、スキャンチェイン回路16とを有する。ただし、第1の実施の形態と異なり、テスト用信号供給回路は設けられていない。その代わりに、セレクタSLのセレクト端子の論理レベルをモニタするための回路30を有する。
【0046】
第2の実施の形態では、セレクタSLが、テストモード信号TMODEが供給されるテストモード信号端子を有しテストモード信号が供給されて動作試験状態にされる試験設定回路に対応する。このテストモード信号端子は、セレクタSLのセレクト端子であり、「1」側の入力端子を選択する状態が動作試験状態に対応する。
【0047】
モニタ回路30は、セレクト端子Sに第1の論理信号(論理0)が供給されたときに当該セレクト端子Sの信号をキャプチャする信号キャプチャ回路を有する。この信号キャプチャ回路は、フリップフロップFFAとインバータ32とで構成される。テストモード信号TMODEが論理0になったときに、インバータ32を介してフリップフロップFFAのクロック端子が論理1になり、フリップフロップFFAがセレクト端子Sの信号を取り込む。もし、セレクト端子Sが論理1に縮退している場合は、テストモード信号TMODEを論理0にしてもセレクト端子Sは論理1のままとなり、インバータ32の出力は論理1にならず、フリップフロップFFAはリセット状態のままとなる。
【0048】
さらに、スキャンチェイン回路16は、第1の実施の形態と同様にフリップフロップFF1〜FFnに加えて、信号キャプチャ回路のフリップフロップFFAの出力QをキャプチャするフリップフロップFFBを有する。このフリップフロップFFBは、スキャンチェイン回路16内のフリップフロップFF3、FFnの間に設けられている。そして、動作試験でのキャプチャサイクルで、フリップフロップFFAにキャプチャされたセレクト端子Sの論理信号が、スキャンチェイン回路16のフリップフロップFFBにキャプチャされ、その後のスキャンサイクルで、スキャンアウト端子Soutから出力される。このスキャンアウトされたセレクト端子Sの論理信号をチェックすることで、セレクト端子Sが論理1に縮退しているか否かを検出することができる。
【0049】
この信号キャプチャ回路によれば、セレクト端子Sが論理0に縮退している場合は、テストモード信号TMODEを論理0にしたとき、フリップフロップFFAが論理0を取り込む。このキャプチャした論理信号はリセット状態と同じであるが、スキャンアウト動作によりキャプチャした論理信号を検出することができる。
【0050】
図9は、第2の実施の形態における集積回路装置の動作試験のフローチャート図である。また、図10は、その動作試験の信号波形図である。動作試験では、まず、テストモード信号TMODEが論理1にされ、リセット信号RSTが論理0になりすべてのフリップフロップのラッチ状態が論理0にリセットされる。そして、シフトサイクルC1では、テストクロックTCKが内部クロックICKとして供給され、スキャンチェイン回路16がスキャンイン端子Sinからテストパターンをシフトする。
【0051】
次に、キャプチャサイクルC2では、最初に、テストモード信号TMODEを一旦論理1から論理0にし、信号キャプチャ回路であるフリップフロップFFAが、セレクト端子Sの論理信号をキャプチャする(S20)。図10に示されるとおり、テストモード信号TMODEが論理0(Lレベル)になると、フリップフロップFFAのデータ端子Dも論理0になり、インバータ32の反転動作によりフリップフロップFFAのクロック端子FFA/CKが論理1になり、フリップフロップFFAがセレクト端子Sの論理信号をキャプチャする。セレクト端子Sが論理1に縮退していなければ、フリップフロップFFAはセレクト端子Sの論理0をキャプチャする。一方、セレクト端子Sが論理1に縮退していると、フリップフロップFFAのクロック端子FFA/CKは論理0のままであり、フリップフロップFFAはリセット状態の論理0を維持する。
【0052】
そして、テストモード信号TMODEを論理1に戻して、動作試験を再開する(S21)。その後は、通常のキャプチャサイクルC2が行われる。このキャプチャサイクルで、テストクロックTCKに同期して、フリップフロップFFAの出力端子Qの信号がスキャンチェイン回路16内のフリップフロップFFBにキャプチャされる。また、内部回路14内の所定のノードの信号も、他のフリップフロップにキャプチャされる。
【0053】
次のシフトサイクルC1では、スキャンチェイン回路16内のフリップフロップがスキャンモードに設定され、テストクロックTCKに同期して、キャプチャサイクルでキャプチャされた信号が、スキャンチェイン回路16によりスキャンアウト端子Soutにスキャンアウトされる。このスキャンアウトされた信号から、セレクト端子Sのキャプチャされた信号が検出されて、論理1の縮退故障か否かが検出される。
【0054】
第2の実施の形態においても、セレクト端子Sが論理0に縮退故障していることは、セレクタSLがテストクロックTCKを出力しないため、動作試験の結果が動作不良となることで検出される。
【0055】
図9に示されるテストモード信号TMODE=0にしてセレクト端子Sの信号をキャプチャする動作は、動作試験中の複数回のキャプチャサイクルC2のうちいずれか1回だけ行えばよい。最初のシフトサイクルS11の前にセレクト端子Sの信号をキャプチャする動作を有するキャプチャサイクルを実行してもよい。ただし、この場合のキャプチャサイクルとそれに続くシフトサイクルは、セレクト端子Sの論理信号をチェックするだけになり、通常の動作試験に追加される工程になる。
【0056】
図11は、第2の実施の形態での動作試験の信号波形図である。図11には、セレクタSLの入力端子0側の信号と、セレクタSLの出力端子Xの信号とが示されている。動作試験中は、PLL回路が停止しシステムクロックSCKは停止状態にある。ただし、システムクロックSCKが論理1の状態か論理0の状態かは予測できない。
【0057】
そのため、キャプチャサイクルC2において、テストモード信号TMODEを論理0にしたことに応答して、セレクタSLの出力端子XにシステムクロックSCKの論理1が出力される場合がある。その結果、テストクロックTCKは論理0のままでもセレクタSLの出力Xが論理1になり、内部クロックICKが論理1になり、スキャンチェイン回路16内のフリップフロップFF1〜FFnが内部クロックICKの論理1に応答してキャプチャ動作をおこなってしまう。そして、その後テストモード信号TMODEを論理1にした後のキャプチャ動作でも、テストクロックTCKに応答して、再度キャプチャ動作が発生する。このような2重のキャプチャ動作により、内部回路14からキャプチャすべき信号の破壊を招くことになる。
【0058】
結局、キャプチャサイクルC2では、セレクタSLのセレクト端子Sの論理信号のみが正常にスキャンアウトされるだけになる。つまり、キャプチャサイクルC2は、セレクト端子Sの抽出のみしかできず、内部回路のテストパターンに対する動作結果を抽出することはできない。
【0059】
この点において、第1の実施の形態では、上記のような不測の事態を回避することができる。また、第1の実施の形態では、動作試験の途中でテストモード信号TMODEを一旦論理0にする必要はない。
【0060】
図12は、第2の実施の形態における別の集積回路装置の構成図である。この集積回路装置は、テストモード信号TMODEにより動作試験状態にされる試験設定回路として、内部信号S1を通過させるラッチ回路Lxを有する。それ以外のスキャンチェイン回路16と信号キャプチャ回路30は、図8と同じである。ラッチ回路Lxは、データ端子Dに内部信号S1が供給され出力端子Qからその内部信号S1が出力される。また、ゲート端子Gにはテストモード信号TMODEが供給され、リセット端子Rにはリセット信号RSTが供給される。そして、動作試験では、テストモード信号TMODEが論理1にされ、ラッチ回路Lxは内部信号S1をデータ端子から取り込み出力端子Qから出力する通過状態になる。
【0061】
このように、外部からのテストモード信号TMODEの論理1によりラッチ回路Lxを通過状態にする構成でも、テストモード信号端子(ラッチ回路のゲート端子G)の論理1の縮退故障を信号キャプチャ回路30により検出することができる。
【0062】
図13は、第2の実施の形態における別の集積回路装置の構成図である。この集積回路装置は、テストモード信号TMODEにより動作試験状態にされる試験設定回路として、ゲーテットクロック回路GCxを有する。ゲーテットクロック回路GCxは、イネーブル端子ENが論理1のときにクロック入力端子Cinのクロックをクロック出力端子Coutに出力する回路である。そして、この例では、外部からのテストモード信号TMODEが論理1にされると、内部クロックICKがゲーテットクロック回路GCxから出力され、出力側にある回路群に内部クロックICKを供給する。これにより動作試験が行われる。
【0063】
このように、外部からのテストモード信号TMODEの論理1によりゲーテットクロック回路GCxを通過状態にする構成でも、テストモード信号端子(ゲーテットクロック回路のイネーブル端子EN)の論理1の縮退故障を信号キャプチャ回路30により検出することができる。
【0064】
図14は、第2の実施の形態における別の集積回路装置の構成図である。この集積回路装置は、テストモード信号TMODEにより動作試験状態にされる試験設定回路として、内部のクリア・プリセット信号C/Pか外部からのテスト用クリア・プリセット信号TC/Pかのいずれかを外部からのテストモード信号TMODEに基づいて選択するセレクタSLxを有する。通常動作では、フリップフロップFFxはクリア・プリセット信号C/PをセレクタSLxを介してフリップフロップFFyに供給する。一方、動作試験のときは、テストモード信号TMODEが論理1にされ、外部からのテスト用クリア・プリセット信号TC/PがフリップフロップFFyに供給される。外部から任意のクリア・プリセット信号を与えることで動作試験を行う。
【0065】
このように、外部からのテストモード信号TMODEの論理1によりセレクタ回路SLxをテスト用クリア・プリセット信号TC/Pを選択する状態にする構成でも、テストモード信号端子(セレクタSLxのセレクト信号端子S)の論理1の縮退故障を信号キャプチャ回路30により検出することができる。
【0066】
以上の通り、本実施の形態によれば、通常動作用信号とテスト用信号とをテストモード信号により選択するセレクタを有する集積回路において、セレクタのセレクト端子の縮退故障による動作不良を適切に検出することができる。
【0067】
以上の実施の形態をまとめると、次の付記のとおりである。
【0068】
(付記1)
通常動作用信号を供給されて通常動作を行う被試験回路と、
テスト用信号を供給されて動作試験を行う試験回路と、
前記通常動作用信号とテスト用信号とがそれぞれ供給される第1、第2の入力端子と、テストモード信号が供給されるセレクト端子と、セレクト端子の信号に応じて前記第1または第2の入力端子の信号を出力する出力端子とを有するセレクタと、
前記テスト用信号の入力端子と前記第2の入力端子との間に設けられたゲートと、前記テストモード信号の遷移を検出したときに前記ゲートを通過状態にし検出されないときは非通過状態にするテストモード信号検出回路とを含むテスト用信号供給回路とを有する集積回路装置。
【0069】
(付記2)
付記1において、
前記通常動作用信号は通常動作用クロックであり、前記テスト用信号はテスト用クロックである集積回路装置。
【0070】
(付記3)
付記2において、
前記試験回路は、複数のフリップフロップがチェイン状に接続され、スキャンクロックに応答して各フリップフロップの保持データを転送するシフトモードと、各フリップフロップに前記被試験回路の所定のノードの信号をキャプチャするキャプチャモードとを有するスキャンチェイン回路を有し、
前記スキャンチェイン回路がシフトモードの場合に、前記セレクタで選択されたテスト用クロックが、前記スキャンチェイン回路の各フリップフロップのクロック端子に供給される集積回路装置。
【0071】
(付記4)
付記1乃至3のいずれかにおいて、
前記テスト用信号供給回路は、前記テストモード信号の遷移に応答して、リセット状態と逆の論理信号をラッチするラッチ回路を有し、当該ラッチ回路の出力に応じて前記ゲートが前記テスト用信号を通過状態または非通過状態のいずれかになる集積回路装置。
【0072】
(付記5)
通常動作用信号を供給されて通常動作を行う被試験回路と、
テストモード信号が供給されるテストモード信号端子を有し前記テストモード信号が供給されて動作試験状態にされる試験設定回路と、
前記テストモード信号端子に第1の論理信号が供給されたときに当該テストモード信号端子の信号をキャプチャする信号キャプチャ回路と、
複数のフリップフロップがチェイン状に接続され、スキャンクロックに応答して各フリップフロップの保持データを転送するシフトモードと、前記被試験回路の所定のノードの信号を各フリップフロップにキャプチャするキャプチャモードとを有するスキャンチェイン回路とを有し、
前記スキャンチェイン回路は、前記キャプチャモードで前記信号キャプチャ回路のキャプチャ信号をキャプチャする第1のキャプチャ用フリップフロップを有する集積回路装置。
【0073】
(付記6)
付記5において、
前記試験設定回路は、前記通常動作用信号とテスト用信号とがそれぞれ供給される第1、第2の入力端子と、テストモード信号が供給されるセレクト端子と、セレクト端子の信号に応じて前記第1または第2の入力端子の信号を出力する出力端子とを有するセレクタを有し、
前記セレクト端子が前記テストモード信号端子として前記信号キャプチャ回路によりキャプチャされる集積回路装置。
【0074】
(付記7)
付記6において、
前記通常動作用信号は通常動作用クロックであり、前記テスト用信号はテスト用クロックである集積回路装置。
【0075】
(付記8)
付記5において、
前記信号キャプチャ回路は、前記テストモード信号端子に接続されたデータ端子と前記テストモード信号端子にインバータを介して接続されたクロック端子とを有する第2のキャプチャ用フリップフロップを有し、
前記スキャンチェイン回路内の第1のキャプチャ用フリップフロップは、前記第2のキャプチャ用フリップフロップがキャプチャした信号をキャプチャする集積回路装置。
【符号の説明】
【0076】
14:内部回路、通常回路 16:スキャンチェイン回路、試験回路
20:テスト用信号供給回路 SL:セレクタ回路
SCK:通常動作用クロック TCK:テスト動作用クロック
TMODE:テストモード信号 AND:ゲート
22:ラッチ回路
【技術分野】
【0001】
本発明は、集積回路装置に関する。
【背景技術】
【0002】
集積回路装置の動作試験では、複数のテストパターンを入力し、内部回路をクロックに同期して所定のサイクル動作させ、そのときの出力パターンが期待値パターンと一致するか否かを検証する。
【0003】
また、別の動作試験として、集積回路装置内に内部回路の所定の設定ノードにテストパターンを設定し、クロックに同期して所定サイクル動作させ、その時の所定の監視ノードに形成される出力パターンが、期待値パターンと一致するか否かを検証する。この動作試験を行うために、複数のフリップフロップをチェイン状に接続したスキャンチェイン回路が集積回路装置の内部に設けられる。動作試験では、まず、スキャンチェイン回路をシフトモードに設定してテストパターンをスキャンチェイン回路内の各フリップフロップに転送し、各フリップフロップの出力が内部の被試験回路の設定ノードに設定される。そして、スキャンチェイン回路をキャプチャモードに設定して被試験回路の監視ノードの信号を各フリップフロップに取り込み、その後、シフトモードに設定して各フリップフロップに取り込まれた監視ノードの信号を転送し、得られた監視ノードの信号が期待値パターンと一致するか否かを検証する。
【0004】
上記の動作試験を行うために、集積回路装置内には、テストモード信号に応じて動作試験状態に設定される試験設定回路が設けられる。たとえば、試験設定回路は、通常動作用信号とテスト用信号とをテストモード信号に応じて選択するセレクタなどである。そして、動作試験の時に、外部の試験装置からまたは内部の自己試験回路からのテストモード信号に応じて、セレクタがテスト用信号を選択する状態に設定され、テスト用信号が内部回路に供給される。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開2008−292173号公報
【特許文献2】特開2000−216344号公報
【特許文献3】特開平07−311245号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
集積回路装置内において、配線短絡故障などにより特定のノードがHレベルの論理「0」またはLレベルの論理「1」に縮退(Stuck at 0 or 1)する故障モードがある。動作試験では、この縮退故障ノードが存在している場合に、動作試験ではテスト不良となったり、出力パターンが期待値パターンと不一致になるなどで検出できるようにしなければならない。
【0007】
しかしながら、前述のセレクタの入力を選択するテストモード信号が供給されるセレクト端子の縮退状態を検出することは容易ではない。たとえば、テストモード信号をテストモードを示す論理「1」に設定してセレクタがテスト用信号を選択するようにした場合、セレクト端子が論理「0」に縮退している場合は、セレクタがテスト用信号を選択することができずテスト不良が検出される。これにより、セレクト端子の論理「0」縮退を検出することができる。しかし、セレクト端子が論理「1」に縮退している場合は、テストモード信号によらずセレクタがテスト用信号を選択し、テスト不良にはならず検出できない。
【0008】
セレクト端子がいずれかの論理に縮退していると、通常動作を行うことができず、動作試験では不良品として検出される必要がある。
【0009】
そこで、本発明の目的は、内部のノードの縮退故障による不良を検出できる集積回路装置を提供することにある。
【課題を解決するための手段】
【0010】
集積回路の第1の側面は、通常動作用信号を供給されて通常動作を行う被試験回路と、テスト用信号を供給されて動作試験を行う試験回路と、前記通常動作用信号とテスト用信号とがそれぞれ供給される第1、第2の入力端子と、テストモード信号が供給されるセレクト端子と、セレクト端子の信号に応じて前記第1または第2の入力端子の信号を出力する出力端子とを有するセレクタと、前記テスト用信号の入力端子と前記第2の入力端子との間に設けられたゲートと、前記テストモード信号の遷移を検出したときに前記ゲートを通過状態にし検出されないときは非通過状態にするテストモード信号検出回路とを含むテスト用信号供給回路とを有する。
【発明の効果】
【0011】
第1の側面によれば、テストモード信号端子が縮退故障している場合にテスト用信号が内部に供給されず動作不良として検出される。
【図面の簡単な説明】
【0012】
【図1】本実施の形態が適用される集積回路装置の構成図である。
【図2】本実施の形態が適用されるセレクタの構成図である。
【図3】第1の実施の形態における集積回路装置の構成図である。
【図4】本実施の形態のテスト用信号供給回路の例を示す図である。
【図5】本実施の形態における集積回路装置の動作試験を示すフローチャート図である。
【図6】本実施の形態における集積回路装置の動作試験の信号波形図である。
【図7】本実施の形態における集積回路装置の動作試験の信号波形図である。
【図8】第2の実施の形態における集積回路装置の構成図である。
【図9】第2の実施の形態における集積回路装置の動作試験のフローチャート図である。
【図10】第2の実施の形態における集積回路装置の動作試験の信号波形図である。
【図11】第2の実施の形態における集積回路装置の動作試験の信号波形図である。
【図12】第2の実施の形態における別の集積回路装置の構成図である。
【図13】第2の実施の形態における別の集積回路装置の構成図である。
【図14】第2の実施の形態における別の集積回路装置の構成図である。
【発明を実施するための形態】
【0013】
図1は、本実施の形態が適用される集積回路装置の構成図である。集積回路装置は、通常動作を行う内部回路14と、内部回路の動作試験を行う試験回路16とを有する。内部回路14が被試験回路であり、試験回路16は、複数のフリップフロップFF1〜FFnをチェイン上に接続したスキャンチェイン回路である。これらのフリップフロップの全てまたは一部は、内部回路14の一部でもある。
【0014】
さらに、集積回路装置はセレクタSLを有し、セレクタSLは、テストモード信号TMODEがセレクト端子Sに入力され、そのセレクト端子Sに応じて、通常動作で使用されるシステムクロックSCK(S=0の場合)か、動作試験で使用されるテストクロックTCK(S=1の場合)かのいずれかを内部クロックICKとして出力する。内部クロックICKは、スキャンチェイン回路16内のフリップフロップFF1〜FFnのクロック入力端子CKinに供給されるとともに、内部回路14にも供給される。
【0015】
通常動作では、システムクロックSCKがPLL回路とフリップフロップ12とインバータ10とで生成され、テストモード信号TMODE=0に基づいてセレクタSLがこのシステムクロックSCKを選択し、内部クロックICKとして出力する。PLL回路が生成するクロックに同期してフリップフロップ12がシステムクロックSCKを生成する。そして、内部クロックICKが内部回路14とフリップフロップFF1〜FFnに供給される。このシステムクロックSCKが通常動作用信号に対応する。
【0016】
一方、動作試験では、テストモード信号TMODE=1に基づいてセレクタSLがテストクロックTCKを選択し、内部クロックICKとして出力する。このテストクロックTCKがテスト用信号に対応する。
【0017】
フリップフロップFF1〜FFnは、入力端子としてデータ端子Dとスキャンイン端子SIとを有し、さらに、出力端子Qとクロック入力端子CKinと、図示しないスキャンモード端子SMとを有する。スキャンモード端子に入力されるスキャンモード信号SMがスキャンモードの場合は、スキャンイン端子SIが入力端子として動作し、データ端子Dには入力されない。一方、スキャンモード信号SMが非スキャンモードの場合は、データ端子Dが入力端子として動作し、スキャンイン端子SIには入力されない。さらに、フリップフロップはリセット端子Rを有し、リセット信号RSTに応答して内部のデータを論理0にリセットする。
【0018】
通常動作時または動作試験時のキャプチャモードでは、内部回路14内の所定のノード14outがクロックICKに同期してフリップフロップFF1〜FFnのデータ端子Dに入力される。すなわち、内部クロックICKに同期して、内部回路14内の所定のノード14outの信号がスキャンチェイン回路16内のフリップフロップFF1〜FFnにキャプチャされる。
【0019】
一方、動作試験時のスキャンモードでは、スキャンイン動作の場合、スキャンイン入力端子Sinの信号がスキャンイン端子SIと出力端子Qとでチェイン状に接続されたフリップフロップFF1〜FFn内に内部クロックICKに同期して転送される。また、スキャンモードのスキャンアウト動作では、フリップフロップFF1〜FFnにキャプチャされているデータが、内部クロックICKに同期して転送され、スキャンアウト端子Soutから出力される。
【0020】
これにより、動作試験では、フリップフロップFF1〜FFnをスキャンモードにして、複数データの組み合わせからなるテストパターンをスキャンイン動作で複数のフリップフロップFF1〜FFnに設定し、それら設定したテストパターンを出力端子Qから内部回路14のノード14inに設定する。そして、フリップフロップを非スキャンモードにして、内部クロックICKに同期して内部回路14を動作させる。また、内部クロックICKに同期して内部回路のノード14outがフリップフロップFF1〜FFnにキャプチャされる。再度、フリップフロップをスキャンモードにして、キャプチャした内部回路内のノードのデータをスキャンアウト動作でスキャンアウト端子から抽出する。
【0021】
このように、動作試験では、スキャンモードで、スキャンインによるテストパターンの内部回路への設定と、スキャンアウトによる内部回路のノードからキャプチャしたデータの抽出とが行われ、キャプチャモードで、内部回路のノード14outのデータがフリップフロップのデータ端子Dからキャプチャされる。なお、動作試験では、外部から、または、内蔵されているテスト回路(DFT(Design for Test)回路)から、フリップフロップFF1〜FFnへのリセット信号RSTやシフトモード信号SMなどが供給される。また、テストクロックTCKは外部から供給される。
【0022】
図2は、本実施の形態が適用されるセレクタの構成図である。セレクタSLは、第1の入力端子に通常動作用信号SS1を、第2の入力端子にテスト用信号TS1をそれぞれ入力し、セレクト端子Sに供給されるテストモード信号TMODEに応じて、いずれかの入力を選択し、出力端子Xから出力する。通常動作用信号SS1は、たとえば、上記のようにシステムクロックである。また、テスト用信号TS1は、たとえば、上記のようにテスト用クロックである。
【0023】
集積回路装置内には、図2のセレクタが複数箇所に設けられている。そして、テストモード信号TMODEにより論理が固定される箇所は、上記のセレクタSLに加えて、複数の箇所に及ぶ。
【0024】
図1において、内部回路のノードが論理1に固定されている場合(スタックアト1故障、1縮退故障)、論理0に固定されている場合(スタックアト0故障、0縮退故障)に、動作試験で不良と判定されることが求められている。このような縮退故障を検出できるテストパターンを設定して動作試験をすることで、縮退故障を有する集積回路装置は動作不良として検出される。
【0025】
一方、動作試験は、前述のとおり、LSI外部のテストモード端子TMODEからテストモード信号を「1」にして行われる。この場合、セレクタSLのセレクト端子Sが縮退故障になっている場合に動作不良として検出されることが必要である。セレクト端子Sが論理0の縮退故障の場合は、外部からテストモード信号TMODEを1に設定しても、セレクト端子Sは論理0であり、セレクタSLはシステムクロックSCK側を選択する。しかし、動作試験ではシステムクロックSCKは生成されないので、動作試験では動作不良と検出されうる。一方、セレクト端子Sが論理1の縮退故障の場合は、外部からテストモード信号TMODEを1に設定すると、その通りにセレクト端子Sが1になり、動作試験をパスしてしまうことになる。つまり、セレクト端子Sが論理1の縮退故障は、動作試験によって検出することができない。
【0026】
上記のように、動作試験で論理1に制御されるテストモード信号TMODEが供給されるノードの論理1の縮退故障は、テストモード信号TMODEを動作試験ではない論理0にする必要があり、好ましくない。
【0027】
図3は、第1の実施の形態における集積回路装置の構成図である。図1の集積回路装置と同様に、セレクタSLと、内部回路14と、スキャンチェイン回路16とを有する。そして、セレクタSLの入力端子とテストクロック端子TCKとの間にテスト用信号供給回路20が設けられている。
【0028】
このテスト用信号供給回路20は、アンドゲートANDと、ラッチ回路22とを有し、ラッチ回路22は、リセット信号でラッチ状態が0になり、ゲート端子Gにテストモード信号TMODEの反転信号が供給され、データ端子Dは論理1の電源Vddに接続されている。そして、ラッチ回路22は、リセット信号RSTが論理0(Lレベル)になるとラッチ状態が論理0になり、テストモード信号TMODEが論理0(Lレベル)になったとき、ゲート端子Gが論理1(Hレベル)になり、ラッチ状態が論理1になる。このラッチ状態は出力端子Qから出力される。
【0029】
一方、アンドゲートANDは、ラッチ回路の出力Qが論理0の時は出力が論理0に固定されてテストクロックTCKを通過させず、ラッチ回路の出力Qが論理1の時は出力がテストクロックTCKと同じになり通過させる。
【0030】
したがって、セレクタSLのセレクト端子Sが論理1に縮退している場合は、リセット状態からテストモード信号TMODEが論理0(Lレベル)にされても、ゲート端子Gは論理1にはならずラッチ回路22のラッチ状態はリセット状態を維持する。そのため、ゲートANDの入力A2は論理0(Lレベル)のままとなり、その後の動作試験では、テストクロックTCKがゲートANDを通過せず、セレクタSLの出力端子XからはテストクロックTCKは出力されない。その結果、動作試験では動作不良となり集積回路装置は不良品と判定される。
【0031】
このように、テスト用信号供給回路20は、テストモード信号TMODEが正常に論理0になった場合のみテストクロックTCKをセレクタSLに通過させ、テストモード信号TMODEが正常に論理0にならない場合は通過させない。それにより、セレクタSLのセレクト端子Sの論理1の縮退故障時には、テストクロックTCKが内部回路14とスキャンチェイン回路16に供給されず、動作不良として検出される。よって、セレクト端子Sの論理1の縮退故障を検出することができる。
【0032】
図4は、本実施の形態のテスト用信号供給回路の例を示す図である。図4の例は、図2のセレクタSLに適用した例である。図3と異なるのは、通常動作用信号SS1とテスト用信号TS1がクロック以外の信号であることだけであり、それ以外の構成は図3と同じである。テスト用信号供給回路20は、図3と同様に、ラッチ回路22とアンドゲートANDとを有する。
【0033】
図5は、本実施の形態における集積回路装置の動作試験を示すフローチャート図である。また、図6、図7は、その動作試験の信号波形図である。図6が論理1の縮退故障をしていない場合を、図7が論理1の縮退故障をしている場合をそれぞれ示している。
【0034】
本実施の形態の動作試験では、初期設定サイクルC0を行った後に、シフトサイクルC1とキャプチャサイクルC2とを交互に繰り返す。図6、図7には、最初のシフトサイクルC1とキャプチャサイクルC2のみが示されているが、図5に示すとおり、これらのサイクルC1、C2は交互に繰り返される。
【0035】
図5について、図6を例にして説明する。初期設定サイクルC0では、最初にリセット信号RSTが論理0になり、ラッチ回路22をリセットしてラッチ状態を論理0にする(S1)。これによりラッチ回路22の出力Qは論理0になり、アンドゲートANDの出力は論理0に固定される。このとき、テストモード信号TMODEは論理1でも論理0でもよいが、図6には、実線でTMODE=1が、破線でTMODE=0がそれぞれ示されている。そして、リセット信号RSTは論理0から論理1に戻される(S1)。これでラッチ回路22は、ゲート端子が論理1になるタイミングでデータ端子Dを取り込み可能になる。
【0036】
初期設定サイクルC0では、さらに、テストモード信号TMODEを論理0にした後論理1に戻す(S2)。最初にテストモード信号TMODEが論理1の場合は、図6中の実線にあるとおり、TMODEを論理1、論理0、論理1にする。このとき、セレクタSLのセレクト端子Sが論理1に縮退していなければ、テストモード信号TMODE=0に応答して、ラッチ回路22のゲート端子Gにはテストモード信号TMODEの反転論理が入力され、TMODE=0の反転論理1が入力され、ラッチ回路22のラッチ状態は論理1になり、出力Qは論理1になる。その結果、ゲートANDの入力A2もHレベルになり、テストクロックTCKがセレクタSLに入力可能状態になる。
【0037】
最初にテストモード信号TMODEが論理0の場合は、TMODEを論理0、論理1にする。このとき、リセット信号RSTの論理1に応答して、ラッチ回路22のゲート端子Gにはテストモード信号TMODEの反転論理、TMODE=0の反転論理1が入力され、ラッチ回路22のラッチ状態は論理1になり、出力Qは論理1になる。その結果、ゲートANDの入力A2もHレベルになり、テストクロックTCKがセレクタSLに入力可能状態になる。
【0038】
初期設定サイクルC0では、テストモード信号TMODEの論理0をラッチ回路22が検出できるか否かに応じて、ゲートANDを通過状態または非通過状態のままにする。それにより、その後のシフトサイクルC1とキャプチャサイクルC2とによる動作試験で、セレクト端子Sの論理1の縮退故障による動作不良を検出することができる。また、シフトサイクルC1とキャプチャサイクルC2とによる動作試験では、テストモード信号TMODEを論理1に維持しなければならないが、初期設定サイクルは動作試験の最初に1回のみ行えばよいので、動作試験に悪影響を与えることもない。
【0039】
初期設定サイクル後のシフトサイクルS3(C1)では、テストモード信号TMODE=1のまま、フリップフロップFF1〜FFnがスキャンモードに設定され、テストクロックTCKが供給され、それがセレクタSLの出力Xから内部クロックICKとして供給される。シフトサイクルでは、前述のとおり、スキャンイン端子SinからテストパターンがスキャンインされてフリップフロップFF1〜FFnに設定される。
【0040】
次にキャプチャサイクルS4(C2)では、テストモード信号TMODE=1のまま、フリップフロップFF1〜FFnが非スキャンモードに設定され、内部回路14の所定ノード14inの信号がフリップフロップにキャプチャされる。
【0041】
その後の、シフトサイクルS5(C1)では、フリップフロップFF1〜FFnがスキャンモードに設定され、テストクロックTCKが内部クロックICKとして供給される。このシフトサイクルでは、フリップフロップ内にキャプチャされたデータがスキャンアウト端子Soutに転送されるとともに、スキャンイン端子Sinから次のテストパターンがスキャンインされてフリップフロップFF1〜FFnに設定される。この時のスキャンアウト端子Soutから抽出されたデータが期待値と異なる場合は、動作不良として検出され、一致すれば良品と判定される。
【0042】
その後は、キャプチャサイクルS6とシフトサイクルとがテストパターンの数だけ繰り返される。
【0043】
図7は、セレクト端子Sが論理1に縮退している場合の動作波形図である。図5に示されるように、初期設定サイクルC0では、まずリセット信号RSTが論理0になりラッチ回路22のラッチ状態を論理0にする(S1)。そして、リセット信号RSTを論理1にしたあと、テストモード信号TMODEを論理0にする(S2)。このとき、セレクト端子Sが論理1の縮退故障を起こしている場合は、テストモード信号TMODEを論理0にしても、実際のノードは論理0(Lレベル)にはならない。そのため、ラッチ回路22は、データ端子Dの論理1(Hレベル)を取り込むことができず、ラッチ回路22の出力Qは論理0のままとなる。したがって、アンドゲートANDはテストクロックTCKを通過させることができず、アンドゲートANDの出力は論理0のままとなり、セレクタSLの出力XにはテストクロックTCKが出力されない。
【0044】
その後、シフトサイクルC1とキャプチャサイクルC2とを交互に行う。しかし、テスト用信号供給回路20がテスト用信号であるテストクロックTCKを通過させてセレクタSLに供給することができないので、動作試験の結果は動作不良となり、結果的にセレクト端子の論理1の縮退故障による不良が検出される。
【0045】
図8は、第2の実施の形態における集積回路装置の構成図である。この集積回路装置も、図3の第1の実施の形態と同様に、通常動作用信号であるシステムクロックSCKかテスト用信号であるテストクロックTCKかのいずれかをテストモード信号TMODEに応じて選択するセレクタSLと、内部回路14と、スキャンチェイン回路16とを有する。ただし、第1の実施の形態と異なり、テスト用信号供給回路は設けられていない。その代わりに、セレクタSLのセレクト端子の論理レベルをモニタするための回路30を有する。
【0046】
第2の実施の形態では、セレクタSLが、テストモード信号TMODEが供給されるテストモード信号端子を有しテストモード信号が供給されて動作試験状態にされる試験設定回路に対応する。このテストモード信号端子は、セレクタSLのセレクト端子であり、「1」側の入力端子を選択する状態が動作試験状態に対応する。
【0047】
モニタ回路30は、セレクト端子Sに第1の論理信号(論理0)が供給されたときに当該セレクト端子Sの信号をキャプチャする信号キャプチャ回路を有する。この信号キャプチャ回路は、フリップフロップFFAとインバータ32とで構成される。テストモード信号TMODEが論理0になったときに、インバータ32を介してフリップフロップFFAのクロック端子が論理1になり、フリップフロップFFAがセレクト端子Sの信号を取り込む。もし、セレクト端子Sが論理1に縮退している場合は、テストモード信号TMODEを論理0にしてもセレクト端子Sは論理1のままとなり、インバータ32の出力は論理1にならず、フリップフロップFFAはリセット状態のままとなる。
【0048】
さらに、スキャンチェイン回路16は、第1の実施の形態と同様にフリップフロップFF1〜FFnに加えて、信号キャプチャ回路のフリップフロップFFAの出力QをキャプチャするフリップフロップFFBを有する。このフリップフロップFFBは、スキャンチェイン回路16内のフリップフロップFF3、FFnの間に設けられている。そして、動作試験でのキャプチャサイクルで、フリップフロップFFAにキャプチャされたセレクト端子Sの論理信号が、スキャンチェイン回路16のフリップフロップFFBにキャプチャされ、その後のスキャンサイクルで、スキャンアウト端子Soutから出力される。このスキャンアウトされたセレクト端子Sの論理信号をチェックすることで、セレクト端子Sが論理1に縮退しているか否かを検出することができる。
【0049】
この信号キャプチャ回路によれば、セレクト端子Sが論理0に縮退している場合は、テストモード信号TMODEを論理0にしたとき、フリップフロップFFAが論理0を取り込む。このキャプチャした論理信号はリセット状態と同じであるが、スキャンアウト動作によりキャプチャした論理信号を検出することができる。
【0050】
図9は、第2の実施の形態における集積回路装置の動作試験のフローチャート図である。また、図10は、その動作試験の信号波形図である。動作試験では、まず、テストモード信号TMODEが論理1にされ、リセット信号RSTが論理0になりすべてのフリップフロップのラッチ状態が論理0にリセットされる。そして、シフトサイクルC1では、テストクロックTCKが内部クロックICKとして供給され、スキャンチェイン回路16がスキャンイン端子Sinからテストパターンをシフトする。
【0051】
次に、キャプチャサイクルC2では、最初に、テストモード信号TMODEを一旦論理1から論理0にし、信号キャプチャ回路であるフリップフロップFFAが、セレクト端子Sの論理信号をキャプチャする(S20)。図10に示されるとおり、テストモード信号TMODEが論理0(Lレベル)になると、フリップフロップFFAのデータ端子Dも論理0になり、インバータ32の反転動作によりフリップフロップFFAのクロック端子FFA/CKが論理1になり、フリップフロップFFAがセレクト端子Sの論理信号をキャプチャする。セレクト端子Sが論理1に縮退していなければ、フリップフロップFFAはセレクト端子Sの論理0をキャプチャする。一方、セレクト端子Sが論理1に縮退していると、フリップフロップFFAのクロック端子FFA/CKは論理0のままであり、フリップフロップFFAはリセット状態の論理0を維持する。
【0052】
そして、テストモード信号TMODEを論理1に戻して、動作試験を再開する(S21)。その後は、通常のキャプチャサイクルC2が行われる。このキャプチャサイクルで、テストクロックTCKに同期して、フリップフロップFFAの出力端子Qの信号がスキャンチェイン回路16内のフリップフロップFFBにキャプチャされる。また、内部回路14内の所定のノードの信号も、他のフリップフロップにキャプチャされる。
【0053】
次のシフトサイクルC1では、スキャンチェイン回路16内のフリップフロップがスキャンモードに設定され、テストクロックTCKに同期して、キャプチャサイクルでキャプチャされた信号が、スキャンチェイン回路16によりスキャンアウト端子Soutにスキャンアウトされる。このスキャンアウトされた信号から、セレクト端子Sのキャプチャされた信号が検出されて、論理1の縮退故障か否かが検出される。
【0054】
第2の実施の形態においても、セレクト端子Sが論理0に縮退故障していることは、セレクタSLがテストクロックTCKを出力しないため、動作試験の結果が動作不良となることで検出される。
【0055】
図9に示されるテストモード信号TMODE=0にしてセレクト端子Sの信号をキャプチャする動作は、動作試験中の複数回のキャプチャサイクルC2のうちいずれか1回だけ行えばよい。最初のシフトサイクルS11の前にセレクト端子Sの信号をキャプチャする動作を有するキャプチャサイクルを実行してもよい。ただし、この場合のキャプチャサイクルとそれに続くシフトサイクルは、セレクト端子Sの論理信号をチェックするだけになり、通常の動作試験に追加される工程になる。
【0056】
図11は、第2の実施の形態での動作試験の信号波形図である。図11には、セレクタSLの入力端子0側の信号と、セレクタSLの出力端子Xの信号とが示されている。動作試験中は、PLL回路が停止しシステムクロックSCKは停止状態にある。ただし、システムクロックSCKが論理1の状態か論理0の状態かは予測できない。
【0057】
そのため、キャプチャサイクルC2において、テストモード信号TMODEを論理0にしたことに応答して、セレクタSLの出力端子XにシステムクロックSCKの論理1が出力される場合がある。その結果、テストクロックTCKは論理0のままでもセレクタSLの出力Xが論理1になり、内部クロックICKが論理1になり、スキャンチェイン回路16内のフリップフロップFF1〜FFnが内部クロックICKの論理1に応答してキャプチャ動作をおこなってしまう。そして、その後テストモード信号TMODEを論理1にした後のキャプチャ動作でも、テストクロックTCKに応答して、再度キャプチャ動作が発生する。このような2重のキャプチャ動作により、内部回路14からキャプチャすべき信号の破壊を招くことになる。
【0058】
結局、キャプチャサイクルC2では、セレクタSLのセレクト端子Sの論理信号のみが正常にスキャンアウトされるだけになる。つまり、キャプチャサイクルC2は、セレクト端子Sの抽出のみしかできず、内部回路のテストパターンに対する動作結果を抽出することはできない。
【0059】
この点において、第1の実施の形態では、上記のような不測の事態を回避することができる。また、第1の実施の形態では、動作試験の途中でテストモード信号TMODEを一旦論理0にする必要はない。
【0060】
図12は、第2の実施の形態における別の集積回路装置の構成図である。この集積回路装置は、テストモード信号TMODEにより動作試験状態にされる試験設定回路として、内部信号S1を通過させるラッチ回路Lxを有する。それ以外のスキャンチェイン回路16と信号キャプチャ回路30は、図8と同じである。ラッチ回路Lxは、データ端子Dに内部信号S1が供給され出力端子Qからその内部信号S1が出力される。また、ゲート端子Gにはテストモード信号TMODEが供給され、リセット端子Rにはリセット信号RSTが供給される。そして、動作試験では、テストモード信号TMODEが論理1にされ、ラッチ回路Lxは内部信号S1をデータ端子から取り込み出力端子Qから出力する通過状態になる。
【0061】
このように、外部からのテストモード信号TMODEの論理1によりラッチ回路Lxを通過状態にする構成でも、テストモード信号端子(ラッチ回路のゲート端子G)の論理1の縮退故障を信号キャプチャ回路30により検出することができる。
【0062】
図13は、第2の実施の形態における別の集積回路装置の構成図である。この集積回路装置は、テストモード信号TMODEにより動作試験状態にされる試験設定回路として、ゲーテットクロック回路GCxを有する。ゲーテットクロック回路GCxは、イネーブル端子ENが論理1のときにクロック入力端子Cinのクロックをクロック出力端子Coutに出力する回路である。そして、この例では、外部からのテストモード信号TMODEが論理1にされると、内部クロックICKがゲーテットクロック回路GCxから出力され、出力側にある回路群に内部クロックICKを供給する。これにより動作試験が行われる。
【0063】
このように、外部からのテストモード信号TMODEの論理1によりゲーテットクロック回路GCxを通過状態にする構成でも、テストモード信号端子(ゲーテットクロック回路のイネーブル端子EN)の論理1の縮退故障を信号キャプチャ回路30により検出することができる。
【0064】
図14は、第2の実施の形態における別の集積回路装置の構成図である。この集積回路装置は、テストモード信号TMODEにより動作試験状態にされる試験設定回路として、内部のクリア・プリセット信号C/Pか外部からのテスト用クリア・プリセット信号TC/Pかのいずれかを外部からのテストモード信号TMODEに基づいて選択するセレクタSLxを有する。通常動作では、フリップフロップFFxはクリア・プリセット信号C/PをセレクタSLxを介してフリップフロップFFyに供給する。一方、動作試験のときは、テストモード信号TMODEが論理1にされ、外部からのテスト用クリア・プリセット信号TC/PがフリップフロップFFyに供給される。外部から任意のクリア・プリセット信号を与えることで動作試験を行う。
【0065】
このように、外部からのテストモード信号TMODEの論理1によりセレクタ回路SLxをテスト用クリア・プリセット信号TC/Pを選択する状態にする構成でも、テストモード信号端子(セレクタSLxのセレクト信号端子S)の論理1の縮退故障を信号キャプチャ回路30により検出することができる。
【0066】
以上の通り、本実施の形態によれば、通常動作用信号とテスト用信号とをテストモード信号により選択するセレクタを有する集積回路において、セレクタのセレクト端子の縮退故障による動作不良を適切に検出することができる。
【0067】
以上の実施の形態をまとめると、次の付記のとおりである。
【0068】
(付記1)
通常動作用信号を供給されて通常動作を行う被試験回路と、
テスト用信号を供給されて動作試験を行う試験回路と、
前記通常動作用信号とテスト用信号とがそれぞれ供給される第1、第2の入力端子と、テストモード信号が供給されるセレクト端子と、セレクト端子の信号に応じて前記第1または第2の入力端子の信号を出力する出力端子とを有するセレクタと、
前記テスト用信号の入力端子と前記第2の入力端子との間に設けられたゲートと、前記テストモード信号の遷移を検出したときに前記ゲートを通過状態にし検出されないときは非通過状態にするテストモード信号検出回路とを含むテスト用信号供給回路とを有する集積回路装置。
【0069】
(付記2)
付記1において、
前記通常動作用信号は通常動作用クロックであり、前記テスト用信号はテスト用クロックである集積回路装置。
【0070】
(付記3)
付記2において、
前記試験回路は、複数のフリップフロップがチェイン状に接続され、スキャンクロックに応答して各フリップフロップの保持データを転送するシフトモードと、各フリップフロップに前記被試験回路の所定のノードの信号をキャプチャするキャプチャモードとを有するスキャンチェイン回路を有し、
前記スキャンチェイン回路がシフトモードの場合に、前記セレクタで選択されたテスト用クロックが、前記スキャンチェイン回路の各フリップフロップのクロック端子に供給される集積回路装置。
【0071】
(付記4)
付記1乃至3のいずれかにおいて、
前記テスト用信号供給回路は、前記テストモード信号の遷移に応答して、リセット状態と逆の論理信号をラッチするラッチ回路を有し、当該ラッチ回路の出力に応じて前記ゲートが前記テスト用信号を通過状態または非通過状態のいずれかになる集積回路装置。
【0072】
(付記5)
通常動作用信号を供給されて通常動作を行う被試験回路と、
テストモード信号が供給されるテストモード信号端子を有し前記テストモード信号が供給されて動作試験状態にされる試験設定回路と、
前記テストモード信号端子に第1の論理信号が供給されたときに当該テストモード信号端子の信号をキャプチャする信号キャプチャ回路と、
複数のフリップフロップがチェイン状に接続され、スキャンクロックに応答して各フリップフロップの保持データを転送するシフトモードと、前記被試験回路の所定のノードの信号を各フリップフロップにキャプチャするキャプチャモードとを有するスキャンチェイン回路とを有し、
前記スキャンチェイン回路は、前記キャプチャモードで前記信号キャプチャ回路のキャプチャ信号をキャプチャする第1のキャプチャ用フリップフロップを有する集積回路装置。
【0073】
(付記6)
付記5において、
前記試験設定回路は、前記通常動作用信号とテスト用信号とがそれぞれ供給される第1、第2の入力端子と、テストモード信号が供給されるセレクト端子と、セレクト端子の信号に応じて前記第1または第2の入力端子の信号を出力する出力端子とを有するセレクタを有し、
前記セレクト端子が前記テストモード信号端子として前記信号キャプチャ回路によりキャプチャされる集積回路装置。
【0074】
(付記7)
付記6において、
前記通常動作用信号は通常動作用クロックであり、前記テスト用信号はテスト用クロックである集積回路装置。
【0075】
(付記8)
付記5において、
前記信号キャプチャ回路は、前記テストモード信号端子に接続されたデータ端子と前記テストモード信号端子にインバータを介して接続されたクロック端子とを有する第2のキャプチャ用フリップフロップを有し、
前記スキャンチェイン回路内の第1のキャプチャ用フリップフロップは、前記第2のキャプチャ用フリップフロップがキャプチャした信号をキャプチャする集積回路装置。
【符号の説明】
【0076】
14:内部回路、通常回路 16:スキャンチェイン回路、試験回路
20:テスト用信号供給回路 SL:セレクタ回路
SCK:通常動作用クロック TCK:テスト動作用クロック
TMODE:テストモード信号 AND:ゲート
22:ラッチ回路
【特許請求の範囲】
【請求項1】
通常動作用信号を供給されて通常動作を行う被試験回路と、
テスト用信号を供給されて動作試験を行う試験回路と、
前記通常動作用信号とテスト用信号とがそれぞれ供給される第1、第2の入力端子と、テストモード信号が供給されるセレクト端子と、セレクト端子の信号に応じて前記第1または第2の入力端子の信号を出力する出力端子とを有するセレクタと、
前記テスト用信号の入力端子と前記第2の入力端子との間に設けられたゲートと、前記テストモード信号の遷移を検出したときに前記ゲートを通過状態にし検出されないときは非通過状態にするテストモード信号検出回路とを含むテスト用信号供給回路とを有する集積回路装置。
【請求項2】
請求項1において、
前記通常動作用信号は通常動作用クロックであり、前記テスト用信号はテスト用クロックである集積回路装置。
【請求項3】
請求項1または2において、
前記テスト用信号供給回路は、前記テストモード信号の遷移に応答して、リセット状態と逆の論理信号をラッチするラッチ回路を有し、当該ラッチ回路の出力に応じて前記ゲートが前記テスト用信号を通過状態または非通過状態のいずれかになる集積回路装置。
【請求項4】
通常動作用信号を供給されて通常動作を行う被試験回路と、
テストモード信号が供給されるテストモード信号端子を有し前記テストモード信号が供給されて動作試験状態にされる試験設定回路と、
前記テストモード信号端子に第1の論理信号が供給されたときに当該テストモード信号端子の信号をキャプチャする信号キャプチャ回路と、
複数のフリップフロップがチェイン状に接続され、スキャンクロックに応答して各フリップフロップの保持データを転送するシフトモードと、前記被試験回路の所定のノードの信号を各フリップフロップにキャプチャするキャプチャモードとを有するスキャンチェイン回路とを有し、
前記スキャンチェイン回路は、前記キャプチャモードで前記信号キャプチャ回路のキャプチャ信号をキャプチャする第1のキャプチャ用フリップフロップを有する集積回路装置。
【請求項5】
請求項4において、
前記試験設定回路は、前記通常動作用信号とテスト用信号とがそれぞれ供給される第1、第2の入力端子と、テストモード信号が供給されるセレクト端子と、セレクト端子の信号に応じて前記第1または第2の入力端子の信号を出力する出力端子とを有するセレクタを有し、
前記セレクト端子が前記テストモード信号端子として前記信号キャプチャ回路によりキャプチャされる集積回路装置。
【請求項1】
通常動作用信号を供給されて通常動作を行う被試験回路と、
テスト用信号を供給されて動作試験を行う試験回路と、
前記通常動作用信号とテスト用信号とがそれぞれ供給される第1、第2の入力端子と、テストモード信号が供給されるセレクト端子と、セレクト端子の信号に応じて前記第1または第2の入力端子の信号を出力する出力端子とを有するセレクタと、
前記テスト用信号の入力端子と前記第2の入力端子との間に設けられたゲートと、前記テストモード信号の遷移を検出したときに前記ゲートを通過状態にし検出されないときは非通過状態にするテストモード信号検出回路とを含むテスト用信号供給回路とを有する集積回路装置。
【請求項2】
請求項1において、
前記通常動作用信号は通常動作用クロックであり、前記テスト用信号はテスト用クロックである集積回路装置。
【請求項3】
請求項1または2において、
前記テスト用信号供給回路は、前記テストモード信号の遷移に応答して、リセット状態と逆の論理信号をラッチするラッチ回路を有し、当該ラッチ回路の出力に応じて前記ゲートが前記テスト用信号を通過状態または非通過状態のいずれかになる集積回路装置。
【請求項4】
通常動作用信号を供給されて通常動作を行う被試験回路と、
テストモード信号が供給されるテストモード信号端子を有し前記テストモード信号が供給されて動作試験状態にされる試験設定回路と、
前記テストモード信号端子に第1の論理信号が供給されたときに当該テストモード信号端子の信号をキャプチャする信号キャプチャ回路と、
複数のフリップフロップがチェイン状に接続され、スキャンクロックに応答して各フリップフロップの保持データを転送するシフトモードと、前記被試験回路の所定のノードの信号を各フリップフロップにキャプチャするキャプチャモードとを有するスキャンチェイン回路とを有し、
前記スキャンチェイン回路は、前記キャプチャモードで前記信号キャプチャ回路のキャプチャ信号をキャプチャする第1のキャプチャ用フリップフロップを有する集積回路装置。
【請求項5】
請求項4において、
前記試験設定回路は、前記通常動作用信号とテスト用信号とがそれぞれ供給される第1、第2の入力端子と、テストモード信号が供給されるセレクト端子と、セレクト端子の信号に応じて前記第1または第2の入力端子の信号を出力する出力端子とを有するセレクタを有し、
前記セレクト端子が前記テストモード信号端子として前記信号キャプチャ回路によりキャプチャされる集積回路装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【公開番号】特開2011−27678(P2011−27678A)
【公開日】平成23年2月10日(2011.2.10)
【国際特許分類】
【出願番号】特願2009−176230(P2009−176230)
【出願日】平成21年7月29日(2009.7.29)
【出願人】(308014341)富士通セミコンダクター株式会社 (2,507)
【Fターム(参考)】
【公開日】平成23年2月10日(2011.2.10)
【国際特許分類】
【出願日】平成21年7月29日(2009.7.29)
【出願人】(308014341)富士通セミコンダクター株式会社 (2,507)
【Fターム(参考)】
[ Back to top ]