電力増幅回路、および無線通信装置
【課題】回路面積を縮小しつつ、電力効率の向上を図ることが可能な電力増幅回路を提供する。
【解決手段】電力増幅回路は、シリコン基板上に集積された電力増幅回路である。電力増幅回路は、入力が第１の信号入力端子に接続された第１のアンプを備える。電力増幅回路は、入力が第２の信号入力端子に接続された第２のアンプを備える。電力増幅回路は、入力が前記第１のアンプの出力に接続され、出力が前記第２のアンプの出力に接続されたアンプ出力移相器を備える。電力増幅回路は、一端が電源に接続され、他端が前記アンプ出力移相器の出力に接続された一次側巻線と、一端が第１の信号出力端子に接続され、他端が第２の信号出力端子に接続された二次側巻線と、を有するトランスフォーマと、を備える。
【解決手段】電力増幅回路は、シリコン基板上に集積された電力増幅回路である。電力増幅回路は、入力が第１の信号入力端子に接続された第１のアンプを備える。電力増幅回路は、入力が第２の信号入力端子に接続された第２のアンプを備える。電力増幅回路は、入力が前記第１のアンプの出力に接続され、出力が前記第２のアンプの出力に接続されたアンプ出力移相器を備える。電力増幅回路は、一端が電源に接続され、他端が前記アンプ出力移相器の出力に接続された一次側巻線と、一端が第１の信号出力端子に接続され、他端が第２の信号出力端子に接続された二次側巻線と、を有するトランスフォーマと、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
電力増幅回路、および無線通信装置に関する。
【背景技術】
【０００２】
従来の電力増幅回路には、出力整合回路とは別に電源供給回路を備え、出力整合回路と移相器の結合を避けるために、出力整合回路と移相器とを離して配置するものがある。
【０００３】
このような電力増幅回路は、回路面積が大きくなる。さらに、出力電力を向上するために出力整合回路のインピーダンス変換比を大きくすると、整合損失が増大し、電力効率が低下する。また、入力信号の移相に伝送線路からなるクアドラチャハイブリッドを用いると面積が大きく、電力増幅器全体の占有面積が増大する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−１４７８５７号公報
【非特許文献】
【０００５】
【非特許文献１】M.Elmala, J.Paramesh, and K.Soumyanath, “A ９０-nm CMOS Doherty Power Amplifier With Minimum AM-PM Distortion,” IEEE JSSC, Vol.４１, No.６, Jun.２００６.
【発明の概要】
【発明が解決しようとする課題】
【０００６】
回路面積を縮小しつつ、電力効率の向上を図ることが可能な電力増幅回路を提供する。
【課題を解決するための手段】
【０００７】
実施形態に従った電力増幅回路は、シリコン基板上に集積された電力増幅回路である。電力増幅回路は、入力が第１の信号入力端子に接続された第１のアンプを備える。電力増幅回路は、入力が第２の信号入力端子に接続された第２のアンプを備える。電力増幅回路は、入力が前記第１のアンプの出力に接続され、出力が前記第２のアンプの出力に接続されたアンプ出力移相器を備える。電力増幅回路は、一端が電源に接続され、他端が前記アンプ出力移相器の出力に接続された一次側巻線と、一端が第１の信号出力端子に接続され、他端が第２の信号出力端子に接続された二次側巻線と、を有するトランスフォーマと、を備える。
【図面の簡単な説明】
【０００８】
【図１】図１は、第１の実施形態に係る無線通信装置１０００の構成の一例を示すブロック図である。
【図２】図２は、図１に示す電力増幅回路１００の構成の一例を示す回路図である。
【図３】図３は、電磁界解析を実施した、比較例に係る電力増幅回路の具体的構成を示す回路図である。
【図４】図４は、電磁界解析を実施した、第１の実施形態を適用した電力増幅回路の具体的構成を示す回路図である。
【図５】図５は、第２の実施形態に係る電力増幅回路２００の構成の一例を示す回路図である。
【図６】図６は、第３の実施形態に係る電力増幅回路３００の構成の一例を示す回路図である。
【図７】図７は、第４の実施形態に係る電力増幅回路４００の構成の一例を示す回路図である。
【図８】図８は、第５の実施形態に係る電力増幅回路５００の構成の一例を示す回路図である。
【図９】図９は、第６の実施形態に係る電力増幅回路６００の構成の一例を示す回路図である。
【発明を実施するための形態】
【０００９】
以下、実施形態について図面に基づいて説明する。
【第１の実施形態】
【００１０】
図１は、第１の実施形態に係る無線通信装置１０００の構成の一例を示すブロック図である。
【００１１】
図１に示すように、無線通信装置１０００は、電力増幅回路（パワーアンプ）１００と、ベースバンド回路１００１と、局部発振回路１００２と、ミキサ回路１００３と、アンテナ１００４と、を備える。
【００１２】
ベースバンド回路１００１は、ベースバンド信号を生成するようになっている。
【００１３】
局部発振回路１００２は、局部発振信号を生成するようになっている。
【００１４】
ミキサ回路１００３は、ベースバンド回路１００１が出力したベースバンド信号と局部発振回路１００２が出力した局部発振信号とを混合し、得られたＲＦ入力信号を出力するようになっている。
【００１５】
電力増幅回路１００は、ミキサ回路１００３が出力したＲＦ入力信号を増幅し、ＲＦ出力信号を出力するようになっている。この電力増幅回路１００は、シリコン基板上に集積されている。
【００１６】
アンテナ１００４は、電力増幅回路１００から出力されたＲＦ出力信号を送信するようになっている。
【００１７】
ここで、図２は、図１に示す電力増幅回路１００の構成の一例を示す回路図である。なお、図２に示す例では、第１のアンプ１がキャリアアンプであり、第２のアンプ２がピークアンプである場合について説明するが、後述のように、第１のアンプ１がピークアンプであり、第２のアンプ２がキャリアアンプであってもよい。
【００１８】
図２に示すように、電力増幅回路１００は、第１のアンプ（キャリアアンプ）１と、第２のアンプ（ピークアンプ）２と、アンプ出力移相器ＰＳと、トランスフォーマＴと、を備える。
【００１９】
第１のアンプ１は、入力が第１のＲＦ信号が入力される第１の信号入力端子Ｔｉｎ１に接続されている。
【００２０】
第２のアンプ２は、入力が第２のＲＦ信号が入力される第２の信号入力端子Ｔｉｎ２に接続されている。
【００２１】
なお、第１の信号入力端子Ｔｉｎ１に入力される第１のＲＦ信号は、例えば、第２の信号入力端子Ｔｉｎ２に入力される第２のＲＦ信号に対して、９０°位相が遅れている。
【００２２】
また、アンプ出力移相器ＰＳは、入力ＰＳａが第１のアンプ１の出力に接続され、出力ＰＳｂが第２のアンプ２の出力に接続されている。
【００２３】
このアンプ出力移相器ＰＳは、例えば、その移相量が１／４λである１／４λ移相器である。
【００２４】
このアンプ出力移相器ＰＳは、例えば、インダクタＬと、第１のキャパシタＣ１と、第２のキャパシタＣ２と、を有する。
【００２５】
インダクタＬは、アンプ出力移相器ＰＳの入力ＰＳａと出力ＰＳｂとの間に接続されている。このインダクタは、例えば、伝送線路又は集中定数回路である。
【００２６】
第１のキャパシタＣ１は、アンプ出力移相器ＰＳの入力ＰＳａと接地との間に接続されている。
【００２７】
第２のキャパシタＣ２は、アンプ出力移相器ＰＳの出力ＰＳｂと接地との間に接続されている。
【００２８】
トランスフォーマＴは、一次側巻線Ｔａと、二次側巻線と、を有する。
【００２９】
一次側巻線Ｔａは、一端が電源に接続され、他端がアンプ出力移相器ＰＳの出力ＰＳｂに接続されている。
【００３０】
二次側巻線Ｔｂは、一端が第１の信号出力端子Ｔｏｕｔ１に接続され、他端が第２の信号出力端子Ｔｏｕｔ２に接続されている。
【００３１】
ここで、以上のような構成を有する本実施形態に係る電力増幅回路の特性について検討する。
【００３２】
一般的なドハティアンプにおいては、入力信号電力(出力電力信号)が小さい場合、主にキャリアアンプのみが動作し、信号電力の増加に伴ってピークアンプが動作を開始するように設計される。
【００３３】
これにより、ピーク出力時よりも小さな電力を出力している際の電力効率の改善と、ピーク出力電力の向上を同時に実現することができる。
【００３４】
しかし、この動作を実現するためには、ピークアンプが停止している際にはキャリアアンプ出力端に現れる負荷インピーダンスを比較的高く、ピークアンプがオンするに伴って該インピーダンスが徐々に低下するように設計されなければならない。
【００３５】
この動作を実現するため、キャリアアンプの出力部に所定の特性インピーダンスを持つ１／４λ移相器が接続されるのが一般的である。
【００３６】
１／４λ移相器は、伝送線路で構成されてもよく、図２に示したように集中定数回路で構成されてもよい。
【００３７】
一方、与えられた負荷インピーダンスに対して所定の電源電圧から所定値以上のRF出力電力を出力するためには、マッチング(整合)回路によりインピーダンスの変換を行う必要がある。
【００３８】
従来は、この出力インピーダンスマッチングをＬ、π、Ｔセクションといった集中定数回路や伝送線路によって実現していた。
【００３９】
しかし、これらのインピーダンス変換器は、上記１／４λ移相器と磁界結合を生じやすく、その結合によって回路の性能が劣化する。具体的には、電力効率の低下や安定性の悪化などが起こりやすい。また、上記磁界結合を解消するため素子を十分遠方に配置する必要があり、実装面積が増大する。
【００４０】
そこで、本実施形態の構成では、この出力インピーダンスマッチングをシリコン基板上に集積されたトランスフォーマＴを用いて行う（図２）。
【００４１】
このトランスフォーマＴは、１次側巻線Ｔａと２次側巻線Ｔｂとの間に強い磁界結合を発生させて動作する。このため、磁界の漏れ出しが少なく、１／４λ移相器（移相器ＰＳ）の近傍に配置しても大きな干渉を生じず、電力効率や安定性の劣化を引き起こすことがない。
【００４２】
例えば、図２に示すような単相構成であれば、トランスフォーマＴの１次側巻線Ｔａは電源端子と第２のアンプ２の出力との間に接続されることが好ましく、２次側巻線ＴｂからＲＦ信号が出力される。
【００４３】
この際、トランスフォーマＴの各端子や巻線上の任意の点に別途インピーダンスマッチングに係る素子を接続してもよい。
【００４４】
ここで、実施形態を適用した電力増幅回路について電磁界解析を実施した結果について説明する。なお、解析周波数は２.５ＧＨｚ、シリコン基板Ｗ上のスラブインダクタとキャパシタを用いた等価１／４λ線路と出力整合回路の組合せとしている。
【００４５】
図３は、電磁界解析を実施した、比較例に係る電力増幅回路の具体的構成を示す回路図である。また、図４は、電磁界解析を実施した、実施形態を適用した電力増幅回路の具体的構成を示す回路図である。
【００４６】
図４に示す本実施形態を適用した構成では、磁界の漏れの少ないトランスフォーマＴにより出力マッチングを行う。このため、メインアンプ（第１のアンプ１）の出力とサブアンプ（第２のアンプ２）の出力との間の１／４λ伝送線路用のスラブインダクタ（インダクタＬ）とのアイソレーションが確保でき、両者を近傍に配置することができる。この場合、容量性素子（第１、第２のキャパシタＣ１、Ｃ２）を除いた領域(図４)の面積は、０.０９ｍｍ２となる。
【００４７】
一方、図３に示す比較例のように、スラブインダクタによって出力整合を行う場合、出力整合用スラブインダクタと１／４λ伝送線路用スラブインダクタの間に磁界結合が発生する。これにより、図３に示す比較例に係る電力増幅回路において、図４に示す構成と同面積の条件、すなわちd=０.１ｍｍの条件では、メインアンプ出力端に現れるインピーダンスは、設計値の５０Ωから大きく外れた１０+j１０Ωとなる。
【００４８】
例えば、設計値の５０Ωに十分近づくようアイソレーションを確保するためにはd=１ｍｍ程度とする必要がある。この場合、結果的に容量性素子を除いた領域(図３)の面積は１.４ｍｍ２となり、図４に示す実施形態を適用した構成の１５倍以上の面積を占有することとなる。
【００４９】
以上から、本実施形態を適用した構成は、シリコン基板上に集積されたドハティアンプの小型化に効果的である。
【００５０】
また、低い電源電圧で大信号出力を得るために出力インピーダンス変換比を大きく取った際にも電力効率の低下を抑えることができる。
【００５１】
なお、既述のように、ドハティアンプは、キャリアアンプとピークアンプが１／４λ線路（インダクタＬ）に対して逆に配置されていてもよい。また、キャリアアンプ、ピークアンプがそれぞれ複数配置されていてもよい。また、キャリアアンプとピークアンプのサイズ比は、１:１でなくてもよい。
【００５２】
以上のように、本実施形態に係る電力増幅回路によれば、回路面積を縮小しつつ、電力効率の向上を図ることができる。
【第２の実施形態】
【００５３】
本第２の実施形態においては、ドハティアンプが差動構成からなり、差動出力端にインピーダンス変換用のトランスフォーマが接続される例について、説明する。なお、この第２の実施の形態に係る電力増幅回路２００は、第１の実施の形態の電力増幅回路１００と同様に、無線通信装置１０００に適用される。
【００５４】
ここで、図５は、第２の実施形態に係る電力増幅回路２００の構成の一例を示す回路図である。なお、図５において、図２の符号と同じ符号は、第１の実施形態と同様の構成を示す。
【００５５】
また、図５に示す例では、第１、第３のアンプ１、３がキャリアアンプであり、第２、第４のアンプ２、４がピークアンプである場合について説明する。しかし、第１、第３のアンプ１、３がピークアンプであり、第２、第４のアンプ２、４がキャリアアンプであってもよい。
【００５６】
図５に示すように、電力増幅回路２００は、第１のドハティアンプＤ１と、第１のトランスフォーマＴ１と、第２のトランスフォーマＴ２と、を備える。この電力増幅回路２００も、第１の実施形態と同様に、シリコン基板上に集積される。
【００５７】
なお、第１のドハティアンプＤ１は、第１のアンプ（キャリアアンプ）１と、第２のアンプ（ピークアンプ）２と、第３のアンプ（キャリアアンプ）３と、第４のアンプ（ピークアンプ）４と、第１のアンプ出力移相器ＰＳ１と、を含む。
【００５８】
第１のアンプ１は、入力が第１のＲＦ信号が入力される第１の信号入力端子Ｔｉｎ１に接続されている。
【００５９】
第２のアンプ２は、入力が第２のＲＦ信号が入力される第２の信号入力端子Ｔｉｎ２に接続されている。
【００６０】
なお、例えば、第１の信号入力端子Ｔｉｎ１に入力される第１のＲＦ信号は、第２の信号入力端子Ｔｉｎ２に入力される第２のＲＦ信号に対して、９０°位相が進んでいる。
【００６１】
第３のアンプ３は、入力が第３のＲＦ信号が入力される第３の信号入力端子Ｔｉｎ３に接続されている。
【００６２】
第４のアンプ４は、入力が第４のＲＦ信号が入力される第４の信号入力端子Ｔｉｎ４に接続されている。
【００６３】
なお、例えば、第３の信号入力端子Ｔｉｎ３に入力される第３のＲＦ信号は、第４の信号入力端子Ｔｉｎ４に入力される第４のＲＦ信号に対して、９０°位相が進んでいる。さらに、該第１のＲＦ信号は、該第３のＲＦ信号に対して、１８０°位相が遅れている。
【００６４】
このように、第１、第３のアンプ（キャリアアンプ）１、３、第２、第４のアンプ（ピークアンプ）２、４がそれぞれ差動対を構成している。
【００６５】
また、第１のアンプ出力移相器ＰＳ１は、第１の入力ＰＳ１ａ１が第１のアンプ１の出力に接続され、第１の出力ＰＳ１ｂ１が第２のアンプ２の出力に接続され、第２の入力ＰＳ１ａ２が第３のアンプ３の出力に接続され、第２の出力ＰＳ１ｂ２が第４のアンプ４の出力に接続されている。
【００６６】
この第１のアンプ出力移相器ＰＳ１は、図５に示すように、例えば、第１のインダクタＬ１と、第２のインダクタＬ２と、第１のキャパシタＣ１と、第２のキャパシタＣ２と、を有する。
【００６７】
第１のインダクタＬ１は、第１のアンプ出力移相器ＰＳ１の第１の入力ＰＳ１ａ１と第１の出力ＰＳ１ｂ１との間に接続されている。
【００６８】
第２のインダクタＬ２は、第１のアンプ出力移相器ＰＳ１の第２の入力ＰＳ１ａ２と第２の出力ＰＳ１ｂ２との間に接続されている。
【００６９】
なお、第１のインダクタＬ１のインダクタンスは、第２のインダクタＬ２のインダクタンスと等しい。
【００７０】
第１のキャパシタＣ１は、第１のアンプ出力移相器ＰＳ１の第１の入力ＰＳ１ａ１と第２の入力ＰＳ１ａ２との間に接続されている。
【００７１】
第２のキャパシタＣ２は、第１のアンプ出力移相器ＰＳ１の第１の出力ＰＳ１ｂ１と第２の出力ＰＳ１ｂ２との間に接続されている。
【００７２】
また、第１のトランスフォーマＴ１は、第１の一次側巻線Ｔ１ａと、第１の二次側巻線Ｔ１ｂと、を有する。
【００７３】
第１の一次側巻線Ｔ１ａは、一端が電源に接続され、他端が第１のアンプ出力移相器ＰＳ１の第１の出力ＰＳ１ａ１に接続されている。
【００７４】
第１の二次側巻線Ｔ１ｂは、一端が第１の信号出力端子Ｔｏｕｔ１側に接続されている。
【００７５】
第２のトランスフォーマＴ２は、第２の一次側巻線Ｔ２ａと、第２の二次側巻線Ｔ２ｂと、を有する。
【００７６】
第２の一次側巻線Ｔ２ａは、一端が電源に接続され、他端が第１のアンプ出力移相器ＰＳ１の第２の出力ＰＳ１ｂ２に接続されている。
【００７７】
第２の二次側巻線Ｔ２ｂは、一端が第２の信号出力端子Ｔｏｕｔ２側に接続され、他端が第１の二次側巻線Ｔ１ｂの他端に接続されている。
【００７８】
すなわち、第１および第２の二次側巻線Ｔ１ｂ、Ｔ２ｂは、第１の信号出力端子Ｔｏｕｔ１と第２の信号出力端子Ｔｏｕｔ２との間で、直列に接続されている。
【００７９】
なお、第１の一次側巻線Ｔ１ａの自己インダクタンスは、第２の一次側巻線Ｔ２ａの自己インダクタンスと等しく設定されている。
【００８０】
さらに、第１の一次側巻線Ｔ１ａと第１の二次側巻線Ｔ１ｂとの間の相互インダクタンスは、第２の一次側巻線Ｔ２ａと第２の二次側巻線Ｔ２ｂとの間の相互インダクタンスに等しく設定されている。
【００８１】
ここで、以上のような構成を有する本実施形態に係る電力増幅回路の特性について検討する。
【００８２】
既述のように、本実施形態の場合、第１、第２の１次側巻線Ｔ１ａ、Ｔ２ａの中点から電源線を取り出している。この電源の取り出し点は、ＡＣ接地点となる。このため、ＲＦ信号の漏洩が少なく、簡潔なインピーダンス処理によってＲＦ信号の遮断を行うことができる。
【００８３】
特に、差動信号に対して理論的に信号振幅がゼロとなるトランスフォーマの中点から電源電圧を供給することにより、チョークインダクタが不要となり、ドハティアンプを小型に集積することができる。
【００８４】
また、ＤＣ電源供給線を短くすることができるので、抵抗損失による電力効率の低下を抑えることができる。
【００８５】
また、第１または第２の信号出力端子Ｔｏｕｔ１、Ｔｏｕｔ２を接地すれば、第１、第２のトランスフォーマＴ１、Ｔ２により、出力信号の差動―単相変換を同時に実現することができる。
【００８６】
なお、電力増幅回路２００のその他の構成および機能は、第１の実施形態の電力増幅回路１００と同様である。
【００８７】
すなわち、本実施形態に係る電力増幅回路によれば、第１の実施形態と同様に、回路面積を縮小しつつ、電力効率の向上を図ることができる。
【第３の実施形態】
【００８８】
本第３の実施形態においては、２つのドハティアンプが並列に配置された例について、説明する。なお、この第３の実施の形態に係る電力増幅回路３００は、第１の実施の形態の電力増幅回路１００と同様に、無線通信装置１０００に適用される。なお、３つ以上のドハティアンプが並列に配置された場合も同様に説明される。
【００８９】
ここで、図６は、第３の実施形態に係る電力増幅回路３００の構成の一例を示す回路図である。なお、図６において、図５の符号と同じ符号は、第２の実施形態と同様の構成を示す。
【００９０】
また、図６に示す例では、第１、第３、第５、第７のアンプ１、３、５、７がキャリアアンプであり、第２、第４、第６、第８のアンプ２、４、６、８がピークアンプである場合について説明する。しかし、第１、第３、第５、第７のアンプ１、３、５、７がピークアンプであり、第２、第４、第６、第８のアンプ２、４、６、８がキャリアアンプであってもよい。
【００９１】
図６に示すように、電力増幅回路３００は、第２の実施形態の電力増幅回路２００と比較して、第２のドハティアンプＤ２と、第３のトランスフォーマＴ３と、第４のトランスフォーマＴ４と、をさらに備える。この電力増幅回路３００も、第２の実施形態と同様に、シリコン基板上に集積される。
【００９２】
なお、第２のドハティアンプＤ２は、第５のアンプ（キャリアアンプ）５と、第６のアンプ（ピークアンプ）６と、第７のアンプ（キャリアアンプ）７と、第８のアンプ（ピークアンプ）８と、第２のアンプ出力移相器ＰＳ２と、を含む。
【００９３】
第５のアンプ５は、入力が第５のＲＦ信号が入力される第５の信号入力端子Ｔｉｎ５に接続されている。なお、例えば、第５の信号入力端子Ｔｉｎ５に入力される第５のＲＦ信号は、第１の信号入力端子Ｔｉｎ１に入力される第１のＲＦ信号に対して、位相と同じである。
【００９４】
第６のアンプ６は、入力が第６のＲＦ信号が入力される第６の信号入力端子Ｔｉｎ６に接続されている。
【００９５】
なお、例えば、第５の信号入力端子Ｔｉｎ５に入力される第５のＲＦ信号は、第６の信号入力端子Ｔｉｎ６に入力される第６のＲＦ信号に対して、９０°位相が進んでいる。
【００９６】
第７のアンプ７は、入力が第７のＲＦ信号が入力される第７の信号入力端子Ｔｉｎ７に接続されている。
【００９７】
第８のアンプ８は、入力が第８のＲＦ信号が入力される第８の信号入力端子Ｔｉｎ８に接続されている。
【００９８】
なお、例えば、第７の信号入力端子Ｔｉｎ３に入力される第７のＲＦ信号は、第８の信号入力端子Ｔｉｎ８に入力される第８のＲＦ信号に対して、９０°位相が進んでいる。さらに、該第５のＲＦ信号は、該第７のＲＦ信号に対して、１８０°位相が遅れている。
【００９９】
このように、第５、第７のアンプ（キャリアアンプ）５、７、第６、第８のアンプ（ピークアンプ）６、８がそれぞれ差動対を構成している。
【０１００】
また、第２のアンプ出力移相器ＰＳ２は、第１の入力ＰＳ２ａ１が第５のアンプ５の出力に接続され、第１の出力ＰＳ２ｂ１が第６のアンプ６の出力に接続され、第２の入力ＰＳ２ａ２が第７のアンプ７の出力に接続され、第２の出力ＰＳ２ｂ２が第８のアンプ８の出力に接続されている。
【０１０１】
この第２のアンプ出力移相器ＰＳ２は、図６に示すように、例えば、第３のインダクタＬ３と、第４のインダクタＬ４と、第３のキャパシタＣ３と、第４のキャパシタＣ４と、を有する。
【０１０２】
第３のインダクタＬ３は、第２のアンプ出力移相器ＰＳ２の第１の入力ＰＳ２ａ１と第１の出力ＰＳ２ｂ１との間に接続されている。
【０１０３】
第４のインダクタＬ４は、第２のアンプ出力移相器ＰＳ２の第２の入力ＰＳ２ａ２と第２の出力ＰＳ２ｂ２との間に接続されている。
【０１０４】
なお、第３のインダクタＬ３のインダクタンスは、第４のインダクタＬ４のインダクタンスと等しい。
【０１０５】
第３のキャパシタＣ３は、第２のアンプ出力移相器ＰＳ２の第１の入力ＰＳ２ａ１と第２の入力ＰＳ２ａ２との間に接続されている。
【０１０６】
第４のキャパシタＣ４は、第２のアンプ出力移相器ＰＳ２の第１の出力ＰＳ２ｂ１と第２の出力ＰＳ２ｂ２との間に接続されている。
【０１０７】
また、第３のトランスフォーマＴ３は、第３の一次側巻線Ｔ３ａと、第３の二次側巻線Ｔ３ｂと、を有する。
【０１０８】
第３の一次側巻線Ｔ３ａは、一端が電源に接続され、他端が第２のアンプ出力移相器ＰＳ２の第１の出力ＰＳ２ｂ１に接続されている。
【０１０９】
第３の二次側巻線Ｔ３ｂは、一端が第１の信号出力端子Ｔｏｕｔ１側に接続されている。
【０１１０】
また、第４のトランスフォーマＴ４は、第４の一次側巻線Ｔ４ａと、第４の二次側巻線Ｔ４ｂと、を有する。
【０１１１】
第４の一次側巻線Ｔ４ａは、一端が電源に接続され、他端が第１のアンプ出力移相器ＰＳ１の第２の出力ＰＳ２ｂ２に接続されている。
【０１１２】
第４の二次側巻線Ｔ４ｂは、一端が第２の信号出力端子Ｔｏｕｔ２側に接続され、他端が第３の二次側巻線の他端に接続されている。
【０１１３】
すなわち、第１ないし第４の二次側巻線Ｔ１ｂ、Ｔ２ｂ、Ｔ３ｂ、Ｔ４ｂは、第１の信号出力端子Ｔｏｕｔ１と第２の信号出力端子Ｔｏｕｔ２との間で、直列に接続されている。
【０１１４】
ここで、以上のような構成を有する本実施形態に係る電力増幅回路の特性について検討する。
【０１１５】
既述のように、本実施形態では２つ以上のドハティアンプＤ１、Ｄ２が並列に配置され、それぞれの出力端に直列に接続された出力整合用のトランスフォーマＴ１〜Ｔ４の１次側巻線が接続され、直列に接続されたトランスフォーマＴ１〜Ｔ４の２次側巻線の両端から出力電力を取り出す。
【０１１６】
この本実施形態に係る構成では、負荷インピーダンスが、各ドハティアンプＤ１、Ｄ２の出力端において低いインピーダンスに変換されると同時に、各ドハティアンプＤ１、Ｄ２の出力電力が合成される。
【０１１７】
これにより、電力効率の低下を抑制しつつ、電力増幅回路全体の出力電力を向上することができる。
【０１１８】
なお、電力増幅回路３００のその他の構成および機能は、第２の実施形態の電力増幅回路２００と同様である。
【０１１９】
すなわち、本実施形態に係る電力増幅回路によれば、第２の実施形態と同様に、回路面積を縮小しつつ、電力効率の向上を図ることができる。
【第４の実施形態】
【０１２０】
ドハティアンプは、キャリアアンプ及びピークアンプの出力信号が一般的に９０度の位相差を持って合成されるため、両者の入力信号にも９０度程度の位相差を与える必要がある。
【０１２１】
そこで、本第４の実施形態では、差動インダクタを用いた移相器により入力信号の移相を実施する例について説明する。
【０１２２】
なお、この第４の実施の形態に係る電力増幅回路４００は、第１の実施の形態の電力増幅回路１００と同様に、無線通信装置１０００に適用される。
【０１２３】
ここで、図７は、第４の実施形態に係る電力増幅回路４００の構成の一例を示す回路図である。なお、図７において、図５の符号と同じ符号は、第２の実施形態と同様の構成を示す。
【０１２４】
図７に示すように、電力増幅回路４００は、第２の実施形態と比較して、第１の入力信号移相器ＰＳＩＮ１を、さらに備える。この電力増幅回路４００も、第２の実施形態と同様に、シリコン基板上に集積される。
【０１２５】
第１の入力信号移相器ＰＳＩＮ１は、第１の入力ａ１が前記第１の信号入力端子Ｔｉｎ１に接続され、第２の入力ａ２が第３の信号入力端子Ｔｉｎ３に接続され、第１の出力ｂ１が第２の信号入力端子Ｔｉｎ２に接続され、第２の出力ｂ２が前記第４の信号入力端子Ｔｉｎ４に接続されている。
【０１２６】
この第１の入力信号移相器は、図７に示すように、例えば、第３のインダクタＬＩＮ３と、第３のキャパシタＣＩＮ３と、第４のインダクタＬＩＮ４と、第４のキャパシタＣＩＮ４と、を有する。
【０１２７】
第３のインダクタＬＩＮ３は、一端が第１の信号入力端子Ｔｉｎ１に接続され、他端が第２の信号入力端子Ｔｉｎ２に接続されている。
【０１２８】
第４のインダクタＬＩＮ４は、一端が第３の信号入力端子Ｔｉｎ３に接続され、他端が第３の信号入力端子Ｔｉｎ３に接続され、第３のインダクタＬＩＮ３に対して差動巻になる。
【０１２９】
第３のキャパシタＣＩＮ３は、第３のインダクタＬＩＮ３の一端と第４のインダクタＬＩＮ４の一端との間に接続されている。
【０１３０】
第４のキャパシタＣＩＮ４は、第３のインダクタＬＩＮ３の他端と第４のインダクタの他端との間に接続されている。
【０１３１】
ここで、以上のような構成を有する本実施形態に係る電力増幅回路の特性について検討する。
【０１３２】
上述のように、本実施形態では、シリコン基板上において、スパイラルインダクタの形で差動インダクタを形成する。
【０１３３】
差動インダクタは、差動信号に対して磁界を強めあう効果が発生し、一定の巻線長に対して大きなインダクタンス値を得ることができる。
【０１３４】
そのため、移相量に対し所望のインダクタンス値を得るためのインダクタを小型化することができ、ドハティアンプ全体を小型に集積することができる。
【０１３５】
なお、電力増幅回路４００のその他の構成および機能は、第２の実施形態の電力増幅回路２００と同様である。
【０１３６】
すなわち、本実施形態に係る電力増幅回路によれば、第２の実施形態と同様に、回路面積を縮小しつつ、電力効率の向上を図ることができる。
【第５の実施形態】
【０１３７】
本第５の実施形態では、シリコン基板上にドハティアンプと入出力移相器、及び出力整合用のトランスフォーマを配置したレイアウトの例について説明する。なお、この第５の実施の形態に係る電力増幅回路５００は、第３の実施の形態の電力増幅回路３００と同様に、無線通信装置１０００に適用される。
【０１３８】
ここで、図８は、第５の実施形態に係る電力増幅回路５００の構成の一例を示す回路図である。なお、図８において、図５、図７の符号と同じ符号は、第３、第７の実施形態と同様の構成を示す。
【０１３９】
図８に示すように、電力増幅回路５００は、第３の実施形態と比較して、第１の入力信号移相器ＰＳＩＮ１と、第２の入力信号移相器ＰＳＩＮ２と、をさらに備える。なお、第１の入力信号移相器ＰＳＩＮ１と第２の入力信号移相器ＰＳＩＮ２とは、同様の構成を有する。また、パワースプリッタ５００ａは、第１、第３、第５、第７の信号入力端子Ｔｉｎ１、Ｔｉｎ３、Ｔｉｎ５、Ｔｉｎ７それぞれに、第１、第３、第５、第７のＲＦ信号が出力するようになっている。
【０１４０】
図８に示すように、第１の入力信号移相器ＰＳＩＮ１は、第１の入力１ａ１が第１の信号入力端子Ｔｉｎ１に接続され、第２の入力１ａ２が第３の信号入力端子Ｔｉｎ３に接続され、第１の出力１ｂ１が第２の信号入力端子Ｔｉｎ２に接続され、第２の出力１ｂ２が第４の信号入力端子Ｔｉｎ４に接続されている。
【０１４１】
なお、シリコン基板Ｗ上において、第１の入力信号移相器ＰＳＩＮ１は、第２、第４のアンプ２、４と第１、第３のアンプ１、３との間にレイアウトされている。
【０１４２】
また、シリコン基板Ｗ上において、第１のアンプ出力移相器ＰＳ１のインダクタは、第１の入力信号移相器ＰＳＩＮ１を挟むようにレイアウトされている。
【０１４３】
図８に示すように、第２の入力信号移相器ＰＳＩＮ２は、第１の入力２ａ１が第５の信号入力端子Ｔｉｎ５に接続され、第２の入力２ａ２が第７の信号入力端子Ｔｉｎ７に接続され、第１の出力２ｂ１が第６の信号入力端子Ｔｉｎ６に接続され、第２の出力２ｂ２が第８の信号入力端子Ｔｉｎ８に接続されている。
【０１４４】
なお、シリコン基板Ｗ上において、第２の入力信号移相器ＰＳＩＮ２は、第６、第８のアンプ６、８と第５、第７のアンプ５、７との間にレイアウトされている。
【０１４５】
また、シリコン基板Ｗ上において、第２のアンプ出力移相器ＰＳ２のインダクタは、第２の入力信号移相器ＰＳＩＮ２を挟むようにレイアウトされている。
【０１４６】
既述のように、本実施形態では、シリコン基板上にドハティアンプと入出力移相器、及び出力整合用のトランスフォーマを配置している。これにより、シリコン基板Ｗ上に各移相器を配置することによりアンプ全体を小型に集積できる。
【０１４７】
なお、ドハティアンプＤ１、Ｄ２は並列接続されない単体のものでもよく、キャリアアンプ・ピークアンプの位置関係は出力整合用のトランスフォーマの位置を基準として逆の関係でもよい。
【０１４８】
なお、電力増幅回路５００のその他の構成および機能は、第４の実施形態の電力増幅回路４００と同様である。
【０１４９】
すなわち、本実施形態に係る電力増幅回路によれば、第４の実施形態と同様に、回路面積を縮小しつつ、電力効率の向上を図ることができる。
【第６の実施形態】
【０１５０】
本第６の実施形態では、並列配置されたドハティアンプの中間部にシールドパターンを配置したレイアウトの例について説明する。なお、この第６の実施の形態に係る電力増幅回路６００は、第１の実施の形態の電力増幅回路１００と同様に、無線通信装置１０００に適用される。
【０１５１】
ここで、図９は、第６の実施形態に係る電力増幅回路６００の構成の一例を示す回路図である。なお、図９において、図８の符号と同じ符号は、第５の実施形態と同様の構成を示す。
【０１５２】
図９に示すように、電力増幅回路６００は、第５の実施形態と比較して、導電性のシールドパターン６００ａをさらに備える。
【０１５３】
導電性のシールドパターン６００ａは、シリコン基板Ｗ上において、第１ないし第４のアンプ１〜４、第１のアンプ出力移相器ＰＳ１、および、第１の入力信号移相器ＰＳＩＮ１を含む第１のドハティアンプＤ１と、第５ないし第８のアンプ５〜８、第２のアンプ出力移相器ＰＳ２、および第２の入力信号移相器ＰＳＩＮ２を含む第２のドハティアンプＤ２との間に、レイアウトされている。
【０１５４】
なお、このシールドパターン６００ａは、例えば、メタルのパターンからなる。このシールドパターン６００ａは、接地に電気的に接続されている。例えば、シールドパターン６００ａは、シリコン基板Ｗ上の接地パターンやシリコン基板Ｗに、低インピーダンスで接続されている。
【０１５５】
既述のように、本実施形態では、並列配置されたドハティアンプＤ１、Ｄ２の中間部にシールドパターン６００ａを配置している。
【０１５６】
これにより、隣り合う移相器間の磁界結合を弱め、電力効率・線形性・動作安定性等の低下を抑制することができる。
【０１５７】
なお、電力増幅回路６００のその他の構成および機能は、第５の実施形態の電力増幅回路５００と同様である。
【０１５８】
すなわち、本実施形態に係る電力増幅回路によれば、第５の実施形態と同様に、回路面積を縮小しつつ、電力効率の向上を図ることができる。
【０１５９】
なお、実施形態は例示であり、発明の範囲はそれらに限定されない。
【符号の説明】
【０１６０】
１００ 電力増幅回路
１０００ 無線通信装置
１００１ ベースバンド回路
１００２ 局部発振回路
１００３ ミキサ回路
１００４ アンテナ
【技術分野】
【０００１】
電力増幅回路、および無線通信装置に関する。
【背景技術】
【０００２】
従来の電力増幅回路には、出力整合回路とは別に電源供給回路を備え、出力整合回路と移相器の結合を避けるために、出力整合回路と移相器とを離して配置するものがある。
【０００３】
このような電力増幅回路は、回路面積が大きくなる。さらに、出力電力を向上するために出力整合回路のインピーダンス変換比を大きくすると、整合損失が増大し、電力効率が低下する。また、入力信号の移相に伝送線路からなるクアドラチャハイブリッドを用いると面積が大きく、電力増幅器全体の占有面積が増大する。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−１４７８５７号公報
【非特許文献】
【０００５】
【非特許文献１】M.Elmala, J.Paramesh, and K.Soumyanath, “A ９０-nm CMOS Doherty Power Amplifier With Minimum AM-PM Distortion,” IEEE JSSC, Vol.４１, No.６, Jun.２００６.
【発明の概要】
【発明が解決しようとする課題】
【０００６】
回路面積を縮小しつつ、電力効率の向上を図ることが可能な電力増幅回路を提供する。
【課題を解決するための手段】
【０００７】
実施形態に従った電力増幅回路は、シリコン基板上に集積された電力増幅回路である。電力増幅回路は、入力が第１の信号入力端子に接続された第１のアンプを備える。電力増幅回路は、入力が第２の信号入力端子に接続された第２のアンプを備える。電力増幅回路は、入力が前記第１のアンプの出力に接続され、出力が前記第２のアンプの出力に接続されたアンプ出力移相器を備える。電力増幅回路は、一端が電源に接続され、他端が前記アンプ出力移相器の出力に接続された一次側巻線と、一端が第１の信号出力端子に接続され、他端が第２の信号出力端子に接続された二次側巻線と、を有するトランスフォーマと、を備える。
【図面の簡単な説明】
【０００８】
【図１】図１は、第１の実施形態に係る無線通信装置１０００の構成の一例を示すブロック図である。
【図２】図２は、図１に示す電力増幅回路１００の構成の一例を示す回路図である。
【図３】図３は、電磁界解析を実施した、比較例に係る電力増幅回路の具体的構成を示す回路図である。
【図４】図４は、電磁界解析を実施した、第１の実施形態を適用した電力増幅回路の具体的構成を示す回路図である。
【図５】図５は、第２の実施形態に係る電力増幅回路２００の構成の一例を示す回路図である。
【図６】図６は、第３の実施形態に係る電力増幅回路３００の構成の一例を示す回路図である。
【図７】図７は、第４の実施形態に係る電力増幅回路４００の構成の一例を示す回路図である。
【図８】図８は、第５の実施形態に係る電力増幅回路５００の構成の一例を示す回路図である。
【図９】図９は、第６の実施形態に係る電力増幅回路６００の構成の一例を示す回路図である。
【発明を実施するための形態】
【０００９】
以下、実施形態について図面に基づいて説明する。
【第１の実施形態】
【００１０】
図１は、第１の実施形態に係る無線通信装置１０００の構成の一例を示すブロック図である。
【００１１】
図１に示すように、無線通信装置１０００は、電力増幅回路（パワーアンプ）１００と、ベースバンド回路１００１と、局部発振回路１００２と、ミキサ回路１００３と、アンテナ１００４と、を備える。
【００１２】
ベースバンド回路１００１は、ベースバンド信号を生成するようになっている。
【００１３】
局部発振回路１００２は、局部発振信号を生成するようになっている。
【００１４】
ミキサ回路１００３は、ベースバンド回路１００１が出力したベースバンド信号と局部発振回路１００２が出力した局部発振信号とを混合し、得られたＲＦ入力信号を出力するようになっている。
【００１５】
電力増幅回路１００は、ミキサ回路１００３が出力したＲＦ入力信号を増幅し、ＲＦ出力信号を出力するようになっている。この電力増幅回路１００は、シリコン基板上に集積されている。
【００１６】
アンテナ１００４は、電力増幅回路１００から出力されたＲＦ出力信号を送信するようになっている。
【００１７】
ここで、図２は、図１に示す電力増幅回路１００の構成の一例を示す回路図である。なお、図２に示す例では、第１のアンプ１がキャリアアンプであり、第２のアンプ２がピークアンプである場合について説明するが、後述のように、第１のアンプ１がピークアンプであり、第２のアンプ２がキャリアアンプであってもよい。
【００１８】
図２に示すように、電力増幅回路１００は、第１のアンプ（キャリアアンプ）１と、第２のアンプ（ピークアンプ）２と、アンプ出力移相器ＰＳと、トランスフォーマＴと、を備える。
【００１９】
第１のアンプ１は、入力が第１のＲＦ信号が入力される第１の信号入力端子Ｔｉｎ１に接続されている。
【００２０】
第２のアンプ２は、入力が第２のＲＦ信号が入力される第２の信号入力端子Ｔｉｎ２に接続されている。
【００２１】
なお、第１の信号入力端子Ｔｉｎ１に入力される第１のＲＦ信号は、例えば、第２の信号入力端子Ｔｉｎ２に入力される第２のＲＦ信号に対して、９０°位相が遅れている。
【００２２】
また、アンプ出力移相器ＰＳは、入力ＰＳａが第１のアンプ１の出力に接続され、出力ＰＳｂが第２のアンプ２の出力に接続されている。
【００２３】
このアンプ出力移相器ＰＳは、例えば、その移相量が１／４λである１／４λ移相器である。
【００２４】
このアンプ出力移相器ＰＳは、例えば、インダクタＬと、第１のキャパシタＣ１と、第２のキャパシタＣ２と、を有する。
【００２５】
インダクタＬは、アンプ出力移相器ＰＳの入力ＰＳａと出力ＰＳｂとの間に接続されている。このインダクタは、例えば、伝送線路又は集中定数回路である。
【００２６】
第１のキャパシタＣ１は、アンプ出力移相器ＰＳの入力ＰＳａと接地との間に接続されている。
【００２７】
第２のキャパシタＣ２は、アンプ出力移相器ＰＳの出力ＰＳｂと接地との間に接続されている。
【００２８】
トランスフォーマＴは、一次側巻線Ｔａと、二次側巻線と、を有する。
【００２９】
一次側巻線Ｔａは、一端が電源に接続され、他端がアンプ出力移相器ＰＳの出力ＰＳｂに接続されている。
【００３０】
二次側巻線Ｔｂは、一端が第１の信号出力端子Ｔｏｕｔ１に接続され、他端が第２の信号出力端子Ｔｏｕｔ２に接続されている。
【００３１】
ここで、以上のような構成を有する本実施形態に係る電力増幅回路の特性について検討する。
【００３２】
一般的なドハティアンプにおいては、入力信号電力(出力電力信号)が小さい場合、主にキャリアアンプのみが動作し、信号電力の増加に伴ってピークアンプが動作を開始するように設計される。
【００３３】
これにより、ピーク出力時よりも小さな電力を出力している際の電力効率の改善と、ピーク出力電力の向上を同時に実現することができる。
【００３４】
しかし、この動作を実現するためには、ピークアンプが停止している際にはキャリアアンプ出力端に現れる負荷インピーダンスを比較的高く、ピークアンプがオンするに伴って該インピーダンスが徐々に低下するように設計されなければならない。
【００３５】
この動作を実現するため、キャリアアンプの出力部に所定の特性インピーダンスを持つ１／４λ移相器が接続されるのが一般的である。
【００３６】
１／４λ移相器は、伝送線路で構成されてもよく、図２に示したように集中定数回路で構成されてもよい。
【００３７】
一方、与えられた負荷インピーダンスに対して所定の電源電圧から所定値以上のRF出力電力を出力するためには、マッチング(整合)回路によりインピーダンスの変換を行う必要がある。
【００３８】
従来は、この出力インピーダンスマッチングをＬ、π、Ｔセクションといった集中定数回路や伝送線路によって実現していた。
【００３９】
しかし、これらのインピーダンス変換器は、上記１／４λ移相器と磁界結合を生じやすく、その結合によって回路の性能が劣化する。具体的には、電力効率の低下や安定性の悪化などが起こりやすい。また、上記磁界結合を解消するため素子を十分遠方に配置する必要があり、実装面積が増大する。
【００４０】
そこで、本実施形態の構成では、この出力インピーダンスマッチングをシリコン基板上に集積されたトランスフォーマＴを用いて行う（図２）。
【００４１】
このトランスフォーマＴは、１次側巻線Ｔａと２次側巻線Ｔｂとの間に強い磁界結合を発生させて動作する。このため、磁界の漏れ出しが少なく、１／４λ移相器（移相器ＰＳ）の近傍に配置しても大きな干渉を生じず、電力効率や安定性の劣化を引き起こすことがない。
【００４２】
例えば、図２に示すような単相構成であれば、トランスフォーマＴの１次側巻線Ｔａは電源端子と第２のアンプ２の出力との間に接続されることが好ましく、２次側巻線ＴｂからＲＦ信号が出力される。
【００４３】
この際、トランスフォーマＴの各端子や巻線上の任意の点に別途インピーダンスマッチングに係る素子を接続してもよい。
【００４４】
ここで、実施形態を適用した電力増幅回路について電磁界解析を実施した結果について説明する。なお、解析周波数は２.５ＧＨｚ、シリコン基板Ｗ上のスラブインダクタとキャパシタを用いた等価１／４λ線路と出力整合回路の組合せとしている。
【００４５】
図３は、電磁界解析を実施した、比較例に係る電力増幅回路の具体的構成を示す回路図である。また、図４は、電磁界解析を実施した、実施形態を適用した電力増幅回路の具体的構成を示す回路図である。
【００４６】
図４に示す本実施形態を適用した構成では、磁界の漏れの少ないトランスフォーマＴにより出力マッチングを行う。このため、メインアンプ（第１のアンプ１）の出力とサブアンプ（第２のアンプ２）の出力との間の１／４λ伝送線路用のスラブインダクタ（インダクタＬ）とのアイソレーションが確保でき、両者を近傍に配置することができる。この場合、容量性素子（第１、第２のキャパシタＣ１、Ｃ２）を除いた領域(図４)の面積は、０.０９ｍｍ２となる。
【００４７】
一方、図３に示す比較例のように、スラブインダクタによって出力整合を行う場合、出力整合用スラブインダクタと１／４λ伝送線路用スラブインダクタの間に磁界結合が発生する。これにより、図３に示す比較例に係る電力増幅回路において、図４に示す構成と同面積の条件、すなわちd=０.１ｍｍの条件では、メインアンプ出力端に現れるインピーダンスは、設計値の５０Ωから大きく外れた１０+j１０Ωとなる。
【００４８】
例えば、設計値の５０Ωに十分近づくようアイソレーションを確保するためにはd=１ｍｍ程度とする必要がある。この場合、結果的に容量性素子を除いた領域(図３)の面積は１.４ｍｍ２となり、図４に示す実施形態を適用した構成の１５倍以上の面積を占有することとなる。
【００４９】
以上から、本実施形態を適用した構成は、シリコン基板上に集積されたドハティアンプの小型化に効果的である。
【００５０】
また、低い電源電圧で大信号出力を得るために出力インピーダンス変換比を大きく取った際にも電力効率の低下を抑えることができる。
【００５１】
なお、既述のように、ドハティアンプは、キャリアアンプとピークアンプが１／４λ線路（インダクタＬ）に対して逆に配置されていてもよい。また、キャリアアンプ、ピークアンプがそれぞれ複数配置されていてもよい。また、キャリアアンプとピークアンプのサイズ比は、１:１でなくてもよい。
【００５２】
以上のように、本実施形態に係る電力増幅回路によれば、回路面積を縮小しつつ、電力効率の向上を図ることができる。
【第２の実施形態】
【００５３】
本第２の実施形態においては、ドハティアンプが差動構成からなり、差動出力端にインピーダンス変換用のトランスフォーマが接続される例について、説明する。なお、この第２の実施の形態に係る電力増幅回路２００は、第１の実施の形態の電力増幅回路１００と同様に、無線通信装置１０００に適用される。
【００５４】
ここで、図５は、第２の実施形態に係る電力増幅回路２００の構成の一例を示す回路図である。なお、図５において、図２の符号と同じ符号は、第１の実施形態と同様の構成を示す。
【００５５】
また、図５に示す例では、第１、第３のアンプ１、３がキャリアアンプであり、第２、第４のアンプ２、４がピークアンプである場合について説明する。しかし、第１、第３のアンプ１、３がピークアンプであり、第２、第４のアンプ２、４がキャリアアンプであってもよい。
【００５６】
図５に示すように、電力増幅回路２００は、第１のドハティアンプＤ１と、第１のトランスフォーマＴ１と、第２のトランスフォーマＴ２と、を備える。この電力増幅回路２００も、第１の実施形態と同様に、シリコン基板上に集積される。
【００５７】
なお、第１のドハティアンプＤ１は、第１のアンプ（キャリアアンプ）１と、第２のアンプ（ピークアンプ）２と、第３のアンプ（キャリアアンプ）３と、第４のアンプ（ピークアンプ）４と、第１のアンプ出力移相器ＰＳ１と、を含む。
【００５８】
第１のアンプ１は、入力が第１のＲＦ信号が入力される第１の信号入力端子Ｔｉｎ１に接続されている。
【００５９】
第２のアンプ２は、入力が第２のＲＦ信号が入力される第２の信号入力端子Ｔｉｎ２に接続されている。
【００６０】
なお、例えば、第１の信号入力端子Ｔｉｎ１に入力される第１のＲＦ信号は、第２の信号入力端子Ｔｉｎ２に入力される第２のＲＦ信号に対して、９０°位相が進んでいる。
【００６１】
第３のアンプ３は、入力が第３のＲＦ信号が入力される第３の信号入力端子Ｔｉｎ３に接続されている。
【００６２】
第４のアンプ４は、入力が第４のＲＦ信号が入力される第４の信号入力端子Ｔｉｎ４に接続されている。
【００６３】
なお、例えば、第３の信号入力端子Ｔｉｎ３に入力される第３のＲＦ信号は、第４の信号入力端子Ｔｉｎ４に入力される第４のＲＦ信号に対して、９０°位相が進んでいる。さらに、該第１のＲＦ信号は、該第３のＲＦ信号に対して、１８０°位相が遅れている。
【００６４】
このように、第１、第３のアンプ（キャリアアンプ）１、３、第２、第４のアンプ（ピークアンプ）２、４がそれぞれ差動対を構成している。
【００６５】
また、第１のアンプ出力移相器ＰＳ１は、第１の入力ＰＳ１ａ１が第１のアンプ１の出力に接続され、第１の出力ＰＳ１ｂ１が第２のアンプ２の出力に接続され、第２の入力ＰＳ１ａ２が第３のアンプ３の出力に接続され、第２の出力ＰＳ１ｂ２が第４のアンプ４の出力に接続されている。
【００６６】
この第１のアンプ出力移相器ＰＳ１は、図５に示すように、例えば、第１のインダクタＬ１と、第２のインダクタＬ２と、第１のキャパシタＣ１と、第２のキャパシタＣ２と、を有する。
【００６７】
第１のインダクタＬ１は、第１のアンプ出力移相器ＰＳ１の第１の入力ＰＳ１ａ１と第１の出力ＰＳ１ｂ１との間に接続されている。
【００６８】
第２のインダクタＬ２は、第１のアンプ出力移相器ＰＳ１の第２の入力ＰＳ１ａ２と第２の出力ＰＳ１ｂ２との間に接続されている。
【００６９】
なお、第１のインダクタＬ１のインダクタンスは、第２のインダクタＬ２のインダクタンスと等しい。
【００７０】
第１のキャパシタＣ１は、第１のアンプ出力移相器ＰＳ１の第１の入力ＰＳ１ａ１と第２の入力ＰＳ１ａ２との間に接続されている。
【００７１】
第２のキャパシタＣ２は、第１のアンプ出力移相器ＰＳ１の第１の出力ＰＳ１ｂ１と第２の出力ＰＳ１ｂ２との間に接続されている。
【００７２】
また、第１のトランスフォーマＴ１は、第１の一次側巻線Ｔ１ａと、第１の二次側巻線Ｔ１ｂと、を有する。
【００７３】
第１の一次側巻線Ｔ１ａは、一端が電源に接続され、他端が第１のアンプ出力移相器ＰＳ１の第１の出力ＰＳ１ａ１に接続されている。
【００７４】
第１の二次側巻線Ｔ１ｂは、一端が第１の信号出力端子Ｔｏｕｔ１側に接続されている。
【００７５】
第２のトランスフォーマＴ２は、第２の一次側巻線Ｔ２ａと、第２の二次側巻線Ｔ２ｂと、を有する。
【００７６】
第２の一次側巻線Ｔ２ａは、一端が電源に接続され、他端が第１のアンプ出力移相器ＰＳ１の第２の出力ＰＳ１ｂ２に接続されている。
【００７７】
第２の二次側巻線Ｔ２ｂは、一端が第２の信号出力端子Ｔｏｕｔ２側に接続され、他端が第１の二次側巻線Ｔ１ｂの他端に接続されている。
【００７８】
すなわち、第１および第２の二次側巻線Ｔ１ｂ、Ｔ２ｂは、第１の信号出力端子Ｔｏｕｔ１と第２の信号出力端子Ｔｏｕｔ２との間で、直列に接続されている。
【００７９】
なお、第１の一次側巻線Ｔ１ａの自己インダクタンスは、第２の一次側巻線Ｔ２ａの自己インダクタンスと等しく設定されている。
【００８０】
さらに、第１の一次側巻線Ｔ１ａと第１の二次側巻線Ｔ１ｂとの間の相互インダクタンスは、第２の一次側巻線Ｔ２ａと第２の二次側巻線Ｔ２ｂとの間の相互インダクタンスに等しく設定されている。
【００８１】
ここで、以上のような構成を有する本実施形態に係る電力増幅回路の特性について検討する。
【００８２】
既述のように、本実施形態の場合、第１、第２の１次側巻線Ｔ１ａ、Ｔ２ａの中点から電源線を取り出している。この電源の取り出し点は、ＡＣ接地点となる。このため、ＲＦ信号の漏洩が少なく、簡潔なインピーダンス処理によってＲＦ信号の遮断を行うことができる。
【００８３】
特に、差動信号に対して理論的に信号振幅がゼロとなるトランスフォーマの中点から電源電圧を供給することにより、チョークインダクタが不要となり、ドハティアンプを小型に集積することができる。
【００８４】
また、ＤＣ電源供給線を短くすることができるので、抵抗損失による電力効率の低下を抑えることができる。
【００８５】
また、第１または第２の信号出力端子Ｔｏｕｔ１、Ｔｏｕｔ２を接地すれば、第１、第２のトランスフォーマＴ１、Ｔ２により、出力信号の差動―単相変換を同時に実現することができる。
【００８６】
なお、電力増幅回路２００のその他の構成および機能は、第１の実施形態の電力増幅回路１００と同様である。
【００８７】
すなわち、本実施形態に係る電力増幅回路によれば、第１の実施形態と同様に、回路面積を縮小しつつ、電力効率の向上を図ることができる。
【第３の実施形態】
【００８８】
本第３の実施形態においては、２つのドハティアンプが並列に配置された例について、説明する。なお、この第３の実施の形態に係る電力増幅回路３００は、第１の実施の形態の電力増幅回路１００と同様に、無線通信装置１０００に適用される。なお、３つ以上のドハティアンプが並列に配置された場合も同様に説明される。
【００８９】
ここで、図６は、第３の実施形態に係る電力増幅回路３００の構成の一例を示す回路図である。なお、図６において、図５の符号と同じ符号は、第２の実施形態と同様の構成を示す。
【００９０】
また、図６に示す例では、第１、第３、第５、第７のアンプ１、３、５、７がキャリアアンプであり、第２、第４、第６、第８のアンプ２、４、６、８がピークアンプである場合について説明する。しかし、第１、第３、第５、第７のアンプ１、３、５、７がピークアンプであり、第２、第４、第６、第８のアンプ２、４、６、８がキャリアアンプであってもよい。
【００９１】
図６に示すように、電力増幅回路３００は、第２の実施形態の電力増幅回路２００と比較して、第２のドハティアンプＤ２と、第３のトランスフォーマＴ３と、第４のトランスフォーマＴ４と、をさらに備える。この電力増幅回路３００も、第２の実施形態と同様に、シリコン基板上に集積される。
【００９２】
なお、第２のドハティアンプＤ２は、第５のアンプ（キャリアアンプ）５と、第６のアンプ（ピークアンプ）６と、第７のアンプ（キャリアアンプ）７と、第８のアンプ（ピークアンプ）８と、第２のアンプ出力移相器ＰＳ２と、を含む。
【００９３】
第５のアンプ５は、入力が第５のＲＦ信号が入力される第５の信号入力端子Ｔｉｎ５に接続されている。なお、例えば、第５の信号入力端子Ｔｉｎ５に入力される第５のＲＦ信号は、第１の信号入力端子Ｔｉｎ１に入力される第１のＲＦ信号に対して、位相と同じである。
【００９４】
第６のアンプ６は、入力が第６のＲＦ信号が入力される第６の信号入力端子Ｔｉｎ６に接続されている。
【００９５】
なお、例えば、第５の信号入力端子Ｔｉｎ５に入力される第５のＲＦ信号は、第６の信号入力端子Ｔｉｎ６に入力される第６のＲＦ信号に対して、９０°位相が進んでいる。
【００９６】
第７のアンプ７は、入力が第７のＲＦ信号が入力される第７の信号入力端子Ｔｉｎ７に接続されている。
【００９７】
第８のアンプ８は、入力が第８のＲＦ信号が入力される第８の信号入力端子Ｔｉｎ８に接続されている。
【００９８】
なお、例えば、第７の信号入力端子Ｔｉｎ３に入力される第７のＲＦ信号は、第８の信号入力端子Ｔｉｎ８に入力される第８のＲＦ信号に対して、９０°位相が進んでいる。さらに、該第５のＲＦ信号は、該第７のＲＦ信号に対して、１８０°位相が遅れている。
【００９９】
このように、第５、第７のアンプ（キャリアアンプ）５、７、第６、第８のアンプ（ピークアンプ）６、８がそれぞれ差動対を構成している。
【０１００】
また、第２のアンプ出力移相器ＰＳ２は、第１の入力ＰＳ２ａ１が第５のアンプ５の出力に接続され、第１の出力ＰＳ２ｂ１が第６のアンプ６の出力に接続され、第２の入力ＰＳ２ａ２が第７のアンプ７の出力に接続され、第２の出力ＰＳ２ｂ２が第８のアンプ８の出力に接続されている。
【０１０１】
この第２のアンプ出力移相器ＰＳ２は、図６に示すように、例えば、第３のインダクタＬ３と、第４のインダクタＬ４と、第３のキャパシタＣ３と、第４のキャパシタＣ４と、を有する。
【０１０２】
第３のインダクタＬ３は、第２のアンプ出力移相器ＰＳ２の第１の入力ＰＳ２ａ１と第１の出力ＰＳ２ｂ１との間に接続されている。
【０１０３】
第４のインダクタＬ４は、第２のアンプ出力移相器ＰＳ２の第２の入力ＰＳ２ａ２と第２の出力ＰＳ２ｂ２との間に接続されている。
【０１０４】
なお、第３のインダクタＬ３のインダクタンスは、第４のインダクタＬ４のインダクタンスと等しい。
【０１０５】
第３のキャパシタＣ３は、第２のアンプ出力移相器ＰＳ２の第１の入力ＰＳ２ａ１と第２の入力ＰＳ２ａ２との間に接続されている。
【０１０６】
第４のキャパシタＣ４は、第２のアンプ出力移相器ＰＳ２の第１の出力ＰＳ２ｂ１と第２の出力ＰＳ２ｂ２との間に接続されている。
【０１０７】
また、第３のトランスフォーマＴ３は、第３の一次側巻線Ｔ３ａと、第３の二次側巻線Ｔ３ｂと、を有する。
【０１０８】
第３の一次側巻線Ｔ３ａは、一端が電源に接続され、他端が第２のアンプ出力移相器ＰＳ２の第１の出力ＰＳ２ｂ１に接続されている。
【０１０９】
第３の二次側巻線Ｔ３ｂは、一端が第１の信号出力端子Ｔｏｕｔ１側に接続されている。
【０１１０】
また、第４のトランスフォーマＴ４は、第４の一次側巻線Ｔ４ａと、第４の二次側巻線Ｔ４ｂと、を有する。
【０１１１】
第４の一次側巻線Ｔ４ａは、一端が電源に接続され、他端が第１のアンプ出力移相器ＰＳ１の第２の出力ＰＳ２ｂ２に接続されている。
【０１１２】
第４の二次側巻線Ｔ４ｂは、一端が第２の信号出力端子Ｔｏｕｔ２側に接続され、他端が第３の二次側巻線の他端に接続されている。
【０１１３】
すなわち、第１ないし第４の二次側巻線Ｔ１ｂ、Ｔ２ｂ、Ｔ３ｂ、Ｔ４ｂは、第１の信号出力端子Ｔｏｕｔ１と第２の信号出力端子Ｔｏｕｔ２との間で、直列に接続されている。
【０１１４】
ここで、以上のような構成を有する本実施形態に係る電力増幅回路の特性について検討する。
【０１１５】
既述のように、本実施形態では２つ以上のドハティアンプＤ１、Ｄ２が並列に配置され、それぞれの出力端に直列に接続された出力整合用のトランスフォーマＴ１〜Ｔ４の１次側巻線が接続され、直列に接続されたトランスフォーマＴ１〜Ｔ４の２次側巻線の両端から出力電力を取り出す。
【０１１６】
この本実施形態に係る構成では、負荷インピーダンスが、各ドハティアンプＤ１、Ｄ２の出力端において低いインピーダンスに変換されると同時に、各ドハティアンプＤ１、Ｄ２の出力電力が合成される。
【０１１７】
これにより、電力効率の低下を抑制しつつ、電力増幅回路全体の出力電力を向上することができる。
【０１１８】
なお、電力増幅回路３００のその他の構成および機能は、第２の実施形態の電力増幅回路２００と同様である。
【０１１９】
すなわち、本実施形態に係る電力増幅回路によれば、第２の実施形態と同様に、回路面積を縮小しつつ、電力効率の向上を図ることができる。
【第４の実施形態】
【０１２０】
ドハティアンプは、キャリアアンプ及びピークアンプの出力信号が一般的に９０度の位相差を持って合成されるため、両者の入力信号にも９０度程度の位相差を与える必要がある。
【０１２１】
そこで、本第４の実施形態では、差動インダクタを用いた移相器により入力信号の移相を実施する例について説明する。
【０１２２】
なお、この第４の実施の形態に係る電力増幅回路４００は、第１の実施の形態の電力増幅回路１００と同様に、無線通信装置１０００に適用される。
【０１２３】
ここで、図７は、第４の実施形態に係る電力増幅回路４００の構成の一例を示す回路図である。なお、図７において、図５の符号と同じ符号は、第２の実施形態と同様の構成を示す。
【０１２４】
図７に示すように、電力増幅回路４００は、第２の実施形態と比較して、第１の入力信号移相器ＰＳＩＮ１を、さらに備える。この電力増幅回路４００も、第２の実施形態と同様に、シリコン基板上に集積される。
【０１２５】
第１の入力信号移相器ＰＳＩＮ１は、第１の入力ａ１が前記第１の信号入力端子Ｔｉｎ１に接続され、第２の入力ａ２が第３の信号入力端子Ｔｉｎ３に接続され、第１の出力ｂ１が第２の信号入力端子Ｔｉｎ２に接続され、第２の出力ｂ２が前記第４の信号入力端子Ｔｉｎ４に接続されている。
【０１２６】
この第１の入力信号移相器は、図７に示すように、例えば、第３のインダクタＬＩＮ３と、第３のキャパシタＣＩＮ３と、第４のインダクタＬＩＮ４と、第４のキャパシタＣＩＮ４と、を有する。
【０１２７】
第３のインダクタＬＩＮ３は、一端が第１の信号入力端子Ｔｉｎ１に接続され、他端が第２の信号入力端子Ｔｉｎ２に接続されている。
【０１２８】
第４のインダクタＬＩＮ４は、一端が第３の信号入力端子Ｔｉｎ３に接続され、他端が第３の信号入力端子Ｔｉｎ３に接続され、第３のインダクタＬＩＮ３に対して差動巻になる。
【０１２９】
第３のキャパシタＣＩＮ３は、第３のインダクタＬＩＮ３の一端と第４のインダクタＬＩＮ４の一端との間に接続されている。
【０１３０】
第４のキャパシタＣＩＮ４は、第３のインダクタＬＩＮ３の他端と第４のインダクタの他端との間に接続されている。
【０１３１】
ここで、以上のような構成を有する本実施形態に係る電力増幅回路の特性について検討する。
【０１３２】
上述のように、本実施形態では、シリコン基板上において、スパイラルインダクタの形で差動インダクタを形成する。
【０１３３】
差動インダクタは、差動信号に対して磁界を強めあう効果が発生し、一定の巻線長に対して大きなインダクタンス値を得ることができる。
【０１３４】
そのため、移相量に対し所望のインダクタンス値を得るためのインダクタを小型化することができ、ドハティアンプ全体を小型に集積することができる。
【０１３５】
なお、電力増幅回路４００のその他の構成および機能は、第２の実施形態の電力増幅回路２００と同様である。
【０１３６】
すなわち、本実施形態に係る電力増幅回路によれば、第２の実施形態と同様に、回路面積を縮小しつつ、電力効率の向上を図ることができる。
【第５の実施形態】
【０１３７】
本第５の実施形態では、シリコン基板上にドハティアンプと入出力移相器、及び出力整合用のトランスフォーマを配置したレイアウトの例について説明する。なお、この第５の実施の形態に係る電力増幅回路５００は、第３の実施の形態の電力増幅回路３００と同様に、無線通信装置１０００に適用される。
【０１３８】
ここで、図８は、第５の実施形態に係る電力増幅回路５００の構成の一例を示す回路図である。なお、図８において、図５、図７の符号と同じ符号は、第３、第７の実施形態と同様の構成を示す。
【０１３９】
図８に示すように、電力増幅回路５００は、第３の実施形態と比較して、第１の入力信号移相器ＰＳＩＮ１と、第２の入力信号移相器ＰＳＩＮ２と、をさらに備える。なお、第１の入力信号移相器ＰＳＩＮ１と第２の入力信号移相器ＰＳＩＮ２とは、同様の構成を有する。また、パワースプリッタ５００ａは、第１、第３、第５、第７の信号入力端子Ｔｉｎ１、Ｔｉｎ３、Ｔｉｎ５、Ｔｉｎ７それぞれに、第１、第３、第５、第７のＲＦ信号が出力するようになっている。
【０１４０】
図８に示すように、第１の入力信号移相器ＰＳＩＮ１は、第１の入力１ａ１が第１の信号入力端子Ｔｉｎ１に接続され、第２の入力１ａ２が第３の信号入力端子Ｔｉｎ３に接続され、第１の出力１ｂ１が第２の信号入力端子Ｔｉｎ２に接続され、第２の出力１ｂ２が第４の信号入力端子Ｔｉｎ４に接続されている。
【０１４１】
なお、シリコン基板Ｗ上において、第１の入力信号移相器ＰＳＩＮ１は、第２、第４のアンプ２、４と第１、第３のアンプ１、３との間にレイアウトされている。
【０１４２】
また、シリコン基板Ｗ上において、第１のアンプ出力移相器ＰＳ１のインダクタは、第１の入力信号移相器ＰＳＩＮ１を挟むようにレイアウトされている。
【０１４３】
図８に示すように、第２の入力信号移相器ＰＳＩＮ２は、第１の入力２ａ１が第５の信号入力端子Ｔｉｎ５に接続され、第２の入力２ａ２が第７の信号入力端子Ｔｉｎ７に接続され、第１の出力２ｂ１が第６の信号入力端子Ｔｉｎ６に接続され、第２の出力２ｂ２が第８の信号入力端子Ｔｉｎ８に接続されている。
【０１４４】
なお、シリコン基板Ｗ上において、第２の入力信号移相器ＰＳＩＮ２は、第６、第８のアンプ６、８と第５、第７のアンプ５、７との間にレイアウトされている。
【０１４５】
また、シリコン基板Ｗ上において、第２のアンプ出力移相器ＰＳ２のインダクタは、第２の入力信号移相器ＰＳＩＮ２を挟むようにレイアウトされている。
【０１４６】
既述のように、本実施形態では、シリコン基板上にドハティアンプと入出力移相器、及び出力整合用のトランスフォーマを配置している。これにより、シリコン基板Ｗ上に各移相器を配置することによりアンプ全体を小型に集積できる。
【０１４７】
なお、ドハティアンプＤ１、Ｄ２は並列接続されない単体のものでもよく、キャリアアンプ・ピークアンプの位置関係は出力整合用のトランスフォーマの位置を基準として逆の関係でもよい。
【０１４８】
なお、電力増幅回路５００のその他の構成および機能は、第４の実施形態の電力増幅回路４００と同様である。
【０１４９】
すなわち、本実施形態に係る電力増幅回路によれば、第４の実施形態と同様に、回路面積を縮小しつつ、電力効率の向上を図ることができる。
【第６の実施形態】
【０１５０】
本第６の実施形態では、並列配置されたドハティアンプの中間部にシールドパターンを配置したレイアウトの例について説明する。なお、この第６の実施の形態に係る電力増幅回路６００は、第１の実施の形態の電力増幅回路１００と同様に、無線通信装置１０００に適用される。
【０１５１】
ここで、図９は、第６の実施形態に係る電力増幅回路６００の構成の一例を示す回路図である。なお、図９において、図８の符号と同じ符号は、第５の実施形態と同様の構成を示す。
【０１５２】
図９に示すように、電力増幅回路６００は、第５の実施形態と比較して、導電性のシールドパターン６００ａをさらに備える。
【０１５３】
導電性のシールドパターン６００ａは、シリコン基板Ｗ上において、第１ないし第４のアンプ１〜４、第１のアンプ出力移相器ＰＳ１、および、第１の入力信号移相器ＰＳＩＮ１を含む第１のドハティアンプＤ１と、第５ないし第８のアンプ５〜８、第２のアンプ出力移相器ＰＳ２、および第２の入力信号移相器ＰＳＩＮ２を含む第２のドハティアンプＤ２との間に、レイアウトされている。
【０１５４】
なお、このシールドパターン６００ａは、例えば、メタルのパターンからなる。このシールドパターン６００ａは、接地に電気的に接続されている。例えば、シールドパターン６００ａは、シリコン基板Ｗ上の接地パターンやシリコン基板Ｗに、低インピーダンスで接続されている。
【０１５５】
既述のように、本実施形態では、並列配置されたドハティアンプＤ１、Ｄ２の中間部にシールドパターン６００ａを配置している。
【０１５６】
これにより、隣り合う移相器間の磁界結合を弱め、電力効率・線形性・動作安定性等の低下を抑制することができる。
【０１５７】
なお、電力増幅回路６００のその他の構成および機能は、第５の実施形態の電力増幅回路５００と同様である。
【０１５８】
すなわち、本実施形態に係る電力増幅回路によれば、第５の実施形態と同様に、回路面積を縮小しつつ、電力効率の向上を図ることができる。
【０１５９】
なお、実施形態は例示であり、発明の範囲はそれらに限定されない。
【符号の説明】
【０１６０】
１００ 電力増幅回路
１０００ 無線通信装置
１００１ ベースバンド回路
１００２ 局部発振回路
１００３ ミキサ回路
１００４ アンテナ
【特許請求の範囲】
【請求項１】
シリコン基板上に集積された電力増幅回路であって、
入力が第１の信号入力端子に接続された第１のアンプと、
入力が第２の信号入力端子に接続された第２のアンプと、
入力が前記第１のアンプの出力に接続され、出力が前記第２のアンプの出力に接続されたアンプ出力移相器と、
一端が電源に接続され、他端が前記アンプ出力移相器の出力に接続された一次側巻線と、一端が第１の信号出力端子に接続され、他端が第２の信号出力端子に接続された二次側巻線と、を有するトランスフォーマと、を備えることを特徴とする電力増幅回路。
【請求項２】
前記アンプ出力移相器は、
前記アンプ出力移相器の入力と出力との間に接続されたインダクタと、
前記アンプ出力移相器の入力と接地との間に接続された第１のキャパシタと、
前記アンプ出力移相器の出力と前記接地との間に接続された第２のキャパシタと、を有することを特徴とする請求項１に記載の電力増幅回路。
【請求項３】
前記インダクタは、伝送線路又は集中定数回路であることを特徴とする請求項２に記載の電力増幅回路。
【請求項４】
前記第１の信号入力端子に入力される第１のＲＦ信号は、前記第２の信号入力端子に入力される第２のＲＦ信号に対して、９０°位相が遅れていることを特徴とする請求項１ないし３のいずれか一項に記載の電力増幅回路。
【請求項５】
前記アンプ出力移相器は、移相量が１／４λである１／４λ移相器であることを特徴とする請求項１ないし４のいずれか一項に記載の電力増幅回路。
【請求項６】
シリコン基板上に集積された電力増幅回路であって、
入力が第１の信号入力端子に接続された第１のアンプと、
入力が第２の信号入力端子に接続された第２のアンプと、
入力が第３の信号入力端子に接続された第３のアンプと、
入力が第４の信号入力端子に接続された第４のアンプと、
第１の入力が前記第１のアンプの出力に接続され、第１の出力が前記第２のアンプの出力に接続され、第２の入力が前記第３のアンプの出力に接続され、第２の出力が前記第４のアンプの出力に接続された第１のアンプ出力移相器と、
一端が電源に接続され、他端が前記第１のアンプ出力移相器の第１の出力に接続された第１の一次側巻線と、一端が第１の信号出力端子側に接続された第１の二次側巻線と、を有する第１のトランスフォーマと、
一端が前記電源に接続され、他端が前記第１のアンプ出力移相器の第２の出力に接続された第２の一次側巻線と、一端が第２の信号出力端子側に接続され、他端が前記第１の二次側巻線の他端に接続された第２の二次側巻線と、を有する第２のトランスフォーマと、を備え、
前記第１および第２の二次側巻線は、前記第１の信号出力端子と前記第２の信号出力端子との間で、直列に接続されていることを特徴とする電力増幅回路。
【請求項７】
入力が第５の信号入力端子に接続された第５のアンプと、
入力が第６の信号入力端子に接続された第６のアンプと、
入力が第７の信号入力端子に接続された第７のアンプと、
入力が第８の信号入力端子に接続された第８のアンプと、
第１の入力が前記第５のアンプの出力に接続され、第１の出力が前記第６のアンプの出力に接続され、第２の入力が前記第７のアンプの出力に接続され、第２の出力が前記第８のアンプの出力に接続された第２のアンプ出力移相器と、
一端が前記電源に接続され、他端が前記第２のアンプ出力移相器の第１の出力に接続された第３の一次側巻線と、一端が前記第１の信号出力端子側に接続された第３の二次側巻線と、を有する第３のトランスフォーマと、
一端が前記電源に接続され、他端が前記第１のアンプ出力移相器の第２の出力に接続された第４の一次側巻線と、一端が前記第２の信号出力端子側に接続され、他端が第３の二次側巻線の他端に接続された第４の二次側巻線と、を有する第４のトランスフォーマと、をさらに備え、
前記第１ないし第４の二次側巻線は、前記第１の信号出力端子と前記第２の信号出力端子との間で、直列に接続されていることを特徴とする請求項６に記載の電力増幅回路。
【請求項８】
前記第１の信号入力端子に入力される第１のＲＦ信号は、前記第２の信号入力端子に入力される第２のＲＦ信号に対して、９０°位相が遅れており、
前記第３の信号入力端子に入力される第３のＲＦ信号は、前記第４の信号入力端子に入力される第４のＲＦ信号に対して、９０°位相が遅れており、
前記第１のＲＦ信号は、前記第３のＲＦ信号に対して、１８０°位相が遅れていることを特徴とする請求項６に記載の電力増幅回路。
【請求項９】
前記第１のアンプ出力移相器は、
前記第１のアンプ出力移相器の第１の入力と第１の出力との間に接続された第１のインダクタと、
前記第１のアンプ出力移相器の第２の入力と第２の出力との間に接続された第２のインダクタと、
前記第１のアンプ出力移相器の第１の入力と第２の入力との間に接続された第１のキャパシタと、
前記第１のアンプ出力移相器の第１の出力と第２の出力との間に接続された第２のキャパシタと、を有することを特徴とする請求項６または８に記載の電力増幅回路。
【請求項１０】
第１の入力が前記第１の信号入力端子に接続され、第２の入力が前記第３の信号入力端子に接続され、第１の出力が前記第２の信号入力端子に接続され、第２の出力が前記第４の信号入力端子に接続された第１の入力信号移相器を、さらに備えることを特徴とする請求項６に記載の電力増幅回路。
【請求項１１】
第１の入力が前記第１の信号入力端子に接続され、第２の入力が前記第３の信号入力端子に接続され、第１の出力が前記第２の信号入力端子に接続され、第２の出力が前記第４の信号入力端子に接続された第１の入力信号移相器と、
第１の入力が前記第５の信号入力端子に接続され、第２の入力が前記第７の信号入力端子に接続され、第１の出力が前記第６の信号入力端子に接続され、第２の出力が前記第８の信号入力端子に接続された第２の入力信号移相器と、をさらに備えることを特徴とする請求項７に記載の電力増幅回路。
【請求項１２】
前記第１の入力信号移相器は、
一端が前記第１の信号入力端子に接続され、他端が前記第２の信号入力端子に接続された第３のインダクタと、
一端が前記第３の信号入力端子に接続され、他端が前記第３の信号入力端子に接続され、前記第３のインダクタに対して差動巻になる第４のインダクタと、
前記第３のインダクタの一端と前記第４のインダクタの一端との間に接続された第３のキャパシタと、
前記第３のインダクタの他端と前記第４のインダクタの他端との間に接続された第４のキャパシタと、を有することを特徴とする請求項１０、または１１に記載の電力増幅回路。
【請求項１３】
前記シリコン基板上において、
前記第１の入力信号移相器は、前記第２のアンプと前記第１のアンプとの間にレイアウトされていることを特徴とする請求項１０ないし１２のいずれか一項に記載の電力増幅回路。
【請求項１４】
前記シリコン基板上において、
前記第１ないし前記第４のアンプ、前記第１のアンプ出力移相器、および、前記第１の入力信号移相器を含む第１のドハティアンプと、前記第５ないし前記第８のアンプ、前記第２のアンプ出力移相器、および前記第２の入力信号移相器を含む第２のドハティアンプとの間に、導電性のシールドパターンがレイアウトされていることを特徴とする請求項１１に記載の電力増幅回路。
【請求項１５】
ベースバンド信号を生成するベースバンド回路と、
局部発振信号を生成する局部発振回路と、
前記ベースバンド信号と前記局部発振信号とを混合し、ＲＦ入力信号を出力するミキサ回路と、
前記ＲＦ入力信号を増幅し、ＲＦ出力信号を出力する請求項１ないし１４の何れかに記載の電力増幅回路と、
前記ＲＦ出力信号を送信するアンテナと、を備えることを特徴とする無線通信装置。
【請求項１】
シリコン基板上に集積された電力増幅回路であって、
入力が第１の信号入力端子に接続された第１のアンプと、
入力が第２の信号入力端子に接続された第２のアンプと、
入力が前記第１のアンプの出力に接続され、出力が前記第２のアンプの出力に接続されたアンプ出力移相器と、
一端が電源に接続され、他端が前記アンプ出力移相器の出力に接続された一次側巻線と、一端が第１の信号出力端子に接続され、他端が第２の信号出力端子に接続された二次側巻線と、を有するトランスフォーマと、を備えることを特徴とする電力増幅回路。
【請求項２】
前記アンプ出力移相器は、
前記アンプ出力移相器の入力と出力との間に接続されたインダクタと、
前記アンプ出力移相器の入力と接地との間に接続された第１のキャパシタと、
前記アンプ出力移相器の出力と前記接地との間に接続された第２のキャパシタと、を有することを特徴とする請求項１に記載の電力増幅回路。
【請求項３】
前記インダクタは、伝送線路又は集中定数回路であることを特徴とする請求項２に記載の電力増幅回路。
【請求項４】
前記第１の信号入力端子に入力される第１のＲＦ信号は、前記第２の信号入力端子に入力される第２のＲＦ信号に対して、９０°位相が遅れていることを特徴とする請求項１ないし３のいずれか一項に記載の電力増幅回路。
【請求項５】
前記アンプ出力移相器は、移相量が１／４λである１／４λ移相器であることを特徴とする請求項１ないし４のいずれか一項に記載の電力増幅回路。
【請求項６】
シリコン基板上に集積された電力増幅回路であって、
入力が第１の信号入力端子に接続された第１のアンプと、
入力が第２の信号入力端子に接続された第２のアンプと、
入力が第３の信号入力端子に接続された第３のアンプと、
入力が第４の信号入力端子に接続された第４のアンプと、
第１の入力が前記第１のアンプの出力に接続され、第１の出力が前記第２のアンプの出力に接続され、第２の入力が前記第３のアンプの出力に接続され、第２の出力が前記第４のアンプの出力に接続された第１のアンプ出力移相器と、
一端が電源に接続され、他端が前記第１のアンプ出力移相器の第１の出力に接続された第１の一次側巻線と、一端が第１の信号出力端子側に接続された第１の二次側巻線と、を有する第１のトランスフォーマと、
一端が前記電源に接続され、他端が前記第１のアンプ出力移相器の第２の出力に接続された第２の一次側巻線と、一端が第２の信号出力端子側に接続され、他端が前記第１の二次側巻線の他端に接続された第２の二次側巻線と、を有する第２のトランスフォーマと、を備え、
前記第１および第２の二次側巻線は、前記第１の信号出力端子と前記第２の信号出力端子との間で、直列に接続されていることを特徴とする電力増幅回路。
【請求項７】
入力が第５の信号入力端子に接続された第５のアンプと、
入力が第６の信号入力端子に接続された第６のアンプと、
入力が第７の信号入力端子に接続された第７のアンプと、
入力が第８の信号入力端子に接続された第８のアンプと、
第１の入力が前記第５のアンプの出力に接続され、第１の出力が前記第６のアンプの出力に接続され、第２の入力が前記第７のアンプの出力に接続され、第２の出力が前記第８のアンプの出力に接続された第２のアンプ出力移相器と、
一端が前記電源に接続され、他端が前記第２のアンプ出力移相器の第１の出力に接続された第３の一次側巻線と、一端が前記第１の信号出力端子側に接続された第３の二次側巻線と、を有する第３のトランスフォーマと、
一端が前記電源に接続され、他端が前記第１のアンプ出力移相器の第２の出力に接続された第４の一次側巻線と、一端が前記第２の信号出力端子側に接続され、他端が第３の二次側巻線の他端に接続された第４の二次側巻線と、を有する第４のトランスフォーマと、をさらに備え、
前記第１ないし第４の二次側巻線は、前記第１の信号出力端子と前記第２の信号出力端子との間で、直列に接続されていることを特徴とする請求項６に記載の電力増幅回路。
【請求項８】
前記第１の信号入力端子に入力される第１のＲＦ信号は、前記第２の信号入力端子に入力される第２のＲＦ信号に対して、９０°位相が遅れており、
前記第３の信号入力端子に入力される第３のＲＦ信号は、前記第４の信号入力端子に入力される第４のＲＦ信号に対して、９０°位相が遅れており、
前記第１のＲＦ信号は、前記第３のＲＦ信号に対して、１８０°位相が遅れていることを特徴とする請求項６に記載の電力増幅回路。
【請求項９】
前記第１のアンプ出力移相器は、
前記第１のアンプ出力移相器の第１の入力と第１の出力との間に接続された第１のインダクタと、
前記第１のアンプ出力移相器の第２の入力と第２の出力との間に接続された第２のインダクタと、
前記第１のアンプ出力移相器の第１の入力と第２の入力との間に接続された第１のキャパシタと、
前記第１のアンプ出力移相器の第１の出力と第２の出力との間に接続された第２のキャパシタと、を有することを特徴とする請求項６または８に記載の電力増幅回路。
【請求項１０】
第１の入力が前記第１の信号入力端子に接続され、第２の入力が前記第３の信号入力端子に接続され、第１の出力が前記第２の信号入力端子に接続され、第２の出力が前記第４の信号入力端子に接続された第１の入力信号移相器を、さらに備えることを特徴とする請求項６に記載の電力増幅回路。
【請求項１１】
第１の入力が前記第１の信号入力端子に接続され、第２の入力が前記第３の信号入力端子に接続され、第１の出力が前記第２の信号入力端子に接続され、第２の出力が前記第４の信号入力端子に接続された第１の入力信号移相器と、
第１の入力が前記第５の信号入力端子に接続され、第２の入力が前記第７の信号入力端子に接続され、第１の出力が前記第６の信号入力端子に接続され、第２の出力が前記第８の信号入力端子に接続された第２の入力信号移相器と、をさらに備えることを特徴とする請求項７に記載の電力増幅回路。
【請求項１２】
前記第１の入力信号移相器は、
一端が前記第１の信号入力端子に接続され、他端が前記第２の信号入力端子に接続された第３のインダクタと、
一端が前記第３の信号入力端子に接続され、他端が前記第３の信号入力端子に接続され、前記第３のインダクタに対して差動巻になる第４のインダクタと、
前記第３のインダクタの一端と前記第４のインダクタの一端との間に接続された第３のキャパシタと、
前記第３のインダクタの他端と前記第４のインダクタの他端との間に接続された第４のキャパシタと、を有することを特徴とする請求項１０、または１１に記載の電力増幅回路。
【請求項１３】
前記シリコン基板上において、
前記第１の入力信号移相器は、前記第２のアンプと前記第１のアンプとの間にレイアウトされていることを特徴とする請求項１０ないし１２のいずれか一項に記載の電力増幅回路。
【請求項１４】
前記シリコン基板上において、
前記第１ないし前記第４のアンプ、前記第１のアンプ出力移相器、および、前記第１の入力信号移相器を含む第１のドハティアンプと、前記第５ないし前記第８のアンプ、前記第２のアンプ出力移相器、および前記第２の入力信号移相器を含む第２のドハティアンプとの間に、導電性のシールドパターンがレイアウトされていることを特徴とする請求項１１に記載の電力増幅回路。
【請求項１５】
ベースバンド信号を生成するベースバンド回路と、
局部発振信号を生成する局部発振回路と、
前記ベースバンド信号と前記局部発振信号とを混合し、ＲＦ入力信号を出力するミキサ回路と、
前記ＲＦ入力信号を増幅し、ＲＦ出力信号を出力する請求項１ないし１４の何れかに記載の電力増幅回路と、
前記ＲＦ出力信号を送信するアンテナと、を備えることを特徴とする無線通信装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１３−８５１７９（Ｐ２０１３−８５１７９Ａ）
【公開日】平成２５年５月９日（２０１３．５．９）
【国際特許分類】
【出願番号】特願２０１１−２２４８８６（Ｐ２０１１−２２４８８６）
【出願日】平成２３年１０月１２日（２０１１．１０．１２）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２５年５月９日（２０１３．５．９）
【国際特許分類】
【出願日】平成２３年１０月１２日（２０１１．１０．１２）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]