電力変換器の異常検出方式
【課題】電力変換器の主回路の駆動動作をフィードバックし、制御指令信号と比較して主回路素子の動作の不一致を監視する異常検出方式では不一致検出信号に対し所定猶予時間以内は検知マスクしていたが、主回路またはこれを駆動するドライブ回路などで異常が生じた場合に猶予時間の分の検出遅れが生ずるとともに、発振的な動作の異常が生じて猶予時間内の短時間で異常を繰り返す動作を行った場合の異常の検知ができないケースがあった。
【解決手段】電力変換器において、正常状態でフィードバック信号が遅延により不一致になるのは、制御指令信号が変化した直後の所定の時間範囲のみであることに注目し、制御指令信号が変化した直後のみ検出猶予時間を持つようにすることにより、発振動作等の異常に対しても検出が可能となるとともに、異常検出出力の遅れ時間を大幅に短縮する異常検出方式とした。
【解決手段】電力変換器において、正常状態でフィードバック信号が遅延により不一致になるのは、制御指令信号が変化した直後の所定の時間範囲のみであることに注目し、制御指令信号が変化した直後のみ検出猶予時間を持つようにすることにより、発振動作等の異常に対しても検出が可能となるとともに、異常検出出力の遅れ時間を大幅に短縮する異常検出方式とした。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、鉄道車両などで駆動用電動機の制御に用いられる半導体スイッチ素子により構成される電力変換器の半導体スイッチ素子のドライブ異常を検出する異常検出方式に関する。
【背景技術】
【０００２】
鉄道車両などの駆動用電動機の制御に用いられるインバータ装置などの電力変換器では、高圧大電流の電力制御を行う為、構成される半導体スイッチング素子が誤制御されると電源短絡などにより装置を激しく損傷する可能性がある。
したがって、半導体スイッチング素子が異常な動作をした場合、極力早く装置を停止させ、装置の損傷を避ける必要がある。このため半導体スイッチング素子を駆動するドライブ回路に対する制御指令信号と、ドライブ回路がスイッチング素子をオンまたはオフにするよう駆動する動作状態を検出するドライバ動作情報と前記制御指令信号とを比較し、不一致が生じた時にドライブ回路の異常動作と判定する異常検出方式が採用されている。
【０００３】
図１１にこの異常検出が実施されている従来のシステム例を示す。スイッチング素子数は電力変換器のシステムにより異なるが本図ではスイッチング素子が２個の場合を示す。図１１によりその構成を説明する。電力変換器の制御装置１は制御指令信号発生部４で生成した制御信号を、電力変換器３を構成する個々のスイッチング素子であるＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）３００、３１０に対し、制御情報ＰＷＭ０、ＰＷＭ１を個々のＩＧＢＴのドライブ回路２００、２１０に出力している。この制御情報がドライブ回路２００、２１０内で整形され、電力変換器を構成する半導体スイッチング素子ＩＧＢＴ３００、３１０が駆動される。
【０００４】
またＩＧＢＴのオン・オフの動作状態をドライブ回路２００、２１０内で判定しその情報ＦＢ０、ＦＢ１が制御装置１にフィードバックされ不一致検出部不一致検出部４００、４１０において制御指令信号と比較されて異常検出が行われている。不一致検出部４００、４１０の各々により異常検出された信号は論理和機能２０を介して制御指令信号発生部４に伝達され異常検出時には制御信号の発生を停止する構成となっている。上記はスイッチング素子に対応した系列が２系列の場合を示したが、スイッチング素子に対応した系列がさらに多数あっても論理和機能２０を介して異常信号が統合され制御指令信号発生部４の停止を行う点は変わりがない。
【０００５】
図１２は上記図１１の従来例の構成の内ＩＧＢＴ３００に対応した１つの系列をより詳細に示した図である。図１２によりさらに詳細に説明する。制御装置１の内部では電力変換器３の制御に対応しＩＧＢＴのオン・オフに対応した制御指令信号ＰＷＭＰが制御指令信号発生部４より出力され、電気光変換器（Ｅ／Ｏ）５により光の制御信号ＰＷＭ０に変換され、これが光ファイバ６を介してドライブ装置２００に伝達される。光ファイバ６は高電圧回路である電力変換器３と電子回路である制御装置の間の電気的絶縁を取る為のものである。
【０００６】
ドライブ回路２００では制御指令は光電気変換器（Ｏ／Ｅ）７で再度電気信号に変換され波形整形回路８によりドライブ回路２００内での電気的に整合の取れた波形ＤＳに整形され、これをＡＭＰ回路９により駆動信号ＧＳとしてＩＧＢＴ３００を駆動する。一方判定機能１０は駆動信号ＧＳを監視しＩＧＢＴ３００がオンに駆動されているかオフに駆動されているかを判定し、その判定情報ＤＦＢは論理反転機能１１、電気光変換器（Ｅ／Ｏ）１２、光ファイバ１３、光電気変換器（Ｏ／Ｅ）１４、及び論理反転機能１５を介してフィードバック信号ＦＢとして不一致検出部４００に与えられる。
【０００７】
ここで、論理反転機能１１、１５は光ファイバ内の情報として光ありの場合をＩＧＢＴ３００のオフ動作状態情報、光なしの場合をＩＧＢＴ３００のオン動作状態情報に割り当て、ファイバ折損などの場合の光信号伝達不能時にスイッチング素子オンとみなしシステムの安全を図るためのものである。不一致検出部４００では制御指令信号ＰＷＭＰとフィードバック信号ＦＢが不一致検出用のＥＯＲ機能１６に入力され、不一致信号ＮＥが検出猶予時間タイマ１７の猶予時間出力ＤＬ以上に継続して出力されるとＡＮＤ機能１８を介して異常信号ＤＴが出力される。
【０００８】
ここで、検出猶予時間タイマ１７は不一致信号ＮＥの立ち上がりエッジでトリガされ、出力時間Ｔｅｘは、正常時の全ての動作条件において、制御指令信号ＰＷＭＰが出力されてから駆動信号ＧＳに至るまでの回路の動作遅れ時間と、駆動信号ＧＳからフィードバック信号ＦＢに至るまでの回路の動作遅れ時間との和の最大値よりも長くなるよう設定されている。
【０００９】
異常信号ＤＴが出力されると異常検出保持機能１９によりこれが保持され異常信号ＣＦＤが出力されこれが論理和機能２０を介して他の系列の異常信号とともに制御指令信号発生部４の制御指令信号ＰＷＭＰ出力が停止させられる。ＩＧＢＴ３１０に対応した系列も全く同様に構成され検出された異常信号は論理和機能２０を介して一つの信号とされ制御指令信号発生部４の制御指令信号ＰＷＭＰを停止させる。
【００１０】
図１３〜図１６に従来例の動作波形を示す。図１３は、本構成の中に異常がない場合における制御指令信号ＰＷＭＰがオフからオンへ変化した時の動作（ａ）を示す。図１３の時刻Ａ点において制御指令信号発生部４からＩＧＢＴをオフからオンへ切り替えるよう制御指令信号ＰＷＭＰが出力されたとする。この場合、図１２の制御指令信号ＰＷＭＰから駆動信号ＧＳに至るまでの回路の動作遅れ時間Ｔｐｇ1を経た後、図１３のＢ点において駆動信号ＧＳの信号がオフからオンに変化する。同様に、図１２の駆動信号ＧＳからフィードバック信号ＦＢに至るまでの回路の動作遅れ時間Ｔｇｆ1を経た後、図１３のＣ点でフィードバック信号ＦＢがオフからオンに変化する。
【００１１】
不一致検出用のＥＯＲ機能１６によってこのフィードバック信号ＦＢが制御指令信号ＰＷＭＰと比較されるので上記のＴｐｇ1及びＴｇｆ1の遅れによりＡ点からＣ点の間において不一致信号ＮＥに不一致に対応する信号が現れるが、不一致に対する検出猶予時間タイマ１７の猶予時間Ｔｅｘの設定値より短い、即ち、Ｔｅｘ＞最大値（Ｔｐｇ1＋Ｔｇｆ1）と設定されているので、猶予時間タイマ出力ＤＬは、Ｃ点より後のＤ点まで継続し、その結果、不一致信号ＮＥはＡＮＤ機能１８によりマスクされる。したがって異常検出保持機能１９はセットされることは無く、その出力ＣＦＤには異常信号は現れない。即ち、構成の中に異常がない場合には異常信号は出力されない。
【００１２】
同様に、図１４は、従来例の構成の中に異常がない場合の制御指令信号がオンからオフへ変化した時の動作（ｂ）を示す。図１３と同様に時刻Ａ点において制御指令信号発生部４からＩＧＢＴ３００をオンからオフへ切り替えるよう制御指令信号ＰＷＭＰが出力されたとする。この場合の図１４と同様に制御指令信号ＰＷＭＰから駆動信号ＧＳを経てフィードバック信号ＦＢに至るまでの回路の動作遅れ時間によって不一致検出用のＥＯＲ機能１６にＴｐｇ0とＴｇｆ0の合計の時間、即、ちＡ点からＣ点の間、不一致信号ＮＥに不一致に対応する信号が現れるが、不一致に対する検出猶予時間タイマ１７の猶予時間出力ＤＬは猶予時間Ｔｅｘ経過後のＤ点まで継続され、不一致信号ＮＥはマスクされ、異常検出保持機能１９はセットされることは無く、その出力ＣＦＤには異常信号は現れない。
【００１３】
図１５に、制御指令信号がオフにもかかわらず何らかの異常によりドライバ回路出力の駆動信号ＧＳがオンとなり猶予時間タイマの猶予時間Ｔｅｘより長く継続した場合（ｃ）を示す。Ｂ点において駆動信号ＧＳが異常動作すると、これが図１２の判定機能１０により検出され、フィードバック信号ＦＢに至るまでの回路の動作遅れ時間Ｔｇｆ1を経た後、Ｃ点でフィードバック信号ＦＢがオフからオンに変化する。不一致検出用のＥＯＲ機能１６によってこのフィードバック信号ＦＢが制御指令信号ＰＷＭＰと比較されるのでフィードバック信号ＦＢとほぼ同時間不一致信号ＮＥが出力され、猶予時間Ｔｅｘ経過後Ｄ点でＡＮＤ機能によるマスクが解け、異常検出保持機能１９はセットされ異常信号ＣＦＤが出力される。このようにして異常検出される。
【００１４】
この従来例においては上記のようにして異常時には異常検知信号ＣＦＤが出力されるが、上記説明で明らかなように異常信号がフィードバック信号ＦＢに現れた後、猶予時間Ｔｅｘという時間その出力を継続しないと検出信号を出力できないという問題がある。
【００１５】
従来例において、スイッチング素子の異常動作、或いはドライブ回路内の異常により図１６に示すように駆動信号ＧＳが振動的な或いは発振的な異常を起こす場合（ｄ）があるが、このような時、発振周期が短く、図１６に示すように不一致信号ＮＥが猶予時間Ｔｅｘの継続する時間Ｄ点以前のＥ点で消失し、その後、再度、駆動信号ＧＳが出力されることを繰り返すような異常の場合には、猶予時間Ｔｅｘが解除されるＤ点以前のＥ点で不一致信号ＮＥがオフするため、この異常が検出できない。さらに、この異常が発振動作のように繰り返し動作を行う場合、異常が継続し装置を破壊するという問題がある。
【発明の概要】
【発明が解決しようとする課題】
【００１６】
上記の従来例の異常検出方式では、異常信号はある程度固定的な或いは長時間継続するという前提で構成されたもので、スイッチング素子の異常動作、或いはドライブ回路内の異常による振動的な或いは発振的な異常は考慮されていない。本発明の目的は上記のような振動的な或いは発振的な異常のケースにも対応可能な異常検出方式を提供することにある。
【課題を解決するための手段】
【００１７】
上記目的を達成するため、本発明に係る異常検出方式では、正常時には、制御指令信号に対しフィードバック信号ＦＢが不一致になるのは、制御指令信号が変化した時のＦＢの遅れによるもののみであることに着目し、制御指令信号がオフからのオン或いはオンからオフへの変化後の所定の時間、即ち制御指令を出力しそれに対応したオン・オフ判定信号がフィードバックされるまでの遅れ時間の最大値に対応した時間範囲でのみ不一致を許容し、それ以外の時間に発生した不一致は全て異常と判定する方式とした。
【発明の効果】
【００１８】
本発明によれば、前記のような振動的な異常の場合も制御指令信号が変化した直後の所定時間経過後は全て異常検出が可能となる。また、ドライブ回路で発生した異常の情報を確実に判定できるので異常に対する保護動作を早く作動することができ異常によるシステムの損傷を最小限に抑制することが可能となる。
【図面の簡単な説明】
【００１９】
【図１】図１は、本発明の実施例の電力変換器の異常検出システムを示すブロック図である。
【図２】図２は、図１の異常検出システムの構成の内ＩＧＢＴ３００に対応した１つの系列をより詳細に示した図である。
【図３】図３は、本発明に使用されるタイマ３１の回路実施例の構成を示す図である。
【図４】図４は、ＰＷＭＰと生成パルスの波形を示す。図３の動作波形を示す図である。
【図５】図５は、図２の詳細図の構成中に異常がない場合における制御指令信号がオフからオンへ変化した時の動作（ａ）を示す図である。
【図６】図６は、本構成の中に異常がない場合の制御指令信号がオンからオフへ変化した時の動作（ｂ）を示す図である。
【図７】図７は、制御指令信号がドライブ回路に伝達されそのフィードバック信号ＦＢが不一致検出部４００に到達するまでの遅延時間が何らかの異常によりＴｅｘ以上に長くなった場合の動作（ｃ）を示す図である。
【図８】図８は、制御指令信号がドライブ回路に伝達されそのフィードバック信号ＦＢが不一致検出部４００に到達するまでの遅延時間が何らかの異常によりＴｅｘ以上に長くなった場合の動作（ｄ）を示す図である。
【図９】図９は、制御指令信号がオフにもかかわらず何らかの異常によりドライバ回路出力ＧＳがオンとななった場合（ｅ）を示す図である。
【図１０】図１０は、スイッチング素子の異常動作、或いはドライブ回路内の異常により駆動信号ＧＳが振動的な或いは発振的な異常を起こした場合（ｆ）を示す図である。
【図１１】図１１は、従来例の異常検出システムを示すブロック図である。
【図１２】図１２は、図１１の従来例の異常検出システムのより詳細を示すブロック図である。
【図１３】図１３は、図１１の従来例の異常検出システムによる動作波形（ａ）を示す図である。
【図１４】図１４は、図１１の従来例の異常検出システムによる動作波形（ｂ）を示す図である。
【図１５】図１５は、図１１の従来例の異常検出システムによる動作波形（ｃ）を示す図である。
【図１６】図１６は、図１１の従来例の異常検出システムによる動作波形（ｄ）を示す図である。
【発明を実施するための形態】
【００２０】
本発明では、制御指令を出力しそれに対応したオン・オフ判定信号がフィードバックされるまでの遅れ時間の最大値に対応した時間範囲でのみ不一致を許容し、それ以外の時間に発生した不一致は全て異常と判定する方式をとる。以下、本発明の実施の形態について図面を用いて説明する。
【実施例】
【００２１】
図１に本発明の実施例である電力変換器の異常検出方式のシステム例を示す。スイッチング素子数は電力変換器のシステムにより異なるが本図ではスイッチング素子が２個の場合を示す。図１により、その構成を説明する。電力変換器３の制御装置１は、制御指令信号発生部４で生成した制御指令信号を、電力変換器３を構成する個々のスイッチング素子であるＩＧＢＴ３００，３１０に対し、制御情報ＰＷＭ０、ＰＷＭ１を個々のＩＧＢＴのドライブ回路２００、２１０に出力している。この制御情報がドライブ回路２００、２１０内で整形され電力変換器を構成する半導体スイッチング素子ＩＧＢＴ３００、３１０が駆動される。
【００２２】
またＩＧＢＴのオン・オフの動作状態をドライブ回路２００、２１０内で判定し、その情報ＦＢ０、ＦＢ１が制御装置１にフィードバックされ不一致検出部４００、４１０において制御指令信号を所定の時間遅らせた信号ＤＰ０、ＤＰ１と比較されて異常検出が行われている。異常検出された信号は論理和機能２０を介して制御指令信号発生部４に伝達され異常検出時には制御指令信号の発生を停止する構成となっている。上記はスイッチング素子に対応した系列が２系列の場合を示したが、スイッチング素子に対応した系列がさらに多数あっても論理和機能２０を介して異常信号が統合され制御指令信号発生部４の停止を行う点は変わりがない。
【００２３】
図２は、上記図１の構成の内ＩＧＢＴ３００に対応した１つの系列をより詳細に示した図である。図２によりさらに詳細に説明する。制御装置１の内部では電力変換器３の制御に対応しＩＧＢＴのオン・オフに対応した制御指令信号ＰＷＭＰが制御指令信号発生部４より出力され、電気光変換器（Ｅ／Ｏ）５により光の制御信号ＰＷＭ０に変換され、これが、光ファイバ６を介してドライブ装置２００に伝達される。光ファイバ６は高電圧回路である電力変換器３と電子回路である制御装置１の間の電気的絶縁を取る為のものである。ドライブ回路２００では、制御信号ＰＷＭ０は光電気変換器（Ｏ／Ｅ）７で再度電気信号に変換され波形整形回路８によりドライブ回路２００内での電気的に整合の取れた波形ＤＳに整形され、これをＡＭＰ回路９により駆動信号ＧＳとしてＩＧＢＴ３００を駆動する。
【００２４】
一方、判定機能１０は駆動信号ＧＳを監視しＩＧＢＴ３００がオンに駆動されているかオフに駆動されているかを判定し、その判定情報ＤＦＢは論理反転機能１１、電気光変換器（Ｅ／Ｏ）１２、光ファイバ１３、光電気変換器（Ｏ／Ｅ）１４、及び論理反転機能１５を介してフィードバック信号ＦＢとして不一致検出部４００に与えられる。不一致検出部４００では、制御指令信号ＰＷＭＰを遅延機能２１により所定時間遅らせた信号ＤＰ０とフィードバック信号ＦＢが不一致検出用のＥＯＲ機能１６に入力され、両方の入力信号がオン、オフ不一致時に不一致信号ＮＥが出力される。
【００２５】
一方、制御指令信号ＰＷＭＰの変化点を検出しこの変化点より所定の時間幅のパルスＲＰを出力するタイマ３１を有し、このタイマ出力ＲＰと不一致信号ＮＥとがＡＮＤ機能１８に入力される。ＡＮＤ機能１８では不一致信号ＮＥがタイマ出力ＲＰの発生されている時間のみ通過を禁止するよう構成される。ＡＮＤ機能１８を通過した不一致信号ＮＥは異常検出保持機能１９により保持され、異常信号ＣＦＤが出力され、これが論理和機能２０を介して他の系列の異常信号とともに制御指令信号発生部４の制御指令信号ＰＷＭＰの出力が停止させられる。
【００２６】
ここで、遅延機能２１は、不一致信号の出力をできるだけ短時間にするために設けられており、その遅延時間は、制御指令信号がドライブ回路に伝達されそのフィードバック信号ＦＢが不一致検出部４００に到達するまでの遅延時間の平均値程度にセットされるが、前記遅延時間の最大値と最小値の中間値であればよく、厳密な設定は必要としない。
【００２７】
また、タイマ３１の発生するパルスＲＰのパルス幅は、正常時の全ての動作条件における、前記制御指令信号がドライブ回路に伝達されそのフィードバック信号ＦＢが不一致検出部４００に到達するまでの遅延時間の最大値より大きい範囲でかつ極力短い時間が設定される。ＩＧＢＴ３１０に対応した系列も全く同様に構成され検出された異常信号は論理和機能２０を介して一つの信号とされ制御指令信号発生部４の制御指令信号を停止させる。
【００２８】
図３に、本発明に使用されるタイマ３１の回路実施例の構成を示す。本実施例は、タイマ設定時間が制御指令信号ＰＷＭＰの最小出力パルス幅に比べて短時間であることを利用し簡易に構成している。即ち、制御指令信号ＰＷＭＰは遅延機能３５に入力され一定時間、即ち、検出猶予時間Ｔｅｘ遅延させられＤＬ１として出力される。これがＥＯＲ機能３４に入力され、これとＰＷＭＰが比較されて、制御指令信号ＰＷＭＰの変化後において上記遅延機能３５の遅延時間分Ｔｅｘの時間長パルスＲＰが生成される。図４に制御指令信号ＰＷＭＰと生成パルスＲＰの波形を示す。
【００２９】
図５〜図１０に、図２に示す本発明の実施例の異常検出方式の動作波形を示す。図５は、図２の構成の中に異常がない場合における制御指令信号がオフからオンへ変化した時の動作（ａ）を示す。時刻Ａ点において制御指令信号発生部４からＩＧＢＴ３００をオフからオンへ切り替えるよう制御指令信号ＰＷＭＰが出力されたとする。この場合、図２の制御指令信号ＰＷＭＰから駆動信号ＧＳに至るまでの回路の動作遅れ時間によってＴｐｇ1を経たＢ点において駆動信号ＧＳの信号がオフからオンに変化する。さらに駆動信号ＧＳにおける信号変化は、図２の駆動信号ＧＳからフィードバック信号ＦＢに至るまでの回路の動作遅れ時間によってＴｇｆ1を経たＣ点で、フィードバック信号ＦＢがオフからオンに変化する。
【００３０】
一方、制御指令信号ＰＷＭＰが、遅れ回路２１によって、制御指令信号ＰＷＭＰがドライブ回路に伝達され、そのフィードバック信号ＦＢが不一致検出部４００に到達するまでの遅延時間平均値程度の時間長Ｔｐｆの時間遅れを受けた信号ＤＰ０と前記フィードバック信号ＦＢとが不一致検出用のＥＯＲ機能１６によって比較されるので、上記のＴｐｇ1及びＴｇｆ1の遅れ時間とＴｐｆの遅れ時間の差分、即ち、Ｃ点からＦ点の間、不一致信号ＮＥに不一致に対応する信号が現れる。Ｃ点、Ｆ点ともに、Ａ点以後でかつ、Ａ点から猶予時間Ｔｅｘ後に生じるＤ点より、以前に発生するように設定されているから、タイマ出力ＰＲによりＡＮＤ機能を介してマスクされる。したがって異常出力ＤＴは出力されず異常検出保持機能１９はセットされることは無く、その出力ＣＦＤには異常信号は現れない。即ち、構成の中に異常がない場合には異常信号は出ない。
【００３１】
同様に、図６は、本構成の中に異常がない場合の制御指令信号がオンからオフへ変化した時の動作（ｂ）を示す。図５と同様に時刻Ａ点において制御指令信号発生部からＩＧＢＴ３００をオンからオフへ切り替えるよう信号が出力されたとする。この場合も図５と同様に不一致検出用のＥＯＲ機能１６によってフィードバック信号ＦＢと、制御指令信号ＰＷＭＰが遅れ回路２１によってＴｐｆの時間遅れを受けた信号ＤＰ０とが比較されるので、上記のＴｐｇ０及びＴｇｆ０の遅れ時間とＴｐｆの遅れ時間の差分、即ちＣ点からＦ点の間、不一致信号ＮＥに不一致に対応する信号が現れる。このときも、前記と同様にＣ点、Ｆ点ともに、Ａ点以後でかつ、Ａ点からＴｅｘ後に生じるＤ点以前に発生するからタイマ出力ＰＲによりＡＮＤ機能を介してマスクされる。したがって異常出力ＤＴは出力されず異常検出保持機能１９はセットされることは無くその出力ＣＦＤには異常信号は現れない。
【００３２】
図７および図８に制御指令信号がドライブ回路に伝達されそのフィードバック信号ＦＢが不一致検出部４００に到達するまでの遅延時間が何らかの異常によりＴｅｘ以上に長くなった場合の動作（ｃ）および（ｄ）を示す。いずれの場合もフィードバック信号ＦＢの終点であるＣ点がＤ点を越えるため、不一致信号ＮＥがタイマ出力ＲＰによりマスクされない部分で異常出力ＤＴが出力され異常検出される。
【００３３】
図９に、制御指令信号がオフにもかかわらず、何らかの異常によりドライバ回路出力である駆動信号ＧＳがオンとなった場合（ｅ）を示す。Ｂ点において駆動信号ＧＳが異常動作すると、これが図２の判定機能１０により検出され、フィードバック信号ＦＢに至るまでの回路の動作遅れ時間Ｔｇｆ1を経た後、Ｃ点でフィードバック信号ＦＢがオフからオンに変化する。不一致検出用のＥＯＲ機能１６によってこのフィードバック信号ＦＢがＴｐｆの時間遅れを受けた信号ＤＰ０と比較されるが、制御指令信号ＰＷＭＰが変化していないので、Ｔｐｆの時間遅れを受けた信号ＤＰ０も制御指令信号ＰＷＭＰと同じ状態を保っているので即時に不一致信号ＮＥが出力され、かつマスクを行うタイマ出力ＲＰも発生されていないのでＡＮＤ機能によるマスクはされず異常信号ＤＴが出力され異常検出保持機能１９はセットされ、異常信号ＣＦＤが現れる。
【００３４】
図１０にスイッチング素子の異常動作、或いはドライブ回路内の異常により駆動信号ＧＳが振動的な或いは発振的な異常を起こした場合（ｆ）を示す。即ち、Ｂ２，Ｂ３点で示すように、オンしその後オフすることを繰り返す場合、制御指令信号ＰＷＭＰの変化直後のＡ点、Ｄ点間では、不一致信号ＮＥはマスクされるが、タイマ出力ＲＰが消失するＤ点以後、Ｂ２，Ｂ３点で駆動信号ＧＳに発生する異常信号に対しては、マスクはされない。したがってＣ２、Ｃ３点で異常信号ＤＴが出力され異常検知される。即ち、Ｔｅｘに比べて短い異常信号の繰り返しのような異常モードにおいても、異常をマスクするタイマ出力ＲＰ信号は、制御指令信号ＰＷＭＰの変化直後に発生するのみであるから、異常信号ＧＳ或いは不一致信号ＮＥに現れる異常波形に無関係にタイマ出力ＲＰがオフした後は、不一致信号ＮＥはマスクされず異常信号ＤＴに出力され、異常検出保持機能１９はセットされて異常信号ＣＦＤが現れる。
【００３５】
本実施例においては、上記のように、不一致信号ＮＥのマスクを、従来例のように不一致信号ＮＥの波形に依存させるのでなく、制御指令信号ＰＷＭＰの変化直後に限定するようにした。このため、スイッチング素子の異常動作、或いはドライブ回路内の異常により、駆動信号ＧＳが振動的な或いは発振的な異常を起こした場合のようなケースにおいても、不要に検出猶予時間が発生されることは無く、確実に異常検知がなされる。また、制御指令信号ＰＷＭＰが一定値を保っている場合、猶予時間は発生しないので異常発生時に即時に異常に対応する処置が可能となり、装置の保護上有効な異常検知が可能となる。
【産業上の利用可能性】
【００３６】
ドライブ回路で発生した異常の情報を確実に判定できるので異常に対する保護動作を早く作動することができ異常によるシステムの損傷を最小限に抑制することが可能となるので、信頼性の高い電力変換装置となる。
【符号の説明】
【００３７】
１ 制御装置
３ 電力変換器
４ 制御信号発生部
５ 電気光変換器
６ 光ファイバ
７ 光電気変換器
８ 波形整形回路
９ ＡＭＰ回路
１０ 判定機能
１１ 論理反転機能
１２ 電気光変換器
１３ 光ファイバ
１４ 光電気変換器
１５ 論理反転機能
１６ ＥＯＲ機能
１７ タイマ
１８ ＡＮＤ機能
１９ 異常検出保持機能
２０ 論理和機能
２１ 遅延機能
２２ 遅延機能
３１ タイマ
３４ ＥＯＲ機能
３５ 遅延機能
２００ ドライブ回路
２１０ ドライブ回路
３００ ＩＧＢＴ
３１０ ＩＧＢＴ
４００ 不一致検出部
４１０ 不一致検出部
【技術分野】
【０００１】
本発明は、鉄道車両などで駆動用電動機の制御に用いられる半導体スイッチ素子により構成される電力変換器の半導体スイッチ素子のドライブ異常を検出する異常検出方式に関する。
【背景技術】
【０００２】
鉄道車両などの駆動用電動機の制御に用いられるインバータ装置などの電力変換器では、高圧大電流の電力制御を行う為、構成される半導体スイッチング素子が誤制御されると電源短絡などにより装置を激しく損傷する可能性がある。
したがって、半導体スイッチング素子が異常な動作をした場合、極力早く装置を停止させ、装置の損傷を避ける必要がある。このため半導体スイッチング素子を駆動するドライブ回路に対する制御指令信号と、ドライブ回路がスイッチング素子をオンまたはオフにするよう駆動する動作状態を検出するドライバ動作情報と前記制御指令信号とを比較し、不一致が生じた時にドライブ回路の異常動作と判定する異常検出方式が採用されている。
【０００３】
図１１にこの異常検出が実施されている従来のシステム例を示す。スイッチング素子数は電力変換器のシステムにより異なるが本図ではスイッチング素子が２個の場合を示す。図１１によりその構成を説明する。電力変換器の制御装置１は制御指令信号発生部４で生成した制御信号を、電力変換器３を構成する個々のスイッチング素子であるＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）３００、３１０に対し、制御情報ＰＷＭ０、ＰＷＭ１を個々のＩＧＢＴのドライブ回路２００、２１０に出力している。この制御情報がドライブ回路２００、２１０内で整形され、電力変換器を構成する半導体スイッチング素子ＩＧＢＴ３００、３１０が駆動される。
【０００４】
またＩＧＢＴのオン・オフの動作状態をドライブ回路２００、２１０内で判定しその情報ＦＢ０、ＦＢ１が制御装置１にフィードバックされ不一致検出部不一致検出部４００、４１０において制御指令信号と比較されて異常検出が行われている。不一致検出部４００、４１０の各々により異常検出された信号は論理和機能２０を介して制御指令信号発生部４に伝達され異常検出時には制御信号の発生を停止する構成となっている。上記はスイッチング素子に対応した系列が２系列の場合を示したが、スイッチング素子に対応した系列がさらに多数あっても論理和機能２０を介して異常信号が統合され制御指令信号発生部４の停止を行う点は変わりがない。
【０００５】
図１２は上記図１１の従来例の構成の内ＩＧＢＴ３００に対応した１つの系列をより詳細に示した図である。図１２によりさらに詳細に説明する。制御装置１の内部では電力変換器３の制御に対応しＩＧＢＴのオン・オフに対応した制御指令信号ＰＷＭＰが制御指令信号発生部４より出力され、電気光変換器（Ｅ／Ｏ）５により光の制御信号ＰＷＭ０に変換され、これが光ファイバ６を介してドライブ装置２００に伝達される。光ファイバ６は高電圧回路である電力変換器３と電子回路である制御装置の間の電気的絶縁を取る為のものである。
【０００６】
ドライブ回路２００では制御指令は光電気変換器（Ｏ／Ｅ）７で再度電気信号に変換され波形整形回路８によりドライブ回路２００内での電気的に整合の取れた波形ＤＳに整形され、これをＡＭＰ回路９により駆動信号ＧＳとしてＩＧＢＴ３００を駆動する。一方判定機能１０は駆動信号ＧＳを監視しＩＧＢＴ３００がオンに駆動されているかオフに駆動されているかを判定し、その判定情報ＤＦＢは論理反転機能１１、電気光変換器（Ｅ／Ｏ）１２、光ファイバ１３、光電気変換器（Ｏ／Ｅ）１４、及び論理反転機能１５を介してフィードバック信号ＦＢとして不一致検出部４００に与えられる。
【０００７】
ここで、論理反転機能１１、１５は光ファイバ内の情報として光ありの場合をＩＧＢＴ３００のオフ動作状態情報、光なしの場合をＩＧＢＴ３００のオン動作状態情報に割り当て、ファイバ折損などの場合の光信号伝達不能時にスイッチング素子オンとみなしシステムの安全を図るためのものである。不一致検出部４００では制御指令信号ＰＷＭＰとフィードバック信号ＦＢが不一致検出用のＥＯＲ機能１６に入力され、不一致信号ＮＥが検出猶予時間タイマ１７の猶予時間出力ＤＬ以上に継続して出力されるとＡＮＤ機能１８を介して異常信号ＤＴが出力される。
【０００８】
ここで、検出猶予時間タイマ１７は不一致信号ＮＥの立ち上がりエッジでトリガされ、出力時間Ｔｅｘは、正常時の全ての動作条件において、制御指令信号ＰＷＭＰが出力されてから駆動信号ＧＳに至るまでの回路の動作遅れ時間と、駆動信号ＧＳからフィードバック信号ＦＢに至るまでの回路の動作遅れ時間との和の最大値よりも長くなるよう設定されている。
【０００９】
異常信号ＤＴが出力されると異常検出保持機能１９によりこれが保持され異常信号ＣＦＤが出力されこれが論理和機能２０を介して他の系列の異常信号とともに制御指令信号発生部４の制御指令信号ＰＷＭＰ出力が停止させられる。ＩＧＢＴ３１０に対応した系列も全く同様に構成され検出された異常信号は論理和機能２０を介して一つの信号とされ制御指令信号発生部４の制御指令信号ＰＷＭＰを停止させる。
【００１０】
図１３〜図１６に従来例の動作波形を示す。図１３は、本構成の中に異常がない場合における制御指令信号ＰＷＭＰがオフからオンへ変化した時の動作（ａ）を示す。図１３の時刻Ａ点において制御指令信号発生部４からＩＧＢＴをオフからオンへ切り替えるよう制御指令信号ＰＷＭＰが出力されたとする。この場合、図１２の制御指令信号ＰＷＭＰから駆動信号ＧＳに至るまでの回路の動作遅れ時間Ｔｐｇ1を経た後、図１３のＢ点において駆動信号ＧＳの信号がオフからオンに変化する。同様に、図１２の駆動信号ＧＳからフィードバック信号ＦＢに至るまでの回路の動作遅れ時間Ｔｇｆ1を経た後、図１３のＣ点でフィードバック信号ＦＢがオフからオンに変化する。
【００１１】
不一致検出用のＥＯＲ機能１６によってこのフィードバック信号ＦＢが制御指令信号ＰＷＭＰと比較されるので上記のＴｐｇ1及びＴｇｆ1の遅れによりＡ点からＣ点の間において不一致信号ＮＥに不一致に対応する信号が現れるが、不一致に対する検出猶予時間タイマ１７の猶予時間Ｔｅｘの設定値より短い、即ち、Ｔｅｘ＞最大値（Ｔｐｇ1＋Ｔｇｆ1）と設定されているので、猶予時間タイマ出力ＤＬは、Ｃ点より後のＤ点まで継続し、その結果、不一致信号ＮＥはＡＮＤ機能１８によりマスクされる。したがって異常検出保持機能１９はセットされることは無く、その出力ＣＦＤには異常信号は現れない。即ち、構成の中に異常がない場合には異常信号は出力されない。
【００１２】
同様に、図１４は、従来例の構成の中に異常がない場合の制御指令信号がオンからオフへ変化した時の動作（ｂ）を示す。図１３と同様に時刻Ａ点において制御指令信号発生部４からＩＧＢＴ３００をオンからオフへ切り替えるよう制御指令信号ＰＷＭＰが出力されたとする。この場合の図１４と同様に制御指令信号ＰＷＭＰから駆動信号ＧＳを経てフィードバック信号ＦＢに至るまでの回路の動作遅れ時間によって不一致検出用のＥＯＲ機能１６にＴｐｇ0とＴｇｆ0の合計の時間、即、ちＡ点からＣ点の間、不一致信号ＮＥに不一致に対応する信号が現れるが、不一致に対する検出猶予時間タイマ１７の猶予時間出力ＤＬは猶予時間Ｔｅｘ経過後のＤ点まで継続され、不一致信号ＮＥはマスクされ、異常検出保持機能１９はセットされることは無く、その出力ＣＦＤには異常信号は現れない。
【００１３】
図１５に、制御指令信号がオフにもかかわらず何らかの異常によりドライバ回路出力の駆動信号ＧＳがオンとなり猶予時間タイマの猶予時間Ｔｅｘより長く継続した場合（ｃ）を示す。Ｂ点において駆動信号ＧＳが異常動作すると、これが図１２の判定機能１０により検出され、フィードバック信号ＦＢに至るまでの回路の動作遅れ時間Ｔｇｆ1を経た後、Ｃ点でフィードバック信号ＦＢがオフからオンに変化する。不一致検出用のＥＯＲ機能１６によってこのフィードバック信号ＦＢが制御指令信号ＰＷＭＰと比較されるのでフィードバック信号ＦＢとほぼ同時間不一致信号ＮＥが出力され、猶予時間Ｔｅｘ経過後Ｄ点でＡＮＤ機能によるマスクが解け、異常検出保持機能１９はセットされ異常信号ＣＦＤが出力される。このようにして異常検出される。
【００１４】
この従来例においては上記のようにして異常時には異常検知信号ＣＦＤが出力されるが、上記説明で明らかなように異常信号がフィードバック信号ＦＢに現れた後、猶予時間Ｔｅｘという時間その出力を継続しないと検出信号を出力できないという問題がある。
【００１５】
従来例において、スイッチング素子の異常動作、或いはドライブ回路内の異常により図１６に示すように駆動信号ＧＳが振動的な或いは発振的な異常を起こす場合（ｄ）があるが、このような時、発振周期が短く、図１６に示すように不一致信号ＮＥが猶予時間Ｔｅｘの継続する時間Ｄ点以前のＥ点で消失し、その後、再度、駆動信号ＧＳが出力されることを繰り返すような異常の場合には、猶予時間Ｔｅｘが解除されるＤ点以前のＥ点で不一致信号ＮＥがオフするため、この異常が検出できない。さらに、この異常が発振動作のように繰り返し動作を行う場合、異常が継続し装置を破壊するという問題がある。
【発明の概要】
【発明が解決しようとする課題】
【００１６】
上記の従来例の異常検出方式では、異常信号はある程度固定的な或いは長時間継続するという前提で構成されたもので、スイッチング素子の異常動作、或いはドライブ回路内の異常による振動的な或いは発振的な異常は考慮されていない。本発明の目的は上記のような振動的な或いは発振的な異常のケースにも対応可能な異常検出方式を提供することにある。
【課題を解決するための手段】
【００１７】
上記目的を達成するため、本発明に係る異常検出方式では、正常時には、制御指令信号に対しフィードバック信号ＦＢが不一致になるのは、制御指令信号が変化した時のＦＢの遅れによるもののみであることに着目し、制御指令信号がオフからのオン或いはオンからオフへの変化後の所定の時間、即ち制御指令を出力しそれに対応したオン・オフ判定信号がフィードバックされるまでの遅れ時間の最大値に対応した時間範囲でのみ不一致を許容し、それ以外の時間に発生した不一致は全て異常と判定する方式とした。
【発明の効果】
【００１８】
本発明によれば、前記のような振動的な異常の場合も制御指令信号が変化した直後の所定時間経過後は全て異常検出が可能となる。また、ドライブ回路で発生した異常の情報を確実に判定できるので異常に対する保護動作を早く作動することができ異常によるシステムの損傷を最小限に抑制することが可能となる。
【図面の簡単な説明】
【００１９】
【図１】図１は、本発明の実施例の電力変換器の異常検出システムを示すブロック図である。
【図２】図２は、図１の異常検出システムの構成の内ＩＧＢＴ３００に対応した１つの系列をより詳細に示した図である。
【図３】図３は、本発明に使用されるタイマ３１の回路実施例の構成を示す図である。
【図４】図４は、ＰＷＭＰと生成パルスの波形を示す。図３の動作波形を示す図である。
【図５】図５は、図２の詳細図の構成中に異常がない場合における制御指令信号がオフからオンへ変化した時の動作（ａ）を示す図である。
【図６】図６は、本構成の中に異常がない場合の制御指令信号がオンからオフへ変化した時の動作（ｂ）を示す図である。
【図７】図７は、制御指令信号がドライブ回路に伝達されそのフィードバック信号ＦＢが不一致検出部４００に到達するまでの遅延時間が何らかの異常によりＴｅｘ以上に長くなった場合の動作（ｃ）を示す図である。
【図８】図８は、制御指令信号がドライブ回路に伝達されそのフィードバック信号ＦＢが不一致検出部４００に到達するまでの遅延時間が何らかの異常によりＴｅｘ以上に長くなった場合の動作（ｄ）を示す図である。
【図９】図９は、制御指令信号がオフにもかかわらず何らかの異常によりドライバ回路出力ＧＳがオンとななった場合（ｅ）を示す図である。
【図１０】図１０は、スイッチング素子の異常動作、或いはドライブ回路内の異常により駆動信号ＧＳが振動的な或いは発振的な異常を起こした場合（ｆ）を示す図である。
【図１１】図１１は、従来例の異常検出システムを示すブロック図である。
【図１２】図１２は、図１１の従来例の異常検出システムのより詳細を示すブロック図である。
【図１３】図１３は、図１１の従来例の異常検出システムによる動作波形（ａ）を示す図である。
【図１４】図１４は、図１１の従来例の異常検出システムによる動作波形（ｂ）を示す図である。
【図１５】図１５は、図１１の従来例の異常検出システムによる動作波形（ｃ）を示す図である。
【図１６】図１６は、図１１の従来例の異常検出システムによる動作波形（ｄ）を示す図である。
【発明を実施するための形態】
【００２０】
本発明では、制御指令を出力しそれに対応したオン・オフ判定信号がフィードバックされるまでの遅れ時間の最大値に対応した時間範囲でのみ不一致を許容し、それ以外の時間に発生した不一致は全て異常と判定する方式をとる。以下、本発明の実施の形態について図面を用いて説明する。
【実施例】
【００２１】
図１に本発明の実施例である電力変換器の異常検出方式のシステム例を示す。スイッチング素子数は電力変換器のシステムにより異なるが本図ではスイッチング素子が２個の場合を示す。図１により、その構成を説明する。電力変換器３の制御装置１は、制御指令信号発生部４で生成した制御指令信号を、電力変換器３を構成する個々のスイッチング素子であるＩＧＢＴ３００，３１０に対し、制御情報ＰＷＭ０、ＰＷＭ１を個々のＩＧＢＴのドライブ回路２００、２１０に出力している。この制御情報がドライブ回路２００、２１０内で整形され電力変換器を構成する半導体スイッチング素子ＩＧＢＴ３００、３１０が駆動される。
【００２２】
またＩＧＢＴのオン・オフの動作状態をドライブ回路２００、２１０内で判定し、その情報ＦＢ０、ＦＢ１が制御装置１にフィードバックされ不一致検出部４００、４１０において制御指令信号を所定の時間遅らせた信号ＤＰ０、ＤＰ１と比較されて異常検出が行われている。異常検出された信号は論理和機能２０を介して制御指令信号発生部４に伝達され異常検出時には制御指令信号の発生を停止する構成となっている。上記はスイッチング素子に対応した系列が２系列の場合を示したが、スイッチング素子に対応した系列がさらに多数あっても論理和機能２０を介して異常信号が統合され制御指令信号発生部４の停止を行う点は変わりがない。
【００２３】
図２は、上記図１の構成の内ＩＧＢＴ３００に対応した１つの系列をより詳細に示した図である。図２によりさらに詳細に説明する。制御装置１の内部では電力変換器３の制御に対応しＩＧＢＴのオン・オフに対応した制御指令信号ＰＷＭＰが制御指令信号発生部４より出力され、電気光変換器（Ｅ／Ｏ）５により光の制御信号ＰＷＭ０に変換され、これが、光ファイバ６を介してドライブ装置２００に伝達される。光ファイバ６は高電圧回路である電力変換器３と電子回路である制御装置１の間の電気的絶縁を取る為のものである。ドライブ回路２００では、制御信号ＰＷＭ０は光電気変換器（Ｏ／Ｅ）７で再度電気信号に変換され波形整形回路８によりドライブ回路２００内での電気的に整合の取れた波形ＤＳに整形され、これをＡＭＰ回路９により駆動信号ＧＳとしてＩＧＢＴ３００を駆動する。
【００２４】
一方、判定機能１０は駆動信号ＧＳを監視しＩＧＢＴ３００がオンに駆動されているかオフに駆動されているかを判定し、その判定情報ＤＦＢは論理反転機能１１、電気光変換器（Ｅ／Ｏ）１２、光ファイバ１３、光電気変換器（Ｏ／Ｅ）１４、及び論理反転機能１５を介してフィードバック信号ＦＢとして不一致検出部４００に与えられる。不一致検出部４００では、制御指令信号ＰＷＭＰを遅延機能２１により所定時間遅らせた信号ＤＰ０とフィードバック信号ＦＢが不一致検出用のＥＯＲ機能１６に入力され、両方の入力信号がオン、オフ不一致時に不一致信号ＮＥが出力される。
【００２５】
一方、制御指令信号ＰＷＭＰの変化点を検出しこの変化点より所定の時間幅のパルスＲＰを出力するタイマ３１を有し、このタイマ出力ＲＰと不一致信号ＮＥとがＡＮＤ機能１８に入力される。ＡＮＤ機能１８では不一致信号ＮＥがタイマ出力ＲＰの発生されている時間のみ通過を禁止するよう構成される。ＡＮＤ機能１８を通過した不一致信号ＮＥは異常検出保持機能１９により保持され、異常信号ＣＦＤが出力され、これが論理和機能２０を介して他の系列の異常信号とともに制御指令信号発生部４の制御指令信号ＰＷＭＰの出力が停止させられる。
【００２６】
ここで、遅延機能２１は、不一致信号の出力をできるだけ短時間にするために設けられており、その遅延時間は、制御指令信号がドライブ回路に伝達されそのフィードバック信号ＦＢが不一致検出部４００に到達するまでの遅延時間の平均値程度にセットされるが、前記遅延時間の最大値と最小値の中間値であればよく、厳密な設定は必要としない。
【００２７】
また、タイマ３１の発生するパルスＲＰのパルス幅は、正常時の全ての動作条件における、前記制御指令信号がドライブ回路に伝達されそのフィードバック信号ＦＢが不一致検出部４００に到達するまでの遅延時間の最大値より大きい範囲でかつ極力短い時間が設定される。ＩＧＢＴ３１０に対応した系列も全く同様に構成され検出された異常信号は論理和機能２０を介して一つの信号とされ制御指令信号発生部４の制御指令信号を停止させる。
【００２８】
図３に、本発明に使用されるタイマ３１の回路実施例の構成を示す。本実施例は、タイマ設定時間が制御指令信号ＰＷＭＰの最小出力パルス幅に比べて短時間であることを利用し簡易に構成している。即ち、制御指令信号ＰＷＭＰは遅延機能３５に入力され一定時間、即ち、検出猶予時間Ｔｅｘ遅延させられＤＬ１として出力される。これがＥＯＲ機能３４に入力され、これとＰＷＭＰが比較されて、制御指令信号ＰＷＭＰの変化後において上記遅延機能３５の遅延時間分Ｔｅｘの時間長パルスＲＰが生成される。図４に制御指令信号ＰＷＭＰと生成パルスＲＰの波形を示す。
【００２９】
図５〜図１０に、図２に示す本発明の実施例の異常検出方式の動作波形を示す。図５は、図２の構成の中に異常がない場合における制御指令信号がオフからオンへ変化した時の動作（ａ）を示す。時刻Ａ点において制御指令信号発生部４からＩＧＢＴ３００をオフからオンへ切り替えるよう制御指令信号ＰＷＭＰが出力されたとする。この場合、図２の制御指令信号ＰＷＭＰから駆動信号ＧＳに至るまでの回路の動作遅れ時間によってＴｐｇ1を経たＢ点において駆動信号ＧＳの信号がオフからオンに変化する。さらに駆動信号ＧＳにおける信号変化は、図２の駆動信号ＧＳからフィードバック信号ＦＢに至るまでの回路の動作遅れ時間によってＴｇｆ1を経たＣ点で、フィードバック信号ＦＢがオフからオンに変化する。
【００３０】
一方、制御指令信号ＰＷＭＰが、遅れ回路２１によって、制御指令信号ＰＷＭＰがドライブ回路に伝達され、そのフィードバック信号ＦＢが不一致検出部４００に到達するまでの遅延時間平均値程度の時間長Ｔｐｆの時間遅れを受けた信号ＤＰ０と前記フィードバック信号ＦＢとが不一致検出用のＥＯＲ機能１６によって比較されるので、上記のＴｐｇ1及びＴｇｆ1の遅れ時間とＴｐｆの遅れ時間の差分、即ち、Ｃ点からＦ点の間、不一致信号ＮＥに不一致に対応する信号が現れる。Ｃ点、Ｆ点ともに、Ａ点以後でかつ、Ａ点から猶予時間Ｔｅｘ後に生じるＤ点より、以前に発生するように設定されているから、タイマ出力ＰＲによりＡＮＤ機能を介してマスクされる。したがって異常出力ＤＴは出力されず異常検出保持機能１９はセットされることは無く、その出力ＣＦＤには異常信号は現れない。即ち、構成の中に異常がない場合には異常信号は出ない。
【００３１】
同様に、図６は、本構成の中に異常がない場合の制御指令信号がオンからオフへ変化した時の動作（ｂ）を示す。図５と同様に時刻Ａ点において制御指令信号発生部からＩＧＢＴ３００をオンからオフへ切り替えるよう信号が出力されたとする。この場合も図５と同様に不一致検出用のＥＯＲ機能１６によってフィードバック信号ＦＢと、制御指令信号ＰＷＭＰが遅れ回路２１によってＴｐｆの時間遅れを受けた信号ＤＰ０とが比較されるので、上記のＴｐｇ０及びＴｇｆ０の遅れ時間とＴｐｆの遅れ時間の差分、即ちＣ点からＦ点の間、不一致信号ＮＥに不一致に対応する信号が現れる。このときも、前記と同様にＣ点、Ｆ点ともに、Ａ点以後でかつ、Ａ点からＴｅｘ後に生じるＤ点以前に発生するからタイマ出力ＰＲによりＡＮＤ機能を介してマスクされる。したがって異常出力ＤＴは出力されず異常検出保持機能１９はセットされることは無くその出力ＣＦＤには異常信号は現れない。
【００３２】
図７および図８に制御指令信号がドライブ回路に伝達されそのフィードバック信号ＦＢが不一致検出部４００に到達するまでの遅延時間が何らかの異常によりＴｅｘ以上に長くなった場合の動作（ｃ）および（ｄ）を示す。いずれの場合もフィードバック信号ＦＢの終点であるＣ点がＤ点を越えるため、不一致信号ＮＥがタイマ出力ＲＰによりマスクされない部分で異常出力ＤＴが出力され異常検出される。
【００３３】
図９に、制御指令信号がオフにもかかわらず、何らかの異常によりドライバ回路出力である駆動信号ＧＳがオンとなった場合（ｅ）を示す。Ｂ点において駆動信号ＧＳが異常動作すると、これが図２の判定機能１０により検出され、フィードバック信号ＦＢに至るまでの回路の動作遅れ時間Ｔｇｆ1を経た後、Ｃ点でフィードバック信号ＦＢがオフからオンに変化する。不一致検出用のＥＯＲ機能１６によってこのフィードバック信号ＦＢがＴｐｆの時間遅れを受けた信号ＤＰ０と比較されるが、制御指令信号ＰＷＭＰが変化していないので、Ｔｐｆの時間遅れを受けた信号ＤＰ０も制御指令信号ＰＷＭＰと同じ状態を保っているので即時に不一致信号ＮＥが出力され、かつマスクを行うタイマ出力ＲＰも発生されていないのでＡＮＤ機能によるマスクはされず異常信号ＤＴが出力され異常検出保持機能１９はセットされ、異常信号ＣＦＤが現れる。
【００３４】
図１０にスイッチング素子の異常動作、或いはドライブ回路内の異常により駆動信号ＧＳが振動的な或いは発振的な異常を起こした場合（ｆ）を示す。即ち、Ｂ２，Ｂ３点で示すように、オンしその後オフすることを繰り返す場合、制御指令信号ＰＷＭＰの変化直後のＡ点、Ｄ点間では、不一致信号ＮＥはマスクされるが、タイマ出力ＲＰが消失するＤ点以後、Ｂ２，Ｂ３点で駆動信号ＧＳに発生する異常信号に対しては、マスクはされない。したがってＣ２、Ｃ３点で異常信号ＤＴが出力され異常検知される。即ち、Ｔｅｘに比べて短い異常信号の繰り返しのような異常モードにおいても、異常をマスクするタイマ出力ＲＰ信号は、制御指令信号ＰＷＭＰの変化直後に発生するのみであるから、異常信号ＧＳ或いは不一致信号ＮＥに現れる異常波形に無関係にタイマ出力ＲＰがオフした後は、不一致信号ＮＥはマスクされず異常信号ＤＴに出力され、異常検出保持機能１９はセットされて異常信号ＣＦＤが現れる。
【００３５】
本実施例においては、上記のように、不一致信号ＮＥのマスクを、従来例のように不一致信号ＮＥの波形に依存させるのでなく、制御指令信号ＰＷＭＰの変化直後に限定するようにした。このため、スイッチング素子の異常動作、或いはドライブ回路内の異常により、駆動信号ＧＳが振動的な或いは発振的な異常を起こした場合のようなケースにおいても、不要に検出猶予時間が発生されることは無く、確実に異常検知がなされる。また、制御指令信号ＰＷＭＰが一定値を保っている場合、猶予時間は発生しないので異常発生時に即時に異常に対応する処置が可能となり、装置の保護上有効な異常検知が可能となる。
【産業上の利用可能性】
【００３６】
ドライブ回路で発生した異常の情報を確実に判定できるので異常に対する保護動作を早く作動することができ異常によるシステムの損傷を最小限に抑制することが可能となるので、信頼性の高い電力変換装置となる。
【符号の説明】
【００３７】
１ 制御装置
３ 電力変換器
４ 制御信号発生部
５ 電気光変換器
６ 光ファイバ
７ 光電気変換器
８ 波形整形回路
９ ＡＭＰ回路
１０ 判定機能
１１ 論理反転機能
１２ 電気光変換器
１３ 光ファイバ
１４ 光電気変換器
１５ 論理反転機能
１６ ＥＯＲ機能
１７ タイマ
１８ ＡＮＤ機能
１９ 異常検出保持機能
２０ 論理和機能
２１ 遅延機能
２２ 遅延機能
３１ タイマ
３４ ＥＯＲ機能
３５ 遅延機能
２００ ドライブ回路
２１０ ドライブ回路
３００ ＩＧＢＴ
３１０ ＩＧＢＴ
４００ 不一致検出部
４１０ 不一致検出部
【特許請求の範囲】
【請求項１】
直流定電圧源のプラス側とマイナス側の間に複数の半導体スイッチング素子を接続して構成され、該複数半導体スイッチング素子のオン・オフ状態の組み合わせにより直流電圧源の電位レベルを選択し出力する電力変換器を制御する制御装置において、
個々の半導体スイッチング素子を駆動するドライブ回路に対して制御指令信号を出力するとともに該制御指令信号に対応して前記ドライブ回路がスイッチング素子を駆動している動作状態よりオン側に駆動しているかオフ側に駆動しているかを判定する判定機能の判定情報と該制御指令信号とを比較して該判定情報と該制御指令信号の不一致を検出する不一致検出手段と、
該不一致検出手段が前記制御指令信号の変化後から所定の時間範囲内のみで不一致を出力していることを監視し、前記所定の時間範囲を超えて不一致が検出された場合に、ドライブ回路或いはスイッチング素子自体の異常動作と判定する異常判定部と、を有することを特徴とする電力変換器の異常検出方式。
【請求項２】
請求項１に記載の電力変換器の異常検出方式において、
前記不一致検出手段に入力する制御指令信号は、該制御指令信号が出力された後、これに対応してドライブ回路が動作し、その動作を判定機能が検出し、その判定情報が前記不一致検出手段に到達するまでの所要時間とほぼ同等な遅れ要素を介して入力することを特徴とする電力変換器の異常検出方式。
【請求項３】
請求項１に記載の電力変換器の異常検出方式において、
前記所定の時間範囲以上の不一致を出力する状態が生じた時、その後不一致を出力する状態が消失してもその異常検出情報を保持するとともに異常検出情報により上記電力変換器内の半導体スイッチング素子をオフする制御指令を出力させることを特徴とする電力変換器の異常検出方式。
【請求項１】
直流定電圧源のプラス側とマイナス側の間に複数の半導体スイッチング素子を接続して構成され、該複数半導体スイッチング素子のオン・オフ状態の組み合わせにより直流電圧源の電位レベルを選択し出力する電力変換器を制御する制御装置において、
個々の半導体スイッチング素子を駆動するドライブ回路に対して制御指令信号を出力するとともに該制御指令信号に対応して前記ドライブ回路がスイッチング素子を駆動している動作状態よりオン側に駆動しているかオフ側に駆動しているかを判定する判定機能の判定情報と該制御指令信号とを比較して該判定情報と該制御指令信号の不一致を検出する不一致検出手段と、
該不一致検出手段が前記制御指令信号の変化後から所定の時間範囲内のみで不一致を出力していることを監視し、前記所定の時間範囲を超えて不一致が検出された場合に、ドライブ回路或いはスイッチング素子自体の異常動作と判定する異常判定部と、を有することを特徴とする電力変換器の異常検出方式。
【請求項２】
請求項１に記載の電力変換器の異常検出方式において、
前記不一致検出手段に入力する制御指令信号は、該制御指令信号が出力された後、これに対応してドライブ回路が動作し、その動作を判定機能が検出し、その判定情報が前記不一致検出手段に到達するまでの所要時間とほぼ同等な遅れ要素を介して入力することを特徴とする電力変換器の異常検出方式。
【請求項３】
請求項１に記載の電力変換器の異常検出方式において、
前記所定の時間範囲以上の不一致を出力する状態が生じた時、その後不一致を出力する状態が消失してもその異常検出情報を保持するとともに異常検出情報により上記電力変換器内の半導体スイッチング素子をオフする制御指令を出力させることを特徴とする電力変換器の異常検出方式。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２０１０−２４６３０９（Ｐ２０１０−２４６３０９Ａ）
【公開日】平成２２年１０月２８日（２０１０．１０．２８）
【国際特許分類】
【出願番号】特願２００９−９３９０７（Ｐ２００９−９３９０７）
【出願日】平成２１年４月８日（２００９．４．８）
【出願人】（０００００５１０８）株式会社日立製作所 (27,607)
【Ｆターム（参考）】
【公開日】平成２２年１０月２８日（２０１０．１０．２８）
【国際特許分類】
【出願日】平成２１年４月８日（２００９．４．８）
【出願人】（０００００５１０８）株式会社日立製作所 (27,607)
【Ｆターム（参考）】
[ Back to top ]