電子放出ディバイスおよび電子放出表示ディバイス
【課題】寄生キャパシタのキャパシタンスを低くして信号遅延を抑制することができる電子放出ディバイスおよび電子放出表示ディバイスを提供する。
【解決手段】本発明によれば，基板上に形成される電子放出部１２と，電子放出部の電子放出を制御する少なくとも一つの駆動電極１０と，少なくとも一つの駆動電極１０と電気的に絶縁されて形成される集束電極１８とを含み，少なくとも一つの駆動電極のうちいずれか一つが，電子放出部の電子放出に実質的に関与する有効部１０１，および有効部に電気的に接続される第１電圧印加部１０２を含み，集束電極が，電子放出部から放出された電子を集束する集束部１８１，および集束部に電気的に接続される第２電圧印加部１８２を含み，有効部および集束部が互いに異なる層に設けられ，第１電圧印加部と第２電圧印加部とが重畳されずに形成される電子放出ディバイスおよび電子放出表示ディバイスが提供される。
【解決手段】本発明によれば，基板上に形成される電子放出部１２と，電子放出部の電子放出を制御する少なくとも一つの駆動電極１０と，少なくとも一つの駆動電極１０と電気的に絶縁されて形成される集束電極１８とを含み，少なくとも一つの駆動電極のうちいずれか一つが，電子放出部の電子放出に実質的に関与する有効部１０１，および有効部に電気的に接続される第１電圧印加部１０２を含み，集束電極が，電子放出部から放出された電子を集束する集束部１８１，および集束部に電気的に接続される第２電圧印加部１８２を含み，有効部および集束部が互いに異なる層に設けられ，第１電圧印加部と第２電圧印加部とが重畳されずに形成される電子放出ディバイスおよび電子放出表示ディバイスが提供される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子放出ディバイスおよび電子放出表示ディバイスに係り，特に，寄生キャパシタのキャパシタンスを低くすることができる構造を有する電子放出ディバイスおよび電子放出表示ディバイスに関する。
【背景技術】
【０００２】
電子放出ディバイスは，所定の駆動信号によって電子源から電子を放出するので，放出された電子を利用する多様なディバイスに適用できる。例えば，電子放出ディバイスは，任意の画面を実現する電子放出表示ディバイスに適用できる。
【０００３】
このような電子放出ディバイスは，電子源の種類によって熱陰極（ｈｏｔ ｃａｔｈｏｄｅ）を利用する方式と，冷陰極（ｃｏｌｄ ｃａｔｈｏｄｅ）を利用する方式とに分類することができる。
【０００４】
ここで，冷陰極を利用する方式の電子放出ディバイスとしては，電界放出アレイ（Ｆｉｅｌｄ Ｅｍｉｔｔｅｒ Ａｒｒａｙ：ＦＥＡ）型，表面伝導エミッション（Ｓｕｒｆａｃｅ−Ｃｏｎｄｕｃｔｉｏｎ Ｅｍｉｓｓｉｏｎ：ＳＣＥ）型，金属−絶縁層−金属（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ：ＭＩＭ）型，および金属−絶縁層−半導体（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＭＩＳ）型などが知られている。
【０００５】
電子放出ディバイスは，電子源とこのような電子源の電子放出を制御する駆動電極とを含み，電子源から放出された電子を集束するために集束電極を含むことができる。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし，集束電極と駆動電極とが互いの間に距離をおいて重なる部位で，比較的に大きなキャパシタンス（ｃａｐａｃｉｔａｎｃｅ）を有する寄生キャパシタ（ｐａｒａｓｉｔｉｃ ｃａｐａｃｉｔｏｒ）が形成されることがある。このような寄生キャパシタは，駆動電極に印加される駆動信号を遅延させるなどの信号歪曲を誘発する恐れがある。
【０００７】
また，上記のような大きなキャパシタンスを有する寄生キャパシタが形成される電子放出ディバイスを電子放出表示ディバイスに適用する場合，信号遅延によって電子放出表示ディバイスの表示品質が低下する問題がある。
【０００８】
そこで，本発明は，このような問題に鑑みてなされたもので，その目的は，駆動電極と集束電極との間に発生する寄生キャパシタのキャパシタンスを低くして信号遅延を抑制することが可能な，新規かつ改良された電子放出ディバイス，およびこの電子放出ディバイスを使用した，表示品質を改善することが可能な電子放出表示ディバイスを提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するために，本発明のある観点によれば，基板上に形成される電子放出部と，上記の電子放出部の電子放出を制御する少なくとも一つの駆動電極と，上記少なくとも一つの駆動電極と電気的に絶縁されて形成される集束電極とを含み，上記少なくとも一つの駆動電極のうちいずれか一つが，上記電子放出部の電子放出に実質的に関与する有効部と，この有効部に電気的に接続される第１電圧印加部とを含み，上記の集束電極が，上記の電子放出部から放出された電子を集束する集束部と，この集束部に電気的に接続される第２電圧印加部とを含み，上記の有効部および集束部が互いに異なる層に設けられ，上記の第１電圧印加部と第２電圧印加部とが重畳することなく形成される電子放出ディバイスが提供される。
【００１０】
上記の有効部と第１電圧印加部とが互いに異なる層に形成され，上記の第１電圧印加部と第２電圧印加部とが同一層上に互いに離隔して設けられてもよい。
【００１１】
また，上記の有効部を覆うように絶縁層が形成され，絶縁層上に第１電圧印加部が形成され，絶縁層に形成されたビアホールを介して第１電圧印加部と有効部とが電気的に接続されてもよい。
【００１２】
また，上記の有効部と第１電圧印加部とが互いに重なる部分に対応するように，上記の絶縁層にビアホールが形成され，有効部と第１電圧印加部とがビアホールを介して電気的に接続されてもよい。
【００１３】
上記の第１電圧印加部，集束部，および第２電圧印加部が，上記の絶縁層上にそれぞれ設けられてもよい。
【００１４】
また，上記の第１電圧印加部と第２電圧印加部とが，電子放出部を隔てて互いに反対側に位置してもよい。また，上記の第１電圧印加部と第２電圧印加部とが，互いに平行に形成されてもよい。
【００１５】
また，上記の有効部と第１電圧印加部とが同一層上に設けられ，上記の集束部および第２電圧印加部が，有効部および第１電圧印加部と異なる層に形成されてもよい。
【００１６】
上記の第１電圧印加部と第２電圧印加部とが，電子放出部を隔てて互いに反対側に設けられてもよい。また，上記の第１電圧印加部と第２電圧印加部とが，互いに平行に形成されてもよい。
【００１７】
上記の少なくとも一つの駆動電極のうちいずれか一つを，櫛の歯形状とすることも可能である。
【００１８】
上記の有効部は，基板上に設けられる単位画素領域に対応するように別個に形成される複数の有効部を含み，第１電圧印加部は，複数の有効部に電気的に接続され，集束部は，基板上に設けられる単位画素領域に対応するように別個に形成される複数の集束部を含み，第２電圧印加部は，複数の集束部に電気的に接続され，上記の複数の有効部と複数の集束部とが各々互いに対応するように形成されてもよい。
【００１９】
また，上記の少なくとも一つの駆動電極が複数の駆動電極を含み，この複数の駆動電極は，基板上に第１の方向に沿って形成される第１電極と，絶縁層を隔てて第１電極の上部に形成される第２電極とを含み，この第２電極が，有効部と第１電圧印加部とを含んでもよい。
【００２０】
上記の電子放出部は，第１電極上の基板上に設けられる単位画素領域ごとに形成され，第２電極の有効部には，電子放出部に対応する開口部が形成されてもよい。
【００２１】
また，上記の電子放出部が，カーボンナノチューブ，黒鉛，黒鉛ナノファイバー，ダイアモンド，ダイアモンド状カーボン，Ｃ６０，およびシリコンナノワイヤーからなる群より選択された少なくとも一つの物質を含んでもよい。
【００２２】
上記課題を解決するために，本発明の別の観点によれば，互いに対向配置される第１基板および第２基板と，第１基板上に形成される電子放出部と，電子放出部の電子放出を制御する少なくとも一つの駆動電極と，上記少なくとも一つの駆動電極と電気的に絶縁されて形成される集束電極と，第２基板上に形成される蛍光層と，この蛍光層の一面に形成されるアノード電極とを含み，上記少なくとも一つの駆動電極のうちいずれか一つが，電子放出部の電子放出に実質的に関与する有効部と，この有効部に電気的に接続される第１電圧印加部とを含み，上記の集束電極が，電子放出部から放出された電子を集束する集束部と，この集束部に電気的に接続される第２電圧印加部とを含み，上記の有効部および集束部が互いに異なる層に設けられ，上記の第１電圧印加部と第２電圧印加部とが重畳することなく形成される電子放出表示ディバイスが提供される。
【００２３】
上記の有効部と第１電圧印加部とが互いに異なる層に形成され，上記の第１電圧印加部と第２電圧印加部とが，同一層上に互いに離隔して設けられてもよい。
【００２４】
上記の有効部と第１電圧印加部が同一層に位置し，上記の集束部および第２電圧印加部が，有効部および第１電圧印加部と互いに異なる層に形成されてもよい。
【００２５】
上記の有効部は，第１基板上に設けられる単位画素領域に対応するように別個に形成される複数の有効部を含み，第１電圧印加部は，複数の有効部に電気的に接続され，上記の集束部は，基板上に設けられる単位画素領域に対応するように別個に形成される複数の集束部を含み，第２電圧印加部は，複数の集束部に電気的に接続され，複数の有効部と複数の集束部とが各々互いに対応するように形成されてもよい。
【００２６】
上記の第１電圧印加部と第２電圧印加部とが，電子放出部を隔てて互いに反対側に設けられてもよい。
【発明の効果】
【００２７】
本発明によれば，電極の形状を改善することで電極間の重畳領域を最小化することができ，電極によって形成された寄生キャパシタのキャパシタンス値を低くすることが可能な電子放出ディバイスおよび電子放出表示ディバイスを提供することができる。
【００２８】
また，このような電子放出ディバイスが適用された本発明の電子放出表示ディバイスは，信号遅延を抑制することができるので良好な表示品質を実現することができる。
【発明を実施するための最良の形態】
【００２９】
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書および図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００３０】
図１は，本発明の第１の実施形態に係る電子放出表示ディバイスの部分分解斜視図であり，図２は，図１に示した電子放出表示ディバイスの部分断面図である。そして，図３は，図１に示した電子放出表示ディバイスの部分平面図である。
【００３１】
図１〜図３を参照すれば，本実施形態による電子放出表示ディバイスは，所定の間隔をおいて互いに平行に対向配置される第１基板２と第２基板４とを含む。この基板のうちの第１基板２には，電子放出のための構造物が設けられ，第２基板４には，電子によって可視光を放出して任意の発光又は表示を行う構造物が設けられる。
【００３２】
まず，第１基板２上には，カソード電極６が一方向（図１中のｙ軸方向）に沿って形成され，カソード電極６を覆うように，第１基板２の全体に第１絶縁層８が形成される。
【００３３】
第１絶縁層８上には，ゲート電極１０の有効部１０１が，第１基板２上に設定される単位画素（サブ−ピクセル）領域ごとに個別に形成される。本実施形態では，ゲート電極１０の有効部１０１が，各単位画素領域に別個に形成される場合について説明したが，本発明がこれに限定されるわけではなく，一つの有効部が複数の単位画素領域にわたって形成されることも可能である。
【００３４】
カソード電極６上に，各単位画素に一つ以上の電子放出部１２が形成され，第１絶縁層８とゲート電極１０の有効部１０１とには，各電子放出部１２に対応する開口部１４が形成されて，電子放出部１２が露出されるようにする。
【００３５】
電子放出部１２は，真空中で電界が加えられると電子を放出する物質，例えば，炭素系の物質又はナノメートルサイズの物質からなる。電子放出部１２は，カーボンナノチューブ，黒鉛，黒鉛ナノファイバー，ダイアモンド，ダイアモンド状カーボン，Ｃ６０，シリコンナノワイヤー，およびこれらの組み合わせ物質からなることができる。このような電子放出部１２は，スクリーン印刷，直接成長，化学気相蒸着又はスパッタリングなどの方法で製造することができる。
【００３６】
図１においては，電子放出部１２が円形に形成され，各単位画素領域で，カソード電極６の長さ方向に沿って一列に配列される構成を示した。しかし，電子放出部１２の平面形状，単位画素当りの個数，および配列形態などは，図１に示した例に限定されず，多様に変形することができる。
【００３７】
そして，第１絶縁層８とゲート電極１０の有効部１０１との上に第２絶縁層１６が形成され，第２絶縁層１６上に，ゲート電極１０の第１電圧印加部１０２と集束電極１８とが形成される。
【００３８】
第１電圧印加部１０２は，有効部１０１の一側の周縁部に沿って，カソード電極６と直交する方向（図１中のｘ軸方向）に形成される。この時，第１電圧印加部１０２は有効部１０１と電気的に接続されて，有効部１０１に駆動電圧を印加する。このために，有効部１０１と第１電圧印加部１０２とが，第２絶縁層１６において，これら有効部１０１と第１電圧印加部１０２とが互いに重なる部位に形成されたビアホール（ｖｉａ ｈｏｌｅ）２０を介して，相互に電気的に接続される。
【００３９】
集束電極１８は，第１基板２上に設定される単位画素ごとに個別的に備えられ，電子放出部１２から放出された電子を集束させる集束部１８１と，集束部１８１アレイの一側の周縁部に沿って，カソード電極６と直交する方向（図１中のｘ軸方向）に形成されて集束部１８１に接続される第２電圧印加部１８２とからなる。本実施形態では，集束電極１８の集束部１８１が各単位画素領域に別個に形成される場合について説明したが，本発明はこれに限定されるものではなく，一つの集束部が複数の単位画素領域にわたって形成されることも可能である。
【００４０】
第２絶縁層１６および集束部１８１には，電子ビーム通過のための開口部２２が形成されるが，この開口部２２は，例えば，単位画素ごとに一つの開口部２２が備えられて，各単位画素から放出される電子を包括的に集束させる。
【００４１】
この時，平面的にみれば，ゲート電極１０の第１電圧印加部１０２と集束電極１８の第２電圧印加部１８２とは，電子放出部１２を隔てて互いに反対側に平行に形成される。つまり，図１中のｘ軸方向に沿って設けられる単位画素アレイごとに，その一側にゲート電極１０の第１電圧印加部１０２が設けられ，反対側の他側に集束電極１８の第２電圧印加部１８２が設けられる。このように，集束電極１８の集束部１８１と第２電圧印加部１８２とは，第２絶縁層１６上で，ゲート電極１０の電圧印加部１０２と離隔されて設けられるので，相互に電気短絡が起こる問題は発生しない。
【００４２】
このように本実施形態では，ゲート電極１０の有効部１０１が集束電極１８の集束部１８１と互いに異なる層で対応する位置に形成されて，互いに重なりあう。一方，ゲート電極１０の第１電圧印加部１０２と集束電極１８の第２電圧印加部１８２とは，平面的にみて互いに異なる位置に形成されるので，互いに重なりあうことはない。
【００４３】
つまり，本実施形態では，実質的に電子放出に関与する有効部１０１と，実質的に電子集束に関与する集束部１８１とを，互いに重畳させる。そして，電子放出又は電子集束に寄与する程度の小さい第１電圧印加部１０２と，第２電圧印加部１８２とは，互いに重ならないようにして，ゲート電極１０と集束電極１８の重畳領域を最小化する。このように，本実施形態では，ゲート電極１０と集束電極１８の重畳領域が最小化され，寄生キャパシタのキャパシタンスを効果的に減らすことができる。
【００４４】
次に，第１基板２に対向する第２基板４の一面には，蛍光層２４，例えば，赤色，緑色，および青色の蛍光層２４が任意の間隔をおいて形成され，各蛍光層２４の間に，画面のコントラスト向上のための黒色層２６が形成される。
【００４５】
蛍光層２４および黒色層２６上には，アルミニウム（Ａｌ）のような金属膜からなるアノード電極２８が形成される。アノード電極２８は，外部から電子ビームの加速に必要な電圧の印加を受け，蛍光層２４から放射された可視光のうちの第１基板２に向かって放射された可視光を第２基板４側に反射させて，画面の輝度を高める役割を果たす。
【００４６】
一方，このようなアノード電極は，ＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ）のような透明導電膜から形成することができる。この場合，アノード電極は，第２基板に向かった蛍光層および黒色層の一面に位置し，所定のパターンに区分されて複数に形成されることができる。
【００４７】
前述の第１基板２および第２基板４は，その間にスペーサ３０を配置した状態で，ガラスフリットのような密封材により周縁が一体に接合され，内部空間を排気させて真空状態に維持することによって，電子放出表示ディバイスを構成する。この時，スペーサ３０は，黒色層２６が位置する非発光領域に対応して配置される。
【００４８】
上記のような構成の電子放出表示ディバイスは，外部からカソード電極６，ゲート電極１０，集束電極１８，およびアノード電極２８に所定の電圧を印加することで駆動する。一例として，カソード電極６およびゲート電極１０のうちのいずれか一つの電極に走査信号電圧を印加し，他の一つの電極にデータ信号電圧を印加し，集束電極１８に数〜数十ボルトの負（−）電圧を印加し，アノード電極２８に数百〜数千ボルトの正（＋）電圧を印加する。
【００４９】
これにより，カソード電極６とゲート電極１０との間の電圧差が臨界値以上である単位画素において，電子放出部１２の周囲に電界が形成され，電子放出部１２から電子が放出される。放出された電子は集束電極１８を通過しながら集束された後，アノード電極２８に印加された高電圧に引き寄せられ，対応する蛍光層２４に衝突して蛍光層２４を発光させる。
【００５０】
上記のように，本実施形態に係る電子放出ディバイスでは，ゲート電極１０と集束電極１８との重畳領域を減少させて，ゲート電極１０と集束電極１８との間の寄生キャパシタのキャパシタンス値を効果的に低くすることができる。したがって，本実施形態による電子放出表示ディバイスは信号遅延が抑制され，結果的に，画面の表示品質を向上させることができる。
【００５１】
本実施形態で，第１基板に形成された電子放出部，および駆動電極（つまり，ゲート電極とカソード電極）は，電子放出のための電子放出ディバイスを構成し，このような電子放出ディバイスが電子放出表示ディバイスに適用された場合について説明した。しかし，本発明はこれに限定されるものではなく，電子放出を利用した多様なディバイスに本実施形態の電子放出ディバイスを適用することができる。
【００５２】
図４は，本発明の第２の実施形態に係る電子放出ディバイスの部分斜視図である。
【００５３】
図４を参照すれば，本実施形態に係る電子放出ディバイスでは，第１基板５２上に形成されたカソード電極５６を覆うように第１絶縁層５８が形成され，第１絶縁層５８上に，ゲート電極６０の有効部６０１および第１電圧印加部６０２が形成される。図４においては，有効部６０１が単位画素ごとに個別に備えられ，第１電圧印加部６０２が一方向（図４中のｘ軸方向）に沿って形成されて，ゲート電極６０が櫛の歯形状を有することを示したが，本発明はこのような形状に限定されない。
【００５４】
そして，ゲート電極６０を覆うように第２絶縁層６６が形成され，第２絶縁層６６上に，集束電極６８の集束部６８１および第２電圧印加部６８２が形成される。図４においては，集束部６８１が単位画素ごとに個別に備えられ，第２電圧印加部６８２が一方向（図４中のｘ軸方向）に沿って形成されて，集束電極６８が櫛の歯形状を有する場合を示したが，本発明はこのような形状に限定されない。
【００５５】
平面的にみれば，ゲート電極６０の第１電圧印加部６０２と集束電極６８の第２電圧印加部６８２とは，電子放出部６２を隔てて互いに反対側に平行に形成される。したがって，第１電圧印加部６０２と集束電極６８の第２電圧印加部６８２とは，重畳することなく形成され，ゲート電極６０と集束電極６８との重畳領域を最小化することができる。そして，本実施形態では，ゲート電極６０を成す有効部６０１および第１電圧印加部６０２を同一層上に形成することによって，より単純化された製造方法でゲート電極６０を製造することができる。
【００５６】
上記の実施形態では，ゲート電極が有効部および第１電圧印加部とを含む場合について説明したが，本発明はこれに限定されるものではない。したがって，電子放出部の電子放出を制御するゲート電極のうちの少なくともいずれか一つが，有効部および第１電圧印加部を含めば差し支えない。
【００５７】
また，ゲート電極のうち一つの電極と，集束電極のうちの実質的な電子放出又は電子集束に寄与する程度の小さい部分との重畳を最小化する多様な構造を，本発明に適用することができる。
【００５８】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明はかかる例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【００５９】
本発明は，電子放出ディバイスおよび電子放出表示ディバイスに適用可能である。
【図面の簡単な説明】
【００６０】
【図１】本発明の第１の実施形態に係る電子放出表示ディバイスの部分分解斜視図である。
【図２】図１に示した電子放出表示ディバイスの部分断面図である。
【図３】図１に示した電子放出表示ディバイスの部分平面図である。
【図４】本発明の第２の実施形態に係る電子放出ディバイスの部分斜視図である。
【符号の説明】
【００６１】
２，５２ 第１基板
４ 第２基板
６，５６ カソード電極
８，５８ 第１絶縁層
１０，６０ ゲート電極
１２，６２ 電子放出部
１４，２２ 開口部
１６，６６ 第２絶縁層
１８，６８ 集束電極
２０ ビアホール
２４ 蛍光層
２６ 黒色層
２８ アノード電極
３０ スペーサ
１０１，６０１ 有効部
１０２，６０２ 第１電圧印加部
１８１，６８１ 集束部
１８２，６８２ 第２電圧印加部
【技術分野】
【０００１】
本発明は電子放出ディバイスおよび電子放出表示ディバイスに係り，特に，寄生キャパシタのキャパシタンスを低くすることができる構造を有する電子放出ディバイスおよび電子放出表示ディバイスに関する。
【背景技術】
【０００２】
電子放出ディバイスは，所定の駆動信号によって電子源から電子を放出するので，放出された電子を利用する多様なディバイスに適用できる。例えば，電子放出ディバイスは，任意の画面を実現する電子放出表示ディバイスに適用できる。
【０００３】
このような電子放出ディバイスは，電子源の種類によって熱陰極（ｈｏｔ ｃａｔｈｏｄｅ）を利用する方式と，冷陰極（ｃｏｌｄ ｃａｔｈｏｄｅ）を利用する方式とに分類することができる。
【０００４】
ここで，冷陰極を利用する方式の電子放出ディバイスとしては，電界放出アレイ（Ｆｉｅｌｄ Ｅｍｉｔｔｅｒ Ａｒｒａｙ：ＦＥＡ）型，表面伝導エミッション（Ｓｕｒｆａｃｅ−Ｃｏｎｄｕｃｔｉｏｎ Ｅｍｉｓｓｉｏｎ：ＳＣＥ）型，金属−絶縁層−金属（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ：ＭＩＭ）型，および金属−絶縁層−半導体（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＭＩＳ）型などが知られている。
【０００５】
電子放出ディバイスは，電子源とこのような電子源の電子放出を制御する駆動電極とを含み，電子源から放出された電子を集束するために集束電極を含むことができる。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし，集束電極と駆動電極とが互いの間に距離をおいて重なる部位で，比較的に大きなキャパシタンス（ｃａｐａｃｉｔａｎｃｅ）を有する寄生キャパシタ（ｐａｒａｓｉｔｉｃ ｃａｐａｃｉｔｏｒ）が形成されることがある。このような寄生キャパシタは，駆動電極に印加される駆動信号を遅延させるなどの信号歪曲を誘発する恐れがある。
【０００７】
また，上記のような大きなキャパシタンスを有する寄生キャパシタが形成される電子放出ディバイスを電子放出表示ディバイスに適用する場合，信号遅延によって電子放出表示ディバイスの表示品質が低下する問題がある。
【０００８】
そこで，本発明は，このような問題に鑑みてなされたもので，その目的は，駆動電極と集束電極との間に発生する寄生キャパシタのキャパシタンスを低くして信号遅延を抑制することが可能な，新規かつ改良された電子放出ディバイス，およびこの電子放出ディバイスを使用した，表示品質を改善することが可能な電子放出表示ディバイスを提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するために，本発明のある観点によれば，基板上に形成される電子放出部と，上記の電子放出部の電子放出を制御する少なくとも一つの駆動電極と，上記少なくとも一つの駆動電極と電気的に絶縁されて形成される集束電極とを含み，上記少なくとも一つの駆動電極のうちいずれか一つが，上記電子放出部の電子放出に実質的に関与する有効部と，この有効部に電気的に接続される第１電圧印加部とを含み，上記の集束電極が，上記の電子放出部から放出された電子を集束する集束部と，この集束部に電気的に接続される第２電圧印加部とを含み，上記の有効部および集束部が互いに異なる層に設けられ，上記の第１電圧印加部と第２電圧印加部とが重畳することなく形成される電子放出ディバイスが提供される。
【００１０】
上記の有効部と第１電圧印加部とが互いに異なる層に形成され，上記の第１電圧印加部と第２電圧印加部とが同一層上に互いに離隔して設けられてもよい。
【００１１】
また，上記の有効部を覆うように絶縁層が形成され，絶縁層上に第１電圧印加部が形成され，絶縁層に形成されたビアホールを介して第１電圧印加部と有効部とが電気的に接続されてもよい。
【００１２】
また，上記の有効部と第１電圧印加部とが互いに重なる部分に対応するように，上記の絶縁層にビアホールが形成され，有効部と第１電圧印加部とがビアホールを介して電気的に接続されてもよい。
【００１３】
上記の第１電圧印加部，集束部，および第２電圧印加部が，上記の絶縁層上にそれぞれ設けられてもよい。
【００１４】
また，上記の第１電圧印加部と第２電圧印加部とが，電子放出部を隔てて互いに反対側に位置してもよい。また，上記の第１電圧印加部と第２電圧印加部とが，互いに平行に形成されてもよい。
【００１５】
また，上記の有効部と第１電圧印加部とが同一層上に設けられ，上記の集束部および第２電圧印加部が，有効部および第１電圧印加部と異なる層に形成されてもよい。
【００１６】
上記の第１電圧印加部と第２電圧印加部とが，電子放出部を隔てて互いに反対側に設けられてもよい。また，上記の第１電圧印加部と第２電圧印加部とが，互いに平行に形成されてもよい。
【００１７】
上記の少なくとも一つの駆動電極のうちいずれか一つを，櫛の歯形状とすることも可能である。
【００１８】
上記の有効部は，基板上に設けられる単位画素領域に対応するように別個に形成される複数の有効部を含み，第１電圧印加部は，複数の有効部に電気的に接続され，集束部は，基板上に設けられる単位画素領域に対応するように別個に形成される複数の集束部を含み，第２電圧印加部は，複数の集束部に電気的に接続され，上記の複数の有効部と複数の集束部とが各々互いに対応するように形成されてもよい。
【００１９】
また，上記の少なくとも一つの駆動電極が複数の駆動電極を含み，この複数の駆動電極は，基板上に第１の方向に沿って形成される第１電極と，絶縁層を隔てて第１電極の上部に形成される第２電極とを含み，この第２電極が，有効部と第１電圧印加部とを含んでもよい。
【００２０】
上記の電子放出部は，第１電極上の基板上に設けられる単位画素領域ごとに形成され，第２電極の有効部には，電子放出部に対応する開口部が形成されてもよい。
【００２１】
また，上記の電子放出部が，カーボンナノチューブ，黒鉛，黒鉛ナノファイバー，ダイアモンド，ダイアモンド状カーボン，Ｃ６０，およびシリコンナノワイヤーからなる群より選択された少なくとも一つの物質を含んでもよい。
【００２２】
上記課題を解決するために，本発明の別の観点によれば，互いに対向配置される第１基板および第２基板と，第１基板上に形成される電子放出部と，電子放出部の電子放出を制御する少なくとも一つの駆動電極と，上記少なくとも一つの駆動電極と電気的に絶縁されて形成される集束電極と，第２基板上に形成される蛍光層と，この蛍光層の一面に形成されるアノード電極とを含み，上記少なくとも一つの駆動電極のうちいずれか一つが，電子放出部の電子放出に実質的に関与する有効部と，この有効部に電気的に接続される第１電圧印加部とを含み，上記の集束電極が，電子放出部から放出された電子を集束する集束部と，この集束部に電気的に接続される第２電圧印加部とを含み，上記の有効部および集束部が互いに異なる層に設けられ，上記の第１電圧印加部と第２電圧印加部とが重畳することなく形成される電子放出表示ディバイスが提供される。
【００２３】
上記の有効部と第１電圧印加部とが互いに異なる層に形成され，上記の第１電圧印加部と第２電圧印加部とが，同一層上に互いに離隔して設けられてもよい。
【００２４】
上記の有効部と第１電圧印加部が同一層に位置し，上記の集束部および第２電圧印加部が，有効部および第１電圧印加部と互いに異なる層に形成されてもよい。
【００２５】
上記の有効部は，第１基板上に設けられる単位画素領域に対応するように別個に形成される複数の有効部を含み，第１電圧印加部は，複数の有効部に電気的に接続され，上記の集束部は，基板上に設けられる単位画素領域に対応するように別個に形成される複数の集束部を含み，第２電圧印加部は，複数の集束部に電気的に接続され，複数の有効部と複数の集束部とが各々互いに対応するように形成されてもよい。
【００２６】
上記の第１電圧印加部と第２電圧印加部とが，電子放出部を隔てて互いに反対側に設けられてもよい。
【発明の効果】
【００２７】
本発明によれば，電極の形状を改善することで電極間の重畳領域を最小化することができ，電極によって形成された寄生キャパシタのキャパシタンス値を低くすることが可能な電子放出ディバイスおよび電子放出表示ディバイスを提供することができる。
【００２８】
また，このような電子放出ディバイスが適用された本発明の電子放出表示ディバイスは，信号遅延を抑制することができるので良好な表示品質を実現することができる。
【発明を実施するための最良の形態】
【００２９】
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書および図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００３０】
図１は，本発明の第１の実施形態に係る電子放出表示ディバイスの部分分解斜視図であり，図２は，図１に示した電子放出表示ディバイスの部分断面図である。そして，図３は，図１に示した電子放出表示ディバイスの部分平面図である。
【００３１】
図１〜図３を参照すれば，本実施形態による電子放出表示ディバイスは，所定の間隔をおいて互いに平行に対向配置される第１基板２と第２基板４とを含む。この基板のうちの第１基板２には，電子放出のための構造物が設けられ，第２基板４には，電子によって可視光を放出して任意の発光又は表示を行う構造物が設けられる。
【００３２】
まず，第１基板２上には，カソード電極６が一方向（図１中のｙ軸方向）に沿って形成され，カソード電極６を覆うように，第１基板２の全体に第１絶縁層８が形成される。
【００３３】
第１絶縁層８上には，ゲート電極１０の有効部１０１が，第１基板２上に設定される単位画素（サブ−ピクセル）領域ごとに個別に形成される。本実施形態では，ゲート電極１０の有効部１０１が，各単位画素領域に別個に形成される場合について説明したが，本発明がこれに限定されるわけではなく，一つの有効部が複数の単位画素領域にわたって形成されることも可能である。
【００３４】
カソード電極６上に，各単位画素に一つ以上の電子放出部１２が形成され，第１絶縁層８とゲート電極１０の有効部１０１とには，各電子放出部１２に対応する開口部１４が形成されて，電子放出部１２が露出されるようにする。
【００３５】
電子放出部１２は，真空中で電界が加えられると電子を放出する物質，例えば，炭素系の物質又はナノメートルサイズの物質からなる。電子放出部１２は，カーボンナノチューブ，黒鉛，黒鉛ナノファイバー，ダイアモンド，ダイアモンド状カーボン，Ｃ６０，シリコンナノワイヤー，およびこれらの組み合わせ物質からなることができる。このような電子放出部１２は，スクリーン印刷，直接成長，化学気相蒸着又はスパッタリングなどの方法で製造することができる。
【００３６】
図１においては，電子放出部１２が円形に形成され，各単位画素領域で，カソード電極６の長さ方向に沿って一列に配列される構成を示した。しかし，電子放出部１２の平面形状，単位画素当りの個数，および配列形態などは，図１に示した例に限定されず，多様に変形することができる。
【００３７】
そして，第１絶縁層８とゲート電極１０の有効部１０１との上に第２絶縁層１６が形成され，第２絶縁層１６上に，ゲート電極１０の第１電圧印加部１０２と集束電極１８とが形成される。
【００３８】
第１電圧印加部１０２は，有効部１０１の一側の周縁部に沿って，カソード電極６と直交する方向（図１中のｘ軸方向）に形成される。この時，第１電圧印加部１０２は有効部１０１と電気的に接続されて，有効部１０１に駆動電圧を印加する。このために，有効部１０１と第１電圧印加部１０２とが，第２絶縁層１６において，これら有効部１０１と第１電圧印加部１０２とが互いに重なる部位に形成されたビアホール（ｖｉａ ｈｏｌｅ）２０を介して，相互に電気的に接続される。
【００３９】
集束電極１８は，第１基板２上に設定される単位画素ごとに個別的に備えられ，電子放出部１２から放出された電子を集束させる集束部１８１と，集束部１８１アレイの一側の周縁部に沿って，カソード電極６と直交する方向（図１中のｘ軸方向）に形成されて集束部１８１に接続される第２電圧印加部１８２とからなる。本実施形態では，集束電極１８の集束部１８１が各単位画素領域に別個に形成される場合について説明したが，本発明はこれに限定されるものではなく，一つの集束部が複数の単位画素領域にわたって形成されることも可能である。
【００４０】
第２絶縁層１６および集束部１８１には，電子ビーム通過のための開口部２２が形成されるが，この開口部２２は，例えば，単位画素ごとに一つの開口部２２が備えられて，各単位画素から放出される電子を包括的に集束させる。
【００４１】
この時，平面的にみれば，ゲート電極１０の第１電圧印加部１０２と集束電極１８の第２電圧印加部１８２とは，電子放出部１２を隔てて互いに反対側に平行に形成される。つまり，図１中のｘ軸方向に沿って設けられる単位画素アレイごとに，その一側にゲート電極１０の第１電圧印加部１０２が設けられ，反対側の他側に集束電極１８の第２電圧印加部１８２が設けられる。このように，集束電極１８の集束部１８１と第２電圧印加部１８２とは，第２絶縁層１６上で，ゲート電極１０の電圧印加部１０２と離隔されて設けられるので，相互に電気短絡が起こる問題は発生しない。
【００４２】
このように本実施形態では，ゲート電極１０の有効部１０１が集束電極１８の集束部１８１と互いに異なる層で対応する位置に形成されて，互いに重なりあう。一方，ゲート電極１０の第１電圧印加部１０２と集束電極１８の第２電圧印加部１８２とは，平面的にみて互いに異なる位置に形成されるので，互いに重なりあうことはない。
【００４３】
つまり，本実施形態では，実質的に電子放出に関与する有効部１０１と，実質的に電子集束に関与する集束部１８１とを，互いに重畳させる。そして，電子放出又は電子集束に寄与する程度の小さい第１電圧印加部１０２と，第２電圧印加部１８２とは，互いに重ならないようにして，ゲート電極１０と集束電極１８の重畳領域を最小化する。このように，本実施形態では，ゲート電極１０と集束電極１８の重畳領域が最小化され，寄生キャパシタのキャパシタンスを効果的に減らすことができる。
【００４４】
次に，第１基板２に対向する第２基板４の一面には，蛍光層２４，例えば，赤色，緑色，および青色の蛍光層２４が任意の間隔をおいて形成され，各蛍光層２４の間に，画面のコントラスト向上のための黒色層２６が形成される。
【００４５】
蛍光層２４および黒色層２６上には，アルミニウム（Ａｌ）のような金属膜からなるアノード電極２８が形成される。アノード電極２８は，外部から電子ビームの加速に必要な電圧の印加を受け，蛍光層２４から放射された可視光のうちの第１基板２に向かって放射された可視光を第２基板４側に反射させて，画面の輝度を高める役割を果たす。
【００４６】
一方，このようなアノード電極は，ＩＴＯ（Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ）のような透明導電膜から形成することができる。この場合，アノード電極は，第２基板に向かった蛍光層および黒色層の一面に位置し，所定のパターンに区分されて複数に形成されることができる。
【００４７】
前述の第１基板２および第２基板４は，その間にスペーサ３０を配置した状態で，ガラスフリットのような密封材により周縁が一体に接合され，内部空間を排気させて真空状態に維持することによって，電子放出表示ディバイスを構成する。この時，スペーサ３０は，黒色層２６が位置する非発光領域に対応して配置される。
【００４８】
上記のような構成の電子放出表示ディバイスは，外部からカソード電極６，ゲート電極１０，集束電極１８，およびアノード電極２８に所定の電圧を印加することで駆動する。一例として，カソード電極６およびゲート電極１０のうちのいずれか一つの電極に走査信号電圧を印加し，他の一つの電極にデータ信号電圧を印加し，集束電極１８に数〜数十ボルトの負（−）電圧を印加し，アノード電極２８に数百〜数千ボルトの正（＋）電圧を印加する。
【００４９】
これにより，カソード電極６とゲート電極１０との間の電圧差が臨界値以上である単位画素において，電子放出部１２の周囲に電界が形成され，電子放出部１２から電子が放出される。放出された電子は集束電極１８を通過しながら集束された後，アノード電極２８に印加された高電圧に引き寄せられ，対応する蛍光層２４に衝突して蛍光層２４を発光させる。
【００５０】
上記のように，本実施形態に係る電子放出ディバイスでは，ゲート電極１０と集束電極１８との重畳領域を減少させて，ゲート電極１０と集束電極１８との間の寄生キャパシタのキャパシタンス値を効果的に低くすることができる。したがって，本実施形態による電子放出表示ディバイスは信号遅延が抑制され，結果的に，画面の表示品質を向上させることができる。
【００５１】
本実施形態で，第１基板に形成された電子放出部，および駆動電極（つまり，ゲート電極とカソード電極）は，電子放出のための電子放出ディバイスを構成し，このような電子放出ディバイスが電子放出表示ディバイスに適用された場合について説明した。しかし，本発明はこれに限定されるものではなく，電子放出を利用した多様なディバイスに本実施形態の電子放出ディバイスを適用することができる。
【００５２】
図４は，本発明の第２の実施形態に係る電子放出ディバイスの部分斜視図である。
【００５３】
図４を参照すれば，本実施形態に係る電子放出ディバイスでは，第１基板５２上に形成されたカソード電極５６を覆うように第１絶縁層５８が形成され，第１絶縁層５８上に，ゲート電極６０の有効部６０１および第１電圧印加部６０２が形成される。図４においては，有効部６０１が単位画素ごとに個別に備えられ，第１電圧印加部６０２が一方向（図４中のｘ軸方向）に沿って形成されて，ゲート電極６０が櫛の歯形状を有することを示したが，本発明はこのような形状に限定されない。
【００５４】
そして，ゲート電極６０を覆うように第２絶縁層６６が形成され，第２絶縁層６６上に，集束電極６８の集束部６８１および第２電圧印加部６８２が形成される。図４においては，集束部６８１が単位画素ごとに個別に備えられ，第２電圧印加部６８２が一方向（図４中のｘ軸方向）に沿って形成されて，集束電極６８が櫛の歯形状を有する場合を示したが，本発明はこのような形状に限定されない。
【００５５】
平面的にみれば，ゲート電極６０の第１電圧印加部６０２と集束電極６８の第２電圧印加部６８２とは，電子放出部６２を隔てて互いに反対側に平行に形成される。したがって，第１電圧印加部６０２と集束電極６８の第２電圧印加部６８２とは，重畳することなく形成され，ゲート電極６０と集束電極６８との重畳領域を最小化することができる。そして，本実施形態では，ゲート電極６０を成す有効部６０１および第１電圧印加部６０２を同一層上に形成することによって，より単純化された製造方法でゲート電極６０を製造することができる。
【００５６】
上記の実施形態では，ゲート電極が有効部および第１電圧印加部とを含む場合について説明したが，本発明はこれに限定されるものではない。したがって，電子放出部の電子放出を制御するゲート電極のうちの少なくともいずれか一つが，有効部および第１電圧印加部を含めば差し支えない。
【００５７】
また，ゲート電極のうち一つの電極と，集束電極のうちの実質的な電子放出又は電子集束に寄与する程度の小さい部分との重畳を最小化する多様な構造を，本発明に適用することができる。
【００５８】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明はかかる例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【００５９】
本発明は，電子放出ディバイスおよび電子放出表示ディバイスに適用可能である。
【図面の簡単な説明】
【００６０】
【図１】本発明の第１の実施形態に係る電子放出表示ディバイスの部分分解斜視図である。
【図２】図１に示した電子放出表示ディバイスの部分断面図である。
【図３】図１に示した電子放出表示ディバイスの部分平面図である。
【図４】本発明の第２の実施形態に係る電子放出ディバイスの部分斜視図である。
【符号の説明】
【００６１】
２，５２ 第１基板
４ 第２基板
６，５６ カソード電極
８，５８ 第１絶縁層
１０，６０ ゲート電極
１２，６２ 電子放出部
１４，２２ 開口部
１６，６６ 第２絶縁層
１８，６８ 集束電極
２０ ビアホール
２４ 蛍光層
２６ 黒色層
２８ アノード電極
３０ スペーサ
１０１，６０１ 有効部
１０２，６０２ 第１電圧印加部
１８１，６８１ 集束部
１８２，６８２ 第２電圧印加部
【特許請求の範囲】
【請求項１】
基板上に形成される電子放出部と；
前記電子放出部の電子放出を制御する少なくとも一つの駆動電極と；
前記少なくとも一つの駆動電極と電気的に絶縁されて形成される集束電極と；
を含み，
前記少なくとも一つの駆動電極のうちいずれか一つが，
前記電子放出部の電子放出に実質的に関与する有効部と；
前記有効部に電気的に接続される第１電圧印加部と；
を含み，
前記集束電極が，
前記電子放出部から放出された電子を集束する集束部と；
前記集束部に電気的に接続される第２電圧印加部と；
を含み，
前記有効部および前記集束部が，互いに異なる層に設けられ，
前記第１電圧印加部と前記第２電圧印加部とが，重畳することなく形成されることを特徴とする，電子放出ディバイス。
【請求項２】
前記有効部と前記第１電圧印加部とが，互いに異なる層に形成され，
前記第１電圧印加部と前記第２電圧印加部とが，同一層上に互いに離隔して設けられることを特徴とする，請求項１に記載の電子放出ディバイス。
【請求項３】
前記有効部を覆うように絶縁層が形成され，
前記絶縁層上に前記第１電圧印加部が形成され，
前記絶縁層に形成されたビアホールを介して，前記第１電圧印加部と前記有効部とが電気的に接続されることを特徴とする，請求項２に記載の電子放出ディバイス。
【請求項４】
前記有効部と前記第１電圧印加部とが，互いに重なる部分に対応するように，前記絶縁層にビアホールが形成され，前記有効部と前記第１電圧印加部とが，前記ビアホールを介して電気的に接続されることを特徴とする，請求項３に記載の電子放出ディバイス。
【請求項５】
前記第１電圧印加部，前記集束部，および前記第２電圧印加部が，前記絶縁層上にそれぞれ設けられることを特徴とする，請求項３に記載の電子放出ディバイス。
【請求項６】
前記第１電圧印加部と前記第２電圧印加部とが，前記電子放出部を隔てて互いに反対側に設けられることを特徴とする，請求項２に記載の電子放出ディバイス。
【請求項７】
前記第１電圧印加部と前記第２電圧印加部とが，互いに平行に形成されることを特徴とする，請求項６に記載の電子放出ディバイス。
【請求項８】
前記有効部と前記第１電圧印加部とが同一層上に設けられ，
前記集束部および前記第２電圧印加部が，前記有効部および前記第１電圧印加部と異なる層に形成されることを特徴とする，請求項１に記載の電子放出ディバイス。
【請求項９】
前記第１電圧印加部と前記第２電圧印加部とが，前記電子放出部を隔てて互いに反対側に設けられることを特徴とする，請求項８に記載の電子放出ディバイス。
【請求項１０】
前記第１電圧印加部と前記第２電圧印加部とが，互いに平行に形成されることを特徴とする，請求項９に記載の電子放出ディバイス。
【請求項１１】
前記少なくとも一つの駆動電極のうちいずれか一つが，櫛の歯形状であることを特徴とする，請求項８に記載の電子放出ディバイス。
【請求項１２】
前記有効部は，前記基板上に設けられる単位画素領域に対応するように別個に形成される複数の有効部を含み，
前記第１電圧印加部は，前記複数の有効部に電気的に接続され，
前記集束部は，前記基板上に設けられる前記単位画素領域に対応するように別個に形成される複数の集束部を含み，
前記第２電圧印加部は，前記複数の集束部に電気的に接続され，
前記複数の有効部と前記複数の集束部とが，各々互いに対応するように形成されることを特徴とする，請求項１に記載の電子放出ディバイス。
【請求項１３】
前記少なくとも一つの駆動電極は複数の駆動電極を含み，
前記複数の駆動電極は，前記基板上に第１の方向に沿って形成される第１電極と，絶縁層を隔てて前記第１電極の上部に形成される第２電極とを含み，
前記第２電極が，前記有効部と前記第１電圧印加部とを含むことを特徴とする，請求項１に記載の電子放出ディバイス。
【請求項１４】
前記電子放出部は，前記第１電極上の前記基板上に設けられる単位画素領域ごとに形成され，
前記第２電極の有効部には，前記電子放出部に対応する開口部が形成されることを特徴とする，請求項１３に記載の電子放出ディバイス。
【請求項１５】
前記電子放出部が，カーボンナノチューブ，黒鉛，黒鉛ナノファイバー，ダイアモンド，ダイアモンド状カーボン，Ｃ６０，およびシリコンナノワイヤーからなる群より選択された少なくとも一つの物質を含むことを特徴とする，請求項１に記載の電子放出ディバイス。
【請求項１６】
互いに対向配置される第１基板および第２基板と；
前記第１基板上に形成される電子放出部と；
前記電子放出部の電子放出を制御する少なくとも一つの駆動電極と；
前記少なくとも一つの駆動電極と電気的に絶縁されて形成される集束電極と；
前記第２基板上に形成される蛍光層と；
前記蛍光層の一面に形成されるアノード電極と；
を含み，
前記少なくとも一つの駆動電極のうちいずれか一つが，
前記電子放出部の電子放出に実質的に関与する有効部と；
前記有効部に電気的に接続される第１電圧印加部と；
を含み，
前記集束電極が，
前記電子放出部から放出された電子を集束する集束部と；
前記集束部に電気的に接続される第２電圧印加部と；
を含み，
前記有効部および前記集束部が，互いに異なる層に設けられ，
前記第１電圧印加部と前記第２電圧印加部とが，重畳することなく形成されることを特徴とする，電子放出表示ディバイス。
【請求項１７】
前記有効部と前記第１電圧印加部とが，互いに異なる層に形成され，
前記第１電圧印加部と前記第２電圧印加部とが，同一層上に互いに離隔して設けられることを特徴とする，請求項１６に記載の電子放出表示ディバイス。
【請求項１８】
前記有効部と前記第１電圧印加部とが，同一層上に設けられ，
前記集束部および前記第２電圧印加部が，前記有効部および前記第１電圧印加部と互いに異なる層に形成されることを特徴とする，請求項１６に記載の電子放出表示ディバイス。
【請求項１９】
前記有効部は，前記第１基板上に設けられる単位画素領域に対応するように別個に形成される複数の有効部を含み，
前記第１電圧印加部は，前記複数の有効部に電気的に接続され，
前記集束部は，前記基板上に設定される単位画素領域に対応するように別個に形成される複数の集束部を含み，
前記第２電圧印加部は，前記複数の集束部に電気的に接続され，
前記複数の有効部と前記複数の集束部とが各々互いに対応するように形成されることを特徴とする，請求項１６に記載の電子放出表示ディバイス。
【請求項２０】
前記第１電圧印加部と前記第２電圧印加部とが，前記電子放出部を隔てて互いに反対側に設けられることを特徴とする，請求項１６に記載の電子放出表示ディバイス。
【請求項１】
基板上に形成される電子放出部と；
前記電子放出部の電子放出を制御する少なくとも一つの駆動電極と；
前記少なくとも一つの駆動電極と電気的に絶縁されて形成される集束電極と；
を含み，
前記少なくとも一つの駆動電極のうちいずれか一つが，
前記電子放出部の電子放出に実質的に関与する有効部と；
前記有効部に電気的に接続される第１電圧印加部と；
を含み，
前記集束電極が，
前記電子放出部から放出された電子を集束する集束部と；
前記集束部に電気的に接続される第２電圧印加部と；
を含み，
前記有効部および前記集束部が，互いに異なる層に設けられ，
前記第１電圧印加部と前記第２電圧印加部とが，重畳することなく形成されることを特徴とする，電子放出ディバイス。
【請求項２】
前記有効部と前記第１電圧印加部とが，互いに異なる層に形成され，
前記第１電圧印加部と前記第２電圧印加部とが，同一層上に互いに離隔して設けられることを特徴とする，請求項１に記載の電子放出ディバイス。
【請求項３】
前記有効部を覆うように絶縁層が形成され，
前記絶縁層上に前記第１電圧印加部が形成され，
前記絶縁層に形成されたビアホールを介して，前記第１電圧印加部と前記有効部とが電気的に接続されることを特徴とする，請求項２に記載の電子放出ディバイス。
【請求項４】
前記有効部と前記第１電圧印加部とが，互いに重なる部分に対応するように，前記絶縁層にビアホールが形成され，前記有効部と前記第１電圧印加部とが，前記ビアホールを介して電気的に接続されることを特徴とする，請求項３に記載の電子放出ディバイス。
【請求項５】
前記第１電圧印加部，前記集束部，および前記第２電圧印加部が，前記絶縁層上にそれぞれ設けられることを特徴とする，請求項３に記載の電子放出ディバイス。
【請求項６】
前記第１電圧印加部と前記第２電圧印加部とが，前記電子放出部を隔てて互いに反対側に設けられることを特徴とする，請求項２に記載の電子放出ディバイス。
【請求項７】
前記第１電圧印加部と前記第２電圧印加部とが，互いに平行に形成されることを特徴とする，請求項６に記載の電子放出ディバイス。
【請求項８】
前記有効部と前記第１電圧印加部とが同一層上に設けられ，
前記集束部および前記第２電圧印加部が，前記有効部および前記第１電圧印加部と異なる層に形成されることを特徴とする，請求項１に記載の電子放出ディバイス。
【請求項９】
前記第１電圧印加部と前記第２電圧印加部とが，前記電子放出部を隔てて互いに反対側に設けられることを特徴とする，請求項８に記載の電子放出ディバイス。
【請求項１０】
前記第１電圧印加部と前記第２電圧印加部とが，互いに平行に形成されることを特徴とする，請求項９に記載の電子放出ディバイス。
【請求項１１】
前記少なくとも一つの駆動電極のうちいずれか一つが，櫛の歯形状であることを特徴とする，請求項８に記載の電子放出ディバイス。
【請求項１２】
前記有効部は，前記基板上に設けられる単位画素領域に対応するように別個に形成される複数の有効部を含み，
前記第１電圧印加部は，前記複数の有効部に電気的に接続され，
前記集束部は，前記基板上に設けられる前記単位画素領域に対応するように別個に形成される複数の集束部を含み，
前記第２電圧印加部は，前記複数の集束部に電気的に接続され，
前記複数の有効部と前記複数の集束部とが，各々互いに対応するように形成されることを特徴とする，請求項１に記載の電子放出ディバイス。
【請求項１３】
前記少なくとも一つの駆動電極は複数の駆動電極を含み，
前記複数の駆動電極は，前記基板上に第１の方向に沿って形成される第１電極と，絶縁層を隔てて前記第１電極の上部に形成される第２電極とを含み，
前記第２電極が，前記有効部と前記第１電圧印加部とを含むことを特徴とする，請求項１に記載の電子放出ディバイス。
【請求項１４】
前記電子放出部は，前記第１電極上の前記基板上に設けられる単位画素領域ごとに形成され，
前記第２電極の有効部には，前記電子放出部に対応する開口部が形成されることを特徴とする，請求項１３に記載の電子放出ディバイス。
【請求項１５】
前記電子放出部が，カーボンナノチューブ，黒鉛，黒鉛ナノファイバー，ダイアモンド，ダイアモンド状カーボン，Ｃ６０，およびシリコンナノワイヤーからなる群より選択された少なくとも一つの物質を含むことを特徴とする，請求項１に記載の電子放出ディバイス。
【請求項１６】
互いに対向配置される第１基板および第２基板と；
前記第１基板上に形成される電子放出部と；
前記電子放出部の電子放出を制御する少なくとも一つの駆動電極と；
前記少なくとも一つの駆動電極と電気的に絶縁されて形成される集束電極と；
前記第２基板上に形成される蛍光層と；
前記蛍光層の一面に形成されるアノード電極と；
を含み，
前記少なくとも一つの駆動電極のうちいずれか一つが，
前記電子放出部の電子放出に実質的に関与する有効部と；
前記有効部に電気的に接続される第１電圧印加部と；
を含み，
前記集束電極が，
前記電子放出部から放出された電子を集束する集束部と；
前記集束部に電気的に接続される第２電圧印加部と；
を含み，
前記有効部および前記集束部が，互いに異なる層に設けられ，
前記第１電圧印加部と前記第２電圧印加部とが，重畳することなく形成されることを特徴とする，電子放出表示ディバイス。
【請求項１７】
前記有効部と前記第１電圧印加部とが，互いに異なる層に形成され，
前記第１電圧印加部と前記第２電圧印加部とが，同一層上に互いに離隔して設けられることを特徴とする，請求項１６に記載の電子放出表示ディバイス。
【請求項１８】
前記有効部と前記第１電圧印加部とが，同一層上に設けられ，
前記集束部および前記第２電圧印加部が，前記有効部および前記第１電圧印加部と互いに異なる層に形成されることを特徴とする，請求項１６に記載の電子放出表示ディバイス。
【請求項１９】
前記有効部は，前記第１基板上に設けられる単位画素領域に対応するように別個に形成される複数の有効部を含み，
前記第１電圧印加部は，前記複数の有効部に電気的に接続され，
前記集束部は，前記基板上に設定される単位画素領域に対応するように別個に形成される複数の集束部を含み，
前記第２電圧印加部は，前記複数の集束部に電気的に接続され，
前記複数の有効部と前記複数の集束部とが各々互いに対応するように形成されることを特徴とする，請求項１６に記載の電子放出表示ディバイス。
【請求項２０】
前記第１電圧印加部と前記第２電圧印加部とが，前記電子放出部を隔てて互いに反対側に設けられることを特徴とする，請求項１６に記載の電子放出表示ディバイス。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２００６−２８６６０５（Ｐ２００６−２８６６０５Ａ）
【公開日】平成１８年１０月１９日（２００６．１０．１９）
【国際特許分類】
【出願番号】特願２００６−８０４（Ｐ２００６−８０４）
【出願日】平成１８年１月５日（２００６．１．５）
【出願人】（５９０００２８１７）三星エスディアイ株式会社 (2,784)
【Ｆターム（参考）】
【公開日】平成１８年１０月１９日（２００６．１０．１９）
【国際特許分類】
【出願日】平成１８年１月５日（２００６．１．５）
【出願人】（５９０００２８１７）三星エスディアイ株式会社 (2,784)
【Ｆターム（参考）】
[ Back to top ]