電子放出素子および該電子放出素子を用いた画像表示装置
【課題】 電子放出効率が高く、占有面積を増加を抑制しながら十分な抵抗値を有する抵抗層を備えた信頼性の高い電子放出素子を提供する。
【解決手段】 カソード電極と、該カソード電極に電気的に接続された電子放出体と、該カソード電極と該電子放出体との間に設けられた抵抗層と、を少なくとも有する電子放出素子であって、前記抵抗層は前記電子放出体と同じ材料で構成されており、前記抵抗層の膜密度が前記電子放出体の膜密度よりも低い。
【解決手段】 カソード電極と、該カソード電極に電気的に接続された電子放出体と、該カソード電極と該電子放出体との間に設けられた抵抗層と、を少なくとも有する電子放出素子であって、前記抵抗層は前記電子放出体と同じ材料で構成されており、前記抵抗層の膜密度が前記電子放出体の膜密度よりも低い。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子放出素子及びこれを用いた画像表示装置に関する。
【背景技術】
【０００２】
電界放出型電子放出素子では、一般的には、電子放出体（エミッタ）と、ゲート電極との間に電圧を印加することで、電子放出体の先端の表面に強電界が生じ、電子放出体の表面から電子が真空中に電界放出される。電界放出型電子放出素子を基板（背面板）上に多数配列することで電子源が構成できる。そして、ＣＲＴ等の様に、電子線の照射によって発光する蛍光体などの発光体を設けた基板（前面板）と、上記した背面板とを対向させ、両基板の周囲を封着すれば、画像表示装置を構成することができる。
【０００３】
電子放出部から電界放出した電子が、一旦、対向するゲート電極に衝突、散乱した後に、放出電子として取り出される電子放出素子もある（特許文献１）。
【０００４】
電界放出型電子放出素子では、電子放出電流の安定化のために、またはラッシュカレント（放電電流）の抑制のために、電子放出体とカソード電極との間に抵抗（ヒューズを含む）を設けることが知られている。
【０００５】
特許文献２には、電子放出体とカソード電極とを積層し、電子放出体とカソード電極の間に抵抗層を設けることが開示されている。特許文献３には、上記抵抗層のピンホール等の欠陥を許容できるように、エミッタの下に位置する抵抗層の下にはカソード電極を設けない構成が開示されている。特許文献４には、電子放出素子毎に、ゲート電極に接続されたゲート配線の一部を可溶抵抗体とすることが開示されている。
【特許文献１】特開２００１−１６７６９３号公報
【特許文献２】特開平１−１５４４２６号公報
【特許文献３】特開平４−２９２８３１号公報
【特許文献４】特開平４−２８４３２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記抵抗体を電子放出体とは異なる材料で形成する場合には、製造プロセスが煩雑になってしまいコストが上昇するという課題を抱えている。同一材料で形成する場合には、電子放出体と抵抗層を積層する形態では抵抗を大きくするために膜厚を薄くする必要があり、高度な膜厚制御技術が要求される。また、薄くしすぎるとピンホールのような欠陥が出来てしまい、このピンホール欠陥を回避するために構成を変えたとしても専用のパターニングプロセスが必要になる為、コストアップに繋がる。ゲート側に抵抗を持たせた場合でも、専用のパターニングプロセスが必要になり、結果的にコストアップに繋がる。また、電子放出体と抵抗層を積層せず基板上に並設することが考えられるが、プロセスが煩雑になるだけでなく、抵抗値を大きくするには抵抗層の長さを大きく（引き回し面積を大きく）する必要がある。その結果、電子放出素子が占める面積（抵抗の引き回し面積）が大きくなり、画像表示装置の高精細化に対して不利である。
【課題を解決するための手段】
【０００７】
本発明は、上記課題を解決するために成されたものであって、カソード電極と、該カソード電極に電気的に接続された電子放出体と、該カソード電極と該電子放出体との間に設けられた抵抗層と、を少なくとも有する電子放出素子であって、前記抵抗層は前記電子放出体と同じ材料で構成されており、前記抵抗層の膜密度が前記電子放出体の膜密度よりも低いことを特徴とする。
【発明の効果】
【０００８】
電子放出体と抵抗層を同じ導電性材料で構成し、その導電性材料の膜密度を変えるだけで電子放出体と抵抗層を簡易に製造することが可能となり、結果的に製造コストの上昇を抑えることができる。また、縦型の電子放出素子の構成では、絶縁層の側面に抵抗層を形成することで、高抵抗化を達成し、電子放出素子が占める面積を小さくすることが出来る。つまりは高精細な画像表示装置に好適な電子放出素子の提供が可能である。
【発明を実施するための最良の形態】
【０００９】
以下に図面を参照して、この発明の好適な実施の形態を例示的に詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に特定的な記載がない限りは、本発明の範囲をそれらのみに限定する趣旨のものではない。
【００１０】
まず本実施の形態に係る電子放出素子の一例の構成について述べる。
【００１１】
図１（ａ）は電子放出素子の平面模式図であり、図１（ｂ）は図１（ａ）におけるＡ−Ａ線（図１（ｃ）のＡ−Ａ線）での断面図である。図１（ｃ）は図１（ｂ）における矢印の方向から電子放出素子を眺めたときの側面図である。
【００１２】
基板１上には、第１絶縁層３と第２絶縁層４とが積層されることで構成された絶縁性の段差形成部材１０と、カソード電極２とが、並設されている。そして、抵抗層９Ａが、第１絶縁層３のカソード電極２側の側面である斜面上に、該斜面に沿って、配置されている。電子放出体６Ａは、その少なくとも一部が第１絶縁層３の上面の上に配置されている。また、電子放出体６Ａは、その少なくとも一部が、絶縁層３の角部３２の上に配置されている。抵抗層９Ａと電子放出体６Ａとが接続されている。尚、図１では、理解を容易にするために、抵抗層９Ａと電子放出体６Ａとを明確に分けて図示しているが、抵抗層９Ａと電子放出体６Ａは同じ材料であるので、実際にはその境界は明確になっていない形態も有り得る。
【００１３】
従って、抵抗層９Ａと電子放出体６Ａとを有する導電性膜（９Ａ＋６Ａ）の一部（９Ａ）が第１絶縁層３のカソード電極２側の側面である斜面上に、該斜面に沿って、配置されていると言うことができる。また、導電性膜（９Ａ＋６Ａ）は、第１絶縁層３の斜面（側面）、上面、角部３２を覆っていると言うことができる。また、導電性膜（９Ａ＋６Ａ）は、カソード電極２から、段差形成部材１０の凹部（リセス部）７内まで延在していると言うことができる。
【００１４】
また、上記導電性膜（９Ａ＋６Ａ）は、抵抗部９Ａと電子放出部６Ａとを備えると言い換えることもできる。即ち、この場合には、抵抗層は抵抗部、電子放出体は電子放出部に相当することになる。
【００１５】
尚、第１絶縁層３の角部３２は、第１絶縁層３の上面と側面とが接続している部分（あるいは繋がっている部分）である。また、角部３２は、第１絶縁層３の上面（側面）から側面（上面）に繋がる部分と言うこともできる。尚、角部３２は、曲率を持たない形態（即ち上面の縁と側面の縁を突き当てた形態）とすることもできるし、曲率を持つ形態とすることもできる。すなわち、第１絶縁層３の上面と側面とが、所定の曲率半径を有する部分（角部３２）を介して繋がっている形態とすることができる。角部３２が曲率を持つ形態であれば、安定して導電性膜（９Ａ＋６Ａ）を形成できるので、電子放出素子の電子放出特性の観点から有利である。
【００１６】
そして、抵抗層９Ａの一方の端部は、カソード電極２に電気的に接続しており、抵抗層９Ａの他方の端部は、電子放出体６Ａに電気的に接続している。
電子放出体６Ａは先端が尖った突起部と言い換えることもできる。従って、突起部は、第１絶縁層３の角部（第１絶縁層３の上面と側面とが接続する部分）３２上に設けられている。突起部の先端は、第１絶縁層３の上面よりも基板１の表面から離れており、且つ、尖っている。
【００１７】
ゲート電極５は、ここで示す例では、第１絶縁層３との間に設けられた第２絶縁層４によって、第１絶縁層から所定距離（第２絶縁層の厚み）だけ離れている。後述するように、ゲート電極５上には導電性膜６Ｂが設けられる場合がある（図８参照）。そのような場合には、部材５と部材６Ｂとを一纏めにしてゲート電極と呼ぶこともできる。尚、ゲート電極５の配置位置は、図１に示す形態に限られるものではない。即ち、電子放出体６Ａに電界放出可能な電界を印加することができるように、電子放出体６Ａと所定の間隔を置いて、配置されればよい。その場合には、第２絶縁層４は必要としない形態も有り得る。
【００１８】
カソード電極２よりもゲート電極５の電位が高くなるようにして、駆動電圧をカソード電極２とゲート電極５の間に印加することで電子が電子放出体６Ａの先端から電界放出される。電子放出体６Ａは、その表面に、低仕事関数材料からなる被膜を有する場合もある。その場合には、電子放出体６Ａの先端上に位置する低仕事関数材料の膜から電子が電界放出される。尚、図１では不図示であるが、基板１の上方（ゲート電極５よりも離れた位置）には、ゲート電極よりも高電位に規定されたアノード電極２０が配置される（図１３参照）。
【００１９】
また、ここでは、段差形成部材１０を構成する第１絶縁層３の側面が傾斜した斜面で構成されているが、傾斜角は、基板１の表面に対して、９０°未満の角度とすることが後述する製造方法との兼ね合いから好ましい。尚、第２絶縁層４の側面（図８（ｃ）参照）の基板１との角度は、導電性膜６Ａの突起部からの電子放出の妨げにならない限り、特に限定されるものではない。
【００２０】
上記した本実施形態の電子放出素子は、上述した導電性膜（９Ａ＋６Ａ）を、図２に示す様に、短冊状に、複数に分割した形態とすることもできる。
【００２１】
このような形態では、図２（ａ）のＡ−Ａ線における断面図は、図１（ｂ）と同様になる。一方、図１（ａ）に対応する平面図は図２（Ａ）の様になり、図１（ｃ）に対応する側面図は図２（ｂ）の様になる。図２では、図１と同じ部材については、図１で用いた符号と同じ符号を用いている。
【００２２】
図２において、短冊状に設けられた、複数の抵抗層（９０Ａ１〜９０Ａ４）は、電極２に共通に接続されている。また、複数の電子放出体（６０Ａ１〜６０Ａ４）の各々は、対応する抵抗層（９０Ａ１〜９０Ａ４）を介して電極２に接続されている。このような形態とすることで、例えば１つの電子放出体とゲート電極とが放電などによって短絡して破壊され、電子が放出されなくなっても、他の電子放出体からの電子放出を維持することができる。
【００２３】
電子放出体６Ａは、図１（ｂ）などで示されるように、凹部７内に、段差形成部材１０の側面と凹部７との境界（第１絶縁層３の角部３２）から距離ｘだけ、入り込んでいる。言い換えると、電子放出体６Ａは、凹部７の深さ（奥行き）方向（図１（Ｂ）では−Ｘ方向）に、第１絶縁層３の上面と距離ｘで接している。
【００２４】
距離ｘをもって凹部７内に、電子放出体６Ａが入り込むことで、以下の三つのメリットが生じる。
（１）電子放出部となる電子放出体６Ａが第１絶縁層３と広い面積を持って接触し、機械的な密着力があがる（密着強度の上昇）。
（２）電子放出部となる電子放出体６Ａと第１絶縁層３との熱的な接触面積が広がり、電子放出部で発生する熱を効率よく第１絶縁層３に逃がすことが可能となる（熱抵抗の低減）。
（３）第１絶縁層３の上面に対して電子放出体６Ａの側面が傾斜を備えることで、絶縁層―真空−金属界面で生じる三重点での電界強度を弱め、異常な電界発生による放電現象を防止することが可能となる。
【００２５】
尚、距離ｘは、電子放出体６Ａの、凹部７の表面と接する部分の端部から凹部７の縁までの距離と言う事が出来る。換言すると、第１絶縁層３の上面と導電性膜６Ａとが凹部７の深さ方向に接する長さと言う事ができる。
【００２６】
次に、抵抗層９Ａ（９０Ａ１〜９０Ａ４）について説明する。
【００２７】
図３は本実施形態の電子放出素子の模式的な斜視図のであり、Ｌ、Ｔ、Ｗはそれぞれ抵抗層９Ａの形状を規定するための尺度である。その他の符号は図１、図２で用いた符号が示す部材と同じ部材を指す。Ｔは抵抗層の膜厚、Ｌは抵抗層の長さ（電子放出体６Ａからカソード電極２までの長さ）、Ｗは抵抗層の幅である。
【００２８】
抵抗層９Ａ（９０Ａ１〜９０Ａ４）は、放電などによって、ある瞬間に電子放出体６Ａとゲート電極５が短絡してラッシュカレントが流れた際に、抵抗層が瞬時に溶断される。これにより、電子放出素子としてのダメージを低減する役割を備えることができる。
【００２９】
このような役割は特に、図２に示したような、複数の抵抗層（９０Ａ１〜９０Ａ４）を備える形態の場合に特に有効である。即ち、１つの電子放出素子内で、短絡箇所に近い抵抗層が溶断することで、他の電子放出体からの電子放出は維持できる。結果、１つの電子放出素子の電子放出量は減るが電子放出素子自体が動作不能になることを回避できる。尚、図１に示すような形態では、抵抗層９Ａは、１つの電子放出素子が短絡した場合に、他の電子放出素子までもが動作不能になるようなダメージを受けることを避けることができる。
【００３０】
短絡が起こる原因としては、放電や、凹部７内の残渣や、凹部７周辺への不純物の付着や、庇状に張り出したゲート電極５に放出電子が衝突してゲート電極が発熱することによるゲート電極５の変形など、様々な要因が考えられる。例えば、電子放出中はゲート電極５と電子放出体６Ａの間が数十メガＶ／ｃｍもの強電界になっている。そのため、電子放出体６Ａ近傍に飛散または吸着しているイオン化された不純物がクーロン力によって引き付けられ、電子放出体６Ａとゲート電極５の間に吸着することも考えられる。
【００３１】
短絡した際に抵抗層９Ａ（９０Ａ１〜９０Ａ４）が溶断される機構は、主にジュール熱による膜の消失である。下記式１に示す関係から、発生するジュール熱によって、抵抗層を構成する材料が、その蒸気圧温度に達したときに溶断される。
Ｔ＝Ｉ２（Ｒτ）／（ｍｃ）＝Ｊ２（ρτ）／（σｃ）・・・・（式１）
尚、上記式１において、Ｔ：温度、Ｉ：ラッシュカレント時の電流値、Ｒ：膜の抵抗値、τ：ラッシュカレントの時間、ｍ：膜の質量、ｃ：比熱、Ｊ：ラッシュカレントの電流密度、ρ：膜の抵抗率、σ：膜密度である。
【００３２】
式１からわかるようにラッシュカレントが流れた際の温度Ｔは、抵抗率ρに比例し、密度σに反比例する。金属膜や半導体膜における、抵抗率と密度の関係は反比例の関係である。即ち、同じ材料であれば、膜密度が高いほど、抵抗率は低い。また、膜の被覆率が５０％近辺で密度に対する抵抗率の傾きが急峻になることが知られている（文献Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ １００（２００６）１１３７０９）。
【００３３】
被覆率が数％では島間トンネルによる導電機構であり、島状の核同士の距離で抵抗率が決まる。被覆率が５０％付近でようやく島同士がネットワーク状に繋がり始め急激に抵抗率が低下する。被覆率が６０％を超えると被覆率に対する抵抗率の変動幅が小さくなる。
【００３４】
図４では、スパッタ法や蒸着法で成膜されたモリブデン膜で得られた膜密度（ｇ／ｃｍ３）と抵抗率（Ωｍ）の関係を示している。例えば、モリブデンの場合、充填密度（Ｐａｃｋｉｎｇ ｄｅｎｓｉｔｉｙ）が５０％となる膜密度（５．１４ｇ／ｃｍ３）近辺に急峻な傾きを持つ。このように、金属膜や半導体膜では抵抗率と密度の関係は反比例の関係にある。へ
一方、抵抗層９Ａ（９０Ａ１〜９０Ａ４）として使用する場合、抵抗層のバラツキを生みやすくなる要因となり、結果として電子放出特性のバラツキを生んでしまうために、膜密度に対して抵抗率の傾きが小さいことが望ましい。
【００３５】
例えば、膜密度が５．１４ｇ／ｃｍ３から５．０４ｇ／ｃｍ３へと、０．１ｇ／ｃｍ３変化した場合には、およそ抵抗率は５９Ωｍ変化する。変化率としては５９０である。同様の計算を行った場合、変化率を１０％程度に抑えるためには、膜密度として６．０ｇ／ｃｍ３以上必要である。この観点から、抵抗層９Ａ（９０Ａ１〜９０Ａ４）の膜密度としては、６．０ｇ／ｃｍ３以上であることが好ましい。
【００３６】
次に、抵抗層９Ａ（９０Ａ１〜９０Ａ４）と電子放出体６Ａの材料にモリブデンを用いた場合の抵抗層の溶断機構について述べる。
【００３７】
モリブデンの比熱は０．２５Ｊ／ｇＫである。例えば、下記表１に示すよう抵抗層９Ａの形状とラッシュカレントの時間を設定した場合には、上述した式１を用いて、図５に示すようなラッシュカレントの電流値と、抵抗層の温度についての比例関係が得られる。
【００３８】
【表１】
【００３９】
膜密度が疎になる（小さくなる）にしたがって比例曲線が左側にシフトしていくことが読み取れる。例えば、一般的なＦＥＤの真空度である１×１０−６Ｐａ程度におけるモリブデン材料の蒸気圧温度は１６００℃である。従って抵抗層の温度が１６００℃を超えると溶断される。
【００４０】
図５に１６００℃を一点鎖線で示してあり、ラッシュカレントによる抵抗層の温度上昇曲線において、一点鎖線を超えると溶断されることになる。
【００４１】
図６は図５より算出した、膜密度と抵抗層が溶断する電流値の関係を示している。同じ形状の抵抗層であっても、膜密度を変えてやることで溶断する電流閾値を規定できる。
【００４２】
膜密度が疎になるほど溶断されやすくなり、ヒューズ効果を発揮しやすくなっていることが分かる。一方、膜密度が密になると溶断する電流値が数ｍＡと大きくなってしまう領域が存在する。ゲート電極５の材料は数ｍＡもの電流値が流れてしまうと、図７に示すように変形・消失を伴い、結果的に他の正常な電子放出体６０Ａ１、６０Ａ２からの電子放出が行えなくなってしまう。
【００４３】
ゲート電極５の材料の種類や形状にもよるが、より安定に使用するためには１ｍＡ以下の電流値で使用することが望ましい。以上の観点から、抵抗層の材料にモリブデンを用いる場合の膜密度は８．５ｇ／ｃｍ３以下であることが望ましい。
【００４４】
以上から、モリブデンを用いた抵抗層９Ａ（９０Ａ１〜９０Ａ４）は、その膜密度が、６．０ｇ／ｃｍ３以上以上８．５ｇ／ｃｍ３以下であることが望ましい。そして、抵抗層と同じ材料からなる電子放出体６Ａ（６０Ａ１〜６０Ａ４）の密度（膜密度）は、抵抗層の膜密度よりも高ければよい。そのため、電子放出体６Ａ（６０Ａ１〜６０Ａ４）の密度（膜密度）は、８．６ｇ／ｃｍ３以上であればよく、その上限は特にはない。しかし、実用的には、１０．３ｇ／ｃｍ３以下とすればよい。安定性を考慮すると、電子放出体６Ａ（６０Ａ１〜６０Ａ４）の密度（膜密度）は、９．０ｇ／ｃｍ３以上であることが望ましい。
【００４５】
以上説明した電子放出素子の製造方法について、図８（ａ）〜図８（ｈ）、図１４（ａ）〜図１４（ｃ）を参照して、その一例を説明する。図８（ａ）〜図８（ｈ）は、製造工程を順に示した模式図である。
【００４６】
まず、本実施形態の製造方法における一連の工程を簡単に説明し、その後、各工程について詳述する。
【００４７】
（工程１）
第１絶縁層３となる絶縁層３０を基板１の表面に形成し、続いて、第２絶縁層４となる絶縁層４０を絶縁層３０の上面に積層する。そして、絶縁層４０の上面にゲート電極５となる導電層５０を積層する（図８（ａ））。絶縁層４０の材料は、絶縁層３０の材料よりも、後述する工程３で用いるエッチング液（エッチャント）に対してエッチング量が多くなるように、絶縁層３０の材料とは異なる材料が選択される。
【００４８】
（工程２）
次に、導電層５０、絶縁層４０、絶縁層３０に対するエッチング処理（第１エッチング処理）を行う。
【００４９】
第１エッチング処理は、具体的には、フォトリソグラフィー技術等により導電層５０上にレジストパターンを形成したのち、導電層５０、絶縁層４０、絶縁層３０をエッチングする処理である。工程２により、基本的には、図１などに示した電子放出素子を構成する第１絶縁層３とゲート電極５が形成される（図８（ｂ））。尚、図８（ｂ）などに示す様に、この工程で形成される第１絶縁層３の側面（斜面）と基板１の表面とが成す角度が９０°よりも小さい角度（θ）となるようにすることが好ましい。また、ゲート電極５の側面（斜面）と第１絶縁層３の上面（基板１の表面）とが成す角度が、第１絶縁層３の側面（斜面）と基板１の表面とが成す角度よりも小さくすることが好ましい。
【００５０】
（工程３）
続いて、絶縁層４０に対するエッチング処理（第２エッチング処理）を行う（図８（ｃ））。
【００５１】
工程３により、基本的には、図１等に示した電子放出素子を構成する第２絶縁層４が形成される。この結果、第１絶縁層３の上面の一部と第２絶縁層４の側面とからなる凹部７が形成される（図８（ｃ））。また、工程３において、絶縁層４０の側面がエッチングされるので第１絶縁層３の上面の一部が露出する。その結果、第１絶縁層３の上面と第１絶縁層３の側面である斜面とが接続している部分である角部３２が露出する。
【００５２】
（工程４）
ゲート電極５上に剥離層１２を形成する（不図示）。
【００５３】
剥離層の形成は、工程５で堆積する材料をゲート電極から剥離することが目的である。このような目的のため、例えばゲート電極を酸化させて酸化膜を形成する、あるいは電解メッキにて剥離金属を付着させるなどの方法によって剥離層１２が形成される。
【００５４】
尚、ここでは、ゲート電極５上に導電性膜（６Ｂ）を設けないようにするために剥離層１２を設けたが、ゲート電極５上に導電性膜（６Ｂ）を設ける形態の場合には、本工程は省略できる。
【００５５】
（工程５）
抵抗層９Ａと電子放出体６Ａを構成する材料からなる導電性膜６０Ａを、基板１の表面から、第１絶縁層３のカソード電極２側の側面となる斜面を経て、第１絶縁層３の上面に至るように、堆積する。即ち、導電性膜６０Ａは、第１絶縁層３の角部３２の少なくとも一部を覆い、第１絶縁層３の斜面（側面）から第１絶縁層３の上面にかけて延在することになる。導電性膜６０Ａの密度が、第１絶縁層３の角部３２の上（および第１絶縁層３の上面の上）に位置する部分の方が、第１絶縁層３の斜面上に位置する部分よりも、高くなる様に成膜することが好ましい。第１絶縁層３の角部３２の上（および第１絶縁層３の上面の上）に位置する部分は、電子放出体６Ａとなる部分である。また、第１絶縁層３の斜面上に位置する部分は、抵抗層９Ａとなる部分である。
【００５６】
また、同時に、導電性膜（６Ｂ）を構成する材料からなる膜６０Ｂを、ゲート電極５の上に堆積することができる。
【００５７】
この様にして、導電性膜６０Ａ（および６０Ｂ）を形成する（図８（ｄ））。
【００５８】
図８（ｄ）で示した例では、導電性膜６０Ａと導電性膜６０Ｂとが接触するように成膜している。工程５では、導電性膜６０Ａと導電性膜６０Ｂとが接触しないように、即ち、間隙を形成するように、導電性膜６０Ａと導電性膜６０Ｂを成膜することもできる。
【００５９】
しかしながら、詳しくは後述するが、間隙の大きさ（距離ｄ）をより高精度に制御するためには、図８（ｄ）に示すように、導電性膜６０Ａと導電性膜６０Ｂとが接触するように成膜することが望ましい。
【００６０】
（工程６）
続いて、導電性膜（６０Ａ、６０Ｂ）に対してエッチング処理（第３エッチング処理）を行う。第３エッチング処理は導電性膜（６０Ａ、６０Ｂ）の膜厚方向におけるエッチング処理を主眼とした処理である。
工程６により、導電性膜６０Ａの抵抗層９Ａに相当する部分の膜厚を薄くし、抵抗層９Ａを形成する。
【００６１】
また、工程６により、工程５で導電性膜６０Ａと導電性膜６０Ｂとを接触して形成した場合には、その間に間隙を形成することができる。また、工程６により、導電性膜６０Ａの端部（突起部）の先鋭化を行うことができる。また、凹部内に付着している余計な導電材料（導電性膜（６０Ａ、６０Ｂ）を構成する材料）を除去することもできる。
【００６２】
これらの結果、電子放出体６Ａと抵抗層９Ａからなる導電性膜（９Ａ,６Ａ）と、ゲート電極５上の導電性膜（６Ｂ）とが形成される（図８（ｅ）、図８（ｆ））。
【００６３】
尚、工程６では、エッチング処理の前に導電性膜（６０Ａ、６０Ｂ）の表面を酸化させる酸化処理を加える場合もある。また、工程６を、上記酸化処理と上記エッチング処理とを繰り返す工程とする場合もある。
【００６４】
酸化処理とエッチング処理とを行うことで、単にエッチング処理する場合（図８（ｅ））に比べて、図８（ｆ）に示した様に、電子放出体６Ａの好ましい形状を維持したままで、導電性膜６０Ａの抵抗層９Ａに相当する部分のエッチング量の制御性が増す。また、電子放出体６Ａの突起部の先端を、制御性よく、先鋭化出来る。また、導電性膜６Ａと導電性膜６Ｂ又はゲート電極５との間隙８を制御性よく形成できる。
【００６５】
その結果、より高い電子放出効率を有し、抵抗層９Ａを備える電子放出素子を得ることができる。
【００６６】
このように、工程６は、導電性膜（６０Ａ、６０Ｂ）をその膜厚方向にエッチングするための処理である。尚、工程６では、導電性膜（６０Ａ、６０Ｂ）の露出している表面が全てエッチャントに曝されることになる。
【００６７】
（工程７）
剥離層をエッチングで取り除くことで、ゲート電極５上の導電性膜６Ｂを取り除く（不図示）。
【００６８】
尚、工程４で剥離層１２を形成せずに、ゲート電極５上に導電性膜６Ｂを設ける場合には、本工程は省略される。
【００６９】
（工程８）
電子放出体６Ａに電子を供給するためのカソード電極２を形成する（図８（ｇ））。この工程は、他の工程の前や後に変更することもできる。
【００７０】
基本的には、以上の（工程１）〜（工程８）により、図１に示した電子放出素子を形成することができる。
【００７１】
以下、各工程についてより詳細に説明する。
【００７２】
（工程１について）
基板１は電子放出素子を支持するための基板である。石英ガラス，Ｎａ等の不純物含有量を減少させたガラス、青板ガラスなどを用いることができる。基板１に必要な機能としては、機械的強度が高いだけでなく、ドライエッチング、ウェットエッチング、現像液等のアルカリや酸に対して耐性があることが挙げられる。また、画像表示装置に用いる場合は、加熱工程などを経るので、積層する部材と熱膨張率差が小さいものが望ましい。また熱処理を考慮すると、ガラス内部からのアルカリ元素等が電子放出素子に拡散しづらい材料が望ましい。
【００７３】
絶縁層３０（第１絶縁層３）を構成する材料は、加工性に優れる材料からなり、たとえば窒化シリコン（典型的にはＳｉ３Ｎ４）や酸化シリコン（典型的にはＳｉＯ２）である。絶縁層３０は、スパッタ法等の一般的な真空成膜法、ＣＶＤ法、真空蒸着法で形成することができる。また絶縁層３０の厚さは、数ｎｍから数十μｍの範囲で設定され、好ましくは数十ｎｍから数百ｎｍの範囲に選択される。
【００７４】
絶縁層４０（第２絶縁層４）を構成する材料は、加工性に優れる材料からなる絶縁性の膜であり、たとえば窒化シリコン（典型的にはＳｉ３Ｎ４）や酸化シリコン（典型的にはＳｉＯ２）である。絶縁層４０は、スパッタ法等の一般的な真空成膜法、ＣＶＤ法、真空蒸着法で形成することができる。また絶縁層４０の厚さは、絶縁層３０よりも薄く、数ｎｍから数百ｎｍの範囲で設定され、好ましくは数ｎｍから数十ｎｍの範囲で選択される。
【００７５】
尚、絶縁層３０と絶縁層４０を基板１上に積層した後に工程３にて凹部７を形成する必要がある。そのため、上記第２エッチング処理に対して、絶縁層３０よりも絶縁層４０の方がよりエッチング量が多い関係に設定する。望ましくは絶縁層３０と絶縁層４０との間のエッチング量の比は、１０以上であることが好ましく、５０以上であることが更に好ましい。
【００７６】
このようなエッチング量の比を得るためには、例えば、絶縁層３０を窒化シリコン膜で形成し、絶縁層４０を酸化シリコン膜やリン濃度の高いＰＳＧやホウ素濃度の高いＢＳＧ膜等で構成すれば良い。尚、ＰＳＧはリンシリケートガラスであり、ＢＳＧはボロンシリケートガラスである。
【００７７】
導電層５０（ゲート電極５）は導電性を有しており、蒸着法、スパッタ法等の一般的真空成膜技術により形成されるものである。
【００７８】
ゲート電極５となる導電層５０の材料は、導電性に加えて高い熱伝導率があり、融点が高い材料が望ましい。例えば、Ｂｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料が使用できる。また、炭化物や硼化物や窒化物も使用でき、Ｓｉ，Ｇｅ等の半導体も使用できる。
【００７９】
また、導電層５０（ゲート電極５）の厚さは、数ｎｍから数百ｎｍの範囲で設定され、好ましくは数十ｎｍから数百ｎｍの範囲で選択される。
【００８０】
ゲート電極５となる導電層５０は、カソード電極２に比べてその膜厚が薄い範囲で設定される場合があるので、カソード電極２の材料よりも低抵抗な材料であることが望ましい。
【００８１】
（工程２について）
上記第１エッチング処理では、エッチングガスをプラズマ化して材料に照射することで材料の精密なエッチング加工が可能な、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）を用いることが好ましい。
【００８２】
ＲＩＥに用いるガスとしては、加工する対象部材がフッ化物を作る材料である場合には、ＣＦ４、ＣＨＦ３、ＳＦ６などのフッ素系ガスが選ばれる。また加工する対象部材がＳｉやＡｌのような塩化物を形成する材料である場合には、Ｃｌ２、ＢＣｌ３などの塩素系ガスが選ばれる。またレジストとの選択比を取るため、またエッチング面の平滑性の確保あるいはエッチングスピードを上げるため、水素、酸素、アルゴンガスの少なくともいずれかをエッチングガスに添加する。
【００８３】
工程２により、基本的に、図１などに示した電子放出素子を構成する第１絶縁層３とゲート電極５と同一または略同一の形状が形成される。しかしながら、工程２以降に行われるエッチング処理で、第１絶縁層３とゲート電極５が全くエッチングされないことを意味する訳ではない。
【００８４】
また、第１絶縁層３の斜面と基板１の表面とが成す角度（図８（ｂ）にθで表示）は、ガス種、圧力、等の条件を制御することに所望の値に制御可能である。θは、９０°よりも小さい角度（θ）とすることが好ましい。これは、工程５で第１絶縁層３の斜面に形成される導電性膜６０Ａ（導電性膜６Ａ）の膜質（膜密度）を制御するためである。
【００８５】
θが９０°よりも小さい角度に設定することで、ゲート電極５のカソード電極側の側面は、第１絶縁層３のカソード電極側の側面よりも後退する。また、ゲート電極５の側面（斜面）と第１絶縁層３の上面（基板１の表面）とが成す角度が、第１絶縁層３の側面（斜面）と基板１の表面とが成す角度よりも小さくすることが好ましい。尚、第１絶縁層３の上面と第１絶縁層３の側面との成す角度は、１８０°−θとみなせる。
尚、θは、第１絶縁層３の側面において、角部３２（図６（ｃ）参照）から基板１方向へ接線を引いたときに、この接線と基板１とのなす角度で表すことができる。
尚、絶縁層３は基板１の表面に一般的に用いられる成膜方法によって形成されているので、絶縁層３の上面は基板１の表面（水平方向１２）と平行（または実質的に平行）であると言える。即ち、絶縁層３の上面は基板１の表面と完全に平行である場合もあるが、成膜環境や条件などにより、通常、僅かに傾きを有することが考えられるが、このような場合も含めて、平行または実質的に平行の範疇である。
【００８６】
（工程３について）
工程３では、エッチング液によって絶縁層４０がエッチングされる量に対して、エッチング液によって絶縁層３がエッチングされる量が十分に低くなるようなエッチング液が選択される。
【００８７】
上記第２エッチング処理は、例えば絶縁層４０が酸化シリコンで形成され第１絶縁層３（絶縁層３０）が窒化シリコンで形成されている場合、エッチング液は通称バッファードフッ酸（ＢＨＦ）を用いればよい。バッファードフッ酸（ＢＨＦ）はフッ化アンモニウムとフッ酸との混合溶液である。また、絶縁層４０が窒化シリコンで形成され第１絶縁層３（絶縁層３０）が酸化シリコンで形成されている場合は、エッチャントは熱リン酸系エッチング液を使用すればよい。
【００８８】
工程３により、図１などに示した電子放出素子を構成する第２絶縁層４と同一または略同一のパターンが形成される。しかしながら、工程３以降に行われるエッチング処理で、第２絶縁層４が全くエッチングされないことを意味する訳ではない。
【００８９】
凹部７の深さ（奥行き方向の距離）は、電子放出素子のリーク電流に深く関わる。凹部７を深く形成するほどリーク電流の値が小さくなる。しかし、あまり凹部７を深くするとゲート電極５が変形する等の課題が発生する。このため、実用的には３０ｎｍ以上２００ｎｍ以下に設定される。尚、凹部７の深さは、絶縁層３の側面（または角部３２）から絶縁層４の側面までの距離と言い換えることもできる。
【００９０】
（工程５について）
工程５において、導電性膜（６０Ａ、６０Ｂ）は、蒸着法、スパッタ法等の真空成膜技術により形成される。
【００９１】
導電性膜６０Ａの密度が、第１絶縁層３の角部３２の上（および第１絶縁層３の上面の上）に位置する部分の方が、第１絶縁層３の斜面上に位置する部分よりも、高くなる様に成膜することが好ましい。このような成膜を行うことで、導電性膜６０Ａの、第１絶縁層３の上面（角部３２）上に位置する端部が、突起形状（突起部）を有する形態とすることができる。即ち、図８（ｄ）に示す様に、先端が尖った突起部を第１絶縁層３の上面（角部３２）上に備える、導電性膜６０Ａを形成することができる。そして、導電性膜６０Ａの突起部の膜密度に比べて、導電性膜６０Ａの第１絶縁層３の斜面上に位置する部分の膜密度が低く形成される。その結果、工程６の第３エッチング処理により、突起部をより先鋭化することができる。導電性膜６０Ａの、第１絶縁層３の角部３２の上（および第１絶縁層３の上面の上）に位置する部分である突起部は、電子放出体６Ａとなる部分である。また、導電性膜６０Ａの、第１絶縁層３の斜面上に位置する部分は、抵抗層９Ａとなる部分である。
【００９２】
上記の様な成膜を行う為には、導電性膜６０Ａの成膜を指向性を有する成膜法によって行う。例えば、いわゆる指向性スパッタリング法や蒸着法を用いることができる。指向性を有する成膜方法を用いることで、導電性膜（６０Ａ，６０Ｂ）の原料が、第１絶縁層３の上面および側面（並びにゲート電極５の上面および側面）に入射する角度を制御できる。
【００９３】
指向性スパッタでは、具体的には、基板１とターゲットとの角度を設定した上で、基板１とターゲットの間に遮蔽板を設けたり、基板１とターゲット間の距離をスパッタ粒子の平均自由行程近傍にする等行う。スパッタ粒子に指向性を与えるコリメータを用いる、いわゆるコリメーションスパッタ法も上記指向性スパッタリング法の範疇である。このようにして、限られた角度のスパッタ粒子（スパッタされた原子またはスパッタされた粒子）のみが被成膜面（絶縁層３０の斜面など）に入射される様にする。
【００９４】
即ち、スパッタ粒子の第１絶縁層３の斜面に対する入射角度が、スパッタ粒子の第１絶縁層３の上面（角部３２）に対する入射角度よりも小さい（浅い）角度になる様にすればよい。但し、スパッタ粒子の第１絶縁層３の上面（角部３２）に対する入射角度は、スパッタ粒子の第１絶縁層３の斜面に対する入射角度よりも、より９０度に近く設定する。このようにすることで、スパッタ粒子は、第１絶縁層３の斜面に対してよりも第１絶縁層３の上面（角部３２）に対して、より垂直に近い状態で入射させることができる。このような成膜を行うことで、前述したような、導電性膜６０Ａの、第１絶縁層３の上面（角部３２）上に位置する端部が、突起形状（突起部）を有する形態とすることができる。
【００９５】
蒸着法では、真空度が１０−２〜１０−４Ｐａ程度の高真空下で成膜を行うと、蒸発源から気化した蒸発物質は、衝突する可能性が低い。更に、蒸発物質の平均自由行程は概ね数百ｍｍ〜数ｍ程度である為、蒸発源から気化した時の方向性が維持されて基板に届くことになる。このため、蒸着法は指向性を有する成膜方法となる。蒸発源を蒸発させる手法は、抵抗加熱、高周波誘導加熱、電子ビーム加熱などが有るが、対応可能な物質の種類及び加熱面積の関係から電子ビームを利用する方法が有効である。
【００９６】
尚、工程２においてθを９０°よりも小さい角度に設定することで、ゲート電極５のカソード電極２側の側面は、第１絶縁層３のカソード電極２側の側面よりも後退することは前述した通りである。その結果、本工程で上記したような指向性を有する成膜を行うことで、角部３２の上には、側面（斜面）の上よりも、良質な膜が形成される。尚、「良質な膜」とは、ここでは「高密度な膜」または「膜密度の高い膜」と言い換えることができる。
【００９７】
従って、工程２における第１エッチング処理によって形成される角度θを、より小さい角度にすれば、第１絶縁層３の上面により多くの良質な膜を形成できる。即ち、第１絶縁層３のカソード電極２側の側面に対する、ゲート電極５のカソード電極２側の側面の後退量を多くすれば、第１絶縁層３の上面により多くの良質な膜を形成できる。
【００９８】
本工程では、導電性膜６０Ａと導電性膜６０Ｂとが接触しないように、即ち、間隙を形成するように、導電性膜６０Ａと導電性膜６０Ｂを成膜することもできる。また、ゲート電極５上に導電性膜６Ｂを設けない形態とする場合には、ゲート電極５と離れるように、導電性膜６０Ａを成膜する。
【００９９】
電子放出素子では、電子放出体６Ａとゲート電極５（導電性膜６Ｂ）との間に距離ｄの間隙を高精度に形成する必要がある。特に、複数の電子放出素子を均一性高く形成する場合には、各電子放出素子の間隙の大きさのバラツキを少なくすることが重要である。間隙の大きさ（距離ｄ）をより高精度に制御するために、工程５において、導電性膜６０Ａと導電性膜６０Ｂとが接触するように成膜することが望ましい。言い換えると、工程５において、導電性膜６０Ａとゲート電極５とが導電性膜６０Ｂを介して接続するように成膜することが望ましい。そして、その後に、工程６における第３エッチング処理で、導電性膜６０Ａと導電性膜６０Ｂとの間に間隙を形成することが望ましい。尚、間隙の形成を、上記工程４の成膜時間や成膜条件の制御等で行う場合も、凹部７内のどこかに、導電性膜６０Ａと導電性膜６０Ｂとが、微小に接触した箇所（リーク源）が形成される可能性もある。そのため、工程５の後に、下記工程６における第３エッチング処理を行うことが望ましい。
【０１００】
導電性膜６０Ａと導電性膜６０Ｂは、同一材料でも良いし、異なる材料でも構わない。しかしながら、製造の容易性、エッチングの制御性から、導電性膜６０Ａと導電性膜６０Ｂは同一材料で同時に成膜することが好ましい。
【０１０１】
導電性膜（６０Ａ、６０Ｂ）の材料は、導電性があり、電界放出する材料であればよく、好ましくは、２０００℃以上の高融点の材料から選択される。また、導電性膜６０Ａの材料は、５ｅＶ以下の仕事関数材料であり、その酸化物が簡易にエッチング可能な材料で形成されることが好ましい。このような材料として例えば、Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料、或いは炭化物、硼化物、窒化物も使用可能である。工程６において、金属と金属酸化物のエッチング特性の差を利用した、表面酸化膜のエッチング処理を行う場合があるので、導電性膜（６０Ａ、６０Ｂ）の材料は、ＭｏまたはＷを用いることが好ましい。
【０１０２】
（工程６について）
第３エッチング処理としてはドライエッチング、ウェットエッチングの何れでも構わないが、他材料とのエッチング選択比の容易さを考慮して、ウェットエッチングを行うことが好ましい。
【０１０３】
導電性膜（６０Ａ、６０Ｂ）の材料がモリブンであるときは、エッチング液にはＴＭＡＨ（水酸化テトラメチルアンモニウム）といったアルカリ溶液を用いることができる。
【０１０４】
エッチング量が数ｎｍ程度と微量である為、安定性を考慮するとエッチングレートは１分間に１ｎｍ以下であることが望ましい。上記エッチングレートとは、単位時間当たりの膜厚変化量を意味している。エッチング処理で除去される単位時間当たりの原子数は、導電性膜（６０Ａ、６０Ｂ）の材料とエッチング液で一意に決まるので、膜密度とエッチングレートは反比例の関係にある。即ち、膜密度が高いほど、エッチングレートは低くなる。
【０１０５】
図１４（ａ）、図１４（ｂ）、図１４（ｃ）を用いて、第３エッチング処理による、抵抗層９Ａの形成処理、並びに、間隙の形成と導電性膜６０Ａの端部（突起部）の先鋭化について説明する。
【０１０６】
図１４（ａ）は、工程５で指向性を有する成膜方法により、導電性膜（６０Ａ、６０Ｂ）が成膜された状態を表している。指向性を有するスパッタ法により、ゲート電極５の表面、基板１の表面、及び、第１絶縁層３の角部３２、第１絶縁層３の上面では、スパッタ粒子が、これらの面に対して９０°に近い角度（スパッタ粒子の飛翔方向と面の成す角度）で衝突する。尚、スパッタ粒子とは、スパッタターゲットからスパッタされた粒子を指す。その為、上記した部分には、良質な膜（ここでは「高密度な膜」または「膜密度の高い膜」と表現する）が形成される。
【０１０７】
一方、第１絶縁層３の斜面及びゲート電極５の端部近傍の面には、スパッタ粒子がこれらの面に対して浅い角度（９０°から離れた角度）で衝突する為、これらの面上には低密度な膜（または「膜密度の低い膜」）が形成される。
【０１０８】
図１４（ａ）では、６Ａ１および６Ｂ１で模式的に示した部分が高密度膜、６Ａ２および６Ｂ２で模式的に示した部分が低密度膜を表している。
【０１０９】
前述した様に膜密度とエッチングレートは反比例する。そのため、上記第３エッチング処理では、導電性膜の６Ａ１および６Ｂ１で模式的に示した部分に比較して、導電性膜の６Ａ２および６Ｂ２で模式的に示した部分の方が高エッチングレートになる。尚、工程６では、導電性膜の露出している表面が全てエッチャントに曝される（エッチングされる）ことになる。
【０１１０】
図１４（ｂ）および図１４（ｃ）は、第３エッチング処理を行った状態を表している。図中、Ｔ２は高密度膜の部分における、第３エッチング処理による膜厚の減少量を示しており、Ｔ３は低密度膜の部分における、第３エッチング処理による膜厚の減少量を示している。本実施形態では、Ｔ２＜Ｔ３の関係が成り立つ。第３エッチング処理による膜厚の減少量はエッチング時間あるいはエッチング回数で調整が可能である。Ｔ２＜Ｔ３の関係があるので、繰り返してエッチング処理を行うことにより導電性膜６０Ａの絶縁層３の側面上に位置する部分の薄膜化（抵抗層化）が進行し、同時に導電性膜６０Ａの端部（突起部）の先鋭化が促進される（図１４（ｃ））。
【０１１１】
例えば、導電性膜（６０Ａ、６０Ｂ）の材料がモリブデンの場合は、高密度膜は９．０ｇ／ｃｍ３以上１０．３ｇ／ｃｍ３以下であり、低密度膜は６．０ｇ／ｃｍ３以上８．５ｇ／ｃｍ３以下であることが望ましい。
【０１１２】
上記値は、膜の抵抗率と膜厚及びエッチングレート差を考慮した実用的な範囲である。
【０１１３】
膜密度の測定は、一般にはＸＲＲ（Ｘ線反射率法）が用いられるが、実際の電子放出素子では測定が困難な場合がある。そのような場合には、膜密度の測定手法として、例えば、以下の方法を採用することができる。即ち、ＴＥＭ（透過電子顕微鏡）とＥＥＬＳ（電子エネルギー損失分光）を組み合わせた高分解能電子エネルギー損失分光電子顕微鏡で、元素の定量分析を行い、膜密度が既知の膜と比較することで、検量線を作成して、密度を算出することができる。
【０１１４】
本発明における導電性膜（６０Ａ、６０Ｂ）の材料と第３エッチング処理に用いるエッチャントの組み合わせは、特に限定されるものではない。例えば、導電性膜（６０Ａ、６０Ｂ）の材料がモリブデンであれば、エッチャントはＴＭＡＨ（水酸化テトラメチルアンモニウム）やアンモニア水などのアルカリ溶液を用いることができる。或は、エッチャントとして、２−（２−ｎ−ブトキシエトキシ）エタノールとアルカノールアミンの混合物やＤＭＳＯ（ジメチルスルホキシド）等も用いることができる。
【０１１５】
また、導電性膜（６０Ａ、６０Ｂ）の材料がタングステンの場合は、硝酸やフッ酸や水酸化ナトリウム溶液等をエッチャントとして用いることができる。
【０１１６】
また、前述したように、工程６を、導電性膜（６０Ａ、６０Ｂ）の表面を酸化させる酸化工程と酸化した導電性膜（６０Ａ、６０Ｂ）の表面をエッチングするエッチング処理とで構成する形態もある。これは、酸化工程で導電性膜（６０Ａ、６０Ｂ）の表面に所望量の酸化膜を形成した後、該酸化膜をエッチング除去することにより、エッチング量の均一性（再現性）を高める効果が期待できる。
【０１１７】
そして、酸化量（酸化膜厚）は膜密度に反比例する。即ち、膜密度が高い部分の表面の酸化量（酸化膜厚）は、膜密度が低い部分の表面の酸化量（酸化膜厚）に比べて小さくなる。そのため、導電性膜（６０Ａ、６０Ｂ）を酸化処理した場合、膜密度の小さい部分（図１４（ａ）の６Ａ２、６Ｂ２に相当する部分）の表面層が優先的に（選択的に）酸化される。つまり、酸化処理とエッチング処理とを行うことによって、導電性膜６０Ａの絶縁層３の側面上に位置する部分の薄膜化（抵抗層化）、並びに導電性膜６０Ａの端部（電子放出体）の先鋭化の制御精度を高めることが可能になる。また、前述した間隙の間隔の制御精度を高めることが可能になる。
【０１１８】
酸化方法は、導電性膜６０Ａの表面を数〜数十ｎｍ酸化させることが可能な方法ならば特に制限されるものではない。具体的にはオゾン酸化（エキシマＵＶ露光、低圧水銀露光、コロナ放電処理、等）や熱酸化等が挙げられるが、好ましくは、酸化の定量性が優れているエキシマＵＶ露光を用いる。また、導電性膜６０Ａの材料がモリブデンの場合にはエキシマＵＶ露光により、酸化膜が容易に除去できるＭｏＯ３を主として生成することができる利点もある。
【０１１９】
酸化膜の除去工程は、ドライ、ウェットの何れでも構わないが、好ましくはウェットエッチング処理を用いる。酸化膜の除去工程（エッチング工程）は、表面層である酸化膜のみを除去（エッチング）することが目的となる。そのため、用いるエッチャントしては、酸化膜のみを除去して、下層である金属層（酸化していない層）には実質的な影響のないものが望まれる。或いは、酸化膜のエッチングレートが金属層（酸化していない層）に比較して十分に大きい（桁で異なる）ものが望まれる。具体的には、導電性膜（６０Ａ、６０Ｂ）の材料がモリブデンであれば、エッチャントは、希釈ＴＭＡＨ（濃度が０．２３８％以下が望ましい）、温水（４０℃以上が望ましい）等が挙げられる。導電性膜６０Ａの材料がタングステンの場合は、バッファードフッ酸、希塩酸、温水等が挙げられる。
【０１２０】
工程６によって、電子放出体６Ａと抵抗層９Ａと導電性膜６Ｂとが形成される。尚、導電性膜６Ｂは、ゲート電極５の上（詳細にはゲート電極の側面（斜面）上と上面上）に設けられている。導電性膜６Ｂを設けない場合には、電子放出体６Ａの先端から電界放出した電子は、まずゲート電極５に衝突する。このため、導電性膜６Ｂ（ゲート電極５の側面に位置する部分）を剥離せずに残せば、導電性膜６Ａの突起部の先端から放出された電子が最初に衝突する部分とすることができる。そのためゲート電極５を構成する材料の融点が多少低くても、導電性膜６Ｂを導電性が高く高融点の材料（例えばモリブデンやタングステン）で形成すれば、電子放出素子の電子放出特性の劣化を抑制することができる。
【０１２１】
（工程８について）
カソード電極２は、前記ゲート電極５と同様に導電性を有しており、蒸着法、スパッタ法等の一般的真空成膜技術、フォトリソグラフィー技術により形成することができる。カソード電極２の材料は、ゲート電極５と同じ材料であってもよく、異なる材料であってもよい。
【０１２２】
カソード電極２の厚さとしては、数十ｎｍから数μｍの範囲で設定され、好ましくは数百ｎｍから数μｍの範囲で選択される。
【０１２３】
以下、上記電子放出素子を複数配して得られる電子源を備えた画像表示装置について、図１５〜図１７を用いて説明する。
【０１２４】
図１５において、６１は基板、６２はＸ方向配線、６３はＹ方向配線であり、また、６４は上記した電子放出素子、６５は結線である。尚、Ｘ方向配線６２は、上述のカソード電極２を共通に接続する配線であり、Ｙ方向配線６３は上述のゲート電極５を共通に接続する配線である。
【０１２５】
ｍ本のＸ方向配線６２は、ＤＸ１，ＤＸ２，…ＤＸｍからなり、真空蒸着法，印刷法，スパッタ法等を用いて形成された金属等の導電性材料で構成することができる。配線の材料、膜厚、巾は、適宜設計される。
【０１２６】
Ｙ方向配線６３は、ＤＹ１，ＤＹ２，…ＤＹｎのｎ本の配線よりなり、Ｘ方向配線６２と同様に形成される。これらｍ本のＸ方向配線６２とｎ本のＹ方向配線６３との間には、不図示の層間絶縁層が設けられており、両者を電気的に分離している（ｍ，ｎは、共に正の整数）。
【０１２７】
不図示の層間絶縁層は、真空蒸着法，印刷法，スパッタ法等を用いて形成される。例えば、Ｘ方向配線６２を形成した基板６１の全面或は一部に所望の形状で形成され、特に、Ｘ方向配線６２とＹ方向配線６３の交差部の電位差に耐え得るように、膜厚、材料、製法が、適宜設定される。Ｘ方向配線６２とＹ方向配線６３は、それぞれ外部端子として引き出されている。
【０１２８】
配線６２と配線６３を構成する材料、結線６５を構成する材料及びカソード、ゲートを構成する材料は、その構成元素の一部あるいは全部が同一であっても、またそれぞれ異なってもよい。
【０１２９】
Ｘ方向配線６２には、Ｘ方向に配列した電子放出素子６４の行を選択するための走査信号を印加するための不図示の走査信号印加手段が接続される。一方、Ｙ方向配線６３には、Ｙ方向に配列した電子放出素子６４の各列を入力信号に応じて変調するための不図示の変調信号発生手段が接続される。
【０１３０】
各電子放出素子に印加される駆動電圧は、当該素子に印加される走査信号と変調信号の差電圧として供給される。
【０１３１】
上記構成においては、単純なマトリクス配線を用いて、個別の素子を選択して、独立に駆動可能とすることができる。
【０１３２】
このような単純マトリクス配置の電子源を用いて構成した画像表示装置について、図１６を用いて説明する。図１６は画像表示装置の画像表示パネル７７の一例を示す模式図である。
【０１３３】
図１６において、６１は電子放出素子を複数配した基板、７１は基板６１を固定したリアプレートである。また、７６は、ガラス基板７３の内面に、アノードであるメタルバック７５と、発光体の膜７４としての蛍光体膜等が形成されたフェースプレートである。
【０１３４】
また、７２は支持枠であり、この支持枠７２には、リアプレート７１、フェースプレート７６がフリットガラス等の接合材を用いて封着（接合）されている。７７は外囲器であり、例えば大気中あるいは、窒素中で、４００〜５００度の温度範囲で１０分以上焼成することで、封着して構成される。
【０１３５】
また、６４は、図１における電子放出素子に相当するものであり、６２，６３は、電子放出素子のカソード電極２、ゲート電極５とそれぞれ接続されたＸ方向配線及びＹ方向配線である。図１６では電子放出素子６４と配線６２、６３との位置関係は模式的に示されている。実際には、配線６２と配線６３との交差部の脇の基板上に電子放出素子６４が配置されている。
【０１３６】
画像表示パネル７７は、上述の如く、フェースプレート７６、支持枠７２、リアプレート７１で構成される。ここで、リアプレート７１は主に基板６１の強度を補強する目的で設けられるため、基板６１自体で十分な強度を持つ場合には、別体のリアプレート７１は不要とすることができる。
【０１３７】
即ち、基板６１に直接支持枠７２を封着するとともに、支持枠とフェースプレート７６とを封着して外囲器７７を構成しても良い。一方、フェースプレート７６とリアプレート７１との間に、スペーサーとよばれる不図示の支持体を設置することにより、大気圧に対して十分な強度をもつ画像表示パネル７７を構成することもできる。
【０１３８】
次に、上記画像表示パネル７７に、テレビ信号に基づいたテレビジョン表示を行うための駆動回路の構成例について、図１７を用いて説明する。
【０１３９】
図１７において、７７は画像表示パネル、９２は走査回路、９３は制御回路、９４はシフトレジスタである。９５はラインメモリ、９６は同期信号分離回路、９７は変調信号発生器、ＶｘおよびＶａは直流電圧源である。
【０１４０】
表示パネル７７は、端子Ｄｏｘ１乃至Ｄｏｘｍ、端子Ｄｏｙ１乃至Ｄｏｙｎ、及び高圧端子Ｈｖを介して外部の電気回路と接続している。
【０１４１】
端子Ｄｏｘ１乃至Ｄｏｘｍには、表示パネル７７内に設けられている電子源、即ち、Ｍ行Ｎ列の行列状にマトリクス配線された電子放出素子群を一行（Ｎ素子）ずつ順次駆動する為の走査信号が印加される。
【０１４２】
一方、端子Ｄｏｙ１乃至Ｄｏｙｎには、走査信号により選択された一行の電子放出素子の各素子の出力電子ビームを制御する為の変調信号が印加される。
【０１４３】
高圧端子Ｈｖには、直流電圧源Ｖａより、例えば１０［ｋＶ］の直流電圧が供給される。
【０１４４】
上述のように走査信号、変調信号、及びアノードへの高電圧印加により、放出された電子を加速して蛍光体へと照射することによって、画像表示を実現することができる。
【実施例】
【０１４５】
以下、より具体的な実施例について説明する。
【０１４６】
（実施例１）
図９は、絶縁基板上にモリブデンをスパッタ成膜する際、ターゲットに対する基板表面の角度を０°（ターゲットと水平）〜９０°（ターゲットに対して垂直）まで変化させた時の成膜角度（ターゲットと基板表面の成す角）と抵抗率の関係を表している。角度を０°、３０°、６０°、９０°と変えてそれぞれ８０ｎｍ成膜した後、ＴＭＡＨにて膜を膜厚が２０ｎｍとなるまでエッチングした後の抵抗率を測定している。抵抗率は４探針法によってシート抵抗を算出した後、シート抵抗を膜厚で割ることによって算出した。成膜角度に比例して抵抗率が上昇しており、このことから膜の密度を成膜角度によって制御可能であることがわかる。
【０１４７】
（実施例２）
図８を参照して、本実施例の電子放出素子の製造方法を説明する。
【０１４８】
最初に、図８（ａ）に示すように基板１上に絶縁層３０、４０と、導電層５０を積層する。
【０１４９】
基板１は低ナトリウムガラスであるＰＤ２００を用いた。絶縁層３０は、ＳｉＮ膜をスパッタ法にて形成し、その厚さとしては、５００ｎｍとした。絶縁層４０は、ＳｉＯ２膜をスパッタ法にて形成し、その厚さとしては、３０ｎｍとした。ゲート電極５となる導電層５０はＴａＮ膜で構成し、スパッタ法にて形成し、その厚さとしては、３０ｎｍとした。
【０１５０】
次に、フォトリソグラフィー技術により導電層５０上にレジストパターンを形成したのち、ドライエッチング法を用いて導電層５０、絶縁層４０、絶縁層３０を順にエッチングする（図８（ｂ））。これによって、第１絶縁層３とゲート電極５がパターン形成される。この時のエッチングガスとしては、絶縁層３０、４０及び導電層５０にはフッ化物を作る材料が選択されているため、ＣＦ４系のガスを用いた。
【０１５１】
レジストを剥離した後、ＢＨＦを用いて凹部７の深さが約７０ｎｍになるように絶縁層４０をエッチングし、絶縁層３，４からなる段差形成部材１０に凹部７を形成した（図８（ｃ））。これによって、第２絶縁層４がパターン形成される。
【０１５２】
この時、基板１の水平面（表面）に対する絶縁層３の側面（斜面）の角度θはおよそ８０°の角度で形成されていた。また、基板１の水平面（表面）に対する絶縁層３の上面の角度はおよそ０°の角度で形成されていた。
【０１５３】
次に、ゲート電極５に電解メッキによりＮｉを電解析出させてＮｉからなる剥離層を形成した。
【０１５４】
続いて、図８（ｄ）に示すように、導電性膜６０Ａと導電性膜６０Ｂとが接触するように、モリブデン（Ｍｏ）を、絶縁層３の側面上および上面上、及びゲート電極５上（剥離層上）に、スパッタ法を用いて堆積させた。
【０１５５】
スパッタは基板１表面上への堆積速度が約１００ｎｍ／ｍｉｎになるように定めた。堆積時間を精密に制御し（本例では０．７分）、ターゲットと平行な基板１の表面上には７０ｎｍ、絶縁層３の側面上及びゲート電極の側面上には４０ｎｍのモリブデンを形成した。
【０１５６】
この時、凹部７内への導電性膜６０Ａの入り込み量（ｘ）を３５ｎｍとした。
【０１５７】
次に、エッチャントとしてＴＭＡＨを用いて、導電性膜（６０Ａ、６０Ｂ）をエッチングし、間隙８を形成し、また、電子放出体６Ａと抵抗体９Ａを形成する（図８（ｅ）、図８（ｆ））。
【０１５８】
ＴＭＡＨによるエッチングの速度は、基板１の表面上では０．２ｎｍ／ｍｉｎ、絶縁層の側面上では０．６ｎｍ／ｍｉｎとなるようにＴＭＡＨの濃度を調整した。
【０１５９】
本実施例ではターゲットと平行な基板１表面上のＭｏ膜が６０ｎｍとなる様にエッチング時間（本例では５０分）を精密に制御した。この時、絶縁層３の側面上のＭｏの厚さは１０ｎｍとなった。
【０１６０】
続いて、ヨウ素とヨウ化カリウムからなるエッチング液を用いてゲート電極５上に設けたＮｉ剥離層を除去することによりゲート電極上の導電性膜６Ｂを剥離した。
【０１６１】
その後、導電性膜（電子放出体６Ａおよび抵抗層９Ａ）の幅Ｔ４（図１参照）が３μｍになるようにフォトリソグラフィー技術によりレジストパターンを導電性膜（電子放出体６Ａおよび抵抗層９Ａ）上に形成した。その後、ドライエッチングで導電性膜（電子放出体６Ａおよび抵抗層９Ａ）をパターニングした。この時のエッチングガスとしては、モリブデンはフッ化物を作る材料であるため、ＣＦ４系のガスが用いられた。
【０１６２】
断面ＴＥＭによる解析の結果、電子放出部である電子放出体６Ａの先端とゲート電極５との間の最短距離８が９ｎｍであった。
【０１６３】
次に図８（ｇ）に示すように、電極２を形成した。電極２には銅（Ｃｕ）を用いた。その作成方法はスパッタ法にて形成され、その厚さとしては、５００ｎｍであった。
【０１６４】
以上の方法で形成された電子放出素子の抵抗体９Ａ及びカソード６Ａについて、ＴＥＭ（透過電子顕微鏡像）とＥＥＬＳ（電子エネルギー損失分光法）分析を実施して膜密度を算出した。その結果、抵抗層９Ａは７．７ｇ／ｃｍ３、電子放出体６Ａは１０．２ｇ／ｃｍ３であった。
【０１６５】
本実施例で作成した電子放出素子を用いた画像表示装置においては、電子ビームの成形性に優れた表示装置を得ることができた。また、表示画像の良好な表示装置を実現できるとともに、放電による画素欠陥などの無い信頼性の高い画像表示装置が提供できた。また、この画像表示装置を駆動中に意図的に放電を生じさせたところ、１つの電子放出素子を構成する抵抗層９Ａにおいて溶断されていることが確認されたが、他の電子放出素子は破壊されていなかった。
【０１６６】
（実施例３）
本実施例では電子放出素子Ａと電子放出素子Ｂの２つの電子放出素子を作成した。作成した電子放出素子Ａおよび電子放出Ｂの基本的な製造方法は実施例２と同様であるので、ここでは実施例２と異なる部分のみ図８を用いて説明する。
【０１６７】
まず、電子放出素子Ａと電子放出Ｂの違いを検証しやすくするために、どちらの電子放出素子についても絶縁層３の膜厚を１０μｍとした。
【０１６８】
電子放出素子Ａについては上記絶縁層３の膜厚を除いたその他の構成は実施例２と同じである。
【０１６９】
一方、電子放出素子Ｂは、図８（ｄ）に示した工程において、導電性膜６０Ａの絶縁層３の側面上に位置する部分（低密度膜：図１４の６Ａ２）のＭｏ膜厚が３０ｎｍとなる様に形成した。
【０１７０】
次に、モリブデンの表層を酸化させた。酸化方法としてオゾン中でのＥＵＶ露光法を用いた。酸化の速度は、基板１の表面に平行な部位（高密度膜：図１４の６Ａ１）では２ｎｍ／ｍｉｎであり、絶縁層３の側面上の部位（低密度膜：図１４の６Ａ２）では４ｎｍ／ｍｉｎである。基板１の表面と平行な部位（高密度膜）では、形成される酸化層の膜厚が１０ｎｍとなるように時間（本例では５ｍｉｎ）を精密に制御した。この時、導電性膜６０Ａの絶縁層３の側面上に位置する部分の表面に形成された酸化層の膜厚は２０ｎｍであった。
【０１７１】
次に、形成された酸化層を除去するために、４５℃の温水中に浸漬させて、エッチング処理した。酸化層のエッチング速度は０．５ｎｍ／ｍｉｎであり、側面上の酸化層の膜厚が５ｎｍになるまで（本実施例では３０ｍｉｎ）エッチングを行った。このようにして、絶縁層３の側面上、及び、ゲート電極５の側面上のＭｏの厚さが１０ｎｍ、その表面に設けられた酸化層の膜厚は５ｎｍとした。また、基板１の表面に平行な部位（絶縁層３の上面上およびゲート電極５の上面上）のＭｏの厚さが４２ｎｍとした。また、凹部７内への電子放出体６Ａの入り込み量（ｘ）が３５ｎｍ、凹部７内に位置する絶縁層３の上面と電子放出体６Ａの側面とが接する角度が１２０°となるように形成した。
【０１７２】
その後、真空中にて４５０℃で１時間の加熱工程を行った。
【０１７３】
電子放出素子Ｂのその他の形成方法や構造は、実施例２と同じである。
【０１７４】
電子放出素子Ａとの違いは、電子放出素子Ｂでは抵抗層９Ａが、厚みが１０ｎｍのモリブデン層とその表面に設けられた厚みが５ｎｍの酸化モリブデン層で構成されている点である。
【０１７５】
次に、モリブデン層からなる抵抗層９Ａを備える電子放出素子Ａと酸化モリブデン層とモリブデン層との積層体からなる抵抗層９Ａを備える電子放出素子Ｂの電気特性の評価方法を説明する。
【０１７６】
図１１は、モリブデンのみで形成された抵抗層９Ａを備えた電子放出素子Ａと、モリブデン層とその表面に設けられた酸化層とで構成された抵抗層９Ａを備える電子放出素子Ｂの、電圧―電流曲線を比較したものである。
【０１７７】
図１２では、電子放出特性を測定するときの電源の供給配置を示している。ここで、Ｖｆはゲート電極５とカソード電極２の間に印加される電圧、Ｉｆはこの時流れる素子電流、Ｖａはカソード電極２と陽極（アノード）２０の間に印加される電圧、Ｉｅは電子放出電流である。
【０１７８】
ゲート電極５を０Ｖに規定してカソード電極２に負電圧を０Ｖから−３０Ｖ付近まで徐々に昇圧していき、その際に流れるＩｆを計測した。電圧は任意波形装置を用いて矩形波を出力しオシロスコープと同期させて電流波形、電圧波形を取得した。
【０１７９】
本実施例で作成した電子放出素子Ａ、Ｂを、予め、真空中にて加熱工程を行った。その後、超高真空中（１０−６Ｐａ以下）にて特性の評価を行った。
【０１８０】
上述の評価系で測定した電圧―電流曲線を図１１に示した。
【０１８１】
横軸のＶｆは上記した印加電圧であり、Ｉｆは上記素子電子電流である。Ｉｆ−Ｖｆ曲線を比較すると、電子放出素子Ｂの方が電子放出素子Ａの電流―電圧曲線よりも高電圧側にシフトしていることが分かる。
【０１８２】
表層に酸化層が存在している電子放出素子Ｂの方が、電子放出素子Ａよりも抵抗値が高くなることがわかる。
【０１８３】
電子放出素子Ｂの酸化層をエッチングした後の状態を断面ＴＥＭで確認した結果を、図１０に模式的に示す。
【０１８４】
抵抗層９Ａにおいて、モリブデン層１５の膜厚は１０ｎｍであり、モリブデン膜の表面に存在する酸化モリブデン層１３の平均膜厚は５ｎｍであった。１４はモリブデン膜１５のグレイン（結晶子）の間に存在する酸化モリブデンである。モリブデンの酸化部位が表層の酸化層１３にだけでなく、モリブデン層１５のグレイン（結晶子）の間にも多数存在することで、金属中に酸化物が分散されたような状態になり高抵抗化に寄与していると考えられる。
【０１８５】
また、酸化モリブデン層１３は主体が二酸化モリブデンであった。これは、酸化層を形成した段階では三酸化モリブンデンであるが、上記したように真空中で４５０℃で１時間の加熱処理を行って二酸化モリブデンが主体となるように変質させたためである。（Ｈａｎｄｂｏｏｋ ｏｆ Ｍａｔｅｒｉａｌｓ ａｎｄ Ｔｅｃｈｎｉｑｕｅｓ ｆｏｒ Ｖａｃｕｕｍ Ｄｅｖｉｃｅｓ ｐ２８７ Ｗａｌｔｅｒ Ｈ．Ｋｏｈｌ参照）。酸化モリブデン層１３は、二酸化モリブデンのみで構成されていてもよい。
【０１８６】
以上のことを鑑みると、抵抗層９Ａの表面に二酸化モリブデンの層（二酸化モリブデンを主体とする層）１３を設けることで、抵抗層としての機能が向上する。
【０１８７】
（実施例４）
本実施例で作成した電子放出素子の製造方法は、基本的には実施例３と同様であるので、ここでは実施例３と異なる部分のみ図８を用いて説明する。本実施例で作成した電子放出素子ＡおよびＢでは、導電性膜（電子放出体６Ａおよび抵抗層９Ａ）を１００個に分割するパターニングを行った以外については実施例３で作成した電子放出素子ＡおよびＢの製造方法と同様である。従って、以下パターニング工程について説明する。
【０１８８】
導電性膜剥離層を剥離した後、導電性膜（電子放出体６Ａおよび抵抗層９Ａ）を１００個に分割するために、図２に示す様に、幅Ｔ４が３μｍのライン＆スペースになるようにフォトリソグラフィー技術によりレジストパターンを形成した。
【０１８９】
その後、ドライエッチングで導電性膜（電子放出体６Ａおよび抵抗層９Ａ）を１００個に分割するパターニングを行った。
【０１９０】
断面ＴＥＭによる解析の結果、電子放出部である電子放出体（図２では６０Ａ１〜６０Ａ４に相当）の先端とゲート電極５との間の最短距離８の平均は８．５ｎｍとなっていた。
【０１９１】
その他の工程は実施例２と同じである。
【０１９２】
以上の工程で作成した電子放出素子ＡおよびＢの電子放出特性の評価方法は、ほぼ実施例３で示したものと同様であるので、ここでは実施例３との違いについてだけ述べる。
【０１９３】
図１３（ａ）は、本実施例で作成した２つの電子放出素子（電子放出素子Ａと電子放出素子Ｂ）について、ラッシュカレントが流れた際の電気特性を示している。
【０１９４】
ラッシュカレントを計測するために、任意波形発生装置と同期をとるオシロスコープＡとは別のオシロスコープＢを用意した。オシロスコープＢは、ＦＮ電流にラッシュカレントが約１ｍＡ程度の電流値が重畳された際にトリガがかかるように設定した。
【０１９５】
サンプリングレートは１００ＭＳａ／ｓでレコード長を１４ｂｉｔに設定した。図１３（ａ）に示したＩｆ−Ｖｆ曲線は、オシロスコープＡによって読み取った電流波形のパルスの後半の値を読み取ったものである。ここでは出力パルスは１００ｕｓであり、読み値はパルス後半の５ｕｓを平均化した値を用いた。
【０１９６】
ラッシュカレントが流れるまで昇圧を続け、オシロスコープＢにラッシュカレントが流れてトリガがかると、昇圧を止めて電圧を徐々に下げるように設定した。
【０１９７】
ラッシュカレントが流れるとオシロスコープＢでは図１３（ｂ）のように波形が取得される。ラッシュカレントが流れた前後における電流値の差を図１３（ｃ）に示した。
【０１９８】
図１３Ｃより、酸化膜を上層に持つ抵抗層９Ａを備えた電子放出素子Ｂの方が、電流値の低下が少ないことが読み取れる。短絡した抵抗層が瞬時に溶断されたことで、隣接する他の抵抗層（電子放出体）へのダメージを抑えることが出来る。
【図面の簡単な説明】
【０１９９】
【図１】電子放出素子の模式図
【図２】別の電子放出素子の模式図
【図３】電子放出素子に接続された抵抗体の形状を示す図
【図４】抵抗体の膜密度と抵抗率の関係を示す図
【図５】ラッシュカレントの電流値と抵抗体の温度との関係を示す図
【図６】抵抗体の膜密度と溶断される電流閾値の関係を示す図
【図７】ラッシュカレントが流れた際の電子放出素子のダメージを示す図
【図８】電子放出素子の製造方法の一例を示す図
【図９】成膜角度と抵抗率の関係を示す図
【図１０】実施例における電子放出素子の部分図
【図１１】電圧と電流の関係を示す図
【図１２】電子放出素子の特性を測定する構成を説明する図
【図１３】ラッシュカレント前後の関係を示す図
【図１４】エッチング処理についての説明図
【図１５】電子放出素子を配列した電子源に関する説明図
【図１６】電子放出素子を用いた画像表示装置の説明図
【図１７】画像表示装置を駆動する駆動回路の一例を示す回路図
【符号の説明】
【０２００】
２ カソード電極
３、４ 縁層（絶縁部材）
５ ゲート電極
６Ａ 電子放出体
７ 凹部（リセス）
９Ａ 抵抗体
【技術分野】
【０００１】
本発明は、電子放出素子及びこれを用いた画像表示装置に関する。
【背景技術】
【０００２】
電界放出型電子放出素子では、一般的には、電子放出体（エミッタ）と、ゲート電極との間に電圧を印加することで、電子放出体の先端の表面に強電界が生じ、電子放出体の表面から電子が真空中に電界放出される。電界放出型電子放出素子を基板（背面板）上に多数配列することで電子源が構成できる。そして、ＣＲＴ等の様に、電子線の照射によって発光する蛍光体などの発光体を設けた基板（前面板）と、上記した背面板とを対向させ、両基板の周囲を封着すれば、画像表示装置を構成することができる。
【０００３】
電子放出部から電界放出した電子が、一旦、対向するゲート電極に衝突、散乱した後に、放出電子として取り出される電子放出素子もある（特許文献１）。
【０００４】
電界放出型電子放出素子では、電子放出電流の安定化のために、またはラッシュカレント（放電電流）の抑制のために、電子放出体とカソード電極との間に抵抗（ヒューズを含む）を設けることが知られている。
【０００５】
特許文献２には、電子放出体とカソード電極とを積層し、電子放出体とカソード電極の間に抵抗層を設けることが開示されている。特許文献３には、上記抵抗層のピンホール等の欠陥を許容できるように、エミッタの下に位置する抵抗層の下にはカソード電極を設けない構成が開示されている。特許文献４には、電子放出素子毎に、ゲート電極に接続されたゲート配線の一部を可溶抵抗体とすることが開示されている。
【特許文献１】特開２００１−１６７６９３号公報
【特許文献２】特開平１−１５４４２６号公報
【特許文献３】特開平４−２９２８３１号公報
【特許文献４】特開平４−２８４３２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記抵抗体を電子放出体とは異なる材料で形成する場合には、製造プロセスが煩雑になってしまいコストが上昇するという課題を抱えている。同一材料で形成する場合には、電子放出体と抵抗層を積層する形態では抵抗を大きくするために膜厚を薄くする必要があり、高度な膜厚制御技術が要求される。また、薄くしすぎるとピンホールのような欠陥が出来てしまい、このピンホール欠陥を回避するために構成を変えたとしても専用のパターニングプロセスが必要になる為、コストアップに繋がる。ゲート側に抵抗を持たせた場合でも、専用のパターニングプロセスが必要になり、結果的にコストアップに繋がる。また、電子放出体と抵抗層を積層せず基板上に並設することが考えられるが、プロセスが煩雑になるだけでなく、抵抗値を大きくするには抵抗層の長さを大きく（引き回し面積を大きく）する必要がある。その結果、電子放出素子が占める面積（抵抗の引き回し面積）が大きくなり、画像表示装置の高精細化に対して不利である。
【課題を解決するための手段】
【０００７】
本発明は、上記課題を解決するために成されたものであって、カソード電極と、該カソード電極に電気的に接続された電子放出体と、該カソード電極と該電子放出体との間に設けられた抵抗層と、を少なくとも有する電子放出素子であって、前記抵抗層は前記電子放出体と同じ材料で構成されており、前記抵抗層の膜密度が前記電子放出体の膜密度よりも低いことを特徴とする。
【発明の効果】
【０００８】
電子放出体と抵抗層を同じ導電性材料で構成し、その導電性材料の膜密度を変えるだけで電子放出体と抵抗層を簡易に製造することが可能となり、結果的に製造コストの上昇を抑えることができる。また、縦型の電子放出素子の構成では、絶縁層の側面に抵抗層を形成することで、高抵抗化を達成し、電子放出素子が占める面積を小さくすることが出来る。つまりは高精細な画像表示装置に好適な電子放出素子の提供が可能である。
【発明を実施するための最良の形態】
【０００９】
以下に図面を参照して、この発明の好適な実施の形態を例示的に詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に特定的な記載がない限りは、本発明の範囲をそれらのみに限定する趣旨のものではない。
【００１０】
まず本実施の形態に係る電子放出素子の一例の構成について述べる。
【００１１】
図１（ａ）は電子放出素子の平面模式図であり、図１（ｂ）は図１（ａ）におけるＡ−Ａ線（図１（ｃ）のＡ−Ａ線）での断面図である。図１（ｃ）は図１（ｂ）における矢印の方向から電子放出素子を眺めたときの側面図である。
【００１２】
基板１上には、第１絶縁層３と第２絶縁層４とが積層されることで構成された絶縁性の段差形成部材１０と、カソード電極２とが、並設されている。そして、抵抗層９Ａが、第１絶縁層３のカソード電極２側の側面である斜面上に、該斜面に沿って、配置されている。電子放出体６Ａは、その少なくとも一部が第１絶縁層３の上面の上に配置されている。また、電子放出体６Ａは、その少なくとも一部が、絶縁層３の角部３２の上に配置されている。抵抗層９Ａと電子放出体６Ａとが接続されている。尚、図１では、理解を容易にするために、抵抗層９Ａと電子放出体６Ａとを明確に分けて図示しているが、抵抗層９Ａと電子放出体６Ａは同じ材料であるので、実際にはその境界は明確になっていない形態も有り得る。
【００１３】
従って、抵抗層９Ａと電子放出体６Ａとを有する導電性膜（９Ａ＋６Ａ）の一部（９Ａ）が第１絶縁層３のカソード電極２側の側面である斜面上に、該斜面に沿って、配置されていると言うことができる。また、導電性膜（９Ａ＋６Ａ）は、第１絶縁層３の斜面（側面）、上面、角部３２を覆っていると言うことができる。また、導電性膜（９Ａ＋６Ａ）は、カソード電極２から、段差形成部材１０の凹部（リセス部）７内まで延在していると言うことができる。
【００１４】
また、上記導電性膜（９Ａ＋６Ａ）は、抵抗部９Ａと電子放出部６Ａとを備えると言い換えることもできる。即ち、この場合には、抵抗層は抵抗部、電子放出体は電子放出部に相当することになる。
【００１５】
尚、第１絶縁層３の角部３２は、第１絶縁層３の上面と側面とが接続している部分（あるいは繋がっている部分）である。また、角部３２は、第１絶縁層３の上面（側面）から側面（上面）に繋がる部分と言うこともできる。尚、角部３２は、曲率を持たない形態（即ち上面の縁と側面の縁を突き当てた形態）とすることもできるし、曲率を持つ形態とすることもできる。すなわち、第１絶縁層３の上面と側面とが、所定の曲率半径を有する部分（角部３２）を介して繋がっている形態とすることができる。角部３２が曲率を持つ形態であれば、安定して導電性膜（９Ａ＋６Ａ）を形成できるので、電子放出素子の電子放出特性の観点から有利である。
【００１６】
そして、抵抗層９Ａの一方の端部は、カソード電極２に電気的に接続しており、抵抗層９Ａの他方の端部は、電子放出体６Ａに電気的に接続している。
電子放出体６Ａは先端が尖った突起部と言い換えることもできる。従って、突起部は、第１絶縁層３の角部（第１絶縁層３の上面と側面とが接続する部分）３２上に設けられている。突起部の先端は、第１絶縁層３の上面よりも基板１の表面から離れており、且つ、尖っている。
【００１７】
ゲート電極５は、ここで示す例では、第１絶縁層３との間に設けられた第２絶縁層４によって、第１絶縁層から所定距離（第２絶縁層の厚み）だけ離れている。後述するように、ゲート電極５上には導電性膜６Ｂが設けられる場合がある（図８参照）。そのような場合には、部材５と部材６Ｂとを一纏めにしてゲート電極と呼ぶこともできる。尚、ゲート電極５の配置位置は、図１に示す形態に限られるものではない。即ち、電子放出体６Ａに電界放出可能な電界を印加することができるように、電子放出体６Ａと所定の間隔を置いて、配置されればよい。その場合には、第２絶縁層４は必要としない形態も有り得る。
【００１８】
カソード電極２よりもゲート電極５の電位が高くなるようにして、駆動電圧をカソード電極２とゲート電極５の間に印加することで電子が電子放出体６Ａの先端から電界放出される。電子放出体６Ａは、その表面に、低仕事関数材料からなる被膜を有する場合もある。その場合には、電子放出体６Ａの先端上に位置する低仕事関数材料の膜から電子が電界放出される。尚、図１では不図示であるが、基板１の上方（ゲート電極５よりも離れた位置）には、ゲート電極よりも高電位に規定されたアノード電極２０が配置される（図１３参照）。
【００１９】
また、ここでは、段差形成部材１０を構成する第１絶縁層３の側面が傾斜した斜面で構成されているが、傾斜角は、基板１の表面に対して、９０°未満の角度とすることが後述する製造方法との兼ね合いから好ましい。尚、第２絶縁層４の側面（図８（ｃ）参照）の基板１との角度は、導電性膜６Ａの突起部からの電子放出の妨げにならない限り、特に限定されるものではない。
【００２０】
上記した本実施形態の電子放出素子は、上述した導電性膜（９Ａ＋６Ａ）を、図２に示す様に、短冊状に、複数に分割した形態とすることもできる。
【００２１】
このような形態では、図２（ａ）のＡ−Ａ線における断面図は、図１（ｂ）と同様になる。一方、図１（ａ）に対応する平面図は図２（Ａ）の様になり、図１（ｃ）に対応する側面図は図２（ｂ）の様になる。図２では、図１と同じ部材については、図１で用いた符号と同じ符号を用いている。
【００２２】
図２において、短冊状に設けられた、複数の抵抗層（９０Ａ１〜９０Ａ４）は、電極２に共通に接続されている。また、複数の電子放出体（６０Ａ１〜６０Ａ４）の各々は、対応する抵抗層（９０Ａ１〜９０Ａ４）を介して電極２に接続されている。このような形態とすることで、例えば１つの電子放出体とゲート電極とが放電などによって短絡して破壊され、電子が放出されなくなっても、他の電子放出体からの電子放出を維持することができる。
【００２３】
電子放出体６Ａは、図１（ｂ）などで示されるように、凹部７内に、段差形成部材１０の側面と凹部７との境界（第１絶縁層３の角部３２）から距離ｘだけ、入り込んでいる。言い換えると、電子放出体６Ａは、凹部７の深さ（奥行き）方向（図１（Ｂ）では−Ｘ方向）に、第１絶縁層３の上面と距離ｘで接している。
【００２４】
距離ｘをもって凹部７内に、電子放出体６Ａが入り込むことで、以下の三つのメリットが生じる。
（１）電子放出部となる電子放出体６Ａが第１絶縁層３と広い面積を持って接触し、機械的な密着力があがる（密着強度の上昇）。
（２）電子放出部となる電子放出体６Ａと第１絶縁層３との熱的な接触面積が広がり、電子放出部で発生する熱を効率よく第１絶縁層３に逃がすことが可能となる（熱抵抗の低減）。
（３）第１絶縁層３の上面に対して電子放出体６Ａの側面が傾斜を備えることで、絶縁層―真空−金属界面で生じる三重点での電界強度を弱め、異常な電界発生による放電現象を防止することが可能となる。
【００２５】
尚、距離ｘは、電子放出体６Ａの、凹部７の表面と接する部分の端部から凹部７の縁までの距離と言う事が出来る。換言すると、第１絶縁層３の上面と導電性膜６Ａとが凹部７の深さ方向に接する長さと言う事ができる。
【００２６】
次に、抵抗層９Ａ（９０Ａ１〜９０Ａ４）について説明する。
【００２７】
図３は本実施形態の電子放出素子の模式的な斜視図のであり、Ｌ、Ｔ、Ｗはそれぞれ抵抗層９Ａの形状を規定するための尺度である。その他の符号は図１、図２で用いた符号が示す部材と同じ部材を指す。Ｔは抵抗層の膜厚、Ｌは抵抗層の長さ（電子放出体６Ａからカソード電極２までの長さ）、Ｗは抵抗層の幅である。
【００２８】
抵抗層９Ａ（９０Ａ１〜９０Ａ４）は、放電などによって、ある瞬間に電子放出体６Ａとゲート電極５が短絡してラッシュカレントが流れた際に、抵抗層が瞬時に溶断される。これにより、電子放出素子としてのダメージを低減する役割を備えることができる。
【００２９】
このような役割は特に、図２に示したような、複数の抵抗層（９０Ａ１〜９０Ａ４）を備える形態の場合に特に有効である。即ち、１つの電子放出素子内で、短絡箇所に近い抵抗層が溶断することで、他の電子放出体からの電子放出は維持できる。結果、１つの電子放出素子の電子放出量は減るが電子放出素子自体が動作不能になることを回避できる。尚、図１に示すような形態では、抵抗層９Ａは、１つの電子放出素子が短絡した場合に、他の電子放出素子までもが動作不能になるようなダメージを受けることを避けることができる。
【００３０】
短絡が起こる原因としては、放電や、凹部７内の残渣や、凹部７周辺への不純物の付着や、庇状に張り出したゲート電極５に放出電子が衝突してゲート電極が発熱することによるゲート電極５の変形など、様々な要因が考えられる。例えば、電子放出中はゲート電極５と電子放出体６Ａの間が数十メガＶ／ｃｍもの強電界になっている。そのため、電子放出体６Ａ近傍に飛散または吸着しているイオン化された不純物がクーロン力によって引き付けられ、電子放出体６Ａとゲート電極５の間に吸着することも考えられる。
【００３１】
短絡した際に抵抗層９Ａ（９０Ａ１〜９０Ａ４）が溶断される機構は、主にジュール熱による膜の消失である。下記式１に示す関係から、発生するジュール熱によって、抵抗層を構成する材料が、その蒸気圧温度に達したときに溶断される。
Ｔ＝Ｉ２（Ｒτ）／（ｍｃ）＝Ｊ２（ρτ）／（σｃ）・・・・（式１）
尚、上記式１において、Ｔ：温度、Ｉ：ラッシュカレント時の電流値、Ｒ：膜の抵抗値、τ：ラッシュカレントの時間、ｍ：膜の質量、ｃ：比熱、Ｊ：ラッシュカレントの電流密度、ρ：膜の抵抗率、σ：膜密度である。
【００３２】
式１からわかるようにラッシュカレントが流れた際の温度Ｔは、抵抗率ρに比例し、密度σに反比例する。金属膜や半導体膜における、抵抗率と密度の関係は反比例の関係である。即ち、同じ材料であれば、膜密度が高いほど、抵抗率は低い。また、膜の被覆率が５０％近辺で密度に対する抵抗率の傾きが急峻になることが知られている（文献Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ １００（２００６）１１３７０９）。
【００３３】
被覆率が数％では島間トンネルによる導電機構であり、島状の核同士の距離で抵抗率が決まる。被覆率が５０％付近でようやく島同士がネットワーク状に繋がり始め急激に抵抗率が低下する。被覆率が６０％を超えると被覆率に対する抵抗率の変動幅が小さくなる。
【００３４】
図４では、スパッタ法や蒸着法で成膜されたモリブデン膜で得られた膜密度（ｇ／ｃｍ３）と抵抗率（Ωｍ）の関係を示している。例えば、モリブデンの場合、充填密度（Ｐａｃｋｉｎｇ ｄｅｎｓｉｔｉｙ）が５０％となる膜密度（５．１４ｇ／ｃｍ３）近辺に急峻な傾きを持つ。このように、金属膜や半導体膜では抵抗率と密度の関係は反比例の関係にある。へ
一方、抵抗層９Ａ（９０Ａ１〜９０Ａ４）として使用する場合、抵抗層のバラツキを生みやすくなる要因となり、結果として電子放出特性のバラツキを生んでしまうために、膜密度に対して抵抗率の傾きが小さいことが望ましい。
【００３５】
例えば、膜密度が５．１４ｇ／ｃｍ３から５．０４ｇ／ｃｍ３へと、０．１ｇ／ｃｍ３変化した場合には、およそ抵抗率は５９Ωｍ変化する。変化率としては５９０である。同様の計算を行った場合、変化率を１０％程度に抑えるためには、膜密度として６．０ｇ／ｃｍ３以上必要である。この観点から、抵抗層９Ａ（９０Ａ１〜９０Ａ４）の膜密度としては、６．０ｇ／ｃｍ３以上であることが好ましい。
【００３６】
次に、抵抗層９Ａ（９０Ａ１〜９０Ａ４）と電子放出体６Ａの材料にモリブデンを用いた場合の抵抗層の溶断機構について述べる。
【００３７】
モリブデンの比熱は０．２５Ｊ／ｇＫである。例えば、下記表１に示すよう抵抗層９Ａの形状とラッシュカレントの時間を設定した場合には、上述した式１を用いて、図５に示すようなラッシュカレントの電流値と、抵抗層の温度についての比例関係が得られる。
【００３８】
【表１】
【００３９】
膜密度が疎になる（小さくなる）にしたがって比例曲線が左側にシフトしていくことが読み取れる。例えば、一般的なＦＥＤの真空度である１×１０−６Ｐａ程度におけるモリブデン材料の蒸気圧温度は１６００℃である。従って抵抗層の温度が１６００℃を超えると溶断される。
【００４０】
図５に１６００℃を一点鎖線で示してあり、ラッシュカレントによる抵抗層の温度上昇曲線において、一点鎖線を超えると溶断されることになる。
【００４１】
図６は図５より算出した、膜密度と抵抗層が溶断する電流値の関係を示している。同じ形状の抵抗層であっても、膜密度を変えてやることで溶断する電流閾値を規定できる。
【００４２】
膜密度が疎になるほど溶断されやすくなり、ヒューズ効果を発揮しやすくなっていることが分かる。一方、膜密度が密になると溶断する電流値が数ｍＡと大きくなってしまう領域が存在する。ゲート電極５の材料は数ｍＡもの電流値が流れてしまうと、図７に示すように変形・消失を伴い、結果的に他の正常な電子放出体６０Ａ１、６０Ａ２からの電子放出が行えなくなってしまう。
【００４３】
ゲート電極５の材料の種類や形状にもよるが、より安定に使用するためには１ｍＡ以下の電流値で使用することが望ましい。以上の観点から、抵抗層の材料にモリブデンを用いる場合の膜密度は８．５ｇ／ｃｍ３以下であることが望ましい。
【００４４】
以上から、モリブデンを用いた抵抗層９Ａ（９０Ａ１〜９０Ａ４）は、その膜密度が、６．０ｇ／ｃｍ３以上以上８．５ｇ／ｃｍ３以下であることが望ましい。そして、抵抗層と同じ材料からなる電子放出体６Ａ（６０Ａ１〜６０Ａ４）の密度（膜密度）は、抵抗層の膜密度よりも高ければよい。そのため、電子放出体６Ａ（６０Ａ１〜６０Ａ４）の密度（膜密度）は、８．６ｇ／ｃｍ３以上であればよく、その上限は特にはない。しかし、実用的には、１０．３ｇ／ｃｍ３以下とすればよい。安定性を考慮すると、電子放出体６Ａ（６０Ａ１〜６０Ａ４）の密度（膜密度）は、９．０ｇ／ｃｍ３以上であることが望ましい。
【００４５】
以上説明した電子放出素子の製造方法について、図８（ａ）〜図８（ｈ）、図１４（ａ）〜図１４（ｃ）を参照して、その一例を説明する。図８（ａ）〜図８（ｈ）は、製造工程を順に示した模式図である。
【００４６】
まず、本実施形態の製造方法における一連の工程を簡単に説明し、その後、各工程について詳述する。
【００４７】
（工程１）
第１絶縁層３となる絶縁層３０を基板１の表面に形成し、続いて、第２絶縁層４となる絶縁層４０を絶縁層３０の上面に積層する。そして、絶縁層４０の上面にゲート電極５となる導電層５０を積層する（図８（ａ））。絶縁層４０の材料は、絶縁層３０の材料よりも、後述する工程３で用いるエッチング液（エッチャント）に対してエッチング量が多くなるように、絶縁層３０の材料とは異なる材料が選択される。
【００４８】
（工程２）
次に、導電層５０、絶縁層４０、絶縁層３０に対するエッチング処理（第１エッチング処理）を行う。
【００４９】
第１エッチング処理は、具体的には、フォトリソグラフィー技術等により導電層５０上にレジストパターンを形成したのち、導電層５０、絶縁層４０、絶縁層３０をエッチングする処理である。工程２により、基本的には、図１などに示した電子放出素子を構成する第１絶縁層３とゲート電極５が形成される（図８（ｂ））。尚、図８（ｂ）などに示す様に、この工程で形成される第１絶縁層３の側面（斜面）と基板１の表面とが成す角度が９０°よりも小さい角度（θ）となるようにすることが好ましい。また、ゲート電極５の側面（斜面）と第１絶縁層３の上面（基板１の表面）とが成す角度が、第１絶縁層３の側面（斜面）と基板１の表面とが成す角度よりも小さくすることが好ましい。
【００５０】
（工程３）
続いて、絶縁層４０に対するエッチング処理（第２エッチング処理）を行う（図８（ｃ））。
【００５１】
工程３により、基本的には、図１等に示した電子放出素子を構成する第２絶縁層４が形成される。この結果、第１絶縁層３の上面の一部と第２絶縁層４の側面とからなる凹部７が形成される（図８（ｃ））。また、工程３において、絶縁層４０の側面がエッチングされるので第１絶縁層３の上面の一部が露出する。その結果、第１絶縁層３の上面と第１絶縁層３の側面である斜面とが接続している部分である角部３２が露出する。
【００５２】
（工程４）
ゲート電極５上に剥離層１２を形成する（不図示）。
【００５３】
剥離層の形成は、工程５で堆積する材料をゲート電極から剥離することが目的である。このような目的のため、例えばゲート電極を酸化させて酸化膜を形成する、あるいは電解メッキにて剥離金属を付着させるなどの方法によって剥離層１２が形成される。
【００５４】
尚、ここでは、ゲート電極５上に導電性膜（６Ｂ）を設けないようにするために剥離層１２を設けたが、ゲート電極５上に導電性膜（６Ｂ）を設ける形態の場合には、本工程は省略できる。
【００５５】
（工程５）
抵抗層９Ａと電子放出体６Ａを構成する材料からなる導電性膜６０Ａを、基板１の表面から、第１絶縁層３のカソード電極２側の側面となる斜面を経て、第１絶縁層３の上面に至るように、堆積する。即ち、導電性膜６０Ａは、第１絶縁層３の角部３２の少なくとも一部を覆い、第１絶縁層３の斜面（側面）から第１絶縁層３の上面にかけて延在することになる。導電性膜６０Ａの密度が、第１絶縁層３の角部３２の上（および第１絶縁層３の上面の上）に位置する部分の方が、第１絶縁層３の斜面上に位置する部分よりも、高くなる様に成膜することが好ましい。第１絶縁層３の角部３２の上（および第１絶縁層３の上面の上）に位置する部分は、電子放出体６Ａとなる部分である。また、第１絶縁層３の斜面上に位置する部分は、抵抗層９Ａとなる部分である。
【００５６】
また、同時に、導電性膜（６Ｂ）を構成する材料からなる膜６０Ｂを、ゲート電極５の上に堆積することができる。
【００５７】
この様にして、導電性膜６０Ａ（および６０Ｂ）を形成する（図８（ｄ））。
【００５８】
図８（ｄ）で示した例では、導電性膜６０Ａと導電性膜６０Ｂとが接触するように成膜している。工程５では、導電性膜６０Ａと導電性膜６０Ｂとが接触しないように、即ち、間隙を形成するように、導電性膜６０Ａと導電性膜６０Ｂを成膜することもできる。
【００５９】
しかしながら、詳しくは後述するが、間隙の大きさ（距離ｄ）をより高精度に制御するためには、図８（ｄ）に示すように、導電性膜６０Ａと導電性膜６０Ｂとが接触するように成膜することが望ましい。
【００６０】
（工程６）
続いて、導電性膜（６０Ａ、６０Ｂ）に対してエッチング処理（第３エッチング処理）を行う。第３エッチング処理は導電性膜（６０Ａ、６０Ｂ）の膜厚方向におけるエッチング処理を主眼とした処理である。
工程６により、導電性膜６０Ａの抵抗層９Ａに相当する部分の膜厚を薄くし、抵抗層９Ａを形成する。
【００６１】
また、工程６により、工程５で導電性膜６０Ａと導電性膜６０Ｂとを接触して形成した場合には、その間に間隙を形成することができる。また、工程６により、導電性膜６０Ａの端部（突起部）の先鋭化を行うことができる。また、凹部内に付着している余計な導電材料（導電性膜（６０Ａ、６０Ｂ）を構成する材料）を除去することもできる。
【００６２】
これらの結果、電子放出体６Ａと抵抗層９Ａからなる導電性膜（９Ａ,６Ａ）と、ゲート電極５上の導電性膜（６Ｂ）とが形成される（図８（ｅ）、図８（ｆ））。
【００６３】
尚、工程６では、エッチング処理の前に導電性膜（６０Ａ、６０Ｂ）の表面を酸化させる酸化処理を加える場合もある。また、工程６を、上記酸化処理と上記エッチング処理とを繰り返す工程とする場合もある。
【００６４】
酸化処理とエッチング処理とを行うことで、単にエッチング処理する場合（図８（ｅ））に比べて、図８（ｆ）に示した様に、電子放出体６Ａの好ましい形状を維持したままで、導電性膜６０Ａの抵抗層９Ａに相当する部分のエッチング量の制御性が増す。また、電子放出体６Ａの突起部の先端を、制御性よく、先鋭化出来る。また、導電性膜６Ａと導電性膜６Ｂ又はゲート電極５との間隙８を制御性よく形成できる。
【００６５】
その結果、より高い電子放出効率を有し、抵抗層９Ａを備える電子放出素子を得ることができる。
【００６６】
このように、工程６は、導電性膜（６０Ａ、６０Ｂ）をその膜厚方向にエッチングするための処理である。尚、工程６では、導電性膜（６０Ａ、６０Ｂ）の露出している表面が全てエッチャントに曝されることになる。
【００６７】
（工程７）
剥離層をエッチングで取り除くことで、ゲート電極５上の導電性膜６Ｂを取り除く（不図示）。
【００６８】
尚、工程４で剥離層１２を形成せずに、ゲート電極５上に導電性膜６Ｂを設ける場合には、本工程は省略される。
【００６９】
（工程８）
電子放出体６Ａに電子を供給するためのカソード電極２を形成する（図８（ｇ））。この工程は、他の工程の前や後に変更することもできる。
【００７０】
基本的には、以上の（工程１）〜（工程８）により、図１に示した電子放出素子を形成することができる。
【００７１】
以下、各工程についてより詳細に説明する。
【００７２】
（工程１について）
基板１は電子放出素子を支持するための基板である。石英ガラス，Ｎａ等の不純物含有量を減少させたガラス、青板ガラスなどを用いることができる。基板１に必要な機能としては、機械的強度が高いだけでなく、ドライエッチング、ウェットエッチング、現像液等のアルカリや酸に対して耐性があることが挙げられる。また、画像表示装置に用いる場合は、加熱工程などを経るので、積層する部材と熱膨張率差が小さいものが望ましい。また熱処理を考慮すると、ガラス内部からのアルカリ元素等が電子放出素子に拡散しづらい材料が望ましい。
【００７３】
絶縁層３０（第１絶縁層３）を構成する材料は、加工性に優れる材料からなり、たとえば窒化シリコン（典型的にはＳｉ３Ｎ４）や酸化シリコン（典型的にはＳｉＯ２）である。絶縁層３０は、スパッタ法等の一般的な真空成膜法、ＣＶＤ法、真空蒸着法で形成することができる。また絶縁層３０の厚さは、数ｎｍから数十μｍの範囲で設定され、好ましくは数十ｎｍから数百ｎｍの範囲に選択される。
【００７４】
絶縁層４０（第２絶縁層４）を構成する材料は、加工性に優れる材料からなる絶縁性の膜であり、たとえば窒化シリコン（典型的にはＳｉ３Ｎ４）や酸化シリコン（典型的にはＳｉＯ２）である。絶縁層４０は、スパッタ法等の一般的な真空成膜法、ＣＶＤ法、真空蒸着法で形成することができる。また絶縁層４０の厚さは、絶縁層３０よりも薄く、数ｎｍから数百ｎｍの範囲で設定され、好ましくは数ｎｍから数十ｎｍの範囲で選択される。
【００７５】
尚、絶縁層３０と絶縁層４０を基板１上に積層した後に工程３にて凹部７を形成する必要がある。そのため、上記第２エッチング処理に対して、絶縁層３０よりも絶縁層４０の方がよりエッチング量が多い関係に設定する。望ましくは絶縁層３０と絶縁層４０との間のエッチング量の比は、１０以上であることが好ましく、５０以上であることが更に好ましい。
【００７６】
このようなエッチング量の比を得るためには、例えば、絶縁層３０を窒化シリコン膜で形成し、絶縁層４０を酸化シリコン膜やリン濃度の高いＰＳＧやホウ素濃度の高いＢＳＧ膜等で構成すれば良い。尚、ＰＳＧはリンシリケートガラスであり、ＢＳＧはボロンシリケートガラスである。
【００７７】
導電層５０（ゲート電極５）は導電性を有しており、蒸着法、スパッタ法等の一般的真空成膜技術により形成されるものである。
【００７８】
ゲート電極５となる導電層５０の材料は、導電性に加えて高い熱伝導率があり、融点が高い材料が望ましい。例えば、Ｂｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料が使用できる。また、炭化物や硼化物や窒化物も使用でき、Ｓｉ，Ｇｅ等の半導体も使用できる。
【００７９】
また、導電層５０（ゲート電極５）の厚さは、数ｎｍから数百ｎｍの範囲で設定され、好ましくは数十ｎｍから数百ｎｍの範囲で選択される。
【００８０】
ゲート電極５となる導電層５０は、カソード電極２に比べてその膜厚が薄い範囲で設定される場合があるので、カソード電極２の材料よりも低抵抗な材料であることが望ましい。
【００８１】
（工程２について）
上記第１エッチング処理では、エッチングガスをプラズマ化して材料に照射することで材料の精密なエッチング加工が可能な、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）を用いることが好ましい。
【００８２】
ＲＩＥに用いるガスとしては、加工する対象部材がフッ化物を作る材料である場合には、ＣＦ４、ＣＨＦ３、ＳＦ６などのフッ素系ガスが選ばれる。また加工する対象部材がＳｉやＡｌのような塩化物を形成する材料である場合には、Ｃｌ２、ＢＣｌ３などの塩素系ガスが選ばれる。またレジストとの選択比を取るため、またエッチング面の平滑性の確保あるいはエッチングスピードを上げるため、水素、酸素、アルゴンガスの少なくともいずれかをエッチングガスに添加する。
【００８３】
工程２により、基本的に、図１などに示した電子放出素子を構成する第１絶縁層３とゲート電極５と同一または略同一の形状が形成される。しかしながら、工程２以降に行われるエッチング処理で、第１絶縁層３とゲート電極５が全くエッチングされないことを意味する訳ではない。
【００８４】
また、第１絶縁層３の斜面と基板１の表面とが成す角度（図８（ｂ）にθで表示）は、ガス種、圧力、等の条件を制御することに所望の値に制御可能である。θは、９０°よりも小さい角度（θ）とすることが好ましい。これは、工程５で第１絶縁層３の斜面に形成される導電性膜６０Ａ（導電性膜６Ａ）の膜質（膜密度）を制御するためである。
【００８５】
θが９０°よりも小さい角度に設定することで、ゲート電極５のカソード電極側の側面は、第１絶縁層３のカソード電極側の側面よりも後退する。また、ゲート電極５の側面（斜面）と第１絶縁層３の上面（基板１の表面）とが成す角度が、第１絶縁層３の側面（斜面）と基板１の表面とが成す角度よりも小さくすることが好ましい。尚、第１絶縁層３の上面と第１絶縁層３の側面との成す角度は、１８０°−θとみなせる。
尚、θは、第１絶縁層３の側面において、角部３２（図６（ｃ）参照）から基板１方向へ接線を引いたときに、この接線と基板１とのなす角度で表すことができる。
尚、絶縁層３は基板１の表面に一般的に用いられる成膜方法によって形成されているので、絶縁層３の上面は基板１の表面（水平方向１２）と平行（または実質的に平行）であると言える。即ち、絶縁層３の上面は基板１の表面と完全に平行である場合もあるが、成膜環境や条件などにより、通常、僅かに傾きを有することが考えられるが、このような場合も含めて、平行または実質的に平行の範疇である。
【００８６】
（工程３について）
工程３では、エッチング液によって絶縁層４０がエッチングされる量に対して、エッチング液によって絶縁層３がエッチングされる量が十分に低くなるようなエッチング液が選択される。
【００８７】
上記第２エッチング処理は、例えば絶縁層４０が酸化シリコンで形成され第１絶縁層３（絶縁層３０）が窒化シリコンで形成されている場合、エッチング液は通称バッファードフッ酸（ＢＨＦ）を用いればよい。バッファードフッ酸（ＢＨＦ）はフッ化アンモニウムとフッ酸との混合溶液である。また、絶縁層４０が窒化シリコンで形成され第１絶縁層３（絶縁層３０）が酸化シリコンで形成されている場合は、エッチャントは熱リン酸系エッチング液を使用すればよい。
【００８８】
工程３により、図１などに示した電子放出素子を構成する第２絶縁層４と同一または略同一のパターンが形成される。しかしながら、工程３以降に行われるエッチング処理で、第２絶縁層４が全くエッチングされないことを意味する訳ではない。
【００８９】
凹部７の深さ（奥行き方向の距離）は、電子放出素子のリーク電流に深く関わる。凹部７を深く形成するほどリーク電流の値が小さくなる。しかし、あまり凹部７を深くするとゲート電極５が変形する等の課題が発生する。このため、実用的には３０ｎｍ以上２００ｎｍ以下に設定される。尚、凹部７の深さは、絶縁層３の側面（または角部３２）から絶縁層４の側面までの距離と言い換えることもできる。
【００９０】
（工程５について）
工程５において、導電性膜（６０Ａ、６０Ｂ）は、蒸着法、スパッタ法等の真空成膜技術により形成される。
【００９１】
導電性膜６０Ａの密度が、第１絶縁層３の角部３２の上（および第１絶縁層３の上面の上）に位置する部分の方が、第１絶縁層３の斜面上に位置する部分よりも、高くなる様に成膜することが好ましい。このような成膜を行うことで、導電性膜６０Ａの、第１絶縁層３の上面（角部３２）上に位置する端部が、突起形状（突起部）を有する形態とすることができる。即ち、図８（ｄ）に示す様に、先端が尖った突起部を第１絶縁層３の上面（角部３２）上に備える、導電性膜６０Ａを形成することができる。そして、導電性膜６０Ａの突起部の膜密度に比べて、導電性膜６０Ａの第１絶縁層３の斜面上に位置する部分の膜密度が低く形成される。その結果、工程６の第３エッチング処理により、突起部をより先鋭化することができる。導電性膜６０Ａの、第１絶縁層３の角部３２の上（および第１絶縁層３の上面の上）に位置する部分である突起部は、電子放出体６Ａとなる部分である。また、導電性膜６０Ａの、第１絶縁層３の斜面上に位置する部分は、抵抗層９Ａとなる部分である。
【００９２】
上記の様な成膜を行う為には、導電性膜６０Ａの成膜を指向性を有する成膜法によって行う。例えば、いわゆる指向性スパッタリング法や蒸着法を用いることができる。指向性を有する成膜方法を用いることで、導電性膜（６０Ａ，６０Ｂ）の原料が、第１絶縁層３の上面および側面（並びにゲート電極５の上面および側面）に入射する角度を制御できる。
【００９３】
指向性スパッタでは、具体的には、基板１とターゲットとの角度を設定した上で、基板１とターゲットの間に遮蔽板を設けたり、基板１とターゲット間の距離をスパッタ粒子の平均自由行程近傍にする等行う。スパッタ粒子に指向性を与えるコリメータを用いる、いわゆるコリメーションスパッタ法も上記指向性スパッタリング法の範疇である。このようにして、限られた角度のスパッタ粒子（スパッタされた原子またはスパッタされた粒子）のみが被成膜面（絶縁層３０の斜面など）に入射される様にする。
【００９４】
即ち、スパッタ粒子の第１絶縁層３の斜面に対する入射角度が、スパッタ粒子の第１絶縁層３の上面（角部３２）に対する入射角度よりも小さい（浅い）角度になる様にすればよい。但し、スパッタ粒子の第１絶縁層３の上面（角部３２）に対する入射角度は、スパッタ粒子の第１絶縁層３の斜面に対する入射角度よりも、より９０度に近く設定する。このようにすることで、スパッタ粒子は、第１絶縁層３の斜面に対してよりも第１絶縁層３の上面（角部３２）に対して、より垂直に近い状態で入射させることができる。このような成膜を行うことで、前述したような、導電性膜６０Ａの、第１絶縁層３の上面（角部３２）上に位置する端部が、突起形状（突起部）を有する形態とすることができる。
【００９５】
蒸着法では、真空度が１０−２〜１０−４Ｐａ程度の高真空下で成膜を行うと、蒸発源から気化した蒸発物質は、衝突する可能性が低い。更に、蒸発物質の平均自由行程は概ね数百ｍｍ〜数ｍ程度である為、蒸発源から気化した時の方向性が維持されて基板に届くことになる。このため、蒸着法は指向性を有する成膜方法となる。蒸発源を蒸発させる手法は、抵抗加熱、高周波誘導加熱、電子ビーム加熱などが有るが、対応可能な物質の種類及び加熱面積の関係から電子ビームを利用する方法が有効である。
【００９６】
尚、工程２においてθを９０°よりも小さい角度に設定することで、ゲート電極５のカソード電極２側の側面は、第１絶縁層３のカソード電極２側の側面よりも後退することは前述した通りである。その結果、本工程で上記したような指向性を有する成膜を行うことで、角部３２の上には、側面（斜面）の上よりも、良質な膜が形成される。尚、「良質な膜」とは、ここでは「高密度な膜」または「膜密度の高い膜」と言い換えることができる。
【００９７】
従って、工程２における第１エッチング処理によって形成される角度θを、より小さい角度にすれば、第１絶縁層３の上面により多くの良質な膜を形成できる。即ち、第１絶縁層３のカソード電極２側の側面に対する、ゲート電極５のカソード電極２側の側面の後退量を多くすれば、第１絶縁層３の上面により多くの良質な膜を形成できる。
【００９８】
本工程では、導電性膜６０Ａと導電性膜６０Ｂとが接触しないように、即ち、間隙を形成するように、導電性膜６０Ａと導電性膜６０Ｂを成膜することもできる。また、ゲート電極５上に導電性膜６Ｂを設けない形態とする場合には、ゲート電極５と離れるように、導電性膜６０Ａを成膜する。
【００９９】
電子放出素子では、電子放出体６Ａとゲート電極５（導電性膜６Ｂ）との間に距離ｄの間隙を高精度に形成する必要がある。特に、複数の電子放出素子を均一性高く形成する場合には、各電子放出素子の間隙の大きさのバラツキを少なくすることが重要である。間隙の大きさ（距離ｄ）をより高精度に制御するために、工程５において、導電性膜６０Ａと導電性膜６０Ｂとが接触するように成膜することが望ましい。言い換えると、工程５において、導電性膜６０Ａとゲート電極５とが導電性膜６０Ｂを介して接続するように成膜することが望ましい。そして、その後に、工程６における第３エッチング処理で、導電性膜６０Ａと導電性膜６０Ｂとの間に間隙を形成することが望ましい。尚、間隙の形成を、上記工程４の成膜時間や成膜条件の制御等で行う場合も、凹部７内のどこかに、導電性膜６０Ａと導電性膜６０Ｂとが、微小に接触した箇所（リーク源）が形成される可能性もある。そのため、工程５の後に、下記工程６における第３エッチング処理を行うことが望ましい。
【０１００】
導電性膜６０Ａと導電性膜６０Ｂは、同一材料でも良いし、異なる材料でも構わない。しかしながら、製造の容易性、エッチングの制御性から、導電性膜６０Ａと導電性膜６０Ｂは同一材料で同時に成膜することが好ましい。
【０１０１】
導電性膜（６０Ａ、６０Ｂ）の材料は、導電性があり、電界放出する材料であればよく、好ましくは、２０００℃以上の高融点の材料から選択される。また、導電性膜６０Ａの材料は、５ｅＶ以下の仕事関数材料であり、その酸化物が簡易にエッチング可能な材料で形成されることが好ましい。このような材料として例えば、Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料、或いは炭化物、硼化物、窒化物も使用可能である。工程６において、金属と金属酸化物のエッチング特性の差を利用した、表面酸化膜のエッチング処理を行う場合があるので、導電性膜（６０Ａ、６０Ｂ）の材料は、ＭｏまたはＷを用いることが好ましい。
【０１０２】
（工程６について）
第３エッチング処理としてはドライエッチング、ウェットエッチングの何れでも構わないが、他材料とのエッチング選択比の容易さを考慮して、ウェットエッチングを行うことが好ましい。
【０１０３】
導電性膜（６０Ａ、６０Ｂ）の材料がモリブンであるときは、エッチング液にはＴＭＡＨ（水酸化テトラメチルアンモニウム）といったアルカリ溶液を用いることができる。
【０１０４】
エッチング量が数ｎｍ程度と微量である為、安定性を考慮するとエッチングレートは１分間に１ｎｍ以下であることが望ましい。上記エッチングレートとは、単位時間当たりの膜厚変化量を意味している。エッチング処理で除去される単位時間当たりの原子数は、導電性膜（６０Ａ、６０Ｂ）の材料とエッチング液で一意に決まるので、膜密度とエッチングレートは反比例の関係にある。即ち、膜密度が高いほど、エッチングレートは低くなる。
【０１０５】
図１４（ａ）、図１４（ｂ）、図１４（ｃ）を用いて、第３エッチング処理による、抵抗層９Ａの形成処理、並びに、間隙の形成と導電性膜６０Ａの端部（突起部）の先鋭化について説明する。
【０１０６】
図１４（ａ）は、工程５で指向性を有する成膜方法により、導電性膜（６０Ａ、６０Ｂ）が成膜された状態を表している。指向性を有するスパッタ法により、ゲート電極５の表面、基板１の表面、及び、第１絶縁層３の角部３２、第１絶縁層３の上面では、スパッタ粒子が、これらの面に対して９０°に近い角度（スパッタ粒子の飛翔方向と面の成す角度）で衝突する。尚、スパッタ粒子とは、スパッタターゲットからスパッタされた粒子を指す。その為、上記した部分には、良質な膜（ここでは「高密度な膜」または「膜密度の高い膜」と表現する）が形成される。
【０１０７】
一方、第１絶縁層３の斜面及びゲート電極５の端部近傍の面には、スパッタ粒子がこれらの面に対して浅い角度（９０°から離れた角度）で衝突する為、これらの面上には低密度な膜（または「膜密度の低い膜」）が形成される。
【０１０８】
図１４（ａ）では、６Ａ１および６Ｂ１で模式的に示した部分が高密度膜、６Ａ２および６Ｂ２で模式的に示した部分が低密度膜を表している。
【０１０９】
前述した様に膜密度とエッチングレートは反比例する。そのため、上記第３エッチング処理では、導電性膜の６Ａ１および６Ｂ１で模式的に示した部分に比較して、導電性膜の６Ａ２および６Ｂ２で模式的に示した部分の方が高エッチングレートになる。尚、工程６では、導電性膜の露出している表面が全てエッチャントに曝される（エッチングされる）ことになる。
【０１１０】
図１４（ｂ）および図１４（ｃ）は、第３エッチング処理を行った状態を表している。図中、Ｔ２は高密度膜の部分における、第３エッチング処理による膜厚の減少量を示しており、Ｔ３は低密度膜の部分における、第３エッチング処理による膜厚の減少量を示している。本実施形態では、Ｔ２＜Ｔ３の関係が成り立つ。第３エッチング処理による膜厚の減少量はエッチング時間あるいはエッチング回数で調整が可能である。Ｔ２＜Ｔ３の関係があるので、繰り返してエッチング処理を行うことにより導電性膜６０Ａの絶縁層３の側面上に位置する部分の薄膜化（抵抗層化）が進行し、同時に導電性膜６０Ａの端部（突起部）の先鋭化が促進される（図１４（ｃ））。
【０１１１】
例えば、導電性膜（６０Ａ、６０Ｂ）の材料がモリブデンの場合は、高密度膜は９．０ｇ／ｃｍ３以上１０．３ｇ／ｃｍ３以下であり、低密度膜は６．０ｇ／ｃｍ３以上８．５ｇ／ｃｍ３以下であることが望ましい。
【０１１２】
上記値は、膜の抵抗率と膜厚及びエッチングレート差を考慮した実用的な範囲である。
【０１１３】
膜密度の測定は、一般にはＸＲＲ（Ｘ線反射率法）が用いられるが、実際の電子放出素子では測定が困難な場合がある。そのような場合には、膜密度の測定手法として、例えば、以下の方法を採用することができる。即ち、ＴＥＭ（透過電子顕微鏡）とＥＥＬＳ（電子エネルギー損失分光）を組み合わせた高分解能電子エネルギー損失分光電子顕微鏡で、元素の定量分析を行い、膜密度が既知の膜と比較することで、検量線を作成して、密度を算出することができる。
【０１１４】
本発明における導電性膜（６０Ａ、６０Ｂ）の材料と第３エッチング処理に用いるエッチャントの組み合わせは、特に限定されるものではない。例えば、導電性膜（６０Ａ、６０Ｂ）の材料がモリブデンであれば、エッチャントはＴＭＡＨ（水酸化テトラメチルアンモニウム）やアンモニア水などのアルカリ溶液を用いることができる。或は、エッチャントとして、２−（２−ｎ−ブトキシエトキシ）エタノールとアルカノールアミンの混合物やＤＭＳＯ（ジメチルスルホキシド）等も用いることができる。
【０１１５】
また、導電性膜（６０Ａ、６０Ｂ）の材料がタングステンの場合は、硝酸やフッ酸や水酸化ナトリウム溶液等をエッチャントとして用いることができる。
【０１１６】
また、前述したように、工程６を、導電性膜（６０Ａ、６０Ｂ）の表面を酸化させる酸化工程と酸化した導電性膜（６０Ａ、６０Ｂ）の表面をエッチングするエッチング処理とで構成する形態もある。これは、酸化工程で導電性膜（６０Ａ、６０Ｂ）の表面に所望量の酸化膜を形成した後、該酸化膜をエッチング除去することにより、エッチング量の均一性（再現性）を高める効果が期待できる。
【０１１７】
そして、酸化量（酸化膜厚）は膜密度に反比例する。即ち、膜密度が高い部分の表面の酸化量（酸化膜厚）は、膜密度が低い部分の表面の酸化量（酸化膜厚）に比べて小さくなる。そのため、導電性膜（６０Ａ、６０Ｂ）を酸化処理した場合、膜密度の小さい部分（図１４（ａ）の６Ａ２、６Ｂ２に相当する部分）の表面層が優先的に（選択的に）酸化される。つまり、酸化処理とエッチング処理とを行うことによって、導電性膜６０Ａの絶縁層３の側面上に位置する部分の薄膜化（抵抗層化）、並びに導電性膜６０Ａの端部（電子放出体）の先鋭化の制御精度を高めることが可能になる。また、前述した間隙の間隔の制御精度を高めることが可能になる。
【０１１８】
酸化方法は、導電性膜６０Ａの表面を数〜数十ｎｍ酸化させることが可能な方法ならば特に制限されるものではない。具体的にはオゾン酸化（エキシマＵＶ露光、低圧水銀露光、コロナ放電処理、等）や熱酸化等が挙げられるが、好ましくは、酸化の定量性が優れているエキシマＵＶ露光を用いる。また、導電性膜６０Ａの材料がモリブデンの場合にはエキシマＵＶ露光により、酸化膜が容易に除去できるＭｏＯ３を主として生成することができる利点もある。
【０１１９】
酸化膜の除去工程は、ドライ、ウェットの何れでも構わないが、好ましくはウェットエッチング処理を用いる。酸化膜の除去工程（エッチング工程）は、表面層である酸化膜のみを除去（エッチング）することが目的となる。そのため、用いるエッチャントしては、酸化膜のみを除去して、下層である金属層（酸化していない層）には実質的な影響のないものが望まれる。或いは、酸化膜のエッチングレートが金属層（酸化していない層）に比較して十分に大きい（桁で異なる）ものが望まれる。具体的には、導電性膜（６０Ａ、６０Ｂ）の材料がモリブデンであれば、エッチャントは、希釈ＴＭＡＨ（濃度が０．２３８％以下が望ましい）、温水（４０℃以上が望ましい）等が挙げられる。導電性膜６０Ａの材料がタングステンの場合は、バッファードフッ酸、希塩酸、温水等が挙げられる。
【０１２０】
工程６によって、電子放出体６Ａと抵抗層９Ａと導電性膜６Ｂとが形成される。尚、導電性膜６Ｂは、ゲート電極５の上（詳細にはゲート電極の側面（斜面）上と上面上）に設けられている。導電性膜６Ｂを設けない場合には、電子放出体６Ａの先端から電界放出した電子は、まずゲート電極５に衝突する。このため、導電性膜６Ｂ（ゲート電極５の側面に位置する部分）を剥離せずに残せば、導電性膜６Ａの突起部の先端から放出された電子が最初に衝突する部分とすることができる。そのためゲート電極５を構成する材料の融点が多少低くても、導電性膜６Ｂを導電性が高く高融点の材料（例えばモリブデンやタングステン）で形成すれば、電子放出素子の電子放出特性の劣化を抑制することができる。
【０１２１】
（工程８について）
カソード電極２は、前記ゲート電極５と同様に導電性を有しており、蒸着法、スパッタ法等の一般的真空成膜技術、フォトリソグラフィー技術により形成することができる。カソード電極２の材料は、ゲート電極５と同じ材料であってもよく、異なる材料であってもよい。
【０１２２】
カソード電極２の厚さとしては、数十ｎｍから数μｍの範囲で設定され、好ましくは数百ｎｍから数μｍの範囲で選択される。
【０１２３】
以下、上記電子放出素子を複数配して得られる電子源を備えた画像表示装置について、図１５〜図１７を用いて説明する。
【０１２４】
図１５において、６１は基板、６２はＸ方向配線、６３はＹ方向配線であり、また、６４は上記した電子放出素子、６５は結線である。尚、Ｘ方向配線６２は、上述のカソード電極２を共通に接続する配線であり、Ｙ方向配線６３は上述のゲート電極５を共通に接続する配線である。
【０１２５】
ｍ本のＸ方向配線６２は、ＤＸ１，ＤＸ２，…ＤＸｍからなり、真空蒸着法，印刷法，スパッタ法等を用いて形成された金属等の導電性材料で構成することができる。配線の材料、膜厚、巾は、適宜設計される。
【０１２６】
Ｙ方向配線６３は、ＤＹ１，ＤＹ２，…ＤＹｎのｎ本の配線よりなり、Ｘ方向配線６２と同様に形成される。これらｍ本のＸ方向配線６２とｎ本のＹ方向配線６３との間には、不図示の層間絶縁層が設けられており、両者を電気的に分離している（ｍ，ｎは、共に正の整数）。
【０１２７】
不図示の層間絶縁層は、真空蒸着法，印刷法，スパッタ法等を用いて形成される。例えば、Ｘ方向配線６２を形成した基板６１の全面或は一部に所望の形状で形成され、特に、Ｘ方向配線６２とＹ方向配線６３の交差部の電位差に耐え得るように、膜厚、材料、製法が、適宜設定される。Ｘ方向配線６２とＹ方向配線６３は、それぞれ外部端子として引き出されている。
【０１２８】
配線６２と配線６３を構成する材料、結線６５を構成する材料及びカソード、ゲートを構成する材料は、その構成元素の一部あるいは全部が同一であっても、またそれぞれ異なってもよい。
【０１２９】
Ｘ方向配線６２には、Ｘ方向に配列した電子放出素子６４の行を選択するための走査信号を印加するための不図示の走査信号印加手段が接続される。一方、Ｙ方向配線６３には、Ｙ方向に配列した電子放出素子６４の各列を入力信号に応じて変調するための不図示の変調信号発生手段が接続される。
【０１３０】
各電子放出素子に印加される駆動電圧は、当該素子に印加される走査信号と変調信号の差電圧として供給される。
【０１３１】
上記構成においては、単純なマトリクス配線を用いて、個別の素子を選択して、独立に駆動可能とすることができる。
【０１３２】
このような単純マトリクス配置の電子源を用いて構成した画像表示装置について、図１６を用いて説明する。図１６は画像表示装置の画像表示パネル７７の一例を示す模式図である。
【０１３３】
図１６において、６１は電子放出素子を複数配した基板、７１は基板６１を固定したリアプレートである。また、７６は、ガラス基板７３の内面に、アノードであるメタルバック７５と、発光体の膜７４としての蛍光体膜等が形成されたフェースプレートである。
【０１３４】
また、７２は支持枠であり、この支持枠７２には、リアプレート７１、フェースプレート７６がフリットガラス等の接合材を用いて封着（接合）されている。７７は外囲器であり、例えば大気中あるいは、窒素中で、４００〜５００度の温度範囲で１０分以上焼成することで、封着して構成される。
【０１３５】
また、６４は、図１における電子放出素子に相当するものであり、６２，６３は、電子放出素子のカソード電極２、ゲート電極５とそれぞれ接続されたＸ方向配線及びＹ方向配線である。図１６では電子放出素子６４と配線６２、６３との位置関係は模式的に示されている。実際には、配線６２と配線６３との交差部の脇の基板上に電子放出素子６４が配置されている。
【０１３６】
画像表示パネル７７は、上述の如く、フェースプレート７６、支持枠７２、リアプレート７１で構成される。ここで、リアプレート７１は主に基板６１の強度を補強する目的で設けられるため、基板６１自体で十分な強度を持つ場合には、別体のリアプレート７１は不要とすることができる。
【０１３７】
即ち、基板６１に直接支持枠７２を封着するとともに、支持枠とフェースプレート７６とを封着して外囲器７７を構成しても良い。一方、フェースプレート７６とリアプレート７１との間に、スペーサーとよばれる不図示の支持体を設置することにより、大気圧に対して十分な強度をもつ画像表示パネル７７を構成することもできる。
【０１３８】
次に、上記画像表示パネル７７に、テレビ信号に基づいたテレビジョン表示を行うための駆動回路の構成例について、図１７を用いて説明する。
【０１３９】
図１７において、７７は画像表示パネル、９２は走査回路、９３は制御回路、９４はシフトレジスタである。９５はラインメモリ、９６は同期信号分離回路、９７は変調信号発生器、ＶｘおよびＶａは直流電圧源である。
【０１４０】
表示パネル７７は、端子Ｄｏｘ１乃至Ｄｏｘｍ、端子Ｄｏｙ１乃至Ｄｏｙｎ、及び高圧端子Ｈｖを介して外部の電気回路と接続している。
【０１４１】
端子Ｄｏｘ１乃至Ｄｏｘｍには、表示パネル７７内に設けられている電子源、即ち、Ｍ行Ｎ列の行列状にマトリクス配線された電子放出素子群を一行（Ｎ素子）ずつ順次駆動する為の走査信号が印加される。
【０１４２】
一方、端子Ｄｏｙ１乃至Ｄｏｙｎには、走査信号により選択された一行の電子放出素子の各素子の出力電子ビームを制御する為の変調信号が印加される。
【０１４３】
高圧端子Ｈｖには、直流電圧源Ｖａより、例えば１０［ｋＶ］の直流電圧が供給される。
【０１４４】
上述のように走査信号、変調信号、及びアノードへの高電圧印加により、放出された電子を加速して蛍光体へと照射することによって、画像表示を実現することができる。
【実施例】
【０１４５】
以下、より具体的な実施例について説明する。
【０１４６】
（実施例１）
図９は、絶縁基板上にモリブデンをスパッタ成膜する際、ターゲットに対する基板表面の角度を０°（ターゲットと水平）〜９０°（ターゲットに対して垂直）まで変化させた時の成膜角度（ターゲットと基板表面の成す角）と抵抗率の関係を表している。角度を０°、３０°、６０°、９０°と変えてそれぞれ８０ｎｍ成膜した後、ＴＭＡＨにて膜を膜厚が２０ｎｍとなるまでエッチングした後の抵抗率を測定している。抵抗率は４探針法によってシート抵抗を算出した後、シート抵抗を膜厚で割ることによって算出した。成膜角度に比例して抵抗率が上昇しており、このことから膜の密度を成膜角度によって制御可能であることがわかる。
【０１４７】
（実施例２）
図８を参照して、本実施例の電子放出素子の製造方法を説明する。
【０１４８】
最初に、図８（ａ）に示すように基板１上に絶縁層３０、４０と、導電層５０を積層する。
【０１４９】
基板１は低ナトリウムガラスであるＰＤ２００を用いた。絶縁層３０は、ＳｉＮ膜をスパッタ法にて形成し、その厚さとしては、５００ｎｍとした。絶縁層４０は、ＳｉＯ２膜をスパッタ法にて形成し、その厚さとしては、３０ｎｍとした。ゲート電極５となる導電層５０はＴａＮ膜で構成し、スパッタ法にて形成し、その厚さとしては、３０ｎｍとした。
【０１５０】
次に、フォトリソグラフィー技術により導電層５０上にレジストパターンを形成したのち、ドライエッチング法を用いて導電層５０、絶縁層４０、絶縁層３０を順にエッチングする（図８（ｂ））。これによって、第１絶縁層３とゲート電極５がパターン形成される。この時のエッチングガスとしては、絶縁層３０、４０及び導電層５０にはフッ化物を作る材料が選択されているため、ＣＦ４系のガスを用いた。
【０１５１】
レジストを剥離した後、ＢＨＦを用いて凹部７の深さが約７０ｎｍになるように絶縁層４０をエッチングし、絶縁層３，４からなる段差形成部材１０に凹部７を形成した（図８（ｃ））。これによって、第２絶縁層４がパターン形成される。
【０１５２】
この時、基板１の水平面（表面）に対する絶縁層３の側面（斜面）の角度θはおよそ８０°の角度で形成されていた。また、基板１の水平面（表面）に対する絶縁層３の上面の角度はおよそ０°の角度で形成されていた。
【０１５３】
次に、ゲート電極５に電解メッキによりＮｉを電解析出させてＮｉからなる剥離層を形成した。
【０１５４】
続いて、図８（ｄ）に示すように、導電性膜６０Ａと導電性膜６０Ｂとが接触するように、モリブデン（Ｍｏ）を、絶縁層３の側面上および上面上、及びゲート電極５上（剥離層上）に、スパッタ法を用いて堆積させた。
【０１５５】
スパッタは基板１表面上への堆積速度が約１００ｎｍ／ｍｉｎになるように定めた。堆積時間を精密に制御し（本例では０．７分）、ターゲットと平行な基板１の表面上には７０ｎｍ、絶縁層３の側面上及びゲート電極の側面上には４０ｎｍのモリブデンを形成した。
【０１５６】
この時、凹部７内への導電性膜６０Ａの入り込み量（ｘ）を３５ｎｍとした。
【０１５７】
次に、エッチャントとしてＴＭＡＨを用いて、導電性膜（６０Ａ、６０Ｂ）をエッチングし、間隙８を形成し、また、電子放出体６Ａと抵抗体９Ａを形成する（図８（ｅ）、図８（ｆ））。
【０１５８】
ＴＭＡＨによるエッチングの速度は、基板１の表面上では０．２ｎｍ／ｍｉｎ、絶縁層の側面上では０．６ｎｍ／ｍｉｎとなるようにＴＭＡＨの濃度を調整した。
【０１５９】
本実施例ではターゲットと平行な基板１表面上のＭｏ膜が６０ｎｍとなる様にエッチング時間（本例では５０分）を精密に制御した。この時、絶縁層３の側面上のＭｏの厚さは１０ｎｍとなった。
【０１６０】
続いて、ヨウ素とヨウ化カリウムからなるエッチング液を用いてゲート電極５上に設けたＮｉ剥離層を除去することによりゲート電極上の導電性膜６Ｂを剥離した。
【０１６１】
その後、導電性膜（電子放出体６Ａおよび抵抗層９Ａ）の幅Ｔ４（図１参照）が３μｍになるようにフォトリソグラフィー技術によりレジストパターンを導電性膜（電子放出体６Ａおよび抵抗層９Ａ）上に形成した。その後、ドライエッチングで導電性膜（電子放出体６Ａおよび抵抗層９Ａ）をパターニングした。この時のエッチングガスとしては、モリブデンはフッ化物を作る材料であるため、ＣＦ４系のガスが用いられた。
【０１６２】
断面ＴＥＭによる解析の結果、電子放出部である電子放出体６Ａの先端とゲート電極５との間の最短距離８が９ｎｍであった。
【０１６３】
次に図８（ｇ）に示すように、電極２を形成した。電極２には銅（Ｃｕ）を用いた。その作成方法はスパッタ法にて形成され、その厚さとしては、５００ｎｍであった。
【０１６４】
以上の方法で形成された電子放出素子の抵抗体９Ａ及びカソード６Ａについて、ＴＥＭ（透過電子顕微鏡像）とＥＥＬＳ（電子エネルギー損失分光法）分析を実施して膜密度を算出した。その結果、抵抗層９Ａは７．７ｇ／ｃｍ３、電子放出体６Ａは１０．２ｇ／ｃｍ３であった。
【０１６５】
本実施例で作成した電子放出素子を用いた画像表示装置においては、電子ビームの成形性に優れた表示装置を得ることができた。また、表示画像の良好な表示装置を実現できるとともに、放電による画素欠陥などの無い信頼性の高い画像表示装置が提供できた。また、この画像表示装置を駆動中に意図的に放電を生じさせたところ、１つの電子放出素子を構成する抵抗層９Ａにおいて溶断されていることが確認されたが、他の電子放出素子は破壊されていなかった。
【０１６６】
（実施例３）
本実施例では電子放出素子Ａと電子放出素子Ｂの２つの電子放出素子を作成した。作成した電子放出素子Ａおよび電子放出Ｂの基本的な製造方法は実施例２と同様であるので、ここでは実施例２と異なる部分のみ図８を用いて説明する。
【０１６７】
まず、電子放出素子Ａと電子放出Ｂの違いを検証しやすくするために、どちらの電子放出素子についても絶縁層３の膜厚を１０μｍとした。
【０１６８】
電子放出素子Ａについては上記絶縁層３の膜厚を除いたその他の構成は実施例２と同じである。
【０１６９】
一方、電子放出素子Ｂは、図８（ｄ）に示した工程において、導電性膜６０Ａの絶縁層３の側面上に位置する部分（低密度膜：図１４の６Ａ２）のＭｏ膜厚が３０ｎｍとなる様に形成した。
【０１７０】
次に、モリブデンの表層を酸化させた。酸化方法としてオゾン中でのＥＵＶ露光法を用いた。酸化の速度は、基板１の表面に平行な部位（高密度膜：図１４の６Ａ１）では２ｎｍ／ｍｉｎであり、絶縁層３の側面上の部位（低密度膜：図１４の６Ａ２）では４ｎｍ／ｍｉｎである。基板１の表面と平行な部位（高密度膜）では、形成される酸化層の膜厚が１０ｎｍとなるように時間（本例では５ｍｉｎ）を精密に制御した。この時、導電性膜６０Ａの絶縁層３の側面上に位置する部分の表面に形成された酸化層の膜厚は２０ｎｍであった。
【０１７１】
次に、形成された酸化層を除去するために、４５℃の温水中に浸漬させて、エッチング処理した。酸化層のエッチング速度は０．５ｎｍ／ｍｉｎであり、側面上の酸化層の膜厚が５ｎｍになるまで（本実施例では３０ｍｉｎ）エッチングを行った。このようにして、絶縁層３の側面上、及び、ゲート電極５の側面上のＭｏの厚さが１０ｎｍ、その表面に設けられた酸化層の膜厚は５ｎｍとした。また、基板１の表面に平行な部位（絶縁層３の上面上およびゲート電極５の上面上）のＭｏの厚さが４２ｎｍとした。また、凹部７内への電子放出体６Ａの入り込み量（ｘ）が３５ｎｍ、凹部７内に位置する絶縁層３の上面と電子放出体６Ａの側面とが接する角度が１２０°となるように形成した。
【０１７２】
その後、真空中にて４５０℃で１時間の加熱工程を行った。
【０１７３】
電子放出素子Ｂのその他の形成方法や構造は、実施例２と同じである。
【０１７４】
電子放出素子Ａとの違いは、電子放出素子Ｂでは抵抗層９Ａが、厚みが１０ｎｍのモリブデン層とその表面に設けられた厚みが５ｎｍの酸化モリブデン層で構成されている点である。
【０１７５】
次に、モリブデン層からなる抵抗層９Ａを備える電子放出素子Ａと酸化モリブデン層とモリブデン層との積層体からなる抵抗層９Ａを備える電子放出素子Ｂの電気特性の評価方法を説明する。
【０１７６】
図１１は、モリブデンのみで形成された抵抗層９Ａを備えた電子放出素子Ａと、モリブデン層とその表面に設けられた酸化層とで構成された抵抗層９Ａを備える電子放出素子Ｂの、電圧―電流曲線を比較したものである。
【０１７７】
図１２では、電子放出特性を測定するときの電源の供給配置を示している。ここで、Ｖｆはゲート電極５とカソード電極２の間に印加される電圧、Ｉｆはこの時流れる素子電流、Ｖａはカソード電極２と陽極（アノード）２０の間に印加される電圧、Ｉｅは電子放出電流である。
【０１７８】
ゲート電極５を０Ｖに規定してカソード電極２に負電圧を０Ｖから−３０Ｖ付近まで徐々に昇圧していき、その際に流れるＩｆを計測した。電圧は任意波形装置を用いて矩形波を出力しオシロスコープと同期させて電流波形、電圧波形を取得した。
【０１７９】
本実施例で作成した電子放出素子Ａ、Ｂを、予め、真空中にて加熱工程を行った。その後、超高真空中（１０−６Ｐａ以下）にて特性の評価を行った。
【０１８０】
上述の評価系で測定した電圧―電流曲線を図１１に示した。
【０１８１】
横軸のＶｆは上記した印加電圧であり、Ｉｆは上記素子電子電流である。Ｉｆ−Ｖｆ曲線を比較すると、電子放出素子Ｂの方が電子放出素子Ａの電流―電圧曲線よりも高電圧側にシフトしていることが分かる。
【０１８２】
表層に酸化層が存在している電子放出素子Ｂの方が、電子放出素子Ａよりも抵抗値が高くなることがわかる。
【０１８３】
電子放出素子Ｂの酸化層をエッチングした後の状態を断面ＴＥＭで確認した結果を、図１０に模式的に示す。
【０１８４】
抵抗層９Ａにおいて、モリブデン層１５の膜厚は１０ｎｍであり、モリブデン膜の表面に存在する酸化モリブデン層１３の平均膜厚は５ｎｍであった。１４はモリブデン膜１５のグレイン（結晶子）の間に存在する酸化モリブデンである。モリブデンの酸化部位が表層の酸化層１３にだけでなく、モリブデン層１５のグレイン（結晶子）の間にも多数存在することで、金属中に酸化物が分散されたような状態になり高抵抗化に寄与していると考えられる。
【０１８５】
また、酸化モリブデン層１３は主体が二酸化モリブデンであった。これは、酸化層を形成した段階では三酸化モリブンデンであるが、上記したように真空中で４５０℃で１時間の加熱処理を行って二酸化モリブデンが主体となるように変質させたためである。（Ｈａｎｄｂｏｏｋ ｏｆ Ｍａｔｅｒｉａｌｓ ａｎｄ Ｔｅｃｈｎｉｑｕｅｓ ｆｏｒ Ｖａｃｕｕｍ Ｄｅｖｉｃｅｓ ｐ２８７ Ｗａｌｔｅｒ Ｈ．Ｋｏｈｌ参照）。酸化モリブデン層１３は、二酸化モリブデンのみで構成されていてもよい。
【０１８６】
以上のことを鑑みると、抵抗層９Ａの表面に二酸化モリブデンの層（二酸化モリブデンを主体とする層）１３を設けることで、抵抗層としての機能が向上する。
【０１８７】
（実施例４）
本実施例で作成した電子放出素子の製造方法は、基本的には実施例３と同様であるので、ここでは実施例３と異なる部分のみ図８を用いて説明する。本実施例で作成した電子放出素子ＡおよびＢでは、導電性膜（電子放出体６Ａおよび抵抗層９Ａ）を１００個に分割するパターニングを行った以外については実施例３で作成した電子放出素子ＡおよびＢの製造方法と同様である。従って、以下パターニング工程について説明する。
【０１８８】
導電性膜剥離層を剥離した後、導電性膜（電子放出体６Ａおよび抵抗層９Ａ）を１００個に分割するために、図２に示す様に、幅Ｔ４が３μｍのライン＆スペースになるようにフォトリソグラフィー技術によりレジストパターンを形成した。
【０１８９】
その後、ドライエッチングで導電性膜（電子放出体６Ａおよび抵抗層９Ａ）を１００個に分割するパターニングを行った。
【０１９０】
断面ＴＥＭによる解析の結果、電子放出部である電子放出体（図２では６０Ａ１〜６０Ａ４に相当）の先端とゲート電極５との間の最短距離８の平均は８．５ｎｍとなっていた。
【０１９１】
その他の工程は実施例２と同じである。
【０１９２】
以上の工程で作成した電子放出素子ＡおよびＢの電子放出特性の評価方法は、ほぼ実施例３で示したものと同様であるので、ここでは実施例３との違いについてだけ述べる。
【０１９３】
図１３（ａ）は、本実施例で作成した２つの電子放出素子（電子放出素子Ａと電子放出素子Ｂ）について、ラッシュカレントが流れた際の電気特性を示している。
【０１９４】
ラッシュカレントを計測するために、任意波形発生装置と同期をとるオシロスコープＡとは別のオシロスコープＢを用意した。オシロスコープＢは、ＦＮ電流にラッシュカレントが約１ｍＡ程度の電流値が重畳された際にトリガがかかるように設定した。
【０１９５】
サンプリングレートは１００ＭＳａ／ｓでレコード長を１４ｂｉｔに設定した。図１３（ａ）に示したＩｆ−Ｖｆ曲線は、オシロスコープＡによって読み取った電流波形のパルスの後半の値を読み取ったものである。ここでは出力パルスは１００ｕｓであり、読み値はパルス後半の５ｕｓを平均化した値を用いた。
【０１９６】
ラッシュカレントが流れるまで昇圧を続け、オシロスコープＢにラッシュカレントが流れてトリガがかると、昇圧を止めて電圧を徐々に下げるように設定した。
【０１９７】
ラッシュカレントが流れるとオシロスコープＢでは図１３（ｂ）のように波形が取得される。ラッシュカレントが流れた前後における電流値の差を図１３（ｃ）に示した。
【０１９８】
図１３Ｃより、酸化膜を上層に持つ抵抗層９Ａを備えた電子放出素子Ｂの方が、電流値の低下が少ないことが読み取れる。短絡した抵抗層が瞬時に溶断されたことで、隣接する他の抵抗層（電子放出体）へのダメージを抑えることが出来る。
【図面の簡単な説明】
【０１９９】
【図１】電子放出素子の模式図
【図２】別の電子放出素子の模式図
【図３】電子放出素子に接続された抵抗体の形状を示す図
【図４】抵抗体の膜密度と抵抗率の関係を示す図
【図５】ラッシュカレントの電流値と抵抗体の温度との関係を示す図
【図６】抵抗体の膜密度と溶断される電流閾値の関係を示す図
【図７】ラッシュカレントが流れた際の電子放出素子のダメージを示す図
【図８】電子放出素子の製造方法の一例を示す図
【図９】成膜角度と抵抗率の関係を示す図
【図１０】実施例における電子放出素子の部分図
【図１１】電圧と電流の関係を示す図
【図１２】電子放出素子の特性を測定する構成を説明する図
【図１３】ラッシュカレント前後の関係を示す図
【図１４】エッチング処理についての説明図
【図１５】電子放出素子を配列した電子源に関する説明図
【図１６】電子放出素子を用いた画像表示装置の説明図
【図１７】画像表示装置を駆動する駆動回路の一例を示す回路図
【符号の説明】
【０２００】
２ カソード電極
３、４ 縁層（絶縁部材）
５ ゲート電極
６Ａ 電子放出体
７ 凹部（リセス）
９Ａ 抵抗体
【特許請求の範囲】
【請求項１】
カソード電極と、該カソード電極に電気的に接続された電子放出体と、該カソード電極と該電子放出体との間に設けられた抵抗層と、を少なくとも有する電子放出素子であって、
前記抵抗層は前記電子放出体と同じ材料で構成されており、前記抵抗層の膜密度が前記電子放出体の膜密度よりも低いことを特徴とする電子放出素子。
【請求項２】
上面と該上面と接続する側面とを備える絶縁層を更に備えており、前記電子放出体の少なくとも一部が前記上面の上に設けられており、前記抵抗層が前記側面の上に設けられていることを特徴とする請求項１に記載の電子放出素子。
【請求項３】
前記絶縁層の上に前記絶縁層とは別の絶縁層を間に挟んでゲート電極が設けられており、
前記ゲート電極の上に、導電性膜が設けられていることを特徴とする請求項２に記載の電子放出素子。
【請求項４】
前記電子放出体を構成する材料がモリブデンであることを特徴とする請求項１乃至３のいずれか１項に記載の電子放出素子。
【請求項５】
前記抵抗層の膜密度が６．０ｇ／ｃｍ３以上８．５ｇ／ｃｍ３以下であり、前記電子放出体の膜密度が８．６ｇ／ｃｍ３以上１０．３ｇ／ｃｍ３以下であることを特徴とする請求項１乃至４のいずれか１項に記載の電子放出素子。
【請求項６】
前記抵抗層は、その表面に、酸化モリブデン層を備えていることを特徴とする請求項１乃至５のいずれか１項に記載の電子放出素子。
【請求項７】
前記酸化モリブデン層が、二酸化モリブデンを主体とする層であることを特徴とする請求項６に記載の電子放出素子。
【請求項８】
カソード電極と、該カソード電極に電気的に接続し、電子放出部と抵抗部とを備えた導電性膜と、を少なくとも有する電子放出素子であって、
前記抵抗部の膜密度が前記電子放出部の膜密度よりも低いことを特徴とする電子放出素子。
【請求項９】
上面と該上面と接続する側面とを備える絶縁層を更に備えており、前記導電性膜が前記上面から前記側面にかけて延在し、前記電子放出部が前記上面の上に設けられており、前記抵抗層が前記側面の上に位置していることを特徴とする請求項８に記載の電子放出素子。
【請求項１０】
前記抵抗部の膜密度が６．０ｇ／ｃｍ３以上８．５ｇ／ｃｍ３以下であり、前記電子放出部の膜密度が８．６ｇ／ｃｍ３以上１０．３ｇ／ｃｍ３以下であることを特徴とする請求項８または９に記載の電子放出素子。
【請求項１１】
複数の電子放出素子と、該電子放出素子から放出された電子が照射されることで発光する発光体と、を備える画像表示装置であって、前記電子放出素子が請求項１乃至１０のいずれか１項に記載の電子放出素子であることを特徴とする画像表示装置。
【請求項１】
カソード電極と、該カソード電極に電気的に接続された電子放出体と、該カソード電極と該電子放出体との間に設けられた抵抗層と、を少なくとも有する電子放出素子であって、
前記抵抗層は前記電子放出体と同じ材料で構成されており、前記抵抗層の膜密度が前記電子放出体の膜密度よりも低いことを特徴とする電子放出素子。
【請求項２】
上面と該上面と接続する側面とを備える絶縁層を更に備えており、前記電子放出体の少なくとも一部が前記上面の上に設けられており、前記抵抗層が前記側面の上に設けられていることを特徴とする請求項１に記載の電子放出素子。
【請求項３】
前記絶縁層の上に前記絶縁層とは別の絶縁層を間に挟んでゲート電極が設けられており、
前記ゲート電極の上に、導電性膜が設けられていることを特徴とする請求項２に記載の電子放出素子。
【請求項４】
前記電子放出体を構成する材料がモリブデンであることを特徴とする請求項１乃至３のいずれか１項に記載の電子放出素子。
【請求項５】
前記抵抗層の膜密度が６．０ｇ／ｃｍ３以上８．５ｇ／ｃｍ３以下であり、前記電子放出体の膜密度が８．６ｇ／ｃｍ３以上１０．３ｇ／ｃｍ３以下であることを特徴とする請求項１乃至４のいずれか１項に記載の電子放出素子。
【請求項６】
前記抵抗層は、その表面に、酸化モリブデン層を備えていることを特徴とする請求項１乃至５のいずれか１項に記載の電子放出素子。
【請求項７】
前記酸化モリブデン層が、二酸化モリブデンを主体とする層であることを特徴とする請求項６に記載の電子放出素子。
【請求項８】
カソード電極と、該カソード電極に電気的に接続し、電子放出部と抵抗部とを備えた導電性膜と、を少なくとも有する電子放出素子であって、
前記抵抗部の膜密度が前記電子放出部の膜密度よりも低いことを特徴とする電子放出素子。
【請求項９】
上面と該上面と接続する側面とを備える絶縁層を更に備えており、前記導電性膜が前記上面から前記側面にかけて延在し、前記電子放出部が前記上面の上に設けられており、前記抵抗層が前記側面の上に位置していることを特徴とする請求項８に記載の電子放出素子。
【請求項１０】
前記抵抗部の膜密度が６．０ｇ／ｃｍ３以上８．５ｇ／ｃｍ３以下であり、前記電子放出部の膜密度が８．６ｇ／ｃｍ３以上１０．３ｇ／ｃｍ３以下であることを特徴とする請求項８または９に記載の電子放出素子。
【請求項１１】
複数の電子放出素子と、該電子放出素子から放出された電子が照射されることで発光する発光体と、を備える画像表示装置であって、前記電子放出素子が請求項１乃至１０のいずれか１項に記載の電子放出素子であることを特徴とする画像表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【公開番号】特開２０１０−１４６９１３（Ｐ２０１０−１４６９１３Ａ）
【公開日】平成２２年７月１日（２０１０．７．１）
【国際特許分類】
【出願番号】特願２００８−３２４４６３（Ｐ２００８−３２４４６３）
【出願日】平成２０年１２月１９日（２００８．１２．１９）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２２年７月１日（２０１０．７．１）
【国際特許分類】
【出願日】平成２０年１２月１９日（２００８．１２．１９）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]