電子機器の保護回路
【課題】電子機器の内部電源を用いることなく、電源端子に加わったサージ電圧から電子機器内部の回路を保護する。
【解決手段】入力端子１０１、出力端子１０２、入力端子１０１と出力端子とを電気的に離接するスイッチ１０３、入力端子１０１から入力された入力電圧Ｖinが、予め設定されている電圧Ｖddより大きい場合、入力電圧Ｖinの自己電圧を電力源としてディスチャージ制御信号Ｘを発生するディスチャージ信号発生回路１０５を含み、ディスチャージ制御信号Ｘは、スイッチ１０３を、入力端子１０１と出力端子１０２との間の信号伝達経路を切断するように動作させる。
【解決手段】入力端子１０１、出力端子１０２、入力端子１０１と出力端子とを電気的に離接するスイッチ１０３、入力端子１０１から入力された入力電圧Ｖinが、予め設定されている電圧Ｖddより大きい場合、入力電圧Ｖinの自己電圧を電力源としてディスチャージ制御信号Ｘを発生するディスチャージ信号発生回路１０５を含み、ディスチャージ制御信号Ｘは、スイッチ１０３を、入力端子１０１と出力端子１０２との間の信号伝達経路を切断するように動作させる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、過電圧から電子機器を保護する保護回路にかかり、特に、電源端子を有する電子機器の保護回路に関する。
【背景技術】
【０００２】
近年、複数の電子機器間のデータ伝送や電力供給が、ＵＳＢ（Universal Sirial Bus）端子を介して行われるようになっている。ＵＳＢ端子を使って行われるデータ伝送の例としては、例えば、ＵＳＢメモリとパソコンとの間のデータの送受信がある。また、電力供給の例としては、例えば、データを保持するためのＵＳＢメモリ内部の２次電池へパソコンが電力供給することがあげられる。
【０００３】
ＵＳＢ端子は、複数のピンが大気に露出していて、ピン同士の間に隙間がある。このような構造上、ＵＳＢ端子には、パソコン等の電子機器への脱着時にサージ電圧（過電圧）が生じることがある。サージ電圧がＵＳＢ端子に生じると、ＵＳＢ端子に接続された電子機器の内部回路が破壊される可能性がある。
このような問題を解消するための従来技術としては、例えば、図１３に記載された特許文献１記載の保護回路がある。図１３に示した従来技術は、パソコン等にＵＳＢ端子を装着し、ＵＳＢデバイスを介して２次電池の充電を行う電子機器の内部回路をサージ電圧から保護する保護回路である。
【０００４】
図１３に示した特許文献１の保護回路では、ＵＳＢデバイス内部の充電制御ＩＣに電力を供給する電力供給線１３０にスイッチ１３１が設けられている。また、抵抗素子１３２、１３３によって入力電圧を分圧する分圧回路、分圧電圧と基準電圧とを比較してスイッチのオン、オフを制御するコンパレータ１３４を備えている。そして、サージ電圧が入力されたとき、コンパレータ１３４がスイッチ１３１をオフするようにしている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−００９８９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記した従来の保護回路は、コンパレータに電源が与えられないと、保護回路として機能することができない。つまり、従来の保護回路は、所定の値以上の内部電圧が保護回路に供給されて初めて保護回路として動作する。このような保護回路において、電子機器内の二次電池の電圧が保護回路を動作させることができないほど低く、保護回路内のＬＤＯ（Low Drop Out）が立ち上がる（所定の電圧値以上の内部電圧を生成する）以前にサージ電圧が印加されると、電子機器内部の回路がサージ電圧によって破壊される恐れがある。
【０００７】
つまり、内部電源が与えられていないとき、スイッチ１３１のゲートはフローティング状態（駆動されていない状態）になり、サージ電圧は、ゲートソース間容量、ゲートドレイン間容量を介して、スイッチ１３１のゲートに伝達する。そして、スイッチ１３１がオンしてサージ電圧が電子機器内部の回路に伝達される。
また、サージ電圧には、主に高周波成分（ＡＣ成分）を含むもの、主に低周波数成分（ＤＣ成分）を含むもの、その両方を含むものが考えられる。このような様々なサージ電圧に上記した従来技術の保護回路を使って対応しようとすれば、スイッチ１３１をサージ電圧の入力と略同時にオフし、内部電圧が所定の電圧に達するまでオフしておかなければならない。
【０００８】
前記したように、従来技術の保護回路は、二次電池の電圧と内部電圧が共に低い場合にはサージ電圧の入力と同時にスイッチ１３１をオフすることができない。また、スイッチ１３１をオンするまでの時間が、サージ電圧が入力される時間よりも短ければ電子機器の内部回路が破壊される可能性があり、長ければ電子機器が電力の供給を受けて動作を開始するタイミングが遅くなる。
【０００９】
本発明は、上記した点に鑑みて行われたものであり、電子機器の内部電源を用いることなく、電源端子に加わったサージ電圧から電子機器内部の回路を保護する保護回路を提供することを目的とする。また、本発明は、入力されたサージ電圧の周波数成分に関わらず、どのようなサージ電圧に対しても、電子機器内部の回路を、内部電源を用いることなく保護する保護回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
（請求項相当）
以上の課題を解決するため、本発明の電子機器の保護回路は、電源端子を有する電子機器を保護する電子機器の保護回路であって、電圧が入力される入力端子（例えば図１に示した入力端子１０１）と、前記入力端子から入力された電圧を前記電子機器の内部に出力する出力端子（例えば図１に示した出力端子１０２）と、前記入力端子と前記出力端子とを電気的に離接するスイッチ（例えば図１に示したスイッチ１０３）と、前記入力端子から入力された入力電圧が、予め設定されている電圧より大きい場合、前記入力電圧の自己電圧を電力源としてディスチャージ制御信号を発生するディスチャージ信号発生回路（例えば図１に示したディスチャージ信号発生回路１０５）と、を含み、前記ディスチャージ制御信号は、前記スイッチを、前記入力端子と前記出力端子との間の信号伝達経路を切断するように動作させることを特徴とする。
【００１１】
なお、自己電圧とは、入力電圧そのものの電圧をいい、本発明では、放電された入力電圧がディスチャージ制御信号の電力源になることを指す。
また、本発明の電子機器の保護回路は、上記した発明において、前記電子機器の内部電圧によって動作する他の保護回路（例えば、実施形態１で記した「一般的な保護回路」）をさらに含み、前記他の保護回路は、入力電圧を電力源として内部電圧を生成する内部電圧生成回路（例えば、図１に示したＬＤＯ１０６）を含み、前記ディスチャージ信号発生回路は、前記内部電圧の値が予め設定された値に達すると、動作を停止することが望ましい。
【００１２】
また、本発明の電子機器の保護回路は、前記ディスチャージ信号発生回路が、前記入力電圧の放電電圧を微分または積分する演算回路（例えば図２に示した容量素子２０２、抵抗素子２０３）を含むことが望ましい。
また、本発明の電子機器の保護回路は、前記ディスチャージ信号発生回路が、前記入力端子とグラウンドとの間に、第１インピーダンス素子（例えば図２に示した容量素子２０２）と、当該第１インピーダンス素子に直列に接続された第２インピーダンス素子（例えば図２に示した抵抗素子２０３）と、を含み、前記第１インピーダンス素子と第２インピーダンス素子とが直列に接続される接続点（例えば図２に示した接続部ｐ）から前記ディスチャージ制御信号（例えば図２に示したディスチャージ制御信号Ｘ）を出力することが望ましい。
【００１３】
また、本発明の電子機器の保護回路は、前記第１インピーダンス素子が容量素子（例えば図２に示した容量素子２０２）であり、前記第２インピーダンス素子が抵抗素子（例えば図２に示した抵抗素子２０３）であることが望ましい。
また、本発明の電子機器の保護回路は、前記第１インピーダンス素子が抵抗素子（例えば図５に示した抵抗素子５０２）であり、前記第２インピーダンス素子が、前記入力端子から前記グラウンドへ向かう方向を順方向とするダイオード（例えば図５に示したダイオード５０３）であることが望ましい。
【００１４】
また、本発明の電子機器の保護回路は、上記した発明において、前記ディスチャージ信号発生回路が、前記入力端子とグラウンドとの間に接続される第１ユニットと、当該第１ユニットと並列に、前記入力端子とグラウンドとの間に接続される第２ユニットと、を含み、前記第１ユニットは、容量素子（例えば図８に示した容量素子２０２）と、当該容量素子に直列に接続された第１抵抗素子（例えば図８に示した抵抗素子２０３）と、を含み、前記第２ユニットは、抵抗素子（例えば図８に示した抵抗素子５０２）と、当該抵抗素子に直列に接続された、前記入力端子から前記グラウンドへ向かう方向を順方向とするダイオード（例えば図８に示したダイオード５０３）と、を含み、前記容量素子と前記第１抵抗素子とが直列に接続される接続点（例えば図８に示した接続部ｐ）から第１ディスチャージ制御信号（例えば図８に示したディスチャージ制御信号Ｘ）を出力し、前記第２抵抗素子と前記ダイオードとが直列に接続される接続点（例えば図８に示した接続部ｑ）から第２ディスチャージ制御信号（例えば図８に示したディスチャージ制御信号Ｙ）を出力することが望ましい。
【発明の効果】
【００１５】
以上の本発明は、内部電源を用いることなくサージ電圧から電子機器内部の回路を保護する電子機器の保護回路を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施形態１の電子機器の保護回路を説明するための回路図である。
【図２】図１に示したディスチャージ信号発生回路の回路構成を説明するための図である。
【図３】本発明の実施形態１のディスチャージ制御信号Ｘとサージ電圧とを比較して示す模式図である。
【図４】実施形態１の保護回路の動作を説明するためのタイミングチャートである。
【図５】本発明の実施形態２のディスチャージ信号発生回路を説明するための図である。
【図６】本発明の実施形態２のディスチャージ制御信号Ｙとサージ電圧とを比較して示す模式図である。
【図７】本発明の実施形態３のＵＳＢデバイスの保護回路を説明するための回路図である。
【図８】本発明の実施形態３のディスチャージ信号発生回路を説明するための図である。
【図９】本発明の実施形態３のディスチャージ制御信号Ｘ、Ｙと、高周波数のサージ電圧とを比較して示す模式図である。
【図１０】本発明の実施形態３のディスチャージ制御信号Ｘと、ディスチャージ制御信号Ｙと、低周波数のサージ電圧とを比較して示す模式図である。
【図１１】本発明の実施形態３のディスチャージ制御信号Ｘ、Ｙと、サージ電圧と、を比較して示す模式図である。
【図１２】実施形態３の保護回路の動作を説明するためのタイミングチャートである。
【図１３】本発明の従来技術を説明するための図である。
【発明を実施するための形態】
【００１７】
以下、図面を参照して本発明の電子機器の保護回路（以下、本明細書の実施形態では、単に保護回路と記す）の実施形態１〜３を説明する。
（実施形態１）
（構成）
図１は、実施形態１の電子機器の保護回路を説明するための回路図である。図示した保護回路は、電子機器の内部に設けられ、ケーブル等の端子（図示せず）が装着される電源端子から入力されるサージ電圧から電子機器を保護するよう機能する。なお、実施形態１では、ケーブル端子と電源端子の両方がＵＳＢ規格に則って製造されたＵＳＢ端子であるものとする。
【００１８】
保護回路は、入力端子１０１と、出力端子１０２とを有している。入力端子１０１は、装着されたＵＳＢと接続する。出力端子１０２は、電子機器（以降、ＵＳＢデバイスと記す）の後段の回路と接続し、入力端子から入力された電圧（以下、入力電圧と記す）を後段の回路に供給している。そして、入力電圧にサージが発生した場合、サージ電圧が出力端子１０２に伝わって後段の回路が損なわれることを防いでいる。
【００１９】
図１に示した保護回路は、従来技術と同様の一般的な保護回路と、ＵＳＢデバイスの内部電圧が所定の電圧（以降、Ｖddとする）に達する以前にサージ電圧に対応できる保護回路とを含んでいる。以下、本明細書では、実施形態１の保護回路は、ＵＳＢデバイスの内部電圧がＶddに達する以前にサージ電圧に対応できる保護回路を指すものとする。また、一般的な保護回路は、ＵＳＢデバイスの内部電圧がＶddに達した後に動作する保護回路である。
【００２０】
実施形態１の保護回路は、入力端子１０１と出力端子１０２との間を離接するスイッチ１０３を備えている。スイッチ１０３はＭＯＳトランジスタによって構成され、そのゲート端子にはゲート容量に蓄えられた電荷の充放電を制御するためのＭＯＳトランジスタ１０４が接続されている。また、実施形態１の保護回路は、ＭＯＳトランジスタ１０４のゲート端子にディスチャージ制御信号を出力するディスチャージ信号発生（ＤＳＣＧＥＮ）回路１０５を備えている。
【００２１】
図１に示した回路では、スイッチ１０３は、ＭＯＳトランジスタ１０４は、いずれもＮチャネルＭＯＳトランジスタで構成されている。スイッチ１０３のボディダイオードの順方向は出力端子１０２から入力端子１０１への方向である。
なお、スイッチ１０３、１０４は、上記した極性のＭＯＳトランジスタとして構成されるものに限定されるものではない。スイッチ１０３をＰチャネルＭＯＳトランジスタで構成する場合、スイッチ１０３のゲートにはＮチャネルＭＯＳトランジスタで構成する場合の逆極性の信号が与えられる。また、ＭＯＳトランジスタ１０４をＰチャネルＭＯＳトランジスタで構成する場合、ＭＯＳトランジスタ１０４のゲートには、ＭＯＳトランジスタ１０４をＮチャネルＭＯＳトランジスタで構成する場合と逆極性のディスチャージ制御信号が与えられる。
【００２２】
ディスチャージ信号発生回路１０５は、サージ電圧が発生すると受動的にディスチャージ制御信号ＸをＭＯＳトランジスタ１０４のゲートに出力する。ＭＯＳトランジスタ１０４のゲートは、ディスチャージ制御信号Ｘによってオンされる。ＭＯＳトランジスタ１０４のオンによってスイッチ１０３のゲートがグラウンドに短絡（フォース）される。
上記したように、スイッチ１０３はＮチャネルＭＯＳトランジスタであるから、ゲートがグラウンドに短絡された場合は完全にオフ状態になる。このため、入力電圧に発生したサージが出力端子１０２に伝わることがなく、出力端子１０２よりも後段の回路がサージ電圧から保護される。
【００２３】
また、一般的な保護回路は、入力端子１０１から入力電圧を入力し、一定の値の電圧を生成するＬＤＯ（Low Drop-Out）１０６を備えている。ＬＤＯ１０６によって生成された電圧はディスチャージ信号発生回路１０５に入力されている。ディスチャージ信号発生回路１０５は、ＬＤＯ１０６によって生成された電圧がＵＳＢデバイスの内部電圧がＶddに達すると動作を停止する。
【００２４】
また、一般的な保護回路は、内部電圧の供給を受けて電源１１４のリファレンス電圧Ｖｒｅｆと、抵抗値がＲａ、Ｒｂに分圧された抵抗素子１１３によって降下された入力電圧とを比較するコンパレータ１０７を備えている。コンパレータ１０７は、降下された入力電圧がリファレンス電圧Ｖrefよりも大きい場合にディスチャージ制御信号Ｚを出力する。
【００２５】
また、図１に示した回路は、ディスチャージ制御信号Ｚがゲートに入力され、ディスチャージ制御信号Ｚによってゲートがオン、オフされるＭＯＳトランジスタ１０８を備えている。ＭＯＳトランジスタ１０８は、ディスチャージ制御信号Ｚが入力されるとオンするＮチャネルＭＯＳトランジスタである。
さらに、図１に示した回路は、発振器１０９と昇圧回路１１０とを備えている。発振器１０９、昇圧回路１１０は、ＬＤＯ１０６によって生成された電圧Ｖddまたは二次電池１１２から電圧の供給を受けてスイッチ１０３のゲート電圧を昇圧する駆動信号ＰＧを出力する。ゲート電圧の昇圧によってスイッチ１０３のゲートがオンし、入力電圧Ｖinが入力端子１０１から出力端子１０２に伝えられる。
【００２６】
図２は、ディスチャージ信号発生回路１０５の回路構成を説明するための図である。ディスチャージ信号発生回路１０５は、入力端子１０１とグラウンドとの間に、抵抗素子２０１（抵抗値Ｒ１）、容量素子２０２（容量値Ｃ1）、抵抗素子２０３（抵抗値Ｒ2）が直列接続されている。容量素子２０２と抵抗素子２０３との接続部ｐから、ディスチャージ制御信号Ｘが出力される。ディスチャージ制御信号Ｘが出力されるノード２０８とグラウンドとの間には、ＭＯＳトランジスタ２０４が接続されている。
【００２７】
また、抵抗素子２０１と容量素子２０２との接続部とグラウンドとの間には、素子保護回路２０５が接続されている。素子保護回路２０５は、ツェナーダイオード２０６、２０７を含んでいる。素子保護回路２０５は、入力電圧Ｖinがサージによって降伏電圧以上になったとき、過電圧を放電して抵抗素子２０１、容量素子２０２、抵抗素子２０３を保護している。
【００２８】
ディスチャージ信号発生回路１０５の容量素子２０２と抵抗素子２０３は、ハイパスフィルタ（ＨＰＦ）を構成する。このため、ディスチャージ制御信号Ｘは、高周波（ＡＣ）のサージ電圧の波形をハイパスフィルタによって微分して得られる信号となる。
また、ノード２０８とグラウンドとの間に接続されたＭＯＳトランジスタ２０４のゲートにはＬＤＯ１０６によって生成された電圧が印加される。ＬＤＯ１０６によって生成される電圧がＶddに達すると、ＭＯＳトランジスタ２０４はオンし、ノード２０８がグラウンドに短絡され、ディスチャージ制御信号Ｘの出力が停止する。
【００２９】
（動作）
次に、以上説明した構成の動作について説明する。なお、図１に示した構成の動作は、ＵＳＢデバイスの内部電圧がＶddに達している場合（１）と、内部電圧がＶddに達していなくても二次電池１１２からＶdd以上の電圧が供給される場合（２）と、内部電圧、二次電池１１２のいずれの電圧もＶddに満たない場合（３）とで相違する。実施形態１の保護回路は、（３）の内部電圧、二次電池１１２のいずれの電圧もＶddに満たない場合に動作する。
【００３０】
すなわち、内部電圧、二次電池１１２のいずれの電圧もＶddに満たない場合、入力端子電圧Ｖinにサージが発生すると、サージ電圧は抵抗素子１１３、ＬＯＤ１０６、ディスチャージ信号発生回路１０５に入力される。このとき、ＬＯＤ１０６によって生成される内部電圧がＶddに達するまでは実施形態１の保護回路が動作し、一般的な保護回路は動作することができない。
【００３１】
ディスチャージ信号発生回路１０５では、サージ電圧が容量素子２０２と抵抗素子２０３とで構成されるＨＰＦに入力される。そして、容量素子２０２と抵抗素子２０３との接続部ｐからサージ電圧の大きさに応じたディスチャージ信号Ｘが出力される。ディスチャージ信号Ｘの大きさは、容量素子２０２と抵抗素子２０３とによって決まるカットオフ周波数に依存し、容量素子２０２の容量Ｃ１、抵抗素子２０３の抵抗値Ｒ２の値が大きいほど、ディスチャージ制御信号Ｘは大きくなる。
【００３２】
図３は、ディスチャージ制御信号Ｘとサージ電圧とを比較して示す模式図である。図３の縦軸は電圧を示し、横軸は時間を示している。入力電圧Ｖinにサージが発生すると、図２に示したＨＰＦにより、入力電圧Ｖinの変化とともに立ち上がるディスチャージ制御信号Ｘが受動的に発生する。ディスチャージ制御信号Ｘは、図１に示したＭＯＳトランジスタ１０４のゲートに入力される。
【００３３】
ディスチャージ制御信号ＸがＭＯＳトランジスタ１０４のゲートに入力されると、ＭＯＳトランジスタ１０４がオンし、スイッチ１０３のゲートがグラウンドにフォースされる。スイッチ１０３のゲートがグラウンドにフォースされたことにより、スイッチ１０３のゲートドレイン間容量、ゲートソース間容量などの寄生容量を介してサージ電圧がゲートに入力され、スイッチ１０３がオンすることはない。
【００３４】
以上のように、実施形態１では、内部電圧がＶddに達する以前にサージ電圧が入力された場合、スイッチ１０３が完全にオフするので、サージ電圧が入力端子１０１から出力端子１０２に伝達されなくなる。
つまり、実施形態１の保護回路は、内部電圧を用いることなく、サージ電圧の自己電力（自己エネルギー）を電力源に利用して、スイッチ１０３をオフすることができる。このため、二次電池１１２の電圧がＶddより低く、入力電圧ＶinからＶddの内部電圧が生成される以前であっても、サージ電圧からＵＳＢデバイスの内部回路を保護することができる。また、実施形態１の保護回路は、サージ電圧に対して高速にスイッチ１０３をオフすることができるので、特に高周波数のサージ電圧に対して有効である。また、容量素子２０２の容量値Ｃ１、抵抗素子２０３の抵抗値Ｒ２を大きくするほど広い周波数範囲のサージ電圧から内部回路を保護することができる。
【００３５】
次に、実施形態１の保護回路の動作を、タイミングチャートを使って説明する。
図４（ａ）〜（ｃ）は、実施形態１の保護回路の動作を説明するためのタイミングチャートである。図４（ａ）〜（ｃ）は、いずれもＵＳＢデバイスにサージ電圧が入力されない場合の入力電圧Ｖin、内部電圧、駆動信号ＰＧ、ディスチャージ制御信号Ｚ、ディスチャージ制御Ｘ、スイッチ１０３のゲート電圧（ＧＡＴＥ）、出力電圧Ｖoutを示している。また、図４（ａ）はサージ電圧が入力されていない場合の上記パラメータを示している。なお、図４（ａ）では、ＵＳＢデバイスの内部電圧が保護回路を動作させることができる電圧Ｖddに達していない場合について示している。
【００３６】
図４（ｂ）は、ＵＳＢデバイスの内部電圧がＶdd以上であり、サージ電圧が入力された場合の上記パラメータを示し、図４（ｃ）は、ＵＳＢデバイス内部にＶdd以上の内部電圧がなく、高周波数成分と低周波数成分とを含むサージ電圧が入力された場合の上記パラメータを示している。以下、各場合について実施形態１の保護回路の動作を説明する。
【００３７】
（１）サージ電圧が入力されていない場合
入力電圧Ｖinが時刻ｔ0に入力されると、ディスチャージ信号発生回路１０５は入力電圧Ｖinの変化に応じてディスチャージ制御信号Ｘを出力する。
時刻ｔ2において内部電圧がＶddに達すると、ディスチャージ信号発生回路１０５が停止するとともに、図１に示した昇圧回路１１０が動作する。昇圧回路１１０は、時刻ｔ3においてスイッチ１０３のゲートに駆動信号ＰＧを出力する。駆動信号ＰＧによってスイッチ１０３のゲートがオンし、出力電圧Ｖoutが出力される。
【００３８】
（２）内部電圧がＶdd以上であり、サージ電圧が入力された場合
内部電圧がＶdd以上である場合、ＬＤＯ１０６が、ディスチャージ信号発生回路１０５の動作を停止する。このため、サージ電圧が入力電圧Ｖinとして入力されても、ディスチャージ信号発生回路１０５が動作することはない。
コンパレータ１０７は、入力電圧Ｖinを基準電圧Ｖｒｅｆと比較する。今、保護回路にはサージ電圧が入力されているから、入力電圧Ｖinは基準電圧Ｖｒｅｆよりも大きく、コンパレータ１０７からはディスチャージ制御信号Ｚが出力される。ディスチャージ制御信号ＺによってＭＯＳトランジスタ１０８がオンし、スイッチ１０３のゲートがグラウンドにフォースされる。このため、スイッチ１０３がオフ状態になり、入力端子１０１から入力されたサージ電圧は、出力端子１０２を介してＵＳＢデバイスの内部に伝わらない。
【００３９】
ただし、このような動作では、サージ電圧が入力した時刻ｔ0からコンパレータ１０７がサージ電圧と基準電圧Ｖｒｅｆとを比較する処理等にかかった時間だけ遅れてディスチャージ制御信号Ｚが時刻ｔ1に出力される。このため、時刻ｔ0から時刻ｔ1までのわずかな時間、スイッチ１０３にサージ電圧が入力され、スイッチ１０３の容量等によってゲート電圧がわずかに上昇している。また、ゲート電圧の上昇に伴って出力電圧Ｖoutもわずかに出力している。
さらに、時刻ｔ3において駆動信号ＰＧが出力されるようになると、スイッチ１０３のゲート電圧が上昇してスイッチ１０３がオン状態になる。時刻ｔ４において、入力電圧Ｖinに再びサージが発生すると、コンパレータ１０７が入力電圧Ｖinが基準電圧Ｖｒｅｆを上回る間（時刻ｔ４〜ｔ５）、ディスチャージ制御信号Ｚを出力してスイッチ１０３のゲートをオフさせる。このため、出力電圧Ｖoutは、時刻ｔ4〜ｔ5の間わずかに低下していることが分かる。
【００４０】
（３）内部電圧がＶddより小さく、サージ電圧が入力された場合
サージ電圧が入力電圧Ｖinとして時刻ｔ0に入力されると、ディスチャージ信号発生回路１０５は入力電圧Ｖinの変化に応じてディスチャージ制御信号Ｘを出力する。このとき、サージの発生によって入力電圧Ｖinの値は予め設定されている値よりも大きいから、ディスチャージ制御信号Ｘの値が大きくなる。ディスチャージ制御信号Ｘの値がＭＯＳトランジスタ１０４の閾値電圧以上に達すると、ＭＯＳトランジスタ１０４がオンする。
【００４１】
ＭＯＳトランジスタ１０４がオンすると、スイッチ１０３のゲートがグラウンドにフォースされてスイッチ１０３は完全にオフされる。このため、内部電圧が一般的な保護回路を動作できる電圧Ｖddに満たない間、実施形態１の保護回路は、サージ電圧からＵＳＢデバイスの内部回路を保護することができる。
また、ディスチャージ制御信号Ｘは、サージ電圧によって受動的に発生する信号であるから、サージ電圧が入力端子１０１から入力されるのと略同時に発生する。このため、実施形態１は、入力電圧Ｖinを基準電圧Ｖｒｅｆと比較する従来技術よりも速やかにディスチャージ制御信号Ｘを出力することができるので、完全にスイッチ１０３をオフしてわずかなゲート電圧の上昇も抑えることができる。
【００４２】
時刻ｔ3において内部電圧がＶddに達すると、ディスチャージ信号発生回路１０５が停止するとともに、図１に示した昇圧回路１１０が動作する。昇圧回路１１０は、時刻ｔ4においてスイッチ１０３のゲートに駆動信号ＰＧを出力する。駆動信号ＰＧによってスイッチ１０３のゲートがオンし、出力電圧Ｖoutが出力される。
さらに、時刻ｔ4において駆動信号ＰＧが出力されるようになると、スイッチ１０３のゲート電圧が上昇してスイッチ１０３がオン状態になる。時刻ｔ5において、入力電圧Ｖinに再びサージが発生すると、コンパレータ１０７は、入力電圧Ｖinが基準電圧Ｖｒｅｆを上回る間（時刻ｔ5〜ｔ6）、ディスチャージ制御信号Ｚを出力してスイッチ１０３のゲートをオフさせる。このため、出力電圧Ｖoutは、時刻ｔ5〜ｔ6の間わずかに低下していることが分かる。
【００４３】
（実施形態２）
次に、本発明の実施形態２について説明する。
（構成）
実施形態２の保護回路は、実施形態１と同様に、ＵＳＢデバイスの内部電圧がＶddに達する以前に動作する保護回路である。そして、実施形態２の保護回路は、図１に示したディスチャージ信号発生回路の構成が相違する点で実施形態１と相違するものである。なお、実施形態１の保護回路を含む保護回路の全体図は、図１のディスチャージ信号発生回路１０５をディスチャージ信号発生回路５０５とするものであるから、その図示及び説明を省くものとする。
【００４４】
図５は、実施形態２のディスチャージ信号発生回路５０５を説明するための図である。ディスチャージ信号発生回路５０５は、入力端子１０１とグラウンドとの間に直列に接続された、抵抗素子５０１、抵抗素子５０２、ダイオード５０３を含んでいる。ダイオード５０３のアノードと抵抗素子５０２との共通接続部ｑからディスチャージ制御信号Ｙが出力される。なお、ダイオード５０３のカソードはグラウンドに接続されている。
【００４５】
抵抗素子５０１、抵抗素子５０２、ダイオード５０３は、分圧回路を構成する。ダイオード５０３の空乏層容量は、図１に示したＭＯＳトランジスタ１０４のゲート容量とともにローパスフィルタ（ＬＰＦ）を構成し、低周波（ＤＣ）のサージ電圧を抵抗素子５０２、ダイオード５０３の共通接続部ｑからディスチャージ制御信号Ｙとして出力する。
また、抵抗素子５０１と抵抗素子５０２との共通接続部ｑとグラウンドとの間には、ツェナーダイオード５０６を含む素子保護回路５０７が接続されている。ツェナーダイオード５０６のアノードはグラウンドに接続され、カソードは、抵抗素子５０１と抵抗素子５０２の共通接続部に接続されている。素子保護回路５０７は、入力端子１０１に過電圧が印加された場合に抵抗素子５０１、抵抗素子５０２、ダイオード５０３への印加電圧が素子耐圧を超えて破壊されないように保護するものである。このために、入力電圧Ｖinが降伏電圧を超えると、素子保護回路５０７を介して電流が流れ、過電圧がディスチャージ制御信号Ｙとして放電される。
【００４６】
（動作）
次に、実施形態２の保護回路の動作を説明する。
実施形態２の保護回路では、入力端子１０１にサージ電圧が入力されると、抵抗素子５０１、５０２の合成抵抗とダイオード５０３との分圧回路によって抵抗素子５０２とダイオード５０３との共通接続部ｑからディスチャージ信号Ｙが出力される。ダイオード５０３のアノード、カソード間の電流電圧特性は、指数関数特性を有する。つまり、ダイオード５０３は、非線形な抵抗として作用する。
【００４７】
入力電圧Ｖinが大きくなると、ダイオード５０３には閾値電圧を超えて大電流が流れ、放電動作が開始される。このとき、抵抗素子５０１、５０２とダイオード５０３との分圧電圧がディスチャージ制御信号Ｙとして、図1に示したＭＯＳトランジスタ１０４に出力される。なお、図５に示した保護回路にも共通接続部ｑとグラウンドとのＭＯＳトランジスタ２０４が接続されていて、図１に示したＬＤＯ１０６からＶddの内部電圧がＭＯＳトランジスタ２０４のゲートに印加された場合、ディスチャージ制御信号Ｙの出力が停止する。
【００４８】
図６は、ディスチャージ制御信号Ｙとサージ電圧とを比較して示す模式図である。図６の縦軸は電圧を示し、横軸は時間を示している。入力電圧Ｖinにサージが発生すると、図５に示したように、サージ電圧に応じたディスチャージ制御信号Ｙが出力される。ディスチャージ制御信号Ｙは、図１に示したＭＯＳトランジスタ１０４のゲートに入力される。ディスチャージ制御信号ＹがＭＯＳトランジスタ１０４のゲートに入力されると、ＭＯＳトランジスタ１０４はオンし、図１に示したスイッチ１０３のゲートがグラウンドにフォースされる。
【００４９】
スイッチ１０３のゲートがグラウンドにフォースされたため、スイッチ１０３のゲートドレイン間容量、ゲートソース間容量などの寄生容量を介してサージ電圧がゲートに入力されて、スイッチ１０３がオンすることはない。
以上のように、実施形態２では、内部電圧がＶddに達する以前にサージ電圧が入力された場合、スイッチ１０３が完全にオフするので、サージ電圧が入力端子１０１から出力端子１０２に伝達されなくなる。
【００５０】
つまり、実施形態２の保護回路は、内部電源を用いることなく、サージ電圧の自己電力を利用して、スイッチ１０３をオフすることができる。このため、二次電池１１２の電圧がＶddより低く、入力電圧ＶinからＶddの内部電圧が生成される以前であっても、サージ電圧からＵＳＢデバイスの内部回路を保護することができる。
また、実施形態２は、ローパスフィルタから放電電圧をディスチャージ制御信号Ｙとして出力するので、緩やかに立ち上がるサージ電圧よりディスチャージ制御信号Ｙを出力することができる。このため、実施形態２の保護回路は、特に、低い周波数のサージ電圧に対して有効にスイッチ１０３をオフすることができる。また、ダイオード５０３の空乏層容量、ＭＯＳトランジスタ１０４のゲート容量を小さくする程、ローパスフィルタの静電容量を小さくすることができるので、より広い周波数範囲のサージ電圧からＵＳＢデバイスの内部回路を保護することができる。
【００５１】
（実施形態３）
次に、本発明の実施形態３を説明する。
（構成）
図７は、実施形態３のＵＳＢデバイスの保護回路を説明するための回路図である。実施形態３中で図示した構成のうち、実施形態１で示した構成と同様の構成については同様の符号を付し、その説明を一部略すものとする。
図７に示した保護回路は、実施形態１と同様に、一般的な保護回路と、ＵＳＢデバイスの内部電圧が所定の電圧（以降、Ｖddとする）に達する以前にサージ電圧に対応できる保護回路とを含んでいる。実施形態３の保護回路は、ＵＳＢデバイスの内部電圧がＶddに達する以前にサージ電圧に対応できる保護回路を指す。
実施形態３の保護回路は、実施形態１の保護回路が対応する高周波数のサージ電圧と、実施形態２の保護回路が対応する低周波数のサージ電圧の両方に対応できる保護回路である。このため、実施形態３の保護回路は、図１に示したディスチャージ信号発生回路１０５に代えて、ディスチャージ信号発生回路７０５を備えている。
【００５２】
ディスチャージ信号発生回路７０５は、ディスチャージ制御信号Ｘとディスチャージ制御信号Ｙとを出力するディスチャージ信号発生回路である。そして、実施形態３は、ディスチャージ制御信号Ｘによってゲートがオン、オフするＭＯＳトランジスタ１０４と、ディスチャージ制御信号Ｙによってゲートがオン、オフするＭＯＳトランジスタ７０４とを備えている。ＭＯＳトランジスタ７０４のドレインとＭＯＳトランジスタ７０４のドレインは、いずれもスイッチ１０３のゲートに接続されていて、そのソースはグラウンドに接続されている。
【００５３】
ＭＯＳトランジスタ１０４またはＭＯＳトランジスタ７０４のゲートがオンすると、スイッチ１０３のゲートがグラウンドにフォースされる。スイッチ１０３は、ゲートがグラウンドにフォースされることによって完全にオフし、入力端子１０１に入力された入力電圧Ｖinのサージが出力端子１０２に伝わることを防ぐ。
図８は、実施形態３のディスチャージ信号発生回路７０５を説明するための図である。ディスチャージ信号発生回路７０５は、図２に示したディスチャージ信号発生回路１０５と、図５に示したディスチャージ信号発生回路５０５とを並列に接続して構成される。入力端子１０１に入力されたサージ電圧は、ディスチャージ信号発生回路１０５、５０５の両方に入力される。ディスチャージ信号発生回路１０５は、ＡＣのサージ電圧からＵＳＢデバイスを保護するＡＣ保護部として機能する。また、ディスチャージ信号発生回路５０５は、ＤＣのサージ電圧からＵＳＢデバイスを保護するＤＣ保護部として機能する。
【００５４】
（動作）
次に、実施形態３の保護回路の動作を説明する。実施形態３の保護回路の動作は、入力端子１０１から入力したサージ電圧の周波数によって異なる。ここでは、サージ電圧の周波数を相対的に高周波数、低周波数の２段階に分け、サージ電圧の周波数別に実施形態３の保護回路の動作を説明する。
【００５５】
（１）高周波数のサージ電圧
図９は、ディスチャージ制御信号Ｘと高周波数のサージ電圧とを比較して示す模式図である。図９の縦軸は電圧を示し、横軸は時間を示している。入力電圧Ｖinに高周波数のサージが発生すると、図２に示したディスチャージ信号発生回路１０５のＨＰＦにより、入力電圧Ｖinの変化とともに立ち上がるディスチャージ制御信号Ｘが受動的に発生する。一方、図５に示したディスチャージ信号発生回路５０５はＬＰＦ特性を有するので、減衰した波形のディスチャージ制御信号Ｙが発生する。
【００５６】
ディスチャージ制御信号Ｘは、ＭＯＳトランジスタ１０４のゲートに入力され、ＭＯＳトランジスタ１０４がオンする。一方、ディスチャージ制御信号Ｙは、ＭＯＳトランジスタ７０４に入力される。ディスチャージ制御信号Ｙは減衰されているため、ＭＯＳトランジスタ７０４はオフしたままである。ＭＯＳトランジスタ１０４、ＭＯＳトランジスタ７０４のうち、ＭＯＳトランジスタ１０４がオンするから、スイッチ１０３のゲートはグラウンドにフォースされる。
スイッチ１０３のゲートがグラウンドにフォースされたことにより、スイッチ１０３は完全にオフしたままになる。このため、実施形態３の保護回路は、入力電圧Ｖinがスイッチ１０３を介して出力端子１０２に伝わることを防ぐことができる。
【００５７】
（２）サージ電圧が低周波数
図１０は、ディスチャージ制御信号Ｘと、ディスチャージ制御信号Ｙと、低周波数のサージ電圧とを比較して示す模式図である。図１０の縦軸は電圧を示し、横軸は時間を示している。入力電圧Ｖinに低周波数のサージが発生すると、図２に示したディスチャージ信号発生回路１０５のＨＰＦにより、減衰したディスチャージ制御信号Ｘが受動的に発生する。一方、図５に示したディスチャージ信号発生回路５０５はＬＰＦ特性を有するので、サージ電圧よりも緩やかに立ち上がる波形のディスチャージ制御信号Ｙが受動的に発生する。
【００５８】
ディスチャージ制御信号Ｙは、ＭＯＳトランジスタ７０４のゲートに入力され、ＭＯＳトランジスタ７０４がオンする。一方、ディスチャージ制御信号Ｘは、減衰されているため、ＭＯＳトランジスタ１０４のゲートに入力されても、ＭＯＳトランジスタ１０４はオフしたままである。
ＭＯＳトランジスタ７０４がオンすることにより、スイッチ１０３はオフされる。このため、低周波数のサージ電圧が入力端子１０１に入力された場合にも、入力端子１０１からサージ電圧が出力端子１０２に伝達されることがなく、ＵＳＢデバイスの後段の回路をサージ電圧から保護することができる。
【００５９】
（３）サージ電圧が高周波数の成分と低周波数の成分を含む
図１１は、入力端子１０１に、高周波数成分と低周波数成分の両方を含むサージ電圧が入力されたときのディスチャージ制御信号Ｘ、Ｙと、サージ電圧とを比較して示す模式図である。図３の縦軸は電圧を示し、横軸は時間を示している。実施形態３のこのような場合では、図８に示したディスチャージ信号発生回路１０５、５０５の両方が機能する。
【００６０】
ディスチャージ信号発生回路１０５からは、サージ電圧のうち高周波数成分に応じたディスチャージ制御信号ＸがＭＯＳトランジスタ１０４に出力される。ディスチャージ信号発生回路５０５からは、サージ電圧のうち低周波数成分に応じたディスチャージ制御信号ＹがＭＯＳトランジスタ７０４に出力される。このとき、ＭＯＳトランジスタ１０４、７０４は両方ともオンし、スイッチ１０３のゲートはグラウンドにフォースされる。このため、スイッチ１０３が完全にオフするので、サージ電圧が入力端子１０１から出力端子１０２に伝達されなくなる。
【００６１】
図１１によれば、実施形態３の保護回路は、ディスチャージ制御信号Ｘ、ディスチャージ制御信号Ｙの両方が出力することにより、サージ電圧が入力されている時間の全範囲にわたってスイッチ１０３をオフできることが分かる。このため、本発明の実施形態３の保護回路は、低周波数成分から高周波数成分まで、様々な周波数成分を含むサージ電圧が入力されても、内部電源を用いることなく、サージ電圧の自己電力を利用して、スイッチ１０３をオフすることができる。
【００６２】
次に、実施形態３の保護回路の動作を、タイミングチャートを使って説明する。
図１２（ａ）〜（ｃ）は、実施形態３の保護回路の動作を説明するためのタイミングチャートである。図１２（ａ）〜（ｃ）は、いずれもＵＳＢデバイスにサージ電圧が入力されない場合の入力電圧Ｖin、内部電圧、駆動信号ＰＧ、ディスチャージ制御信号Ｚ、ディスチャージ制御Ｘ、ディスチャージ制御信号Ｙ、スイッチ１０３のゲート電圧（ＧＡＴＥ）、出力電圧Ｖoutを示している。また、図１２（ａ）はサージ電圧が入力されていない場合の上記パラメータを示している。なお、図１２（ａ）では、ＵＳＢデバイスの内部電圧が保護回路を動作させることができる電圧Ｖddに達していない場合について示している。
【００６３】
図１２（ｂ）は、ＵＳＢデバイスの内部電圧がＶdd以上であり、サージ電圧が入力された場合の上記パラメータを示し、図１２（ｃ）は、ＵＳＢデバイス内部にＶdd以上の内部電圧がなく、高周波数成分と低周波数成分とを含むサージ電圧が入力された場合の上記パラメータを示している。以下、各場合について実施形態３の保護回路の動作を説明する。
【００６４】
（１）サージ電圧が入力されていない場合
入力電圧Ｖinが時刻ｔ0に入力されると、ディスチャージ信号発生回路１０５は入力電圧Ｖinの変化に応じてディスチャージ制御信号Ｘを出力する。
また、ディスチャージ信号発生回路５０５は、入力電圧Ｖinを積分してディスチャージ制御信号Ｙを内部電圧がＶddに達する時刻ｔ2まで出力する。
時刻ｔ2において内部電圧がＶddに達すると、ディスチャージ信号発生回路１０５、５０５が停止するとともに、図７に示した昇圧回路１１０が動作する。昇圧回路１１０は、時刻ｔ3においてスイッチ１０３のゲートに駆動信号ＰＧを出力する。駆動信号ＰＧによってスイッチ１０３のゲートがオンし、出力電圧Ｖoutが出力される。
【００６５】
（２）内部電圧がＶdd以上であり、サージ電圧が入力された場合
内部電圧がＶdd以上である場合、ＬＤＯ１０６が、ディスチャージ信号発生回路７０５の動作を停止する。このため、サージ電圧が入力電圧Ｖinとして入力されても、ディスチャージ信号発生回路７０５が動作することはない。
コンパレータ１０７は、入力電圧Ｖinを基準電圧Ｖｒｅｆと比較する。今、保護回路にはサージ電圧が入力されているから、入力電圧Ｖinは基準電圧Ｖｒｅｆよりも大きく、コンパレータ１０７からはディスチャージ制御信号Ｚが出力される。ディスチャージ制御信号ＺによってＭＯＳトランジスタ１０８がオンし、スイッチ１０３のゲートがグラウンドにフォースされる。このため、スイッチ１０３がオフ状態になり、入力端子１０１から入力されたサージ電圧は、出力端子１０２を介してＵＳＢデバイスの内部に伝わらない。
【００６６】
ただし、このような動作では、サージ電圧が入力した時刻ｔ0からコンパレータ１０７がサージ電圧と基準電圧Ｖｒｅｆとを比較する処理等にかかった時間だけ遅れてディスチャージ制御信号Ｚが時刻ｔ1に出力される。このため、時刻ｔ0から時刻ｔ1までのわずかな時間、スイッチ１０３にサージ電圧が入力し、スイッチ１０３の容量等によってゲート電圧がわずかに上昇している。また、ゲート電圧の上昇に伴って出力電圧Ｖoutもわずかに上昇している。
【００６７】
さらに、時刻ｔ3において駆動信号ＰＧが出力されるようになると、スイッチ１０３のゲート電圧が上昇してスイッチ１０３がオン状態になる。時刻ｔ４において、入力電圧Ｖinに再びサージが発生すると、コンパレータ１０７が入力電圧Ｖinが基準電圧Ｖｒｅｆを上回る間（時刻ｔ４〜ｔ５）、ディスチャージ制御信号Ｚを出力してスイッチ１０３のゲートをオフさせる。このため、出力電圧Ｖoutは、時刻ｔ４〜ｔ５の間わずかに低下していることが分かる。
【００６８】
（３）内部電圧がＶddより小さく、サージ電圧が入力された場合
サージ電圧が入力電圧Ｖinとして時刻ｔ0に入力されると、ディスチャージ信号発生回路１０５は入力電圧Ｖinの変化に応じてディスチャージ制御信号Ｘを出力する。このとき、サージの発生によって入力電圧Ｖinの値は予め設定されている値よりも大きいから、ディスチャージ制御信号Ｘの値が大きくなる。ディスチャージ制御信号Ｘの値がＭＯＳトランジスタ１０４の閾値電圧以上に達すると、ＭＯＳトランジスタ１０４がオンする。
【００６９】
また、ディスチャージ信号発生回路５０５は、入力電圧Ｖinを積分してディスチャージ制御信号Ｙを内部電圧がＶddに達する時刻ｔ3まで出力する。このとき、サージの発生によって入力電圧Ｖinの値は予め設定されている値よりも大きいから、ディスチャージ制御信号Ｙの値が大きくなる。ディスチャージ制御信号Ｙの値がＭＯＳトランジスタ７０４の閾値電圧以上に達すると、ＭＯＳトランジスタ７０４がオンする。
【００７０】
ＭＯＳトランジスタ１０４、７０４がオンすると、スイッチ１０３のゲートがグラウンドにフォースされてスイッチ１０３は完全にオフされる。このため、内部電圧が一般的な保護回路を動作できる電圧Ｖddに満たない間、実施形態３の保護回路は、サージ電圧からＵＳＢデバイスの内部回路を保護することができる。
また、ディスチャージ制御信号Ｘ、ディスチャージ制御信号Ｙは、いずれもサージ電圧によって受動的に発生する信号であるから、サージ電圧が入力端子１０１から入力されるのと略同時に発生する。このため、実施形態３は、入力電圧Ｖinを基準電圧Ｖｒｅｆと比較する従来技術よりも速やかにディスチャージ制御信号Ｘを出力することができるので、完全にスイッチ１０３をオフしてわずかなゲート電圧の上昇も抑えることができる。
【００７１】
さらに、実施形態３は、ディスチャージ制御信号Ｘとディスチャージ制御信号Ｙとを併用している。このため、サージ電圧が高周波数成分と低周波数成分の両方を含む場合でも、サージ電圧が入力されている間中スイッチ１０３をオフしてサージ電圧がＵＳＢデバイスの内部に伝わることを防ぐことができる。
時刻ｔ3において内部電圧がＶddに達すると、ディスチャージ信号発生回路１０５、５０５が停止するとともに、図７に示した昇圧回路１１０が動作する。昇圧回路１１０は、時刻ｔ4においてスイッチ１０３のゲートに駆動信号ＰＧを出力する。駆動信号ＰＧによってスイッチ１０３のゲートがオンし、出力電圧Ｖoutが出力を開始する。
【００７２】
さらに、時刻ｔ4において駆動信号ＰＧが出力されるようになると、スイッチ１０３のゲート電圧が上昇してスイッチ１０３がオン状態になる。時刻ｔ5において、入力電圧Ｖinに再びサージが発生すると、コンパレータ１０７が入力電圧Ｖinが基準電圧Ｖｒｅｆを上回る間（時刻ｔ5〜ｔ6）、ディスチャージ制御信号Ｚを出力してスイッチ１０３のゲートをオフさせる。このため、出力電圧Ｖoutは、時刻ｔ5〜ｔ6の間わずかに低下していることが分かる。
【産業上の利用可能性】
【００７３】
本発明は、ＳＵＢ端子によって他の機器と接続されるコンピュータ周辺機器の内部に設けられて回路を保護することに有効である。
【符号の説明】
【００７４】
１０１ 入力端子
１０２ 出力端子
１０３ スイッチ
１０４、１０８、２０４、７０４ ＭＯＳトランジスタ
１０５、５０５、７０５ ディスチャージ信号発生回路
１０７ コンパレータ
１０９ 発振器
１１０ 昇圧回路
１１２ 二次電池
２０１、２０３、５０１、５０２ 抵抗素子
２０２ 容量素子
２０５、５０７ 素子保護回路
２０６、５０６ ツェナーダイオード
２０８ ノード
５０３ ダイオード
【技術分野】
【０００１】
本発明は、過電圧から電子機器を保護する保護回路にかかり、特に、電源端子を有する電子機器の保護回路に関する。
【背景技術】
【０００２】
近年、複数の電子機器間のデータ伝送や電力供給が、ＵＳＢ（Universal Sirial Bus）端子を介して行われるようになっている。ＵＳＢ端子を使って行われるデータ伝送の例としては、例えば、ＵＳＢメモリとパソコンとの間のデータの送受信がある。また、電力供給の例としては、例えば、データを保持するためのＵＳＢメモリ内部の２次電池へパソコンが電力供給することがあげられる。
【０００３】
ＵＳＢ端子は、複数のピンが大気に露出していて、ピン同士の間に隙間がある。このような構造上、ＵＳＢ端子には、パソコン等の電子機器への脱着時にサージ電圧（過電圧）が生じることがある。サージ電圧がＵＳＢ端子に生じると、ＵＳＢ端子に接続された電子機器の内部回路が破壊される可能性がある。
このような問題を解消するための従来技術としては、例えば、図１３に記載された特許文献１記載の保護回路がある。図１３に示した従来技術は、パソコン等にＵＳＢ端子を装着し、ＵＳＢデバイスを介して２次電池の充電を行う電子機器の内部回路をサージ電圧から保護する保護回路である。
【０００４】
図１３に示した特許文献１の保護回路では、ＵＳＢデバイス内部の充電制御ＩＣに電力を供給する電力供給線１３０にスイッチ１３１が設けられている。また、抵抗素子１３２、１３３によって入力電圧を分圧する分圧回路、分圧電圧と基準電圧とを比較してスイッチのオン、オフを制御するコンパレータ１３４を備えている。そして、サージ電圧が入力されたとき、コンパレータ１３４がスイッチ１３１をオフするようにしている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−００９８９８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記した従来の保護回路は、コンパレータに電源が与えられないと、保護回路として機能することができない。つまり、従来の保護回路は、所定の値以上の内部電圧が保護回路に供給されて初めて保護回路として動作する。このような保護回路において、電子機器内の二次電池の電圧が保護回路を動作させることができないほど低く、保護回路内のＬＤＯ（Low Drop Out）が立ち上がる（所定の電圧値以上の内部電圧を生成する）以前にサージ電圧が印加されると、電子機器内部の回路がサージ電圧によって破壊される恐れがある。
【０００７】
つまり、内部電源が与えられていないとき、スイッチ１３１のゲートはフローティング状態（駆動されていない状態）になり、サージ電圧は、ゲートソース間容量、ゲートドレイン間容量を介して、スイッチ１３１のゲートに伝達する。そして、スイッチ１３１がオンしてサージ電圧が電子機器内部の回路に伝達される。
また、サージ電圧には、主に高周波成分（ＡＣ成分）を含むもの、主に低周波数成分（ＤＣ成分）を含むもの、その両方を含むものが考えられる。このような様々なサージ電圧に上記した従来技術の保護回路を使って対応しようとすれば、スイッチ１３１をサージ電圧の入力と略同時にオフし、内部電圧が所定の電圧に達するまでオフしておかなければならない。
【０００８】
前記したように、従来技術の保護回路は、二次電池の電圧と内部電圧が共に低い場合にはサージ電圧の入力と同時にスイッチ１３１をオフすることができない。また、スイッチ１３１をオンするまでの時間が、サージ電圧が入力される時間よりも短ければ電子機器の内部回路が破壊される可能性があり、長ければ電子機器が電力の供給を受けて動作を開始するタイミングが遅くなる。
【０００９】
本発明は、上記した点に鑑みて行われたものであり、電子機器の内部電源を用いることなく、電源端子に加わったサージ電圧から電子機器内部の回路を保護する保護回路を提供することを目的とする。また、本発明は、入力されたサージ電圧の周波数成分に関わらず、どのようなサージ電圧に対しても、電子機器内部の回路を、内部電源を用いることなく保護する保護回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
（請求項相当）
以上の課題を解決するため、本発明の電子機器の保護回路は、電源端子を有する電子機器を保護する電子機器の保護回路であって、電圧が入力される入力端子（例えば図１に示した入力端子１０１）と、前記入力端子から入力された電圧を前記電子機器の内部に出力する出力端子（例えば図１に示した出力端子１０２）と、前記入力端子と前記出力端子とを電気的に離接するスイッチ（例えば図１に示したスイッチ１０３）と、前記入力端子から入力された入力電圧が、予め設定されている電圧より大きい場合、前記入力電圧の自己電圧を電力源としてディスチャージ制御信号を発生するディスチャージ信号発生回路（例えば図１に示したディスチャージ信号発生回路１０５）と、を含み、前記ディスチャージ制御信号は、前記スイッチを、前記入力端子と前記出力端子との間の信号伝達経路を切断するように動作させることを特徴とする。
【００１１】
なお、自己電圧とは、入力電圧そのものの電圧をいい、本発明では、放電された入力電圧がディスチャージ制御信号の電力源になることを指す。
また、本発明の電子機器の保護回路は、上記した発明において、前記電子機器の内部電圧によって動作する他の保護回路（例えば、実施形態１で記した「一般的な保護回路」）をさらに含み、前記他の保護回路は、入力電圧を電力源として内部電圧を生成する内部電圧生成回路（例えば、図１に示したＬＤＯ１０６）を含み、前記ディスチャージ信号発生回路は、前記内部電圧の値が予め設定された値に達すると、動作を停止することが望ましい。
【００１２】
また、本発明の電子機器の保護回路は、前記ディスチャージ信号発生回路が、前記入力電圧の放電電圧を微分または積分する演算回路（例えば図２に示した容量素子２０２、抵抗素子２０３）を含むことが望ましい。
また、本発明の電子機器の保護回路は、前記ディスチャージ信号発生回路が、前記入力端子とグラウンドとの間に、第１インピーダンス素子（例えば図２に示した容量素子２０２）と、当該第１インピーダンス素子に直列に接続された第２インピーダンス素子（例えば図２に示した抵抗素子２０３）と、を含み、前記第１インピーダンス素子と第２インピーダンス素子とが直列に接続される接続点（例えば図２に示した接続部ｐ）から前記ディスチャージ制御信号（例えば図２に示したディスチャージ制御信号Ｘ）を出力することが望ましい。
【００１３】
また、本発明の電子機器の保護回路は、前記第１インピーダンス素子が容量素子（例えば図２に示した容量素子２０２）であり、前記第２インピーダンス素子が抵抗素子（例えば図２に示した抵抗素子２０３）であることが望ましい。
また、本発明の電子機器の保護回路は、前記第１インピーダンス素子が抵抗素子（例えば図５に示した抵抗素子５０２）であり、前記第２インピーダンス素子が、前記入力端子から前記グラウンドへ向かう方向を順方向とするダイオード（例えば図５に示したダイオード５０３）であることが望ましい。
【００１４】
また、本発明の電子機器の保護回路は、上記した発明において、前記ディスチャージ信号発生回路が、前記入力端子とグラウンドとの間に接続される第１ユニットと、当該第１ユニットと並列に、前記入力端子とグラウンドとの間に接続される第２ユニットと、を含み、前記第１ユニットは、容量素子（例えば図８に示した容量素子２０２）と、当該容量素子に直列に接続された第１抵抗素子（例えば図８に示した抵抗素子２０３）と、を含み、前記第２ユニットは、抵抗素子（例えば図８に示した抵抗素子５０２）と、当該抵抗素子に直列に接続された、前記入力端子から前記グラウンドへ向かう方向を順方向とするダイオード（例えば図８に示したダイオード５０３）と、を含み、前記容量素子と前記第１抵抗素子とが直列に接続される接続点（例えば図８に示した接続部ｐ）から第１ディスチャージ制御信号（例えば図８に示したディスチャージ制御信号Ｘ）を出力し、前記第２抵抗素子と前記ダイオードとが直列に接続される接続点（例えば図８に示した接続部ｑ）から第２ディスチャージ制御信号（例えば図８に示したディスチャージ制御信号Ｙ）を出力することが望ましい。
【発明の効果】
【００１５】
以上の本発明は、内部電源を用いることなくサージ電圧から電子機器内部の回路を保護する電子機器の保護回路を提供することができる。
【図面の簡単な説明】
【００１６】
【図１】本発明の実施形態１の電子機器の保護回路を説明するための回路図である。
【図２】図１に示したディスチャージ信号発生回路の回路構成を説明するための図である。
【図３】本発明の実施形態１のディスチャージ制御信号Ｘとサージ電圧とを比較して示す模式図である。
【図４】実施形態１の保護回路の動作を説明するためのタイミングチャートである。
【図５】本発明の実施形態２のディスチャージ信号発生回路を説明するための図である。
【図６】本発明の実施形態２のディスチャージ制御信号Ｙとサージ電圧とを比較して示す模式図である。
【図７】本発明の実施形態３のＵＳＢデバイスの保護回路を説明するための回路図である。
【図８】本発明の実施形態３のディスチャージ信号発生回路を説明するための図である。
【図９】本発明の実施形態３のディスチャージ制御信号Ｘ、Ｙと、高周波数のサージ電圧とを比較して示す模式図である。
【図１０】本発明の実施形態３のディスチャージ制御信号Ｘと、ディスチャージ制御信号Ｙと、低周波数のサージ電圧とを比較して示す模式図である。
【図１１】本発明の実施形態３のディスチャージ制御信号Ｘ、Ｙと、サージ電圧と、を比較して示す模式図である。
【図１２】実施形態３の保護回路の動作を説明するためのタイミングチャートである。
【図１３】本発明の従来技術を説明するための図である。
【発明を実施するための形態】
【００１７】
以下、図面を参照して本発明の電子機器の保護回路（以下、本明細書の実施形態では、単に保護回路と記す）の実施形態１〜３を説明する。
（実施形態１）
（構成）
図１は、実施形態１の電子機器の保護回路を説明するための回路図である。図示した保護回路は、電子機器の内部に設けられ、ケーブル等の端子（図示せず）が装着される電源端子から入力されるサージ電圧から電子機器を保護するよう機能する。なお、実施形態１では、ケーブル端子と電源端子の両方がＵＳＢ規格に則って製造されたＵＳＢ端子であるものとする。
【００１８】
保護回路は、入力端子１０１と、出力端子１０２とを有している。入力端子１０１は、装着されたＵＳＢと接続する。出力端子１０２は、電子機器（以降、ＵＳＢデバイスと記す）の後段の回路と接続し、入力端子から入力された電圧（以下、入力電圧と記す）を後段の回路に供給している。そして、入力電圧にサージが発生した場合、サージ電圧が出力端子１０２に伝わって後段の回路が損なわれることを防いでいる。
【００１９】
図１に示した保護回路は、従来技術と同様の一般的な保護回路と、ＵＳＢデバイスの内部電圧が所定の電圧（以降、Ｖddとする）に達する以前にサージ電圧に対応できる保護回路とを含んでいる。以下、本明細書では、実施形態１の保護回路は、ＵＳＢデバイスの内部電圧がＶddに達する以前にサージ電圧に対応できる保護回路を指すものとする。また、一般的な保護回路は、ＵＳＢデバイスの内部電圧がＶddに達した後に動作する保護回路である。
【００２０】
実施形態１の保護回路は、入力端子１０１と出力端子１０２との間を離接するスイッチ１０３を備えている。スイッチ１０３はＭＯＳトランジスタによって構成され、そのゲート端子にはゲート容量に蓄えられた電荷の充放電を制御するためのＭＯＳトランジスタ１０４が接続されている。また、実施形態１の保護回路は、ＭＯＳトランジスタ１０４のゲート端子にディスチャージ制御信号を出力するディスチャージ信号発生（ＤＳＣＧＥＮ）回路１０５を備えている。
【００２１】
図１に示した回路では、スイッチ１０３は、ＭＯＳトランジスタ１０４は、いずれもＮチャネルＭＯＳトランジスタで構成されている。スイッチ１０３のボディダイオードの順方向は出力端子１０２から入力端子１０１への方向である。
なお、スイッチ１０３、１０４は、上記した極性のＭＯＳトランジスタとして構成されるものに限定されるものではない。スイッチ１０３をＰチャネルＭＯＳトランジスタで構成する場合、スイッチ１０３のゲートにはＮチャネルＭＯＳトランジスタで構成する場合の逆極性の信号が与えられる。また、ＭＯＳトランジスタ１０４をＰチャネルＭＯＳトランジスタで構成する場合、ＭＯＳトランジスタ１０４のゲートには、ＭＯＳトランジスタ１０４をＮチャネルＭＯＳトランジスタで構成する場合と逆極性のディスチャージ制御信号が与えられる。
【００２２】
ディスチャージ信号発生回路１０５は、サージ電圧が発生すると受動的にディスチャージ制御信号ＸをＭＯＳトランジスタ１０４のゲートに出力する。ＭＯＳトランジスタ１０４のゲートは、ディスチャージ制御信号Ｘによってオンされる。ＭＯＳトランジスタ１０４のオンによってスイッチ１０３のゲートがグラウンドに短絡（フォース）される。
上記したように、スイッチ１０３はＮチャネルＭＯＳトランジスタであるから、ゲートがグラウンドに短絡された場合は完全にオフ状態になる。このため、入力電圧に発生したサージが出力端子１０２に伝わることがなく、出力端子１０２よりも後段の回路がサージ電圧から保護される。
【００２３】
また、一般的な保護回路は、入力端子１０１から入力電圧を入力し、一定の値の電圧を生成するＬＤＯ（Low Drop-Out）１０６を備えている。ＬＤＯ１０６によって生成された電圧はディスチャージ信号発生回路１０５に入力されている。ディスチャージ信号発生回路１０５は、ＬＤＯ１０６によって生成された電圧がＵＳＢデバイスの内部電圧がＶddに達すると動作を停止する。
【００２４】
また、一般的な保護回路は、内部電圧の供給を受けて電源１１４のリファレンス電圧Ｖｒｅｆと、抵抗値がＲａ、Ｒｂに分圧された抵抗素子１１３によって降下された入力電圧とを比較するコンパレータ１０７を備えている。コンパレータ１０７は、降下された入力電圧がリファレンス電圧Ｖrefよりも大きい場合にディスチャージ制御信号Ｚを出力する。
【００２５】
また、図１に示した回路は、ディスチャージ制御信号Ｚがゲートに入力され、ディスチャージ制御信号Ｚによってゲートがオン、オフされるＭＯＳトランジスタ１０８を備えている。ＭＯＳトランジスタ１０８は、ディスチャージ制御信号Ｚが入力されるとオンするＮチャネルＭＯＳトランジスタである。
さらに、図１に示した回路は、発振器１０９と昇圧回路１１０とを備えている。発振器１０９、昇圧回路１１０は、ＬＤＯ１０６によって生成された電圧Ｖddまたは二次電池１１２から電圧の供給を受けてスイッチ１０３のゲート電圧を昇圧する駆動信号ＰＧを出力する。ゲート電圧の昇圧によってスイッチ１０３のゲートがオンし、入力電圧Ｖinが入力端子１０１から出力端子１０２に伝えられる。
【００２６】
図２は、ディスチャージ信号発生回路１０５の回路構成を説明するための図である。ディスチャージ信号発生回路１０５は、入力端子１０１とグラウンドとの間に、抵抗素子２０１（抵抗値Ｒ１）、容量素子２０２（容量値Ｃ1）、抵抗素子２０３（抵抗値Ｒ2）が直列接続されている。容量素子２０２と抵抗素子２０３との接続部ｐから、ディスチャージ制御信号Ｘが出力される。ディスチャージ制御信号Ｘが出力されるノード２０８とグラウンドとの間には、ＭＯＳトランジスタ２０４が接続されている。
【００２７】
また、抵抗素子２０１と容量素子２０２との接続部とグラウンドとの間には、素子保護回路２０５が接続されている。素子保護回路２０５は、ツェナーダイオード２０６、２０７を含んでいる。素子保護回路２０５は、入力電圧Ｖinがサージによって降伏電圧以上になったとき、過電圧を放電して抵抗素子２０１、容量素子２０２、抵抗素子２０３を保護している。
【００２８】
ディスチャージ信号発生回路１０５の容量素子２０２と抵抗素子２０３は、ハイパスフィルタ（ＨＰＦ）を構成する。このため、ディスチャージ制御信号Ｘは、高周波（ＡＣ）のサージ電圧の波形をハイパスフィルタによって微分して得られる信号となる。
また、ノード２０８とグラウンドとの間に接続されたＭＯＳトランジスタ２０４のゲートにはＬＤＯ１０６によって生成された電圧が印加される。ＬＤＯ１０６によって生成される電圧がＶddに達すると、ＭＯＳトランジスタ２０４はオンし、ノード２０８がグラウンドに短絡され、ディスチャージ制御信号Ｘの出力が停止する。
【００２９】
（動作）
次に、以上説明した構成の動作について説明する。なお、図１に示した構成の動作は、ＵＳＢデバイスの内部電圧がＶddに達している場合（１）と、内部電圧がＶddに達していなくても二次電池１１２からＶdd以上の電圧が供給される場合（２）と、内部電圧、二次電池１１２のいずれの電圧もＶddに満たない場合（３）とで相違する。実施形態１の保護回路は、（３）の内部電圧、二次電池１１２のいずれの電圧もＶddに満たない場合に動作する。
【００３０】
すなわち、内部電圧、二次電池１１２のいずれの電圧もＶddに満たない場合、入力端子電圧Ｖinにサージが発生すると、サージ電圧は抵抗素子１１３、ＬＯＤ１０６、ディスチャージ信号発生回路１０５に入力される。このとき、ＬＯＤ１０６によって生成される内部電圧がＶddに達するまでは実施形態１の保護回路が動作し、一般的な保護回路は動作することができない。
【００３１】
ディスチャージ信号発生回路１０５では、サージ電圧が容量素子２０２と抵抗素子２０３とで構成されるＨＰＦに入力される。そして、容量素子２０２と抵抗素子２０３との接続部ｐからサージ電圧の大きさに応じたディスチャージ信号Ｘが出力される。ディスチャージ信号Ｘの大きさは、容量素子２０２と抵抗素子２０３とによって決まるカットオフ周波数に依存し、容量素子２０２の容量Ｃ１、抵抗素子２０３の抵抗値Ｒ２の値が大きいほど、ディスチャージ制御信号Ｘは大きくなる。
【００３２】
図３は、ディスチャージ制御信号Ｘとサージ電圧とを比較して示す模式図である。図３の縦軸は電圧を示し、横軸は時間を示している。入力電圧Ｖinにサージが発生すると、図２に示したＨＰＦにより、入力電圧Ｖinの変化とともに立ち上がるディスチャージ制御信号Ｘが受動的に発生する。ディスチャージ制御信号Ｘは、図１に示したＭＯＳトランジスタ１０４のゲートに入力される。
【００３３】
ディスチャージ制御信号ＸがＭＯＳトランジスタ１０４のゲートに入力されると、ＭＯＳトランジスタ１０４がオンし、スイッチ１０３のゲートがグラウンドにフォースされる。スイッチ１０３のゲートがグラウンドにフォースされたことにより、スイッチ１０３のゲートドレイン間容量、ゲートソース間容量などの寄生容量を介してサージ電圧がゲートに入力され、スイッチ１０３がオンすることはない。
【００３４】
以上のように、実施形態１では、内部電圧がＶddに達する以前にサージ電圧が入力された場合、スイッチ１０３が完全にオフするので、サージ電圧が入力端子１０１から出力端子１０２に伝達されなくなる。
つまり、実施形態１の保護回路は、内部電圧を用いることなく、サージ電圧の自己電力（自己エネルギー）を電力源に利用して、スイッチ１０３をオフすることができる。このため、二次電池１１２の電圧がＶddより低く、入力電圧ＶinからＶddの内部電圧が生成される以前であっても、サージ電圧からＵＳＢデバイスの内部回路を保護することができる。また、実施形態１の保護回路は、サージ電圧に対して高速にスイッチ１０３をオフすることができるので、特に高周波数のサージ電圧に対して有効である。また、容量素子２０２の容量値Ｃ１、抵抗素子２０３の抵抗値Ｒ２を大きくするほど広い周波数範囲のサージ電圧から内部回路を保護することができる。
【００３５】
次に、実施形態１の保護回路の動作を、タイミングチャートを使って説明する。
図４（ａ）〜（ｃ）は、実施形態１の保護回路の動作を説明するためのタイミングチャートである。図４（ａ）〜（ｃ）は、いずれもＵＳＢデバイスにサージ電圧が入力されない場合の入力電圧Ｖin、内部電圧、駆動信号ＰＧ、ディスチャージ制御信号Ｚ、ディスチャージ制御Ｘ、スイッチ１０３のゲート電圧（ＧＡＴＥ）、出力電圧Ｖoutを示している。また、図４（ａ）はサージ電圧が入力されていない場合の上記パラメータを示している。なお、図４（ａ）では、ＵＳＢデバイスの内部電圧が保護回路を動作させることができる電圧Ｖddに達していない場合について示している。
【００３６】
図４（ｂ）は、ＵＳＢデバイスの内部電圧がＶdd以上であり、サージ電圧が入力された場合の上記パラメータを示し、図４（ｃ）は、ＵＳＢデバイス内部にＶdd以上の内部電圧がなく、高周波数成分と低周波数成分とを含むサージ電圧が入力された場合の上記パラメータを示している。以下、各場合について実施形態１の保護回路の動作を説明する。
【００３７】
（１）サージ電圧が入力されていない場合
入力電圧Ｖinが時刻ｔ0に入力されると、ディスチャージ信号発生回路１０５は入力電圧Ｖinの変化に応じてディスチャージ制御信号Ｘを出力する。
時刻ｔ2において内部電圧がＶddに達すると、ディスチャージ信号発生回路１０５が停止するとともに、図１に示した昇圧回路１１０が動作する。昇圧回路１１０は、時刻ｔ3においてスイッチ１０３のゲートに駆動信号ＰＧを出力する。駆動信号ＰＧによってスイッチ１０３のゲートがオンし、出力電圧Ｖoutが出力される。
【００３８】
（２）内部電圧がＶdd以上であり、サージ電圧が入力された場合
内部電圧がＶdd以上である場合、ＬＤＯ１０６が、ディスチャージ信号発生回路１０５の動作を停止する。このため、サージ電圧が入力電圧Ｖinとして入力されても、ディスチャージ信号発生回路１０５が動作することはない。
コンパレータ１０７は、入力電圧Ｖinを基準電圧Ｖｒｅｆと比較する。今、保護回路にはサージ電圧が入力されているから、入力電圧Ｖinは基準電圧Ｖｒｅｆよりも大きく、コンパレータ１０７からはディスチャージ制御信号Ｚが出力される。ディスチャージ制御信号ＺによってＭＯＳトランジスタ１０８がオンし、スイッチ１０３のゲートがグラウンドにフォースされる。このため、スイッチ１０３がオフ状態になり、入力端子１０１から入力されたサージ電圧は、出力端子１０２を介してＵＳＢデバイスの内部に伝わらない。
【００３９】
ただし、このような動作では、サージ電圧が入力した時刻ｔ0からコンパレータ１０７がサージ電圧と基準電圧Ｖｒｅｆとを比較する処理等にかかった時間だけ遅れてディスチャージ制御信号Ｚが時刻ｔ1に出力される。このため、時刻ｔ0から時刻ｔ1までのわずかな時間、スイッチ１０３にサージ電圧が入力され、スイッチ１０３の容量等によってゲート電圧がわずかに上昇している。また、ゲート電圧の上昇に伴って出力電圧Ｖoutもわずかに出力している。
さらに、時刻ｔ3において駆動信号ＰＧが出力されるようになると、スイッチ１０３のゲート電圧が上昇してスイッチ１０３がオン状態になる。時刻ｔ４において、入力電圧Ｖinに再びサージが発生すると、コンパレータ１０７が入力電圧Ｖinが基準電圧Ｖｒｅｆを上回る間（時刻ｔ４〜ｔ５）、ディスチャージ制御信号Ｚを出力してスイッチ１０３のゲートをオフさせる。このため、出力電圧Ｖoutは、時刻ｔ4〜ｔ5の間わずかに低下していることが分かる。
【００４０】
（３）内部電圧がＶddより小さく、サージ電圧が入力された場合
サージ電圧が入力電圧Ｖinとして時刻ｔ0に入力されると、ディスチャージ信号発生回路１０５は入力電圧Ｖinの変化に応じてディスチャージ制御信号Ｘを出力する。このとき、サージの発生によって入力電圧Ｖinの値は予め設定されている値よりも大きいから、ディスチャージ制御信号Ｘの値が大きくなる。ディスチャージ制御信号Ｘの値がＭＯＳトランジスタ１０４の閾値電圧以上に達すると、ＭＯＳトランジスタ１０４がオンする。
【００４１】
ＭＯＳトランジスタ１０４がオンすると、スイッチ１０３のゲートがグラウンドにフォースされてスイッチ１０３は完全にオフされる。このため、内部電圧が一般的な保護回路を動作できる電圧Ｖddに満たない間、実施形態１の保護回路は、サージ電圧からＵＳＢデバイスの内部回路を保護することができる。
また、ディスチャージ制御信号Ｘは、サージ電圧によって受動的に発生する信号であるから、サージ電圧が入力端子１０１から入力されるのと略同時に発生する。このため、実施形態１は、入力電圧Ｖinを基準電圧Ｖｒｅｆと比較する従来技術よりも速やかにディスチャージ制御信号Ｘを出力することができるので、完全にスイッチ１０３をオフしてわずかなゲート電圧の上昇も抑えることができる。
【００４２】
時刻ｔ3において内部電圧がＶddに達すると、ディスチャージ信号発生回路１０５が停止するとともに、図１に示した昇圧回路１１０が動作する。昇圧回路１１０は、時刻ｔ4においてスイッチ１０３のゲートに駆動信号ＰＧを出力する。駆動信号ＰＧによってスイッチ１０３のゲートがオンし、出力電圧Ｖoutが出力される。
さらに、時刻ｔ4において駆動信号ＰＧが出力されるようになると、スイッチ１０３のゲート電圧が上昇してスイッチ１０３がオン状態になる。時刻ｔ5において、入力電圧Ｖinに再びサージが発生すると、コンパレータ１０７は、入力電圧Ｖinが基準電圧Ｖｒｅｆを上回る間（時刻ｔ5〜ｔ6）、ディスチャージ制御信号Ｚを出力してスイッチ１０３のゲートをオフさせる。このため、出力電圧Ｖoutは、時刻ｔ5〜ｔ6の間わずかに低下していることが分かる。
【００４３】
（実施形態２）
次に、本発明の実施形態２について説明する。
（構成）
実施形態２の保護回路は、実施形態１と同様に、ＵＳＢデバイスの内部電圧がＶddに達する以前に動作する保護回路である。そして、実施形態２の保護回路は、図１に示したディスチャージ信号発生回路の構成が相違する点で実施形態１と相違するものである。なお、実施形態１の保護回路を含む保護回路の全体図は、図１のディスチャージ信号発生回路１０５をディスチャージ信号発生回路５０５とするものであるから、その図示及び説明を省くものとする。
【００４４】
図５は、実施形態２のディスチャージ信号発生回路５０５を説明するための図である。ディスチャージ信号発生回路５０５は、入力端子１０１とグラウンドとの間に直列に接続された、抵抗素子５０１、抵抗素子５０２、ダイオード５０３を含んでいる。ダイオード５０３のアノードと抵抗素子５０２との共通接続部ｑからディスチャージ制御信号Ｙが出力される。なお、ダイオード５０３のカソードはグラウンドに接続されている。
【００４５】
抵抗素子５０１、抵抗素子５０２、ダイオード５０３は、分圧回路を構成する。ダイオード５０３の空乏層容量は、図１に示したＭＯＳトランジスタ１０４のゲート容量とともにローパスフィルタ（ＬＰＦ）を構成し、低周波（ＤＣ）のサージ電圧を抵抗素子５０２、ダイオード５０３の共通接続部ｑからディスチャージ制御信号Ｙとして出力する。
また、抵抗素子５０１と抵抗素子５０２との共通接続部ｑとグラウンドとの間には、ツェナーダイオード５０６を含む素子保護回路５０７が接続されている。ツェナーダイオード５０６のアノードはグラウンドに接続され、カソードは、抵抗素子５０１と抵抗素子５０２の共通接続部に接続されている。素子保護回路５０７は、入力端子１０１に過電圧が印加された場合に抵抗素子５０１、抵抗素子５０２、ダイオード５０３への印加電圧が素子耐圧を超えて破壊されないように保護するものである。このために、入力電圧Ｖinが降伏電圧を超えると、素子保護回路５０７を介して電流が流れ、過電圧がディスチャージ制御信号Ｙとして放電される。
【００４６】
（動作）
次に、実施形態２の保護回路の動作を説明する。
実施形態２の保護回路では、入力端子１０１にサージ電圧が入力されると、抵抗素子５０１、５０２の合成抵抗とダイオード５０３との分圧回路によって抵抗素子５０２とダイオード５０３との共通接続部ｑからディスチャージ信号Ｙが出力される。ダイオード５０３のアノード、カソード間の電流電圧特性は、指数関数特性を有する。つまり、ダイオード５０３は、非線形な抵抗として作用する。
【００４７】
入力電圧Ｖinが大きくなると、ダイオード５０３には閾値電圧を超えて大電流が流れ、放電動作が開始される。このとき、抵抗素子５０１、５０２とダイオード５０３との分圧電圧がディスチャージ制御信号Ｙとして、図1に示したＭＯＳトランジスタ１０４に出力される。なお、図５に示した保護回路にも共通接続部ｑとグラウンドとのＭＯＳトランジスタ２０４が接続されていて、図１に示したＬＤＯ１０６からＶddの内部電圧がＭＯＳトランジスタ２０４のゲートに印加された場合、ディスチャージ制御信号Ｙの出力が停止する。
【００４８】
図６は、ディスチャージ制御信号Ｙとサージ電圧とを比較して示す模式図である。図６の縦軸は電圧を示し、横軸は時間を示している。入力電圧Ｖinにサージが発生すると、図５に示したように、サージ電圧に応じたディスチャージ制御信号Ｙが出力される。ディスチャージ制御信号Ｙは、図１に示したＭＯＳトランジスタ１０４のゲートに入力される。ディスチャージ制御信号ＹがＭＯＳトランジスタ１０４のゲートに入力されると、ＭＯＳトランジスタ１０４はオンし、図１に示したスイッチ１０３のゲートがグラウンドにフォースされる。
【００４９】
スイッチ１０３のゲートがグラウンドにフォースされたため、スイッチ１０３のゲートドレイン間容量、ゲートソース間容量などの寄生容量を介してサージ電圧がゲートに入力されて、スイッチ１０３がオンすることはない。
以上のように、実施形態２では、内部電圧がＶddに達する以前にサージ電圧が入力された場合、スイッチ１０３が完全にオフするので、サージ電圧が入力端子１０１から出力端子１０２に伝達されなくなる。
【００５０】
つまり、実施形態２の保護回路は、内部電源を用いることなく、サージ電圧の自己電力を利用して、スイッチ１０３をオフすることができる。このため、二次電池１１２の電圧がＶddより低く、入力電圧ＶinからＶddの内部電圧が生成される以前であっても、サージ電圧からＵＳＢデバイスの内部回路を保護することができる。
また、実施形態２は、ローパスフィルタから放電電圧をディスチャージ制御信号Ｙとして出力するので、緩やかに立ち上がるサージ電圧よりディスチャージ制御信号Ｙを出力することができる。このため、実施形態２の保護回路は、特に、低い周波数のサージ電圧に対して有効にスイッチ１０３をオフすることができる。また、ダイオード５０３の空乏層容量、ＭＯＳトランジスタ１０４のゲート容量を小さくする程、ローパスフィルタの静電容量を小さくすることができるので、より広い周波数範囲のサージ電圧からＵＳＢデバイスの内部回路を保護することができる。
【００５１】
（実施形態３）
次に、本発明の実施形態３を説明する。
（構成）
図７は、実施形態３のＵＳＢデバイスの保護回路を説明するための回路図である。実施形態３中で図示した構成のうち、実施形態１で示した構成と同様の構成については同様の符号を付し、その説明を一部略すものとする。
図７に示した保護回路は、実施形態１と同様に、一般的な保護回路と、ＵＳＢデバイスの内部電圧が所定の電圧（以降、Ｖddとする）に達する以前にサージ電圧に対応できる保護回路とを含んでいる。実施形態３の保護回路は、ＵＳＢデバイスの内部電圧がＶddに達する以前にサージ電圧に対応できる保護回路を指す。
実施形態３の保護回路は、実施形態１の保護回路が対応する高周波数のサージ電圧と、実施形態２の保護回路が対応する低周波数のサージ電圧の両方に対応できる保護回路である。このため、実施形態３の保護回路は、図１に示したディスチャージ信号発生回路１０５に代えて、ディスチャージ信号発生回路７０５を備えている。
【００５２】
ディスチャージ信号発生回路７０５は、ディスチャージ制御信号Ｘとディスチャージ制御信号Ｙとを出力するディスチャージ信号発生回路である。そして、実施形態３は、ディスチャージ制御信号Ｘによってゲートがオン、オフするＭＯＳトランジスタ１０４と、ディスチャージ制御信号Ｙによってゲートがオン、オフするＭＯＳトランジスタ７０４とを備えている。ＭＯＳトランジスタ７０４のドレインとＭＯＳトランジスタ７０４のドレインは、いずれもスイッチ１０３のゲートに接続されていて、そのソースはグラウンドに接続されている。
【００５３】
ＭＯＳトランジスタ１０４またはＭＯＳトランジスタ７０４のゲートがオンすると、スイッチ１０３のゲートがグラウンドにフォースされる。スイッチ１０３は、ゲートがグラウンドにフォースされることによって完全にオフし、入力端子１０１に入力された入力電圧Ｖinのサージが出力端子１０２に伝わることを防ぐ。
図８は、実施形態３のディスチャージ信号発生回路７０５を説明するための図である。ディスチャージ信号発生回路７０５は、図２に示したディスチャージ信号発生回路１０５と、図５に示したディスチャージ信号発生回路５０５とを並列に接続して構成される。入力端子１０１に入力されたサージ電圧は、ディスチャージ信号発生回路１０５、５０５の両方に入力される。ディスチャージ信号発生回路１０５は、ＡＣのサージ電圧からＵＳＢデバイスを保護するＡＣ保護部として機能する。また、ディスチャージ信号発生回路５０５は、ＤＣのサージ電圧からＵＳＢデバイスを保護するＤＣ保護部として機能する。
【００５４】
（動作）
次に、実施形態３の保護回路の動作を説明する。実施形態３の保護回路の動作は、入力端子１０１から入力したサージ電圧の周波数によって異なる。ここでは、サージ電圧の周波数を相対的に高周波数、低周波数の２段階に分け、サージ電圧の周波数別に実施形態３の保護回路の動作を説明する。
【００５５】
（１）高周波数のサージ電圧
図９は、ディスチャージ制御信号Ｘと高周波数のサージ電圧とを比較して示す模式図である。図９の縦軸は電圧を示し、横軸は時間を示している。入力電圧Ｖinに高周波数のサージが発生すると、図２に示したディスチャージ信号発生回路１０５のＨＰＦにより、入力電圧Ｖinの変化とともに立ち上がるディスチャージ制御信号Ｘが受動的に発生する。一方、図５に示したディスチャージ信号発生回路５０５はＬＰＦ特性を有するので、減衰した波形のディスチャージ制御信号Ｙが発生する。
【００５６】
ディスチャージ制御信号Ｘは、ＭＯＳトランジスタ１０４のゲートに入力され、ＭＯＳトランジスタ１０４がオンする。一方、ディスチャージ制御信号Ｙは、ＭＯＳトランジスタ７０４に入力される。ディスチャージ制御信号Ｙは減衰されているため、ＭＯＳトランジスタ７０４はオフしたままである。ＭＯＳトランジスタ１０４、ＭＯＳトランジスタ７０４のうち、ＭＯＳトランジスタ１０４がオンするから、スイッチ１０３のゲートはグラウンドにフォースされる。
スイッチ１０３のゲートがグラウンドにフォースされたことにより、スイッチ１０３は完全にオフしたままになる。このため、実施形態３の保護回路は、入力電圧Ｖinがスイッチ１０３を介して出力端子１０２に伝わることを防ぐことができる。
【００５７】
（２）サージ電圧が低周波数
図１０は、ディスチャージ制御信号Ｘと、ディスチャージ制御信号Ｙと、低周波数のサージ電圧とを比較して示す模式図である。図１０の縦軸は電圧を示し、横軸は時間を示している。入力電圧Ｖinに低周波数のサージが発生すると、図２に示したディスチャージ信号発生回路１０５のＨＰＦにより、減衰したディスチャージ制御信号Ｘが受動的に発生する。一方、図５に示したディスチャージ信号発生回路５０５はＬＰＦ特性を有するので、サージ電圧よりも緩やかに立ち上がる波形のディスチャージ制御信号Ｙが受動的に発生する。
【００５８】
ディスチャージ制御信号Ｙは、ＭＯＳトランジスタ７０４のゲートに入力され、ＭＯＳトランジスタ７０４がオンする。一方、ディスチャージ制御信号Ｘは、減衰されているため、ＭＯＳトランジスタ１０４のゲートに入力されても、ＭＯＳトランジスタ１０４はオフしたままである。
ＭＯＳトランジスタ７０４がオンすることにより、スイッチ１０３はオフされる。このため、低周波数のサージ電圧が入力端子１０１に入力された場合にも、入力端子１０１からサージ電圧が出力端子１０２に伝達されることがなく、ＵＳＢデバイスの後段の回路をサージ電圧から保護することができる。
【００５９】
（３）サージ電圧が高周波数の成分と低周波数の成分を含む
図１１は、入力端子１０１に、高周波数成分と低周波数成分の両方を含むサージ電圧が入力されたときのディスチャージ制御信号Ｘ、Ｙと、サージ電圧とを比較して示す模式図である。図３の縦軸は電圧を示し、横軸は時間を示している。実施形態３のこのような場合では、図８に示したディスチャージ信号発生回路１０５、５０５の両方が機能する。
【００６０】
ディスチャージ信号発生回路１０５からは、サージ電圧のうち高周波数成分に応じたディスチャージ制御信号ＸがＭＯＳトランジスタ１０４に出力される。ディスチャージ信号発生回路５０５からは、サージ電圧のうち低周波数成分に応じたディスチャージ制御信号ＹがＭＯＳトランジスタ７０４に出力される。このとき、ＭＯＳトランジスタ１０４、７０４は両方ともオンし、スイッチ１０３のゲートはグラウンドにフォースされる。このため、スイッチ１０３が完全にオフするので、サージ電圧が入力端子１０１から出力端子１０２に伝達されなくなる。
【００６１】
図１１によれば、実施形態３の保護回路は、ディスチャージ制御信号Ｘ、ディスチャージ制御信号Ｙの両方が出力することにより、サージ電圧が入力されている時間の全範囲にわたってスイッチ１０３をオフできることが分かる。このため、本発明の実施形態３の保護回路は、低周波数成分から高周波数成分まで、様々な周波数成分を含むサージ電圧が入力されても、内部電源を用いることなく、サージ電圧の自己電力を利用して、スイッチ１０３をオフすることができる。
【００６２】
次に、実施形態３の保護回路の動作を、タイミングチャートを使って説明する。
図１２（ａ）〜（ｃ）は、実施形態３の保護回路の動作を説明するためのタイミングチャートである。図１２（ａ）〜（ｃ）は、いずれもＵＳＢデバイスにサージ電圧が入力されない場合の入力電圧Ｖin、内部電圧、駆動信号ＰＧ、ディスチャージ制御信号Ｚ、ディスチャージ制御Ｘ、ディスチャージ制御信号Ｙ、スイッチ１０３のゲート電圧（ＧＡＴＥ）、出力電圧Ｖoutを示している。また、図１２（ａ）はサージ電圧が入力されていない場合の上記パラメータを示している。なお、図１２（ａ）では、ＵＳＢデバイスの内部電圧が保護回路を動作させることができる電圧Ｖddに達していない場合について示している。
【００６３】
図１２（ｂ）は、ＵＳＢデバイスの内部電圧がＶdd以上であり、サージ電圧が入力された場合の上記パラメータを示し、図１２（ｃ）は、ＵＳＢデバイス内部にＶdd以上の内部電圧がなく、高周波数成分と低周波数成分とを含むサージ電圧が入力された場合の上記パラメータを示している。以下、各場合について実施形態３の保護回路の動作を説明する。
【００６４】
（１）サージ電圧が入力されていない場合
入力電圧Ｖinが時刻ｔ0に入力されると、ディスチャージ信号発生回路１０５は入力電圧Ｖinの変化に応じてディスチャージ制御信号Ｘを出力する。
また、ディスチャージ信号発生回路５０５は、入力電圧Ｖinを積分してディスチャージ制御信号Ｙを内部電圧がＶddに達する時刻ｔ2まで出力する。
時刻ｔ2において内部電圧がＶddに達すると、ディスチャージ信号発生回路１０５、５０５が停止するとともに、図７に示した昇圧回路１１０が動作する。昇圧回路１１０は、時刻ｔ3においてスイッチ１０３のゲートに駆動信号ＰＧを出力する。駆動信号ＰＧによってスイッチ１０３のゲートがオンし、出力電圧Ｖoutが出力される。
【００６５】
（２）内部電圧がＶdd以上であり、サージ電圧が入力された場合
内部電圧がＶdd以上である場合、ＬＤＯ１０６が、ディスチャージ信号発生回路７０５の動作を停止する。このため、サージ電圧が入力電圧Ｖinとして入力されても、ディスチャージ信号発生回路７０５が動作することはない。
コンパレータ１０７は、入力電圧Ｖinを基準電圧Ｖｒｅｆと比較する。今、保護回路にはサージ電圧が入力されているから、入力電圧Ｖinは基準電圧Ｖｒｅｆよりも大きく、コンパレータ１０７からはディスチャージ制御信号Ｚが出力される。ディスチャージ制御信号ＺによってＭＯＳトランジスタ１０８がオンし、スイッチ１０３のゲートがグラウンドにフォースされる。このため、スイッチ１０３がオフ状態になり、入力端子１０１から入力されたサージ電圧は、出力端子１０２を介してＵＳＢデバイスの内部に伝わらない。
【００６６】
ただし、このような動作では、サージ電圧が入力した時刻ｔ0からコンパレータ１０７がサージ電圧と基準電圧Ｖｒｅｆとを比較する処理等にかかった時間だけ遅れてディスチャージ制御信号Ｚが時刻ｔ1に出力される。このため、時刻ｔ0から時刻ｔ1までのわずかな時間、スイッチ１０３にサージ電圧が入力し、スイッチ１０３の容量等によってゲート電圧がわずかに上昇している。また、ゲート電圧の上昇に伴って出力電圧Ｖoutもわずかに上昇している。
【００６７】
さらに、時刻ｔ3において駆動信号ＰＧが出力されるようになると、スイッチ１０３のゲート電圧が上昇してスイッチ１０３がオン状態になる。時刻ｔ４において、入力電圧Ｖinに再びサージが発生すると、コンパレータ１０７が入力電圧Ｖinが基準電圧Ｖｒｅｆを上回る間（時刻ｔ４〜ｔ５）、ディスチャージ制御信号Ｚを出力してスイッチ１０３のゲートをオフさせる。このため、出力電圧Ｖoutは、時刻ｔ４〜ｔ５の間わずかに低下していることが分かる。
【００６８】
（３）内部電圧がＶddより小さく、サージ電圧が入力された場合
サージ電圧が入力電圧Ｖinとして時刻ｔ0に入力されると、ディスチャージ信号発生回路１０５は入力電圧Ｖinの変化に応じてディスチャージ制御信号Ｘを出力する。このとき、サージの発生によって入力電圧Ｖinの値は予め設定されている値よりも大きいから、ディスチャージ制御信号Ｘの値が大きくなる。ディスチャージ制御信号Ｘの値がＭＯＳトランジスタ１０４の閾値電圧以上に達すると、ＭＯＳトランジスタ１０４がオンする。
【００６９】
また、ディスチャージ信号発生回路５０５は、入力電圧Ｖinを積分してディスチャージ制御信号Ｙを内部電圧がＶddに達する時刻ｔ3まで出力する。このとき、サージの発生によって入力電圧Ｖinの値は予め設定されている値よりも大きいから、ディスチャージ制御信号Ｙの値が大きくなる。ディスチャージ制御信号Ｙの値がＭＯＳトランジスタ７０４の閾値電圧以上に達すると、ＭＯＳトランジスタ７０４がオンする。
【００７０】
ＭＯＳトランジスタ１０４、７０４がオンすると、スイッチ１０３のゲートがグラウンドにフォースされてスイッチ１０３は完全にオフされる。このため、内部電圧が一般的な保護回路を動作できる電圧Ｖddに満たない間、実施形態３の保護回路は、サージ電圧からＵＳＢデバイスの内部回路を保護することができる。
また、ディスチャージ制御信号Ｘ、ディスチャージ制御信号Ｙは、いずれもサージ電圧によって受動的に発生する信号であるから、サージ電圧が入力端子１０１から入力されるのと略同時に発生する。このため、実施形態３は、入力電圧Ｖinを基準電圧Ｖｒｅｆと比較する従来技術よりも速やかにディスチャージ制御信号Ｘを出力することができるので、完全にスイッチ１０３をオフしてわずかなゲート電圧の上昇も抑えることができる。
【００７１】
さらに、実施形態３は、ディスチャージ制御信号Ｘとディスチャージ制御信号Ｙとを併用している。このため、サージ電圧が高周波数成分と低周波数成分の両方を含む場合でも、サージ電圧が入力されている間中スイッチ１０３をオフしてサージ電圧がＵＳＢデバイスの内部に伝わることを防ぐことができる。
時刻ｔ3において内部電圧がＶddに達すると、ディスチャージ信号発生回路１０５、５０５が停止するとともに、図７に示した昇圧回路１１０が動作する。昇圧回路１１０は、時刻ｔ4においてスイッチ１０３のゲートに駆動信号ＰＧを出力する。駆動信号ＰＧによってスイッチ１０３のゲートがオンし、出力電圧Ｖoutが出力を開始する。
【００７２】
さらに、時刻ｔ4において駆動信号ＰＧが出力されるようになると、スイッチ１０３のゲート電圧が上昇してスイッチ１０３がオン状態になる。時刻ｔ5において、入力電圧Ｖinに再びサージが発生すると、コンパレータ１０７が入力電圧Ｖinが基準電圧Ｖｒｅｆを上回る間（時刻ｔ5〜ｔ6）、ディスチャージ制御信号Ｚを出力してスイッチ１０３のゲートをオフさせる。このため、出力電圧Ｖoutは、時刻ｔ5〜ｔ6の間わずかに低下していることが分かる。
【産業上の利用可能性】
【００７３】
本発明は、ＳＵＢ端子によって他の機器と接続されるコンピュータ周辺機器の内部に設けられて回路を保護することに有効である。
【符号の説明】
【００７４】
１０１ 入力端子
１０２ 出力端子
１０３ スイッチ
１０４、１０８、２０４、７０４ ＭＯＳトランジスタ
１０５、５０５、７０５ ディスチャージ信号発生回路
１０７ コンパレータ
１０９ 発振器
１１０ 昇圧回路
１１２ 二次電池
２０１、２０３、５０１、５０２ 抵抗素子
２０２ 容量素子
２０５、５０７ 素子保護回路
２０６、５０６ ツェナーダイオード
２０８ ノード
５０３ ダイオード
【特許請求の範囲】
【請求項１】
電源端子を有する電子機器を保護する電子機器の保護回路であって、
電圧が入力される入力端子と、
前記入力端子から入力された電圧を前記電子機器の内部に出力する出力端子と、
前記入力端子と前記出力端子とを電気的に離接するスイッチと、
前記入力端子から入力された入力電圧が、予め設定されている電圧より大きい場合、前記入力電圧の自己電圧を電力源としてディスチャージ制御信号を発生するディスチャージ信号発生回路と、を含み、
前記ディスチャージ制御信号は、前記スイッチを、前記入力端子と前記出力端子との間の信号伝達経路を切断するように動作させることを特徴とする電子機器の保護回路。
【請求項２】
前記電子機器の内部電圧によって動作する他の保護回路をさらに含み、
前記他の保護回路は、入力電圧を電力源として内部電圧を生成する内部電圧生成回路を含み、
前記ディスチャージ信号発生回路は、前記内部電圧の値が予め設定された値に達すると、動作を停止することを特徴とする請求項１に記載の電子機器の保護回路。
【請求項３】
前記ディスチャージ信号発生回路は、前記入力電圧の放電電圧を微分または積分する演算回路を含むことを特徴とする請求項１または２に記載の電子機器の保護回路。
【請求項４】
前記ディスチャージ信号発生回路は、
前記入力端子とグラウンドとの間に、第１インピーダンス素子と、当該第１インピーダンス素子に直列に接続された第２インピーダンス素子と、を含み、
前記第１インピーダンス素子と第２インピーダンス素子とが直列に接続される接続点から前記ディスチャージ制御信号を出力することを特徴とする請求項１から３のいずれか１項に記載の電子機器の保護回路。
【請求項５】
前記第１インピーダンス素子が容量素子であり、
前記第２インピーダンス素子が抵抗素子であることを特徴とする請求項４に記載の電子機器の保護回路。
【請求項６】
前記第１インピーダンス素子が抵抗素子であり、
前記第２インピーダンス素子が、前記入力端子から前記グラウンドへ向かう方向を順方向とするダイオードであることを特徴とする請求項４に記載の電子機器の保護回路。
【請求項７】
前記ディスチャージ信号発生回路は、
前記入力端子とグラウンドとの間に接続される第１ユニットと、当該第１ユニットと並列に、前記入力端子とグラウンドとの間に接続される第２ユニットと、を含み、
前記第１ユニットは、容量素子と、当該容量素子に直列に接続された第１抵抗素子と、を含み、
前記第２ユニットは、第２抵抗素子と、当該抵抗素子に直列に接続された、前記入力端子から前記グラウンドへ向かう方向を順方向とするダイオードと、を含み、
前記容量素子と前記第１抵抗素子とが直列に接続される接続点から第１ディスチャージ制御信号を出力し、前記第２抵抗素子と前記ダイオードとが直列に接続される接続点から第２ディスチャージ制御信号を出力することを特徴とする請求項１から３のいずれか１項に記載の電子機器の保護回路。
【請求項１】
電源端子を有する電子機器を保護する電子機器の保護回路であって、
電圧が入力される入力端子と、
前記入力端子から入力された電圧を前記電子機器の内部に出力する出力端子と、
前記入力端子と前記出力端子とを電気的に離接するスイッチと、
前記入力端子から入力された入力電圧が、予め設定されている電圧より大きい場合、前記入力電圧の自己電圧を電力源としてディスチャージ制御信号を発生するディスチャージ信号発生回路と、を含み、
前記ディスチャージ制御信号は、前記スイッチを、前記入力端子と前記出力端子との間の信号伝達経路を切断するように動作させることを特徴とする電子機器の保護回路。
【請求項２】
前記電子機器の内部電圧によって動作する他の保護回路をさらに含み、
前記他の保護回路は、入力電圧を電力源として内部電圧を生成する内部電圧生成回路を含み、
前記ディスチャージ信号発生回路は、前記内部電圧の値が予め設定された値に達すると、動作を停止することを特徴とする請求項１に記載の電子機器の保護回路。
【請求項３】
前記ディスチャージ信号発生回路は、前記入力電圧の放電電圧を微分または積分する演算回路を含むことを特徴とする請求項１または２に記載の電子機器の保護回路。
【請求項４】
前記ディスチャージ信号発生回路は、
前記入力端子とグラウンドとの間に、第１インピーダンス素子と、当該第１インピーダンス素子に直列に接続された第２インピーダンス素子と、を含み、
前記第１インピーダンス素子と第２インピーダンス素子とが直列に接続される接続点から前記ディスチャージ制御信号を出力することを特徴とする請求項１から３のいずれか１項に記載の電子機器の保護回路。
【請求項５】
前記第１インピーダンス素子が容量素子であり、
前記第２インピーダンス素子が抵抗素子であることを特徴とする請求項４に記載の電子機器の保護回路。
【請求項６】
前記第１インピーダンス素子が抵抗素子であり、
前記第２インピーダンス素子が、前記入力端子から前記グラウンドへ向かう方向を順方向とするダイオードであることを特徴とする請求項４に記載の電子機器の保護回路。
【請求項７】
前記ディスチャージ信号発生回路は、
前記入力端子とグラウンドとの間に接続される第１ユニットと、当該第１ユニットと並列に、前記入力端子とグラウンドとの間に接続される第２ユニットと、を含み、
前記第１ユニットは、容量素子と、当該容量素子に直列に接続された第１抵抗素子と、を含み、
前記第２ユニットは、第２抵抗素子と、当該抵抗素子に直列に接続された、前記入力端子から前記グラウンドへ向かう方向を順方向とするダイオードと、を含み、
前記容量素子と前記第１抵抗素子とが直列に接続される接続点から第１ディスチャージ制御信号を出力し、前記第２抵抗素子と前記ダイオードとが直列に接続される接続点から第２ディスチャージ制御信号を出力することを特徴とする請求項１から３のいずれか１項に記載の電子機器の保護回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１３−２７１０２（Ｐ２０１３−２７１０２Ａ）
【公開日】平成２５年２月４日（２０１３．２．４）
【国際特許分類】
【出願番号】特願２０１１−１５８０４４（Ｐ２０１１−１５８０４４）
【出願日】平成２３年７月１９日（２０１１．７．１９）
【出願人】（３０３０４６２７７）旭化成エレクトロニクス株式会社 (840)
【Ｆターム（参考）】
【公開日】平成２５年２月４日（２０１３．２．４）
【国際特許分類】
【出願日】平成２３年７月１９日（２０１１．７．１９）
【出願人】（３０３０４６２７７）旭化成エレクトロニクス株式会社 (840)
【Ｆターム（参考）】
[ Back to top ]