電子部品の実装接続構造
【課題】複数の半導体素子を有する半導体装置と樹脂基板をバンプ接続する際、半導体素子のバンプに対する熱応力の作用によって接続部にクラックが生じて、機器の長期信頼性が低くなること。
【解決手段】複数の半導体素子を搭載されるインターポーザー配線基板の裏面に複数のランドとバンプを備える半導体装置と、複数のランドが配列された樹脂基板とを接続する電子部品の実装構造であって、前記インターポーザー配線基板の前記半導体素子と重なる位置にあるバンプの中で、半導体装置の中心から最も離れた位置に配列された位置及びその周辺にあるバンプと、前記バンプと隣接するバンプとが並列接続されていることを特徴とすることにより、応力集中が最も発生する位置のバンプが、冗長接続となり、一つのバンプが破断しても他方のバンプの接続が保たれ、故障を起こす期間を延伸することができる。
【解決手段】複数の半導体素子を搭載されるインターポーザー配線基板の裏面に複数のランドとバンプを備える半導体装置と、複数のランドが配列された樹脂基板とを接続する電子部品の実装構造であって、前記インターポーザー配線基板の前記半導体素子と重なる位置にあるバンプの中で、半導体装置の中心から最も離れた位置に配列された位置及びその周辺にあるバンプと、前記バンプと隣接するバンプとが並列接続されていることを特徴とすることにより、応力集中が最も発生する位置のバンプが、冗長接続となり、一つのバンプが破断しても他方のバンプの接続が保たれ、故障を起こす期間を延伸することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マルチチップパッケージ半導体と樹脂基板をバンプで接続する電子部品の実装接続構造に関するものである。
【背景技術】
【０００２】
従来の電子部品の実装接続構造は、図４のように、半導体装置５１が樹脂基板５５の上に搭載されている。半導体装置５１は、半導体素子（チップ）５２がインターポーザー配線基板５３の上に搭載されており、さらに、インターポーザー配線基板５３の下面に形成されたランド５６毎にバンプ５４を配置させている。また、樹脂基板５５は、インターポーザー配線基板５３のバンプ５４の位置に対応したランド５７を備えており、インターポーザー配線基板５３とＢＧＡ（Ｂａｌｌ ｇｒｉｄ ａｒｒａｙ：ボールグリッドアレイ）実装構造を可能にしている。
【０００３】
半導体装置５１の半導体素子５２はシリコン結晶基板上に薄膜回路を形成して製作されている。シリコンの熱膨張係数は約３×１０−６／Ｋと非常に小さい。従って、半導体装置５１の半導体素子５２とインターポーザー配線基板５３（熱膨張係数１６×１０−６／Ｋ）及び樹脂基板５５（熱膨張係数１６×１０−６／Ｋ）との熱膨張係数の差は大きい。その為、半導体装置５１を樹脂基板５５に接続した状態において、半導体素子５２が低い熱膨張係数であるため、インターポーザー配線基板５３が拘束されて、ＢＧＡ実装構造でランド端子５６、５７とバンプ５４との半田接合部で応力の影響を及ぼすこととなる。
【０００４】
ここで、ＢＧＡ実装構造とは、基板同士の電気的接続を、基板面対基板面で接合する方法であり、基板面には格子状にボールまたはバンプと呼ぶ突起形状の電極を、矩形状に平面的に並べることから、ＢＧＡと称されている。ＢＧＡ実装構造は、半導体素子を実装する半導体基板を、マザーボード（基板）に最小面積で実装でき、また全接合点が一括同時接合できる。ボールまたはバンプには、半田、導体膜で覆われた樹脂、メッキ積上げ、金属ボール、等各種有り、用途、目的により使い分けられている。ここでは、これらを総てバンプと称する。
【０００５】
インターポーザー配線基板５３の材質はセラミック製から樹脂製の基板が多用されてきている。そして、電子機器を薄型・軽量化するために、インターポーザー配線基板５３の厚みを薄型化しており、その結果、半導体装置５１を樹脂基板５５に接続した状態で、ランド端子５６からバンプ５４を介してランド端子５７に至る半田接合部が半導体素子５２の低い熱膨張係数の影響を受けて破壊するといった問題が発生する。
【０００６】
その対策として、従来の電子部品の実装接続構造は、複数のランドが配列されたセラミック製のインターポーザー配線基板５３を備えた半導体装置５１と、複数のランドが配列された樹脂基板５５と、樹脂基板５５のランドと半導体装置５１のランドの間に接合されてＢＧＡを構成する複数のバンプ５４とを備え、図５のように半導体装置５１の最外縁部に配列されたそれぞれのバンプ５４を隣接するバンプ５４とをインターポーザー配線基板５３の導体パターン６１及び樹脂基板５５の導体パターン６２により、並列に接続する事により、半導体装置５１の最外縁部に位置するバンプ５４に熱応力が作用しても、半田接続部のクラックによって故障を起こす期間を延伸させる技術が知られている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−２６１２７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、前記従来の構成では、複数の半導体素子を有するマルチチップパッケージ半導体の場合、半導体素子の配置が非対称の場合もあり、インターポーザー配線基板の基板最外縁部を補強していても必ずしも故障を起こす期間を延伸させる事が出来ないという課題を有していた。
【０００９】
本発明は、前記従来の課題を解決するもので、従来補強されていたインターポーザー配線基板の基板最外縁部以外の弱いバンプにおいて、応力集中によってバンプや基板にクラックが生じても、機器の長期信頼性を維持する接合構造を得ることを目的とする。
【課題を解決するための手段】
【００１０】
前記従来の課題を解決するために、本発明の複数の半導体素子を搭載されるインターポーザー配線基板の裏面に複数のランドとバンプを備える半導体装置と、複数のランドが配列された樹脂基板とを接続する電子部品の実装構造であって、前記インターポーザー配線基板の前記半導体素子と重なる位置にあるバンプの中で、半導体装置の中心から最も離れた位置に配列された位置及びその周辺にあるバンプと、前記バンプと隣接するバンプとが並列接続されていることを特徴とする。応力集中が最も発生する位置のバンプが、冗長接続となる。
【発明の効果】
【００１１】
本発明のマルチチップパッケージ半導体と樹脂基板の接合構造によれば、マルチチップパッケージ半導体の応力集中が発生領域に位置するバンプに熱応力が作用しても、半田接続部のクラックによって故障を起こす期間を延伸することができ、長寿命化することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施例１におけるマルチチップパッケージ半導体の実装接続構造の概要図
【図２】本発明の実施例１におけるマルチチップパッケージ半導体の概要図
【図３】本発明の実施例１における樹脂基板の概要図
【図４】従来の電子部品の実装接続構造の概要図
【図５】従来の半導体装置の概要図
【発明を実施するための形態】
【００１３】
以下本発明を実施するための形態について、図面を参照しながら説明する。
【実施例１】
【００１４】
図１は本発明の実施例１におけるマルチチップパッケージ半導体の実装接続構造の概要図で、図１（ａ）は上面図で、図１（ｂ）はＢ−Ｂ断面図である。図２は本発明の実施例１におけるマルチチップパッケージ半導体の概要図で、図２（ａ）は上面図で、図２（ｂ）は下面図である。図３は樹脂基板の概要図で、図３（ａ）は上面図で、図３（ｂ）は下面図である。
【００１５】
マルチチップパッケージ半導体である半導体装置１は、図１のようにインターポーザー配線基板３の上部に、半導体素子２ａ、２ｂが実装されて構成される。そして、インターポーザー配線基板３の裏面には、複数のランド６が配列されている。
【００１６】
樹脂基板５はガラスエポキシ樹脂やＢＴレジンなどの樹脂を素材として構成され、図３のように樹脂基板５の上面には複数のランド７が配列されている。
【００１７】
インターポーザー配線基板３のランド６、樹脂基板５のランド７は複数の導体パッドから構成され、丸形などの形状を成している。インターポーザー配線基板３のランド６は、規則的に配列された複数のバンプを介在して、樹脂基板５のランド７に接合され、ＢＧＡ実装構造が成されている。
【００１８】
応力集中しているバンプ位置は、半導体装置１を上面から透視したとき、半導体素子２と重なる位置のバンプで、かつ、その中で半導体装置１の中心（複数の半導体素子の重心）から最も離れた位置に配列されたバンプ位置であり、図２に示すように、最も応力がかかるバンプ８、２８となる。
【００１９】
そして、バンプ８、２８は各々隣接するバンプとの間を並列に接続する。つまり、最も応力がかかるバンプ８は、隣接するバンプ１８と、最も応力がかかるバンプ２８は、隣接するバンプ３８と、それぞれ接続される。すなわち、図２に示すように、インターポーザー配線基板３の応力集中バンプに位置するランド６は、隣接するランド１６間で、インターポーザー配線基板３の導体パターン１１で接続され、同様に、樹脂基板５の応力集中バンプに位置するランド７は、隣接するランド１７間で、表層もしくは内層の樹脂基板の導体パターン１２で接続され、並列回路を構成している。
【００２０】
インターポーザー配線基板３と樹脂基板５をバンプ接合した場合、半導体素子２の直下の半田接続部は、使用環境の温度変化による熱応力を受ける。半導体素子２の熱膨張係数の３×１０−６／Ｋ程度に対し、樹脂基板５の熱膨張係数は１６×１０−６／Ｋ前後と、５倍以上大きい。このため、樹脂基板５は大きく伸展し、半導体素子２は伸びが小さいことから、実装固定後に常温に戻った際には、最も応力がかかるバンプ８、２８の各接合部に半導体素子２の中心方向に向かう引張り力が残留応力として残る。この残留応力は、半導体素子２の外縁部ほど大きく、中心部ほど小さい。また、半導体素子２の大きさが大きいほど、外縁部の残留応力は増大する。各基板が晒される実使用環境では、５０〜１００℃程度の温度変化幅の温度変化が周期的に（ヒートサイクル）加わる。したがって、残留応力が残ったまま、さらに伸び縮みによる繰り返し応力が加わることとなる。
【００２１】
使用環境の温度変化による熱応力を受けると、最も応力がかかるバンプ８、２８から除々に接続点の構造劣化が進む。これによって、各バンプに対して、それぞれクラックを生じる。
【００２２】
この構造劣化は、最終的には断裂となり、インターポーザー配線基板３と樹脂基板５との電気的接続を絶つ故障に至る。また、各バンプの接続部に次いで、その隣のボール接続部に応力集中点が移動していく。
【００２３】
半導体素子２の応力が高い直下外縁部で更にその中で半導体装置の中心から最も離れた位置ほど、またさらに端点（角）に近いほど熱応力が高く、ヒートサイクルに対しての接続信頼性が低いため、最も応力がかかるバンプ８、２８は、それぞれ並列接続されており、１箇所のボール接続が破損しても、隣接するバンプ１８、３８が接続されており回路接続が断たれない冗長接続を形成している。
【００２４】
以上により、この実施の形態によるマルチチップパッケージ半導体と樹脂基板のＢＧＡ型実装構造では、インターポーザー配線基板３に作用する熱応力で接続を破壊され易い部分は、必ず冗長以上の接続を持つことが出来る。このため、インターポーザー配線基板３のクラック、樹脂基板５のクラックの発生地点が、除々に増えても、インターポーザー配線基板３のＢＧＡが機能して寿命時間を大きく延ばすことが出来る。また、何ら補強や固定を行わないことから、組立工程は最小限で済み、インターポーザー配線基板３の交換も容易なため、半導体パッケージの低コスト化に有効である。
【産業上の利用可能性】
【００２５】
本発明にかかる（電子部品の実装接続構造）は、マルチチップパッケージ半導体の応力集中している位置のバンプに熱応力が作用しても、半田接続部のクラックによって故障を起こす期間を延伸することができ、長寿命化することが可能になるので、半導体装置の高信頼性化等として有用である。
【符号の説明】
【００２６】
１ 半導体装置
２ａ、２ｂ 半導体素子
３ インターポーザー配線基板
５ 樹脂基板
６、７ ランド
８、２８ 最も応力がかかるバンプ
１８、３８ 隣接するバンプ
１６、１７ 隣接するランド
１１ インターポーザー配線基板の導体パターン
１２ 樹脂基板の導体パターン
【技術分野】
【０００１】
本発明は、マルチチップパッケージ半導体と樹脂基板をバンプで接続する電子部品の実装接続構造に関するものである。
【背景技術】
【０００２】
従来の電子部品の実装接続構造は、図４のように、半導体装置５１が樹脂基板５５の上に搭載されている。半導体装置５１は、半導体素子（チップ）５２がインターポーザー配線基板５３の上に搭載されており、さらに、インターポーザー配線基板５３の下面に形成されたランド５６毎にバンプ５４を配置させている。また、樹脂基板５５は、インターポーザー配線基板５３のバンプ５４の位置に対応したランド５７を備えており、インターポーザー配線基板５３とＢＧＡ（Ｂａｌｌ ｇｒｉｄ ａｒｒａｙ：ボールグリッドアレイ）実装構造を可能にしている。
【０００３】
半導体装置５１の半導体素子５２はシリコン結晶基板上に薄膜回路を形成して製作されている。シリコンの熱膨張係数は約３×１０−６／Ｋと非常に小さい。従って、半導体装置５１の半導体素子５２とインターポーザー配線基板５３（熱膨張係数１６×１０−６／Ｋ）及び樹脂基板５５（熱膨張係数１６×１０−６／Ｋ）との熱膨張係数の差は大きい。その為、半導体装置５１を樹脂基板５５に接続した状態において、半導体素子５２が低い熱膨張係数であるため、インターポーザー配線基板５３が拘束されて、ＢＧＡ実装構造でランド端子５６、５７とバンプ５４との半田接合部で応力の影響を及ぼすこととなる。
【０００４】
ここで、ＢＧＡ実装構造とは、基板同士の電気的接続を、基板面対基板面で接合する方法であり、基板面には格子状にボールまたはバンプと呼ぶ突起形状の電極を、矩形状に平面的に並べることから、ＢＧＡと称されている。ＢＧＡ実装構造は、半導体素子を実装する半導体基板を、マザーボード（基板）に最小面積で実装でき、また全接合点が一括同時接合できる。ボールまたはバンプには、半田、導体膜で覆われた樹脂、メッキ積上げ、金属ボール、等各種有り、用途、目的により使い分けられている。ここでは、これらを総てバンプと称する。
【０００５】
インターポーザー配線基板５３の材質はセラミック製から樹脂製の基板が多用されてきている。そして、電子機器を薄型・軽量化するために、インターポーザー配線基板５３の厚みを薄型化しており、その結果、半導体装置５１を樹脂基板５５に接続した状態で、ランド端子５６からバンプ５４を介してランド端子５７に至る半田接合部が半導体素子５２の低い熱膨張係数の影響を受けて破壊するといった問題が発生する。
【０００６】
その対策として、従来の電子部品の実装接続構造は、複数のランドが配列されたセラミック製のインターポーザー配線基板５３を備えた半導体装置５１と、複数のランドが配列された樹脂基板５５と、樹脂基板５５のランドと半導体装置５１のランドの間に接合されてＢＧＡを構成する複数のバンプ５４とを備え、図５のように半導体装置５１の最外縁部に配列されたそれぞれのバンプ５４を隣接するバンプ５４とをインターポーザー配線基板５３の導体パターン６１及び樹脂基板５５の導体パターン６２により、並列に接続する事により、半導体装置５１の最外縁部に位置するバンプ５４に熱応力が作用しても、半田接続部のクラックによって故障を起こす期間を延伸させる技術が知られている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００６−２６１２７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、前記従来の構成では、複数の半導体素子を有するマルチチップパッケージ半導体の場合、半導体素子の配置が非対称の場合もあり、インターポーザー配線基板の基板最外縁部を補強していても必ずしも故障を起こす期間を延伸させる事が出来ないという課題を有していた。
【０００９】
本発明は、前記従来の課題を解決するもので、従来補強されていたインターポーザー配線基板の基板最外縁部以外の弱いバンプにおいて、応力集中によってバンプや基板にクラックが生じても、機器の長期信頼性を維持する接合構造を得ることを目的とする。
【課題を解決するための手段】
【００１０】
前記従来の課題を解決するために、本発明の複数の半導体素子を搭載されるインターポーザー配線基板の裏面に複数のランドとバンプを備える半導体装置と、複数のランドが配列された樹脂基板とを接続する電子部品の実装構造であって、前記インターポーザー配線基板の前記半導体素子と重なる位置にあるバンプの中で、半導体装置の中心から最も離れた位置に配列された位置及びその周辺にあるバンプと、前記バンプと隣接するバンプとが並列接続されていることを特徴とする。応力集中が最も発生する位置のバンプが、冗長接続となる。
【発明の効果】
【００１１】
本発明のマルチチップパッケージ半導体と樹脂基板の接合構造によれば、マルチチップパッケージ半導体の応力集中が発生領域に位置するバンプに熱応力が作用しても、半田接続部のクラックによって故障を起こす期間を延伸することができ、長寿命化することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施例１におけるマルチチップパッケージ半導体の実装接続構造の概要図
【図２】本発明の実施例１におけるマルチチップパッケージ半導体の概要図
【図３】本発明の実施例１における樹脂基板の概要図
【図４】従来の電子部品の実装接続構造の概要図
【図５】従来の半導体装置の概要図
【発明を実施するための形態】
【００１３】
以下本発明を実施するための形態について、図面を参照しながら説明する。
【実施例１】
【００１４】
図１は本発明の実施例１におけるマルチチップパッケージ半導体の実装接続構造の概要図で、図１（ａ）は上面図で、図１（ｂ）はＢ−Ｂ断面図である。図２は本発明の実施例１におけるマルチチップパッケージ半導体の概要図で、図２（ａ）は上面図で、図２（ｂ）は下面図である。図３は樹脂基板の概要図で、図３（ａ）は上面図で、図３（ｂ）は下面図である。
【００１５】
マルチチップパッケージ半導体である半導体装置１は、図１のようにインターポーザー配線基板３の上部に、半導体素子２ａ、２ｂが実装されて構成される。そして、インターポーザー配線基板３の裏面には、複数のランド６が配列されている。
【００１６】
樹脂基板５はガラスエポキシ樹脂やＢＴレジンなどの樹脂を素材として構成され、図３のように樹脂基板５の上面には複数のランド７が配列されている。
【００１７】
インターポーザー配線基板３のランド６、樹脂基板５のランド７は複数の導体パッドから構成され、丸形などの形状を成している。インターポーザー配線基板３のランド６は、規則的に配列された複数のバンプを介在して、樹脂基板５のランド７に接合され、ＢＧＡ実装構造が成されている。
【００１８】
応力集中しているバンプ位置は、半導体装置１を上面から透視したとき、半導体素子２と重なる位置のバンプで、かつ、その中で半導体装置１の中心（複数の半導体素子の重心）から最も離れた位置に配列されたバンプ位置であり、図２に示すように、最も応力がかかるバンプ８、２８となる。
【００１９】
そして、バンプ８、２８は各々隣接するバンプとの間を並列に接続する。つまり、最も応力がかかるバンプ８は、隣接するバンプ１８と、最も応力がかかるバンプ２８は、隣接するバンプ３８と、それぞれ接続される。すなわち、図２に示すように、インターポーザー配線基板３の応力集中バンプに位置するランド６は、隣接するランド１６間で、インターポーザー配線基板３の導体パターン１１で接続され、同様に、樹脂基板５の応力集中バンプに位置するランド７は、隣接するランド１７間で、表層もしくは内層の樹脂基板の導体パターン１２で接続され、並列回路を構成している。
【００２０】
インターポーザー配線基板３と樹脂基板５をバンプ接合した場合、半導体素子２の直下の半田接続部は、使用環境の温度変化による熱応力を受ける。半導体素子２の熱膨張係数の３×１０−６／Ｋ程度に対し、樹脂基板５の熱膨張係数は１６×１０−６／Ｋ前後と、５倍以上大きい。このため、樹脂基板５は大きく伸展し、半導体素子２は伸びが小さいことから、実装固定後に常温に戻った際には、最も応力がかかるバンプ８、２８の各接合部に半導体素子２の中心方向に向かう引張り力が残留応力として残る。この残留応力は、半導体素子２の外縁部ほど大きく、中心部ほど小さい。また、半導体素子２の大きさが大きいほど、外縁部の残留応力は増大する。各基板が晒される実使用環境では、５０〜１００℃程度の温度変化幅の温度変化が周期的に（ヒートサイクル）加わる。したがって、残留応力が残ったまま、さらに伸び縮みによる繰り返し応力が加わることとなる。
【００２１】
使用環境の温度変化による熱応力を受けると、最も応力がかかるバンプ８、２８から除々に接続点の構造劣化が進む。これによって、各バンプに対して、それぞれクラックを生じる。
【００２２】
この構造劣化は、最終的には断裂となり、インターポーザー配線基板３と樹脂基板５との電気的接続を絶つ故障に至る。また、各バンプの接続部に次いで、その隣のボール接続部に応力集中点が移動していく。
【００２３】
半導体素子２の応力が高い直下外縁部で更にその中で半導体装置の中心から最も離れた位置ほど、またさらに端点（角）に近いほど熱応力が高く、ヒートサイクルに対しての接続信頼性が低いため、最も応力がかかるバンプ８、２８は、それぞれ並列接続されており、１箇所のボール接続が破損しても、隣接するバンプ１８、３８が接続されており回路接続が断たれない冗長接続を形成している。
【００２４】
以上により、この実施の形態によるマルチチップパッケージ半導体と樹脂基板のＢＧＡ型実装構造では、インターポーザー配線基板３に作用する熱応力で接続を破壊され易い部分は、必ず冗長以上の接続を持つことが出来る。このため、インターポーザー配線基板３のクラック、樹脂基板５のクラックの発生地点が、除々に増えても、インターポーザー配線基板３のＢＧＡが機能して寿命時間を大きく延ばすことが出来る。また、何ら補強や固定を行わないことから、組立工程は最小限で済み、インターポーザー配線基板３の交換も容易なため、半導体パッケージの低コスト化に有効である。
【産業上の利用可能性】
【００２５】
本発明にかかる（電子部品の実装接続構造）は、マルチチップパッケージ半導体の応力集中している位置のバンプに熱応力が作用しても、半田接続部のクラックによって故障を起こす期間を延伸することができ、長寿命化することが可能になるので、半導体装置の高信頼性化等として有用である。
【符号の説明】
【００２６】
１ 半導体装置
２ａ、２ｂ 半導体素子
３ インターポーザー配線基板
５ 樹脂基板
６、７ ランド
８、２８ 最も応力がかかるバンプ
１８、３８ 隣接するバンプ
１６、１７ 隣接するランド
１１ インターポーザー配線基板の導体パターン
１２ 樹脂基板の導体パターン
【特許請求の範囲】
【請求項１】
複数の半導体素子を搭載されるインターポーザー配線基板の裏面に複数のランドとバンプを備える半導体装置と、複数のランドが配列された樹脂基板とを接続する電子部品の実装構造であって、
前記インターポーザー配線基板の前記半導体素子と重なる位置にあるバンプの中で、半導体装置の中心から最も離れた位置に配列された位置及びその周辺にあるバンプと、前記バンプと隣接するバンプとが並列接続されていることを特徴とする電子部品の実装接続構造。
【請求項１】
複数の半導体素子を搭載されるインターポーザー配線基板の裏面に複数のランドとバンプを備える半導体装置と、複数のランドが配列された樹脂基板とを接続する電子部品の実装構造であって、
前記インターポーザー配線基板の前記半導体素子と重なる位置にあるバンプの中で、半導体装置の中心から最も離れた位置に配列された位置及びその周辺にあるバンプと、前記バンプと隣接するバンプとが並列接続されていることを特徴とする電子部品の実装接続構造。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１１−１５９８４０（Ｐ２０１１−１５９８４０Ａ）
【公開日】平成２３年８月１８日（２０１１．８．１８）
【国際特許分類】
【出願番号】特願２０１０−２０８６５（Ｐ２０１０−２０８６５）
【出願日】平成２２年２月２日（２０１０．２．２）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２３年８月１８日（２０１１．８．１８）
【国際特許分類】
【出願日】平成２２年２月２日（２０１０．２．２）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]