電子集積回路パッケージ
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般に、電子回路のパッケージングに関し、特に、高密度に且つチップの相互接続長さを減少させて、集積回路のスタッキングに関する。
【０００２】
【従来の技術】電子回路の高集積密度によって、大きな性能ゲインと製造の経済性とを達成することができることが知られている。短い信号路は、信号伝搬時間を減らし、ノイズの影響を受けにくく、減少した抵抗と、パス中の個々のアクティブ回路によって励起されるキャパシタンスとを与える。製造の経済性は、必要な回路を形成するために、高価で特殊な装置を必要とする長時間かつ複雑なプロセスを受けなければならないチップまたはウエハの数を減少することによって得られる。
【０００３】従って、わずか数分の一ミクロンの最小構造寸法を与える設計基準を用いて、集積回路の良好な製造歩留まりを与える技術が開発され、一つのチップ上に多数の回路素子を形成してきた。側壁イメージ・トランスファー（ＳＴＩ）のような幾つかの技術は、リソグラフィ解像度の限界よりも小さい構造の形成を可能にし、集積回路密度のさらなる増大は予測可能である。しかしながら、一つのチップ上の回路素子の数が増大するにつれて、製造歩留まりが悪くなり、集積密度（相応の性能ゲインおよび１チップあたりの経済性を有する）と、製造の全体的な経済性との間のトレード・オフとを避けることはできない。
【０００４】一つのチップ上に含まれる回路の量には、幾つかの実際的な制限がある。第１に、チップは、一般に、通常使用においては加速と熱サイクルとの両方による機械的応力を受けるので、チップ・サイズには実際的な制限があるということである。半導体基板は、多少デリケートであるので、チップ寸法の増大が、機械的損傷の可能性の増大につながる。第２に、集積回路内の各々のアクティブ・デバイスは、放散しなければならない一定量の熱を生じるということである。というのは、上昇する温度は、チップ上の回路素子の電気的特性の変動を生じるからである。熱の量は、一般に、サイクル時間が減少するにつれて、また、スイッチング周波数が増大するにつれて増大する。従って、設計の所要スイッチング周波数で許容範囲にチップ温度を維持する熱伝達構造に収容することができる以上に、集積回路内にアクティブ・デバイスを含むことはできない。従って、高性能が最大に重要である多くの回路にとっては、電子回路自体の寸法，重量，コストの多数倍となる冷却構造を有している。
【０００５】他方、ダイナミック・メモリおよびクロスバ・スイッチのような多くの種類のデバイスにおいて、スイッチング周波数またはスイッチング速度は、非常に高く維持できるが、比較的少ないアクティブ・デバイスが、所定時刻にスイッチングする。いわゆる論理マクロのような多の種類のデバイスにおいて、マルチ・ビット（例えば６４ビット以上）加算器のような特定の論理動作に固有の大きなゲート・アレイは、平均して比較的短いデュティサイクルを有し、スイッチング速度またはスイッチング周波数、および現在スイッチしているアクティブ・デバイスの数が高くても、温度上昇を制限する十分な熱容量を有する。
【０００６】多くのデバイスにおいて他の実際的な問題は、様々な半導体回路技術の間のプロセスの非互換性である。多くのいわゆるハイブリッド技術が知られているが（例えば、同一チップ上に両導電形のバイポーラ・トランジスタと電界効果トランジスタとを与えるＢｉＣＭＯＳ）、同一チップ上に経済的に形成することができないデバイスに対しては要件がある。この理由および上述した理由のため、最も複雑で、高性能な電子デバイスは、完全なデバイスを形成するのに複数のチップを必要とする。
【０００７】複数のチップが用いられると、同一種類の性能ゲインを、接続長，信号伝搬時間，ノイズ削除などを最小にするために用いられるパッケージングによって、接続長を制限できる程度に、実現することができる。例えば、いわゆる多層モジュールが、ポリマーまたはセラミックのシートの積層によって形成され、数百の個々のチップ間の複雑な接続よりなるコンパクトな構造を与えてきた。しかし、このようなモジュラー・パッケージングを用いて、チップは、ほぼ同一平面に実装され、最悪の場合は、配線長が、幾つかの信号路で最大数インチ（１インチ＝２．５４ｃｍ）となり、これは短いように見えるが、一つのチップ上の配線よりも数倍長くなる。さらに、大きく且つ複雑なモジュラ・デバイスにおける信号伝搬時間は、かなり大きく、通常、マスター・スレーブ構造では、パッケージを通じて適切な同期を維持するためには、複数のクロック回路を、パッケージ内に設けることを必要とする。しかし、複数のクロックが設けられる場合には、正確な同期は保証されず、スイッチング周波数およびサイクル時間の減少につれて、同期の重要性が増大する。
【０００８】配線長および信号伝搬時間の問題を処理するために、スタッキングによってチップを実装し、チップのエッジで、チップ間の接続を形成することが提案されている。チップを、他のチップまたは基板（以降、総称的に単に“基板”と呼ぶことがある）上にエッジで実装することができる。この場合、接続は、基板上に形成された回路により行われる。しかし、このような構造は、チップの一つのエッジまたは多くとも二つのエッジへの接続を一般的に制限し、従って最適に短い信号路または十分な接続を与えることができない。
【０００９】スタックされたチップ（スレーブ・チップと呼ぶことがある）は、基板またはチップ（マスター・チップと呼ぶことがある）にほぼ平行な方向に実装することもできる。この構造は、マイクロプロセッサ・マスター・チップ上にメモリ・チップを実装するのに特に適している。この場合、チップへの接続は、ほとんど並列である。
【００１０】しかし、このような並列接続は、通常、各“スレーブ・チップ”のエッジから延びる片側支持接続のボンディングによって、あるいはチップ面上の接続パッドから、チップのエッジを横切るワイヤ・ボンディングによって形成される。このような接続は、形成が難しく、労働集約的であっても、機械的に強固ではない。このようなスタッキング構造は、また、接続または配線を収容するのに、追加のスペーサまたは類似の機械的構造を一般に必要とし、接続は、電気的ノイズおよび機械的損傷の両方を受け、信号接続長の最小化を実現しない。さらに、機械的スペーサなどは、チップ上に力を集中させるのに役立ち、加速（例えば、電子パッケージを含むデバイスが受ける振動または衝撃）の際に、機械的損傷の原因となり得る。
【００１１】チップ間の熱膨張差は、また、チップのスタック内に収容されなければならない。この設計上の問題は、一般に、スタックのチップ間に良好な熱伝達を与えることによって処理される。この場合、スタック全体をほぼ同一の温度に維持し、他方、ある程度、各チップの熱容量を信頼し、および各チップによって発生された熱の量が、小さく、チップ間に放散されることを信頼する。しかしさらに、個々のチップの熱放散は、チップ・スタックの表面積、およびチップ間の熱抵抗によって制限される。この理由により、チップ・スタック内にかなりの力が依然として発生し、接続およびチップ内に応力を生じさせる。繰り返される熱サイクルは、また、接続に金属疲労を生じさせる。
【００１２】また、基板の一つの主面上に主として形成される回路を収容することが必要である。従って、スタッキングは、隣接チップのフロント対フロントおよびバック対バックの方向を、しばしば必要とする。このような方向は、チップ・エッジに沿った並列接続を複雑にする（例えば、回路が対称でなく、または鏡像に形成できなければ、チップからチップへの接続の順序を逆にする）。これは、チップのエッジ上、またはエッジを通して、はんだ接続を、チップのエッジ上にまたはエッジを経て形成できない場合である。
【００１３】また、チップのエッジ上またはエッジを通じて、はんだ接続を形成することは自明なことではなく、特に、空間および構造寸法は、十分な数のコンタクトを与えるには、小さくなければならないことを理解すべきである。（例えば、マクロまたは大きなクロスバ・スイッチを含むチップは、一般に、スタックすることができない。というのは、データ信号接続および／または制御接続が、非常に大きいからである。）例えば、チップのエッジ実装に関するＣａｐｐｓの米国特許第５，２６６，８３３号明細書は、半導体材料内に細い電気的配線を矩形格子アレイに配置し、一方では、半導体結晶を成長することを提案している。次に、結晶はウエハにカットされ、格子アレイに一致する一でウエハからチップをダイシングされる。このような方法は、たとえ良好な歩留まりを得ることができても、明らかに極めて複雑であり、正確なアライメント公差を有し、および極めて高価である。
【００１４】従って、チップのスタッキングは知られているが、このような構造が有する問題は、適切には解決されておらず、信頼性，性能，経済的方法と合致した良好な製造歩留まりを与えることができず、あるいはチップ・スタッキング構造を、マクロのような種類に拡げることができないことが分かる。
【００１５】
【発明が解決しようとする課題】従って、本発明の目的は、信号接続長を最小にするために、チップのスタッキングを含み、およびチップのエッジを横切り、チップの主面に延びる接続パッドを含む電子回路パッケージ構造を提供することにある。
【００１６】本発明のさらに他の目的は、スタックのチップ間の熱膨張差の改善された調整を有する、緻密さの増大した機械的な電子回路パッケージを提供することにある。
【００１７】本発明のさらに他の目的は、チップのエッジを横切り、チップの主面に延びる接続パッドを形成する、経済的かつ高歩留まりの方法を提供することにある。
【００１８】本発明のさらに他の目的は、チップ・スタック内のチップの熱シンクを与える電子回路パッケージを提供することにある。
【００１９】本発明のさらに他の目的は、熱シンクと、マスター・チップ上へのスレーブ・チップのスタッキングとの構造であって、特に高性能を保持し、電気的に信頼でき且つ機械的に強固な構造を提供することにある。
【００２０】
【課題を解決するための手段】本発明のこれらの目的および他の目的を達成するために、ボンディング・パッドを有する基板と、メタライゼーション構造を有する集積回路チップとを備える電子集積回路パッケージを提供する。メタライゼーション構造は、集積回路チップの主面上の対向する領域上に、および対向する領域間の集積回路チップのエッジを横切って付着されたメタライゼーションを含み、基板にほぼ平行で基板から離間された方向に、ボンディング・パッドとメタライゼーション構造との間の接合により接着剤で基板に接合されている。
【００２１】
【発明の実施の形態】次に、図面を参照すると、特に、図１には、本発明の好適な形態の電子回路パッケージ１０の断面を示す。好ましくは、パッケージ１０は、マスター・チップ１１を有している。このマスター・チップは、例えば、マイクロプロセッサとすることができる。マスター・チップ１１は、その主面上にメタライゼーション構造１１Ａ，１１Ｂを有している。好ましくはマスター・チップ１１のエッジの近くにあるメタライゼーション構造１１Ｂを設けて、技術上よく知られているが本発明の原理の実施には重要ではない方法で、支持基板１８（設けられるならば）にワイヤ（例えば１６）ボンディングを可能にする。メタライゼーション構造１１Ｂが用いられるならば、このような支持基板は、支持基板へのマスター・チップの機械的実装１７と、ピン２４のような他の接続構造の支持とを与える。
【００２２】機械的実装１７の種類は、本発明の基本原理の実施には重要でないが、相対運動の制動または衝撃吸収を一般に与え、およびマスター・チップ１１の熱シンクに対し良好な熱伝導率を与える。このような支持基板が用いられる場合、ワイヤ・ボンディング接続１６のカプセル封止部２３が、また好適に設けられる。勿論、いわゆる表面実装技術（ＳＭＴ）、いわゆるフリップ・フロップ構造、または本発明の原理の応用は、支持基板１８へのマスター・チップ１１の電気的または機械的接続を形成するのに適切である。
【００２３】本発明の原理によれば、マスター・チップ１１上のメタライゼーション構造１１Ａを、マスター・チップの熱収支内で、既知の面メタライゼーション方法によって形成する。メタライゼーション構造１１Ａを、次のようにして、マスター・チップの回路に接続する。すなわち、集積回路内に形成されたアクティブ・デバイスまたは接続のコンタクト構造に対するパシベーション層の開口のような既知の方法により、および開口内に導電材料（例えば、金属またはドープト半導体）を既知の方法により付着する。従って、メタライゼーション構造１１Ａは、スレーブ・チップのスタックの周辺にほぼ一致し、できるだけ集積回路への対応する接続に位置合わせして好適に配置される。あるいはまた、マスター・チップ１１の配置を、有利に調整して、必要ならばこのような位置合わせ、またはマスター・スレーブ上の他の便利な位置に対して形成される接続を可能にする。
【００２４】チップ・スタック１２のスレーブ・チップ１３の各々は、好ましくは、メタライゼーション構造１４を備えている。これらメタライゼーション構造は、エッジを横切って、チップの主面（例えば正面および裏面）上に制限された距離にわたって延びる、断面がＵ形状である。勿論、チップまたは基板へのこのような構造の適用は、チップの機能，分類，または名称とは完全に無関係である。なお、チップには、図１４〜１６に基づいてかなり詳細に説明するように、メタライゼーション構造１４を、有利に設けることができる。例えば、メタライゼーション構造１４を、デバイス設計の指示により、マスター・チップ１１またはそのスタック、および基板１８またはそのスタックに相当する大きなチップに適用することもできる。
【００２５】一般に、各チップ１３のエッジ上に複数のこのようなメタライゼーション構造１４を形成すること、および各チップのすべての面上にこのような構造を設けて、チップ１３の全周のできるだけ大半を利用できるようにすることが便利である。しかし、このようなメタライゼーション構造を各チップの一つまたは二つの面上にのみ形成することは、また、以下に詳細に説明するような特定の好適な応用に、特定の利点を与える。次に、一つのチップ上のメタライゼーション構造を、他のチップの上のメタライゼーション構造に位置合わせして、はんだまたは導電性接着剤（ＥＣＡ）のような接着剤１５で接合することによって、チップ・スタック１２を形成する。
【００２６】Ｕ型のメタライゼーション構造１４は、十分な厚さ（限定されてはいない）であり、接着剤１５の厚さと共に、チップ間の分離を与えることを理解すべきである。このため、メタライゼーション構造の合計厚さ（約１００Å以上の厚さを必要としない接着層を含む）は、少なくとも数万Åであり、約８０，０００Åが、好適な目標厚さであり、二つのメタライゼーション構造と、これらの間の接合との合計厚さは、数ミル（１ミルは２５．４μｍ）であり、約１０１．６μｍ（約４ミル）は、熱伝導材料および／または熱シンクがチップの間に設けられるときに、チップ面間の好適な最小間隔またはギャップであるようにする。空気または他の冷却液の流れが、チップ間に循環される場合には、接着剤１５とメタライゼーション構造１４の合計厚さは、チップ厚さに等しいかまたはそれより大きいのが好ましい。チップ面積が増大するにつれて、より大きい間隔が好ましい。この場合、公称チップ厚さおよび対応する最小間隔は、約５０８〜６３５μｍ（約２０〜２５ミル）である。
【００２７】接着剤１５の厚さは、容易に変更できるが、メタライゼーション構造１４および接着剤１５の相対的な貢献は、接合の機械的および電気的強固性が弱められないように、調和されなければならない。例えば、接着剤１５は、接着剤、および接合またはメタライゼーション構造１４の面積とによって、数ミルを越えてはならない。同様に、メタライゼーション構造の厚さは、チップの表面トポロジの平坦性からのほぼ最大変化よりも小さくなければならない。なお、これらチップに対しては、接合の寸法が、不適切に形成され、あるいは経時的に変化する場合に、チップ間の面接触を防止するために、メタライゼーション構造が設けられている。本発明の実施例に好適な厚さは、技術上現に実施されている面メタライゼーション構造に対する許容公称値よりもかなり大きく、一般に、厚さは２５．４μｍ（１ミル）よりも小さい。
【００２８】このようにして得られたチップ間の空間を、チップ間の改善された熱伝導のための熱グリースのような熱伝導材料で充てんすることができる。これは、その粘性および／または密度によって、機械的支持がさらに与える。この場合、チップの潜在的な不規則面に隣接するかなり堅いスペーサを用いる場合における力の集中の危険性を生じない。さらに、薄い金属層（例えば、数ミル厚さの箔）を、チップ間の空間に介在させて、チップ・スタックを越えて延ばして、以下に詳細に説明するように、熱シンクを与えることができる。あるいはまた、チップ間の空間を、前述したように、冷却液を流すために利用することができる。
【００２９】この点に関し、Ｕ型構造のメタライゼーション構造１４は、また、チップの両面に位置合わせされた電気的接続を与えることを理解すべきである。従って、他のチップ上の接続に相当するチップのエッジに信号を引き出すことのできる程度に、各チップを隣接するチップに対して、任意に配向することができる。さらに、チップのエッジを横切って延びるメタライゼーション構造の部分は、プローブまたは放射源で接続へ熱を供給するための領域と、必要ならばワイヤボンディング接続を形成する面とを与える。設計により必要とされるならば、非導電性接着剤１５′をいくつかの位置に設け、設計の電気回路が必要とされると、電気的接続を形成することなく、機械的接合を形成することができる。
【００３０】図２には、本発明の他の形態を示す。本発明のこの他の実施例のチップ・スタックの構造および構成は、図１のそれと同じであり、さらなる説明は不必要である。この実施例は、図１の実施例とは、次の点で異なっている。すなわち、チップ・スタックは、参照番号１８（１１）で示される基板１８またはマスター・チップ１１に接合されている。
【００３１】特に、この実施例では、チップ・スタックは、いわゆる“フリップ・チップ（ｆｌｉｐ−ｃｈｉｐ）”によって、下側の基板に接合される。フリップ・チップでは、周知の“Ｃ４”成形はんだ２１が、チップ・スタックまたは基板上の金属接続パッドに設けられる。アセンブルされたパッケージおよびアセンブリは、Ｃ４形成はんだがくずれて、チップ・スタックおよび基板上の位置合わせされた接続パッドに接合する温度に加熱される。しかし、本発明の実施では、チップ・スタックの重量は、Ｃ４成形はんだを過剰にくずれさせて、従って、高温スペーサ２０を設けて、チップ１９と基板１８（１１）との間に最小の所望の分離を保持し、成形はんだの過剰な拡がりを防止するのが好ましい。最後に、もし必要ならば、接合構造のカプセル封止部２２を設けることができ、構造的強固性を増大させ、高温でもはんだリフローを防止する。
【００３２】図１または図２の実施例において、チップ・スタックは、連続的に、または一回の操作で形成することができる。同様に、チップ・スタック１２は、支持基板１８またはマスター・チップ１１から立ち上がり、全スタックを、図２に特に示すように、一つのフリップ・チップのように、支持基板１８またはマスター・チップ１１（参照番号１８（１１）によって示される）に接合できる。アセンブリのいかなるシーケンスが選ばれようとも、はんだ合金を選んで、アセンブリの各連続する工程で、溶融点の低下を与えるようにすべきである。共晶合金の溶融点より上で、一つの金属が他の金属に溶解する液相拡散方法を用いて、このプロセスでの温度余裕を低減させることができる。
【００３３】しかし上述したように、特に、小さい構造寸法のため、および小さい構造寸法でのＵ形状で、あるいは極めて近接してメタライゼーション構造１４を形成することは、重要であり、上述した構造を製造するための適切な構造を備えることが、本発明の重要な態様である。本発明は、面メタライゼーション構造のみを用いて実施することができるが、チップをダイシングするためのレジストレーション（位置合わせ）およびアライメントの幾つかの困難性、または、ウェハがダイシングされるときのチップへの金属の接着が、チップの主面上のメタライゼーション構造が十分に開発された方法であったとしても、製造歩留りを悪くする。本発明によるＵ型メタライゼーション構造を形成する方法は、本願発明者により出願された米国特許出願０８／７８５１９５号と共通している。この米国出願の内容は、本願明細書の内容として引用する。
【００３４】エッジ・メタライゼーションの困難な理由は、大半、チップの取り扱いの難しさと、個々のチップの極めて狭い面上での個別の領域の画成（例えば、マスキングまたは露光）の難しさによる。これとは対照的に、主面上のメタライゼーションは、一般に、ウエハをチップにダイシングする前にウエハ上で行われる（これにより、メタライゼーションを必要とするエッジが形成される）。さらに、処理のためのチップの取り扱いおよび配置の一般的な方法は、チップ・エッジへのアクセスを制限するチップの基板面の接触、および基板面を介しての接触を含み、また、チップが保持され操作されるチップの面の処理を防止する。従って、エッジ・メタライゼーションに適しているとしても、一般のメタライゼーション処理を用いることは、メタライゼーションをチップの両主面上に延ばすために、少なくとも、別個の金属付着工程を必要とし、付着工程の際のチップの細心のアライメントとを必要とする。要するに、チップ・エッジを処理する困難性の範囲は、おそらく、以下のことを考察することによって最も良く理解することができる。すなわち、半導体製造に含まれる最もリソグラフィックな処理および他の処理が、ほぼ平坦な領域を含むが、チップ・エッジ上へのメタライゼーション構造の展開と、チップの両主面上への進展とは、２つのほば対向する方向と、これらの２つの方向にほば直交する第３の方向とからの同時処理を含む３次元の物体の処理を必要とする。
【００３５】この問題を一般のメタライゼーション処理によって解決するには、本発明によれば、チップの主面上にのみマスクを形成することとは対照的に、個々のチップをマスク内に取り囲む。このようなマスクの好適な形状を図３に示すが、内側の寸法が処理されるチップの周囲に密接するような形状および寸法のチューブ３０の形態である。除去可能なパネル３５は、好適には、スリット３４を形成して、チップの洗浄および挿入を容易にし、また、挿入されたチップを堅固に係合させることによって与えられる。このようなチューブ構造を用いると、複数のチップの処理を同時に行って、メタライゼーション構造１４を形成することを可能とする。マスクを、一つの面に形成でき、複数の面上のメタライゼーション構造のために回転されるチップを、二つの面上への同時金属付着のために、チップの対向する面に設けることができる（この場合、取りはずし可能なパネル３５は、チップの他の面上になければならない）。
【００３６】同時に、エッジ実装のためのメタライゼーションは、チップの全面より少ない面上でのみ適切であり得るので（例えば、一般には、多くとも対向する面）、同時に処理できるチップの数を増やし、チップの取り扱い要件を容易にするためには、このプロセスに対して一方向にのみウエハをチップのストリップ６２にダイシングするのが都合がよい。しかし、各々のストリップの異なる位置におけるチップ間の均一性は保証されないが、設計の処理公差内にある。例えば、７６．２μｍ（３ミル）の幅のメタライズド領域のアレイは、規則的な間隔で９１．６ｃｍ（４インチ）の範囲にわたって、１２７．０μｍ（５ミル）の間隔でガラス上にうまく形成され（寸法および間隔の変化は２５．４μｍ（１ミル）より十分小さい）。前記規則的な間隔は、現在の高密度集積回路設計に応用するのに十分なように設定されている。
【００３７】チューブ・マスク３０は、好適には、パッケージ設計によって望まれるかまたは必要とされるように、一つ以上の面に加工された溝３１を有する金属またはガラスからなる。好適には、シリコンチップには、モリブデン・マスクが用いられる。というのは、モリブデン・マスクは、シリコンと同様の熱膨張係数（ＣＴＥ）を有するからである。近接した間隔の極めて細い溝は、好適には、技術上周知の放電加工（ＥＤＭ）によって、チューブ３１のほぼ全長にわたって設けられる。従って、溝は、チューブの材料を、ほぼ櫛状のパターンまたは形状に分割する。しかし、チューブの厚さおよび材料によっては、溝を、チューブの両端から離れて終了させて、残っている材料が片端で支持されず、チューブの両端部で支持されて、残っている材料のストリップ間の正確な間隔を維持するようにすることが好ましい。また、図７〜９に示すように、リソグラフィ（例えば、エッチング）およびレーザ・アブレーションのような他の技術を用いて、チューブまたはシートに同様の溝を形成することができる。
【００３８】あるいはまた、図７〜９に示すのと殆ど同じようにして、平行な細いワイヤよりなるアレイをマスクとして設け（これは、一般的なものとして意図される）、チップのスタックに隣接する張力によって適切に保持することができる。（微細な構造に対しては、ワイヤが、チップ・エッジに対して保持することができる平坦面を有するべきである）。しかし、このような場合、チップの保持構造と、チップ面の残りのエンクロージャとは、別個に設けなければならない。さらに、マスクの空きスペースの間にある材料は、図６に示すように長方形または台形の断面であることが好ましいと考えられる。
【００３９】一つ以上のチップ１１は、マスクに挿入されるか隣接して配置され、個々のチップは、スペーサ３２によって取り囲まれる。これらのスペーサは、図４の３３で示すように、チップ・エッジに連続するチップの主面の一部を露出させるように、櫛状のマスク３０の溝３１の位置で斜角を付けることは好ましい。というのは、斜角は容易に形成でき、チューブ・マスク３０に接触する他の突出した構造のないスぺ−サの正確な配置と、チップの周囲の規則的な露出部分との両方を与えるからである。同様のスペーサを、スタック内に全てのチップを取り囲むためには、一つ以上のチップを有するスタックの端部に配置することが好ましい。
【００４０】あるいはまた、図７〜９に示すように、スペーサの斜角部分を省略することができ、ブロッキング・マスク６１をチップ・エッジに連続するメタライゼーションの必要な範囲を定めるように配置し、図７に最も良く示すクランピング構造によって適切に保持することができる。クランピング構造は、チップまたはチップ・ストリップ６２とスぺ−サ／ブロッキング・マスクとのスタックに圧縮力を、チップ１１またはチップ・ストリップ６２のエッジに対して溝付きマスクの圧縮カを与える。
【００４１】チップが、櫛状マスク・チューブ３０、または図７〜９に示すマスク構造３０’の中に適切に取り囲まれると、金属付着チャンバ内にマスク構造３０または３０’を挿入し、既知の方法によってスパッタリングまたは蒸着で処理することによってメタライゼーションを直接行うことができる。有利なことには、チップを有するマスク構造は、図３の矢印３６，３７に示す二つの方向に振動するように回転される。方向３６は、マスクによって与えられる有効な平行性の故に、メタライゼーション構造において、個々のチップの各エッジの長さ方向にわたってほば均一な付着を実現する。方向３７は、スタックにおける多数のチップにわたって、および各々のチップの主面に対して２つのコーナーを取り囲む各々のメタライゼーション構造においてほぼ均一なメタライゼーションを実現する。
【００４２】特に、図６（図９と同じ方向に見た）は、ブロッキング・マスク６１のエッジおよびチップ１１のエッジに対するマスクの部分５１に対する関係と、金属蒸着またはスパッタリングの装置で、本発明のマスク構造３０または３０’によって実現される金属付着とを示す。この金属付着は、動き３７により、平面図においてわずかに台形であり、点線５２によって示す長方形領域は、チップ・エッジ上への付着厚さに近似するほぼ均一の厚さであるが、エッジでテーパ状となる。角度の範囲およびその角度を経る動き３７の速度に依存して、チップ・エッジからブロッキング・マスク６１のエッジまでの距離が増大するにつれて、厚さにかなりの減少が生じる。
【００４３】マスク構造３０，３０’を用いて金属を直接付着するには、スパッタリングおよび蒸着を含む（しかし、これに限定されるのもではない）ドライ金属付着方法が好ましい。というのは、マスクは、メタライゼーションを受ける予定のない領域上でチップを密閉状態にして取り囲む必要がなく、およびシーディングおよび無電解メッキのような他の金属付着技術を用いることができるからである。例えば、クロムの接着層を設け、続いて、銅のような高導電率の層を設けることが好ましい。多層の複合構造は、接着層または高導電率層あるいはその両方に用いることができ、このような金属の合金または混合物、例えば、クロムと銅との混合物を用いて、高導電率および高接着力を、特に、ドライ付着と熱処理と組み合わせて、得ることができる。必要ならば、例えば、金のような貴金属よりなる一つ以上のバリア層を設けることができる。
【００４４】本発明の改良された構造として、接着層に用いられる金属は、はんだウェッタブルでない（例えば、クロムのような）のが好ましく、および接着層を設ける際に、少なくとも方向３７における角運動は、高導電率の金属層の付着の際に用いられる角運動よりもわずかに大きいことが好ましい。従って、接着層を、図６に点線５３で示されるように、導電層に用いられるハンダウェッタブル金属を非常にわずかに越えて延びるようにすることができ、メタライゼーション構造がそれらのわずかな台形状の故に互いに近接している場所で、他のメタライゼーション構造の方へ横方向へのはんだフローを制限する働きをする。
【００４５】上述したように、選択された金属付着プロセスの際、流体が基板エッジと接触させられる場合、上述したように用いられる機械的マスクから信頼よく得られるよりも、より密閉したマスキングを与えることが好ましい。図３および図７〜９について上述したマスキング構造は、ドライ金属付着方法にかかわらず、本発明の実施に好適な所望のパターン付着を与えるのに効果的であるが、流体の気密性が確保されない。ドライ金属付着の際、金属粒子の方向性（例えば、図９に示すような）は、このような機械的マスク構造の使用を可能にするのに利用できる。このような方向性は、金属が流体溶液から付着されるときは、残念ながら得ることができない。このような場合、図５に関連して説明するように、金属が付着される領域以外において、流体がチップと接触するのを避けるためにリソグラフィ・レジストを用いるのが好ましい。
【００４６】図５に、各々のチップがレジスト４１で完全に被覆された後のチップ１１のスタックまたはチップ・ストリップ６２を示す。これらのチップは、スタックを圧縮するクランピング構造によってこのようなスタックに保持されるものとするが、これは本発明の実施にとっては重要ではない。チップ１１のスタックまたはチップ・ストリップ６２は、上述した機械的マスクに収容されたものと同様であるが、スペーサ３２またはブロッキング・マスク６１は、用いる必要がない。このようなスペーサまたはブロッキング・マスクが用いられるならば、チップ１１のエッジおよび主面またはチップ・ストリップ６２を、スペーサ３２またはブロッキング・マスク６１のエッジを超えて延び、スタックが、露光，現像，メタライゼーション・プロセスの際、一緒にクランプされたままになる程度に被覆することが必要となるのみである。
【００４７】レジストの露光は、レジストに適した波長で行うことができ、レジストの種類は、本発明の実施にとっては重要ではない。この説明と、直接メタライゼーションとの相関とのためには、ポジティブ・レジストが考えられるが、“負（ｎｅｇａｔｉｖｅ）”の露光が用いられるときは、ネガティブ・レジストを用いることができる。このレジストは、露光放射源とチップのスタックとの間の正確な相対的運動を可能にする並進テーブルを用いるか、あるいは平行（好ましくは短波長の）放射と共にマスクを用いて、既知のリソグラフィ露光装置によって露光することができる。また、チップのスタックを、直接メタライゼーション構造について上述したような機械的マスクを用いて露光することができる。特に、このようなマスクを用いて、レジストの露光を、ドライ金属付着について前述したのと同様に行うことができる（露光放射は、同様に指向的であるからである）。ただし、金属付着の均一な厚さを保証するためのマスクの回転運動は、特に露光放射が平行であるならば、レジスト露光の際に、必要とされない。
【００４８】すでに知られているように、リソグラフィ露光放射は、レジスト内をかなりの深さまで、かつ、露光領域の“ブルーミング（ｂｌｏｏｍｉｎｇ）”を十分に避けることができる程度に散乱し、図５の４２で示すように、チップ１１のエッジを通過する深さまで過露光することが望ましい。あるいは、レジストの現像はレジストの表面から進行するので、過現像（または過露光と過現像との組み合わせ）を、同じ効果のために用いることができる。また、露光が行われると、個々のチップ１１または個々のチップ・ストリップ６１が現像され、特に、レジストが各々のチップの全体にわたって設けられると、単独で、あるいはスタックに存在する数よりも少ない数だけ現像およびメタライズできることを理解すべきである。しかし、一般に、それにより特別な利益は得られず、レジスト現像液が、チップと接触するのは望ましくない。その理由は、レジスト現像液が、チップに対する損傷の可能性を与えるからである。このような接触は、レジスト現像の際、スタックへの圧縮クランプ力を維持することによって簡単に防止することができる。
【００４９】レジストが現像されて、メタライゼーションが必要とされる各々のチップの領域を露出すると、メタライゼーションは、マスク構造からチップ・スタックを除去することなしに流体溶液からのドライ・プロセスまたは付着のいずれかによって行うことができる。この点で、接着層を、上述したように有利に用いることができる。さらに、はんだノン・ウェッタブル接着層金属は、はんだウェッタブル導電層を越えて延び、上述したように、はんだフローを制限することができる。これは、少し異なる開口サイズを有する二つのレジストマスクを連続して使用し、レジスト・マスキングの前に接着層をドライ付着し、あるいは、開口内のレジストのエッジ上にはんだノン・ウェッタブル材料を付着して、レジストが除去されるときに、はんだノン・ウェッタブル材料５４が、導電性金属層に接着されて残るようにする。この後者の変形は、例えば、レジストおよび露出されたチップまたは基板上に、ニッケルを無電解メッキし、続いて、銅を無電解付着することによって行うことができる。導電材料が付着され、レジストが除去された後に、ブロック・アウト・マスクが、高い導電率層の金属上に付着され、ニッケルが酸化されて、はんだフローにはんだノン・ウェッタブル・バリアを形成するように酸化できる。レジストのシーディングは、また、他の接着層材料の使用を可能にする。メタライゼーションが終了すると、レジスト・マスクを、除去することができ、スタックを、個々のチップに分解し（必要ならば、さらにダイシングすることもできる）、図１，２に関連して上述したパッケージ構造に組み立てられる。
【００５０】前述したことから、本発明は、改善された強固性を有し、種々の経済的かつ高歩留りの方法によって製造または再加工できる電子回路パッケージを提供することがわかる。この新規な構造およびその製造方法を支持するメタライゼーション構造は、種々の方法によって、および直接メタライゼーションのための、またはメタライゼーション構造を画成するレジスト・マスクのパターニング用の露光のための機械的マスクとして、種々のツールを用いることによって、信頼性良く経済的に形成することもできる。
【００５１】本発明の基本原理に従う電子回路パッケージの形成を説明したが、幾つかの応用における利点に利用できる幾つかの改良された構造について、以下に説明する。特に、前述したように、メタライゼーション構造１４の厚さは、接着剤１５の厚さと一緒になって、チップ間に“離間（ｓｔａｎｄ−ｏｆｆ）”を与える。これは、チップの形態の変化を受け入れ、特定のパッケージ設計によって必要とされ、または要求されるならば、チップ間に形成された空間に、熱伝導材料および／または熱シンク構造を設けることを可能にする。
【００５２】図１０において、チップ・スタック構造１２は、図１または図２のチップ・スタック構造と同じである。しかし、図１０からは明らかでないが、チップ１３Ａ，１３Ｂ（および１３Ｃ，１３Ｄ）の基板面は、熱シンクに対向するチップ面の改善された規則性のために、互いに対向するように配向されている。熱グリース９１および薄い金属シート９２は、チップ対（例えば、１３Ａ，１３Ｂと１３Ｃ，１３Ｄ）の間に好適に設けられ、チップ１３Ｂと１３Ｃとの間の空間９３に熱グリースが設けられ、または空間９３は、空気または他の冷却液の流れのためにそのまま残される。
【００５３】金属シート熱シンクの直接取り付けは、必要とされない。というのは、図１１のアセンブリの側面に示すように、熱シンク・シートの端部が、好ましくは分割されて、端部はわずかに折り曲げられる。熱シンク・シート９２の端部の折り曲げは、シートをチップ間に保持し、周囲の空気または他の冷却液に熱を効率的に伝達することを改善する。
【００５４】図１２，１３は、本発明の上述した構造を、特定の複雑で高性能な回路パッケージに適用した場合を示す。特に、高周波数で同時にスイッチングする多数のアクティブ素子を有するマイクロプロセッサのようなチップは、かなりの量の熱を発生すると予測され、一方、同時にスイッチングする少数の素子を有するチップ（ダイナミック・メモリにおけるような）、または低い平均デューティ・サイクルで実行されるチップ（論理マクロまたはクロスバー・スイッチ）は、対応してより少ない熱を発生すると予測される。図１２，図１３に示されるパッケージは、本発明の原理によるこのようなチップの組み合わせにおいて極端に短い信号路を維持しながら、熱放散に対するこれらの異なる要件を受け入れる構造の一例である。
【００５５】特に、マイクロプロセッサに相当するマスター・チップ１８を、図１に示す構造も適しているが、図２に示されるように、基板１１に接合する。マスター・チップ１８は、かなりの熱を発生すると予測されるので、大きな熱シンク１１０を、図示のようにマスター・チップの中央に設けることができる。スレーブ・チップのスタックを、マスター・チップ１８（または１８′に示されるように用いられる大きなチップ）の縁部に、次のようにして設けることができる。すなわち、メタライゼーション構造１３（十分な数の接続を得ることが必要ならば、追加の面メタライゼーション構造９４）を、前述したように、マスター・チップ１８上の面メタライゼーションに接合する（１１１）。チップ・スタック１２の面は、電気的に絶縁性であるが、熱的に伝導性の接着剤９４を用いることによって、熱シンク１１０の面に好適に接合される。チップ・スタック１２の面は、また、熱シンク・シート９２の端部に接合される。熱シンク・シート９２の他の端部（および面、図１３の平面図に示すように、メタライゼーション構造１４を用いる接続が、面に必要とされず、面間に熱シンク材料が形成されている場合）は、図１１に示すのと同じように延びる。従って、熱シンク１１０は、チップ・スタックから熱を除去でき、および／または、全パッケージの温度を調整する働きをする。さらに、熱シンク・シート９２は、マスター・チップ１８からの熱の除去を補うことができる。チップ・スタック１２の明らかな片側支持は、パッケージの機械的強固性を弱くしている。というのは、機械的接合９４は、チップ・スタックの取り付けのために、マスター・チップ１８に設けられる領域に匹敵する領域を越えて延びるからである。追加の強固性および追加のコンタクトのためのスペースを、１８′で示されるように、マスター・チップ１８のサイズを引き延ばすことによって、与えることができる。しかし、大きなチップのウェハ・スペースのコストおよび限界は、機械的完全性が、追加の電気的接続１１２の必要性のないこのような構造を正当化するものとみなされないときに、さらに増大する。
【００５６】図１４の変形実施例では、エッジ・メタライゼーション１１５は、また、前述したように、スレーブ・チップのスタック１２におけると同じように、マスター・チップまたは基板１８（１１）上に設けられる。これは、図２で説明したように、マスター・チップまたは基板に接合することができる。従って、一つより多くのチップ・スタック１２を、図１２および図１３により前述したように、マスター・チップまたは基板１８（１１）によって支持できることを理解すべきである。
【００５７】さらに、エッジ・メタライゼーション構造１１５を有する複数のマスター・チップまたは基板１８（１１）′を、図１について前述したスレーブ・チップ・スタック構造と同様に、熱材料，熱シンク，および／または、それらの間の冷却液の流れと共に、またはこれら無しに、スタックすることができる。さらに、本発明のこれらの種類の変形例を、ピラミッド状の任意の数のスタックまたは階層における任意の数の基板に対するパッケージ設計において、任意に繰り返すことができる。前記ピラミッド状は、横方向に（例えば、特定のマスター・チップまたは基板に取り付けられるスタックの数を増大させる）、または垂直方向に（例えば、スタックできる特定サイズのチップまたは基板の数を増大させる）、または階層的に（例えば、マスター・チップ１１またはマスター・チップ・スタックへの、さらに、スタックでき、他のチップ，基板，ボード，またはパネル１１１などに接続されるチップまたは基板１１へのスレーブ・チップの接続のように、接合または接続できる異なるサイズのチップまたは基板の数を増大させる）に拡がる。
【００５８】図２について説明したと同様に、Ｃ４成形はんだまたは導電性接続を用いたＳＭＴボンディングが、マスター・チップまたは基板１８（１１）と、図１４R>４に１２１で示されるパネル１２１との間に設けられているが、図１に示されたワイヤ・ボンディングに類似のワイヤ・ボンディングまたは他の接続方法を、階層の任意のレベルで用いることができる。例えば、図１５に示すように、いわゆる零挿入力（ＺＩＦ）コネクタ１３０をパネル１１１上で用いて、マスター・チップ１８、またはエッジ・メタライゼーション１１５を有する他のチップまたは基板に接続することができる。このようなＺＩＦコネクタは、好ましくは、一つ以上の弾性導電部材１３１を備えている。この部材は、それらの間にチップまたは基板１８′を挿入することによって、わずかにたわみ、従ってチップまたは基板の対向エッジに対して対向する力を加える。ＺＩＦコネクタは、また好ましくは、ハウジングすなわち横方向エンクロージャ１３２を有している。このエンクロージャは、好ましくは、エッジ・メタライゼーション構造１１５に対する弾性導電部材１３１の位置合わせを保証し、弾性ひずみの限界を越える部材１３１のたわみを防止して、パッケージの加速によってたわむ場合に、その永久変形を防止するように、好適に寸法設定されている。あるいはまた、弾性導電部材を、チップまたは基板１８′のすべての面に設けないならば、ハウジングすなわちエンクロージャ１３２の一部は、チップまたは基板１８′に力を与え、この力は、チップまたは基板１８′の他の面上の部材により与えられる力に対抗している。
【００５９】基板１８′に接合された（または、他の同様のＺＩＦコネクタにより接続された）一つ以上のチップ・スタック１２を有するチップまたは基板１８′の階層は、熱シンクまたは他の冷却構造のような他の構造を有することができることを理解すべきである。従って、図５に示す構造は、図１２，１３について説明したパッケージのような差込み可能な高性能マイクロプロセッサ・パッケージの形成に特に適切である。
【００６０】図１４について説明したのと同様に、図１５R>５について説明した本発明の原理を、１５１，１５２のような一つ，二つ，または三つ以上のパネルに接合でき、または接合できない、チップ・スタック１１２，または基板，または基板のスタックに適用することができる。特に、図示された各チップまたはチップ・スタック１５０は、一つのチップ、図１のスタック１２のような同一のサイズのチップ・スタック、または一つ以上（例えば、スタックおよび接合され、または接続された）のマスター・チップまたはその大きな階層とすることができることを理解すべきである。すなわち、図示された要素１５０，１５４のいずれか、または両方が、チップのスタックを有している。このようなチップ、またはこのようなスタック、またはチップの階層が、隣接するチップ、またはこのようなスタック、またはチップおよび／または基板の階層に接合されていないいかなる場合においても、熱シンクまたはスペーサ１５４は、一般に、設けられるべきである。勿論、熱シンクまたは他の熱放散構造を、接合されたまたは接続されたスタック、あるいはチップまたは基板の階層内に設けることができる。
【００６１】チップ，基板、あるいはスタック、および／またはその階層１５０への接続１３１′は、この実施例では、波状コンタクト・ワイヤ１５５によって、好適に形成される。このワイヤは、必要ならば、金メッキなどによって、それらの導電率を増大でき、および接触抵抗を減少できる。これらのコンタクト・ワイヤ１５５は、チップ，基板，またはパネル（例えば、１５１），または１５６，１５７で示されるチップ，基板，またはパネル（例えば、１５２）に設けられた面内のブラインド開口またはスルー開口内に設けることができる。好適な波状の接続ワイヤ１５５は、その長さに沿って離間した位置で、サポート１３２′によって支持されている。サポート１３２′は、図１５のハウジング１３２の各部分の機能を有効に実行する。チップ，基板，またはパネル１５１，１５２は同一要素である必要はなく、あるいは直接的かつ物理的に接続されたサポート１３２′を、所望の構造上に設けることができるので、電子回路パッケージ設計の一部として、別個のチップまたはチップの接続に、この構造を用いることができる。
【００６２】前述したことから、機械的に強固で電気的に信頼できる高性能回路パッケージが提供され、このパッケージは、大きなダイナミック・メモリおよび論理マクロなどと組み合わされたマイクロプロセッサのような応用に、本発明の原理を用いている。勿論、スレーブ・チップの数を、図１３に示す四つを越えて容易に増大することができる。これは、多角形マスター・チップ１８，または拡張マスター・チップ１８′のコーナ、または二つの方法の組み合わせを与えることによって行われる。図１３の全構造を、熱シンク９２で繰り返し組み合わせることができ、および／またはマスター・チップ１８，基板１１，チップ・スタック１２の面または端部、またはあらゆる箇所で電気的に接続することが必要ならば、含まれる電子デバイスの数を増大できる。図１２，１３の任意の数のパッケージを、基板の反対側の面に同様に設けることもできる。
【００６３】本発明を一つの好適な実施例およびその変形により説明したが、当業者にとっては、本発明を、特許請求の範囲の趣旨および範囲内の変形により実施することができることが分かるであろう。
【００６４】まとめとして、本発明の構成に関して以下の事項を開示する。
（１）ボンディング・パッドを有する基板と、メタライゼーション構造を有する集積回路チップとを備え、前記メタライゼーション構造は、前記集積回路チップの主面上の対向する領域上に、および前記対向する領域間の前記集積回路チップのエッジを横切って付着されたメタライゼーションを含み、前記基板にほぼ平行な方向に、前記ボンディング・パッドと前記メタライゼーション構造との間の接合により接着剤で前記基板に接合されていることを特徴とする、電子集積回路パッケージ。
（２）メタライゼーション構造を有する他の集積回路チップとを備え、前記メタライゼーション構造は、前記集積回路チップの主面上の対向する領域上に、および前記対向する領域間の前記他の集積回路チップのエッジを横切って付着されたメタライゼーションを含み、前記基板にほぼ平行な方向に、前記各メタライゼーション構造、従って前記集積回路チップと、前記他の集積回路チップとの間の接合により接着剤で前記集積回路チップに接合されていることを特徴とする、上記（１）に記載の電子集積回路パッケージ。
（３）前記集積回路チップ上の前記メタライゼーション構造の厚さと、前記他の集積回路チップ上の前記メタライゼーション構造の厚さと、前記接着剤の厚さとが、前記集積回路チップと、前記他の集積回路チップとの間に空間を与えることを特徴とする、上記（２）に記載の電子回路パッケージ。
（４）前記集積回路チップおよび前記他の集積回路チップは、それぞれ基板を有し、前記集積回路チップの前記基板と、前記他の集積回路チップの前記基板とが、前記空間を介して互いに向き合うように、互いに配向されていることを特徴とする、上記（３）に記載の集積回路パッケージ。
（５）前記空間に設けられた熱伝導粘性材料をさらに備えたことを特徴とする、上記（３）に記載の電子集積回路パッケージ。
（６）前記空間内、および前記空間から延びる部分的に設けられた熱シンクをさらに備えたことを特徴とする、上記（３）に記載の電子集積回路パッケージ。
（７）前記空間内、および前記空間から延びる部分的に設けられた熱シンクをさらに備えたことを特徴とする、上記（５）に記載の電子集積回路パッケージ。
（８） 前記空間内、および前記空間から延びる部分的に設けられた熱シンクをさらに備えたことを特徴とする、上記（４）に記載の電子集積回路パッケージ。
（９）前記空間内に設けられた粘性材料をさらに備えたことを特徴とする、上記（８）に記載の電子集積回路パッケージ。
（１０）前記基板の、支持基板へのワイヤ・ボンディングをさらに備えたことを特徴とする、上記（１）に記載の電子集積回路パッケージ。
（１１）前記基板の、支持基板への表面実装ボンディングをさらに備えたことを特徴とする、上記（１）に記載の電子集積回路パッケージ。
（１２）前記基板に取り付けられた熱シンクをさらに備えたことを特徴とする、上記（１）に記載の電子集積回路パッケージ。
（１３）前記熱シンクと前記集積回路チップとの間に機械的接合をさらに備えたことを特徴とする、上記（１２）に記載の電子集積回路パッケージ。
（１４）前記基板に取り付けられた熱シンクをさらに備えたことを特徴とする、上記（２）に記載の電子集積回路パッケージ。
（１５）前記熱シンクと、前記集積回路チップおよび前記他の集積回路チップよりなるアセンブリとの間に機械的接合をさらに備えたことを特徴とする、上記（１４）に記載の電子集積回路パッケージ。
（１６）前記基板に取り付けられた熱シンクをさらに備えたことを特徴とする、上記（４）に記載の電子集積回路パッケージ。
（１７）前記熱シンクと、前記集積回路チップのアセンブリとの間に機械的接合を備え、前記他の集積回路チップおよび前記熱シンクは、前記空間に設けられた部分を有することを特徴とする、上記（１６）に記載の電子集積回路パッケージ。
（１８）前記基板は、メタライゼーション構造を備え、このメタライゼーション構造は、前記基板の主面上の対向する領域上に、および前記対向する領域間の前記基板のエッジを横切って付着されたメタライゼーションを含むことを特徴とする、上記（１）に記載の電子集積回路パッケージ。
（１９）前記基板は、メタライゼーション構造を備え、このメタライゼーション構造は、前記基板の主面上の対向する領域上に、および前記対向する領域間の前記基板のエッジを横切って付着されたメタライゼーションを含むことを特徴とする、上記（２）に記載の電子集積回路パッケージ。
【図面の簡単な説明】
【図１】本発明のチップ・スタックを有する電子回路パッケージの断面図である。
【図２】本発明の他の形態の電子回路パッケージの断面図である。
【図３】本発明を実施する好適な方法によるチップのエッジ・メタライゼーションを行うための櫛状マスクの使用を示す図である。
【図４】櫛状マスクを用いるチップのエッジ・メタライゼーションのためのチップおよびスペーサのスタッキングを示す図である。
【図５】本発明を実施する他の方法でエッジ・メタライゼーションを行う放射感応マスクの使用を示す図である。
【図６】図３，４に関連して説明したように形成されるメタライゼーション・パターンの詳細な平面図である。
【図７】図６に示すようなチップ・エッジ・メタライゼーションを実現する他の構造の端面図である。
【図８】図６に示すようなチップ・エッジ・メタライゼーションを実現する他の構造の平面図である。
【図９】図６に示すようなチップ・エッジ・メタライゼーションを実現する他の構造の側面図である。
【図１０】本発明のチップ・スタック内に熱シンクを含む回路パッケージの断面図である。
【図１１】本発明のチップ・スタック内に熱シンクを含む回路パッケージの断面図であって、図１０と直交する断面図である。
【図１２】本発明の好適な応用による、熱シンクが取り付けられたマスター・チップと、熱シンクを含むスレーブ・チップの複数のスタックとを有する回路パッケージの側面図である。
【図１３】本発明の好適な応用による、熱シンクが取り付けられたマスター・チップと、熱シンクを含むスレーブ・チップの複数のスタックとを有する回路パッケージの平面図である。
【図１４】本発明による電子デバイス・パッケージの種々の改良された構造を示す変形実施例の断面図である。
【図１５】本発明による電子デバイス・パッケージの種々の改良された構造を示す変形実施例の断面図である。
【図１６】本発明による電子デバイス・パッケージの種々の改良された構造を示す変形実施例の断面図である。
【符号の説明】
１０ 電子回路パッケージ
１１ マスター・チップ
１１Ａ，１１Ｂ メタライゼーション構造
１２ チップ・スタック
１３ スレーブ・チップ
１４ メタライゼーション構造
１５ 接着剤
１６ ワイヤ
１８ 支持基板
１９ チップ
２０ 高温スペーサ
２１ 成形はんだ
２２，２３ カプセル封止部
２４ ピン
３０ チューブ
３１ 溝
３２ スペーサ
３６，３７ 矢印
４１ レジスト
４２ 箇所
５２ 点線
６１ ブロッキング・マスク
６２ チップ・ストリップ
９１ 熱グリース
９２ 金属シート
９３ 空間
１１０ 熱シンク
１１１ パネル
１１２ チップ・スタック
１１５ エッジ・メタライゼーション
１３０ ＺＩＦコネクタ
１３１ 弾性導電部材
１３２ ハウジング
１５０，１５４ 要素
１５１，１５２ パネル
１５５ コンタクト・ワイヤ
【０００１】
【発明の属する技術分野】本発明は、一般に、電子回路のパッケージングに関し、特に、高密度に且つチップの相互接続長さを減少させて、集積回路のスタッキングに関する。
【０００２】
【従来の技術】電子回路の高集積密度によって、大きな性能ゲインと製造の経済性とを達成することができることが知られている。短い信号路は、信号伝搬時間を減らし、ノイズの影響を受けにくく、減少した抵抗と、パス中の個々のアクティブ回路によって励起されるキャパシタンスとを与える。製造の経済性は、必要な回路を形成するために、高価で特殊な装置を必要とする長時間かつ複雑なプロセスを受けなければならないチップまたはウエハの数を減少することによって得られる。
【０００３】従って、わずか数分の一ミクロンの最小構造寸法を与える設計基準を用いて、集積回路の良好な製造歩留まりを与える技術が開発され、一つのチップ上に多数の回路素子を形成してきた。側壁イメージ・トランスファー（ＳＴＩ）のような幾つかの技術は、リソグラフィ解像度の限界よりも小さい構造の形成を可能にし、集積回路密度のさらなる増大は予測可能である。しかしながら、一つのチップ上の回路素子の数が増大するにつれて、製造歩留まりが悪くなり、集積密度（相応の性能ゲインおよび１チップあたりの経済性を有する）と、製造の全体的な経済性との間のトレード・オフとを避けることはできない。
【０００４】一つのチップ上に含まれる回路の量には、幾つかの実際的な制限がある。第１に、チップは、一般に、通常使用においては加速と熱サイクルとの両方による機械的応力を受けるので、チップ・サイズには実際的な制限があるということである。半導体基板は、多少デリケートであるので、チップ寸法の増大が、機械的損傷の可能性の増大につながる。第２に、集積回路内の各々のアクティブ・デバイスは、放散しなければならない一定量の熱を生じるということである。というのは、上昇する温度は、チップ上の回路素子の電気的特性の変動を生じるからである。熱の量は、一般に、サイクル時間が減少するにつれて、また、スイッチング周波数が増大するにつれて増大する。従って、設計の所要スイッチング周波数で許容範囲にチップ温度を維持する熱伝達構造に収容することができる以上に、集積回路内にアクティブ・デバイスを含むことはできない。従って、高性能が最大に重要である多くの回路にとっては、電子回路自体の寸法，重量，コストの多数倍となる冷却構造を有している。
【０００５】他方、ダイナミック・メモリおよびクロスバ・スイッチのような多くの種類のデバイスにおいて、スイッチング周波数またはスイッチング速度は、非常に高く維持できるが、比較的少ないアクティブ・デバイスが、所定時刻にスイッチングする。いわゆる論理マクロのような多の種類のデバイスにおいて、マルチ・ビット（例えば６４ビット以上）加算器のような特定の論理動作に固有の大きなゲート・アレイは、平均して比較的短いデュティサイクルを有し、スイッチング速度またはスイッチング周波数、および現在スイッチしているアクティブ・デバイスの数が高くても、温度上昇を制限する十分な熱容量を有する。
【０００６】多くのデバイスにおいて他の実際的な問題は、様々な半導体回路技術の間のプロセスの非互換性である。多くのいわゆるハイブリッド技術が知られているが（例えば、同一チップ上に両導電形のバイポーラ・トランジスタと電界効果トランジスタとを与えるＢｉＣＭＯＳ）、同一チップ上に経済的に形成することができないデバイスに対しては要件がある。この理由および上述した理由のため、最も複雑で、高性能な電子デバイスは、完全なデバイスを形成するのに複数のチップを必要とする。
【０００７】複数のチップが用いられると、同一種類の性能ゲインを、接続長，信号伝搬時間，ノイズ削除などを最小にするために用いられるパッケージングによって、接続長を制限できる程度に、実現することができる。例えば、いわゆる多層モジュールが、ポリマーまたはセラミックのシートの積層によって形成され、数百の個々のチップ間の複雑な接続よりなるコンパクトな構造を与えてきた。しかし、このようなモジュラー・パッケージングを用いて、チップは、ほぼ同一平面に実装され、最悪の場合は、配線長が、幾つかの信号路で最大数インチ（１インチ＝２．５４ｃｍ）となり、これは短いように見えるが、一つのチップ上の配線よりも数倍長くなる。さらに、大きく且つ複雑なモジュラ・デバイスにおける信号伝搬時間は、かなり大きく、通常、マスター・スレーブ構造では、パッケージを通じて適切な同期を維持するためには、複数のクロック回路を、パッケージ内に設けることを必要とする。しかし、複数のクロックが設けられる場合には、正確な同期は保証されず、スイッチング周波数およびサイクル時間の減少につれて、同期の重要性が増大する。
【０００８】配線長および信号伝搬時間の問題を処理するために、スタッキングによってチップを実装し、チップのエッジで、チップ間の接続を形成することが提案されている。チップを、他のチップまたは基板（以降、総称的に単に“基板”と呼ぶことがある）上にエッジで実装することができる。この場合、接続は、基板上に形成された回路により行われる。しかし、このような構造は、チップの一つのエッジまたは多くとも二つのエッジへの接続を一般的に制限し、従って最適に短い信号路または十分な接続を与えることができない。
【０００９】スタックされたチップ（スレーブ・チップと呼ぶことがある）は、基板またはチップ（マスター・チップと呼ぶことがある）にほぼ平行な方向に実装することもできる。この構造は、マイクロプロセッサ・マスター・チップ上にメモリ・チップを実装するのに特に適している。この場合、チップへの接続は、ほとんど並列である。
【００１０】しかし、このような並列接続は、通常、各“スレーブ・チップ”のエッジから延びる片側支持接続のボンディングによって、あるいはチップ面上の接続パッドから、チップのエッジを横切るワイヤ・ボンディングによって形成される。このような接続は、形成が難しく、労働集約的であっても、機械的に強固ではない。このようなスタッキング構造は、また、接続または配線を収容するのに、追加のスペーサまたは類似の機械的構造を一般に必要とし、接続は、電気的ノイズおよび機械的損傷の両方を受け、信号接続長の最小化を実現しない。さらに、機械的スペーサなどは、チップ上に力を集中させるのに役立ち、加速（例えば、電子パッケージを含むデバイスが受ける振動または衝撃）の際に、機械的損傷の原因となり得る。
【００１１】チップ間の熱膨張差は、また、チップのスタック内に収容されなければならない。この設計上の問題は、一般に、スタックのチップ間に良好な熱伝達を与えることによって処理される。この場合、スタック全体をほぼ同一の温度に維持し、他方、ある程度、各チップの熱容量を信頼し、および各チップによって発生された熱の量が、小さく、チップ間に放散されることを信頼する。しかしさらに、個々のチップの熱放散は、チップ・スタックの表面積、およびチップ間の熱抵抗によって制限される。この理由により、チップ・スタック内にかなりの力が依然として発生し、接続およびチップ内に応力を生じさせる。繰り返される熱サイクルは、また、接続に金属疲労を生じさせる。
【００１２】また、基板の一つの主面上に主として形成される回路を収容することが必要である。従って、スタッキングは、隣接チップのフロント対フロントおよびバック対バックの方向を、しばしば必要とする。このような方向は、チップ・エッジに沿った並列接続を複雑にする（例えば、回路が対称でなく、または鏡像に形成できなければ、チップからチップへの接続の順序を逆にする）。これは、チップのエッジ上、またはエッジを通して、はんだ接続を、チップのエッジ上にまたはエッジを経て形成できない場合である。
【００１３】また、チップのエッジ上またはエッジを通じて、はんだ接続を形成することは自明なことではなく、特に、空間および構造寸法は、十分な数のコンタクトを与えるには、小さくなければならないことを理解すべきである。（例えば、マクロまたは大きなクロスバ・スイッチを含むチップは、一般に、スタックすることができない。というのは、データ信号接続および／または制御接続が、非常に大きいからである。）例えば、チップのエッジ実装に関するＣａｐｐｓの米国特許第５，２６６，８３３号明細書は、半導体材料内に細い電気的配線を矩形格子アレイに配置し、一方では、半導体結晶を成長することを提案している。次に、結晶はウエハにカットされ、格子アレイに一致する一でウエハからチップをダイシングされる。このような方法は、たとえ良好な歩留まりを得ることができても、明らかに極めて複雑であり、正確なアライメント公差を有し、および極めて高価である。
【００１４】従って、チップのスタッキングは知られているが、このような構造が有する問題は、適切には解決されておらず、信頼性，性能，経済的方法と合致した良好な製造歩留まりを与えることができず、あるいはチップ・スタッキング構造を、マクロのような種類に拡げることができないことが分かる。
【００１５】
【発明が解決しようとする課題】従って、本発明の目的は、信号接続長を最小にするために、チップのスタッキングを含み、およびチップのエッジを横切り、チップの主面に延びる接続パッドを含む電子回路パッケージ構造を提供することにある。
【００１６】本発明のさらに他の目的は、スタックのチップ間の熱膨張差の改善された調整を有する、緻密さの増大した機械的な電子回路パッケージを提供することにある。
【００１７】本発明のさらに他の目的は、チップのエッジを横切り、チップの主面に延びる接続パッドを形成する、経済的かつ高歩留まりの方法を提供することにある。
【００１８】本発明のさらに他の目的は、チップ・スタック内のチップの熱シンクを与える電子回路パッケージを提供することにある。
【００１９】本発明のさらに他の目的は、熱シンクと、マスター・チップ上へのスレーブ・チップのスタッキングとの構造であって、特に高性能を保持し、電気的に信頼でき且つ機械的に強固な構造を提供することにある。
【００２０】
【課題を解決するための手段】本発明のこれらの目的および他の目的を達成するために、ボンディング・パッドを有する基板と、メタライゼーション構造を有する集積回路チップとを備える電子集積回路パッケージを提供する。メタライゼーション構造は、集積回路チップの主面上の対向する領域上に、および対向する領域間の集積回路チップのエッジを横切って付着されたメタライゼーションを含み、基板にほぼ平行で基板から離間された方向に、ボンディング・パッドとメタライゼーション構造との間の接合により接着剤で基板に接合されている。
【００２１】
【発明の実施の形態】次に、図面を参照すると、特に、図１には、本発明の好適な形態の電子回路パッケージ１０の断面を示す。好ましくは、パッケージ１０は、マスター・チップ１１を有している。このマスター・チップは、例えば、マイクロプロセッサとすることができる。マスター・チップ１１は、その主面上にメタライゼーション構造１１Ａ，１１Ｂを有している。好ましくはマスター・チップ１１のエッジの近くにあるメタライゼーション構造１１Ｂを設けて、技術上よく知られているが本発明の原理の実施には重要ではない方法で、支持基板１８（設けられるならば）にワイヤ（例えば１６）ボンディングを可能にする。メタライゼーション構造１１Ｂが用いられるならば、このような支持基板は、支持基板へのマスター・チップの機械的実装１７と、ピン２４のような他の接続構造の支持とを与える。
【００２２】機械的実装１７の種類は、本発明の基本原理の実施には重要でないが、相対運動の制動または衝撃吸収を一般に与え、およびマスター・チップ１１の熱シンクに対し良好な熱伝導率を与える。このような支持基板が用いられる場合、ワイヤ・ボンディング接続１６のカプセル封止部２３が、また好適に設けられる。勿論、いわゆる表面実装技術（ＳＭＴ）、いわゆるフリップ・フロップ構造、または本発明の原理の応用は、支持基板１８へのマスター・チップ１１の電気的または機械的接続を形成するのに適切である。
【００２３】本発明の原理によれば、マスター・チップ１１上のメタライゼーション構造１１Ａを、マスター・チップの熱収支内で、既知の面メタライゼーション方法によって形成する。メタライゼーション構造１１Ａを、次のようにして、マスター・チップの回路に接続する。すなわち、集積回路内に形成されたアクティブ・デバイスまたは接続のコンタクト構造に対するパシベーション層の開口のような既知の方法により、および開口内に導電材料（例えば、金属またはドープト半導体）を既知の方法により付着する。従って、メタライゼーション構造１１Ａは、スレーブ・チップのスタックの周辺にほぼ一致し、できるだけ集積回路への対応する接続に位置合わせして好適に配置される。あるいはまた、マスター・チップ１１の配置を、有利に調整して、必要ならばこのような位置合わせ、またはマスター・スレーブ上の他の便利な位置に対して形成される接続を可能にする。
【００２４】チップ・スタック１２のスレーブ・チップ１３の各々は、好ましくは、メタライゼーション構造１４を備えている。これらメタライゼーション構造は、エッジを横切って、チップの主面（例えば正面および裏面）上に制限された距離にわたって延びる、断面がＵ形状である。勿論、チップまたは基板へのこのような構造の適用は、チップの機能，分類，または名称とは完全に無関係である。なお、チップには、図１４〜１６に基づいてかなり詳細に説明するように、メタライゼーション構造１４を、有利に設けることができる。例えば、メタライゼーション構造１４を、デバイス設計の指示により、マスター・チップ１１またはそのスタック、および基板１８またはそのスタックに相当する大きなチップに適用することもできる。
【００２５】一般に、各チップ１３のエッジ上に複数のこのようなメタライゼーション構造１４を形成すること、および各チップのすべての面上にこのような構造を設けて、チップ１３の全周のできるだけ大半を利用できるようにすることが便利である。しかし、このようなメタライゼーション構造を各チップの一つまたは二つの面上にのみ形成することは、また、以下に詳細に説明するような特定の好適な応用に、特定の利点を与える。次に、一つのチップ上のメタライゼーション構造を、他のチップの上のメタライゼーション構造に位置合わせして、はんだまたは導電性接着剤（ＥＣＡ）のような接着剤１５で接合することによって、チップ・スタック１２を形成する。
【００２６】Ｕ型のメタライゼーション構造１４は、十分な厚さ（限定されてはいない）であり、接着剤１５の厚さと共に、チップ間の分離を与えることを理解すべきである。このため、メタライゼーション構造の合計厚さ（約１００Å以上の厚さを必要としない接着層を含む）は、少なくとも数万Åであり、約８０，０００Åが、好適な目標厚さであり、二つのメタライゼーション構造と、これらの間の接合との合計厚さは、数ミル（１ミルは２５．４μｍ）であり、約１０１．６μｍ（約４ミル）は、熱伝導材料および／または熱シンクがチップの間に設けられるときに、チップ面間の好適な最小間隔またはギャップであるようにする。空気または他の冷却液の流れが、チップ間に循環される場合には、接着剤１５とメタライゼーション構造１４の合計厚さは、チップ厚さに等しいかまたはそれより大きいのが好ましい。チップ面積が増大するにつれて、より大きい間隔が好ましい。この場合、公称チップ厚さおよび対応する最小間隔は、約５０８〜６３５μｍ（約２０〜２５ミル）である。
【００２７】接着剤１５の厚さは、容易に変更できるが、メタライゼーション構造１４および接着剤１５の相対的な貢献は、接合の機械的および電気的強固性が弱められないように、調和されなければならない。例えば、接着剤１５は、接着剤、および接合またはメタライゼーション構造１４の面積とによって、数ミルを越えてはならない。同様に、メタライゼーション構造の厚さは、チップの表面トポロジの平坦性からのほぼ最大変化よりも小さくなければならない。なお、これらチップに対しては、接合の寸法が、不適切に形成され、あるいは経時的に変化する場合に、チップ間の面接触を防止するために、メタライゼーション構造が設けられている。本発明の実施例に好適な厚さは、技術上現に実施されている面メタライゼーション構造に対する許容公称値よりもかなり大きく、一般に、厚さは２５．４μｍ（１ミル）よりも小さい。
【００２８】このようにして得られたチップ間の空間を、チップ間の改善された熱伝導のための熱グリースのような熱伝導材料で充てんすることができる。これは、その粘性および／または密度によって、機械的支持がさらに与える。この場合、チップの潜在的な不規則面に隣接するかなり堅いスペーサを用いる場合における力の集中の危険性を生じない。さらに、薄い金属層（例えば、数ミル厚さの箔）を、チップ間の空間に介在させて、チップ・スタックを越えて延ばして、以下に詳細に説明するように、熱シンクを与えることができる。あるいはまた、チップ間の空間を、前述したように、冷却液を流すために利用することができる。
【００２９】この点に関し、Ｕ型構造のメタライゼーション構造１４は、また、チップの両面に位置合わせされた電気的接続を与えることを理解すべきである。従って、他のチップ上の接続に相当するチップのエッジに信号を引き出すことのできる程度に、各チップを隣接するチップに対して、任意に配向することができる。さらに、チップのエッジを横切って延びるメタライゼーション構造の部分は、プローブまたは放射源で接続へ熱を供給するための領域と、必要ならばワイヤボンディング接続を形成する面とを与える。設計により必要とされるならば、非導電性接着剤１５′をいくつかの位置に設け、設計の電気回路が必要とされると、電気的接続を形成することなく、機械的接合を形成することができる。
【００３０】図２には、本発明の他の形態を示す。本発明のこの他の実施例のチップ・スタックの構造および構成は、図１のそれと同じであり、さらなる説明は不必要である。この実施例は、図１の実施例とは、次の点で異なっている。すなわち、チップ・スタックは、参照番号１８（１１）で示される基板１８またはマスター・チップ１１に接合されている。
【００３１】特に、この実施例では、チップ・スタックは、いわゆる“フリップ・チップ（ｆｌｉｐ−ｃｈｉｐ）”によって、下側の基板に接合される。フリップ・チップでは、周知の“Ｃ４”成形はんだ２１が、チップ・スタックまたは基板上の金属接続パッドに設けられる。アセンブルされたパッケージおよびアセンブリは、Ｃ４形成はんだがくずれて、チップ・スタックおよび基板上の位置合わせされた接続パッドに接合する温度に加熱される。しかし、本発明の実施では、チップ・スタックの重量は、Ｃ４成形はんだを過剰にくずれさせて、従って、高温スペーサ２０を設けて、チップ１９と基板１８（１１）との間に最小の所望の分離を保持し、成形はんだの過剰な拡がりを防止するのが好ましい。最後に、もし必要ならば、接合構造のカプセル封止部２２を設けることができ、構造的強固性を増大させ、高温でもはんだリフローを防止する。
【００３２】図１または図２の実施例において、チップ・スタックは、連続的に、または一回の操作で形成することができる。同様に、チップ・スタック１２は、支持基板１８またはマスター・チップ１１から立ち上がり、全スタックを、図２に特に示すように、一つのフリップ・チップのように、支持基板１８またはマスター・チップ１１（参照番号１８（１１）によって示される）に接合できる。アセンブリのいかなるシーケンスが選ばれようとも、はんだ合金を選んで、アセンブリの各連続する工程で、溶融点の低下を与えるようにすべきである。共晶合金の溶融点より上で、一つの金属が他の金属に溶解する液相拡散方法を用いて、このプロセスでの温度余裕を低減させることができる。
【００３３】しかし上述したように、特に、小さい構造寸法のため、および小さい構造寸法でのＵ形状で、あるいは極めて近接してメタライゼーション構造１４を形成することは、重要であり、上述した構造を製造するための適切な構造を備えることが、本発明の重要な態様である。本発明は、面メタライゼーション構造のみを用いて実施することができるが、チップをダイシングするためのレジストレーション（位置合わせ）およびアライメントの幾つかの困難性、または、ウェハがダイシングされるときのチップへの金属の接着が、チップの主面上のメタライゼーション構造が十分に開発された方法であったとしても、製造歩留りを悪くする。本発明によるＵ型メタライゼーション構造を形成する方法は、本願発明者により出願された米国特許出願０８／７８５１９５号と共通している。この米国出願の内容は、本願明細書の内容として引用する。
【００３４】エッジ・メタライゼーションの困難な理由は、大半、チップの取り扱いの難しさと、個々のチップの極めて狭い面上での個別の領域の画成（例えば、マスキングまたは露光）の難しさによる。これとは対照的に、主面上のメタライゼーションは、一般に、ウエハをチップにダイシングする前にウエハ上で行われる（これにより、メタライゼーションを必要とするエッジが形成される）。さらに、処理のためのチップの取り扱いおよび配置の一般的な方法は、チップ・エッジへのアクセスを制限するチップの基板面の接触、および基板面を介しての接触を含み、また、チップが保持され操作されるチップの面の処理を防止する。従って、エッジ・メタライゼーションに適しているとしても、一般のメタライゼーション処理を用いることは、メタライゼーションをチップの両主面上に延ばすために、少なくとも、別個の金属付着工程を必要とし、付着工程の際のチップの細心のアライメントとを必要とする。要するに、チップ・エッジを処理する困難性の範囲は、おそらく、以下のことを考察することによって最も良く理解することができる。すなわち、半導体製造に含まれる最もリソグラフィックな処理および他の処理が、ほぼ平坦な領域を含むが、チップ・エッジ上へのメタライゼーション構造の展開と、チップの両主面上への進展とは、２つのほば対向する方向と、これらの２つの方向にほば直交する第３の方向とからの同時処理を含む３次元の物体の処理を必要とする。
【００３５】この問題を一般のメタライゼーション処理によって解決するには、本発明によれば、チップの主面上にのみマスクを形成することとは対照的に、個々のチップをマスク内に取り囲む。このようなマスクの好適な形状を図３に示すが、内側の寸法が処理されるチップの周囲に密接するような形状および寸法のチューブ３０の形態である。除去可能なパネル３５は、好適には、スリット３４を形成して、チップの洗浄および挿入を容易にし、また、挿入されたチップを堅固に係合させることによって与えられる。このようなチューブ構造を用いると、複数のチップの処理を同時に行って、メタライゼーション構造１４を形成することを可能とする。マスクを、一つの面に形成でき、複数の面上のメタライゼーション構造のために回転されるチップを、二つの面上への同時金属付着のために、チップの対向する面に設けることができる（この場合、取りはずし可能なパネル３５は、チップの他の面上になければならない）。
【００３６】同時に、エッジ実装のためのメタライゼーションは、チップの全面より少ない面上でのみ適切であり得るので（例えば、一般には、多くとも対向する面）、同時に処理できるチップの数を増やし、チップの取り扱い要件を容易にするためには、このプロセスに対して一方向にのみウエハをチップのストリップ６２にダイシングするのが都合がよい。しかし、各々のストリップの異なる位置におけるチップ間の均一性は保証されないが、設計の処理公差内にある。例えば、７６．２μｍ（３ミル）の幅のメタライズド領域のアレイは、規則的な間隔で９１．６ｃｍ（４インチ）の範囲にわたって、１２７．０μｍ（５ミル）の間隔でガラス上にうまく形成され（寸法および間隔の変化は２５．４μｍ（１ミル）より十分小さい）。前記規則的な間隔は、現在の高密度集積回路設計に応用するのに十分なように設定されている。
【００３７】チューブ・マスク３０は、好適には、パッケージ設計によって望まれるかまたは必要とされるように、一つ以上の面に加工された溝３１を有する金属またはガラスからなる。好適には、シリコンチップには、モリブデン・マスクが用いられる。というのは、モリブデン・マスクは、シリコンと同様の熱膨張係数（ＣＴＥ）を有するからである。近接した間隔の極めて細い溝は、好適には、技術上周知の放電加工（ＥＤＭ）によって、チューブ３１のほぼ全長にわたって設けられる。従って、溝は、チューブの材料を、ほぼ櫛状のパターンまたは形状に分割する。しかし、チューブの厚さおよび材料によっては、溝を、チューブの両端から離れて終了させて、残っている材料が片端で支持されず、チューブの両端部で支持されて、残っている材料のストリップ間の正確な間隔を維持するようにすることが好ましい。また、図７〜９に示すように、リソグラフィ（例えば、エッチング）およびレーザ・アブレーションのような他の技術を用いて、チューブまたはシートに同様の溝を形成することができる。
【００３８】あるいはまた、図７〜９に示すのと殆ど同じようにして、平行な細いワイヤよりなるアレイをマスクとして設け（これは、一般的なものとして意図される）、チップのスタックに隣接する張力によって適切に保持することができる。（微細な構造に対しては、ワイヤが、チップ・エッジに対して保持することができる平坦面を有するべきである）。しかし、このような場合、チップの保持構造と、チップ面の残りのエンクロージャとは、別個に設けなければならない。さらに、マスクの空きスペースの間にある材料は、図６に示すように長方形または台形の断面であることが好ましいと考えられる。
【００３９】一つ以上のチップ１１は、マスクに挿入されるか隣接して配置され、個々のチップは、スペーサ３２によって取り囲まれる。これらのスペーサは、図４の３３で示すように、チップ・エッジに連続するチップの主面の一部を露出させるように、櫛状のマスク３０の溝３１の位置で斜角を付けることは好ましい。というのは、斜角は容易に形成でき、チューブ・マスク３０に接触する他の突出した構造のないスぺ−サの正確な配置と、チップの周囲の規則的な露出部分との両方を与えるからである。同様のスペーサを、スタック内に全てのチップを取り囲むためには、一つ以上のチップを有するスタックの端部に配置することが好ましい。
【００４０】あるいはまた、図７〜９に示すように、スペーサの斜角部分を省略することができ、ブロッキング・マスク６１をチップ・エッジに連続するメタライゼーションの必要な範囲を定めるように配置し、図７に最も良く示すクランピング構造によって適切に保持することができる。クランピング構造は、チップまたはチップ・ストリップ６２とスぺ−サ／ブロッキング・マスクとのスタックに圧縮力を、チップ１１またはチップ・ストリップ６２のエッジに対して溝付きマスクの圧縮カを与える。
【００４１】チップが、櫛状マスク・チューブ３０、または図７〜９に示すマスク構造３０’の中に適切に取り囲まれると、金属付着チャンバ内にマスク構造３０または３０’を挿入し、既知の方法によってスパッタリングまたは蒸着で処理することによってメタライゼーションを直接行うことができる。有利なことには、チップを有するマスク構造は、図３の矢印３６，３７に示す二つの方向に振動するように回転される。方向３６は、マスクによって与えられる有効な平行性の故に、メタライゼーション構造において、個々のチップの各エッジの長さ方向にわたってほば均一な付着を実現する。方向３７は、スタックにおける多数のチップにわたって、および各々のチップの主面に対して２つのコーナーを取り囲む各々のメタライゼーション構造においてほぼ均一なメタライゼーションを実現する。
【００４２】特に、図６（図９と同じ方向に見た）は、ブロッキング・マスク６１のエッジおよびチップ１１のエッジに対するマスクの部分５１に対する関係と、金属蒸着またはスパッタリングの装置で、本発明のマスク構造３０または３０’によって実現される金属付着とを示す。この金属付着は、動き３７により、平面図においてわずかに台形であり、点線５２によって示す長方形領域は、チップ・エッジ上への付着厚さに近似するほぼ均一の厚さであるが、エッジでテーパ状となる。角度の範囲およびその角度を経る動き３７の速度に依存して、チップ・エッジからブロッキング・マスク６１のエッジまでの距離が増大するにつれて、厚さにかなりの減少が生じる。
【００４３】マスク構造３０，３０’を用いて金属を直接付着するには、スパッタリングおよび蒸着を含む（しかし、これに限定されるのもではない）ドライ金属付着方法が好ましい。というのは、マスクは、メタライゼーションを受ける予定のない領域上でチップを密閉状態にして取り囲む必要がなく、およびシーディングおよび無電解メッキのような他の金属付着技術を用いることができるからである。例えば、クロムの接着層を設け、続いて、銅のような高導電率の層を設けることが好ましい。多層の複合構造は、接着層または高導電率層あるいはその両方に用いることができ、このような金属の合金または混合物、例えば、クロムと銅との混合物を用いて、高導電率および高接着力を、特に、ドライ付着と熱処理と組み合わせて、得ることができる。必要ならば、例えば、金のような貴金属よりなる一つ以上のバリア層を設けることができる。
【００４４】本発明の改良された構造として、接着層に用いられる金属は、はんだウェッタブルでない（例えば、クロムのような）のが好ましく、および接着層を設ける際に、少なくとも方向３７における角運動は、高導電率の金属層の付着の際に用いられる角運動よりもわずかに大きいことが好ましい。従って、接着層を、図６に点線５３で示されるように、導電層に用いられるハンダウェッタブル金属を非常にわずかに越えて延びるようにすることができ、メタライゼーション構造がそれらのわずかな台形状の故に互いに近接している場所で、他のメタライゼーション構造の方へ横方向へのはんだフローを制限する働きをする。
【００４５】上述したように、選択された金属付着プロセスの際、流体が基板エッジと接触させられる場合、上述したように用いられる機械的マスクから信頼よく得られるよりも、より密閉したマスキングを与えることが好ましい。図３および図７〜９について上述したマスキング構造は、ドライ金属付着方法にかかわらず、本発明の実施に好適な所望のパターン付着を与えるのに効果的であるが、流体の気密性が確保されない。ドライ金属付着の際、金属粒子の方向性（例えば、図９に示すような）は、このような機械的マスク構造の使用を可能にするのに利用できる。このような方向性は、金属が流体溶液から付着されるときは、残念ながら得ることができない。このような場合、図５に関連して説明するように、金属が付着される領域以外において、流体がチップと接触するのを避けるためにリソグラフィ・レジストを用いるのが好ましい。
【００４６】図５に、各々のチップがレジスト４１で完全に被覆された後のチップ１１のスタックまたはチップ・ストリップ６２を示す。これらのチップは、スタックを圧縮するクランピング構造によってこのようなスタックに保持されるものとするが、これは本発明の実施にとっては重要ではない。チップ１１のスタックまたはチップ・ストリップ６２は、上述した機械的マスクに収容されたものと同様であるが、スペーサ３２またはブロッキング・マスク６１は、用いる必要がない。このようなスペーサまたはブロッキング・マスクが用いられるならば、チップ１１のエッジおよび主面またはチップ・ストリップ６２を、スペーサ３２またはブロッキング・マスク６１のエッジを超えて延び、スタックが、露光，現像，メタライゼーション・プロセスの際、一緒にクランプされたままになる程度に被覆することが必要となるのみである。
【００４７】レジストの露光は、レジストに適した波長で行うことができ、レジストの種類は、本発明の実施にとっては重要ではない。この説明と、直接メタライゼーションとの相関とのためには、ポジティブ・レジストが考えられるが、“負（ｎｅｇａｔｉｖｅ）”の露光が用いられるときは、ネガティブ・レジストを用いることができる。このレジストは、露光放射源とチップのスタックとの間の正確な相対的運動を可能にする並進テーブルを用いるか、あるいは平行（好ましくは短波長の）放射と共にマスクを用いて、既知のリソグラフィ露光装置によって露光することができる。また、チップのスタックを、直接メタライゼーション構造について上述したような機械的マスクを用いて露光することができる。特に、このようなマスクを用いて、レジストの露光を、ドライ金属付着について前述したのと同様に行うことができる（露光放射は、同様に指向的であるからである）。ただし、金属付着の均一な厚さを保証するためのマスクの回転運動は、特に露光放射が平行であるならば、レジスト露光の際に、必要とされない。
【００４８】すでに知られているように、リソグラフィ露光放射は、レジスト内をかなりの深さまで、かつ、露光領域の“ブルーミング（ｂｌｏｏｍｉｎｇ）”を十分に避けることができる程度に散乱し、図５の４２で示すように、チップ１１のエッジを通過する深さまで過露光することが望ましい。あるいは、レジストの現像はレジストの表面から進行するので、過現像（または過露光と過現像との組み合わせ）を、同じ効果のために用いることができる。また、露光が行われると、個々のチップ１１または個々のチップ・ストリップ６１が現像され、特に、レジストが各々のチップの全体にわたって設けられると、単独で、あるいはスタックに存在する数よりも少ない数だけ現像およびメタライズできることを理解すべきである。しかし、一般に、それにより特別な利益は得られず、レジスト現像液が、チップと接触するのは望ましくない。その理由は、レジスト現像液が、チップに対する損傷の可能性を与えるからである。このような接触は、レジスト現像の際、スタックへの圧縮クランプ力を維持することによって簡単に防止することができる。
【００４９】レジストが現像されて、メタライゼーションが必要とされる各々のチップの領域を露出すると、メタライゼーションは、マスク構造からチップ・スタックを除去することなしに流体溶液からのドライ・プロセスまたは付着のいずれかによって行うことができる。この点で、接着層を、上述したように有利に用いることができる。さらに、はんだノン・ウェッタブル接着層金属は、はんだウェッタブル導電層を越えて延び、上述したように、はんだフローを制限することができる。これは、少し異なる開口サイズを有する二つのレジストマスクを連続して使用し、レジスト・マスキングの前に接着層をドライ付着し、あるいは、開口内のレジストのエッジ上にはんだノン・ウェッタブル材料を付着して、レジストが除去されるときに、はんだノン・ウェッタブル材料５４が、導電性金属層に接着されて残るようにする。この後者の変形は、例えば、レジストおよび露出されたチップまたは基板上に、ニッケルを無電解メッキし、続いて、銅を無電解付着することによって行うことができる。導電材料が付着され、レジストが除去された後に、ブロック・アウト・マスクが、高い導電率層の金属上に付着され、ニッケルが酸化されて、はんだフローにはんだノン・ウェッタブル・バリアを形成するように酸化できる。レジストのシーディングは、また、他の接着層材料の使用を可能にする。メタライゼーションが終了すると、レジスト・マスクを、除去することができ、スタックを、個々のチップに分解し（必要ならば、さらにダイシングすることもできる）、図１，２に関連して上述したパッケージ構造に組み立てられる。
【００５０】前述したことから、本発明は、改善された強固性を有し、種々の経済的かつ高歩留りの方法によって製造または再加工できる電子回路パッケージを提供することがわかる。この新規な構造およびその製造方法を支持するメタライゼーション構造は、種々の方法によって、および直接メタライゼーションのための、またはメタライゼーション構造を画成するレジスト・マスクのパターニング用の露光のための機械的マスクとして、種々のツールを用いることによって、信頼性良く経済的に形成することもできる。
【００５１】本発明の基本原理に従う電子回路パッケージの形成を説明したが、幾つかの応用における利点に利用できる幾つかの改良された構造について、以下に説明する。特に、前述したように、メタライゼーション構造１４の厚さは、接着剤１５の厚さと一緒になって、チップ間に“離間（ｓｔａｎｄ−ｏｆｆ）”を与える。これは、チップの形態の変化を受け入れ、特定のパッケージ設計によって必要とされ、または要求されるならば、チップ間に形成された空間に、熱伝導材料および／または熱シンク構造を設けることを可能にする。
【００５２】図１０において、チップ・スタック構造１２は、図１または図２のチップ・スタック構造と同じである。しかし、図１０からは明らかでないが、チップ１３Ａ，１３Ｂ（および１３Ｃ，１３Ｄ）の基板面は、熱シンクに対向するチップ面の改善された規則性のために、互いに対向するように配向されている。熱グリース９１および薄い金属シート９２は、チップ対（例えば、１３Ａ，１３Ｂと１３Ｃ，１３Ｄ）の間に好適に設けられ、チップ１３Ｂと１３Ｃとの間の空間９３に熱グリースが設けられ、または空間９３は、空気または他の冷却液の流れのためにそのまま残される。
【００５３】金属シート熱シンクの直接取り付けは、必要とされない。というのは、図１１のアセンブリの側面に示すように、熱シンク・シートの端部が、好ましくは分割されて、端部はわずかに折り曲げられる。熱シンク・シート９２の端部の折り曲げは、シートをチップ間に保持し、周囲の空気または他の冷却液に熱を効率的に伝達することを改善する。
【００５４】図１２，１３は、本発明の上述した構造を、特定の複雑で高性能な回路パッケージに適用した場合を示す。特に、高周波数で同時にスイッチングする多数のアクティブ素子を有するマイクロプロセッサのようなチップは、かなりの量の熱を発生すると予測され、一方、同時にスイッチングする少数の素子を有するチップ（ダイナミック・メモリにおけるような）、または低い平均デューティ・サイクルで実行されるチップ（論理マクロまたはクロスバー・スイッチ）は、対応してより少ない熱を発生すると予測される。図１２，図１３に示されるパッケージは、本発明の原理によるこのようなチップの組み合わせにおいて極端に短い信号路を維持しながら、熱放散に対するこれらの異なる要件を受け入れる構造の一例である。
【００５５】特に、マイクロプロセッサに相当するマスター・チップ１８を、図１に示す構造も適しているが、図２に示されるように、基板１１に接合する。マスター・チップ１８は、かなりの熱を発生すると予測されるので、大きな熱シンク１１０を、図示のようにマスター・チップの中央に設けることができる。スレーブ・チップのスタックを、マスター・チップ１８（または１８′に示されるように用いられる大きなチップ）の縁部に、次のようにして設けることができる。すなわち、メタライゼーション構造１３（十分な数の接続を得ることが必要ならば、追加の面メタライゼーション構造９４）を、前述したように、マスター・チップ１８上の面メタライゼーションに接合する（１１１）。チップ・スタック１２の面は、電気的に絶縁性であるが、熱的に伝導性の接着剤９４を用いることによって、熱シンク１１０の面に好適に接合される。チップ・スタック１２の面は、また、熱シンク・シート９２の端部に接合される。熱シンク・シート９２の他の端部（および面、図１３の平面図に示すように、メタライゼーション構造１４を用いる接続が、面に必要とされず、面間に熱シンク材料が形成されている場合）は、図１１に示すのと同じように延びる。従って、熱シンク１１０は、チップ・スタックから熱を除去でき、および／または、全パッケージの温度を調整する働きをする。さらに、熱シンク・シート９２は、マスター・チップ１８からの熱の除去を補うことができる。チップ・スタック１２の明らかな片側支持は、パッケージの機械的強固性を弱くしている。というのは、機械的接合９４は、チップ・スタックの取り付けのために、マスター・チップ１８に設けられる領域に匹敵する領域を越えて延びるからである。追加の強固性および追加のコンタクトのためのスペースを、１８′で示されるように、マスター・チップ１８のサイズを引き延ばすことによって、与えることができる。しかし、大きなチップのウェハ・スペースのコストおよび限界は、機械的完全性が、追加の電気的接続１１２の必要性のないこのような構造を正当化するものとみなされないときに、さらに増大する。
【００５６】図１４の変形実施例では、エッジ・メタライゼーション１１５は、また、前述したように、スレーブ・チップのスタック１２におけると同じように、マスター・チップまたは基板１８（１１）上に設けられる。これは、図２で説明したように、マスター・チップまたは基板に接合することができる。従って、一つより多くのチップ・スタック１２を、図１２および図１３により前述したように、マスター・チップまたは基板１８（１１）によって支持できることを理解すべきである。
【００５７】さらに、エッジ・メタライゼーション構造１１５を有する複数のマスター・チップまたは基板１８（１１）′を、図１について前述したスレーブ・チップ・スタック構造と同様に、熱材料，熱シンク，および／または、それらの間の冷却液の流れと共に、またはこれら無しに、スタックすることができる。さらに、本発明のこれらの種類の変形例を、ピラミッド状の任意の数のスタックまたは階層における任意の数の基板に対するパッケージ設計において、任意に繰り返すことができる。前記ピラミッド状は、横方向に（例えば、特定のマスター・チップまたは基板に取り付けられるスタックの数を増大させる）、または垂直方向に（例えば、スタックできる特定サイズのチップまたは基板の数を増大させる）、または階層的に（例えば、マスター・チップ１１またはマスター・チップ・スタックへの、さらに、スタックでき、他のチップ，基板，ボード，またはパネル１１１などに接続されるチップまたは基板１１へのスレーブ・チップの接続のように、接合または接続できる異なるサイズのチップまたは基板の数を増大させる）に拡がる。
【００５８】図２について説明したと同様に、Ｃ４成形はんだまたは導電性接続を用いたＳＭＴボンディングが、マスター・チップまたは基板１８（１１）と、図１４R>４に１２１で示されるパネル１２１との間に設けられているが、図１に示されたワイヤ・ボンディングに類似のワイヤ・ボンディングまたは他の接続方法を、階層の任意のレベルで用いることができる。例えば、図１５に示すように、いわゆる零挿入力（ＺＩＦ）コネクタ１３０をパネル１１１上で用いて、マスター・チップ１８、またはエッジ・メタライゼーション１１５を有する他のチップまたは基板に接続することができる。このようなＺＩＦコネクタは、好ましくは、一つ以上の弾性導電部材１３１を備えている。この部材は、それらの間にチップまたは基板１８′を挿入することによって、わずかにたわみ、従ってチップまたは基板の対向エッジに対して対向する力を加える。ＺＩＦコネクタは、また好ましくは、ハウジングすなわち横方向エンクロージャ１３２を有している。このエンクロージャは、好ましくは、エッジ・メタライゼーション構造１１５に対する弾性導電部材１３１の位置合わせを保証し、弾性ひずみの限界を越える部材１３１のたわみを防止して、パッケージの加速によってたわむ場合に、その永久変形を防止するように、好適に寸法設定されている。あるいはまた、弾性導電部材を、チップまたは基板１８′のすべての面に設けないならば、ハウジングすなわちエンクロージャ１３２の一部は、チップまたは基板１８′に力を与え、この力は、チップまたは基板１８′の他の面上の部材により与えられる力に対抗している。
【００５９】基板１８′に接合された（または、他の同様のＺＩＦコネクタにより接続された）一つ以上のチップ・スタック１２を有するチップまたは基板１８′の階層は、熱シンクまたは他の冷却構造のような他の構造を有することができることを理解すべきである。従って、図５に示す構造は、図１２，１３について説明したパッケージのような差込み可能な高性能マイクロプロセッサ・パッケージの形成に特に適切である。
【００６０】図１４について説明したのと同様に、図１５R>５について説明した本発明の原理を、１５１，１５２のような一つ，二つ，または三つ以上のパネルに接合でき、または接合できない、チップ・スタック１１２，または基板，または基板のスタックに適用することができる。特に、図示された各チップまたはチップ・スタック１５０は、一つのチップ、図１のスタック１２のような同一のサイズのチップ・スタック、または一つ以上（例えば、スタックおよび接合され、または接続された）のマスター・チップまたはその大きな階層とすることができることを理解すべきである。すなわち、図示された要素１５０，１５４のいずれか、または両方が、チップのスタックを有している。このようなチップ、またはこのようなスタック、またはチップの階層が、隣接するチップ、またはこのようなスタック、またはチップおよび／または基板の階層に接合されていないいかなる場合においても、熱シンクまたはスペーサ１５４は、一般に、設けられるべきである。勿論、熱シンクまたは他の熱放散構造を、接合されたまたは接続されたスタック、あるいはチップまたは基板の階層内に設けることができる。
【００６１】チップ，基板、あるいはスタック、および／またはその階層１５０への接続１３１′は、この実施例では、波状コンタクト・ワイヤ１５５によって、好適に形成される。このワイヤは、必要ならば、金メッキなどによって、それらの導電率を増大でき、および接触抵抗を減少できる。これらのコンタクト・ワイヤ１５５は、チップ，基板，またはパネル（例えば、１５１），または１５６，１５７で示されるチップ，基板，またはパネル（例えば、１５２）に設けられた面内のブラインド開口またはスルー開口内に設けることができる。好適な波状の接続ワイヤ１５５は、その長さに沿って離間した位置で、サポート１３２′によって支持されている。サポート１３２′は、図１５のハウジング１３２の各部分の機能を有効に実行する。チップ，基板，またはパネル１５１，１５２は同一要素である必要はなく、あるいは直接的かつ物理的に接続されたサポート１３２′を、所望の構造上に設けることができるので、電子回路パッケージ設計の一部として、別個のチップまたはチップの接続に、この構造を用いることができる。
【００６２】前述したことから、機械的に強固で電気的に信頼できる高性能回路パッケージが提供され、このパッケージは、大きなダイナミック・メモリおよび論理マクロなどと組み合わされたマイクロプロセッサのような応用に、本発明の原理を用いている。勿論、スレーブ・チップの数を、図１３に示す四つを越えて容易に増大することができる。これは、多角形マスター・チップ１８，または拡張マスター・チップ１８′のコーナ、または二つの方法の組み合わせを与えることによって行われる。図１３の全構造を、熱シンク９２で繰り返し組み合わせることができ、および／またはマスター・チップ１８，基板１１，チップ・スタック１２の面または端部、またはあらゆる箇所で電気的に接続することが必要ならば、含まれる電子デバイスの数を増大できる。図１２，１３の任意の数のパッケージを、基板の反対側の面に同様に設けることもできる。
【００６３】本発明を一つの好適な実施例およびその変形により説明したが、当業者にとっては、本発明を、特許請求の範囲の趣旨および範囲内の変形により実施することができることが分かるであろう。
【００６４】まとめとして、本発明の構成に関して以下の事項を開示する。
（１）ボンディング・パッドを有する基板と、メタライゼーション構造を有する集積回路チップとを備え、前記メタライゼーション構造は、前記集積回路チップの主面上の対向する領域上に、および前記対向する領域間の前記集積回路チップのエッジを横切って付着されたメタライゼーションを含み、前記基板にほぼ平行な方向に、前記ボンディング・パッドと前記メタライゼーション構造との間の接合により接着剤で前記基板に接合されていることを特徴とする、電子集積回路パッケージ。
（２）メタライゼーション構造を有する他の集積回路チップとを備え、前記メタライゼーション構造は、前記集積回路チップの主面上の対向する領域上に、および前記対向する領域間の前記他の集積回路チップのエッジを横切って付着されたメタライゼーションを含み、前記基板にほぼ平行な方向に、前記各メタライゼーション構造、従って前記集積回路チップと、前記他の集積回路チップとの間の接合により接着剤で前記集積回路チップに接合されていることを特徴とする、上記（１）に記載の電子集積回路パッケージ。
（３）前記集積回路チップ上の前記メタライゼーション構造の厚さと、前記他の集積回路チップ上の前記メタライゼーション構造の厚さと、前記接着剤の厚さとが、前記集積回路チップと、前記他の集積回路チップとの間に空間を与えることを特徴とする、上記（２）に記載の電子回路パッケージ。
（４）前記集積回路チップおよび前記他の集積回路チップは、それぞれ基板を有し、前記集積回路チップの前記基板と、前記他の集積回路チップの前記基板とが、前記空間を介して互いに向き合うように、互いに配向されていることを特徴とする、上記（３）に記載の集積回路パッケージ。
（５）前記空間に設けられた熱伝導粘性材料をさらに備えたことを特徴とする、上記（３）に記載の電子集積回路パッケージ。
（６）前記空間内、および前記空間から延びる部分的に設けられた熱シンクをさらに備えたことを特徴とする、上記（３）に記載の電子集積回路パッケージ。
（７）前記空間内、および前記空間から延びる部分的に設けられた熱シンクをさらに備えたことを特徴とする、上記（５）に記載の電子集積回路パッケージ。
（８） 前記空間内、および前記空間から延びる部分的に設けられた熱シンクをさらに備えたことを特徴とする、上記（４）に記載の電子集積回路パッケージ。
（９）前記空間内に設けられた粘性材料をさらに備えたことを特徴とする、上記（８）に記載の電子集積回路パッケージ。
（１０）前記基板の、支持基板へのワイヤ・ボンディングをさらに備えたことを特徴とする、上記（１）に記載の電子集積回路パッケージ。
（１１）前記基板の、支持基板への表面実装ボンディングをさらに備えたことを特徴とする、上記（１）に記載の電子集積回路パッケージ。
（１２）前記基板に取り付けられた熱シンクをさらに備えたことを特徴とする、上記（１）に記載の電子集積回路パッケージ。
（１３）前記熱シンクと前記集積回路チップとの間に機械的接合をさらに備えたことを特徴とする、上記（１２）に記載の電子集積回路パッケージ。
（１４）前記基板に取り付けられた熱シンクをさらに備えたことを特徴とする、上記（２）に記載の電子集積回路パッケージ。
（１５）前記熱シンクと、前記集積回路チップおよび前記他の集積回路チップよりなるアセンブリとの間に機械的接合をさらに備えたことを特徴とする、上記（１４）に記載の電子集積回路パッケージ。
（１６）前記基板に取り付けられた熱シンクをさらに備えたことを特徴とする、上記（４）に記載の電子集積回路パッケージ。
（１７）前記熱シンクと、前記集積回路チップのアセンブリとの間に機械的接合を備え、前記他の集積回路チップおよび前記熱シンクは、前記空間に設けられた部分を有することを特徴とする、上記（１６）に記載の電子集積回路パッケージ。
（１８）前記基板は、メタライゼーション構造を備え、このメタライゼーション構造は、前記基板の主面上の対向する領域上に、および前記対向する領域間の前記基板のエッジを横切って付着されたメタライゼーションを含むことを特徴とする、上記（１）に記載の電子集積回路パッケージ。
（１９）前記基板は、メタライゼーション構造を備え、このメタライゼーション構造は、前記基板の主面上の対向する領域上に、および前記対向する領域間の前記基板のエッジを横切って付着されたメタライゼーションを含むことを特徴とする、上記（２）に記載の電子集積回路パッケージ。
【図面の簡単な説明】
【図１】本発明のチップ・スタックを有する電子回路パッケージの断面図である。
【図２】本発明の他の形態の電子回路パッケージの断面図である。
【図３】本発明を実施する好適な方法によるチップのエッジ・メタライゼーションを行うための櫛状マスクの使用を示す図である。
【図４】櫛状マスクを用いるチップのエッジ・メタライゼーションのためのチップおよびスペーサのスタッキングを示す図である。
【図５】本発明を実施する他の方法でエッジ・メタライゼーションを行う放射感応マスクの使用を示す図である。
【図６】図３，４に関連して説明したように形成されるメタライゼーション・パターンの詳細な平面図である。
【図７】図６に示すようなチップ・エッジ・メタライゼーションを実現する他の構造の端面図である。
【図８】図６に示すようなチップ・エッジ・メタライゼーションを実現する他の構造の平面図である。
【図９】図６に示すようなチップ・エッジ・メタライゼーションを実現する他の構造の側面図である。
【図１０】本発明のチップ・スタック内に熱シンクを含む回路パッケージの断面図である。
【図１１】本発明のチップ・スタック内に熱シンクを含む回路パッケージの断面図であって、図１０と直交する断面図である。
【図１２】本発明の好適な応用による、熱シンクが取り付けられたマスター・チップと、熱シンクを含むスレーブ・チップの複数のスタックとを有する回路パッケージの側面図である。
【図１３】本発明の好適な応用による、熱シンクが取り付けられたマスター・チップと、熱シンクを含むスレーブ・チップの複数のスタックとを有する回路パッケージの平面図である。
【図１４】本発明による電子デバイス・パッケージの種々の改良された構造を示す変形実施例の断面図である。
【図１５】本発明による電子デバイス・パッケージの種々の改良された構造を示す変形実施例の断面図である。
【図１６】本発明による電子デバイス・パッケージの種々の改良された構造を示す変形実施例の断面図である。
【符号の説明】
１０ 電子回路パッケージ
１１ マスター・チップ
１１Ａ，１１Ｂ メタライゼーション構造
１２ チップ・スタック
１３ スレーブ・チップ
１４ メタライゼーション構造
１５ 接着剤
１６ ワイヤ
１８ 支持基板
１９ チップ
２０ 高温スペーサ
２１ 成形はんだ
２２，２３ カプセル封止部
２４ ピン
３０ チューブ
３１ 溝
３２ スペーサ
３６，３７ 矢印
４１ レジスト
４２ 箇所
５２ 点線
６１ ブロッキング・マスク
６２ チップ・ストリップ
９１ 熱グリース
９２ 金属シート
９３ 空間
１１０ 熱シンク
１１１ パネル
１１２ チップ・スタック
１１５ エッジ・メタライゼーション
１３０ ＺＩＦコネクタ
１３１ 弾性導電部材
１３２ ハウジング
１５０，１５４ 要素
１５１，１５２ パネル
１５５ コンタクト・ワイヤ
【特許請求の範囲】
【請求項１】ボンディング・パッドを有する基板と、メタライゼーション構造を有する集積回路チップとを備え、前記メタライゼーション構造は、前記集積回路チップの主面である対向する正面及び裏面の領域上にエッジから一定の距離にわたって延び、かつ前記領域間のエッジを横切って前記集積回路チップ上に付着された、その断面がＵ形状のメタライゼーションを含み、前記基板にほぼ平行な方向に、前記ボンディング・パッドと前記メタライゼーション構造との間の接合により接着剤で前記基板に接合され、更に、メタライゼーション構造を有する他の集積回路チップとを備え、前記メタライゼーション構造は、前記集積回路チップの主面である対向する正面及び裏面の領域上にエッジから一定の距離にわたって延び、かつ前記領域間のエッジを横切って前記集積回路チップ上に付着された、その断面がＵ形状のメタライゼーションを含み、前記基板にほぼ平行な方向に、前記集積回路チップのメタライゼーション構造と前記他の集積回路チップのメタライゼーション構造との間の接合により接着剤で前記集積回路チップに接合され、前記集積回路チップ上の前記メタライゼーション構造の厚さと、前記他の集積回路チップ上の前記メタライゼーション構造の厚さと、前記接着剤の厚さとが、前記集積回路チップと前記他の集積回路チップとの間に空間を与え、前記集積回路チップと前記他の集積回路チップとが前記空間を介して互いに向き合うように互いに配向され、前記空間に、熱伝導粘性材料又は熱伝導材料を設けることを特徴とする、電子集積回路パッケージ。
【請求項２】前記空間内、および前記空間から延びる部分的に設けられた熱シンクをさらに備えたことを特徴とする、請求項１に記載の電子集積回路パッケージ。
【請求項３】前記空間内、および前記空間から延びる部分的に設けられた熱シンクをさらに備えたことを特徴とする、請求項１に記載の電子集積回路パッケージ。
【請求項４】前記空間内、および前記空間から延びる部分的に設けられた熱シンクをさらに備えたことを特徴とする、請求項１に記載の電子集積回路パッケージ。
【請求項５】前記空間内に設けられた粘性材料をさらに備えたことを特徴とする、請求項４に記載の電子集積回路パッケージ。
【請求項６】前記基板の、支持基板へのワイヤ・ボンディングをさらに備えたことを特徴とする、請求項１に記載の電子集積回路パッケージ。
【請求項７】前記基板の、支持基板への表面実装ボンディングをさらに備えたことを特徴とする、請求項１に記載の電子集積回路パッケージ。
【請求項８】前記基板に取り付けられた熱シンクをさらに備えたことを特徴とする、請求項１に記載の電子集積回路パッケージ。
【請求項９】前記熱シンクと前記集積回路チップとの間に機械的接合をさらに備えたことを特徴とする、請求項８に記載の電子集積回路パッケージ。
【請求項１０】前記基板に取り付けられた熱シンクをさらに備えたことを特徴とする、請求項１に記載の電子集積回路パッケージ。
【請求項１１】前記熱シンクと、前記集積回路チップおよび前記他の集積回路チップよりなるアセンブリとの間に機械的接合をさらに備えたことを特徴とする、請求項１０に記載の電子集積回路パッケージ。
【請求項１２】前記基板に取り付けられた熱シンクをさらに備えたことを特徴とする、請求項１に記載の電子集積回路パッケージ。
【請求項１３】前記熱シンクと、前記集積回路チップのアセンブリとの間に機械的接合を備え、前記他の集積回路チップおよび前記熱シンクは、前記空間に設けられた部分を有することを特徴とする、請求項１２に記載の電子集積回路パッケージ。
【請求項１４】前記基板は、メタライゼーション構造を備え、このメタライゼーション構造は、前記集積回路チップの主面である対向する正面及び裏面の領域上にエッジから一定の距離にわたって延び、かつ前記領域間のエッジを横切って前記集積回路チップ上に付着された、その断面がＵ形状のメタライゼーションを含むことを特徴とする、請求項１に記載の電子集積回路パッケージ。
【請求項１５】前記基板は、メタライゼーション構造を備え、このメタライゼーション構造は、前記集積回路チップの主面である対向する正面及び裏面の領域上にエッジから一定の距離にわたって延び、かつ前記領域間のエッジを横切って前記集積回路チップ上に付着された、その断面がＵ形状のメタライゼーションを含むことを特徴とする、請求項１に記載の電子集積回路パッケージ。
【請求項１】ボンディング・パッドを有する基板と、メタライゼーション構造を有する集積回路チップとを備え、前記メタライゼーション構造は、前記集積回路チップの主面である対向する正面及び裏面の領域上にエッジから一定の距離にわたって延び、かつ前記領域間のエッジを横切って前記集積回路チップ上に付着された、その断面がＵ形状のメタライゼーションを含み、前記基板にほぼ平行な方向に、前記ボンディング・パッドと前記メタライゼーション構造との間の接合により接着剤で前記基板に接合され、更に、メタライゼーション構造を有する他の集積回路チップとを備え、前記メタライゼーション構造は、前記集積回路チップの主面である対向する正面及び裏面の領域上にエッジから一定の距離にわたって延び、かつ前記領域間のエッジを横切って前記集積回路チップ上に付着された、その断面がＵ形状のメタライゼーションを含み、前記基板にほぼ平行な方向に、前記集積回路チップのメタライゼーション構造と前記他の集積回路チップのメタライゼーション構造との間の接合により接着剤で前記集積回路チップに接合され、前記集積回路チップ上の前記メタライゼーション構造の厚さと、前記他の集積回路チップ上の前記メタライゼーション構造の厚さと、前記接着剤の厚さとが、前記集積回路チップと前記他の集積回路チップとの間に空間を与え、前記集積回路チップと前記他の集積回路チップとが前記空間を介して互いに向き合うように互いに配向され、前記空間に、熱伝導粘性材料又は熱伝導材料を設けることを特徴とする、電子集積回路パッケージ。
【請求項２】前記空間内、および前記空間から延びる部分的に設けられた熱シンクをさらに備えたことを特徴とする、請求項１に記載の電子集積回路パッケージ。
【請求項３】前記空間内、および前記空間から延びる部分的に設けられた熱シンクをさらに備えたことを特徴とする、請求項１に記載の電子集積回路パッケージ。
【請求項４】前記空間内、および前記空間から延びる部分的に設けられた熱シンクをさらに備えたことを特徴とする、請求項１に記載の電子集積回路パッケージ。
【請求項５】前記空間内に設けられた粘性材料をさらに備えたことを特徴とする、請求項４に記載の電子集積回路パッケージ。
【請求項６】前記基板の、支持基板へのワイヤ・ボンディングをさらに備えたことを特徴とする、請求項１に記載の電子集積回路パッケージ。
【請求項７】前記基板の、支持基板への表面実装ボンディングをさらに備えたことを特徴とする、請求項１に記載の電子集積回路パッケージ。
【請求項８】前記基板に取り付けられた熱シンクをさらに備えたことを特徴とする、請求項１に記載の電子集積回路パッケージ。
【請求項９】前記熱シンクと前記集積回路チップとの間に機械的接合をさらに備えたことを特徴とする、請求項８に記載の電子集積回路パッケージ。
【請求項１０】前記基板に取り付けられた熱シンクをさらに備えたことを特徴とする、請求項１に記載の電子集積回路パッケージ。
【請求項１１】前記熱シンクと、前記集積回路チップおよび前記他の集積回路チップよりなるアセンブリとの間に機械的接合をさらに備えたことを特徴とする、請求項１０に記載の電子集積回路パッケージ。
【請求項１２】前記基板に取り付けられた熱シンクをさらに備えたことを特徴とする、請求項１に記載の電子集積回路パッケージ。
【請求項１３】前記熱シンクと、前記集積回路チップのアセンブリとの間に機械的接合を備え、前記他の集積回路チップおよび前記熱シンクは、前記空間に設けられた部分を有することを特徴とする、請求項１２に記載の電子集積回路パッケージ。
【請求項１４】前記基板は、メタライゼーション構造を備え、このメタライゼーション構造は、前記集積回路チップの主面である対向する正面及び裏面の領域上にエッジから一定の距離にわたって延び、かつ前記領域間のエッジを横切って前記集積回路チップ上に付着された、その断面がＵ形状のメタライゼーションを含むことを特徴とする、請求項１に記載の電子集積回路パッケージ。
【請求項１５】前記基板は、メタライゼーション構造を備え、このメタライゼーション構造は、前記集積回路チップの主面である対向する正面及び裏面の領域上にエッジから一定の距離にわたって延び、かつ前記領域間のエッジを横切って前記集積回路チップ上に付着された、その断面がＵ形状のメタライゼーションを含むことを特徴とする、請求項１に記載の電子集積回路パッケージ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１４】
【図１０】
【図１１】
【図１２】
【図１３】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１４】
【図１０】
【図１１】
【図１２】
【図１３】
【図１５】
【図１６】
【特許番号】特許第３４２２６７５号（Ｐ３４２２６７５）
【登録日】平成１５年４月２５日（２００３．４．２５）
【発行日】平成１５年６月３０日（２００３．６．３０）
【国際特許分類】
【出願番号】特願平１０−５８２０
【出願日】平成１０年１月１４日（１９９８．１．１４）
【公開番号】特開平１０−２１４８６２
【公開日】平成１０年８月１１日（１９９８．８．１１）
【審査請求日】平成１１年１２月２２日（１９９９．１２．２２）
【出願人】（３９０００９５３１）インターナショナル・ビジネス・マシーンズ・コーポレーション (4,084)
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＳＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【参考文献】
【文献】特開 昭５９−１４４１６１（ＪＰ，Ａ）
【文献】特開 昭６１−２８８４５６（ＪＰ，Ａ）
【文献】特開 平５−７５０１４（ＪＰ，Ａ）
【文献】特開 平２−１９６２（ＪＰ，Ａ）
【文献】特開 平８−８８３１５（ＪＰ，Ａ）
【登録日】平成１５年４月２５日（２００３．４．２５）
【発行日】平成１５年６月３０日（２００３．６．３０）
【国際特許分類】
【出願日】平成１０年１月１４日（１９９８．１．１４）
【公開番号】特開平１０−２１４８６２
【公開日】平成１０年８月１１日（１９９８．８．１１）
【審査請求日】平成１１年１２月２２日（１９９９．１２．２２）
【出願人】（３９０００９５３１）インターナショナル・ビジネス・マシーンズ・コーポレーション (4,084)
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＳＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【参考文献】
【文献】特開 昭５９−１４４１６１（ＪＰ，Ａ）
【文献】特開 昭６１−２８８４５６（ＪＰ，Ａ）
【文献】特開 平５−７５０１４（ＪＰ，Ａ）
【文献】特開 平２−１９６２（ＪＰ，Ａ）
【文献】特開 平８−８８３１５（ＪＰ，Ａ）
[ Back to top ]