電気光学装置、電気光学装置の駆動方法および電子機器
【課題】発光素子に電流を供給するトランジスターの特性を十分な精度で補償する。
【解決手段】画素回路１１０は、ゲート・ソース間の電圧に応じた電流を供給するトランジスター１２４と、トランジスター１２４により供給された電流に応じた輝度で発光するＯＬＥＤ１３０とを含む。トランジスター１２４のゲート・ソース間を、初期化期間にリセットし、閾値補償期間に閾値電圧をセットする。書込期間の開始から階調レベルに応じた時間が経過したタイミングであって、当該階調レベルによって指定される階調が暗くなるにつれて時間的に早まるタイミングで、トランジスター１２４のゲート・ソース間に階調に応じた電圧分、変化させ、発光期間に第１トランジスター１２４のゲート・ソース間の電圧に応じた電流をＯＬＥＤ１３０に供給する。
【解決手段】画素回路１１０は、ゲート・ソース間の電圧に応じた電流を供給するトランジスター１２４と、トランジスター１２４により供給された電流に応じた輝度で発光するＯＬＥＤ１３０とを含む。トランジスター１２４のゲート・ソース間を、初期化期間にリセットし、閾値補償期間に閾値電圧をセットする。書込期間の開始から階調レベルに応じた時間が経過したタイミングであって、当該階調レベルによって指定される階調が暗くなるにつれて時間的に早まるタイミングで、トランジスター１２４のゲート・ソース間に階調に応じた電圧分、変化させ、発光期間に第１トランジスター１２４のゲート・ソース間の電圧に応じた電流をＯＬＥＤ１３０に供給する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示品位の低下を防いだ電気光学装置、電気光学装置の駆動方法および電子機器に関する。
【背景技術】
【０００２】
近年、有機発光ダイオード（Organic Light Emitting Diode、以下「ＯＬＥＤ」という）素子などの発光素子を用いた電気光学装置が各種提案されている。この電気光学装置では、表示画像の画素に対応して画素回路が設けられる。当該画素回路は、上記発光素子のほか、当該発光素子に電流を供給するトランジスターを含む回路構成が一般的である。このような回路構成において、トランジスターの閾値電圧や移動度などの特性が画素回路毎に相違していると、表示画面の一様性を損なうような表示ムラが発生する。このため、トランジスターの閾値電圧や移動度などの特性を補償する技術が提案されている（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−３１０３１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、この技術では、トランジスターの特性を十分な精度で補償することができない場合があった。本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、発光素子に電流を供給するトランジスターの特性を十分な精度を補償することが可能な技術を提供することにある。
【課題を解決するための手段】
【０００５】
上記課題を解決するために本発明に係る電気光学装置は、ゲート・ソース間の電圧に応じた電流を供給する第１トランジスターと、前記第１トランジスターにより供給された電流に応じた輝度で発光する発光素子と、を含む画素回路を有する電気光学装置であって、第１期間に、前記第１トランジスターのゲート・ソース間に当該第１トランジスターの閾値電圧がセットされ、前記第１期間に続く第２期間の開始から階調レベルに応じた時間が経過したタイミングであって、当該階調レベルによって指定される階調が暗くなるにつれて時間的に早まるタイミングで、前記第１トランジスターのゲート・ソース間の電圧が、前記閾値電圧から前記階調に応じた電圧分、変化し、前記第２期間に続く第３期間に前記第１トランジスターのゲート・ソース間の電圧に応じた電流が前記発光素子に供給されることを特徴とする。本発明では、発光素子に電流を供給する第１トランジスターのゲート・ソース間は、閾値電圧から、階調に応じた電圧分、変化するので、第１トランジスターの閾値電圧および移動度のバラツキが補償される。このとき移動度を補償するための期間（移動度補償期間）の開始タイミングは、指定される階調が暗いほど、時間的に早められる。このため、本発明によれば、移動度補償期間を、発光素子に供給する電流が少ないほど長く確保することができるとともに、移動度補償期間の終了を階調レベルに依らずに、揃えることができる。
【０００６】
本発明において、前記画素回路は、前記第２期間において電位が経時的に一方向に単調変化するランプ信号が供給されるランプ信号線と所定ノードとの間に直列に接続された第２トランジスターと第３トランジスターとを有し、前記第２トランジスターは前記第２期間においてオンし、前記第３トランジスターは前記第２期間において前記ランプ信号をデータ信号に応じてサンプリングし、前記第１トランジスターのゲート・ソース間の電圧は、前記閾値電圧から、前記所定ノードにおける所定電位からサンプリングされたランプ信号の電位への変動に応じた電圧分、変化する構成としても良い。この構成によれば、所定電位からサンプリングされたランプ信号の電位への変動に応じた電圧分が、階調に応じた電圧となり、第１トランジスターのゲート・ソース間にセットされた閾値電圧から変化する。
この構成において、前記画素回路は、複数の走査線と複数のデータ線との交差に対応してそれぞれ設けられ、前記複数の走査線が所定の順番に選択され、前記第２トランジスターのゲートは一の走査線に接続され、前記第３トランジスターのゲートは前記データ信号が供給される一のデータ線に接続された態様が好ましい。この構成によれば、データ線に供給されるデータ信号は、第３トランジスターをオンまたはオフさせる二値的な論理信号で済むので、データ信号を供給するための構成の簡略化を図ることができる。
【０００７】
この態様において、前記ランプ信号線は、前記走査線と対をなし、当該走査線の延在方向に形成されていることが好ましい。一のランプ信号線には、当該一の走査線と対をなす走査線が選択されたときに前記ランプ信号が供給される態様が好ましい。この態様によれば、走査線毎に設けられるランプ信号線のうち、選択される走査線に対応したランプ信号線の電位を単調変化させれば良いので、ランプ信号線の寄生容量の充放電を低減することができる。
【０００８】
本発明において、前記ランプ信号は、複数種類の波形から選択された波形が供給される構成が好ましい。この構成によれば、表示すべき画像の性質や環境下などを考慮して、適切な階調特性にすることが可能になる。
また、本発明において、前記画素回路の各々は、複数色のいずれかに対応し、色毎に異なる波形のランプ信号が供給される構成としても良い。
本発明において、前記第１期間の前の初期化期間に、前記第１トランジスターのゲート・ソース間に所定電圧がセットされる構成としても良い。この構成によれば、以前の状態で発光されていたときのゲート・ソース間の電圧がクリアされる。
なお、本発明は、電気光学装置のほか、電気光学装置の駆動方法や、当該電気光学装置を有する電子機器として概念することも可能である。電子機器としては、典型的には、ヘッドマウント・ディスプレイや電子ビューファイダーなどの表示装置が挙げられる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施形態に係る電気光学装置を示す斜視図である。
【図２】電気光学装置における各部の配置を示す平面図である。
【図３】電気光学装置の電気的な構成を示すブロック図である。
【図４】電気光学装置の画素回路の構成を示す図である。
【図５】電気光学装置の動作を示すタイミングチャートである。
【図６】発光期間における画素回路の動作説明図である。
【図７】初期化期間における画素回路の動作説明図である。
【図８】閾値補償期間における画素回路の動作説明図である。
【図９】書込期間における画素回路の動作説明図である。
【図１０】書込期間における画素回路の動作説明図である。
【図１１】書込期間における移動度補償を示す図である。
【図１２】第２実施形態に係る電気光学装置の画素回路の構成を示す図である。
【図１３】電気光学装置の動作を示すタイミングチャートである。
【図１４】発光期間における画素回路の動作説明図である。
【図１５】初期化期間における画素回路の動作説明図である。
【図１６】閾値補償期間における画素回路の動作説明図である。
【図１７】書込期間における画素回路の動作説明図である。
【図１８】書込期間における画素回路の動作説明図である。
【図１９】ランプ信号線の引き回しが変更された画素回路の例を示す図である。
【図２０】ランプ信号の各種態様を示す図である。
【図２１】色毎に異なるランプ信号が供給された画素回路の例を示す図である。
【図２２】実施形態に係る電気光学装置を用いたＨＭＤを示す斜視図である。
【図２３】ＨＭＤの光学構成を示す図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態に係る電気光学装置について図面を参照して説明する。
【００１１】
＜第１実施形態＞
図１は、第１実施形態に係る電気光学装置１を示す斜視図である。
この図に示される電気光学装置１は、例えばヘッドマウント・ディスプレイ（ＨＭＤ）に適用されて画像を表示するマイクロ・ディスプレイ１０を含む。マイクロ・ディスプレイ１０は、複数の画素回路や当該画素回路を駆動する周辺回路などが例えばシリコン基板に形成された有機ＥＬ装置であって、画素回路には、発光素子の一例であるＯＬＥＤが含まれる。
マイクロ・ディスプレイ１０は、表示部で開口する枠状のケース１２に収納されるとともに、ＦＰＣ（Flexible Printed Circuits）基板１４の一端が接続されている。ＦＰＣ基板１４の他端には、複数の端子１６が設けられ、図示省略された回路モジュールに接続される。端子１６に接続される回路モジュールは、マイクロ・ディスプレイ１０の電源回路および制御回路を兼ねており、ＦＰＣ基板１４を介して各種の電位を給電するほか、データ信号や制御信号などを供給する。
【００１２】
図２は、マイクロ・ディスプレイ１０において各部の配置を示す平面図であり、図３は、マイクロ・ディスプレイ１０における電気的な構成を示すブロック図である。なお、図２においては、説明の便宜上、図１におけるケース１２を取り外した状態としている。
図２において、表示部１００は、平面視したときに例えば対角で１インチ程度であって、左右方向に横長の長方形の形状となっている。
詳細について図３を参照して説明すると、表示部１００には、ｍ行の走査線１１２が図において左右方向に沿って設けられ、ｎ列のデータ線１１４が、上下方向に沿って、かつ、各走査線１１２と互いに電気的に絶縁を保つように設けられている。このため、画素回路１１０は、表示部１００において、ｍ行の走査線１１２とｎ列のデータ線１１４との各交差に対応してマトリクス状に配列している。
【００１３】
ｍ、ｎは、いずれも自然数である。走査線１１２および画素回路１１０のマトリクスのうち、行を便宜的に区別するために、図３において上から順に１、２、３、…、（ｍ−１）、ｍ行と呼ぶ場合がある。同様にデータ線１１４および画素回路１１０のマトリクスの列を便宜的に区別するために、図３において左から順に１、２、３、…、（ｎ−１）、ｎ列と呼ぶ場合がある。
また、実際には例えば、同一行の走査線１１２と互いに隣り合う３列のデータ線１１４との交差に対応した３つの画素回路１１０は、それぞれＲ（赤）、Ｇ（緑）、Ｂ（青）の画素に対応し、これらの３画素が表示すべきカラー画像の１ドットを表現する。換言すれば、本実施形態は、ＲＧＢの３つの画素回路１１０の発光素子による加法混色によって１ドットのカラーを表現する構成になっている。
【００１４】
表示部１００の周辺には、画素回路１１０を駆動するための周辺回路が設けられる。本実施形態において周辺回路としては、走査線駆動回路１４０、データ線駆動回路１５０およびランプ信号供給回路１６０が含まれる。
このうち、走査線駆動回路１４０は、表示部１００に対して左右の両隣にそれぞれ設けられる。詳細には図３に示されるように、２つの走査線駆動回路１４０は、ｍ行の走査線１１２の各々を両側からそれぞれ駆動する構成となっている。
走査線駆動回路１４０の各々は、上記回路モジュールから供給される制御信号Ｃtryにしたがって行毎に走査信号を生成するとともに、１、２、３、…、（ｍ−１）、ｍ行目の走査線１１２に対し、走査信号Ｇwr(1)、Ｇwr(2)、Ｇwr(3)、…、Ｇwr(m-1)、Ｇwr(m)としてそれぞれ供給する。
また、走査線駆動回路１４０は、走査信号を行毎に供給するほか、走査信号に同期した各種の制御信号を行毎に供給する。これらの制御信号については、後述するとともに図面の複雑化を避けるために図３においては省略している。
なお、走査信号の供給の際に、当該走査信号の遅延が問題にならないのであれば、走査線駆動回路１４０を片側１個だけの構成でも良い。
【００１５】
図２に示されるように、データ線駆動回路１５０は、ＦＰＣ基板１４の接続箇所と表示部１００との間に設けられる。
データ線駆動回路１５０には、図３に示されるように、上記回路モジュールから画像信号Ｖdが同期信号Ｃtrxに同期して供給される。この画像信号Ｖdは、例えば８ビットのデジタルデータであり、表示すべき画素の階調を規定する階調レベルを、最も暗い「０」から最も明るい「２５５」までの２５６階調で指定する。
データ線駆動回路１５０は、画像信号Ｖdをデータ信号に変換するとともに、１、２、３、…、（ｎ−１）、ｎ列目のデータ線１１４に、データ信号Ｖd(1)、Ｖd(2)、Ｖd(3)、…、Ｖd(n-1)、Ｖd(n)として供給する。
なお、データ信号についての詳細については後述するが、本実施形態にあっては、幅が一定の負パルスであって、画像信号Ｖdで指定される階調レベルに応じた時間だけ経過したタイミングで出力されるパルス信号である。
【００１６】
ランプ信号供給回路１６０は、例えば図２または図３において表示部１００に対して左下隅に設けられる。ランプ信号供給回路１６０は、上記回路モジュールから供給される制御信号Ｃtrmpにしたがって行毎にランプ信号を生成するとともに、１、２、３、…、（ｍ−１）、ｍ行目に対し、それぞれランプ信号Ｖrmp(1)、Ｖrmp(2)、Ｖrmp(3)、…、Ｖrmp(m-1)、Ｖrmp(m)として供給する。
【００１７】
＜画素回路＞
図４は、画素回路１１０の回路図である。各画素回路１１０については電気的にみれば互いに同一構成なので、ここでは、ｉ行ｊ列に位置するもので代表して説明する。なお、ｉは、画素回路１１０が配列する行を一般的に示す場合の記号であって、１以上ｍ以下の整数である。同様に、ｊは、画素回路１１０が配列する列を一般的に示す場合の記号であって、１以上ｎ以下の整数である。
【００１８】
図において、ｉ行ｊ列の画素回路１１０は、ｉ行目の走査線１１２とｊ列目のデータ線１１４との交差に対応して設けられる。本実施形態において、走査線１１２の各々は、ランプ信号線１１８とそれぞれ対をなしているので、ｉ行目の走査線１１２も、ｉ行目のランプ信号線１１８と対をなしている。
画素回路１１０は、Ｐチャネル型のトランジスター１２１〜１２８と、ＯＬＥＤ１３０と、容量素子１３２、１３４とを含む。また、ｉ行目の画素回路１１０には、走査信号Ｇwr(i)のほか、制御信号Ｇrf(i)、Ｇrst(i)、Ｇdr(i)、Ｇel(i)、Ｇorst(i)が、図３に示した走査線駆動回路１４０によって共通して供給される。
【００１９】
ｉ行ｊ列におけるトランジスター１２１にあっては、ゲートノードがｊ列目のデータ線１１４に接続され、ドレインまたはソースノードの一方がｉ行目のランプ信号線１１８に接続され、他方がトランジスター１２２におけるドレインまたはソースノードの一方に接続されている。ｉ行目のランプ信号線１１８には、ｉ行目に対応したランプ信号Ｖrmp(i)が供給される。トランジスター１２２にあっては、ゲートノードがｉ行目の走査線１１２に接続され、ドレインまたはソースノードの他方が、ノードａ（所定ノード）に接続されている。
【００２０】
トランジスター１２３にあって、ゲートノードにはｉ行目に対応した制御信号Ｇrf(i)が供給され、ソースノードが給電線１１６に接続され、ドレインノードがノードａに接続されている。ここで、給電線１１６には、画素回路１１０において電源の高位側となる電位Ｖelが給電される。
【００２１】
トランジスター１２４にあっては、ゲートノードがノードｇに接続され、ソースノードが給電線１１６に接続され、ドレインノードが、トランジスター１２６のソースノードおよびトランジスター１２７のソースノードに接続されている。
トランジスター１２５にあって、ゲートノードにはｉ行目に対応した制御信号Ｇrst(i)が供給され、ソースノードがノードｇに接続され、ドレインノードがリセット用の電位Ｖrstに保たれている。
トランジスター１２６にあっては、ゲートノードにはｉ行目に対応した制御信号Ｇdr(i)が供給され、ドレインノードがノードｇに接続されている。
容量素子１３２にあっては、一端がノードｇに、すなわちトランジスター１２４のゲートノードに接続され、他端がノードａに、すなわち、トランジスター１２２の出力側に接続されている。容量素子１３４にあっては一端が給電線１１６に接続され、他端がノードａに接続されている。
【００２２】
トランジスター１２７にあって、ゲートノードにはｉ行目に対応した制御信号Ｇel(i)が供給され、ドレインノードがトランジスター１２８のソースノードとＯＬＥＤ１３０のアノードとにそれぞれ接続されている。
トランジスター１２８にあって、ゲートノードにはｉ行目に対応した制御信号Ｇorst(i)が供給され、ドレインノードは電位Ｖorstに保たれている。
なお、トランジスター１２４が第１トランジスターに相当し、トランジスター１２２が第２トランジスターに相当し、トランジスター１２１が第３トランジスターに相当する。また、トランジスター１２１〜１２８の基板電位は電位Ｖelに固定されている。
【００２３】
ＯＬＥＤ１３０のカソードは、画素回路１１０のすべてにわたって共通である共通電極１１７であり、画素回路１１０において電源の低位側となる電位Ｖctに保たれている。ＯＬＥＤ１３０のアノードは、画素回路１１０毎に個別に設けられる画素電極である。ＯＬＥＤ１３０は、上記シリコン基板において、互いに対向するアノードと透明性を有するカソードとで有機ＥＬ材料からなる発光層を挟持した素子である。ＯＬＥＤ１３０において、アノードからカソードに電流が流れると、当該電流に応じた輝度にて光が発生するとともに、シリコン基板とは反対側のカソードを通過し、観察者側に出射して、視認される構成となっている。
【００２４】
＜動作＞
図５は、本実施形態に係る電気光学装置１の動作を示すタイミングチャートである。
電気光学装置１では、１フレームにわたって１、２、３、…、（ｍ−１）、ｍ行目という順番で水平走査される。詳細には、図に示されるように、走査信号Ｇwr(1)、Ｇwr(2)、Ｇwr(3)、…、Ｇwr(m-1)、Ｇwr(m)は、走査線駆動回路１４０によって水平走査期間（Ｈ）毎に順次排他的にＬレベルとなる。本説明において、フレームとは、１カット（コマ）分の画像をマイクロ・ディスプレイ１０に表示させるのに要する期間をいい、垂直走査周波数が６０Ｈｚであれば、その１周期分の１６．６７ミリ秒の期間をいう。
【００２５】
水平走査期間（Ｈ）での動作は、各行にわたって共通である。また、ある水平走査期間において走査される行の１〜ｎ列目の画素回路１１０の動作についても、データ信号の出力タイミングが当該画素の階調レベルで規定される以外、共通である。
そこで以下については、主にｉ行ｊ列の画素回路１１０について着目して説明する。
【００２６】
本実施形態において、ｉ行ｊ列の画素回路１１０の動作については、大別すると、図５に示されるような時間の順で（発光期間）→初期化期間→閾値補償期間→書込期間→発光期間というサイクルに分けられ、以降このサイクルの繰り返しである。
このうちの書込期間が、ｉ行目が水平走査されるｉ行目走査期間であり、その一部期間が後述する移動度補償期間となる。ｉ行目の初期化期間および閾値補償期間は、ｉ行目水平走査期間よりも時間的に先行する。
【００２７】
なお、図５においては、ｉ行目の制御信号Ｇrf(i)、Ｇrst(i)、Ｇdr(i)、Ｇel(i)、Ｇorst(i)について、ｉ行目走査期間の前後で抜き出して示している。また、ｉ行目走査期間においてｉ行目のランプ信号Ｖrmp(i)は、本実施形態では、タイミングｔ1で電位Ｖmaxからタイミングｔ2で電位Ｖminまで直線的に低下する。
図示を省略しているが、ｉ行目以外の制御信号やランプ信号についても、対応する行の走査期間を基準とした波形である。
【００２８】
＜発光期間＞
説明の便宜上、初期化期間の前提となる発光期間から説明する。図５に示されるように、ｉ行目の発光期間では、走査信号Ｇwr(i)がＨレベルである。また、制御信号Ｇrf(i)、Ｇrst(i)、Ｇdr(i)、Ｇel(i)、Ｇorst(i)のうち、制御信号Ｇel(i)のみがＬレベルであり、他はＨレベルである。
このため、ｉ行ｊ列の画素回路１１０においては、図６に示されるように、トランジスター１２７がオンする一方、トランジスター１２２、１２３、１２５、１２６、１２８がオフしている。したがって、トランジスター１２４は、ゲート・ソース間の電圧Ｖgs、すなわち容量素子１３２、１３４で保持された電圧和に応じた電流ＩdsをＯＬＥＤ１３０に供給する。後述するように発光期間における電圧Ｖgsは、階調レベルに応じた電圧を、トランジスター１２４の閾値電圧と移動度とを相殺するように補償した電圧である。このため、ＯＬＥＤ１３０には、階調レベルに応じた電流が、トランジスター１２４における閾値電圧および移動度を相殺した状態で流れて発光することになる。
なお、図６においては、動作説明で重要となる経路を太線で示している（以下、図７〜図１０、図１４〜図１８において同様）。
【００２９】
＜初期化期間＞
次に、ｉ行目の初期化期間に至ると、発光期間と比較して、制御信号Ｇrf(i)、Ｇrst(i)、Ｇorst(i)がＬレベルに転じ、逆に、制御信号Ｇel(i)がＨレベルに転じる。このため、ｉ行ｊ列の画素回路１１０においては、図７に示されるように、トランジスター１２３、１２５、１２８がオンする一方、トランジスター１２７がオフする。
トランジスター１２３のオンによってノードａが電位Ｖelとなるので、容量素子１３４による保持電圧はゼロにリセットされる。
また、トランジスター１２５のオンによって、ノードｇが電位Ｖrstとなる。このため、容量素子１３２による保持電圧と、トランジスター１２４におけるゲート・ソース間の電圧とには、それぞれ所定電圧として（Ｖel−Ｖrst）がセットされて、発光期間における電圧状態がクリアされる。
【００３０】
ここで、電位Ｖrstは、トランジスター１２４の閾値電圧をＶthと表記したときに、
Ｖel-Ｖrst＞Ｖth
を満たすように調整される。このため、初期化期間においてゲート・ソース間の電圧Ｖgsが閾値電圧Ｖthよりも高くなるために、トランジスター１２４はオン状態になる。
【００３１】
一方、トランジスター１２７のオフによってＯＬＥＤ１３０に流れる電流経路が遮断されるとともに、トランジスター１２８のオンによってＯＬＥＤ１３０のアノードが電位Ｖorstにリセットされる。
ＯＬＥＤ１３０は、上述したようにアノードとカソードとで発光層を挟持した構成であるので、アノード・カソードの間には並列に容量が寄生する。発光期間においてＯＬＥＤ１３０に電流が流れていたときに、当該ＯＬＥＤ１３０のアノード・カソード間の両端電圧が寄生容量によって保持されるが、トランジスター１２８のオンによってリセットされる。このため、本実施形態では、後の発光期間においてＯＬＥＤ１３０に再び電流が流れるときに、寄生容量で保持された電圧の影響を受けにくくなる。
詳細には、例えば高輝度の表示状態から低輝度の表示状態に転じるときに、リセットしない構成であると、輝度が高い（大電流が流れた）ときの高電圧が保持されてしまうので、次に、小電流を流そうとしても、過剰な電流が流れてしまって、低輝度の表示状態にさせることができなくなる。これに対して、本実施形態では、トランジスター１２８のオンによってＯＬＥＤ１３０のアノードの電位がリセットされるので、低輝度側の再現性が高められることになる。
【００３２】
なお、本実施形態において、電位Ｖorstについては、当該電位Ｖorstと共通電極１１７の電位Ｖctとの差がＯＬＥＤ１３０の発光閾値電圧を下回るように設定される。このため、初期化期間（次に説明する閾値補償期間および書込期間）において、ＯＬＥＤ１３０はオフ（非発光）状態である。
【００３３】
＜閾値補償期間＞
次に、ｉ行目の閾値補償期間（第１期間）に至ると、初期化期間と比較して制御信号Ｇdr(i)がＬレベルに転じ、逆に、制御信号Ｇrst(i)がＨレベルに転じる。このため、ｉ行ｊ列の画素回路１１０においては、図８に示されるように、トランジスター１２６がオンする一方、トランジスター１２５がオフする。
トランジスター１２４は、この閾値補償期間前の初期化期間においてオン状態にあり、閾値補償期間においてトランジスター１２６のオンによって、ドレイン・ソース間が接続された、いわゆるダイオード接続状態になる。このため、トランジスター１２４のゲートノードｇは、自身のソースノードからドレインノードに流れた電流によって充電されるので、閾値補償期間の終了に至るまでに電位（Ｖel−Ｖth）に収束することになる。すなわち、トランジスター１２４のゲート・ソース間の電圧Ｖgsは、自身の閾値電圧Ｖthに収束することになる。
なお、閾値補償期間においてノードａは初期化期間における電位Ｖelを維持する。
【００３４】
＜書込期間＞
次に、ｉ行目の書込期間（第２期間）に至ると、閾値補償期間と比較して走査信号Ｇwr(i)がＬレベルに転じ、逆に、制御信号Ｇrf(i)がＨレベルに転じる。このため、ｉ行ｊ列の画素回路１１０においては、トランジスター１２２がオンする一方、トランジスター１２３がオフする。また、当該書込期間においてランプ信号Ｖrmp(i)は、電位Ｖmaxから電位Ｖminに向かって本実施形態では一定の変化率で低下している。
【００３５】
また、図５に示されるように、データ信号Ｖd(j)としてｉ行ｊ列の画素に対応した負パルスＰix(i,j)が、当該画素の階調に応じたタイミングで、詳細にはｉ行目の書込期間（ｉ行目走査期間）の開始からｉ行ｊ列の階調レベルに応じた時間Ｔcが経過したタイミングで、立ち上がるように出力される。このため、データ信号Ｖd(j)は、一旦、ＨからＬレベルに変化する。
ここで、データ信号Ｖd(j)がＬレベルに変化することによってトランジスター１２１がオンする。このため、ｉ行ｊ列の画素回路１１０においては、図９に示されるように、ノードａは、オン状態にあるトランジスター１２１、１２２を介して、ｉ行目のランプ信号線１１８に電気的に接続されて、ランプ信号Ｖrmp(i)をサンプリングすることになる。
【００３６】
ランプ信号線１１８に供給されるランプ信号Ｖrmp(i)の電位は変化しているが、データ信号Ｖd(j)がＨレベルに戻ったときにトランジスター１２２がオフするので、このときにノードａの電位が確定する。ここで、データ信号Ｖd(j)がＨレベルに戻る直前タイミングにおけるランプ信号Ｖrmp(i)の電位をＶαとしたとき、ノードａは、閾値補償期間においてセットされた電位Ｖelから、サンプリングされた電位Ｖαに変化することになる。
【００３７】
一方、直前状態においてトランジスター１２４のゲート・ソース間は、閾値電圧Ｖthに収束しているので、破線で示されるように電流がほとんど流れない状態になっている。このため、ノードａが電位Ｖαに変化した直後において、ノードｇの電位は、ノードａの電位変動に引っ張られる形で変化する。ノードａの電位変動分は（Ｖel−Ｖα）であるので、ノードｇにおいては、電位（Ｖel−Ｖth）から、Ｖαの変化方向に（Ｖel−Ｖα）だけ変動することになる。このため、ゲート・ソース間の電圧Ｖgsは、閾値電圧Ｖthに（Ｖel−Ｖα）を加算した値になる。
ここで、Ｖαは、データ信号Ｖd(j)の負パルスの立ち上がり時におけるランプ信号Ｖrmp(i)の電位である。当該負パルスは、階調レベルに応じたタイミングで出力されるので、電位Ｖαは、階調に応じた電位ということができる。したがって、ゲート・ソース間において閾値電圧Ｖthに加算される（Ｖel−Ｖα）についても、階調レベルに応じた電圧ということができる。
【００３８】
このようにトランジスター１２４のゲート・ソース間の電圧Ｖgsは、閾値電圧Ｖthから、階調レベルに応じた電圧（Ｖel−Ｖα）だけ高くなって、電圧（Ｖel−Ｖα＋Ｖth）になる。このため、図１０に示されるように、トランジスター１２４のソースノードからドレインノードに向かって流れる電流によって、トランジスター１２４のゲート・ソース間の電圧Ｖgsが負帰還制御（移動度補償）される結果、ΔＶだけ変動する。すなわち、このときに流れる電流は、トランジスター１２４の移動度μが小さいほど、少なくなるので、ゲート・ソース間の電圧変化量ΔＶ（負帰還量）が小さくなる一方、移動度μが大きいほど、多くなるので、ゲート・ソース間の電圧変化量ΔＶが大きくなる。
結局、トランジスター１２４のゲート・ソース間の電圧Ｖgsは、移動度補償期間が終了して次の発光期間に至るまでに電圧（Ｖel−Ｖα＋Ｖth＋ΔＶ）に落ち着くことになる。
なお、本実施形態において移動度補償期間の終了点は、ｉ行目でいえば、制御信号Ｇdr(i)がＬからＨレベルに変化するまで、すなわち、トランジスター１２６がオフして負帰還のための電流経路が遮断されるまで、であり、１〜ｎ列にわたって共通である。
【００３９】
＜発光期間＞
書込期間が終了すると、発光期間（第３期間）に至る。この発光期間では、書込期間と比較して走査信号Ｇwr(i)、制御信号Ｇdr(i)、Ｇorst(i)がＬレベルに転じ、逆に、制御信号Ｇel(i)がＨレベルに転じるので、ｉ行ｊ列の画素回路１１０においては、トランジスター１２２、１２６、１２８がオフする一方、トランジスター１２７がオンする。
このため、先の図６に示されたように、トランジスター１２４のゲート・ソース間の電圧Ｖgsに応じた電流ＩdsがＯＬＥＤ１３０に流れることになる。
【００４０】
ここで、トランジスター１２４が飽和領域で動作するとき、電流Ｉdsは、次式（１）で表される。
Ｉds＝（β／２）（Ｖgs−Ｖth）２ …（１）
式（１）においてβは、トランジスター１２４の利得係数である。
上述したように、トランジスター１２４のゲート・ソース間の電圧Ｖgsは、移動度補償期間が終了したとき、
Ｖgs＝Ｖel−Ｖα＋Ｖth＋ΔＶ
に落ち着いているので、これを式（１）に代入すると、次式（２）が成立する。
Ｉds＝（β／２）（Ｖel−Ｖα＋ΔＶ）２ …（２）
【００４１】
式（２）において（Ｖel−Ｖα）は、上述したように階調レベルに応じた電圧であり、ΔＶは、トランジスター１２４の移動度μを補償する値である。
このため、トランジスター１２４によってＯＬＥＤ１３０に供給される電流Ｉdsは、閾値電圧Ｖthに依存せず、かつ、移動度μによる影響も受けないで、階調レベルのみによって規定されることになる。
したがって、本実施形態によれば、トランジスター１２４の特性（閾値電圧、移動度）が画素回路１１０毎に相違しても、その特性の相違による影響を受けにくいので、高品位の表示が可能になる。
【００４２】
なお、図５において、Ｐix(i-2,j)は、ｉ行目よりも２行上の（ｉ−２）行目であってｊ列目の画素に対応した負パルスであり、（ｉ−２）行目走査期間において、（ｉ−２）行ｊ列の階調レベルに応じた時間Ｔaが経過した時点で立ち上がるように出力される。同様に、Ｐix(i-1,j)は、ｉ行目よりも１行上の（ｉ−１）行目であってｊ列目の画素に対応した負パルスであり、（ｉ−１）行目走査期間において、（ｉ−１）行ｊ列の階調レベルに応じた時間Ｔbが経過した時点で立ち上がるように出力される。
ｉ行目の初期化期間および閾値発光期間は、それぞれｉ行目走査期間（書込期間）よりも時間的に先行するので、本実施形態では（ｉ−２）行目走査期間、（ｉ−１）行目走査期間にかかっている。
データ線１１４は、各行にわたって共用されるので、ｊ列目のデータ信号Ｖd(j)のうち、（ｉ−２）行目走査期間に出力される負パルスのＰix(i-2,j)、Ｐix(i-1,j)は、ｉ行目走査期間（書込期間）よりも時間的に先行する初期化期間、閾値発光期間で出力されることになる。
また、負パルスは、いずれも階調レベルに依らずに、一定の時間幅Ｗを有している。
【００４３】
本実施形態では、データ信号Ｖd(j)によってランプ信号Ｖrmp(i)がサンプリングされる直前にあっては、トランジスター１２４のゲート・ソース間の電圧Ｖgsは自身の閾値電圧Ｖthであるので、電流Ｉdsが非常に流れにくい状態にある。
このため、データ信号Ｖd(j)によってランプ信号Ｖrmp(i)がサンプリングされたときに、電圧Ｖgsの電圧変動分が小さいと、トランジスター１２４に流れる電流が少ないために移動度補償に要する時間が長くなる。一方、電圧Ｖgsの電圧変動分が大きいと、トランジスター１２４に流れる電流が多くなるために移動度補償にそれほど時間を要しない。
【００４４】
本実施形態にあっては、ｉ行目でいえば、ランプ信号Ｖrmp(i)が、ｉ行目走査期間（書込期間）の開始タイミングｔ1で電位Ｖmaxから、一定の比率で減少している。一方、データ信号Ｖd(j)の負パルスは、階調レベルが低く（暗く）なるにつれて、書込期間の開始タイミングｔ1から時間的に早いタイミングで出力される。反対に、データ信号Ｖd(j)の負パルスは、階調レベルが高く（明るく）なるにつれて、時間的に遅いタイミングで出力される。
【００４５】
例えば、図１１に示されるように、データ信号Ｖd(j)の負パルスがＬからＨレベルとなるタイミングは、階調レベルが低い暗状態のとき、書込期間の開始タイミングｔ1から時間Ｔca経過した時点であるのに対し、階調レベルが高い明状態のとき、破線で示されるように、開始タイミングｔ1から時間Ｔcb（Ｔcb＞Ｔca）経過した時点である。
本実施形態では、階調レベルが低くなるにつれて、移動度補償期間の開始点が時間的に早まるので、その分、より長い移動度補償期間が確保される。このため、本実施形態によれば、例えば階調レベルに依らずに一律な期間だけ移動度補償を実行する構成と比較して、より高精度に移動度を補償することができる。
【００４６】
なお、階調レベルに応じて移動補償期間を確保するための構成としては、開始点を階調レベルに依らずに一致させるとともに、階調レベルが低くなるにつれて移動度補償期間の終了点を時間的に遅らせる構成も考えられる。しかしながら、このような構成では、移動度補償期間の終了点を、階調レベルに応じて列毎に個別制御する必要が生じるので、複雑化を招きやすい。これに対して、本実施形態では、移動度補償期間の終了は、ｉ行目でいえば制御信号Ｇdr(i)がＬからＨレベルに変化することによって一律に規定することができるので、複雑化を招かないで済む。
【００４７】
本実施形態において、データ線駆動回路１５０は、書込期間の開始から階調レベルに応じた時間だけ経過したときに負パルスを各データ線１１４に出力する構成である。このため、データ線駆動回路１５０については、階調レベルに応じたアナログ電圧をデータ線に出力する構成と比較して、または、当該アナログ電圧とともに移動度補償期間を規定する制御信号を出力する構成と比較して、構成の簡略化を図ることができる。
【００４８】
＜第２実施形態＞
第１実施形態において、画素回路１１０のトランジスターについては、すべてＰチャネル型で統一した構成であった。また、第１実施形態における画素回路１１０において、トランジスター１２４については、ソース電位を固定してゲート電位を変化させる構成であった。
しかしながら、本発明は、これらの構成に限られるものではない。
そこで、画素回路１１０について、トランジスターをＮチャネル型で統一するとともに、トランジスター１２４について、ゲート電位を固定してソース電位を変化させる構成とした第２実施形態について説明する。
なお、第２実施形態では、第１実施形態とは主に画素回路１１０が相違するので、この相違部分を中心に説明する。
【００４９】
＜画素回路＞
図１２は、第２実施形態においてｉ行ｊ列に位置する画素回路１１０の回路図である。
この図に示されるように、画素回路１１０は、Ｎチャネル型のトランジスター１２１〜１２５、１２９と、ＯＬＥＤ１３０と、容量素子１３２、１３４とを含む。
ｉ行ｊ列におけるトランジスター１２１にあっては、ゲートノードがｊ列目のデータ線１１４に接続され、ドレイン・ソースノードの一方がｉ行目のランプ信号線１１８に接続され、他方がトランジスター１２２におけるドレイン・ソースノードの一方に接続されている。トランジスター１２２にあっては、ゲートノードがｉ行目の走査線１１２に接続され、ドレイン・ソースノードの他方が、ノードｃ（所定ノード）に接続されている。
【００５０】
トランジスター１２３にあって、ゲートノードにはｉ行目に対応した制御信号Ｇrf(i)が供給され、ドレインノードが電位Ｖrfに保たれ、ソースノードがノードｃに接続されている。なお、電位Ｖrfは、ランプ信号における変化開始の電位Ｖmaxおよび変化終了の電位Ｖminのうち、変化開始前の電位Ｖmaxに一致する（または近似する）ような高位側の電位である。
トランジスター１２４にあっては、ゲートノードがノードｇに接続され、ドレインノードが給電線１１６に接続され、ソースノードがノードｂに接続されている。
トランジスター１２５にあっては、ゲートノードにはｉ行目に対応した制御信号Ｇrst(i)が供給され、ドレインノードがノードｂに接続され、ソースノードがリセット用の電位Ｖorstに保たれている。なお、電位Ｖorstは、第１実施形態で説明したように、ＯＬＥＤ１３０のアノードの電位をリセットするためのものであるから、低位側の電位である。
トランジスター１２９にあっては、ゲートノードにはｉ行目に対応した制御信号Ｇini(i)が供給され、ドレインノードが電位Ｖiniに保たれ、ソースノードがノードｇに接続されている。
なお、第２実施形態において、トランジスター１２１〜１２５、１２９は第１実施形態と異なり、Ｎチャネル型である。このため、トランジスター１２１〜１２３、１２５、１２９の基板電位は、走査信号Ｇwr(1)〜Ｇwr(m)や制御信号のＬレベルに相当する電位Ｖssに固定され、トランジスター１２４の基板電位は当該トランジスター１２４のソース電位に固定されている。
【００５１】
容量素子１３２にあっては、一端がノードｇに、すなわちトランジスター１２４のゲートノードに接続され、他端がノードｂに接続されている。容量素子１３４にあっては、一端がノードｂに接続され、他端がノードｃに接続されている。したがって、第２実施形態において所定ノードに相当するノードｃは、容量素子１３４を介して容量素子１３２の他端に接続されることになる。
なお、第２実施形態においてＯＬＥＤ１３０にあっては、アノードがノードｂに、すなわちトランジスター１２４のソースノードに接続され、カソードが共通電極１１７となっている。また、第２実施形態においては、第１実施形態におけるトランジスター１２８が存在しないが、後述するように、トランジスター１２８の機能は、図１２におけるトランジスター１２５が兼用している。
【００５２】
＜動作＞
図１３は、第２実施形態の動作を示すタイミングチャートである。第２実施形態においては、画素回路１１０を構成するトランジスターをＮチャネル型としているので、走査信号Ｇwr(1)〜Ｇwr(m)やｉ行目の制御信号は正論理信号となり、ｊ列目のデータ信号Ｖd(j)は正パルス信号となる。
【００５３】
＜発光期間＞
図１３に示されるように、ｉ行目の発光期間では、走査信号Ｇwr(i)、制御信号Ｇrf(i)、Ｇrst(i)、Ｇini(i)がすべてＬレベルである。
このため、ｉ行ｊ列の画素回路１１０においては、図１４に示されるように、トランジスター１２２、１２３、１２５、１２９がオフしている。したがって、トランジスター１２４は、ゲート・ソース間の電圧Ｖgs、すなわち容量素子１３２で保持された電圧に応じた電流ＩdsをＯＬＥＤ１３０に供給する。
【００５４】
＜初期化期間＞
次に、ｉ行目の初期化期間に至ると、発光期間と比較して、制御信号Ｇrf(i)、Ｇrst(i)、Ｇini(i)がＨレベルに転じる。このため、ｉ行ｊ列の画素回路１１０においては、図１５に示されるように、トランジスター１２３、１２５、１２９がオンする。
トランジスター１２３のオンによってノードｃが電位Ｖrfとなり、トランジスター１２５のオンによって、容量素子１３２の他端と容量素子１３４の一端とＯＬＥＤ１３０のアノードとの接続点であるノードｂが電位Ｖorstとなる。このため、容量素子１３４の保持電圧がリセットされるほか、ＯＬＥＤ１３０については非発光状態に移行するとともに寄生容量による保持電圧がリセットされる。
【００５５】
また、トランジスター１２９のオンによって、ノードｇが電位Ｖiniとなる。このため、容量素子１３２には、すなわちトランジスター１２４におけるゲート・ソース間には、所定電圧として（Ｖini−Ｖrst）がセットされ、これにより発光期間における電圧状態がクリアされる。
ここで、電位Ｖiniについては、（Ｖini−Ｖorst）がトランジスター１２４の閾値電圧Ｖthよりもわずかに高くなるように、かつ、（Ｖini−Ｖct）がＯＬＥＤ１３０の発光閾値電圧を下回るように、設定される。このため、図において破線で示されるように、トランジスター１２４のドレインノードからソースノードに向かって流れる電流はわずかであり、トランジスター１２４がオンして間もない初期化期間においては、無視できる。
【００５６】
＜閾値補償期間＞
次に、ｉ行目の閾値補償期間に至ると、初期化期間と比較して、制御信号Ｇrst(i)がＬレベルに転じる。このため、ｉ行ｊ列の画素回路１１０においては、図１６に示されるように、トランジスター１２５がオフするので、ノードｂは、電位Ｖorstの印加から解放される。
一方、トランジスター１２９は、初期化期間から引き続きオンしている。このため、トランジスター１２４のドレインノードからソースノードに向かって流れる電流によって、ノードｂは、閾値補償期間の終了に至るまでに電位（Ｖini−Ｖth）に収束することになる。すなわち、トランジスター１２４のゲート・ソース間の電圧Ｖgsは、自身の閾値電圧Ｖthに収束することになる。
なお、上述したように（Ｖini−Ｖct）がＯＬＥＤ１３０の発光閾値電圧を下回るように設定されている。このため、閾値補償期間において、ノードｂであるＯＬＥＤ１３０のアノードが電位（Ｖini−Ｖth）に再リセットされても、ＯＬＥＤ１３０はオフ状態を維持することになる。
【００５７】
＜書込期間＞
次に、ｉ行目の書込期間に至ると、閾値補償期間と比較して走査信号Ｇwr(i)がＨレベルに転じ、逆に、制御信号Ｇrf(i)がＬレベルに転じる。このため、ｉ行ｊ列の画素回路１１０においては、トランジスター１２２がオンする一方、トランジスター１２３がオフすることになる。
ここで、データ信号Ｖd(j)がＨレベルに変化することによってトランジスター１２１がオンする。このため、ｉ行ｊ列の画素回路１１０においては、図１７に示されるように、ノードｃが、オン状態にあるトランジスター１２１、１２２を介して、ｉ行目のランプ信号線１１８に電気的に接続されて、ランプ信号Ｖrmp(i)をサンプリングする。
これにより、ノードｃは、閾値補償期間においてセットされた電位Ｖrfから、サンプリングされた電位Ｖαに変化することになる。
【００５８】
一方、直前状態においてトランジスター１２４のゲート・ソース間は、閾値電圧Ｖthに収束しているので、破線で示されるように電流が流れにくい状態になっている。このため、ノードｃが電位Ｖαに変動した直後にあっては、ノードｂが、ノードｃの電位変動に引っ張られる形で変化する。ここで、第２実施形態では、書込期間においてノードｇが電位Ｖiniに固定されているので、ノードｂは、ノードｃの電位変動分である（Ｖrf−Ｖα）を、容量素子１３２、１３４の容量比に応じて分圧した電圧Ｖβだけ変化する。このため、第２実施形態では、電圧Ｖβが、ゲート・ソース間にセットされていた閾値電圧Ｖthに加算されることになる。
ここで、電位Ｖαは、第１実施形態と同様に階調に応じた電位である。電位Ｖrfも、容量素子１３２、１３４の容量比も固定であるから、ゲート・ソース間において閾値電圧Ｖthに加算されるＶβについても、階調レベルに応じた電圧ということができる。
【００５９】
トランジスター１２４のゲート・ソース間の電圧Ｖgsは、閾値電圧Ｖthから、階調レベルに応じた電圧Ｖβだけ高くなって、電圧（Ｖβ＋Ｖth）となる。このため、図１８に示されるように、トランジスター１２４のソースノードからドレインノードに向かって流れる電流によって、トランジスター１２４のゲート・ソース間の電圧Ｖgsが負帰還制御される。このため、電圧Ｖgsは、当該トランジスター１２４の移動度を補償する値に向かって高まる。このとき、トランジスター１２４のドレイン・ソース間の電圧は低下し、反対に、ＯＬＥＤ１３０におけるアノード・カソード間の両端電圧は高まる。ＯＬＥＤ１３０の両端電圧が発光閾値電圧を超えると、電流が流れ始める。やがて、電圧Ｖgsは、トランジスター１２４の移動度を補償する値に収束して、この電圧Ｖgsに応じた電流Ｉdsが、図１４に示されるように、ＯＬＥＤ１３０に流れることになる。
【００６０】
したがって、第２実施形態においても、トランジスター１２４の特性（閾値電圧、移動度）が画素回路１１０毎に相違しても、その特性の相違による影響を受けにくいので、高品位の表示が可能になる。
また、第２実施形態においては、画素回路１１０のトランジスター数が少なくなっているので、その分、構成の簡略化が可能である。
【００６１】
＜応用・変形例＞
本発明は、上述した実施形態に限定されるものではなく、例えば次に述べるような各種の応用・変形が可能である。また、次に述べる応用・変形の態様は、任意に選択された一または複数を適宜に組み合わせることもできる。
【００６２】
＜ランプ信号線の引き回し＞
各実施形態では、ランプ信号線１１８を、走査線１１２と対をなすように設けるとともに、当該走査線１１２の延在方向に配線した構成としたが、図１９に示されるように、データ線１１４の延在方向に配線した構成としても良い。
図１９に示した構成において、各列に対応したランプ信号線１１８には、各水平走査期間で電位が単調変化するランプ信号Ｖrmpがそれぞれ供給される。このため、水平走査期間毎に各列のランプ信号線１１８の電位が変化して、当該ランプ信号線１１８の寄生容量が充放電を繰り返すので、消費電力の面においては、第１および第２実施形態と比較して劣る。
一方で、図１９に示した構成では、各ランプ信号線１１８に個別のランプ信号を供給する必要がないので、その分、構成の簡略化を図ることでき、この意味において第１および第２実施形態と比較して有利である。
【００６３】
逆にいえば、ランプ信号線１１８が走査線１１２と対をなすように設けられた第１および第２実施形態によれば、選択される走査線１１２に対応したランプ信号線１１８へのランプ信号だけが電位変化するので、ランプ信号線１１８の寄生容量の充放電が低減される結果、消費電力が抑えられるのである。
なお、図１９は、第１実施形態に係る画素回路１１０においてランプ信号線１１８をデータ線１１４の延在方向に配線した場合の例であるが、図１２に示した第２実施形態に係る画素回路１１０において、ランプ信号線１１８をデータ線１１４の延在方向に配線した構成としても良いのはもちろんである。
【００６４】
＜ランプ信号の変化方向＞
各実施形態において、ｉ行目の走査期間にランプ信号Ｖrmp(i)は、電位Ｖmaxから電位Ｖminにむかって単調減少する構成としたが、この理由は、次の通りである。すなわち、第１（第２）実施形態において、書込期間の直前においてノードａ（ｃ）に対し高位側の電位Ｖel（Ｖrf）をセットし、これを基準に、移動度補償の際に階調レベルに応じた電位変動をランプ信号のサンプリングによって与え、この際、電位変動が小さいときに電圧Ｖgsが小となるように対応させたためである。
したがって、画素回路を変更して、移動度補償の開始時において電位変動が小さいときに電圧Ｖgsが小となるのであれば、ランプ信号を単調増加させる構成も採用し得る。
【００６５】
＜ランプ波形の態様＞
また、ランプ信号の波形については、図２０（ａ）において破線で示される実施形態のようなタイプ（１）、すなわち一定の変化率で直線的に変化する波形に限られない。例えば、タイプ（２）のように上に凸の波形であっても良いし、タイプ（３）のように下に凸の波形であっても良い。
ここで、タイプ（２）のような波形であると、書込期間の開始側で、すなわち低輝度側で時間を細かく刻むことができるので、暗画素が多数を占める画像を表示する場合や暗環境下で画像を表示する場合に好適である。反対に、タイプ（３）のような波形であると、書込期間の終了側で、すなわち高輝度側で時間を細かく刻むことができるので、明画素が多数を占める画像を表示する場合や明環境下で画像を表示する場合に好適である。
【００６６】
したがって、タイプ（１）、（２）、（３）のような波形を予め複数用意しておくとともに、表示すべき画像を解析した結果や、周辺環境の明るさに応じて、いずれかの波形の１つ自動的に選択される構成が良い。もちろん、ユーザーの嗜好に応じていずれかの波形が手動で選択される構成としても良い。
また、高輝度化するためもタイプ（４）のように、ランプ信号の最高値である電位Ｖmaxを高めても良いし、特に図示しないが、最小値である電位Ｖminを低めて良い。
【００６７】
＜ＲＧＢ別のランプ波形＞
実施形態において、例えば同一行で互いに隣り合う３つの画素回路１１０においてＯＬＥＤ１３０が、それぞれＲ、Ｇ、Ｂの色で発光させる構成とした場合に、発光効率などの条件が色毎に相違するときがある。
そこで例えばＢ、Ｇ、Ｒの順で発光効率が低下するようなとき、図２０（ｂ）に示されるように、ランプ信号の変化率を、Ｂ、Ｇ、Ｒの順で大きくしても良い。
【００６８】
このとき、Ｒ、Ｇ、Ｂ毎に異なるランプ信号を供給する必要がある。このための構成としては、ＲＧＢの配列が例えば列方向にわたって同色で揃ったストライプ配列である場合に、図２１（ａ）や図２１（ｂ）に示されるような構成が考えられる。このうち、図２１（ａ）においては、行毎に、ＲＧＢに対応したランプ信号がそれぞれ供給されるランプ信号線１１８が３本設けられる一方、ＲＧＢの画素回路１１０においてトランジスター１２１の入力端が自身の画素回路に対応したランプ信号線１１８に接続された構成となっている。
また、図２１（ｂ）においては、列毎に、対応する色のランプ信号が供給されるランプ信号線１１８が設けられる一方、画素回路１１０においてはトランジスター１２１の入力端がランプ信号線１１８に接続された構成となっている。
なお、１ドットをカラー表示する場合に、ＲＧＢに加えて別の１色または複数色を加えても良い。例えば再現可能な色域を拡大するためにイエロー（Ｙ）を加えた４色によって１ドットを構成しても良いし、輝度を向上させるためにホワイト（Ｗ）を加えた４色によって１ドットを構成しても良い。このような構成においては、追加する色に対応したランプ信号が供給すれば良い。
【００６９】
＜その他＞
各実施形態では、ノードａの側に、ゲートノードが走査線１１２に接続されたトランジスター１２２（第２トランジスター）が設けられ、ランプ信号線１１８の側に、ゲートノードがデータ線１１４に接続されたトランジスター１２１（第３トランジスター）が設けられたが、これとは反対に、ノードａ（ｃ）の側にトランジスター１２１が設けられ、ランプ信号線１１８の側に、トランジスター１２２が設けられた構成としても良い。
第１実施形態では、トランジスター１２１〜１２８をＰチャネル型で統一し、また、第２実施形態では、トランジスター１２１〜１２６、１２９をＮチャネル型で統一したが、Ｐチャネル型とＮチャネル型とを混在させた構成としても良い。
また、これらのトランジスターをシリコン基板ではなくて、他の半導体基板に形成した構成しても良いし、ガラス基板に形成した薄膜トランジスターで構成しても良い。
実施形態では、電気光学素子として発光素子であるＯＬＥＤを例示したが、例えば無機発光ダイオードやＬＥＤ（Light Emitting Diode）であっても良い。
【００７０】
＜電子機器＞
次に、実施形態に係るマイクロ・ディスプレイ１０を適用したヘッドマウント・ディスプレイについて説明する。
【００７１】
図２２は、ヘッドマウント・ディスプレイの外観を示す図であり、図２３は、その光学的な構成を示す図である。
まず、図２２に示されるように、ヘッドマウント・ディスプレイ３００は、外観的には、一般的な眼鏡と同様にテンプル３１や、ブリッジ３２、レンズ３０１Ｌ、３０１Ｒを有する。また、ヘッドマウント・ディスプレイ３００は、図２３に示されるように、ブリッジ３２近傍であってレンズ３０１Ｌ、３０１Ｒの奥側（図において下側）には、左眼用のマイクロ・ディスプレイ１０Ｌと右眼用のマイクロ・ディスプレイ１０Ｒとが設けられる。
【００７２】
マイクロ・ディスプレイ１０Ｌの画像表示面は、図２３において左側となるように配置している。これによってマイクロ・ディスプレイ１０Ｌによる表示画像は、光学レンズ３０２Ｌを介して図において９時の方向に出射する。ハーフミラー３０３Ｌは、マイクロ・ディスプレイ１０Ｌによる表示画像を６時の方向に反射させる一方で、１２時の方向から入射した光を透過させる。
マイクロ・ディスプレイ１０Ｒの画像表示面は、マイクロ・ディスプレイ１０Ｌとは反対の右側となるように配置している。これによってマイクロ・ディスプレイ１０Ｒによる表示画像は、光学レンズ３０２Ｒを介して図において３時の方向に出射する。ハーフミラー３０３Ｒは、マイクロ・ディスプレイ１０Ｒによる表示画像を６時方向に反射させる一方で、１２時の方向から入射した光を透過させる。
【００７３】
この構成において、ヘッドマウント・ディスプレイ３００の装着者は、マイクロ・ディスプレイ１０Ｌ、１０Ｒによる表示画像を、外の様子と重ね合わせたシースルー状態で見ることができる。
また、このヘッドマウント・ディスプレイ３００において、視差を伴う両眼画像のうち、左眼用画像をマイクロ・ディスプレイ１０Ｌに表示させ、右眼用画像をマイクロ・ディスプレイ１０Ｒに表示させると、装着者に対し、表示された画像があたかも奥行きや立体感を持つかのように知覚させることができる（３Ｄ表示）。
【００７４】
なお、マイクロ・ディスプレイ１０については、ヘッドマウント・ディスプレイ３００のほかにも、ビデオカメラや、レンズ交換式のデジタルカメラなどにおける電子式ビューファインダーとしても適用可能である。
【符号の説明】
【００７５】
１…電気光学装置、１０…マイクロ・ディスプレイ、１００…表示部、１１０…画素回路、１１２…走査線、１１４…データ線、１１７…共通電極、１１８…ランプ信号線、１２１〜１２９…トランジスター、１３０…ＯＬＥＤ、１３２、１３４…容量素子、１４０…走査線駆動回路、１５０…データ線駆動回路、３００…ヘッドマウント・ディスプレイ。
【技術分野】
【０００１】
本発明は、表示品位の低下を防いだ電気光学装置、電気光学装置の駆動方法および電子機器に関する。
【背景技術】
【０００２】
近年、有機発光ダイオード（Organic Light Emitting Diode、以下「ＯＬＥＤ」という）素子などの発光素子を用いた電気光学装置が各種提案されている。この電気光学装置では、表示画像の画素に対応して画素回路が設けられる。当該画素回路は、上記発光素子のほか、当該発光素子に電流を供給するトランジスターを含む回路構成が一般的である。このような回路構成において、トランジスターの閾値電圧や移動度などの特性が画素回路毎に相違していると、表示画面の一様性を損なうような表示ムラが発生する。このため、トランジスターの閾値電圧や移動度などの特性を補償する技術が提案されている（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−３１０３１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、この技術では、トランジスターの特性を十分な精度で補償することができない場合があった。本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、発光素子に電流を供給するトランジスターの特性を十分な精度を補償することが可能な技術を提供することにある。
【課題を解決するための手段】
【０００５】
上記課題を解決するために本発明に係る電気光学装置は、ゲート・ソース間の電圧に応じた電流を供給する第１トランジスターと、前記第１トランジスターにより供給された電流に応じた輝度で発光する発光素子と、を含む画素回路を有する電気光学装置であって、第１期間に、前記第１トランジスターのゲート・ソース間に当該第１トランジスターの閾値電圧がセットされ、前記第１期間に続く第２期間の開始から階調レベルに応じた時間が経過したタイミングであって、当該階調レベルによって指定される階調が暗くなるにつれて時間的に早まるタイミングで、前記第１トランジスターのゲート・ソース間の電圧が、前記閾値電圧から前記階調に応じた電圧分、変化し、前記第２期間に続く第３期間に前記第１トランジスターのゲート・ソース間の電圧に応じた電流が前記発光素子に供給されることを特徴とする。本発明では、発光素子に電流を供給する第１トランジスターのゲート・ソース間は、閾値電圧から、階調に応じた電圧分、変化するので、第１トランジスターの閾値電圧および移動度のバラツキが補償される。このとき移動度を補償するための期間（移動度補償期間）の開始タイミングは、指定される階調が暗いほど、時間的に早められる。このため、本発明によれば、移動度補償期間を、発光素子に供給する電流が少ないほど長く確保することができるとともに、移動度補償期間の終了を階調レベルに依らずに、揃えることができる。
【０００６】
本発明において、前記画素回路は、前記第２期間において電位が経時的に一方向に単調変化するランプ信号が供給されるランプ信号線と所定ノードとの間に直列に接続された第２トランジスターと第３トランジスターとを有し、前記第２トランジスターは前記第２期間においてオンし、前記第３トランジスターは前記第２期間において前記ランプ信号をデータ信号に応じてサンプリングし、前記第１トランジスターのゲート・ソース間の電圧は、前記閾値電圧から、前記所定ノードにおける所定電位からサンプリングされたランプ信号の電位への変動に応じた電圧分、変化する構成としても良い。この構成によれば、所定電位からサンプリングされたランプ信号の電位への変動に応じた電圧分が、階調に応じた電圧となり、第１トランジスターのゲート・ソース間にセットされた閾値電圧から変化する。
この構成において、前記画素回路は、複数の走査線と複数のデータ線との交差に対応してそれぞれ設けられ、前記複数の走査線が所定の順番に選択され、前記第２トランジスターのゲートは一の走査線に接続され、前記第３トランジスターのゲートは前記データ信号が供給される一のデータ線に接続された態様が好ましい。この構成によれば、データ線に供給されるデータ信号は、第３トランジスターをオンまたはオフさせる二値的な論理信号で済むので、データ信号を供給するための構成の簡略化を図ることができる。
【０００７】
この態様において、前記ランプ信号線は、前記走査線と対をなし、当該走査線の延在方向に形成されていることが好ましい。一のランプ信号線には、当該一の走査線と対をなす走査線が選択されたときに前記ランプ信号が供給される態様が好ましい。この態様によれば、走査線毎に設けられるランプ信号線のうち、選択される走査線に対応したランプ信号線の電位を単調変化させれば良いので、ランプ信号線の寄生容量の充放電を低減することができる。
【０００８】
本発明において、前記ランプ信号は、複数種類の波形から選択された波形が供給される構成が好ましい。この構成によれば、表示すべき画像の性質や環境下などを考慮して、適切な階調特性にすることが可能になる。
また、本発明において、前記画素回路の各々は、複数色のいずれかに対応し、色毎に異なる波形のランプ信号が供給される構成としても良い。
本発明において、前記第１期間の前の初期化期間に、前記第１トランジスターのゲート・ソース間に所定電圧がセットされる構成としても良い。この構成によれば、以前の状態で発光されていたときのゲート・ソース間の電圧がクリアされる。
なお、本発明は、電気光学装置のほか、電気光学装置の駆動方法や、当該電気光学装置を有する電子機器として概念することも可能である。電子機器としては、典型的には、ヘッドマウント・ディスプレイや電子ビューファイダーなどの表示装置が挙げられる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施形態に係る電気光学装置を示す斜視図である。
【図２】電気光学装置における各部の配置を示す平面図である。
【図３】電気光学装置の電気的な構成を示すブロック図である。
【図４】電気光学装置の画素回路の構成を示す図である。
【図５】電気光学装置の動作を示すタイミングチャートである。
【図６】発光期間における画素回路の動作説明図である。
【図７】初期化期間における画素回路の動作説明図である。
【図８】閾値補償期間における画素回路の動作説明図である。
【図９】書込期間における画素回路の動作説明図である。
【図１０】書込期間における画素回路の動作説明図である。
【図１１】書込期間における移動度補償を示す図である。
【図１２】第２実施形態に係る電気光学装置の画素回路の構成を示す図である。
【図１３】電気光学装置の動作を示すタイミングチャートである。
【図１４】発光期間における画素回路の動作説明図である。
【図１５】初期化期間における画素回路の動作説明図である。
【図１６】閾値補償期間における画素回路の動作説明図である。
【図１７】書込期間における画素回路の動作説明図である。
【図１８】書込期間における画素回路の動作説明図である。
【図１９】ランプ信号線の引き回しが変更された画素回路の例を示す図である。
【図２０】ランプ信号の各種態様を示す図である。
【図２１】色毎に異なるランプ信号が供給された画素回路の例を示す図である。
【図２２】実施形態に係る電気光学装置を用いたＨＭＤを示す斜視図である。
【図２３】ＨＭＤの光学構成を示す図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態に係る電気光学装置について図面を参照して説明する。
【００１１】
＜第１実施形態＞
図１は、第１実施形態に係る電気光学装置１を示す斜視図である。
この図に示される電気光学装置１は、例えばヘッドマウント・ディスプレイ（ＨＭＤ）に適用されて画像を表示するマイクロ・ディスプレイ１０を含む。マイクロ・ディスプレイ１０は、複数の画素回路や当該画素回路を駆動する周辺回路などが例えばシリコン基板に形成された有機ＥＬ装置であって、画素回路には、発光素子の一例であるＯＬＥＤが含まれる。
マイクロ・ディスプレイ１０は、表示部で開口する枠状のケース１２に収納されるとともに、ＦＰＣ（Flexible Printed Circuits）基板１４の一端が接続されている。ＦＰＣ基板１４の他端には、複数の端子１６が設けられ、図示省略された回路モジュールに接続される。端子１６に接続される回路モジュールは、マイクロ・ディスプレイ１０の電源回路および制御回路を兼ねており、ＦＰＣ基板１４を介して各種の電位を給電するほか、データ信号や制御信号などを供給する。
【００１２】
図２は、マイクロ・ディスプレイ１０において各部の配置を示す平面図であり、図３は、マイクロ・ディスプレイ１０における電気的な構成を示すブロック図である。なお、図２においては、説明の便宜上、図１におけるケース１２を取り外した状態としている。
図２において、表示部１００は、平面視したときに例えば対角で１インチ程度であって、左右方向に横長の長方形の形状となっている。
詳細について図３を参照して説明すると、表示部１００には、ｍ行の走査線１１２が図において左右方向に沿って設けられ、ｎ列のデータ線１１４が、上下方向に沿って、かつ、各走査線１１２と互いに電気的に絶縁を保つように設けられている。このため、画素回路１１０は、表示部１００において、ｍ行の走査線１１２とｎ列のデータ線１１４との各交差に対応してマトリクス状に配列している。
【００１３】
ｍ、ｎは、いずれも自然数である。走査線１１２および画素回路１１０のマトリクスのうち、行を便宜的に区別するために、図３において上から順に１、２、３、…、（ｍ−１）、ｍ行と呼ぶ場合がある。同様にデータ線１１４および画素回路１１０のマトリクスの列を便宜的に区別するために、図３において左から順に１、２、３、…、（ｎ−１）、ｎ列と呼ぶ場合がある。
また、実際には例えば、同一行の走査線１１２と互いに隣り合う３列のデータ線１１４との交差に対応した３つの画素回路１１０は、それぞれＲ（赤）、Ｇ（緑）、Ｂ（青）の画素に対応し、これらの３画素が表示すべきカラー画像の１ドットを表現する。換言すれば、本実施形態は、ＲＧＢの３つの画素回路１１０の発光素子による加法混色によって１ドットのカラーを表現する構成になっている。
【００１４】
表示部１００の周辺には、画素回路１１０を駆動するための周辺回路が設けられる。本実施形態において周辺回路としては、走査線駆動回路１４０、データ線駆動回路１５０およびランプ信号供給回路１６０が含まれる。
このうち、走査線駆動回路１４０は、表示部１００に対して左右の両隣にそれぞれ設けられる。詳細には図３に示されるように、２つの走査線駆動回路１４０は、ｍ行の走査線１１２の各々を両側からそれぞれ駆動する構成となっている。
走査線駆動回路１４０の各々は、上記回路モジュールから供給される制御信号Ｃtryにしたがって行毎に走査信号を生成するとともに、１、２、３、…、（ｍ−１）、ｍ行目の走査線１１２に対し、走査信号Ｇwr(1)、Ｇwr(2)、Ｇwr(3)、…、Ｇwr(m-1)、Ｇwr(m)としてそれぞれ供給する。
また、走査線駆動回路１４０は、走査信号を行毎に供給するほか、走査信号に同期した各種の制御信号を行毎に供給する。これらの制御信号については、後述するとともに図面の複雑化を避けるために図３においては省略している。
なお、走査信号の供給の際に、当該走査信号の遅延が問題にならないのであれば、走査線駆動回路１４０を片側１個だけの構成でも良い。
【００１５】
図２に示されるように、データ線駆動回路１５０は、ＦＰＣ基板１４の接続箇所と表示部１００との間に設けられる。
データ線駆動回路１５０には、図３に示されるように、上記回路モジュールから画像信号Ｖdが同期信号Ｃtrxに同期して供給される。この画像信号Ｖdは、例えば８ビットのデジタルデータであり、表示すべき画素の階調を規定する階調レベルを、最も暗い「０」から最も明るい「２５５」までの２５６階調で指定する。
データ線駆動回路１５０は、画像信号Ｖdをデータ信号に変換するとともに、１、２、３、…、（ｎ−１）、ｎ列目のデータ線１１４に、データ信号Ｖd(1)、Ｖd(2)、Ｖd(3)、…、Ｖd(n-1)、Ｖd(n)として供給する。
なお、データ信号についての詳細については後述するが、本実施形態にあっては、幅が一定の負パルスであって、画像信号Ｖdで指定される階調レベルに応じた時間だけ経過したタイミングで出力されるパルス信号である。
【００１６】
ランプ信号供給回路１６０は、例えば図２または図３において表示部１００に対して左下隅に設けられる。ランプ信号供給回路１６０は、上記回路モジュールから供給される制御信号Ｃtrmpにしたがって行毎にランプ信号を生成するとともに、１、２、３、…、（ｍ−１）、ｍ行目に対し、それぞれランプ信号Ｖrmp(1)、Ｖrmp(2)、Ｖrmp(3)、…、Ｖrmp(m-1)、Ｖrmp(m)として供給する。
【００１７】
＜画素回路＞
図４は、画素回路１１０の回路図である。各画素回路１１０については電気的にみれば互いに同一構成なので、ここでは、ｉ行ｊ列に位置するもので代表して説明する。なお、ｉは、画素回路１１０が配列する行を一般的に示す場合の記号であって、１以上ｍ以下の整数である。同様に、ｊは、画素回路１１０が配列する列を一般的に示す場合の記号であって、１以上ｎ以下の整数である。
【００１８】
図において、ｉ行ｊ列の画素回路１１０は、ｉ行目の走査線１１２とｊ列目のデータ線１１４との交差に対応して設けられる。本実施形態において、走査線１１２の各々は、ランプ信号線１１８とそれぞれ対をなしているので、ｉ行目の走査線１１２も、ｉ行目のランプ信号線１１８と対をなしている。
画素回路１１０は、Ｐチャネル型のトランジスター１２１〜１２８と、ＯＬＥＤ１３０と、容量素子１３２、１３４とを含む。また、ｉ行目の画素回路１１０には、走査信号Ｇwr(i)のほか、制御信号Ｇrf(i)、Ｇrst(i)、Ｇdr(i)、Ｇel(i)、Ｇorst(i)が、図３に示した走査線駆動回路１４０によって共通して供給される。
【００１９】
ｉ行ｊ列におけるトランジスター１２１にあっては、ゲートノードがｊ列目のデータ線１１４に接続され、ドレインまたはソースノードの一方がｉ行目のランプ信号線１１８に接続され、他方がトランジスター１２２におけるドレインまたはソースノードの一方に接続されている。ｉ行目のランプ信号線１１８には、ｉ行目に対応したランプ信号Ｖrmp(i)が供給される。トランジスター１２２にあっては、ゲートノードがｉ行目の走査線１１２に接続され、ドレインまたはソースノードの他方が、ノードａ（所定ノード）に接続されている。
【００２０】
トランジスター１２３にあって、ゲートノードにはｉ行目に対応した制御信号Ｇrf(i)が供給され、ソースノードが給電線１１６に接続され、ドレインノードがノードａに接続されている。ここで、給電線１１６には、画素回路１１０において電源の高位側となる電位Ｖelが給電される。
【００２１】
トランジスター１２４にあっては、ゲートノードがノードｇに接続され、ソースノードが給電線１１６に接続され、ドレインノードが、トランジスター１２６のソースノードおよびトランジスター１２７のソースノードに接続されている。
トランジスター１２５にあって、ゲートノードにはｉ行目に対応した制御信号Ｇrst(i)が供給され、ソースノードがノードｇに接続され、ドレインノードがリセット用の電位Ｖrstに保たれている。
トランジスター１２６にあっては、ゲートノードにはｉ行目に対応した制御信号Ｇdr(i)が供給され、ドレインノードがノードｇに接続されている。
容量素子１３２にあっては、一端がノードｇに、すなわちトランジスター１２４のゲートノードに接続され、他端がノードａに、すなわち、トランジスター１２２の出力側に接続されている。容量素子１３４にあっては一端が給電線１１６に接続され、他端がノードａに接続されている。
【００２２】
トランジスター１２７にあって、ゲートノードにはｉ行目に対応した制御信号Ｇel(i)が供給され、ドレインノードがトランジスター１２８のソースノードとＯＬＥＤ１３０のアノードとにそれぞれ接続されている。
トランジスター１２８にあって、ゲートノードにはｉ行目に対応した制御信号Ｇorst(i)が供給され、ドレインノードは電位Ｖorstに保たれている。
なお、トランジスター１２４が第１トランジスターに相当し、トランジスター１２２が第２トランジスターに相当し、トランジスター１２１が第３トランジスターに相当する。また、トランジスター１２１〜１２８の基板電位は電位Ｖelに固定されている。
【００２３】
ＯＬＥＤ１３０のカソードは、画素回路１１０のすべてにわたって共通である共通電極１１７であり、画素回路１１０において電源の低位側となる電位Ｖctに保たれている。ＯＬＥＤ１３０のアノードは、画素回路１１０毎に個別に設けられる画素電極である。ＯＬＥＤ１３０は、上記シリコン基板において、互いに対向するアノードと透明性を有するカソードとで有機ＥＬ材料からなる発光層を挟持した素子である。ＯＬＥＤ１３０において、アノードからカソードに電流が流れると、当該電流に応じた輝度にて光が発生するとともに、シリコン基板とは反対側のカソードを通過し、観察者側に出射して、視認される構成となっている。
【００２４】
＜動作＞
図５は、本実施形態に係る電気光学装置１の動作を示すタイミングチャートである。
電気光学装置１では、１フレームにわたって１、２、３、…、（ｍ−１）、ｍ行目という順番で水平走査される。詳細には、図に示されるように、走査信号Ｇwr(1)、Ｇwr(2)、Ｇwr(3)、…、Ｇwr(m-1)、Ｇwr(m)は、走査線駆動回路１４０によって水平走査期間（Ｈ）毎に順次排他的にＬレベルとなる。本説明において、フレームとは、１カット（コマ）分の画像をマイクロ・ディスプレイ１０に表示させるのに要する期間をいい、垂直走査周波数が６０Ｈｚであれば、その１周期分の１６．６７ミリ秒の期間をいう。
【００２５】
水平走査期間（Ｈ）での動作は、各行にわたって共通である。また、ある水平走査期間において走査される行の１〜ｎ列目の画素回路１１０の動作についても、データ信号の出力タイミングが当該画素の階調レベルで規定される以外、共通である。
そこで以下については、主にｉ行ｊ列の画素回路１１０について着目して説明する。
【００２６】
本実施形態において、ｉ行ｊ列の画素回路１１０の動作については、大別すると、図５に示されるような時間の順で（発光期間）→初期化期間→閾値補償期間→書込期間→発光期間というサイクルに分けられ、以降このサイクルの繰り返しである。
このうちの書込期間が、ｉ行目が水平走査されるｉ行目走査期間であり、その一部期間が後述する移動度補償期間となる。ｉ行目の初期化期間および閾値補償期間は、ｉ行目水平走査期間よりも時間的に先行する。
【００２７】
なお、図５においては、ｉ行目の制御信号Ｇrf(i)、Ｇrst(i)、Ｇdr(i)、Ｇel(i)、Ｇorst(i)について、ｉ行目走査期間の前後で抜き出して示している。また、ｉ行目走査期間においてｉ行目のランプ信号Ｖrmp(i)は、本実施形態では、タイミングｔ1で電位Ｖmaxからタイミングｔ2で電位Ｖminまで直線的に低下する。
図示を省略しているが、ｉ行目以外の制御信号やランプ信号についても、対応する行の走査期間を基準とした波形である。
【００２８】
＜発光期間＞
説明の便宜上、初期化期間の前提となる発光期間から説明する。図５に示されるように、ｉ行目の発光期間では、走査信号Ｇwr(i)がＨレベルである。また、制御信号Ｇrf(i)、Ｇrst(i)、Ｇdr(i)、Ｇel(i)、Ｇorst(i)のうち、制御信号Ｇel(i)のみがＬレベルであり、他はＨレベルである。
このため、ｉ行ｊ列の画素回路１１０においては、図６に示されるように、トランジスター１２７がオンする一方、トランジスター１２２、１２３、１２５、１２６、１２８がオフしている。したがって、トランジスター１２４は、ゲート・ソース間の電圧Ｖgs、すなわち容量素子１３２、１３４で保持された電圧和に応じた電流ＩdsをＯＬＥＤ１３０に供給する。後述するように発光期間における電圧Ｖgsは、階調レベルに応じた電圧を、トランジスター１２４の閾値電圧と移動度とを相殺するように補償した電圧である。このため、ＯＬＥＤ１３０には、階調レベルに応じた電流が、トランジスター１２４における閾値電圧および移動度を相殺した状態で流れて発光することになる。
なお、図６においては、動作説明で重要となる経路を太線で示している（以下、図７〜図１０、図１４〜図１８において同様）。
【００２９】
＜初期化期間＞
次に、ｉ行目の初期化期間に至ると、発光期間と比較して、制御信号Ｇrf(i)、Ｇrst(i)、Ｇorst(i)がＬレベルに転じ、逆に、制御信号Ｇel(i)がＨレベルに転じる。このため、ｉ行ｊ列の画素回路１１０においては、図７に示されるように、トランジスター１２３、１２５、１２８がオンする一方、トランジスター１２７がオフする。
トランジスター１２３のオンによってノードａが電位Ｖelとなるので、容量素子１３４による保持電圧はゼロにリセットされる。
また、トランジスター１２５のオンによって、ノードｇが電位Ｖrstとなる。このため、容量素子１３２による保持電圧と、トランジスター１２４におけるゲート・ソース間の電圧とには、それぞれ所定電圧として（Ｖel−Ｖrst）がセットされて、発光期間における電圧状態がクリアされる。
【００３０】
ここで、電位Ｖrstは、トランジスター１２４の閾値電圧をＶthと表記したときに、
Ｖel-Ｖrst＞Ｖth
を満たすように調整される。このため、初期化期間においてゲート・ソース間の電圧Ｖgsが閾値電圧Ｖthよりも高くなるために、トランジスター１２４はオン状態になる。
【００３１】
一方、トランジスター１２７のオフによってＯＬＥＤ１３０に流れる電流経路が遮断されるとともに、トランジスター１２８のオンによってＯＬＥＤ１３０のアノードが電位Ｖorstにリセットされる。
ＯＬＥＤ１３０は、上述したようにアノードとカソードとで発光層を挟持した構成であるので、アノード・カソードの間には並列に容量が寄生する。発光期間においてＯＬＥＤ１３０に電流が流れていたときに、当該ＯＬＥＤ１３０のアノード・カソード間の両端電圧が寄生容量によって保持されるが、トランジスター１２８のオンによってリセットされる。このため、本実施形態では、後の発光期間においてＯＬＥＤ１３０に再び電流が流れるときに、寄生容量で保持された電圧の影響を受けにくくなる。
詳細には、例えば高輝度の表示状態から低輝度の表示状態に転じるときに、リセットしない構成であると、輝度が高い（大電流が流れた）ときの高電圧が保持されてしまうので、次に、小電流を流そうとしても、過剰な電流が流れてしまって、低輝度の表示状態にさせることができなくなる。これに対して、本実施形態では、トランジスター１２８のオンによってＯＬＥＤ１３０のアノードの電位がリセットされるので、低輝度側の再現性が高められることになる。
【００３２】
なお、本実施形態において、電位Ｖorstについては、当該電位Ｖorstと共通電極１１７の電位Ｖctとの差がＯＬＥＤ１３０の発光閾値電圧を下回るように設定される。このため、初期化期間（次に説明する閾値補償期間および書込期間）において、ＯＬＥＤ１３０はオフ（非発光）状態である。
【００３３】
＜閾値補償期間＞
次に、ｉ行目の閾値補償期間（第１期間）に至ると、初期化期間と比較して制御信号Ｇdr(i)がＬレベルに転じ、逆に、制御信号Ｇrst(i)がＨレベルに転じる。このため、ｉ行ｊ列の画素回路１１０においては、図８に示されるように、トランジスター１２６がオンする一方、トランジスター１２５がオフする。
トランジスター１２４は、この閾値補償期間前の初期化期間においてオン状態にあり、閾値補償期間においてトランジスター１２６のオンによって、ドレイン・ソース間が接続された、いわゆるダイオード接続状態になる。このため、トランジスター１２４のゲートノードｇは、自身のソースノードからドレインノードに流れた電流によって充電されるので、閾値補償期間の終了に至るまでに電位（Ｖel−Ｖth）に収束することになる。すなわち、トランジスター１２４のゲート・ソース間の電圧Ｖgsは、自身の閾値電圧Ｖthに収束することになる。
なお、閾値補償期間においてノードａは初期化期間における電位Ｖelを維持する。
【００３４】
＜書込期間＞
次に、ｉ行目の書込期間（第２期間）に至ると、閾値補償期間と比較して走査信号Ｇwr(i)がＬレベルに転じ、逆に、制御信号Ｇrf(i)がＨレベルに転じる。このため、ｉ行ｊ列の画素回路１１０においては、トランジスター１２２がオンする一方、トランジスター１２３がオフする。また、当該書込期間においてランプ信号Ｖrmp(i)は、電位Ｖmaxから電位Ｖminに向かって本実施形態では一定の変化率で低下している。
【００３５】
また、図５に示されるように、データ信号Ｖd(j)としてｉ行ｊ列の画素に対応した負パルスＰix(i,j)が、当該画素の階調に応じたタイミングで、詳細にはｉ行目の書込期間（ｉ行目走査期間）の開始からｉ行ｊ列の階調レベルに応じた時間Ｔcが経過したタイミングで、立ち上がるように出力される。このため、データ信号Ｖd(j)は、一旦、ＨからＬレベルに変化する。
ここで、データ信号Ｖd(j)がＬレベルに変化することによってトランジスター１２１がオンする。このため、ｉ行ｊ列の画素回路１１０においては、図９に示されるように、ノードａは、オン状態にあるトランジスター１２１、１２２を介して、ｉ行目のランプ信号線１１８に電気的に接続されて、ランプ信号Ｖrmp(i)をサンプリングすることになる。
【００３６】
ランプ信号線１１８に供給されるランプ信号Ｖrmp(i)の電位は変化しているが、データ信号Ｖd(j)がＨレベルに戻ったときにトランジスター１２２がオフするので、このときにノードａの電位が確定する。ここで、データ信号Ｖd(j)がＨレベルに戻る直前タイミングにおけるランプ信号Ｖrmp(i)の電位をＶαとしたとき、ノードａは、閾値補償期間においてセットされた電位Ｖelから、サンプリングされた電位Ｖαに変化することになる。
【００３７】
一方、直前状態においてトランジスター１２４のゲート・ソース間は、閾値電圧Ｖthに収束しているので、破線で示されるように電流がほとんど流れない状態になっている。このため、ノードａが電位Ｖαに変化した直後において、ノードｇの電位は、ノードａの電位変動に引っ張られる形で変化する。ノードａの電位変動分は（Ｖel−Ｖα）であるので、ノードｇにおいては、電位（Ｖel−Ｖth）から、Ｖαの変化方向に（Ｖel−Ｖα）だけ変動することになる。このため、ゲート・ソース間の電圧Ｖgsは、閾値電圧Ｖthに（Ｖel−Ｖα）を加算した値になる。
ここで、Ｖαは、データ信号Ｖd(j)の負パルスの立ち上がり時におけるランプ信号Ｖrmp(i)の電位である。当該負パルスは、階調レベルに応じたタイミングで出力されるので、電位Ｖαは、階調に応じた電位ということができる。したがって、ゲート・ソース間において閾値電圧Ｖthに加算される（Ｖel−Ｖα）についても、階調レベルに応じた電圧ということができる。
【００３８】
このようにトランジスター１２４のゲート・ソース間の電圧Ｖgsは、閾値電圧Ｖthから、階調レベルに応じた電圧（Ｖel−Ｖα）だけ高くなって、電圧（Ｖel−Ｖα＋Ｖth）になる。このため、図１０に示されるように、トランジスター１２４のソースノードからドレインノードに向かって流れる電流によって、トランジスター１２４のゲート・ソース間の電圧Ｖgsが負帰還制御（移動度補償）される結果、ΔＶだけ変動する。すなわち、このときに流れる電流は、トランジスター１２４の移動度μが小さいほど、少なくなるので、ゲート・ソース間の電圧変化量ΔＶ（負帰還量）が小さくなる一方、移動度μが大きいほど、多くなるので、ゲート・ソース間の電圧変化量ΔＶが大きくなる。
結局、トランジスター１２４のゲート・ソース間の電圧Ｖgsは、移動度補償期間が終了して次の発光期間に至るまでに電圧（Ｖel−Ｖα＋Ｖth＋ΔＶ）に落ち着くことになる。
なお、本実施形態において移動度補償期間の終了点は、ｉ行目でいえば、制御信号Ｇdr(i)がＬからＨレベルに変化するまで、すなわち、トランジスター１２６がオフして負帰還のための電流経路が遮断されるまで、であり、１〜ｎ列にわたって共通である。
【００３９】
＜発光期間＞
書込期間が終了すると、発光期間（第３期間）に至る。この発光期間では、書込期間と比較して走査信号Ｇwr(i)、制御信号Ｇdr(i)、Ｇorst(i)がＬレベルに転じ、逆に、制御信号Ｇel(i)がＨレベルに転じるので、ｉ行ｊ列の画素回路１１０においては、トランジスター１２２、１２６、１２８がオフする一方、トランジスター１２７がオンする。
このため、先の図６に示されたように、トランジスター１２４のゲート・ソース間の電圧Ｖgsに応じた電流ＩdsがＯＬＥＤ１３０に流れることになる。
【００４０】
ここで、トランジスター１２４が飽和領域で動作するとき、電流Ｉdsは、次式（１）で表される。
Ｉds＝（β／２）（Ｖgs−Ｖth）２ …（１）
式（１）においてβは、トランジスター１２４の利得係数である。
上述したように、トランジスター１２４のゲート・ソース間の電圧Ｖgsは、移動度補償期間が終了したとき、
Ｖgs＝Ｖel−Ｖα＋Ｖth＋ΔＶ
に落ち着いているので、これを式（１）に代入すると、次式（２）が成立する。
Ｉds＝（β／２）（Ｖel−Ｖα＋ΔＶ）２ …（２）
【００４１】
式（２）において（Ｖel−Ｖα）は、上述したように階調レベルに応じた電圧であり、ΔＶは、トランジスター１２４の移動度μを補償する値である。
このため、トランジスター１２４によってＯＬＥＤ１３０に供給される電流Ｉdsは、閾値電圧Ｖthに依存せず、かつ、移動度μによる影響も受けないで、階調レベルのみによって規定されることになる。
したがって、本実施形態によれば、トランジスター１２４の特性（閾値電圧、移動度）が画素回路１１０毎に相違しても、その特性の相違による影響を受けにくいので、高品位の表示が可能になる。
【００４２】
なお、図５において、Ｐix(i-2,j)は、ｉ行目よりも２行上の（ｉ−２）行目であってｊ列目の画素に対応した負パルスであり、（ｉ−２）行目走査期間において、（ｉ−２）行ｊ列の階調レベルに応じた時間Ｔaが経過した時点で立ち上がるように出力される。同様に、Ｐix(i-1,j)は、ｉ行目よりも１行上の（ｉ−１）行目であってｊ列目の画素に対応した負パルスであり、（ｉ−１）行目走査期間において、（ｉ−１）行ｊ列の階調レベルに応じた時間Ｔbが経過した時点で立ち上がるように出力される。
ｉ行目の初期化期間および閾値発光期間は、それぞれｉ行目走査期間（書込期間）よりも時間的に先行するので、本実施形態では（ｉ−２）行目走査期間、（ｉ−１）行目走査期間にかかっている。
データ線１１４は、各行にわたって共用されるので、ｊ列目のデータ信号Ｖd(j)のうち、（ｉ−２）行目走査期間に出力される負パルスのＰix(i-2,j)、Ｐix(i-1,j)は、ｉ行目走査期間（書込期間）よりも時間的に先行する初期化期間、閾値発光期間で出力されることになる。
また、負パルスは、いずれも階調レベルに依らずに、一定の時間幅Ｗを有している。
【００４３】
本実施形態では、データ信号Ｖd(j)によってランプ信号Ｖrmp(i)がサンプリングされる直前にあっては、トランジスター１２４のゲート・ソース間の電圧Ｖgsは自身の閾値電圧Ｖthであるので、電流Ｉdsが非常に流れにくい状態にある。
このため、データ信号Ｖd(j)によってランプ信号Ｖrmp(i)がサンプリングされたときに、電圧Ｖgsの電圧変動分が小さいと、トランジスター１２４に流れる電流が少ないために移動度補償に要する時間が長くなる。一方、電圧Ｖgsの電圧変動分が大きいと、トランジスター１２４に流れる電流が多くなるために移動度補償にそれほど時間を要しない。
【００４４】
本実施形態にあっては、ｉ行目でいえば、ランプ信号Ｖrmp(i)が、ｉ行目走査期間（書込期間）の開始タイミングｔ1で電位Ｖmaxから、一定の比率で減少している。一方、データ信号Ｖd(j)の負パルスは、階調レベルが低く（暗く）なるにつれて、書込期間の開始タイミングｔ1から時間的に早いタイミングで出力される。反対に、データ信号Ｖd(j)の負パルスは、階調レベルが高く（明るく）なるにつれて、時間的に遅いタイミングで出力される。
【００４５】
例えば、図１１に示されるように、データ信号Ｖd(j)の負パルスがＬからＨレベルとなるタイミングは、階調レベルが低い暗状態のとき、書込期間の開始タイミングｔ1から時間Ｔca経過した時点であるのに対し、階調レベルが高い明状態のとき、破線で示されるように、開始タイミングｔ1から時間Ｔcb（Ｔcb＞Ｔca）経過した時点である。
本実施形態では、階調レベルが低くなるにつれて、移動度補償期間の開始点が時間的に早まるので、その分、より長い移動度補償期間が確保される。このため、本実施形態によれば、例えば階調レベルに依らずに一律な期間だけ移動度補償を実行する構成と比較して、より高精度に移動度を補償することができる。
【００４６】
なお、階調レベルに応じて移動補償期間を確保するための構成としては、開始点を階調レベルに依らずに一致させるとともに、階調レベルが低くなるにつれて移動度補償期間の終了点を時間的に遅らせる構成も考えられる。しかしながら、このような構成では、移動度補償期間の終了点を、階調レベルに応じて列毎に個別制御する必要が生じるので、複雑化を招きやすい。これに対して、本実施形態では、移動度補償期間の終了は、ｉ行目でいえば制御信号Ｇdr(i)がＬからＨレベルに変化することによって一律に規定することができるので、複雑化を招かないで済む。
【００４７】
本実施形態において、データ線駆動回路１５０は、書込期間の開始から階調レベルに応じた時間だけ経過したときに負パルスを各データ線１１４に出力する構成である。このため、データ線駆動回路１５０については、階調レベルに応じたアナログ電圧をデータ線に出力する構成と比較して、または、当該アナログ電圧とともに移動度補償期間を規定する制御信号を出力する構成と比較して、構成の簡略化を図ることができる。
【００４８】
＜第２実施形態＞
第１実施形態において、画素回路１１０のトランジスターについては、すべてＰチャネル型で統一した構成であった。また、第１実施形態における画素回路１１０において、トランジスター１２４については、ソース電位を固定してゲート電位を変化させる構成であった。
しかしながら、本発明は、これらの構成に限られるものではない。
そこで、画素回路１１０について、トランジスターをＮチャネル型で統一するとともに、トランジスター１２４について、ゲート電位を固定してソース電位を変化させる構成とした第２実施形態について説明する。
なお、第２実施形態では、第１実施形態とは主に画素回路１１０が相違するので、この相違部分を中心に説明する。
【００４９】
＜画素回路＞
図１２は、第２実施形態においてｉ行ｊ列に位置する画素回路１１０の回路図である。
この図に示されるように、画素回路１１０は、Ｎチャネル型のトランジスター１２１〜１２５、１２９と、ＯＬＥＤ１３０と、容量素子１３２、１３４とを含む。
ｉ行ｊ列におけるトランジスター１２１にあっては、ゲートノードがｊ列目のデータ線１１４に接続され、ドレイン・ソースノードの一方がｉ行目のランプ信号線１１８に接続され、他方がトランジスター１２２におけるドレイン・ソースノードの一方に接続されている。トランジスター１２２にあっては、ゲートノードがｉ行目の走査線１１２に接続され、ドレイン・ソースノードの他方が、ノードｃ（所定ノード）に接続されている。
【００５０】
トランジスター１２３にあって、ゲートノードにはｉ行目に対応した制御信号Ｇrf(i)が供給され、ドレインノードが電位Ｖrfに保たれ、ソースノードがノードｃに接続されている。なお、電位Ｖrfは、ランプ信号における変化開始の電位Ｖmaxおよび変化終了の電位Ｖminのうち、変化開始前の電位Ｖmaxに一致する（または近似する）ような高位側の電位である。
トランジスター１２４にあっては、ゲートノードがノードｇに接続され、ドレインノードが給電線１１６に接続され、ソースノードがノードｂに接続されている。
トランジスター１２５にあっては、ゲートノードにはｉ行目に対応した制御信号Ｇrst(i)が供給され、ドレインノードがノードｂに接続され、ソースノードがリセット用の電位Ｖorstに保たれている。なお、電位Ｖorstは、第１実施形態で説明したように、ＯＬＥＤ１３０のアノードの電位をリセットするためのものであるから、低位側の電位である。
トランジスター１２９にあっては、ゲートノードにはｉ行目に対応した制御信号Ｇini(i)が供給され、ドレインノードが電位Ｖiniに保たれ、ソースノードがノードｇに接続されている。
なお、第２実施形態において、トランジスター１２１〜１２５、１２９は第１実施形態と異なり、Ｎチャネル型である。このため、トランジスター１２１〜１２３、１２５、１２９の基板電位は、走査信号Ｇwr(1)〜Ｇwr(m)や制御信号のＬレベルに相当する電位Ｖssに固定され、トランジスター１２４の基板電位は当該トランジスター１２４のソース電位に固定されている。
【００５１】
容量素子１３２にあっては、一端がノードｇに、すなわちトランジスター１２４のゲートノードに接続され、他端がノードｂに接続されている。容量素子１３４にあっては、一端がノードｂに接続され、他端がノードｃに接続されている。したがって、第２実施形態において所定ノードに相当するノードｃは、容量素子１３４を介して容量素子１３２の他端に接続されることになる。
なお、第２実施形態においてＯＬＥＤ１３０にあっては、アノードがノードｂに、すなわちトランジスター１２４のソースノードに接続され、カソードが共通電極１１７となっている。また、第２実施形態においては、第１実施形態におけるトランジスター１２８が存在しないが、後述するように、トランジスター１２８の機能は、図１２におけるトランジスター１２５が兼用している。
【００５２】
＜動作＞
図１３は、第２実施形態の動作を示すタイミングチャートである。第２実施形態においては、画素回路１１０を構成するトランジスターをＮチャネル型としているので、走査信号Ｇwr(1)〜Ｇwr(m)やｉ行目の制御信号は正論理信号となり、ｊ列目のデータ信号Ｖd(j)は正パルス信号となる。
【００５３】
＜発光期間＞
図１３に示されるように、ｉ行目の発光期間では、走査信号Ｇwr(i)、制御信号Ｇrf(i)、Ｇrst(i)、Ｇini(i)がすべてＬレベルである。
このため、ｉ行ｊ列の画素回路１１０においては、図１４に示されるように、トランジスター１２２、１２３、１２５、１２９がオフしている。したがって、トランジスター１２４は、ゲート・ソース間の電圧Ｖgs、すなわち容量素子１３２で保持された電圧に応じた電流ＩdsをＯＬＥＤ１３０に供給する。
【００５４】
＜初期化期間＞
次に、ｉ行目の初期化期間に至ると、発光期間と比較して、制御信号Ｇrf(i)、Ｇrst(i)、Ｇini(i)がＨレベルに転じる。このため、ｉ行ｊ列の画素回路１１０においては、図１５に示されるように、トランジスター１２３、１２５、１２９がオンする。
トランジスター１２３のオンによってノードｃが電位Ｖrfとなり、トランジスター１２５のオンによって、容量素子１３２の他端と容量素子１３４の一端とＯＬＥＤ１３０のアノードとの接続点であるノードｂが電位Ｖorstとなる。このため、容量素子１３４の保持電圧がリセットされるほか、ＯＬＥＤ１３０については非発光状態に移行するとともに寄生容量による保持電圧がリセットされる。
【００５５】
また、トランジスター１２９のオンによって、ノードｇが電位Ｖiniとなる。このため、容量素子１３２には、すなわちトランジスター１２４におけるゲート・ソース間には、所定電圧として（Ｖini−Ｖrst）がセットされ、これにより発光期間における電圧状態がクリアされる。
ここで、電位Ｖiniについては、（Ｖini−Ｖorst）がトランジスター１２４の閾値電圧Ｖthよりもわずかに高くなるように、かつ、（Ｖini−Ｖct）がＯＬＥＤ１３０の発光閾値電圧を下回るように、設定される。このため、図において破線で示されるように、トランジスター１２４のドレインノードからソースノードに向かって流れる電流はわずかであり、トランジスター１２４がオンして間もない初期化期間においては、無視できる。
【００５６】
＜閾値補償期間＞
次に、ｉ行目の閾値補償期間に至ると、初期化期間と比較して、制御信号Ｇrst(i)がＬレベルに転じる。このため、ｉ行ｊ列の画素回路１１０においては、図１６に示されるように、トランジスター１２５がオフするので、ノードｂは、電位Ｖorstの印加から解放される。
一方、トランジスター１２９は、初期化期間から引き続きオンしている。このため、トランジスター１２４のドレインノードからソースノードに向かって流れる電流によって、ノードｂは、閾値補償期間の終了に至るまでに電位（Ｖini−Ｖth）に収束することになる。すなわち、トランジスター１２４のゲート・ソース間の電圧Ｖgsは、自身の閾値電圧Ｖthに収束することになる。
なお、上述したように（Ｖini−Ｖct）がＯＬＥＤ１３０の発光閾値電圧を下回るように設定されている。このため、閾値補償期間において、ノードｂであるＯＬＥＤ１３０のアノードが電位（Ｖini−Ｖth）に再リセットされても、ＯＬＥＤ１３０はオフ状態を維持することになる。
【００５７】
＜書込期間＞
次に、ｉ行目の書込期間に至ると、閾値補償期間と比較して走査信号Ｇwr(i)がＨレベルに転じ、逆に、制御信号Ｇrf(i)がＬレベルに転じる。このため、ｉ行ｊ列の画素回路１１０においては、トランジスター１２２がオンする一方、トランジスター１２３がオフすることになる。
ここで、データ信号Ｖd(j)がＨレベルに変化することによってトランジスター１２１がオンする。このため、ｉ行ｊ列の画素回路１１０においては、図１７に示されるように、ノードｃが、オン状態にあるトランジスター１２１、１２２を介して、ｉ行目のランプ信号線１１８に電気的に接続されて、ランプ信号Ｖrmp(i)をサンプリングする。
これにより、ノードｃは、閾値補償期間においてセットされた電位Ｖrfから、サンプリングされた電位Ｖαに変化することになる。
【００５８】
一方、直前状態においてトランジスター１２４のゲート・ソース間は、閾値電圧Ｖthに収束しているので、破線で示されるように電流が流れにくい状態になっている。このため、ノードｃが電位Ｖαに変動した直後にあっては、ノードｂが、ノードｃの電位変動に引っ張られる形で変化する。ここで、第２実施形態では、書込期間においてノードｇが電位Ｖiniに固定されているので、ノードｂは、ノードｃの電位変動分である（Ｖrf−Ｖα）を、容量素子１３２、１３４の容量比に応じて分圧した電圧Ｖβだけ変化する。このため、第２実施形態では、電圧Ｖβが、ゲート・ソース間にセットされていた閾値電圧Ｖthに加算されることになる。
ここで、電位Ｖαは、第１実施形態と同様に階調に応じた電位である。電位Ｖrfも、容量素子１３２、１３４の容量比も固定であるから、ゲート・ソース間において閾値電圧Ｖthに加算されるＶβについても、階調レベルに応じた電圧ということができる。
【００５９】
トランジスター１２４のゲート・ソース間の電圧Ｖgsは、閾値電圧Ｖthから、階調レベルに応じた電圧Ｖβだけ高くなって、電圧（Ｖβ＋Ｖth）となる。このため、図１８に示されるように、トランジスター１２４のソースノードからドレインノードに向かって流れる電流によって、トランジスター１２４のゲート・ソース間の電圧Ｖgsが負帰還制御される。このため、電圧Ｖgsは、当該トランジスター１２４の移動度を補償する値に向かって高まる。このとき、トランジスター１２４のドレイン・ソース間の電圧は低下し、反対に、ＯＬＥＤ１３０におけるアノード・カソード間の両端電圧は高まる。ＯＬＥＤ１３０の両端電圧が発光閾値電圧を超えると、電流が流れ始める。やがて、電圧Ｖgsは、トランジスター１２４の移動度を補償する値に収束して、この電圧Ｖgsに応じた電流Ｉdsが、図１４に示されるように、ＯＬＥＤ１３０に流れることになる。
【００６０】
したがって、第２実施形態においても、トランジスター１２４の特性（閾値電圧、移動度）が画素回路１１０毎に相違しても、その特性の相違による影響を受けにくいので、高品位の表示が可能になる。
また、第２実施形態においては、画素回路１１０のトランジスター数が少なくなっているので、その分、構成の簡略化が可能である。
【００６１】
＜応用・変形例＞
本発明は、上述した実施形態に限定されるものではなく、例えば次に述べるような各種の応用・変形が可能である。また、次に述べる応用・変形の態様は、任意に選択された一または複数を適宜に組み合わせることもできる。
【００６２】
＜ランプ信号線の引き回し＞
各実施形態では、ランプ信号線１１８を、走査線１１２と対をなすように設けるとともに、当該走査線１１２の延在方向に配線した構成としたが、図１９に示されるように、データ線１１４の延在方向に配線した構成としても良い。
図１９に示した構成において、各列に対応したランプ信号線１１８には、各水平走査期間で電位が単調変化するランプ信号Ｖrmpがそれぞれ供給される。このため、水平走査期間毎に各列のランプ信号線１１８の電位が変化して、当該ランプ信号線１１８の寄生容量が充放電を繰り返すので、消費電力の面においては、第１および第２実施形態と比較して劣る。
一方で、図１９に示した構成では、各ランプ信号線１１８に個別のランプ信号を供給する必要がないので、その分、構成の簡略化を図ることでき、この意味において第１および第２実施形態と比較して有利である。
【００６３】
逆にいえば、ランプ信号線１１８が走査線１１２と対をなすように設けられた第１および第２実施形態によれば、選択される走査線１１２に対応したランプ信号線１１８へのランプ信号だけが電位変化するので、ランプ信号線１１８の寄生容量の充放電が低減される結果、消費電力が抑えられるのである。
なお、図１９は、第１実施形態に係る画素回路１１０においてランプ信号線１１８をデータ線１１４の延在方向に配線した場合の例であるが、図１２に示した第２実施形態に係る画素回路１１０において、ランプ信号線１１８をデータ線１１４の延在方向に配線した構成としても良いのはもちろんである。
【００６４】
＜ランプ信号の変化方向＞
各実施形態において、ｉ行目の走査期間にランプ信号Ｖrmp(i)は、電位Ｖmaxから電位Ｖminにむかって単調減少する構成としたが、この理由は、次の通りである。すなわち、第１（第２）実施形態において、書込期間の直前においてノードａ（ｃ）に対し高位側の電位Ｖel（Ｖrf）をセットし、これを基準に、移動度補償の際に階調レベルに応じた電位変動をランプ信号のサンプリングによって与え、この際、電位変動が小さいときに電圧Ｖgsが小となるように対応させたためである。
したがって、画素回路を変更して、移動度補償の開始時において電位変動が小さいときに電圧Ｖgsが小となるのであれば、ランプ信号を単調増加させる構成も採用し得る。
【００６５】
＜ランプ波形の態様＞
また、ランプ信号の波形については、図２０（ａ）において破線で示される実施形態のようなタイプ（１）、すなわち一定の変化率で直線的に変化する波形に限られない。例えば、タイプ（２）のように上に凸の波形であっても良いし、タイプ（３）のように下に凸の波形であっても良い。
ここで、タイプ（２）のような波形であると、書込期間の開始側で、すなわち低輝度側で時間を細かく刻むことができるので、暗画素が多数を占める画像を表示する場合や暗環境下で画像を表示する場合に好適である。反対に、タイプ（３）のような波形であると、書込期間の終了側で、すなわち高輝度側で時間を細かく刻むことができるので、明画素が多数を占める画像を表示する場合や明環境下で画像を表示する場合に好適である。
【００６６】
したがって、タイプ（１）、（２）、（３）のような波形を予め複数用意しておくとともに、表示すべき画像を解析した結果や、周辺環境の明るさに応じて、いずれかの波形の１つ自動的に選択される構成が良い。もちろん、ユーザーの嗜好に応じていずれかの波形が手動で選択される構成としても良い。
また、高輝度化するためもタイプ（４）のように、ランプ信号の最高値である電位Ｖmaxを高めても良いし、特に図示しないが、最小値である電位Ｖminを低めて良い。
【００６７】
＜ＲＧＢ別のランプ波形＞
実施形態において、例えば同一行で互いに隣り合う３つの画素回路１１０においてＯＬＥＤ１３０が、それぞれＲ、Ｇ、Ｂの色で発光させる構成とした場合に、発光効率などの条件が色毎に相違するときがある。
そこで例えばＢ、Ｇ、Ｒの順で発光効率が低下するようなとき、図２０（ｂ）に示されるように、ランプ信号の変化率を、Ｂ、Ｇ、Ｒの順で大きくしても良い。
【００６８】
このとき、Ｒ、Ｇ、Ｂ毎に異なるランプ信号を供給する必要がある。このための構成としては、ＲＧＢの配列が例えば列方向にわたって同色で揃ったストライプ配列である場合に、図２１（ａ）や図２１（ｂ）に示されるような構成が考えられる。このうち、図２１（ａ）においては、行毎に、ＲＧＢに対応したランプ信号がそれぞれ供給されるランプ信号線１１８が３本設けられる一方、ＲＧＢの画素回路１１０においてトランジスター１２１の入力端が自身の画素回路に対応したランプ信号線１１８に接続された構成となっている。
また、図２１（ｂ）においては、列毎に、対応する色のランプ信号が供給されるランプ信号線１１８が設けられる一方、画素回路１１０においてはトランジスター１２１の入力端がランプ信号線１１８に接続された構成となっている。
なお、１ドットをカラー表示する場合に、ＲＧＢに加えて別の１色または複数色を加えても良い。例えば再現可能な色域を拡大するためにイエロー（Ｙ）を加えた４色によって１ドットを構成しても良いし、輝度を向上させるためにホワイト（Ｗ）を加えた４色によって１ドットを構成しても良い。このような構成においては、追加する色に対応したランプ信号が供給すれば良い。
【００６９】
＜その他＞
各実施形態では、ノードａの側に、ゲートノードが走査線１１２に接続されたトランジスター１２２（第２トランジスター）が設けられ、ランプ信号線１１８の側に、ゲートノードがデータ線１１４に接続されたトランジスター１２１（第３トランジスター）が設けられたが、これとは反対に、ノードａ（ｃ）の側にトランジスター１２１が設けられ、ランプ信号線１１８の側に、トランジスター１２２が設けられた構成としても良い。
第１実施形態では、トランジスター１２１〜１２８をＰチャネル型で統一し、また、第２実施形態では、トランジスター１２１〜１２６、１２９をＮチャネル型で統一したが、Ｐチャネル型とＮチャネル型とを混在させた構成としても良い。
また、これらのトランジスターをシリコン基板ではなくて、他の半導体基板に形成した構成しても良いし、ガラス基板に形成した薄膜トランジスターで構成しても良い。
実施形態では、電気光学素子として発光素子であるＯＬＥＤを例示したが、例えば無機発光ダイオードやＬＥＤ（Light Emitting Diode）であっても良い。
【００７０】
＜電子機器＞
次に、実施形態に係るマイクロ・ディスプレイ１０を適用したヘッドマウント・ディスプレイについて説明する。
【００７１】
図２２は、ヘッドマウント・ディスプレイの外観を示す図であり、図２３は、その光学的な構成を示す図である。
まず、図２２に示されるように、ヘッドマウント・ディスプレイ３００は、外観的には、一般的な眼鏡と同様にテンプル３１や、ブリッジ３２、レンズ３０１Ｌ、３０１Ｒを有する。また、ヘッドマウント・ディスプレイ３００は、図２３に示されるように、ブリッジ３２近傍であってレンズ３０１Ｌ、３０１Ｒの奥側（図において下側）には、左眼用のマイクロ・ディスプレイ１０Ｌと右眼用のマイクロ・ディスプレイ１０Ｒとが設けられる。
【００７２】
マイクロ・ディスプレイ１０Ｌの画像表示面は、図２３において左側となるように配置している。これによってマイクロ・ディスプレイ１０Ｌによる表示画像は、光学レンズ３０２Ｌを介して図において９時の方向に出射する。ハーフミラー３０３Ｌは、マイクロ・ディスプレイ１０Ｌによる表示画像を６時の方向に反射させる一方で、１２時の方向から入射した光を透過させる。
マイクロ・ディスプレイ１０Ｒの画像表示面は、マイクロ・ディスプレイ１０Ｌとは反対の右側となるように配置している。これによってマイクロ・ディスプレイ１０Ｒによる表示画像は、光学レンズ３０２Ｒを介して図において３時の方向に出射する。ハーフミラー３０３Ｒは、マイクロ・ディスプレイ１０Ｒによる表示画像を６時方向に反射させる一方で、１２時の方向から入射した光を透過させる。
【００７３】
この構成において、ヘッドマウント・ディスプレイ３００の装着者は、マイクロ・ディスプレイ１０Ｌ、１０Ｒによる表示画像を、外の様子と重ね合わせたシースルー状態で見ることができる。
また、このヘッドマウント・ディスプレイ３００において、視差を伴う両眼画像のうち、左眼用画像をマイクロ・ディスプレイ１０Ｌに表示させ、右眼用画像をマイクロ・ディスプレイ１０Ｒに表示させると、装着者に対し、表示された画像があたかも奥行きや立体感を持つかのように知覚させることができる（３Ｄ表示）。
【００７４】
なお、マイクロ・ディスプレイ１０については、ヘッドマウント・ディスプレイ３００のほかにも、ビデオカメラや、レンズ交換式のデジタルカメラなどにおける電子式ビューファインダーとしても適用可能である。
【符号の説明】
【００７５】
１…電気光学装置、１０…マイクロ・ディスプレイ、１００…表示部、１１０…画素回路、１１２…走査線、１１４…データ線、１１７…共通電極、１１８…ランプ信号線、１２１〜１２９…トランジスター、１３０…ＯＬＥＤ、１３２、１３４…容量素子、１４０…走査線駆動回路、１５０…データ線駆動回路、３００…ヘッドマウント・ディスプレイ。
【特許請求の範囲】
【請求項１】
ゲート・ソース間の電圧に応じた電流を供給する第１トランジスターと、
前記第１トランジスターにより供給された電流に応じた輝度で発光する発光素子と、
を含む画素回路を有する電気光学装置であって、
第１期間に、前記第１トランジスターのゲート・ソース間に当該第１トランジスターの閾値電圧がセットされ、
前記第１期間に続く第２期間の開始から階調レベルに応じた時間が経過したタイミングであって、当該階調レベルによって指定される階調が暗くなるにつれて時間的に早まるタイミングで、前記第１トランジスターのゲート・ソース間の電圧が、前記閾値電圧から前記階調に応じた電圧分、変化し、
前記第２期間に続く第３期間に前記第１トランジスターのゲート・ソース間の電圧に応じた電流が前記発光素子に供給される
ことを特徴とする電気光学装置。
【請求項２】
前記画素回路は、
前記第２期間において電位が経時的に一方向に単調変化するランプ信号が供給されるランプ信号線と所定ノードとの間に直列に接続された第２トランジスターと第３トランジスターとを有し、
前記第２トランジスターは前記第２期間においてオンし、
前記第３トランジスターは前記第２期間において前記ランプ信号をデータ信号に応じてサンプリングし、
前記第１トランジスターのゲート・ソース間の電圧は、前記閾値電圧から、前記所定ノードにおける所定電位からサンプリングされたランプ信号の電位への変動に応じた電圧分、変化する
ことを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記画素回路は、
複数の走査線と複数のデータ線との交差に対応してそれぞれ設けられ、
前記複数の走査線が所定の順番に選択され、
前記第２トランジスターのゲートは一の走査線に接続され、
前記第３トランジスターのゲートは前記データ信号が供給される一のデータ線に接続された
ことを特徴とする請求項２に記載の電気光学装置。
【請求項４】
前記ランプ信号線は、前記走査線と対をなし、当該走査線の延在方向に形成されている
ことを特徴とする請求項３に記載の電気光学装置。
【請求項５】
一のランプ信号線には、当該一の走査線と対をなす走査線が選択されたときに、前記ランプ信号が供給される
ことを特徴とする請求項４に記載の電気光学装置。
【請求項６】
前記ランプ信号は、複数種類の波形のうち、一の波形が供給される
ことを特徴とする請求項２乃至５のいずれかに記載の電気光学装置。
【請求項７】
前記画素回路の各々は、複数色のいずれかに対応し、
色毎に異なる波形のランプ信号が供給される
ことを特徴とする請求項３乃至６のいずれかに記載の電気光学装置。
【請求項８】
前記第１期間の前の初期化期間に、前記第１トランジスターのゲート・ソース間に所定電圧がセットされる
ことを特徴とする請求項１乃至７のいずれかに記載の電気光学装置。
【請求項９】
ゲート・ソース間の電圧に応じた電流を供給する第１トランジスターと、
前記第１トランジスターにより供給された電流に応じた輝度で発光する発光素子と、
を含む画素回路を有する電気光学装置の駆動方法であって、
第１期間に、前記第１トランジスターのゲート・ソース間に当該第１トランジスターの閾値電圧をセットし、
前記第１期間に続く第２期間の開始から階調レベルに応じた時間が経過したタイミングであって、当該階調レベルによって指定される階調が暗くなるにつれて時間的に早まるタイミングで、前記第１トランジスターのゲート・ソース間の電圧を、前記閾値電圧から前記階調に応じた電圧分、変化させ、
前記第２期間に続く第３期間に前記第１トランジスターのゲート・ソース間の電圧に応じた電流を前記発光素子に供給する
ことを特徴とする電気光学装置の駆動方法。
【請求項１０】
請求項１乃至８のいずれかに記載の電気光学装置を備えることを特徴とする電子機器。
【請求項１】
ゲート・ソース間の電圧に応じた電流を供給する第１トランジスターと、
前記第１トランジスターにより供給された電流に応じた輝度で発光する発光素子と、
を含む画素回路を有する電気光学装置であって、
第１期間に、前記第１トランジスターのゲート・ソース間に当該第１トランジスターの閾値電圧がセットされ、
前記第１期間に続く第２期間の開始から階調レベルに応じた時間が経過したタイミングであって、当該階調レベルによって指定される階調が暗くなるにつれて時間的に早まるタイミングで、前記第１トランジスターのゲート・ソース間の電圧が、前記閾値電圧から前記階調に応じた電圧分、変化し、
前記第２期間に続く第３期間に前記第１トランジスターのゲート・ソース間の電圧に応じた電流が前記発光素子に供給される
ことを特徴とする電気光学装置。
【請求項２】
前記画素回路は、
前記第２期間において電位が経時的に一方向に単調変化するランプ信号が供給されるランプ信号線と所定ノードとの間に直列に接続された第２トランジスターと第３トランジスターとを有し、
前記第２トランジスターは前記第２期間においてオンし、
前記第３トランジスターは前記第２期間において前記ランプ信号をデータ信号に応じてサンプリングし、
前記第１トランジスターのゲート・ソース間の電圧は、前記閾値電圧から、前記所定ノードにおける所定電位からサンプリングされたランプ信号の電位への変動に応じた電圧分、変化する
ことを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記画素回路は、
複数の走査線と複数のデータ線との交差に対応してそれぞれ設けられ、
前記複数の走査線が所定の順番に選択され、
前記第２トランジスターのゲートは一の走査線に接続され、
前記第３トランジスターのゲートは前記データ信号が供給される一のデータ線に接続された
ことを特徴とする請求項２に記載の電気光学装置。
【請求項４】
前記ランプ信号線は、前記走査線と対をなし、当該走査線の延在方向に形成されている
ことを特徴とする請求項３に記載の電気光学装置。
【請求項５】
一のランプ信号線には、当該一の走査線と対をなす走査線が選択されたときに、前記ランプ信号が供給される
ことを特徴とする請求項４に記載の電気光学装置。
【請求項６】
前記ランプ信号は、複数種類の波形のうち、一の波形が供給される
ことを特徴とする請求項２乃至５のいずれかに記載の電気光学装置。
【請求項７】
前記画素回路の各々は、複数色のいずれかに対応し、
色毎に異なる波形のランプ信号が供給される
ことを特徴とする請求項３乃至６のいずれかに記載の電気光学装置。
【請求項８】
前記第１期間の前の初期化期間に、前記第１トランジスターのゲート・ソース間に所定電圧がセットされる
ことを特徴とする請求項１乃至７のいずれかに記載の電気光学装置。
【請求項９】
ゲート・ソース間の電圧に応じた電流を供給する第１トランジスターと、
前記第１トランジスターにより供給された電流に応じた輝度で発光する発光素子と、
を含む画素回路を有する電気光学装置の駆動方法であって、
第１期間に、前記第１トランジスターのゲート・ソース間に当該第１トランジスターの閾値電圧をセットし、
前記第１期間に続く第２期間の開始から階調レベルに応じた時間が経過したタイミングであって、当該階調レベルによって指定される階調が暗くなるにつれて時間的に早まるタイミングで、前記第１トランジスターのゲート・ソース間の電圧を、前記閾値電圧から前記階調に応じた電圧分、変化させ、
前記第２期間に続く第３期間に前記第１トランジスターのゲート・ソース間の電圧に応じた電流を前記発光素子に供給する
ことを特徴とする電気光学装置の駆動方法。
【請求項１０】
請求項１乃至８のいずれかに記載の電気光学装置を備えることを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【公開番号】特開２０１３−４４８４７（Ｐ２０１３−４４８４７Ａ）
【公開日】平成２５年３月４日（２０１３．３．４）
【国際特許分類】
【出願番号】特願２０１１−１８１２８３（Ｐ２０１１−１８１２８３）
【出願日】平成２３年８月２３日（２０１１．８．２３）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２５年３月４日（２０１３．３．４）
【国際特許分類】
【出願日】平成２３年８月２３日（２０１１．８．２３）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]