電気光学装置および電子機器
【課題】マイグレーション等による電源配線の断線を防止しつつ、回路面積の増大を抑制した半導体回路、電気光学装置の駆動回路を提供する。
【解決手段】半導体回路において、第１の回路ブロックと、第２の回路ブロックと、複数の基準電位を供給する電源配線と、を有し、前記第１の回路ブロックと前記第２の回路ブロックとは、ともに前記電源配線の１つであり共通の基準電位を供給する共通電源配線に接続され、前記共通電源配線の線幅は、前記第１の回路ブロックと前記第２の回路ブロックで異なる。
【解決手段】半導体回路において、第１の回路ブロックと、第２の回路ブロックと、複数の基準電位を供給する電源配線と、を有し、前記第１の回路ブロックと前記第２の回路ブロックとは、ともに前記電源配線の１つであり共通の基準電位を供給する共通電源配線に接続され、前記共通電源配線の線幅は、前記第１の回路ブロックと前記第２の回路ブロックで異なる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体回路、電気光学装置の駆動回路および電子機器に関する。
【背景技術】
【０００２】
半導体回路は、複数の回路ブロックの組み合わせにより、複雑な機能を実現する。例えば、液晶表示装置等の電気光学装置を駆動する駆動回路は、機能に応じた複数の回路ブロックから構成されている。上述の回路ブロックには、回路素子を動作させるための電源電圧が供給され、電源電圧は、回路ブロックに応じて異なる場合がある。
【０００３】
ところで、電源電圧を供給する電源配線の抵抗は有限であるので、大電流が流れると配線上の電位が一時的に変動する。また、電源配線に一定値以上の密度の電流が流れると、ジュール熱やマイグレーション等によって電源配線に断線を生じ、半導体回路が不良となる。上述の問題は、いずれも、電源配線の線幅を太くし、電源配線の電気抵抗および電流密度を下げることで回避できるが、電源配線の線幅を半導体回路の瞬間最大消費電流に応じて広くすると、半導体回路の面積もそれだけ増大してしまう。
【０００４】
ここで、特許文献１は、出力バッファの瞬間最大消費電流を抑制する事で電源配線の線幅を抑制する方法を提案している。また、特許文献２は、回路ブロックにより異なる電圧の電源配線の線幅を最適化する手法を提案している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平７−２７３６３５号公報
【特許文献２】特開平９−６９５６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
半導体回路に求められる機能は、複雑になってきており、例えば、電気光学装置の駆動回路は、電気光学装置の大型化、高精細化に伴い、高速化、大規模化している。このため、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることにより、回路面積の増大をさらに抑制することが求められていた。
【０００７】
本発明は、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることにより、回路面積の増大をさらに抑制した半導体回路、電気光学装置の駆動回路および電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記の課題を解決するため、本発明は以下のものを提供する。
【０００９】
本発明の半導体回路は、第１の回路ブロックと、第２の回路ブロックと、複数の基準電位を供給する電源配線と、を有する半導体回路であって、前記第１の回路ブロックと前記第２の回路ブロックとは、ともに前記電源配線の１つであり共通の基準電位を供給する共通電源配線に接続され、前記共通電源配線の線幅は、前記第１の回路ブロックと前記第２の回路ブロックで異なることを特徴とする。
【００１０】
この発明によれば、半導体回路は、第１の回路ブロックと第２の回路ブロックとにおいて、共通の基準電位を供給する共通電源配線の線幅をそれぞれ独立して設定することができる。これにより、共通の基準電位を供給する共通電源配線を第１の回路ブロックと第２の回路ブロックのそれぞれに適した線幅に設定することが可能となる。したがって、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることにより、半導体回路の回路面積の増大をさらに抑制することができる。
【００１１】
本発明の電気光学装置の駆動回路は、複数の走査線と複数のデータ線と、前記走査線と前記データ線に接続されたスイッチング手段と、前記スイッチング手段に接続された画素電極と、を有する電気光学装置の駆動回路であって、第１の回路ブロックと、第２の回路ブロックと、複数の基準電位を供給する電源配線と、を備え、前記第１の回路ブロックと前記第２の回路ブロックとは、ともに前記電源配線の１つであり共通の基準電位を供給する共通電源配線に接続され、前記共通電源配線の線幅は、前記第１の回路ブロックと前記第２の回路ブロックで異なることを特徴とする。
【００１２】
この発明によれば、電気光学装置の駆動回路の第１の回路ブロックと第２の回路ブロックとにおいて、共通の基準電位を供給する共通電源配線の線幅をそれぞれ独立に設定することができる。これにより、電源配線を、第１の回路ブロックと第２の回路ブロックのそれぞれに適した線幅に設定することができる。したがって、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることにより、電気光学装置の駆動回路の回路面積の増大をさらに抑制することができる。
【００１３】
ここで、前記電気光学装置の駆動回路は、前記第１の回路ブロックが、クロック信号に同期して前記走査線または前記データ線に出力される信号を伝送する単位回路からなるシフトレジスタを備え、前記第２の回路ブロックが、前記走査線または前記データ線を駆動するバッファ回路を備えることが好ましい。
【００１４】
これによれば、第１の回路ブロックと第２の回路ブロックは、それぞれ機能が異なる。したがって、一般的に第１の回路ブロックと第２の回路ブロックは、消費電流が異なる。電源配線の線幅は、それぞれの電源配線における消費電流から設定されるため、回路ブロックに供給する電源電圧が同じであっても、それぞれの電源配線ごとに、またそれぞれの回路ブロックごとに、適した電源配線の線幅を独立して設定することができる。したがって、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることにより、電気光学装置の駆動回路の回路面積の増大をさらに抑制することができる。
【００１５】
ここで、前記電気光学装置の駆動回路は、前記第１の回路ブロックが、クロック信号に同期して前記走査線または前記データ線に出力される信号を伝送する単位回路からなるシフトレジスタを備え、さらに前記伝送されるデータが有意のレベルになっているか否かを判定した結果に基づき、前記クロック信号の前記単位回路への供給を制御するクロック制御回路を備えることが好ましい。
【００１６】
これによれば、第１の回路ブロックにおいて、クロック信号を供給しても状態が変化しない部分へのクロック信号の供給を停止することができ、消費電流を抑制することができる。電源配線の線幅は、各電源配線における消費電流から設定されるため、クロック信号の供給停止を考慮して、第１の回路ブロックの電源配線の線幅を抑制することができる。例えば、クロック制御回路を備える第１の回路ブロックでは、電源配線の線幅は画面対角サイズの２乗に比例させ、第２の回路ブロックでは、電源配線の線幅は画面対角サイズの３乗に比例させて設定することが望ましい。したがって、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることにより、電気光学装置の駆動回路の回路面積の増大をさらに抑制することができる。
【００１７】
ここで、前記電気光学装置の駆動回路は、前記第１の回路ブロックが、クロック信号に同期して前記走査線または前記データ線に出力される信号を伝送する単位回路からなるシフトレジスタを備え、前記第２の回路ブロックが、前記電気光学装置の駆動回路を駆動するための外部回路から入力される信号を昇圧するレベルシフト回路を備えることが好ましい。
【００１８】
レベルシフト回路には、常に数μＡから数１０μＡオーダの定常リーク電流が流れる。一方、第１の回路ブロックの消費電流は、電気光学装置の画面対角サイズに単純に比例する傾向にある。このため、電気光学装置の画面対角サイズが小さい場合、第２の回路ブロックの消費電流に占めるレベルシフト回路の定常リーク電流の割合が支配的になり、第１の回路ブロックと第２の回路ブロックの消費電流の差は、顕著となる。ここで、電源配線の線幅は、各電源配線における消費電流から設定されるため、第１の回路ブロックと第２の回路ブロックのそれぞれに適した共通電源配線の線幅を独立して設定することができる。したがって、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることにより、電気光学装置の駆動回路の回路面積の増大をさらに抑制することができる。
【００１９】
ここで、前記電気光学装置の駆動回路は、前記第１の回路ブロックが、クロック信号に同期して前記走査線または前記データ線に出力される信号を伝送する単位回路からなるシフトレジスタを備え、前記第２の回路ブロックが、前記電気光学装置の駆動回路を駆動するため外部回路から入力される信号を、所定の範囲内の信号立ち上り、立下り時間で前記第１の回路ブロックへ出力するためのバッファ回路を備えることが好ましい。
【００２０】
これによれば、第１の回路ブロックと第２の回路ブロックは、それぞれ機能が異なる。したがって、一般的に第１の回路ブロックと第２の回路ブロックは、消費電流が異なる。電源配線の線幅は、それぞれの電源配線における消費電流から設定されるため、それぞれの回路ブロックに供給する電源電圧が同じであっても、それぞれの電源配線ごとに、またそれぞれの回路ブロックごとに、適した電源配線の線幅を独立して設定することができる。したがって、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることにより、電気光学装置の駆動回路の回路面積の増大をさらに抑制することができる。
【００２１】
ここで、前記電気光学装置の駆動回路は、前記第１の回路ブロックが、クロック信号に同期して前記走査線または前記データ線に出力される信号を伝送する単位回路からなるシフトレジスタを備え、前記第２の回路ブロックが、前記データ線を所定の電位で駆動するためのＤＡコンバータ回路を備えることが好ましい。
【００２２】
ＤＡコンバータ回路は、一般的にラダー抵抗や増幅器を有するため、例えば、クロック生成回路（ＣＧＣ）等の通常の論理回路よりも、消費電流が大きい。一方、第１の回路ブロックの消費電流は、電気光学装置の画面対角サイズに単純に比例する傾向にある。このため、電気光学装置の画面対角サイズが小さい場合、第２の回路ブロックのＤＡコンバータ回路の消費電流の割合は大きくなり、第１の回路ブロックと第２の回路ブロックの消費電流の差が、顕著となる。ここで、電源配線の線幅は、各電源配線における消費電流から設定されるため、第１の回路ブロックと第２の回路ブロックのそれぞれに適した共通電源配線の線幅を独立して設定することができる。したがって、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることにより、電気光学装置の駆動回路の回路面積の増大をさらに抑制することができる。
【００２３】
ここで、前記電気光学装置の駆動回路は、前記第１の回路ブロックに供給される前記複数の基準電位の最大値と最小値の差である第１の駆動電圧が、前記第２の回路ブロックに供給される前記複数の基準電位の最大値と最小値の差である第２の駆動電圧と異なることが好ましい。
【００２４】
これによれば、第１の回路ブロックと第２の回路ブロックは、共通電源配線の他に異なる基準電位を供給する電源配線を備え、それぞれの駆動電圧は異なる。この場合にも、各電源配線における消費電流を考慮して、第１の回路ブロックと第２の回路ブロックのそれぞれに適した共通電源配線の線幅を独立して設定することができる。したがって、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることにより、電気光学装置の駆動回路の回路面積の増大をさらに抑制することができる。
【００２５】
ここで、前記電気光学装置の駆動回路は、前記共通電源配線に与えられる電位が、前記駆動回路に供給されるグラウンド電位と異なる電位であることが好ましい。
【００２６】
これによれば、グラウンド電位以外の電位を共通電源配線により供給し、この共通電源配線の線幅を回路ブロックごとに独立して設定することができる。ここで、最も高い基準電位であるＶＤを共通電源配線とすることができる。したがって、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることにより、電気光学装置の駆動回路の回路面積の増大をさらに抑制することができる。
【００２７】
また、電気光学装置において前記駆動回路と、複数の走査線と複数のデータ線と、前記走査線と前記データ線に接続されたスイッチング手段と、前記スイッチング手段に接続された画素電極と、を同一基板上に形成することにより、前記電気光学装置の駆動回路の回路面積の増大をさらに抑制することができる。
【００２８】
また、電子機器に前記電気光学装置を備え、回路面積の増大をさらに抑制することにより、さらなる小型化、高機能化に対応した電子機器を提供することができる。
【図面の簡単な説明】
【００２９】
【図１】液晶表示装置の駆動回路を内蔵するアクティブマトリクス基板１０１の構成図である。
【図２】第１実施形態の走査線駆動回路３０１の構成を示す回路図である。
【図３】レベルシフト回路３５１の構成図。
【図４】第２実施形態の走査線駆動回路７０１の構成を示す回路図である。
【図５】インタフェースレベルシフト回路７５１の構成図。
【図６】第３実施形態のデータ線駆動回路３０２の構成を示す回路図である。
【図７】電気光学装置の駆動回路を内蔵した液晶表示装置の斜視構成図（一部断面図）である。
【図８】前記した電気光学装置を適用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。
【図９】前記した電気光学装置を適用した携帯電話機の構成を示す斜視図である。
【図１０】前記した電気光学装置を適用した情報携帯端末の構成を示す斜視図である。
【発明を実施するための形態】
【００３０】
＜１．第１実施形態＞
図１は、本発明の第１実施形態に係る液晶表示装置の駆動回路を内蔵するアクティブマトリクス基板１０１の構成図である。ここで、電気光学装置１００としての液晶表示装置は、複数の走査線２０１と複数のデータ線２０２と、走査線２０１およびデータ線２０２に接続されたポリシリコン薄膜を用いたｎ型薄膜トランジスター（ＴＦＴ）よりなるスイッチング手段４０１と、スイッチング手段４０１に接続された画素電極４０２とを備えている。
具体的には、電気光学装置１００としての液晶表示装置が備える無アルカリガラスのアクティブマトリクス基板１０１上には、複数の走査線２０１と複数のデータ線２０２が、表示領域３１０にて交差して形成されている。また、アクティブマトリクス基板１０１上には、ポリシリコン薄膜を用いた薄膜トランジスター（ＴＦＴ）を集積することで形成された、駆動回路としてのデータ線駆動回路３０２および走査線駆動回路３０１が形成されている。ここで、データ線駆動回路３０２および走査線駆動回路３０１とスイッチング手段４０１は同一製造工程で製造される。
データ線２０２は、データ線駆動回路３０２に接続されて駆動され、走査線２０１は、走査線駆動回路３０１に接続されて駆動される。走査線２０１とデータ線２０２の数は、液晶表示装置の解像度により異なり、例えば、ＶＧＡ解像度の液晶表示装置の場合、それぞれ４８０本と１９２０本となる。
【００３１】
走査線駆動回路３０１およびデータ線駆動回路３０２には、実装端子６０１を通して、必要な電気信号および電位が供給される。
【００３２】
また、アクティブマトリクス基板１０１上には、走査線２０１と並行かつ交互に、複数のコモン線（容量線）２０３が配置されている。コモン線２０３はコモン配線３０５を通じて相互に短絡され、さらに対向基板のコモン電極に導通を図るための対向導通部３０４に接続されている。
【００３３】
アクティブマトリクス基板１０１上の表示領域３１０では、走査線２０１とデータ線２０２の各交点に、Ｎチャネル型電界効果薄膜トランジスタよりなるスイッチング手段４０１が形成されている。スイッチング手段４０１のゲート電極は走査線２０１に、ソース電極はデータ線２０２に、ドレイン電極は画素電極４０２にそれぞれ接続されている。液晶表示装置が組み立てられた際には、対向基板の対向電極ＣＯＭが対向導通部３０４を介してコモン線２０３に接続されることとなる。そして、画素電極４０２は、電気光学物質としての液晶材料を挟んで対向する対向基板の対向電極ＣＯＭとで液晶容量を形成する。また、液晶容量と並列に画素電位側の容量電極とコモン線２０３とで補助容量を形成する。
【００３４】
図２は、走査線駆動回路３０１の構成を示す回路図である。走査線駆動回路３０１は、第１の回路ブロック３３０と、第２の回路ブロック３５０と、複数の基準電位を供給する電源配線とを備えている。
【００３５】
第１の回路ブロック３３０は、クロック制御回路（ＣＣＣ）３３３、クロック生成回路（ＣＧＣ）３３４、単位シフト回路（Ｓ／Ｒ）３３１、双方向転送回路３３２、ＮＡＮＤ回路３３７、インバータ回路３３８を備えるロジック回路ブロックである。第１の回路ブロック３３０は、例えば、８Ｖで駆動される。
【００３６】
双方向転送回路３３２は、方向信号（ＤＩＲ信号）および逆方向信号（ＤＩＲＸ信号）により、転送方向を正逆に切り替えることで、画面の反転を容易に実現する回路である。方向信号（ＤＩＲ信号）が０Ｖかつ逆方向信号（ＤＩＲＸ信号）が８Ｖの時、双方向転送回路３３２には図２の下から上の方向に、また、方向信号（ＤＩＲ信号）が８Ｖかつ逆方向信号（ＤＩＲＸ信号）が０Ｖの時、双方向転送回路３３２には図２の上から下の方向に信号が伝送される。
【００３７】
単位回路としての単位シフト回路（Ｓ／Ｒ）３３１は、また入力される信号をクロック信号に同期して出力するラッチ回路である。複数の単位シフト回路（Ｓ／Ｒ）３３１とこれらを従属接続するための双方向転送回路３３２は、シフトレジスタを構成する。シフトレジスタには、フレーム期間の開始を示す、開始信号が入力される。単位シフト回路（Ｓ／Ｒ）３３１は、走査線２０１に出力される信号をクロック信号に同期して順次シフトして出力する。
【００３８】
クロック制御回路（ＣＣＣ）３３３は、クロックラインの静電容量の増大を防ぐため、シフトレジスタのうち、Ｈレベルに駆動されている段の前後のみにクロック信号を供給し、他の段へはクロック信号の供給を停止する回路である。
【００３９】
クロック生成回路（ＣＧＣ）３３４は、単極性のクロック信号から単位シフト回路（Ｓ／Ｒ）３３１の動作に必要な両極性のクロック信号を生成することで、正負クロック間の位相ずれによる誤作動を防止する回路である。
【００４０】
第２の回路ブロック３５０は、第１の回路ブロック３３０から出力される低振幅の信号を高振幅の信号に昇圧するレベルシフト回路（Ｌ／Ｓ）３５１と、複数のスイッチング回路が接続された走査線２０１をレベルシフト回路（Ｌ／Ｓ）３５１の出力信号によって駆動するバッファ回路３５２を備える外部インタフェース回路ブロックである。図３はレベルシフト回路（Ｌ／Ｓ）３５１の詳細なる回路図であって、いわゆるフリップフロップ型のレベルシフト回路を構成している。
【００４１】
電源配線３３５、３３６、３５３、３５４は、走査線駆動回路３０１に複数の基準電位ＶＳ、ＶＤ、ＶＢを供給する。例えば、グラウンド電位としての基準電位ＶＳを０Ｖ、基準電位ＶＤを８Ｖ、基準電位ＶＢを−４Ｖとしている。電源配線３３６、３５３は、それぞれ第１の回路ブロック３３０と第２の回路ブロック３５０に、共通の基準電位ＶＤを供給する。電源配線３３５は、第１の回路ブロック３３０に、基準電位ＶＳを供給する。電源配線３５４は、第２の回路ブロック３５０に、基準電位ＶＢを供給する。
第１の回路ブロック３３０は、共通の基準電位ＶＤとしての８Ｖと、ＶＳとしての０Ｖの供給を受け、８Ｖで動作する。第２の回路ブロック３５０は、共通の基準電位ＶＤとしての８Ｖと、ＶＢとしての−４Ｖの供給を受け、１２Ｖで駆動する。
【００４２】
第１の回路ブロック３３０では、８Ｖの低電位側の電源電圧で駆動することにより消費電流を低減する一方、第２の回路ブロック３５０のレベルシフト回路（Ｌ／Ｓ）３５１で信号を８Ｖから１２Ｖに昇圧して走査線２０１に書き込むことで、画素電極４０２への書き込みが不足しないようにしている。また、高電位側の基準電位ＶＤは、第１の回路ブロック３３０および第２の回路ブロック３５０において８Ｖで共通とし、低電位側の基準電位は、第１の回路ブロック３３０ではＶＳで０Ｖに、第２の回路ブロック３５０ではＶＢで−４Ｖにすることで、電源配線を共通電源配線とすることができる。このように基準電位を共通化することによって、実装端子数および外部電源ＩＣの削減を実現でき、低コスト化、回路面積縮小に寄与する。
なお、電源配線は、各回路を構成する回路素子の電源ノードに接続されるが、図においては、便宜のため、回路素子との接続を省略する。
【００４３】
ここで、第１の回路ブロック３３０および第２の回路ブロック３５０の電源配線の線幅について説明する。
通常の液晶表示装置の駆動では、例えば、４８０本の走査線２０１のうち、同時に選択されＨレベルに駆動されている走査線２０１は１本のみである。そしてこのとき、シフトレジスタを構成する単位シフト回路（Ｓ／Ｒ）３３１のうち、選択された走査線２０１に対応してＨレベルを出力するものは２段である。この場合に、クロック制御回路（ＣＣＣ）３３３がクロック信号を供給する必要があるのは、Ｈレベルになっている２段およびその前後の計４段の単位シフト回路（Ｓ／Ｒ）３３１のみである。残りの４７６段については、Ｌレベルの出力を保持したままのラッチ状態であり、クロック信号を供給しても状態が変化しない部分へのクロック信号の供給は停止される。したがって、第１の回路ブロック３３０の消費電流は、ほぼこの４段分に対応する回路の消費電流のみとなっている。また、消費電流は、走査線２０１の駆動周波数に比例し、第１の回路ブロック３３０の走査線２０１の駆動周波数は走査線２０１の本数に比例する。つまり、フレーム周波数一定であれば、第１回路ブロック３３０の消費電流は、式１のように、走査線２０１の本数に比例する。
【００４４】
［数１］
第１の回路ブロック３３０の消費電流
∝走査線２０１の駆動周波数∝走査線２０１の本数・・・・・・・・・・（式１）
【００４５】
したがって、画面対角サイズが大きくなるか、あるいは精細度が高くなって走査線２０１の本数およびドライバ段数が増えても基本的に、第１の回路ブロック３３０の消費電流は、走査線２０１の本数により一次的に増加する。
一方、第２の回路ブロック３５０の消費電流は、式２のように、走査線２０１の駆動周波数と走査線２０１の静電容量の積に比例する。
【００４６】
［数２］
第２の回路ブロック３５０の消費電流
∝走査線２０１の駆動周波数×走査線２０１の静電容量・・・・・・・・（式２）
【００４７】
精細度が一定かつフレーム周波数一定であれば、走査線２０１の本数と、走査線２０１の静電容量と、走査線２０１の駆動周波数とは、表示領域３１０の画面対角サイズに比例する。
上述の場合、第１の回路ブロック３３０の消費電流は、走査線２０１の本数に比例し、走査線２０１の本数は、画面対角サイズに比例する。つまり、第１の回路ブロック３３０の消費電流は、式３のように、画面対角サイズに比例する。
【００４８】
［数３］
第１の回路ブロック３３０の消費電流∝画面対角サイズ・・・・・・・・・・（式３）
【００４９】
また、第２の回路ブロック３５０の消費電流は、走査線２０１の駆動周波数と走査線２０１の静電容量の積に比例し、走査線２０１の駆動周波数および走査線２０１の静電容量は、ともに画面対角サイズに比例する。つまり、第２の回路ブロック３５０の消費電流は、式４のように、画面対角サイズの２乗に比例する。
【００５０】
［数４］
第２の回路ブロック３５０の消費電流∝画面対角サイズ^２・・・・・・・・（式４）
【００５１】
ここで、電源配線末端における電源の降下電圧は、式５のように、電源の消費電流と電源配線の抵抗の積である。
【００５２】
［数５］
電源の降下電圧＝電源の消費電流×電源配線の抵抗・・・・・・・・・・・・（式５）
【００５３】
また、電源配線の抵抗は、式６のように、電源配線の長さと電源配線の線幅の商に比例する。
【００５４】
［数６］
電源配線の抵抗∝電源配線の長さ÷電源配線の線幅・・・・・・・・・・・・（式６）
【００５５】
さらに、電源配線の長さは、走査線駆動回路３０１の基板上でのサイズに近似し、走査線駆動回路３０１の基板上でのサイズは、画面縦方向サイズに近似し、画面縦方向サイズは、画面対角サイズに比例する。つまり、電源配線の長さは、式７のように、画面対角サイズに比例する。
【００５６】
［数７］
電源配線の長さ≒走査線駆動回路３０１の基板上でのサイズ
≒画面縦方向サイズ∝画面対角サイズ・・・・・・・・・・・・・・・・・（式７）
【００５７】
したがって、電源配線による降下電圧を一定以下にするように電源配線の線幅を設定するならば、第１の回路ブロック３３０の電源配線の線幅の最小値は、式８のように、画面対角サイズの２乗に比例する。
【００５８】
［数８］
第１の回路ブロック３３０の電源配線の線幅の最小値∝画面対角サイズ^２
・・・・・（式８）
【００５９】
また、第２の回路ブロック３５０の電源配線の線幅の最小値は、式９のように、画面対角サイズの３乗に比例する。
【００６０】
［数９］
第２の回路ブロック３５０の電源配線の線幅の最小値∝画面対角サイズ^３
・・・・・（式９）
【００６１】
例えば、画面対角サイズが４インチ、表示画面の解像度がＶＧＡ、精細度が２００ｐｐｉ、アスペクト比が４：３、フレーム周波数が６０Ｈｚの場合、第１の回路ブロック３３０であるロジック回路ブロックの電源配線の線幅は３０μｍ、第２の回路ブロック３５０である外部インタフェース回路ブロックの電源配線の線幅は１００μｍが最適となる。よって、電源配線３３５、電源配線３３６の配線幅はそれぞれ３０μｍ、電源配線３５３、電源配線３５４の配線幅はそれぞれ１００μｍと設定する。
【００６２】
このように、第１の回路ブロック３３０と第２の回路ブロック３５０では、消費電流が異なるため、それぞれに適した電源配線の線幅を設定することができる。つまり、電源配線での電圧降下を一定の範囲内として、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることにより、液晶表示装置の駆動回路の回路面積の増大をさらに抑制することができる。これにより、液晶表示装置の額縁を小さくして、コストを下げることができる。式８および式９から明らかなとおり、この効果は画面サイズが大きくなるほど顕著となり、また精細度が高いほど顕著である。
【００６３】
なお、ここではシフトレジスタを用いた走査線駆動回路３０１を説明したが、本発明のシフトレジスタはこれに限らず、単位回路により信号を伝送するものであって、クロック制御回路（ＣＣＣ）３３３によるクロック信号の制御を受けるものであればよい。例えば、フリップフロップ回路等を用いた線順次選択回路や、カウンタ回路を用いたタイミングジェネレータなどのロジック回路でもよい。
【００６４】
＜２．第２実施形態＞
本実施形態においては、低振幅の信号を高振幅の信号に昇圧する回路の構成が第１実施形態と異なる。
図４は、第２実施形態の走査線駆動回路７０１である。走査線駆動回路７０１は、第１の回路ブロック７３０と、第２の回路ブロック７５０と、複数の基準電位を供給する電源配線とを備えている。
【００６５】
第１の回路ブロック７３０は、クロック制御回路（ＣＣＣ）７３３、クロック生成回路（ＣＧＣ）７３４、単位シフト回路（Ｓ／Ｒ）７３１、双方向転送回路７３２、第１のバッファ回路７３７、ＮＡＮＤ回路７３８を備えるロジック回路ブロックである。第１の回路ブロック７３０と第２の回路ブロック７５０は、例えば、１２Ｖで駆動される。
【００６６】
双方向転送回路７３２、単位回路としての単位シフト回路（Ｓ／Ｒ）７３１、クロック制御回路（ＣＣＣ）７３３、クロック生成回路（ＣＧＣ）７３４は、第１実施形態と同様である。また、第１のバッファ回路７３７は、複数のスイッチング回路が接続された走査線２０１を単位シフト回路（Ｓ／Ｒ）７３１の出力信号によって駆動するバッファ回路である。
【００６７】
第２の回路ブロック７５０は、インタフェースレベルシフト回路（ＩＦ Ｌ／Ｓ）７５１、第２のバッファ回路７５２を備える外部インタフェース回路ブロックである。
【００６８】
インタフェースレベルシフト回路（ＩＦ Ｌ／Ｓ）７５１は、電気光学装置の駆動回路を駆動するために、外部ＩＣ等の外部回路から入力される低振幅の信号を高振幅の信号に昇圧する回路であって、図５はその詳細なる回路図である。容量結合型と呼ばれるレベルシフト回路であって、本実施形態のように比較的能力の低いポリシリコン薄膜トランジスタであっても３〜４倍の出力比を実現できるが、定常的にリーク電流が流れる構成である。
【００６９】
第２のバッファ回路７５２は、第１の回路ブロック７３０が正常に動作するために必要とする信号の立上り、立下り時間を満たすよう、インタフェースレベルシフト回路（ＩＦ
Ｌ／Ｓ）７５１から出力される信号の駆動能力を高める回路であって、バッファ回路３５２と同様、インバータ回路を直列に複数個接続することで実現される。
【００７０】
電源配線７３５、７３６は、第１の回路ブロック７３０に複数の基準電位ＶＳ、ＶＤを供給する。例えば、グラウンド電位としての基準電位ＶＳを０Ｖ、基準電位ＶＤを１２Ｖとしている。また、電源配線７５５、７５６は第２の回路ブロック７５０に基準電位ＶＳ、ＶＤを供給する。
電源配線７３５と電源配線７５５および電源配線７３６と電源配線７５６はそれぞれ基板１０１上で短絡され、第１の回路ブロック７３０と第２の回路ブロック７５０は、共通の基準電位ＶＤとしての１２Ｖと、共通の基準電位ＶＳとしての０Ｖの供給を受け、１２Ｖで動作する。
【００７１】
本実施形態では、第１の回路ブロック７３０に１２Ｖ信号を入力する必要があるが、１２Ｖという高い電圧振幅を出力できるＩＣは高価である。このため、外部ＩＣ等の外部回路からの信号は３Ｖ振幅とし、インタフェースレベルシフト回路（ＩＦ Ｌ／Ｓ）７５１にて信号を３Ｖから１２Ｖに昇圧し、さらに第２のバッファ回路７５２にて駆動能力を高めている。
第１の回路ブロック７３０と第２の回路ブロック７５０は、１２Ｖで駆動し、高電位側の基準電位ＶＤは、第１の回路ブロック７３０および第２の回路ブロック７５０において１２Ｖ共通とし、低電位側の基準電位ＶＳは、第１の回路ブロック７３０および第２の回路ブロック７５０において０Ｖ共通とすることで、共通電源配線とすることができる。
なお、電源配線は、各回路を構成する回路素子の電源ノードに接続されるが、図においては、便宜のため、回路素子との接続を省略する。
【００７２】
ここで、第１の回路ブロック７３０および第２の回路ブロック７５０の電源配線の線幅について説明する。
第１の回路ブロック７３０は、クロック制御回路（ＣＣＣ）７３３および第１のバッファ回路７３７を備えているので、第１実施形態の第１の回路ブロック３３０および第２の回路ブロック３５０を合わせた回路ブロックに近い。このため、第１の回路ブロック７３０の電源配線の線幅の最小値は、式１０のように、画面対角サイズの３乗と係数の積と、画面対角サイズの２乗と係数の積との和に比例する。
【００７３】
［数１０］
第１の回路ブロック７３０の電源配線の線幅の最小値
∝（画面対角サイズ^３）×係数＋（画面対角サイズ^２）×係数
・・・・・（式１０）
【００７４】
また、本実施形態のインタフェースレベルシフト回路（ＩＦ Ｌ／Ｓ）７５１には、第１実施形態のレベルシフト回路（Ｌ／Ｓ）３５１と異なり、定常的なリーク電流、つまり定常リーク電流が流れる。これは、第１実施形態のレベルシフト回路（Ｌ／Ｓ）３５１が信号を８Ｖから１２Ｖへと１．５倍の昇圧を行うのに対し、本実施形態のインタフェースレベルシフト回路（ＩＦ Ｌ／Ｓ）７５１は、信号を３Ｖから１２Ｖへと４倍もの昇圧を行う必要があり、第１実施形態のレベルシフト回路（Ｌ／Ｓ）３５１とは回路構成が異なるためである。上述の定常リーク電流は、インタフェースレベルシフト回路（ＩＦ Ｌ／Ｓ）７５１の構成によって決まるので、昇圧する信号数、つまりインタフェースレベルシフト回路（ＩＦ Ｌ／Ｓ）７５１の数によって決まり、画面対角サイズによらず一定である。また、入力信号のレベル切り替わり時に消費する電流が存在する。したがって、インタフェースレベルシフト回路（ＩＦ Ｌ／Ｓ）７５１の消費電流は、式１１のように、走査線２０１の駆動周波数と係数の積と、定常リーク電流との和に比例する。
【００７５】
［数１１］
インタフェースレベルシフト回路（ＩＦ Ｌ／Ｓ）７５１の消費電流
∝係数×走査線２０１の駆動周波数＋定常リーク電流
・・・・・・（式１１）
【００７６】
第２のバッファ回路７５２の消費電流は、式１２のように、駆動する信号配線の静電容量と走査線２０１の駆動周波数の積に比例する。
【００７７】
［数１２］
第２のバッファ回路７５２の消費電流
∝駆動する信号配線の静電容量×走査線２０１の駆動周波数・・・・・（式１２）
【００７８】
精細度が一定であれば、走査線２０１の本数、駆動する信号配線の静電容量、および走査線２０１の駆動周波数はそれぞれ、表示領域３１０の画面対角サイズに比例する。
一方、第２の回路ブロック７５０の消費電流は、第２のバッファ回路７５２の消費電流と、インタフェースレベルシフト回路（ＩＦ Ｌ／Ｓ）７５１の消費電流との和である。上述の場合、第２の回路ブロック７５０の消費電流は、式１３のように、画面対角サイズの２乗と係数の積と、画面対角サイズと係数の積と、定常リーク電流と係数の積との和である。
【００７９】
［数１３］
第２の回路ブロック７５０の消費電流
＝第２のバッファ回路７５２の消費電流
＋インタフェースレベルシフト回路（ＩＦ Ｌ／Ｓ）７５１の消費電流
∝（画面対角サイズ^２）×係数
＋画面対角サイズ×係数＋定常リーク電流
・・・・・・（式１３）
【００８０】
第２の回路ブロック７５０の電源配線の長さは、画面対角サイズによらずほぼ一定であるため、第２の回路ブロック７５０の電源配線の線幅の最小値は、第２の回路ブロック７５０の消費電流に比例する。つまり、第２の回路ブロック７５０の電源配線の線幅の最小値は、式１４のように、画面対角サイズの２乗と係数の積と、画面対角サイズと係数の積と、定常リーク電流と係数の積との和に比例する。
【００８１】
［数１４］
第２の回路ブロック７５０の電源配線の線幅の最小値
∝第２の回路ブロック７５０の消費電流×画面サイズ
∝（画面対角サイズ^２）×係数＋画面対角サイズ×係数
＋定常リーク電流×係数
・・・・・・（式１４）
【００８２】
式１３と式１４を比較すると、一般的に式１４の定常リーク電流の項が比較的大きい（数μＡ〜数１０μＡ／個）のため、画面サイズが一定以下では第２の回路ブロック７５０の電源配線の線幅の最小値の方が大きくなる。例えば、画面対角サイズが４インチ、表示画面の解像度がＶＧＡ、精細度が２００ｐｐｉ、アスペクト比が４：３、フレーム周波数が６０Ｈｚの場合、第１の回路ブロック７３０であるロジック回路ブロックの電源配線の線幅は１００μｍ、第２の回路ブロック７５０である外部インタフェース回路ブロックの電源配線の線幅は３００μｍが最適となる。ただし、画面対角サイズが大きくなるにつれてその差は縮まり、画面対角サイズが１２インチ程度でロジック回路ブロックの電源配線の線幅が外部インタフェース回路ブロックの電源配線の線幅を逆転することになる。
以上の結果より、本実施形態では電源配線７３５および電源配線７３６の配線幅を１００μｍ、電源配線７５５および電源配線７５６の配線幅を３００μｍとする。
【００８３】
このように、第１の回路ブロック７３０と第２の回路ブロック７５０では、消費電流が異なるため、それぞれに適した電源配線の線幅を設定することができる。つまり、電源配線での電圧降下を一定の範囲内として、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることにより、液晶表示装置の駆動回路の回路面積の増大をさらに抑制することができる。これにより、液晶表示装置の額縁を小さくして、コストを下げることができる。
【００８４】
なお、本実施形態では単位シフト回路（Ｓ／Ｒ）７３１、クロック制御回路（ＣＣＣ）７３３、クロック生成回路（ＣＧＣ）７３４、第１のバッファ回路７３７、ＮＡＮＤ回路７３８に対し、２つの基準電位を２本の電源配線で供給している。しかし、第１実施形態のように、第１の回路ブロック７３０を、第１のバッファ回路７３７を備える回路ブロック７３０ａと、単位シフト回路（Ｓ／Ｒ）７３１とクロック制御回路（ＣＣＣ）７３３とクロック生成回路（ＣＧＣ）７３４とＮＡＮＤ回路７３８を備える回路ブロック７３０ｂの、さらに２つの回路ブロックに分けることもできる。すなわち、走査線駆動回路７０１は、回路ブロック７３０ａと、回路ブロック７３０ｂと、回路ブロック７５０の３つの回路ブロックに分け、電源配線７３５、７３６もそれぞれ２本に分割して７３９ａ、７３９ｂ、７３９ｃ、７３９ｄのようにすることができる。電源配線の線幅は、各電源配線における消費電流を考慮するため、回路ブロック７３０ａと、回路ブロック７３０ｂと、第２の回路ブロック７５０のそれぞれに適した共通電源配線の線幅を独立して設定することにより、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることができる。したがって、液晶光学装置の駆動回路の回路面積の増大をさらに抑制することができる。これにより、液晶表示装置の額縁を小さくして、コストを下げることができる。
【００８５】
また、本実施形態は、第１実施形態と組み合わることもできる。すなわち、外部ＩＣ等の外部回路から３Ｖの信号を入力し、インタフェースレベルシフト回路（ＩＦ Ｌ／Ｓ）７５１で信号を３Ｖから８Ｖに昇圧することで、単位シフト回路（Ｓ／Ｒ）７３１等を８Ｖで駆動し、その出力信号をレベルシフト回路（Ｌ／Ｓ）で信号をさらに８Ｖから１２Ｖに昇圧して走査線２０１へ出力することもできる。すなわち、走査線駆動回路７０１は、第１の回路ブロック７３０と、信号を３Ｖから８Ｖに昇圧するインタフェースレベルシフト回路（ＩＦ Ｌ／Ｓ）７５１を備える回路ブロック７５０ａと、信号を８Ｖから１２Ｖに昇圧する回路ブロック７５０ｂの３つの回路ブロックに分けることができる。電源配線の線幅は、各電源配線における消費電流を考慮するため、第１の回路ブロックと、回路ブロック７５０ａと、回路ブロック７５０ｂのそれぞれに適した共通電源配線の線幅を独立して設定することにより、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることができる。したがって、液晶光学装置の駆動回路の回路面積の増大をさらに抑制することができる。これにより、液晶表示装置の額縁を小さくできるため、またレベルシフト回路（ＩＦ Ｌ／ＳおよびＬ／Ｓ）の昇圧比を小さくすることができるので高性能なトランジスタを必要としないため、コストを下げることができる。
例えば、画面対角サイズが４インチ、表示画面の解像度がＶＧＡ、精細度が２００ｐｐｉ、アスペクト比が４：３、フレーム周波数が６０Ｈｚの場合、第１の回路ブロック７３０の電源配線の線幅を３０μｍ、回路ブロック７５０ａの電源配線を線幅は５０μｍ、回路ブロック７５０ｂの電源配線の線幅を３００μｍが最適である。
【００８６】
＜３．第３実施形態＞
図６は、本発明の第３実施形態に係るデータ線駆動回路３０２の回路図である。データ線駆動回路３０２は、第１の回路ブロック８３０と、第２の回路ブロック８５０と、複数の基準電位を供給する電源配線とを備えている。
【００８７】
第１の回路ブロック８３０は、クロック制御回路（ＣＣＣ）８３３、クロック生成回路（ＣＧＣ）８３４、単位シフト回路（Ｓ／Ｒ）８３１、ＮＡＮＤ回路８３７、インバータ回路８３８、双方向転送回路８３２を備えるロジック回路ブロックである。
【００８８】
単位回路としての単位シフト回路（Ｓ／Ｒ）８３１、クロック制御回路（ＣＣＣ）８３３、クロック生成回路（ＣＧＣ）８３４、双方向転送回路８３２は、第１実施形態と同様である。
【００８９】
第２の回路ブロック８５０は、第１の回路ブロック８３０から伝送されるタイミングでデジタル映像信号を保持するＬＡＴ回路８５２と、ＬＡＴ回路８５２から伝送されるデジタル信号を所定の電位であるアナログ信号に変換してデータ線２０２に書き込むＤＡコンバータ回路８５１を備える外部インタフェース回路ブロックである。第１の回路ブロック８３０と第２の回路ブロック８５０は、例えば、８Ｖで駆動される。
【００９０】
源配線８３５、８５５は、データ線駆動回路３０２に基準電位ＶＳを供給し、電源配線８３６、８５３は、データ線駆動回路３０２に基準電位ＶＤを供給する。例えば、グラウンド電位としての基準電位ＶＳを０Ｖ、基準電位ＶＤを８Ｖとしている。
第１の回路ブロック８３０と第２の回路ブロック８５０は、共通の基準電位ＶＤとしての８Ｖと、基準電位ＶＳとしての０Ｖの供給を受け、８Ｖで動作する。
【００９１】
本実施形態では、第１の回路ブロック８３０と第２の回路ブロック８５０は、８Ｖで駆動し、高電位側の基準電位ＶＤは、第１の回路ブロック８３０および第２の回路ブロック８５０において８Ｖ共通とし、低電位側の基準電位ＶＳは、第１の回路ブロック８３０および第２の回路ブロック８５０において０Ｖ共通とすることで、共通電源配線とすることができる。
なお、電源配線は、各回路を構成する回路素子の電源ノードに接続されるが、図においては、便宜のため、回路素子との接続を省略する。
【００９２】
ここで、第１の回路ブロック８３０および第２の回路ブロック８５０の電源配線の線幅について説明する。
第１の回路ブロック８３０は、第１実施形態の第１の回路ブロック３３０と同様に、クロック制御回路（ＣＣＣ）８３３を備えている。このため、第１の回路ブロック８３０の消費電流は、第１実施形態の第１の回路ブロック３３０と同様に、画面対角サイズに比例する。つまり、第１の回路ブロック８３０の電源配線の線幅の最小値は、式１５のように、画面対角サイズの２乗に比例する。
【００９３】
［数１５］
第１の回路ブロック８３０の電源配線の線幅の最小値∝画面対角サイズ^２
・・・・・・（式１５）
【００９４】
一方、一般的にＤＡコンバータ回路は、ラダー抵抗や増幅器を有するため、例えば、クロック生成回路（ＣＧＣ）８３４等の通常の論理回路よりも、消費電流が大きい。ＤＡコンバータ回路８５１単体の消費電流は、式１６のように、データ線２０２の静電容量とデータ線２０２の駆動周波数の積と、定常リーク電流との和に比例する。
【００９５】
［数１６］
ＤＡコンバータ回路８５１単体の消費電流
∝データ線２０２の静電容量×データ線２０２の駆動周波数＋定常リーク電流
・・・・・・（式１６）
【００９６】
また、ＬＡＴ回路８５２単体の消費電流は、式１７のように、データ線２０２の駆動周波数に比例する。
【００９７】
［数１７］
ＬＡＴ回路８５２単体の消費電流∝データ線２０２の駆動周波数
・・・・・・（式１７）
【００９８】
精細度が一定であれば、データ線２０２の静電容量とデータ線２０２の駆動周波数は、表示領域３１０の画面対角サイズに比例する。また、データ線駆動回路３０２におけるＤＡコンバータ回路８５１およびＬＡＴ回路８５２の個数は、それぞれ表示領域３１０の画面対角サイズに比例する。したがって、ＤＡコンバータ回路８５１全体の消費電流は、式１８のように、画面対角サイズの３乗と、画面対角サイズと係数と定常リーク電流の積との和に比例する。
【００９９】
［数１８］
ＤＡコンバータ回路８５１全体の消費電流
∝ＤＡコンバータ回路８５１単体の消費電流
×ＤＡコンバータ回路８５１の個数
∝画面対角サイズ^３＋画面対角サイズ×係数×定常リーク電流
・・・・・（式１８）
【０１００】
また、ＬＡＴ回路８５２全体の消費電流は、式１９のように、画面対角サイズの２乗に比例する。
【０１０１】
［数１９］
ＬＡＴ回路８５２全体の消費電流
∝ＬＡＴ回路８５２単体の消費電流×ＬＡＴ回路８５２の個数
∝画面対角サイズ^２
・・・・・（式１９）
【０１０２】
第２の回路ブロック８５０の消費電流は、ＤＡコンバータ回路８５１の消費電流と、ＬＡＴ回路８５２の消費電流との和である。上述の場合、第２の回路ブロック８５０の消費電流は、式２０のように、画面対角サイズの３乗と係数の積と、画面対角サイズの２乗と係数の積と、画面対角サイズと係数と定常リーク電流の積との和である。
【０１０３】
［数２０］
第２の回路ブロック８５０の消費電流
＝ＤＡコンバータ回路８５１全体の消費電流＋ＬＡＴ回路８５２全体の消費電流
∝（画面対角サイズ^３）×係数＋（画面対角サイズ^２）×係数
＋画面対角サイズ×係数×定常リーク電流
・・・・・（式２０）
【０１０４】
第２の回路ブロック８５０の電源配線の長さは、画面対角サイズにほぼ比例する。このため、第２の回路ブロック８５０の電源配線の線幅の最小値は、第２の回路ブロック８５０の消費電流と画面対角サイズの積に比例する。つまり、第２の回路ブロック８５０の電源配線の線幅の最小値は、式２１のように、画面対角サイズの４乗と係数の積と、画面対角サイズの３乗と係数の積と、画面対角サイズの２乗と係数と定常リーク電流の積との和に比例する。
【０１０５】
［数２１］
第２の回路ブロック８５０の電源配線の線幅の最小値
∝第２の回路ブロック８５０の消費電流×画面対角サイズ
∝（画面対角サイズ^４）×係数＋（画面対角サイズ^３）×係数
＋（画面対角サイズ^２）×係数×定常リーク電流
【０１０６】
式２１と式１５を参照すればわかるとおり、一般的に第２の回路ブロック８５０の消費電流は第１の回路ブロック８３０の消費電流に比べてかなり大きい。ここで、電源配線の線幅は、各電源配線における消費電流から設定されるため、第１の回路ブロック８３０と第２の回路ブロック８５０のそれぞれに適した共通電源配線の線幅を独立して設定することができる。したがって、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることにより、電気光学装置の駆動回路の回路面積の増大をさらに抑制することができる。これにより、液晶表示装置の額縁を小さくして、コストを下げることができる。
例えば、画面対角サイズが４インチ、表示画面の解像度がＶＧＡ、精細度が２００ｐｐｉ、アスペクト比が４：３、フレーム周波数が６０Ｈｚの場合、第１の回路ブロック８３０であるロジック回路ブロックの電源配線の線幅は３０μｍ、第２の回路ブロック８５０である外部インタフェース回路ブロックの電源配線の線幅は１００μｍが最適となる。すなわち、電源配線８３５および電源配線８３６は配線幅３０μｍとし、電源配線８５３および電源配線８５５は配線幅１００μｍとする。
【０１０７】
＜４．第４実施形態＞
次に、上述した実施形態に係る電気光学装置の駆動回路を適用した電子機器について説明する。図７は、上述した実施形態に係る電気光学装置の駆動回路を内蔵した液晶表示装置の斜視構成図（一部断面図）である。カラーフィルタ基板上にＩＴＯを成膜することでコモン電極を形成した対向基板９０１をアクティブマトリクス基板１０１とシール材９２０により貼り合わせ、その中に液晶素子９１０を封入している。図示しないが、アクティブマトリクス基板１０１、対向基板９０１ともに液晶素子９１０と接触する面には、ポリイミド等からなる配向材料が塗布され、互いに直行する方向にラビング処理されている。また、アクティブマトリクス基板１０１上の対向導通部３０４には導通材が配置され、対向基板９０１のコモン電極と短絡されている。
アクティブマトリクス基板１０１は、アクティブマトリクス基板１０１上に実装されたフレキシブル基板９３０を通じて駆動回路基板９３５上の１ないし複数の駆動ＩＣ９４０に接続され、必要な電気信号および電位を供給される。
さらに、対向基板９０１の外側には上偏向板９５１を、アクティブマトリクス基板１０１の外側には下偏向板９５２を配置し、互いの偏向方向が直行するよう（クロスニコル状）に配置する。さらに下偏向板９５２の外側にはバックライトユニット９６０を配置する。バックライトユニット９６０は冷陰極管に導光板や散乱板を取り付けたものでも良いし、無機・有機ＬＥＤ素子によって発光するユニットでもよい。図示しないが、さらに必要に応じ、周囲を外殻で覆うあるいは上偏向板のさらに上に保護用のガラスやアクリル板を取り付けてもよいし、視野角改善のため、光学補償フィルムを貼っても良い。
【０１０８】
＜５．変形例、改良例＞
なお、本発明は前記実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。例えば、本発明は上述の実施形態の特徴部分を組み合わせたものであってもよい。
【０１０９】
例えば、前記実施形態では、電気光学装置が、駆動回路を備えるものとして説明したが、本発明はこれに限らない。例えば、駆動回路の一部または全部を、電気光学装置として素子基板に形成する替わりに、例えば、ＴＡＢ（Tape Automated Bonding）技術を用いてフィルムに実装された駆動回路を、素子基板の所定位置に設けられる異方性導電フィルムを介して電気的および機械的に接続する構成としても良いし、駆動回路が形成されたＩＣチップを、ＣＯＧ（Chip On Grass）技術を用いて、電気光学装置が形成された素子基板の所定位置に接続する構成としてもよい。
また、本実施形態では全回路ブロックの電源の降下電圧許容範囲を一定としたが、回路ブロックの適正に応じ、回路ブロックごとに変えても良い。例えば、デジタル回路ブロックでは誤動作しない範囲で許容範囲を大きくし、アナログ回路ブロックでは表示品位に影響しないように許容範囲を小さくするなどである。また、本実施形態では電源の降下電圧から配線幅を求めたが、製造プロセス等の要望によっては配線の電流密度によって配線幅を決めても良い。
また、本実施形態では同一回路ブロック内の電源配線は高電位電源配線と低電位電源配線で同じ配線幅としたが、例えばｎ型トランジスタとｐ型トランジスタの特性に差があるなどの要因によっては高電位電源配線と低電位電源配線で異なる配線幅としてもよい。
【０１１０】
＜６．電子機器＞
次に、上述した実施形態および応用例に係る電気光学装置１００を適用した電子機器について説明する。図８に、電気光学装置１００を適用したモバイル型のパーソナルコンピュータの構成を示す。パーソナルコンピュータ２０００は、表示ユニットとしての電気光学装置１００と本体部２０１０を備える。本体部２０１０には、電源スイッチ２００１およびキーボード２００２が設けられている。この電気光学装置１００は、電源配線幅が最適化されているため、十分な信頼性を有しながら額縁が小さく、このためパーソナルコンピュータ２０００も小型化できる。
【０１１１】
図９に、電気光学装置１００を適用した携帯電話機の構成を示す。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２、ならびに表示ユニットとしての電気光学装置１００を備える。スクロールボタン３００２を操作することによって、電気光学装置１００に表示される画面がスクロールされる。図１０に、電気光学装置１００を適用した情報携帯端末（ＰＤＡ：Personal Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２、ならびに表示ユニットとしての電気光学装置１００を備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が電気光学装置１００に表示される。
【０１１２】
なお、電気光学装置１００が適用される電子機器としては、図８〜図１０に示すものの他、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等が挙げられる。そして、これらの各種電子機器の表示部として、上述した電気光学装置１００が適用可能である。
【符号の説明】
【０１１３】
１、１００…電気光学装置、１０１…アクティブマトリクス基板、２０１…走査線、２０２…データ線、３０１…走査線駆動回路、３０２…データ線駆動回路、３３１、７３１、８３１…単位シフト回路（Ｓ／Ｒ）、３３２、７３２、８３２…双方向転送回路、３３３、７３３、８３３…クロック制御回路（ＣＣＣ）、３３４、７３４、８３４…クロック生成回路（ＣＧＣ）、７５１…インタフェースレベルシフト回路（ＩＦ Ｌ／Ｓ）、８５１…ＤＡコンバータ回路、３３５、７３５、８３５、８５５…基準電位ＶＳを供給する電源配線、３３６、３５３、７３６、８３６、８５３…基準電位ＶＤを供給する電源配線、３５４…基準電位ＶＢを供給する電源配線
【技術分野】
【０００１】
本発明は、半導体回路、電気光学装置の駆動回路および電子機器に関する。
【背景技術】
【０００２】
半導体回路は、複数の回路ブロックの組み合わせにより、複雑な機能を実現する。例えば、液晶表示装置等の電気光学装置を駆動する駆動回路は、機能に応じた複数の回路ブロックから構成されている。上述の回路ブロックには、回路素子を動作させるための電源電圧が供給され、電源電圧は、回路ブロックに応じて異なる場合がある。
【０００３】
ところで、電源電圧を供給する電源配線の抵抗は有限であるので、大電流が流れると配線上の電位が一時的に変動する。また、電源配線に一定値以上の密度の電流が流れると、ジュール熱やマイグレーション等によって電源配線に断線を生じ、半導体回路が不良となる。上述の問題は、いずれも、電源配線の線幅を太くし、電源配線の電気抵抗および電流密度を下げることで回避できるが、電源配線の線幅を半導体回路の瞬間最大消費電流に応じて広くすると、半導体回路の面積もそれだけ増大してしまう。
【０００４】
ここで、特許文献１は、出力バッファの瞬間最大消費電流を抑制する事で電源配線の線幅を抑制する方法を提案している。また、特許文献２は、回路ブロックにより異なる電圧の電源配線の線幅を最適化する手法を提案している。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平７−２７３６３５号公報
【特許文献２】特開平９−６９５６９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
半導体回路に求められる機能は、複雑になってきており、例えば、電気光学装置の駆動回路は、電気光学装置の大型化、高精細化に伴い、高速化、大規模化している。このため、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることにより、回路面積の増大をさらに抑制することが求められていた。
【０００７】
本発明は、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることにより、回路面積の増大をさらに抑制した半導体回路、電気光学装置の駆動回路および電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記の課題を解決するため、本発明は以下のものを提供する。
【０００９】
本発明の半導体回路は、第１の回路ブロックと、第２の回路ブロックと、複数の基準電位を供給する電源配線と、を有する半導体回路であって、前記第１の回路ブロックと前記第２の回路ブロックとは、ともに前記電源配線の１つであり共通の基準電位を供給する共通電源配線に接続され、前記共通電源配線の線幅は、前記第１の回路ブロックと前記第２の回路ブロックで異なることを特徴とする。
【００１０】
この発明によれば、半導体回路は、第１の回路ブロックと第２の回路ブロックとにおいて、共通の基準電位を供給する共通電源配線の線幅をそれぞれ独立して設定することができる。これにより、共通の基準電位を供給する共通電源配線を第１の回路ブロックと第２の回路ブロックのそれぞれに適した線幅に設定することが可能となる。したがって、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることにより、半導体回路の回路面積の増大をさらに抑制することができる。
【００１１】
本発明の電気光学装置の駆動回路は、複数の走査線と複数のデータ線と、前記走査線と前記データ線に接続されたスイッチング手段と、前記スイッチング手段に接続された画素電極と、を有する電気光学装置の駆動回路であって、第１の回路ブロックと、第２の回路ブロックと、複数の基準電位を供給する電源配線と、を備え、前記第１の回路ブロックと前記第２の回路ブロックとは、ともに前記電源配線の１つであり共通の基準電位を供給する共通電源配線に接続され、前記共通電源配線の線幅は、前記第１の回路ブロックと前記第２の回路ブロックで異なることを特徴とする。
【００１２】
この発明によれば、電気光学装置の駆動回路の第１の回路ブロックと第２の回路ブロックとにおいて、共通の基準電位を供給する共通電源配線の線幅をそれぞれ独立に設定することができる。これにより、電源配線を、第１の回路ブロックと第２の回路ブロックのそれぞれに適した線幅に設定することができる。したがって、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることにより、電気光学装置の駆動回路の回路面積の増大をさらに抑制することができる。
【００１３】
ここで、前記電気光学装置の駆動回路は、前記第１の回路ブロックが、クロック信号に同期して前記走査線または前記データ線に出力される信号を伝送する単位回路からなるシフトレジスタを備え、前記第２の回路ブロックが、前記走査線または前記データ線を駆動するバッファ回路を備えることが好ましい。
【００１４】
これによれば、第１の回路ブロックと第２の回路ブロックは、それぞれ機能が異なる。したがって、一般的に第１の回路ブロックと第２の回路ブロックは、消費電流が異なる。電源配線の線幅は、それぞれの電源配線における消費電流から設定されるため、回路ブロックに供給する電源電圧が同じであっても、それぞれの電源配線ごとに、またそれぞれの回路ブロックごとに、適した電源配線の線幅を独立して設定することができる。したがって、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることにより、電気光学装置の駆動回路の回路面積の増大をさらに抑制することができる。
【００１５】
ここで、前記電気光学装置の駆動回路は、前記第１の回路ブロックが、クロック信号に同期して前記走査線または前記データ線に出力される信号を伝送する単位回路からなるシフトレジスタを備え、さらに前記伝送されるデータが有意のレベルになっているか否かを判定した結果に基づき、前記クロック信号の前記単位回路への供給を制御するクロック制御回路を備えることが好ましい。
【００１６】
これによれば、第１の回路ブロックにおいて、クロック信号を供給しても状態が変化しない部分へのクロック信号の供給を停止することができ、消費電流を抑制することができる。電源配線の線幅は、各電源配線における消費電流から設定されるため、クロック信号の供給停止を考慮して、第１の回路ブロックの電源配線の線幅を抑制することができる。例えば、クロック制御回路を備える第１の回路ブロックでは、電源配線の線幅は画面対角サイズの２乗に比例させ、第２の回路ブロックでは、電源配線の線幅は画面対角サイズの３乗に比例させて設定することが望ましい。したがって、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることにより、電気光学装置の駆動回路の回路面積の増大をさらに抑制することができる。
【００１７】
ここで、前記電気光学装置の駆動回路は、前記第１の回路ブロックが、クロック信号に同期して前記走査線または前記データ線に出力される信号を伝送する単位回路からなるシフトレジスタを備え、前記第２の回路ブロックが、前記電気光学装置の駆動回路を駆動するための外部回路から入力される信号を昇圧するレベルシフト回路を備えることが好ましい。
【００１８】
レベルシフト回路には、常に数μＡから数１０μＡオーダの定常リーク電流が流れる。一方、第１の回路ブロックの消費電流は、電気光学装置の画面対角サイズに単純に比例する傾向にある。このため、電気光学装置の画面対角サイズが小さい場合、第２の回路ブロックの消費電流に占めるレベルシフト回路の定常リーク電流の割合が支配的になり、第１の回路ブロックと第２の回路ブロックの消費電流の差は、顕著となる。ここで、電源配線の線幅は、各電源配線における消費電流から設定されるため、第１の回路ブロックと第２の回路ブロックのそれぞれに適した共通電源配線の線幅を独立して設定することができる。したがって、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることにより、電気光学装置の駆動回路の回路面積の増大をさらに抑制することができる。
【００１９】
ここで、前記電気光学装置の駆動回路は、前記第１の回路ブロックが、クロック信号に同期して前記走査線または前記データ線に出力される信号を伝送する単位回路からなるシフトレジスタを備え、前記第２の回路ブロックが、前記電気光学装置の駆動回路を駆動するため外部回路から入力される信号を、所定の範囲内の信号立ち上り、立下り時間で前記第１の回路ブロックへ出力するためのバッファ回路を備えることが好ましい。
【００２０】
これによれば、第１の回路ブロックと第２の回路ブロックは、それぞれ機能が異なる。したがって、一般的に第１の回路ブロックと第２の回路ブロックは、消費電流が異なる。電源配線の線幅は、それぞれの電源配線における消費電流から設定されるため、それぞれの回路ブロックに供給する電源電圧が同じであっても、それぞれの電源配線ごとに、またそれぞれの回路ブロックごとに、適した電源配線の線幅を独立して設定することができる。したがって、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることにより、電気光学装置の駆動回路の回路面積の増大をさらに抑制することができる。
【００２１】
ここで、前記電気光学装置の駆動回路は、前記第１の回路ブロックが、クロック信号に同期して前記走査線または前記データ線に出力される信号を伝送する単位回路からなるシフトレジスタを備え、前記第２の回路ブロックが、前記データ線を所定の電位で駆動するためのＤＡコンバータ回路を備えることが好ましい。
【００２２】
ＤＡコンバータ回路は、一般的にラダー抵抗や増幅器を有するため、例えば、クロック生成回路（ＣＧＣ）等の通常の論理回路よりも、消費電流が大きい。一方、第１の回路ブロックの消費電流は、電気光学装置の画面対角サイズに単純に比例する傾向にある。このため、電気光学装置の画面対角サイズが小さい場合、第２の回路ブロックのＤＡコンバータ回路の消費電流の割合は大きくなり、第１の回路ブロックと第２の回路ブロックの消費電流の差が、顕著となる。ここで、電源配線の線幅は、各電源配線における消費電流から設定されるため、第１の回路ブロックと第２の回路ブロックのそれぞれに適した共通電源配線の線幅を独立して設定することができる。したがって、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることにより、電気光学装置の駆動回路の回路面積の増大をさらに抑制することができる。
【００２３】
ここで、前記電気光学装置の駆動回路は、前記第１の回路ブロックに供給される前記複数の基準電位の最大値と最小値の差である第１の駆動電圧が、前記第２の回路ブロックに供給される前記複数の基準電位の最大値と最小値の差である第２の駆動電圧と異なることが好ましい。
【００２４】
これによれば、第１の回路ブロックと第２の回路ブロックは、共通電源配線の他に異なる基準電位を供給する電源配線を備え、それぞれの駆動電圧は異なる。この場合にも、各電源配線における消費電流を考慮して、第１の回路ブロックと第２の回路ブロックのそれぞれに適した共通電源配線の線幅を独立して設定することができる。したがって、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることにより、電気光学装置の駆動回路の回路面積の増大をさらに抑制することができる。
【００２５】
ここで、前記電気光学装置の駆動回路は、前記共通電源配線に与えられる電位が、前記駆動回路に供給されるグラウンド電位と異なる電位であることが好ましい。
【００２６】
これによれば、グラウンド電位以外の電位を共通電源配線により供給し、この共通電源配線の線幅を回路ブロックごとに独立して設定することができる。ここで、最も高い基準電位であるＶＤを共通電源配線とすることができる。したがって、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることにより、電気光学装置の駆動回路の回路面積の増大をさらに抑制することができる。
【００２７】
また、電気光学装置において前記駆動回路と、複数の走査線と複数のデータ線と、前記走査線と前記データ線に接続されたスイッチング手段と、前記スイッチング手段に接続された画素電極と、を同一基板上に形成することにより、前記電気光学装置の駆動回路の回路面積の増大をさらに抑制することができる。
【００２８】
また、電子機器に前記電気光学装置を備え、回路面積の増大をさらに抑制することにより、さらなる小型化、高機能化に対応した電子機器を提供することができる。
【図面の簡単な説明】
【００２９】
【図１】液晶表示装置の駆動回路を内蔵するアクティブマトリクス基板１０１の構成図である。
【図２】第１実施形態の走査線駆動回路３０１の構成を示す回路図である。
【図３】レベルシフト回路３５１の構成図。
【図４】第２実施形態の走査線駆動回路７０１の構成を示す回路図である。
【図５】インタフェースレベルシフト回路７５１の構成図。
【図６】第３実施形態のデータ線駆動回路３０２の構成を示す回路図である。
【図７】電気光学装置の駆動回路を内蔵した液晶表示装置の斜視構成図（一部断面図）である。
【図８】前記した電気光学装置を適用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。
【図９】前記した電気光学装置を適用した携帯電話機の構成を示す斜視図である。
【図１０】前記した電気光学装置を適用した情報携帯端末の構成を示す斜視図である。
【発明を実施するための形態】
【００３０】
＜１．第１実施形態＞
図１は、本発明の第１実施形態に係る液晶表示装置の駆動回路を内蔵するアクティブマトリクス基板１０１の構成図である。ここで、電気光学装置１００としての液晶表示装置は、複数の走査線２０１と複数のデータ線２０２と、走査線２０１およびデータ線２０２に接続されたポリシリコン薄膜を用いたｎ型薄膜トランジスター（ＴＦＴ）よりなるスイッチング手段４０１と、スイッチング手段４０１に接続された画素電極４０２とを備えている。
具体的には、電気光学装置１００としての液晶表示装置が備える無アルカリガラスのアクティブマトリクス基板１０１上には、複数の走査線２０１と複数のデータ線２０２が、表示領域３１０にて交差して形成されている。また、アクティブマトリクス基板１０１上には、ポリシリコン薄膜を用いた薄膜トランジスター（ＴＦＴ）を集積することで形成された、駆動回路としてのデータ線駆動回路３０２および走査線駆動回路３０１が形成されている。ここで、データ線駆動回路３０２および走査線駆動回路３０１とスイッチング手段４０１は同一製造工程で製造される。
データ線２０２は、データ線駆動回路３０２に接続されて駆動され、走査線２０１は、走査線駆動回路３０１に接続されて駆動される。走査線２０１とデータ線２０２の数は、液晶表示装置の解像度により異なり、例えば、ＶＧＡ解像度の液晶表示装置の場合、それぞれ４８０本と１９２０本となる。
【００３１】
走査線駆動回路３０１およびデータ線駆動回路３０２には、実装端子６０１を通して、必要な電気信号および電位が供給される。
【００３２】
また、アクティブマトリクス基板１０１上には、走査線２０１と並行かつ交互に、複数のコモン線（容量線）２０３が配置されている。コモン線２０３はコモン配線３０５を通じて相互に短絡され、さらに対向基板のコモン電極に導通を図るための対向導通部３０４に接続されている。
【００３３】
アクティブマトリクス基板１０１上の表示領域３１０では、走査線２０１とデータ線２０２の各交点に、Ｎチャネル型電界効果薄膜トランジスタよりなるスイッチング手段４０１が形成されている。スイッチング手段４０１のゲート電極は走査線２０１に、ソース電極はデータ線２０２に、ドレイン電極は画素電極４０２にそれぞれ接続されている。液晶表示装置が組み立てられた際には、対向基板の対向電極ＣＯＭが対向導通部３０４を介してコモン線２０３に接続されることとなる。そして、画素電極４０２は、電気光学物質としての液晶材料を挟んで対向する対向基板の対向電極ＣＯＭとで液晶容量を形成する。また、液晶容量と並列に画素電位側の容量電極とコモン線２０３とで補助容量を形成する。
【００３４】
図２は、走査線駆動回路３０１の構成を示す回路図である。走査線駆動回路３０１は、第１の回路ブロック３３０と、第２の回路ブロック３５０と、複数の基準電位を供給する電源配線とを備えている。
【００３５】
第１の回路ブロック３３０は、クロック制御回路（ＣＣＣ）３３３、クロック生成回路（ＣＧＣ）３３４、単位シフト回路（Ｓ／Ｒ）３３１、双方向転送回路３３２、ＮＡＮＤ回路３３７、インバータ回路３３８を備えるロジック回路ブロックである。第１の回路ブロック３３０は、例えば、８Ｖで駆動される。
【００３６】
双方向転送回路３３２は、方向信号（ＤＩＲ信号）および逆方向信号（ＤＩＲＸ信号）により、転送方向を正逆に切り替えることで、画面の反転を容易に実現する回路である。方向信号（ＤＩＲ信号）が０Ｖかつ逆方向信号（ＤＩＲＸ信号）が８Ｖの時、双方向転送回路３３２には図２の下から上の方向に、また、方向信号（ＤＩＲ信号）が８Ｖかつ逆方向信号（ＤＩＲＸ信号）が０Ｖの時、双方向転送回路３３２には図２の上から下の方向に信号が伝送される。
【００３７】
単位回路としての単位シフト回路（Ｓ／Ｒ）３３１は、また入力される信号をクロック信号に同期して出力するラッチ回路である。複数の単位シフト回路（Ｓ／Ｒ）３３１とこれらを従属接続するための双方向転送回路３３２は、シフトレジスタを構成する。シフトレジスタには、フレーム期間の開始を示す、開始信号が入力される。単位シフト回路（Ｓ／Ｒ）３３１は、走査線２０１に出力される信号をクロック信号に同期して順次シフトして出力する。
【００３８】
クロック制御回路（ＣＣＣ）３３３は、クロックラインの静電容量の増大を防ぐため、シフトレジスタのうち、Ｈレベルに駆動されている段の前後のみにクロック信号を供給し、他の段へはクロック信号の供給を停止する回路である。
【００３９】
クロック生成回路（ＣＧＣ）３３４は、単極性のクロック信号から単位シフト回路（Ｓ／Ｒ）３３１の動作に必要な両極性のクロック信号を生成することで、正負クロック間の位相ずれによる誤作動を防止する回路である。
【００４０】
第２の回路ブロック３５０は、第１の回路ブロック３３０から出力される低振幅の信号を高振幅の信号に昇圧するレベルシフト回路（Ｌ／Ｓ）３５１と、複数のスイッチング回路が接続された走査線２０１をレベルシフト回路（Ｌ／Ｓ）３５１の出力信号によって駆動するバッファ回路３５２を備える外部インタフェース回路ブロックである。図３はレベルシフト回路（Ｌ／Ｓ）３５１の詳細なる回路図であって、いわゆるフリップフロップ型のレベルシフト回路を構成している。
【００４１】
電源配線３３５、３３６、３５３、３５４は、走査線駆動回路３０１に複数の基準電位ＶＳ、ＶＤ、ＶＢを供給する。例えば、グラウンド電位としての基準電位ＶＳを０Ｖ、基準電位ＶＤを８Ｖ、基準電位ＶＢを−４Ｖとしている。電源配線３３６、３５３は、それぞれ第１の回路ブロック３３０と第２の回路ブロック３５０に、共通の基準電位ＶＤを供給する。電源配線３３５は、第１の回路ブロック３３０に、基準電位ＶＳを供給する。電源配線３５４は、第２の回路ブロック３５０に、基準電位ＶＢを供給する。
第１の回路ブロック３３０は、共通の基準電位ＶＤとしての８Ｖと、ＶＳとしての０Ｖの供給を受け、８Ｖで動作する。第２の回路ブロック３５０は、共通の基準電位ＶＤとしての８Ｖと、ＶＢとしての−４Ｖの供給を受け、１２Ｖで駆動する。
【００４２】
第１の回路ブロック３３０では、８Ｖの低電位側の電源電圧で駆動することにより消費電流を低減する一方、第２の回路ブロック３５０のレベルシフト回路（Ｌ／Ｓ）３５１で信号を８Ｖから１２Ｖに昇圧して走査線２０１に書き込むことで、画素電極４０２への書き込みが不足しないようにしている。また、高電位側の基準電位ＶＤは、第１の回路ブロック３３０および第２の回路ブロック３５０において８Ｖで共通とし、低電位側の基準電位は、第１の回路ブロック３３０ではＶＳで０Ｖに、第２の回路ブロック３５０ではＶＢで−４Ｖにすることで、電源配線を共通電源配線とすることができる。このように基準電位を共通化することによって、実装端子数および外部電源ＩＣの削減を実現でき、低コスト化、回路面積縮小に寄与する。
なお、電源配線は、各回路を構成する回路素子の電源ノードに接続されるが、図においては、便宜のため、回路素子との接続を省略する。
【００４３】
ここで、第１の回路ブロック３３０および第２の回路ブロック３５０の電源配線の線幅について説明する。
通常の液晶表示装置の駆動では、例えば、４８０本の走査線２０１のうち、同時に選択されＨレベルに駆動されている走査線２０１は１本のみである。そしてこのとき、シフトレジスタを構成する単位シフト回路（Ｓ／Ｒ）３３１のうち、選択された走査線２０１に対応してＨレベルを出力するものは２段である。この場合に、クロック制御回路（ＣＣＣ）３３３がクロック信号を供給する必要があるのは、Ｈレベルになっている２段およびその前後の計４段の単位シフト回路（Ｓ／Ｒ）３３１のみである。残りの４７６段については、Ｌレベルの出力を保持したままのラッチ状態であり、クロック信号を供給しても状態が変化しない部分へのクロック信号の供給は停止される。したがって、第１の回路ブロック３３０の消費電流は、ほぼこの４段分に対応する回路の消費電流のみとなっている。また、消費電流は、走査線２０１の駆動周波数に比例し、第１の回路ブロック３３０の走査線２０１の駆動周波数は走査線２０１の本数に比例する。つまり、フレーム周波数一定であれば、第１回路ブロック３３０の消費電流は、式１のように、走査線２０１の本数に比例する。
【００４４】
［数１］
第１の回路ブロック３３０の消費電流
∝走査線２０１の駆動周波数∝走査線２０１の本数・・・・・・・・・・（式１）
【００４５】
したがって、画面対角サイズが大きくなるか、あるいは精細度が高くなって走査線２０１の本数およびドライバ段数が増えても基本的に、第１の回路ブロック３３０の消費電流は、走査線２０１の本数により一次的に増加する。
一方、第２の回路ブロック３５０の消費電流は、式２のように、走査線２０１の駆動周波数と走査線２０１の静電容量の積に比例する。
【００４６】
［数２］
第２の回路ブロック３５０の消費電流
∝走査線２０１の駆動周波数×走査線２０１の静電容量・・・・・・・・（式２）
【００４７】
精細度が一定かつフレーム周波数一定であれば、走査線２０１の本数と、走査線２０１の静電容量と、走査線２０１の駆動周波数とは、表示領域３１０の画面対角サイズに比例する。
上述の場合、第１の回路ブロック３３０の消費電流は、走査線２０１の本数に比例し、走査線２０１の本数は、画面対角サイズに比例する。つまり、第１の回路ブロック３３０の消費電流は、式３のように、画面対角サイズに比例する。
【００４８】
［数３］
第１の回路ブロック３３０の消費電流∝画面対角サイズ・・・・・・・・・・（式３）
【００４９】
また、第２の回路ブロック３５０の消費電流は、走査線２０１の駆動周波数と走査線２０１の静電容量の積に比例し、走査線２０１の駆動周波数および走査線２０１の静電容量は、ともに画面対角サイズに比例する。つまり、第２の回路ブロック３５０の消費電流は、式４のように、画面対角サイズの２乗に比例する。
【００５０】
［数４］
第２の回路ブロック３５０の消費電流∝画面対角サイズ^２・・・・・・・・（式４）
【００５１】
ここで、電源配線末端における電源の降下電圧は、式５のように、電源の消費電流と電源配線の抵抗の積である。
【００５２】
［数５］
電源の降下電圧＝電源の消費電流×電源配線の抵抗・・・・・・・・・・・・（式５）
【００５３】
また、電源配線の抵抗は、式６のように、電源配線の長さと電源配線の線幅の商に比例する。
【００５４】
［数６］
電源配線の抵抗∝電源配線の長さ÷電源配線の線幅・・・・・・・・・・・・（式６）
【００５５】
さらに、電源配線の長さは、走査線駆動回路３０１の基板上でのサイズに近似し、走査線駆動回路３０１の基板上でのサイズは、画面縦方向サイズに近似し、画面縦方向サイズは、画面対角サイズに比例する。つまり、電源配線の長さは、式７のように、画面対角サイズに比例する。
【００５６】
［数７］
電源配線の長さ≒走査線駆動回路３０１の基板上でのサイズ
≒画面縦方向サイズ∝画面対角サイズ・・・・・・・・・・・・・・・・・（式７）
【００５７】
したがって、電源配線による降下電圧を一定以下にするように電源配線の線幅を設定するならば、第１の回路ブロック３３０の電源配線の線幅の最小値は、式８のように、画面対角サイズの２乗に比例する。
【００５８】
［数８］
第１の回路ブロック３３０の電源配線の線幅の最小値∝画面対角サイズ^２
・・・・・（式８）
【００５９】
また、第２の回路ブロック３５０の電源配線の線幅の最小値は、式９のように、画面対角サイズの３乗に比例する。
【００６０】
［数９］
第２の回路ブロック３５０の電源配線の線幅の最小値∝画面対角サイズ^３
・・・・・（式９）
【００６１】
例えば、画面対角サイズが４インチ、表示画面の解像度がＶＧＡ、精細度が２００ｐｐｉ、アスペクト比が４：３、フレーム周波数が６０Ｈｚの場合、第１の回路ブロック３３０であるロジック回路ブロックの電源配線の線幅は３０μｍ、第２の回路ブロック３５０である外部インタフェース回路ブロックの電源配線の線幅は１００μｍが最適となる。よって、電源配線３３５、電源配線３３６の配線幅はそれぞれ３０μｍ、電源配線３５３、電源配線３５４の配線幅はそれぞれ１００μｍと設定する。
【００６２】
このように、第１の回路ブロック３３０と第２の回路ブロック３５０では、消費電流が異なるため、それぞれに適した電源配線の線幅を設定することができる。つまり、電源配線での電圧降下を一定の範囲内として、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることにより、液晶表示装置の駆動回路の回路面積の増大をさらに抑制することができる。これにより、液晶表示装置の額縁を小さくして、コストを下げることができる。式８および式９から明らかなとおり、この効果は画面サイズが大きくなるほど顕著となり、また精細度が高いほど顕著である。
【００６３】
なお、ここではシフトレジスタを用いた走査線駆動回路３０１を説明したが、本発明のシフトレジスタはこれに限らず、単位回路により信号を伝送するものであって、クロック制御回路（ＣＣＣ）３３３によるクロック信号の制御を受けるものであればよい。例えば、フリップフロップ回路等を用いた線順次選択回路や、カウンタ回路を用いたタイミングジェネレータなどのロジック回路でもよい。
【００６４】
＜２．第２実施形態＞
本実施形態においては、低振幅の信号を高振幅の信号に昇圧する回路の構成が第１実施形態と異なる。
図４は、第２実施形態の走査線駆動回路７０１である。走査線駆動回路７０１は、第１の回路ブロック７３０と、第２の回路ブロック７５０と、複数の基準電位を供給する電源配線とを備えている。
【００６５】
第１の回路ブロック７３０は、クロック制御回路（ＣＣＣ）７３３、クロック生成回路（ＣＧＣ）７３４、単位シフト回路（Ｓ／Ｒ）７３１、双方向転送回路７３２、第１のバッファ回路７３７、ＮＡＮＤ回路７３８を備えるロジック回路ブロックである。第１の回路ブロック７３０と第２の回路ブロック７５０は、例えば、１２Ｖで駆動される。
【００６６】
双方向転送回路７３２、単位回路としての単位シフト回路（Ｓ／Ｒ）７３１、クロック制御回路（ＣＣＣ）７３３、クロック生成回路（ＣＧＣ）７３４は、第１実施形態と同様である。また、第１のバッファ回路７３７は、複数のスイッチング回路が接続された走査線２０１を単位シフト回路（Ｓ／Ｒ）７３１の出力信号によって駆動するバッファ回路である。
【００６７】
第２の回路ブロック７５０は、インタフェースレベルシフト回路（ＩＦ Ｌ／Ｓ）７５１、第２のバッファ回路７５２を備える外部インタフェース回路ブロックである。
【００６８】
インタフェースレベルシフト回路（ＩＦ Ｌ／Ｓ）７５１は、電気光学装置の駆動回路を駆動するために、外部ＩＣ等の外部回路から入力される低振幅の信号を高振幅の信号に昇圧する回路であって、図５はその詳細なる回路図である。容量結合型と呼ばれるレベルシフト回路であって、本実施形態のように比較的能力の低いポリシリコン薄膜トランジスタであっても３〜４倍の出力比を実現できるが、定常的にリーク電流が流れる構成である。
【００６９】
第２のバッファ回路７５２は、第１の回路ブロック７３０が正常に動作するために必要とする信号の立上り、立下り時間を満たすよう、インタフェースレベルシフト回路（ＩＦ
Ｌ／Ｓ）７５１から出力される信号の駆動能力を高める回路であって、バッファ回路３５２と同様、インバータ回路を直列に複数個接続することで実現される。
【００７０】
電源配線７３５、７３６は、第１の回路ブロック７３０に複数の基準電位ＶＳ、ＶＤを供給する。例えば、グラウンド電位としての基準電位ＶＳを０Ｖ、基準電位ＶＤを１２Ｖとしている。また、電源配線７５５、７５６は第２の回路ブロック７５０に基準電位ＶＳ、ＶＤを供給する。
電源配線７３５と電源配線７５５および電源配線７３６と電源配線７５６はそれぞれ基板１０１上で短絡され、第１の回路ブロック７３０と第２の回路ブロック７５０は、共通の基準電位ＶＤとしての１２Ｖと、共通の基準電位ＶＳとしての０Ｖの供給を受け、１２Ｖで動作する。
【００７１】
本実施形態では、第１の回路ブロック７３０に１２Ｖ信号を入力する必要があるが、１２Ｖという高い電圧振幅を出力できるＩＣは高価である。このため、外部ＩＣ等の外部回路からの信号は３Ｖ振幅とし、インタフェースレベルシフト回路（ＩＦ Ｌ／Ｓ）７５１にて信号を３Ｖから１２Ｖに昇圧し、さらに第２のバッファ回路７５２にて駆動能力を高めている。
第１の回路ブロック７３０と第２の回路ブロック７５０は、１２Ｖで駆動し、高電位側の基準電位ＶＤは、第１の回路ブロック７３０および第２の回路ブロック７５０において１２Ｖ共通とし、低電位側の基準電位ＶＳは、第１の回路ブロック７３０および第２の回路ブロック７５０において０Ｖ共通とすることで、共通電源配線とすることができる。
なお、電源配線は、各回路を構成する回路素子の電源ノードに接続されるが、図においては、便宜のため、回路素子との接続を省略する。
【００７２】
ここで、第１の回路ブロック７３０および第２の回路ブロック７５０の電源配線の線幅について説明する。
第１の回路ブロック７３０は、クロック制御回路（ＣＣＣ）７３３および第１のバッファ回路７３７を備えているので、第１実施形態の第１の回路ブロック３３０および第２の回路ブロック３５０を合わせた回路ブロックに近い。このため、第１の回路ブロック７３０の電源配線の線幅の最小値は、式１０のように、画面対角サイズの３乗と係数の積と、画面対角サイズの２乗と係数の積との和に比例する。
【００７３】
［数１０］
第１の回路ブロック７３０の電源配線の線幅の最小値
∝（画面対角サイズ^３）×係数＋（画面対角サイズ^２）×係数
・・・・・（式１０）
【００７４】
また、本実施形態のインタフェースレベルシフト回路（ＩＦ Ｌ／Ｓ）７５１には、第１実施形態のレベルシフト回路（Ｌ／Ｓ）３５１と異なり、定常的なリーク電流、つまり定常リーク電流が流れる。これは、第１実施形態のレベルシフト回路（Ｌ／Ｓ）３５１が信号を８Ｖから１２Ｖへと１．５倍の昇圧を行うのに対し、本実施形態のインタフェースレベルシフト回路（ＩＦ Ｌ／Ｓ）７５１は、信号を３Ｖから１２Ｖへと４倍もの昇圧を行う必要があり、第１実施形態のレベルシフト回路（Ｌ／Ｓ）３５１とは回路構成が異なるためである。上述の定常リーク電流は、インタフェースレベルシフト回路（ＩＦ Ｌ／Ｓ）７５１の構成によって決まるので、昇圧する信号数、つまりインタフェースレベルシフト回路（ＩＦ Ｌ／Ｓ）７５１の数によって決まり、画面対角サイズによらず一定である。また、入力信号のレベル切り替わり時に消費する電流が存在する。したがって、インタフェースレベルシフト回路（ＩＦ Ｌ／Ｓ）７５１の消費電流は、式１１のように、走査線２０１の駆動周波数と係数の積と、定常リーク電流との和に比例する。
【００７５】
［数１１］
インタフェースレベルシフト回路（ＩＦ Ｌ／Ｓ）７５１の消費電流
∝係数×走査線２０１の駆動周波数＋定常リーク電流
・・・・・・（式１１）
【００７６】
第２のバッファ回路７５２の消費電流は、式１２のように、駆動する信号配線の静電容量と走査線２０１の駆動周波数の積に比例する。
【００７７】
［数１２］
第２のバッファ回路７５２の消費電流
∝駆動する信号配線の静電容量×走査線２０１の駆動周波数・・・・・（式１２）
【００７８】
精細度が一定であれば、走査線２０１の本数、駆動する信号配線の静電容量、および走査線２０１の駆動周波数はそれぞれ、表示領域３１０の画面対角サイズに比例する。
一方、第２の回路ブロック７５０の消費電流は、第２のバッファ回路７５２の消費電流と、インタフェースレベルシフト回路（ＩＦ Ｌ／Ｓ）７５１の消費電流との和である。上述の場合、第２の回路ブロック７５０の消費電流は、式１３のように、画面対角サイズの２乗と係数の積と、画面対角サイズと係数の積と、定常リーク電流と係数の積との和である。
【００７９】
［数１３］
第２の回路ブロック７５０の消費電流
＝第２のバッファ回路７５２の消費電流
＋インタフェースレベルシフト回路（ＩＦ Ｌ／Ｓ）７５１の消費電流
∝（画面対角サイズ^２）×係数
＋画面対角サイズ×係数＋定常リーク電流
・・・・・・（式１３）
【００８０】
第２の回路ブロック７５０の電源配線の長さは、画面対角サイズによらずほぼ一定であるため、第２の回路ブロック７５０の電源配線の線幅の最小値は、第２の回路ブロック７５０の消費電流に比例する。つまり、第２の回路ブロック７５０の電源配線の線幅の最小値は、式１４のように、画面対角サイズの２乗と係数の積と、画面対角サイズと係数の積と、定常リーク電流と係数の積との和に比例する。
【００８１】
［数１４］
第２の回路ブロック７５０の電源配線の線幅の最小値
∝第２の回路ブロック７５０の消費電流×画面サイズ
∝（画面対角サイズ^２）×係数＋画面対角サイズ×係数
＋定常リーク電流×係数
・・・・・・（式１４）
【００８２】
式１３と式１４を比較すると、一般的に式１４の定常リーク電流の項が比較的大きい（数μＡ〜数１０μＡ／個）のため、画面サイズが一定以下では第２の回路ブロック７５０の電源配線の線幅の最小値の方が大きくなる。例えば、画面対角サイズが４インチ、表示画面の解像度がＶＧＡ、精細度が２００ｐｐｉ、アスペクト比が４：３、フレーム周波数が６０Ｈｚの場合、第１の回路ブロック７３０であるロジック回路ブロックの電源配線の線幅は１００μｍ、第２の回路ブロック７５０である外部インタフェース回路ブロックの電源配線の線幅は３００μｍが最適となる。ただし、画面対角サイズが大きくなるにつれてその差は縮まり、画面対角サイズが１２インチ程度でロジック回路ブロックの電源配線の線幅が外部インタフェース回路ブロックの電源配線の線幅を逆転することになる。
以上の結果より、本実施形態では電源配線７３５および電源配線７３６の配線幅を１００μｍ、電源配線７５５および電源配線７５６の配線幅を３００μｍとする。
【００８３】
このように、第１の回路ブロック７３０と第２の回路ブロック７５０では、消費電流が異なるため、それぞれに適した電源配線の線幅を設定することができる。つまり、電源配線での電圧降下を一定の範囲内として、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることにより、液晶表示装置の駆動回路の回路面積の増大をさらに抑制することができる。これにより、液晶表示装置の額縁を小さくして、コストを下げることができる。
【００８４】
なお、本実施形態では単位シフト回路（Ｓ／Ｒ）７３１、クロック制御回路（ＣＣＣ）７３３、クロック生成回路（ＣＧＣ）７３４、第１のバッファ回路７３７、ＮＡＮＤ回路７３８に対し、２つの基準電位を２本の電源配線で供給している。しかし、第１実施形態のように、第１の回路ブロック７３０を、第１のバッファ回路７３７を備える回路ブロック７３０ａと、単位シフト回路（Ｓ／Ｒ）７３１とクロック制御回路（ＣＣＣ）７３３とクロック生成回路（ＣＧＣ）７３４とＮＡＮＤ回路７３８を備える回路ブロック７３０ｂの、さらに２つの回路ブロックに分けることもできる。すなわち、走査線駆動回路７０１は、回路ブロック７３０ａと、回路ブロック７３０ｂと、回路ブロック７５０の３つの回路ブロックに分け、電源配線７３５、７３６もそれぞれ２本に分割して７３９ａ、７３９ｂ、７３９ｃ、７３９ｄのようにすることができる。電源配線の線幅は、各電源配線における消費電流を考慮するため、回路ブロック７３０ａと、回路ブロック７３０ｂと、第２の回路ブロック７５０のそれぞれに適した共通電源配線の線幅を独立して設定することにより、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることができる。したがって、液晶光学装置の駆動回路の回路面積の増大をさらに抑制することができる。これにより、液晶表示装置の額縁を小さくして、コストを下げることができる。
【００８５】
また、本実施形態は、第１実施形態と組み合わることもできる。すなわち、外部ＩＣ等の外部回路から３Ｖの信号を入力し、インタフェースレベルシフト回路（ＩＦ Ｌ／Ｓ）７５１で信号を３Ｖから８Ｖに昇圧することで、単位シフト回路（Ｓ／Ｒ）７３１等を８Ｖで駆動し、その出力信号をレベルシフト回路（Ｌ／Ｓ）で信号をさらに８Ｖから１２Ｖに昇圧して走査線２０１へ出力することもできる。すなわち、走査線駆動回路７０１は、第１の回路ブロック７３０と、信号を３Ｖから８Ｖに昇圧するインタフェースレベルシフト回路（ＩＦ Ｌ／Ｓ）７５１を備える回路ブロック７５０ａと、信号を８Ｖから１２Ｖに昇圧する回路ブロック７５０ｂの３つの回路ブロックに分けることができる。電源配線の線幅は、各電源配線における消費電流を考慮するため、第１の回路ブロックと、回路ブロック７５０ａと、回路ブロック７５０ｂのそれぞれに適した共通電源配線の線幅を独立して設定することにより、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることができる。したがって、液晶光学装置の駆動回路の回路面積の増大をさらに抑制することができる。これにより、液晶表示装置の額縁を小さくできるため、またレベルシフト回路（ＩＦ Ｌ／ＳおよびＬ／Ｓ）の昇圧比を小さくすることができるので高性能なトランジスタを必要としないため、コストを下げることができる。
例えば、画面対角サイズが４インチ、表示画面の解像度がＶＧＡ、精細度が２００ｐｐｉ、アスペクト比が４：３、フレーム周波数が６０Ｈｚの場合、第１の回路ブロック７３０の電源配線の線幅を３０μｍ、回路ブロック７５０ａの電源配線を線幅は５０μｍ、回路ブロック７５０ｂの電源配線の線幅を３００μｍが最適である。
【００８６】
＜３．第３実施形態＞
図６は、本発明の第３実施形態に係るデータ線駆動回路３０２の回路図である。データ線駆動回路３０２は、第１の回路ブロック８３０と、第２の回路ブロック８５０と、複数の基準電位を供給する電源配線とを備えている。
【００８７】
第１の回路ブロック８３０は、クロック制御回路（ＣＣＣ）８３３、クロック生成回路（ＣＧＣ）８３４、単位シフト回路（Ｓ／Ｒ）８３１、ＮＡＮＤ回路８３７、インバータ回路８３８、双方向転送回路８３２を備えるロジック回路ブロックである。
【００８８】
単位回路としての単位シフト回路（Ｓ／Ｒ）８３１、クロック制御回路（ＣＣＣ）８３３、クロック生成回路（ＣＧＣ）８３４、双方向転送回路８３２は、第１実施形態と同様である。
【００８９】
第２の回路ブロック８５０は、第１の回路ブロック８３０から伝送されるタイミングでデジタル映像信号を保持するＬＡＴ回路８５２と、ＬＡＴ回路８５２から伝送されるデジタル信号を所定の電位であるアナログ信号に変換してデータ線２０２に書き込むＤＡコンバータ回路８５１を備える外部インタフェース回路ブロックである。第１の回路ブロック８３０と第２の回路ブロック８５０は、例えば、８Ｖで駆動される。
【００９０】
源配線８３５、８５５は、データ線駆動回路３０２に基準電位ＶＳを供給し、電源配線８３６、８５３は、データ線駆動回路３０２に基準電位ＶＤを供給する。例えば、グラウンド電位としての基準電位ＶＳを０Ｖ、基準電位ＶＤを８Ｖとしている。
第１の回路ブロック８３０と第２の回路ブロック８５０は、共通の基準電位ＶＤとしての８Ｖと、基準電位ＶＳとしての０Ｖの供給を受け、８Ｖで動作する。
【００９１】
本実施形態では、第１の回路ブロック８３０と第２の回路ブロック８５０は、８Ｖで駆動し、高電位側の基準電位ＶＤは、第１の回路ブロック８３０および第２の回路ブロック８５０において８Ｖ共通とし、低電位側の基準電位ＶＳは、第１の回路ブロック８３０および第２の回路ブロック８５０において０Ｖ共通とすることで、共通電源配線とすることができる。
なお、電源配線は、各回路を構成する回路素子の電源ノードに接続されるが、図においては、便宜のため、回路素子との接続を省略する。
【００９２】
ここで、第１の回路ブロック８３０および第２の回路ブロック８５０の電源配線の線幅について説明する。
第１の回路ブロック８３０は、第１実施形態の第１の回路ブロック３３０と同様に、クロック制御回路（ＣＣＣ）８３３を備えている。このため、第１の回路ブロック８３０の消費電流は、第１実施形態の第１の回路ブロック３３０と同様に、画面対角サイズに比例する。つまり、第１の回路ブロック８３０の電源配線の線幅の最小値は、式１５のように、画面対角サイズの２乗に比例する。
【００９３】
［数１５］
第１の回路ブロック８３０の電源配線の線幅の最小値∝画面対角サイズ^２
・・・・・・（式１５）
【００９４】
一方、一般的にＤＡコンバータ回路は、ラダー抵抗や増幅器を有するため、例えば、クロック生成回路（ＣＧＣ）８３４等の通常の論理回路よりも、消費電流が大きい。ＤＡコンバータ回路８５１単体の消費電流は、式１６のように、データ線２０２の静電容量とデータ線２０２の駆動周波数の積と、定常リーク電流との和に比例する。
【００９５】
［数１６］
ＤＡコンバータ回路８５１単体の消費電流
∝データ線２０２の静電容量×データ線２０２の駆動周波数＋定常リーク電流
・・・・・・（式１６）
【００９６】
また、ＬＡＴ回路８５２単体の消費電流は、式１７のように、データ線２０２の駆動周波数に比例する。
【００９７】
［数１７］
ＬＡＴ回路８５２単体の消費電流∝データ線２０２の駆動周波数
・・・・・・（式１７）
【００９８】
精細度が一定であれば、データ線２０２の静電容量とデータ線２０２の駆動周波数は、表示領域３１０の画面対角サイズに比例する。また、データ線駆動回路３０２におけるＤＡコンバータ回路８５１およびＬＡＴ回路８５２の個数は、それぞれ表示領域３１０の画面対角サイズに比例する。したがって、ＤＡコンバータ回路８５１全体の消費電流は、式１８のように、画面対角サイズの３乗と、画面対角サイズと係数と定常リーク電流の積との和に比例する。
【００９９】
［数１８］
ＤＡコンバータ回路８５１全体の消費電流
∝ＤＡコンバータ回路８５１単体の消費電流
×ＤＡコンバータ回路８５１の個数
∝画面対角サイズ^３＋画面対角サイズ×係数×定常リーク電流
・・・・・（式１８）
【０１００】
また、ＬＡＴ回路８５２全体の消費電流は、式１９のように、画面対角サイズの２乗に比例する。
【０１０１】
［数１９］
ＬＡＴ回路８５２全体の消費電流
∝ＬＡＴ回路８５２単体の消費電流×ＬＡＴ回路８５２の個数
∝画面対角サイズ^２
・・・・・（式１９）
【０１０２】
第２の回路ブロック８５０の消費電流は、ＤＡコンバータ回路８５１の消費電流と、ＬＡＴ回路８５２の消費電流との和である。上述の場合、第２の回路ブロック８５０の消費電流は、式２０のように、画面対角サイズの３乗と係数の積と、画面対角サイズの２乗と係数の積と、画面対角サイズと係数と定常リーク電流の積との和である。
【０１０３】
［数２０］
第２の回路ブロック８５０の消費電流
＝ＤＡコンバータ回路８５１全体の消費電流＋ＬＡＴ回路８５２全体の消費電流
∝（画面対角サイズ^３）×係数＋（画面対角サイズ^２）×係数
＋画面対角サイズ×係数×定常リーク電流
・・・・・（式２０）
【０１０４】
第２の回路ブロック８５０の電源配線の長さは、画面対角サイズにほぼ比例する。このため、第２の回路ブロック８５０の電源配線の線幅の最小値は、第２の回路ブロック８５０の消費電流と画面対角サイズの積に比例する。つまり、第２の回路ブロック８５０の電源配線の線幅の最小値は、式２１のように、画面対角サイズの４乗と係数の積と、画面対角サイズの３乗と係数の積と、画面対角サイズの２乗と係数と定常リーク電流の積との和に比例する。
【０１０５】
［数２１］
第２の回路ブロック８５０の電源配線の線幅の最小値
∝第２の回路ブロック８５０の消費電流×画面対角サイズ
∝（画面対角サイズ^４）×係数＋（画面対角サイズ^３）×係数
＋（画面対角サイズ^２）×係数×定常リーク電流
【０１０６】
式２１と式１５を参照すればわかるとおり、一般的に第２の回路ブロック８５０の消費電流は第１の回路ブロック８３０の消費電流に比べてかなり大きい。ここで、電源配線の線幅は、各電源配線における消費電流から設定されるため、第１の回路ブロック８３０と第２の回路ブロック８５０のそれぞれに適した共通電源配線の線幅を独立して設定することができる。したがって、マイグレーション等による電源配線の断線を防止しつつ、電源配線の線幅を必要最小限にすることにより、電気光学装置の駆動回路の回路面積の増大をさらに抑制することができる。これにより、液晶表示装置の額縁を小さくして、コストを下げることができる。
例えば、画面対角サイズが４インチ、表示画面の解像度がＶＧＡ、精細度が２００ｐｐｉ、アスペクト比が４：３、フレーム周波数が６０Ｈｚの場合、第１の回路ブロック８３０であるロジック回路ブロックの電源配線の線幅は３０μｍ、第２の回路ブロック８５０である外部インタフェース回路ブロックの電源配線の線幅は１００μｍが最適となる。すなわち、電源配線８３５および電源配線８３６は配線幅３０μｍとし、電源配線８５３および電源配線８５５は配線幅１００μｍとする。
【０１０７】
＜４．第４実施形態＞
次に、上述した実施形態に係る電気光学装置の駆動回路を適用した電子機器について説明する。図７は、上述した実施形態に係る電気光学装置の駆動回路を内蔵した液晶表示装置の斜視構成図（一部断面図）である。カラーフィルタ基板上にＩＴＯを成膜することでコモン電極を形成した対向基板９０１をアクティブマトリクス基板１０１とシール材９２０により貼り合わせ、その中に液晶素子９１０を封入している。図示しないが、アクティブマトリクス基板１０１、対向基板９０１ともに液晶素子９１０と接触する面には、ポリイミド等からなる配向材料が塗布され、互いに直行する方向にラビング処理されている。また、アクティブマトリクス基板１０１上の対向導通部３０４には導通材が配置され、対向基板９０１のコモン電極と短絡されている。
アクティブマトリクス基板１０１は、アクティブマトリクス基板１０１上に実装されたフレキシブル基板９３０を通じて駆動回路基板９３５上の１ないし複数の駆動ＩＣ９４０に接続され、必要な電気信号および電位を供給される。
さらに、対向基板９０１の外側には上偏向板９５１を、アクティブマトリクス基板１０１の外側には下偏向板９５２を配置し、互いの偏向方向が直行するよう（クロスニコル状）に配置する。さらに下偏向板９５２の外側にはバックライトユニット９６０を配置する。バックライトユニット９６０は冷陰極管に導光板や散乱板を取り付けたものでも良いし、無機・有機ＬＥＤ素子によって発光するユニットでもよい。図示しないが、さらに必要に応じ、周囲を外殻で覆うあるいは上偏向板のさらに上に保護用のガラスやアクリル板を取り付けてもよいし、視野角改善のため、光学補償フィルムを貼っても良い。
【０１０８】
＜５．変形例、改良例＞
なお、本発明は前記実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。例えば、本発明は上述の実施形態の特徴部分を組み合わせたものであってもよい。
【０１０９】
例えば、前記実施形態では、電気光学装置が、駆動回路を備えるものとして説明したが、本発明はこれに限らない。例えば、駆動回路の一部または全部を、電気光学装置として素子基板に形成する替わりに、例えば、ＴＡＢ（Tape Automated Bonding）技術を用いてフィルムに実装された駆動回路を、素子基板の所定位置に設けられる異方性導電フィルムを介して電気的および機械的に接続する構成としても良いし、駆動回路が形成されたＩＣチップを、ＣＯＧ（Chip On Grass）技術を用いて、電気光学装置が形成された素子基板の所定位置に接続する構成としてもよい。
また、本実施形態では全回路ブロックの電源の降下電圧許容範囲を一定としたが、回路ブロックの適正に応じ、回路ブロックごとに変えても良い。例えば、デジタル回路ブロックでは誤動作しない範囲で許容範囲を大きくし、アナログ回路ブロックでは表示品位に影響しないように許容範囲を小さくするなどである。また、本実施形態では電源の降下電圧から配線幅を求めたが、製造プロセス等の要望によっては配線の電流密度によって配線幅を決めても良い。
また、本実施形態では同一回路ブロック内の電源配線は高電位電源配線と低電位電源配線で同じ配線幅としたが、例えばｎ型トランジスタとｐ型トランジスタの特性に差があるなどの要因によっては高電位電源配線と低電位電源配線で異なる配線幅としてもよい。
【０１１０】
＜６．電子機器＞
次に、上述した実施形態および応用例に係る電気光学装置１００を適用した電子機器について説明する。図８に、電気光学装置１００を適用したモバイル型のパーソナルコンピュータの構成を示す。パーソナルコンピュータ２０００は、表示ユニットとしての電気光学装置１００と本体部２０１０を備える。本体部２０１０には、電源スイッチ２００１およびキーボード２００２が設けられている。この電気光学装置１００は、電源配線幅が最適化されているため、十分な信頼性を有しながら額縁が小さく、このためパーソナルコンピュータ２０００も小型化できる。
【０１１１】
図９に、電気光学装置１００を適用した携帯電話機の構成を示す。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２、ならびに表示ユニットとしての電気光学装置１００を備える。スクロールボタン３００２を操作することによって、電気光学装置１００に表示される画面がスクロールされる。図１０に、電気光学装置１００を適用した情報携帯端末（ＰＤＡ：Personal Digital Assistants）の構成を示す。情報携帯端末４０００は、複数の操作ボタン４００１および電源スイッチ４００２、ならびに表示ユニットとしての電気光学装置１００を備える。電源スイッチ４００２を操作すると、住所録やスケジュール帳といった各種の情報が電気光学装置１００に表示される。
【０１１２】
なお、電気光学装置１００が適用される電子機器としては、図８〜図１０に示すものの他、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等が挙げられる。そして、これらの各種電子機器の表示部として、上述した電気光学装置１００が適用可能である。
【符号の説明】
【０１１３】
１、１００…電気光学装置、１０１…アクティブマトリクス基板、２０１…走査線、２０２…データ線、３０１…走査線駆動回路、３０２…データ線駆動回路、３３１、７３１、８３１…単位シフト回路（Ｓ／Ｒ）、３３２、７３２、８３２…双方向転送回路、３３３、７３３、８３３…クロック制御回路（ＣＣＣ）、３３４、７３４、８３４…クロック生成回路（ＣＧＣ）、７５１…インタフェースレベルシフト回路（ＩＦ Ｌ／Ｓ）、８５１…ＤＡコンバータ回路、３３５、７３５、８３５、８５５…基準電位ＶＳを供給する電源配線、３３６、３５３、７３６、８３６、８５３…基準電位ＶＤを供給する電源配線、３５４…基準電位ＶＢを供給する電源配線
【特許請求の範囲】
【請求項１】
第１の回路ブロックと、第２の回路ブロックと、複数の基準電位を供給する電源配線と、を有する半導体回路であって、
前記第１の回路ブロックと前記第２の回路ブロックとは、ともに前記電源配線の１つであり共通の基準電位を供給する共通電源配線に接続され、前記第１の回路ブロック内の前記共通電源配線の線幅は、前記第２の回路ブロック内の前記共通電源配線の線幅より小さいことを特徴とする半導体回路。
【請求項２】
複数の走査線と複数のデータ線と、前記走査線と前記データ線に接続されたスイッチング手段と、前記スイッチング手段に対応して配置された画素電極と、を有する電気光学装置の駆動回路であって、
第１の回路ブロックと、第２の回路ブロックと、複数の基準電位を供給する電源配線と、を備え、
前記第１の回路ブロックと前記第２の回路ブロックとは、ともに前記電源配線の１つであり共通の基準電位を供給する共通電源配線に接続され、前記第１の回路ブロック内の前記共通電源配線の線幅は、前記第２の回路ブロック内の前記共通電源配線の線幅より小さいことを特徴とする電気光学装置の駆動回路。
【請求項３】
前記第１の回路ブロックは、クロック信号に同期して前記走査線または前記データ線に出力される信号を伝送する単位回路からなるシフトレジスタを備え、
前記第２の回路ブロックは、前記走査線または前記データ線を駆動するバッファ回路を備えることを特徴とする請求項２に記載の電気光学装置の駆動回路。
【請求項４】
前記第１の回路ブロックは、クロック信号に同期して前記走査線または前記データ線に出力される信号を伝送する単位回路からなるシフトレジスタを備え、
さらに前記伝送されるデータが有意のレベルになっているか否かを判定した結果に基づき、前記クロック信号の前記単位回路への供給を制御するクロック制御回路を備えることを特徴とする請求項２に記載の電気光学装置の駆動回路。
【請求項５】
前記第１の回路ブロックは、クロック信号に同期して前記走査線または前記データ線に出力される信号を伝送する単位回路からなるシフトレジスタを備え、
前記第２の回路ブロックは、前記電気光学装置の駆動回路を駆動するための外部回路から入力される信号を昇圧するレベルシフト回路を備えることを特徴とする請求項２に記載の電気光学装置の駆動回路。
【請求項６】
前記第１の回路ブロックは、クロック信号に同期して前記走査線または前記データ線に出力される信号を伝送する単位回路からなるシフトレジスタを備え、
前記第２の回路ブロックは、前記電気光学装置の駆動回路を駆動するため外部回路から入力される信号を、所定の範囲内の信号立ち上り、立下り時間で前記第１の回路ブロックへ出力するためのバッファ回路を備えることを特徴とする請求項２に記載の電気光学装置の駆動回路。
【請求項７】
前記第１の回路ブロックは、クロック信号に同期して前記走査線または前記データ線に出力される信号を伝送する単位回路からなるシフトレジスタを備え、
前記第２の回路ブロックは、前記データ線を所定の電位で駆動するためのＤＡコンバータ回路を備えることを特徴とする請求項２に記載の電気光学装置の駆動回路。
【請求項８】
前記第１の回路ブロックに供給される前記複数の基準電位の最大値と最小値の差である第１の駆動電圧は、前記第２の回路ブロックに供給される前記複数の基準電位の最大値と最小値の差である第２の駆動電圧と異なることを特徴とする請求項２から７のいずれかに記載の電気光学装置の駆動回路。
【請求項９】
請求項２から８に記載の駆動回路と、複数の走査線と複数のデータ線と、前記走査線と前記データ線に接続されたスイッチング手段と、前記スイッチング手段に接続された画素電極と、を同一基板上に形成した電気光学装置。
【請求項１０】
前記共通電源配線に与えられる電位は、前記電気光学装置に供給されるグラウンド電位と異なる電位であることを特徴とする請求項９に記載の電気光学装置。
【請求項１１】
請求項９から１０に記載の電気光学装置を備えた電子機器。
【請求項１】
第１の回路ブロックと、第２の回路ブロックと、複数の基準電位を供給する電源配線と、を有する半導体回路であって、
前記第１の回路ブロックと前記第２の回路ブロックとは、ともに前記電源配線の１つであり共通の基準電位を供給する共通電源配線に接続され、前記第１の回路ブロック内の前記共通電源配線の線幅は、前記第２の回路ブロック内の前記共通電源配線の線幅より小さいことを特徴とする半導体回路。
【請求項２】
複数の走査線と複数のデータ線と、前記走査線と前記データ線に接続されたスイッチング手段と、前記スイッチング手段に対応して配置された画素電極と、を有する電気光学装置の駆動回路であって、
第１の回路ブロックと、第２の回路ブロックと、複数の基準電位を供給する電源配線と、を備え、
前記第１の回路ブロックと前記第２の回路ブロックとは、ともに前記電源配線の１つであり共通の基準電位を供給する共通電源配線に接続され、前記第１の回路ブロック内の前記共通電源配線の線幅は、前記第２の回路ブロック内の前記共通電源配線の線幅より小さいことを特徴とする電気光学装置の駆動回路。
【請求項３】
前記第１の回路ブロックは、クロック信号に同期して前記走査線または前記データ線に出力される信号を伝送する単位回路からなるシフトレジスタを備え、
前記第２の回路ブロックは、前記走査線または前記データ線を駆動するバッファ回路を備えることを特徴とする請求項２に記載の電気光学装置の駆動回路。
【請求項４】
前記第１の回路ブロックは、クロック信号に同期して前記走査線または前記データ線に出力される信号を伝送する単位回路からなるシフトレジスタを備え、
さらに前記伝送されるデータが有意のレベルになっているか否かを判定した結果に基づき、前記クロック信号の前記単位回路への供給を制御するクロック制御回路を備えることを特徴とする請求項２に記載の電気光学装置の駆動回路。
【請求項５】
前記第１の回路ブロックは、クロック信号に同期して前記走査線または前記データ線に出力される信号を伝送する単位回路からなるシフトレジスタを備え、
前記第２の回路ブロックは、前記電気光学装置の駆動回路を駆動するための外部回路から入力される信号を昇圧するレベルシフト回路を備えることを特徴とする請求項２に記載の電気光学装置の駆動回路。
【請求項６】
前記第１の回路ブロックは、クロック信号に同期して前記走査線または前記データ線に出力される信号を伝送する単位回路からなるシフトレジスタを備え、
前記第２の回路ブロックは、前記電気光学装置の駆動回路を駆動するため外部回路から入力される信号を、所定の範囲内の信号立ち上り、立下り時間で前記第１の回路ブロックへ出力するためのバッファ回路を備えることを特徴とする請求項２に記載の電気光学装置の駆動回路。
【請求項７】
前記第１の回路ブロックは、クロック信号に同期して前記走査線または前記データ線に出力される信号を伝送する単位回路からなるシフトレジスタを備え、
前記第２の回路ブロックは、前記データ線を所定の電位で駆動するためのＤＡコンバータ回路を備えることを特徴とする請求項２に記載の電気光学装置の駆動回路。
【請求項８】
前記第１の回路ブロックに供給される前記複数の基準電位の最大値と最小値の差である第１の駆動電圧は、前記第２の回路ブロックに供給される前記複数の基準電位の最大値と最小値の差である第２の駆動電圧と異なることを特徴とする請求項２から７のいずれかに記載の電気光学装置の駆動回路。
【請求項９】
請求項２から８に記載の駆動回路と、複数の走査線と複数のデータ線と、前記走査線と前記データ線に接続されたスイッチング手段と、前記スイッチング手段に接続された画素電極と、を同一基板上に形成した電気光学装置。
【請求項１０】
前記共通電源配線に与えられる電位は、前記電気光学装置に供給されるグラウンド電位と異なる電位であることを特徴とする請求項９に記載の電気光学装置。
【請求項１１】
請求項９から１０に記載の電気光学装置を備えた電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１１−２２７５２２（Ｐ２０１１−２２７５２２Ａ）
【公開日】平成２３年１１月１０日（２０１１．１１．１０）
【国際特許分類】
【出願番号】特願２０１１−１５８３０１（Ｐ２０１１−１５８３０１）
【出願日】平成２３年７月１９日（２０１１．７．１９）
【分割の表示】特願２００６−１６０１５（Ｐ２００６−１６０１５）の分割
【原出願日】平成１８年１月２５日（２００６．１．２５）
【出願人】（３０４０５３８５４）エプソンイメージングデバイス株式会社 (2,386)
【Ｆターム（参考）】
【公開日】平成２３年１１月１０日（２０１１．１１．１０）
【国際特許分類】
【出願日】平成２３年７月１９日（２０１１．７．１９）
【分割の表示】特願２００６−１６０１５（Ｐ２００６−１６０１５）の分割
【原出願日】平成１８年１月２５日（２００６．１．２５）
【出願人】（３０４０５３８５４）エプソンイメージングデバイス株式会社 (2,386)
【Ｆターム（参考）】
[ Back to top ]