電気光学装置及び電子機器
【課題】本発明の目的は、装置を小型化することにある。
【解決手段】電気光学装置は、基板１０の動作領域１２に複数の走査線と複数のデータ線との交差部に対応して設けられた各々が電気光学素子６０を含む複数の単位回路と、能動素子を有して前記動作領域の周囲に形成された少なくとも１つの周辺回路１４と、周辺回路１４とオーバーラップするように位置する取付部９０を有して電気光学素子６０を封止する封止部材８４と、を有する。周辺回路１４は、複数の走査線を介して単位回路に走査信号を供給するための走査線駆動回路、単位回路の良否を検査するための検査回路及び複数のデータ線にプリチャージ信号を出力するプリチャージ回路のいずれかである。
【解決手段】電気光学装置は、基板１０の動作領域１２に複数の走査線と複数のデータ線との交差部に対応して設けられた各々が電気光学素子６０を含む複数の単位回路と、能動素子を有して前記動作領域の周囲に形成された少なくとも１つの周辺回路１４と、周辺回路１４とオーバーラップするように位置する取付部９０を有して電気光学素子６０を封止する封止部材８４と、を有する。周辺回路１４は、複数の走査線を介して単位回路に走査信号を供給するための走査線駆動回路、単位回路の良否を検査するための検査回路及び複数のデータ線にプリチャージ信号を出力するプリチャージ回路のいずれかである。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置及びその製造方法並びに電子機器に関する。
【背景技術】
【０００２】
エレクトロルミネセンスパネルのような電気光学装置では、回路を形成する領域が必要であり、また、酸素や水分の影響を受けやすい素子を有するので、素子を封止するための封止部材を設ける領域が必要である。従来、回路を形成する領域と、封止部材の取り付け領域が必要であるため、装置が大型化していた。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明の目的は、装置を小型化することにある。
【課題を解決するための手段】
【０００４】
（１）本発明に係る電気光学装置は、基板と、前記基板の動作領域に、複数の走査線と複数のデータ線との交差部に対応して設けられた、各々が電気光学素子を含む複数の単位回路と、能動素子を有し、前記動作領域の周囲に形成された少なくとも１つの周辺回路と、前記周辺回路とオーバーラップするように位置する、前記基板に対する取付部を有し、前記電気光学素子を封止する封止部材と、を有し、前記周辺回路は、前記複数の走査線を介して前記単位回路に走査信号を供給するための走査線駆動回路、前記単位回路の良否を検査するための検査回路及び前記複数のデータ線にプリチャージ信号を出力するプリチャージ回路のいずれかである。
本発明によれば、封止部材の取付部と周辺回路とがオーバーラップするので、装置を小型化することができる。なお、オーバーラップとは、取付部の少なくとも一部と周辺回路の少なくとも一部とが重複することを意味する。また、基板は、プレート形状のものに限定されるものではなく、それ以外の形状であっても、他の部材を支持できるものを含む。
（２）この電気光学装置は、前記周辺回路の隣にスペーサをさらに有し、前記取付部は、前記周辺回路及び前記スペーサの両方の上方に位置していてもよい。
（３）この電気光学装置において、前記スペーサは、前記電気光学素子と前記周辺回路とを電気的に接続する配線と同じ材料で形成されていてもよい。
（４）この電気光学装置において、それぞれの前記電気光学素子は、複数の発光色の発光層のいずれか１つを有してもよい。
（５）本発明に係る電子機器は、電気光学装置を有する。
（６）本発明に係る電気光学装置の製造方法は、基板の動作領域に、複数の走査線と複数のデータ線との交差部に対応して、各々が電気光学素子を含む複数の単位回路を設けること、前記基板の前記動作領域の周囲に、能動素子を有した少なくとも１つの周辺回路を形成すること、及び、前記電気光学素子を封止する封止部材を、その取付部が前記周辺回路とオーバーラップするように、前記基板に取り付けること、を含み、前記周辺回路は、前記複数の走査線を介して前記単位回路に走査信号を供給するための走査線駆動回路、前記単位回路の良否を検査するための検査回路及び前記複数のデータ線にプリチャージ信号を出力するプリチャージ回路のいずれかである。
本発明によれば、封止部材の取付部と周辺回路とをオーバーラップさせるので、装置を小型化することができる。なお、オーバーラップとは、取付部の少なくとも一部と周辺回路の少なくとも一部とが重複することを意味する。また、基板は、プレート形状のものに限定されるものではなく、それ以外の形状であっても、他の部材を支持できるものを含む。
【発明を実施するための最良の形態】
【０００５】
以下、本発明の実施の形態について図面を参照して説明する。
【０００６】
図１は、本発明の実施の形態に係る電気光学装置を説明する図であり、図２は、電気光学装置の詳細を示す図である。電気光学装置１は、表示装置（例えば表示パネル）などの電気光学装置や記憶装置であってもよい。図１に示す電気光学装置１は、有機ＥＬ（Electroluminescence）装置（例えば有機ＥＬパネル）である。電気光学装置１には、基板（例えばフレキシブル基板）２が取り付けられ、電気的に接続されている。その取り付け及び電気的接続には、異方性導電フィルムや異方性導電ペーストなどの異方性導電材料を使用してもよい。電気的に接続とは、接触することも含む。このことは以下の説明でも同じである。基板２は配線基板であって、図示しない配線パターン及び端子が形成されている。基板２には、集積回路チップ（あるいは半導体チップ）３が実装されている。集積回路チップ３は、電源回路や制御回路等を有していてもよい。その実装には、ＴＡＢ（Tape Automated Bonding）又はＣＯＦ（Chip On Film）を適用してもよく、そのパッケージ形態は、ＴＣＰ（Tape Carrier Package）であってもよい。集積回路チップ３が実装された基板２を有する電気光学装置１を電子モジュール（例えば、液晶モジュールやＥＬモジュール等の表示モジュール）ということができる。
【０００７】
電気光学装置１は、基板１０を有する。基板１０は、リジッド基板（例えばガラス基板、シリコン基板）であってもよいし、フレキシブル基板（例えばフィルム基板）であってもよい。基板１０は、光透過性を有していてもよいし、遮光性を有していてもよい。例えば、ボトムエミッション（又はバックエミッション）型の表示装置（例えば有機ＥＬパネル）では、光透過性の基板１０を使用し、基板１０の側から光を取り出してもよい。トップエミッション型の有機ＥＬパネルでは、遮光性の基板１０を使用してもよい。なお、基板１０は、プレート形状のものに限定されるものではなく、それ以外の形状であっても、他の部材を支持できるものを含む。
【０００８】
基板１０は、動作領域（例えば表示領域）１２を含む。基板１０には、１つ又は複数の周辺回路（例えば走査線駆動回路）１４が設けられてもよい。周辺回路１４は、動作領域１２の周囲に形成されていてもよい。動作領域１２を挟むように、一対の周辺回路１４が形成されていてもよい。３つ以上の周辺回路１４が動作領域１２を囲むように形成されていてもよい。周辺回路１４は、能動素子８８（図７参照）を有する。能動素子８８は、入力信号の増幅、制御、変換、記憶、各種処理など能動的な機能を持つ。能動素子８８は、トランジスタ（例えばＭＯＳトランジスタ）であってもよい。能動素子８８は、抵抗器、コンデンサ等の受動素子を除くが、周辺回路１４が受動素子を含んでもよい。能動素子８８は、ポリシリコン薄膜で形成してもよいし、さらに、金属配線を含んでもよい。
【０００９】
周辺回路１４は、複数の走査線（例えば配線５４）を介して、電気光学素子６０を含む単位回路に走査信号を供給するための走査線駆動回路であってもよい。
周辺回路１４は、電気光学素子６０を含む単位回路の良否を検査するための、あるいは、動作領域１２での動作（例えば表示動作）が正常になされるかどうかを検査するための検査回路であってもよい。周辺回路１４は、動作領域１２での動作速度（表示速度）を速めるための、あるいは、複数のデータ線（例えば配線５２）にプリチャージ信号（例えば、信号（電圧又は電流）の一部として予め充電される信号）を出力するためのプリチャージ回路であってもよい。動作領域１２を挟む一対の周辺回路１４がそれぞれ走査線駆動回路であり、他の少なくとも１つの周辺回路１４が検査回路又はプリチャージ回路であってもよい。
【００１０】
基板１０には、複数の外部端子２０が形成されていてもよい。複数の外部端子２０は、基板１０の一辺に沿って配列されていてもよい。外部端子２０は、端部領域１８に設けられている。端部領域１８は、動作領域１２の外側を通る直線Ｌ（図２参照）によって動作領域１２側の領域から区別された領域である。端部領域１８は、基板１０の周縁領域の一部である。端部領域の定義は、以下の説明でも同じである。動作領域１２は基板１０の中央領域（周縁領域を除く領域）であってもよい。
【００１１】
基板１０には、複数本又は１本のサイド配線（例えば陰極線）２２が形成されていてもよい。サイド配線２２は、端部領域（例えば外部端子２０が設けられた端部領域）１８に設けられていてもよい。サイド配線２２は、２つ以上の外部端子２０に電気的に接続されていてもよい。サイド配線２２は、外部端子２０から動作領域１２の方向に延びる第１の部分２４を有していてもよい。サイド配線２２は、第１の部分２４から屈曲して動作領域１２の幅方向に延びる第２の部分２６を有していてもよい。第２の部分２６は、導電部７４（図４参照）と電気的に接続されていてもよい。
【００１２】
基板１０には、１本又は複数本の共通配線（例えば共通陽極線）３０，３２，３４が形成されていてもよい。共通配線３０，３２，３４は、端部領域（例えばサイド配線２２が設けられた端部領域又は外部端子２０が設けられた端部領域）１８に設けられていてもよい。共通配線３０，３２，３４のそれぞれ又はいずれか１つは、２つ以上の外部端子２０に電気的に接続されていてもよい。共通配線３０，３２，３４のそれぞれ又はいずれか１つは、外部端子２０から動作領域１２の方向に延びる第１の部分３６を有していてもよい。共通配線３０，３２，３４のそれぞれ又はいずれか１つは、第１の部分３６から屈曲して動作領域１２の幅方向に延びる第２の部分３８を有していてもよい。共通配線３０，３２，３４のうちいずれか１つ（例えば共通配線３０）の第１の部分３６は、他の１つ（例えば共通配線３２又は３４）の第１の部分３６の外側（基板１０の端部に近い位置）に配置されてもよい。共通配線３０，３２，３４のうちいずれか１つ（例えば共通配線３０（詳しくはその第２の部分３８））は、他の１つ（例えば共通配線３２又は３４（詳しくはその第２の部分３８））よりも動作領域１２の近くに配置されてもよい。
【００１３】
共通配線３０，３２，３４は、複数の配線４４，４６，４８（図２参照）と電気的に接続されていてもよい。共通配線３０，３２，３４の本数（例えば３）は、複数の配線４４，４６，４８の本数（例えば３×ｎ（ｎ＝２，３，４，…））よりも少なくてもよい。共通配線３０，３２，３４のそれぞれに、配線４４，４６，４８の１グループが電気的に接続されていてもよい。
【００１４】
サイド配線２２（例えばその第２の部分２６）は、共通配線３０，３２，３４（例えばそれぞれの第２の部分３８）よりも動作領域１２に近い位置に配置されていてもよい。また、サイド配線２２は、共通配線３０，３２，３４の外側に、あるいは、共通配線３０，３２，３４を囲むように形成されていてもよい。詳しくは、サイド配線２２の第１の部分２４が、共通配線３０，３２，３４のそれぞれの第１の部分３６よりも外側（基板１０の端部に近い位置）に形成されていてもよい。
【００１５】
電気光学装置１（例えば基板１０）は、複数層の導電パターンを含む多層構造を有する。図３（Ａ）〜図３（Ｃ）は、下から上への順に、各層の導電パターンを示す図である。図４は、図２のIV−IV線断面図である。
【００１６】
サイド配線２２は、２層以上の導電パターンの積層部分を含む。例えば、図４に示すように、導電パターン４１（図３（Ａ）参照）の一部と、その上の導電パターン４２（図３（Ｂ）参照）の一部と、さらにその上の導電パターン４３（図３（Ｃ）参照）の一部と、の積層部分によってサイド配線２２の少なくとも一部が構成されている。こうすることで、サイド配線２２を少なくとも部分的に厚く形成することができ、電気的抵抗を減らすことができる。この内容は、外部端子２０及び共通配線３０，３２，３４の少なくとも一方についても適用することができる。
【００１７】
図５は、図２のV−V線断面図である。基板１０には、共通配線３０，３２，３４に電気的に接続された複数の配線（例えば陽極線）４４，４６，４８が形成されている。配線４４，４６，４８のそれぞれは、共通配線３０，３２，３４のうちいずれか１つの第２の部分３８に電気的に接続されている。マトリクス状に配列された画素を有するマトリクス表示装置では、配線４４，４６，４８の数は、画素の列数と同じでもよい。配線４４，４６，４８のそれぞれは、２層以上の導電パターンのそれぞれの一部によって形成されてもよい。例えば、導電パターン４１（図３（Ａ）参照）の一部とその上の導電パターン４２（図３（Ｂ）参照）の一部とが電気的に接続され、導電パターン４２（図３（Ｂ）参照）の一部とその上の導電パターン４３（図３（Ｃ）参照）の一部とが電気的に接続されて、配線４４，４６，４８が構成されてもよい。
【００１８】
共通配線３０，３２，３４のそれぞれは、配線４４，４６，４８のうちいずれかのグループの配線と電気的に接続されるが、残りのグループの配線とは電気的に接続されない。例えば、第１グループの配線４４が共通配線３０に電気的に接続され、第２グループの配線４６が共通配線３２に電気的に接続され、第３グループの配線４８が共通配線３４に電気的に接続されてもよい。その場合、共通配線３０は第２及び第３のグループの配線４６，４８には電気的に接続されず、共通配線３２は第１及び第３のグループの配線４４，４８には電気的に接続されず、共通配線３４は第１及び第２のグループの配線４４，４６には電気的に接続されない。
【００１９】
配線４４，４６，４８と共通配線３０，３２，３４とは立体交差するように配置してもよい。その場合、オーバーラップする部分のうち、電気的に接続すべき部分間にコンタクト部を設け、電気的に接続させない部分間には絶縁体を設ける。例えば、配線４４，４６，４８と共通配線３０，３２，３４とを電気的に接続する第１のコンタクト部５０を、図３（Ｂ）に示す導電パターン４２の一部によって形成してもよい。その場合、導電パターン４２とは異なる層（例えば隣接する上下層）に位置する導電パターン４１，４３（図３（Ａ）及び図３（Ｃ）参照）の両方の部分によって、配線４４，４６，４８及び共通配線３０，３２，３４のオーバーラップする部分を形成してもよい。本実施の形態では、共通配線３０，３２，３４の下を通るように配線４４，４６，４８を形成してある。共通配線３０，３２，３４のそれぞれと配線４４，４６，４８のいずれか１つとの第１のコンタクト部５０は、端部領域（例えば外部端子２０が設けられた端部領域）１８に位置する。
【００２０】
配線４４，４６，４８は、サイド配線２２と立体交差するように配置してもよい。その場合、オーバーラップする部分間には絶縁体を設ける。例えば、積層された複数層又は１層を飛び越した層に位置する複数の導電パターン４１，４３（図３（Ａ）及び図３（Ｃ）参照）の両方の部分によって、配線４４，４６，４８及びサイド配線２２のオーバーラップする部分を形成してもよい。本実施の形態では、サイド配線２２の下を通るように配線４４，４６，４８を形成してある。
これによれば、配線４４，４６，４８、絶縁体及びサイド配線２２によってキャパシタを形成することができ、配線４４，４６，４８の急激な電圧降下を防止することができる。
【００２１】
図６は、図２のVI−VI線断面図である。基板１０には、複数本の配線（例えばデータ線）５２が形成されている。配線５２は、２層以上の導電パターンのそれぞれの一部によって形成されてもよい。例えば、導電パターン４１（図３（Ａ）参照）の一部とその上の導電パターン４２（図３（Ｂ）参照）の一部とが電気的に接続され、導電パターン４２（図３（Ｂ）参照）の一部とその上の導電パターン４３（図３（Ｃ）参照）の一部とが電気的に接続されて、配線５２が構成されてもよい。
【００２２】
配線５２は、サイド配線２２及び共通配線３０，３２，３４と立体交差するように配置してもよい。その場合、オーバーラップする部分間には絶縁体を設ける。例えば、積層された複数層又は１層を飛び越した層に位置する複数の導電パターン４１，４３（図３（Ａ）及び図３（Ｃ）参照）の両方の部分によって、配線５２及びサイド配線２２のオーバーラップする部分と、配線５２及び共通配線３０，３２，３４のオーバーラップする部分と、を形成してもよい。本実施の形態では、サイド配線２２及び共通配線３０，３２，３４の下を通るように配線５２を形成してある。配線５２を、サイド配線２２（又は共通配線３０，３２，３４）から離して、両者間にキャパシタを形成しない、あるいはキャパシタの影響を小さくしてもよい。そうすることで、配線５２を流れる信号に対する容量インピーダンスを小さくすることができる。
【００２３】
基板１０には、複数本の配線（例えば走査線）５４が形成されている。配線５４は、周辺回路（例えば走査線駆動回路）１４と電気光学素子６０とを電気的に接続している。配線５４のそれぞれの端部に周辺回路１４が電気的に接続されてもよい。配線５４と配線４４，４６，４８，５２とで、マトリクス領域を区画してもよい。配線５４は、配線４４，４６，４８，５２と立体交差するように配置してもよい。その場合、オーバーラップする部分間には絶縁体を設ける。例えば、積層された複数層又は１層を飛び越える層に位置する複数の導電パターン４１，４３（図３（Ａ）及び図３（Ｃ）参照）の両方の部分によって、配線５４及び配線４４，４６，４８，５２のオーバーラップする部分を形成してもよい。本実施の形態では、配線４４，４６，４８，５２の下を通るように配線５４を形成してある。
【００２４】
基板１０には、複数の電気光学素子６０が設けられている。電気光学素子６０が設けられた領域が動作領域１２である。電気光学素子６０は、複数の走査線（例えば配線５４）及び複数のデータ線（例えば配線５２）の交差部に対応して設けられている。複数の電気光学素子６０は、複数の発光色（例えば赤、緑、青）の複数の発光層６２を有する。それぞれの電気光学素子６０は、いずれか１つの発光色の発光層６２を有する。発光層６２を構成する材料は、ポリマー系材料又は低分子系材料あるいは両者を複合的に用いた材料のいずれであってもよい。発光層６２は、電流が流れることで発光する。発光層６２は、発光色に応じて、発光効率が異なっていてもよい。１つの同じ共通配線３０，３２又は３４に電気的に接続された１グループの配線４４，４６又は４８は、同じ発光色の発光層６２に対応している（具体的には電気的に接続されている）。
【００２５】
電気光学素子６０は、第１及び第２のバッファ層６４，６６の少なくとも一方を有していてもよい。第１のバッファ層６４は、発光層６２への正孔注入を安定化させる正孔注入層であってもよいし、正孔注入層を有していてもよい。第１のバッファ層６４は、正孔輸送層を有していてもよい。正孔輸送層は、発光層６２と正孔注入層との間に設けられてもよい。第２のバッファ層６６は、発光層６２への電子注入を安定化させる電子注入層であってもよいし、電子注入層を有していてもよい。第２のバッファ層６６は、電子輸送層を有していてもよい。電子輸送層は、発光層６２と電子注入層との間に設けられてもよい。隣同士の発光層６２は、バンク６８によって区画（電気的に絶縁）されている。
【００２６】
基板１０には、複数の第１の電極７０が設けられている。それぞれの第１の電極７０は、いずれかの電気光学素子６０に電気エネルギーを供給するためのものである。第１の電極７０は、電気光学素子６０（例えば第１のバッファ層６４（例えば正孔注入層））に接触していてもよい。それぞれの第１の電極７０は、配線４４，４６，４８のいずれかに電気的に接続されている。配線４４，４６，４８のそれぞれは、１グループの第１の電極７０に電気的に接続されてもよい。
【００２７】
基板１０には、複数又は１つの第２の電極７２が設けられている。第２の電極７２は、電気光学素子６０に電気エネルギーを供給するためのものである。第２の電極７２は、電気光学素子６０（例えば第２のバッファ層６６（例えば電子注入層））に接触していてもよい。第２の電極７２は、第１の電極７０に対向する部分を有する。第２の電極７２は、第１の電極７０の上方に配置されてもよい。
【００２８】
第２の電極７２は、導電部７４に電気的に接続されている。導電部７４は、第１の電極７０と対向しないように設けられてもよい。第２の電極７２及び導電部７４は一体的に形成されていてもよい。導電部７４は、サイド配線２２（例えばその第２の部分２６）に電気的に接続されている。導電部７４とサイド配線２２との第２のコンタクト部７６は、端部領域（例えば第１のコンタクト部５０が設けられた端部領域又は外部端子２０が設けられた端部領域）１８に位置していてもよい。なお、導電部７４とサイド配線２２とが接触している場合、両者の接触部が第２のコンタクト部７６である。第２のコンタクト部７６は動作領域１２の幅方向に延びていてもよい。例えば、動作領域１２の幅方向において、両端に位置する第１の電極７０の間隔長さと同じ又はそれ以上の長さを有するように第２のコンタクト部７６が形成されていてもよい。このように第２のコンタクト部７６を長くすることで、導電部７４とサイド配線２２との電気的抵抗を小さくすることができる。その結果、サイド配線２２から第２の電極７２への電子の流れがスムーズになる。
【００２９】
基板１０には、共通配線３０，３２，３４を覆うように被覆層８０が設けられている。被覆層８０は、１つ又は複数の層で形成してもよい。被覆層８０は、電気的絶縁材料で形成してもよい。被覆層８０の少なくとも表面は酸化物又は窒化物で形成されていてもよい。サイド配線２２（少なくともその第２の部分２６）は、被覆層８０から露出している。
【００３０】
共通配線３０，３２，３４の隣（例えば、動作領域１２から離れた位置あるいは基板１０の端部に近い位置）には、図５及び図６に示すように、スペーサ８２が設けられている。スペーサ８２は、共通配線３０，３２，３４、サイド配線２２、配線４４，４６，４８，５２の少なくとも１つと同じ材料で形成されたダミー配線であってもよい。スペーサ８２は被覆層８０の下に形成されている。スペーサ８２を設けることで、共通配線３０，３２，３４の隣の領域で被覆層８０の表面を高くしてある。こうすることで、被覆層８０の表面において、共通配線３０，３２，３４の上方の領域と、スペーサ８２の上方の領域との高さの差（段差）を減らして、あるいはなくしてもよい。または、共通配線３０，３２，３４の上方の領域からスペーサ８２の上方の領域にかけて、被覆層８０の表面の傾斜又は凹凸を減らしてもよいし、平らにしてもよい。
【００３１】
基板１０には、電気光学素子６０の封止部材８４が設けられている。電気光学素子６０の少なくとも一部が水分や酸素等によって劣化しやすい場合には、封止部材８４によって電気光学素子６０を保護することができる。封止部材８４は、基板１０に対する取付部９０を有する。図７は、図２のVII−VII線断面図である。図７に示すように、取付部９０は、周辺回路１４とオーバーラップするように位置する。オーバーラップとは、取付部９０の少なくとも一部と周辺回路１４の少なくとも一部とが重複することを意味する。複数の周辺回路１４の全てが取付部９０とオーバーラップしてもよい。あるいは、複数の周辺回路１４のうち、少なくとも１つを除いた残りの周辺回路１４と取付部９０がオーバーラップしてもよい。図７に示すように、１つの周辺回路１４の全体が、取付部９０の領域内に配置されてもよい。本実施の形態によれば、封止部材８４の取付部９０と周辺回路１４とがオーバーラップするので、装置を小型化することができる。
【００３２】
図８及び図９は、本実施の形態の変形例を説明する図である。図８において、周辺回路９２の一部のみが、取付部９０の領域内に配置されている。このような場合、周辺回路９２の隣にスペーサ９４が形成されていてもよい。そして、取付部９０が、周辺回路９２及びスペーサ９２の両方の上方に位置していてもよい。
スペーサ９４を設けることで、周辺回路９２の隣の領域で被覆層８０の表面を高くしてある。こうすることで、被覆層８０の表面において、周辺回路９２の上方の領域と、スペーサ９４の上方の領域との高さの差（段差）を減らして、あるいはなくしてもよい。または、周辺回路９２の上方の領域からスペーサ９４の上方の領域にかけて、被覆層８０の表面の傾斜又は凹凸を減らしてもよいし、平らにしてもよい。スペーサ９４は、電気光学素子６０と周辺回路９２を電気的に接続する配線５４と同じ材料で形成されてもよく、これをダミー配線と称してもよい。
【００３３】
図９において、周辺回路９６の全体が、取付部９０の領域内に配置されている。このような場合でも、周辺回路９６の隣にスペーサ９８を形成し、取付部９０を、周辺回路９２及びスペーサ９２の両方の上方に配置してもよい。その効果は、図８に示す変形例と同じである。
【００３４】
封止部材８４の基板１０（例えば被覆部８０）に対する取付部９０は、サイド配線２２又は導電部７４を避けて（接触しないように）配置してもよい。そのためには、封止部材８４の取付部９０を、サイド配線２２及び導電部７４よりも外側（動作領域１２から離れた位置あるいは基板１０の端部に近い位置）に配置してもよい。こうすることで、サイド配線２２又は導電部７４の少なくとも表面が接着剤８６との密着性の低い材料（例えば金属）で形成された場合でも、接着剤８６を使用して、封止部材８４を基板１０（例えば被覆部８０）に確実に固定することができる。なお、被覆部８０は、接着剤８６との密着性が金属よりも高いものであってもよい。
【００３５】
本実施の形態では、共通配線３０，３２，３４が、サイド配線２２よりも外側（動作領域１２から離れた位置あるいは基板１０の端部に近い位置）に形成されている。したがって、封止部材８４の取付部９０と共通配線３０，３２，３４の少なくとも一部とをオーバーラップさせることができる。これにより、封止部材８４を小型化することができ、電気光学装置１を小型化することができる。さらに、封止部材８４の取付部９０は、スペーサ８２の少なくとも一部と共通配線３０，３２，３４の少なくとも一部との両方の上方に位置してもよい。これによれば、被覆層８０の表面において傾斜又は凹凸が小さい領域（例えば平坦領域）に封止部材８４の取付部９０を配置するので、その良好な取り付けが可能である。
【００３６】
図１０は、本実施の形態に係る電気光学装置の動作を説明する回路図である。
電気光学装置１は、図１０に示す回路に対応する素子を有する。回路構成（素子の接続状態）は、図１０に示す通りであり説明を省略する。本実施の形態では、サイド配線２２を低電位（例えばグランド電位）に接続し、それよりも高電位に共通配線３０，３２，３４を接続する。共通配線３０，３２，３４には、それぞれ、異なる電圧Ｖdd1，Ｖdd2，Ｖdd3が供給される。電圧Ｖdd1，Ｖdd2，Ｖdd3は、それぞれ、発光層６２の発光効率に応じた電圧である。配線（データ線）５２には、電流Ｉdataが流れるようになっている。電流Ｉdataは、電気光学素子６０に供給する電流に応じた信号である。配線（走査線）５４には、選択信号が入力される。選択信号は、高電位のＨ信号又は低電位のＬ信号である。以下、電気光学素子６０を含む１つの単位回路の動作を説明する。
【００３７】
プログラミング期間では、例えば配線４６に電圧Ｖdd2が供給され、配線５２に電流Ｉdataが流れるようになっている。また、プログラミング期間では、配線５４にＨ信号が入力されて、スイッチング素子１１０、１１６がＯＮになり、スイッチング素子１１２がＯＦＦになる。そして、配線４６から、スイッチング素子１１４，１１６を通って、配線５２に電流Ｉdataが流れると、スイッチング素子１１４の制御電圧（スイッチング素子１１４がＭＯＳトランジスタである場合はゲート電圧）は、電流Ｉdataに対応した値になり、その制御電圧に応じた電荷がキャパシタ１２０に蓄えられる。
【００３８】
動作期間（例えば発光期間）では、配線５４にＬ信号が入力されて、スイッチング素子１１０、１１６がＯＦＦになり、スイッチング素子１１２がＯＮになる。そして、プログラミング期間でキャパシタ１２０に蓄えられた電荷に応じた制御電圧（スイッチング素子１１４がＭＯＳトランジスタである場合はゲート電圧）によってスイッチング素子１１４が制御（例えばＯＮ）され、制御電圧に応じた電流が、配線４６からスイッチング素子１１４，１１２を通って、電気光学素子６０を流れるようになっている。
【００３９】
なお、上述した素子は、電気光学素子６０ごとに設けられる。スイッチング素子１１０，１１２，１１４，１１６等は、ポリシリコン薄膜などによって形成してもよい。本実施の形態では、サイド配線（例えば陰極配線）２２と、共通配線（例えば陽極配線）３０，３２，３４に電気的に接続された配線４４，４６，４８と、その間に絶縁体と、によってキャパシタ１２２が形成される。したがって、共通配線（例えば陽極配線）３０，３２，３４の急激な電圧降下を防止することができる。
【００４０】
本実施の形態に係る電気光学装置の製造方法では、基板１０の動作領域１２に複数の電気光学素子６０を設ける。基板１０の動作領域１２の周囲に、能動素子８８を有した少なくとも１つの周辺回路１４を形成する。電気光学素子６０を封止する封止部材８４を、その取付部９０が周辺回路１４とオーバーラップするように、基板１０に取り付ける。本実施の形態によれば、封止部材８４の取付部９０と周辺回路１４とをオーバーラップさせるので、装置を小型化することができる。なお、オーバーラップとは、取付部９０の少なくとも一部と周辺回路１４の少なくとも一部とが重複することを意味する。
【００４１】
本発明の実施の形態に係る電気光学装置を有する電子機器として、図１１にはノート型パーソナルコンピュータ１０００が示され、図１２には携帯電話２０００が示されている。
【００４２】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【００４３】
【図１】図１は、本発明の実施の形態に係る電気光学装置を説明する図である。
【図２】図２は、本発明の実施の形態に係る電気光学装置の詳細を説明する図である。
【図３】図３（Ａ）〜図３（Ｃ）は、下から上への順に、各層の導電パターンを示す図である。
【図４】図４は、図２のIV−IV線断面図である。
【図５】図５は、図２のV−V線断面図である。
【図６】図６は、図２のVI−VI線断面図である。
【図７】図７は、図２のVII−VII線断面図である。
【図８】図８は、本発明の実施の形態の変形例に係る電気光学装置を説明する図である。
【図９】図９は、本発明の実施の形態の変形例に係る電気光学装置を説明する図である。
【図１０】図１０は、本発明の実施の形態に係る電気光学装置の動作を説明する回路図である。
【図１１】図１１は、本発明の実施の形態に係る電子機器を示す図である。
【図１２】図１２は、本発明の実施の形態に係る電子機器を示す図である。
【符号の説明】
【００４４】
１…電気光学装置、１０…基板、１２…動作領域、１８…端部領域、２０…外部端子、２２…サイド配線、２４…第１の部分、２６…第２の部分、３０，３２，３４…共通配線、３６…第１の部分、３８…第の２部分、４４，４６，４８…配線、５０…第１のコンタクト部、６０…電気光学素子、７０…第１の電極、７２…第２の電極、７４…導電部、７６…第２のコンタクト部、８０…被覆層、８２…スペーサ、８４…封止部材、８８…能動素子、９０…取付部。
【技術分野】
【０００１】
本発明は、電気光学装置及びその製造方法並びに電子機器に関する。
【背景技術】
【０００２】
エレクトロルミネセンスパネルのような電気光学装置では、回路を形成する領域が必要であり、また、酸素や水分の影響を受けやすい素子を有するので、素子を封止するための封止部材を設ける領域が必要である。従来、回路を形成する領域と、封止部材の取り付け領域が必要であるため、装置が大型化していた。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明の目的は、装置を小型化することにある。
【課題を解決するための手段】
【０００４】
（１）本発明に係る電気光学装置は、基板と、前記基板の動作領域に、複数の走査線と複数のデータ線との交差部に対応して設けられた、各々が電気光学素子を含む複数の単位回路と、能動素子を有し、前記動作領域の周囲に形成された少なくとも１つの周辺回路と、前記周辺回路とオーバーラップするように位置する、前記基板に対する取付部を有し、前記電気光学素子を封止する封止部材と、を有し、前記周辺回路は、前記複数の走査線を介して前記単位回路に走査信号を供給するための走査線駆動回路、前記単位回路の良否を検査するための検査回路及び前記複数のデータ線にプリチャージ信号を出力するプリチャージ回路のいずれかである。
本発明によれば、封止部材の取付部と周辺回路とがオーバーラップするので、装置を小型化することができる。なお、オーバーラップとは、取付部の少なくとも一部と周辺回路の少なくとも一部とが重複することを意味する。また、基板は、プレート形状のものに限定されるものではなく、それ以外の形状であっても、他の部材を支持できるものを含む。
（２）この電気光学装置は、前記周辺回路の隣にスペーサをさらに有し、前記取付部は、前記周辺回路及び前記スペーサの両方の上方に位置していてもよい。
（３）この電気光学装置において、前記スペーサは、前記電気光学素子と前記周辺回路とを電気的に接続する配線と同じ材料で形成されていてもよい。
（４）この電気光学装置において、それぞれの前記電気光学素子は、複数の発光色の発光層のいずれか１つを有してもよい。
（５）本発明に係る電子機器は、電気光学装置を有する。
（６）本発明に係る電気光学装置の製造方法は、基板の動作領域に、複数の走査線と複数のデータ線との交差部に対応して、各々が電気光学素子を含む複数の単位回路を設けること、前記基板の前記動作領域の周囲に、能動素子を有した少なくとも１つの周辺回路を形成すること、及び、前記電気光学素子を封止する封止部材を、その取付部が前記周辺回路とオーバーラップするように、前記基板に取り付けること、を含み、前記周辺回路は、前記複数の走査線を介して前記単位回路に走査信号を供給するための走査線駆動回路、前記単位回路の良否を検査するための検査回路及び前記複数のデータ線にプリチャージ信号を出力するプリチャージ回路のいずれかである。
本発明によれば、封止部材の取付部と周辺回路とをオーバーラップさせるので、装置を小型化することができる。なお、オーバーラップとは、取付部の少なくとも一部と周辺回路の少なくとも一部とが重複することを意味する。また、基板は、プレート形状のものに限定されるものではなく、それ以外の形状であっても、他の部材を支持できるものを含む。
【発明を実施するための最良の形態】
【０００５】
以下、本発明の実施の形態について図面を参照して説明する。
【０００６】
図１は、本発明の実施の形態に係る電気光学装置を説明する図であり、図２は、電気光学装置の詳細を示す図である。電気光学装置１は、表示装置（例えば表示パネル）などの電気光学装置や記憶装置であってもよい。図１に示す電気光学装置１は、有機ＥＬ（Electroluminescence）装置（例えば有機ＥＬパネル）である。電気光学装置１には、基板（例えばフレキシブル基板）２が取り付けられ、電気的に接続されている。その取り付け及び電気的接続には、異方性導電フィルムや異方性導電ペーストなどの異方性導電材料を使用してもよい。電気的に接続とは、接触することも含む。このことは以下の説明でも同じである。基板２は配線基板であって、図示しない配線パターン及び端子が形成されている。基板２には、集積回路チップ（あるいは半導体チップ）３が実装されている。集積回路チップ３は、電源回路や制御回路等を有していてもよい。その実装には、ＴＡＢ（Tape Automated Bonding）又はＣＯＦ（Chip On Film）を適用してもよく、そのパッケージ形態は、ＴＣＰ（Tape Carrier Package）であってもよい。集積回路チップ３が実装された基板２を有する電気光学装置１を電子モジュール（例えば、液晶モジュールやＥＬモジュール等の表示モジュール）ということができる。
【０００７】
電気光学装置１は、基板１０を有する。基板１０は、リジッド基板（例えばガラス基板、シリコン基板）であってもよいし、フレキシブル基板（例えばフィルム基板）であってもよい。基板１０は、光透過性を有していてもよいし、遮光性を有していてもよい。例えば、ボトムエミッション（又はバックエミッション）型の表示装置（例えば有機ＥＬパネル）では、光透過性の基板１０を使用し、基板１０の側から光を取り出してもよい。トップエミッション型の有機ＥＬパネルでは、遮光性の基板１０を使用してもよい。なお、基板１０は、プレート形状のものに限定されるものではなく、それ以外の形状であっても、他の部材を支持できるものを含む。
【０００８】
基板１０は、動作領域（例えば表示領域）１２を含む。基板１０には、１つ又は複数の周辺回路（例えば走査線駆動回路）１４が設けられてもよい。周辺回路１４は、動作領域１２の周囲に形成されていてもよい。動作領域１２を挟むように、一対の周辺回路１４が形成されていてもよい。３つ以上の周辺回路１４が動作領域１２を囲むように形成されていてもよい。周辺回路１４は、能動素子８８（図７参照）を有する。能動素子８８は、入力信号の増幅、制御、変換、記憶、各種処理など能動的な機能を持つ。能動素子８８は、トランジスタ（例えばＭＯＳトランジスタ）であってもよい。能動素子８８は、抵抗器、コンデンサ等の受動素子を除くが、周辺回路１４が受動素子を含んでもよい。能動素子８８は、ポリシリコン薄膜で形成してもよいし、さらに、金属配線を含んでもよい。
【０００９】
周辺回路１４は、複数の走査線（例えば配線５４）を介して、電気光学素子６０を含む単位回路に走査信号を供給するための走査線駆動回路であってもよい。
周辺回路１４は、電気光学素子６０を含む単位回路の良否を検査するための、あるいは、動作領域１２での動作（例えば表示動作）が正常になされるかどうかを検査するための検査回路であってもよい。周辺回路１４は、動作領域１２での動作速度（表示速度）を速めるための、あるいは、複数のデータ線（例えば配線５２）にプリチャージ信号（例えば、信号（電圧又は電流）の一部として予め充電される信号）を出力するためのプリチャージ回路であってもよい。動作領域１２を挟む一対の周辺回路１４がそれぞれ走査線駆動回路であり、他の少なくとも１つの周辺回路１４が検査回路又はプリチャージ回路であってもよい。
【００１０】
基板１０には、複数の外部端子２０が形成されていてもよい。複数の外部端子２０は、基板１０の一辺に沿って配列されていてもよい。外部端子２０は、端部領域１８に設けられている。端部領域１８は、動作領域１２の外側を通る直線Ｌ（図２参照）によって動作領域１２側の領域から区別された領域である。端部領域１８は、基板１０の周縁領域の一部である。端部領域の定義は、以下の説明でも同じである。動作領域１２は基板１０の中央領域（周縁領域を除く領域）であってもよい。
【００１１】
基板１０には、複数本又は１本のサイド配線（例えば陰極線）２２が形成されていてもよい。サイド配線２２は、端部領域（例えば外部端子２０が設けられた端部領域）１８に設けられていてもよい。サイド配線２２は、２つ以上の外部端子２０に電気的に接続されていてもよい。サイド配線２２は、外部端子２０から動作領域１２の方向に延びる第１の部分２４を有していてもよい。サイド配線２２は、第１の部分２４から屈曲して動作領域１２の幅方向に延びる第２の部分２６を有していてもよい。第２の部分２６は、導電部７４（図４参照）と電気的に接続されていてもよい。
【００１２】
基板１０には、１本又は複数本の共通配線（例えば共通陽極線）３０，３２，３４が形成されていてもよい。共通配線３０，３２，３４は、端部領域（例えばサイド配線２２が設けられた端部領域又は外部端子２０が設けられた端部領域）１８に設けられていてもよい。共通配線３０，３２，３４のそれぞれ又はいずれか１つは、２つ以上の外部端子２０に電気的に接続されていてもよい。共通配線３０，３２，３４のそれぞれ又はいずれか１つは、外部端子２０から動作領域１２の方向に延びる第１の部分３６を有していてもよい。共通配線３０，３２，３４のそれぞれ又はいずれか１つは、第１の部分３６から屈曲して動作領域１２の幅方向に延びる第２の部分３８を有していてもよい。共通配線３０，３２，３４のうちいずれか１つ（例えば共通配線３０）の第１の部分３６は、他の１つ（例えば共通配線３２又は３４）の第１の部分３６の外側（基板１０の端部に近い位置）に配置されてもよい。共通配線３０，３２，３４のうちいずれか１つ（例えば共通配線３０（詳しくはその第２の部分３８））は、他の１つ（例えば共通配線３２又は３４（詳しくはその第２の部分３８））よりも動作領域１２の近くに配置されてもよい。
【００１３】
共通配線３０，３２，３４は、複数の配線４４，４６，４８（図２参照）と電気的に接続されていてもよい。共通配線３０，３２，３４の本数（例えば３）は、複数の配線４４，４６，４８の本数（例えば３×ｎ（ｎ＝２，３，４，…））よりも少なくてもよい。共通配線３０，３２，３４のそれぞれに、配線４４，４６，４８の１グループが電気的に接続されていてもよい。
【００１４】
サイド配線２２（例えばその第２の部分２６）は、共通配線３０，３２，３４（例えばそれぞれの第２の部分３８）よりも動作領域１２に近い位置に配置されていてもよい。また、サイド配線２２は、共通配線３０，３２，３４の外側に、あるいは、共通配線３０，３２，３４を囲むように形成されていてもよい。詳しくは、サイド配線２２の第１の部分２４が、共通配線３０，３２，３４のそれぞれの第１の部分３６よりも外側（基板１０の端部に近い位置）に形成されていてもよい。
【００１５】
電気光学装置１（例えば基板１０）は、複数層の導電パターンを含む多層構造を有する。図３（Ａ）〜図３（Ｃ）は、下から上への順に、各層の導電パターンを示す図である。図４は、図２のIV−IV線断面図である。
【００１６】
サイド配線２２は、２層以上の導電パターンの積層部分を含む。例えば、図４に示すように、導電パターン４１（図３（Ａ）参照）の一部と、その上の導電パターン４２（図３（Ｂ）参照）の一部と、さらにその上の導電パターン４３（図３（Ｃ）参照）の一部と、の積層部分によってサイド配線２２の少なくとも一部が構成されている。こうすることで、サイド配線２２を少なくとも部分的に厚く形成することができ、電気的抵抗を減らすことができる。この内容は、外部端子２０及び共通配線３０，３２，３４の少なくとも一方についても適用することができる。
【００１７】
図５は、図２のV−V線断面図である。基板１０には、共通配線３０，３２，３４に電気的に接続された複数の配線（例えば陽極線）４４，４６，４８が形成されている。配線４４，４６，４８のそれぞれは、共通配線３０，３２，３４のうちいずれか１つの第２の部分３８に電気的に接続されている。マトリクス状に配列された画素を有するマトリクス表示装置では、配線４４，４６，４８の数は、画素の列数と同じでもよい。配線４４，４６，４８のそれぞれは、２層以上の導電パターンのそれぞれの一部によって形成されてもよい。例えば、導電パターン４１（図３（Ａ）参照）の一部とその上の導電パターン４２（図３（Ｂ）参照）の一部とが電気的に接続され、導電パターン４２（図３（Ｂ）参照）の一部とその上の導電パターン４３（図３（Ｃ）参照）の一部とが電気的に接続されて、配線４４，４６，４８が構成されてもよい。
【００１８】
共通配線３０，３２，３４のそれぞれは、配線４４，４６，４８のうちいずれかのグループの配線と電気的に接続されるが、残りのグループの配線とは電気的に接続されない。例えば、第１グループの配線４４が共通配線３０に電気的に接続され、第２グループの配線４６が共通配線３２に電気的に接続され、第３グループの配線４８が共通配線３４に電気的に接続されてもよい。その場合、共通配線３０は第２及び第３のグループの配線４６，４８には電気的に接続されず、共通配線３２は第１及び第３のグループの配線４４，４８には電気的に接続されず、共通配線３４は第１及び第２のグループの配線４４，４６には電気的に接続されない。
【００１９】
配線４４，４６，４８と共通配線３０，３２，３４とは立体交差するように配置してもよい。その場合、オーバーラップする部分のうち、電気的に接続すべき部分間にコンタクト部を設け、電気的に接続させない部分間には絶縁体を設ける。例えば、配線４４，４６，４８と共通配線３０，３２，３４とを電気的に接続する第１のコンタクト部５０を、図３（Ｂ）に示す導電パターン４２の一部によって形成してもよい。その場合、導電パターン４２とは異なる層（例えば隣接する上下層）に位置する導電パターン４１，４３（図３（Ａ）及び図３（Ｃ）参照）の両方の部分によって、配線４４，４６，４８及び共通配線３０，３２，３４のオーバーラップする部分を形成してもよい。本実施の形態では、共通配線３０，３２，３４の下を通るように配線４４，４６，４８を形成してある。共通配線３０，３２，３４のそれぞれと配線４４，４６，４８のいずれか１つとの第１のコンタクト部５０は、端部領域（例えば外部端子２０が設けられた端部領域）１８に位置する。
【００２０】
配線４４，４６，４８は、サイド配線２２と立体交差するように配置してもよい。その場合、オーバーラップする部分間には絶縁体を設ける。例えば、積層された複数層又は１層を飛び越した層に位置する複数の導電パターン４１，４３（図３（Ａ）及び図３（Ｃ）参照）の両方の部分によって、配線４４，４６，４８及びサイド配線２２のオーバーラップする部分を形成してもよい。本実施の形態では、サイド配線２２の下を通るように配線４４，４６，４８を形成してある。
これによれば、配線４４，４６，４８、絶縁体及びサイド配線２２によってキャパシタを形成することができ、配線４４，４６，４８の急激な電圧降下を防止することができる。
【００２１】
図６は、図２のVI−VI線断面図である。基板１０には、複数本の配線（例えばデータ線）５２が形成されている。配線５２は、２層以上の導電パターンのそれぞれの一部によって形成されてもよい。例えば、導電パターン４１（図３（Ａ）参照）の一部とその上の導電パターン４２（図３（Ｂ）参照）の一部とが電気的に接続され、導電パターン４２（図３（Ｂ）参照）の一部とその上の導電パターン４３（図３（Ｃ）参照）の一部とが電気的に接続されて、配線５２が構成されてもよい。
【００２２】
配線５２は、サイド配線２２及び共通配線３０，３２，３４と立体交差するように配置してもよい。その場合、オーバーラップする部分間には絶縁体を設ける。例えば、積層された複数層又は１層を飛び越した層に位置する複数の導電パターン４１，４３（図３（Ａ）及び図３（Ｃ）参照）の両方の部分によって、配線５２及びサイド配線２２のオーバーラップする部分と、配線５２及び共通配線３０，３２，３４のオーバーラップする部分と、を形成してもよい。本実施の形態では、サイド配線２２及び共通配線３０，３２，３４の下を通るように配線５２を形成してある。配線５２を、サイド配線２２（又は共通配線３０，３２，３４）から離して、両者間にキャパシタを形成しない、あるいはキャパシタの影響を小さくしてもよい。そうすることで、配線５２を流れる信号に対する容量インピーダンスを小さくすることができる。
【００２３】
基板１０には、複数本の配線（例えば走査線）５４が形成されている。配線５４は、周辺回路（例えば走査線駆動回路）１４と電気光学素子６０とを電気的に接続している。配線５４のそれぞれの端部に周辺回路１４が電気的に接続されてもよい。配線５４と配線４４，４６，４８，５２とで、マトリクス領域を区画してもよい。配線５４は、配線４４，４６，４８，５２と立体交差するように配置してもよい。その場合、オーバーラップする部分間には絶縁体を設ける。例えば、積層された複数層又は１層を飛び越える層に位置する複数の導電パターン４１，４３（図３（Ａ）及び図３（Ｃ）参照）の両方の部分によって、配線５４及び配線４４，４６，４８，５２のオーバーラップする部分を形成してもよい。本実施の形態では、配線４４，４６，４８，５２の下を通るように配線５４を形成してある。
【００２４】
基板１０には、複数の電気光学素子６０が設けられている。電気光学素子６０が設けられた領域が動作領域１２である。電気光学素子６０は、複数の走査線（例えば配線５４）及び複数のデータ線（例えば配線５２）の交差部に対応して設けられている。複数の電気光学素子６０は、複数の発光色（例えば赤、緑、青）の複数の発光層６２を有する。それぞれの電気光学素子６０は、いずれか１つの発光色の発光層６２を有する。発光層６２を構成する材料は、ポリマー系材料又は低分子系材料あるいは両者を複合的に用いた材料のいずれであってもよい。発光層６２は、電流が流れることで発光する。発光層６２は、発光色に応じて、発光効率が異なっていてもよい。１つの同じ共通配線３０，３２又は３４に電気的に接続された１グループの配線４４，４６又は４８は、同じ発光色の発光層６２に対応している（具体的には電気的に接続されている）。
【００２５】
電気光学素子６０は、第１及び第２のバッファ層６４，６６の少なくとも一方を有していてもよい。第１のバッファ層６４は、発光層６２への正孔注入を安定化させる正孔注入層であってもよいし、正孔注入層を有していてもよい。第１のバッファ層６４は、正孔輸送層を有していてもよい。正孔輸送層は、発光層６２と正孔注入層との間に設けられてもよい。第２のバッファ層６６は、発光層６２への電子注入を安定化させる電子注入層であってもよいし、電子注入層を有していてもよい。第２のバッファ層６６は、電子輸送層を有していてもよい。電子輸送層は、発光層６２と電子注入層との間に設けられてもよい。隣同士の発光層６２は、バンク６８によって区画（電気的に絶縁）されている。
【００２６】
基板１０には、複数の第１の電極７０が設けられている。それぞれの第１の電極７０は、いずれかの電気光学素子６０に電気エネルギーを供給するためのものである。第１の電極７０は、電気光学素子６０（例えば第１のバッファ層６４（例えば正孔注入層））に接触していてもよい。それぞれの第１の電極７０は、配線４４，４６，４８のいずれかに電気的に接続されている。配線４４，４６，４８のそれぞれは、１グループの第１の電極７０に電気的に接続されてもよい。
【００２７】
基板１０には、複数又は１つの第２の電極７２が設けられている。第２の電極７２は、電気光学素子６０に電気エネルギーを供給するためのものである。第２の電極７２は、電気光学素子６０（例えば第２のバッファ層６６（例えば電子注入層））に接触していてもよい。第２の電極７２は、第１の電極７０に対向する部分を有する。第２の電極７２は、第１の電極７０の上方に配置されてもよい。
【００２８】
第２の電極７２は、導電部７４に電気的に接続されている。導電部７４は、第１の電極７０と対向しないように設けられてもよい。第２の電極７２及び導電部７４は一体的に形成されていてもよい。導電部７４は、サイド配線２２（例えばその第２の部分２６）に電気的に接続されている。導電部７４とサイド配線２２との第２のコンタクト部７６は、端部領域（例えば第１のコンタクト部５０が設けられた端部領域又は外部端子２０が設けられた端部領域）１８に位置していてもよい。なお、導電部７４とサイド配線２２とが接触している場合、両者の接触部が第２のコンタクト部７６である。第２のコンタクト部７６は動作領域１２の幅方向に延びていてもよい。例えば、動作領域１２の幅方向において、両端に位置する第１の電極７０の間隔長さと同じ又はそれ以上の長さを有するように第２のコンタクト部７６が形成されていてもよい。このように第２のコンタクト部７６を長くすることで、導電部７４とサイド配線２２との電気的抵抗を小さくすることができる。その結果、サイド配線２２から第２の電極７２への電子の流れがスムーズになる。
【００２９】
基板１０には、共通配線３０，３２，３４を覆うように被覆層８０が設けられている。被覆層８０は、１つ又は複数の層で形成してもよい。被覆層８０は、電気的絶縁材料で形成してもよい。被覆層８０の少なくとも表面は酸化物又は窒化物で形成されていてもよい。サイド配線２２（少なくともその第２の部分２６）は、被覆層８０から露出している。
【００３０】
共通配線３０，３２，３４の隣（例えば、動作領域１２から離れた位置あるいは基板１０の端部に近い位置）には、図５及び図６に示すように、スペーサ８２が設けられている。スペーサ８２は、共通配線３０，３２，３４、サイド配線２２、配線４４，４６，４８，５２の少なくとも１つと同じ材料で形成されたダミー配線であってもよい。スペーサ８２は被覆層８０の下に形成されている。スペーサ８２を設けることで、共通配線３０，３２，３４の隣の領域で被覆層８０の表面を高くしてある。こうすることで、被覆層８０の表面において、共通配線３０，３２，３４の上方の領域と、スペーサ８２の上方の領域との高さの差（段差）を減らして、あるいはなくしてもよい。または、共通配線３０，３２，３４の上方の領域からスペーサ８２の上方の領域にかけて、被覆層８０の表面の傾斜又は凹凸を減らしてもよいし、平らにしてもよい。
【００３１】
基板１０には、電気光学素子６０の封止部材８４が設けられている。電気光学素子６０の少なくとも一部が水分や酸素等によって劣化しやすい場合には、封止部材８４によって電気光学素子６０を保護することができる。封止部材８４は、基板１０に対する取付部９０を有する。図７は、図２のVII−VII線断面図である。図７に示すように、取付部９０は、周辺回路１４とオーバーラップするように位置する。オーバーラップとは、取付部９０の少なくとも一部と周辺回路１４の少なくとも一部とが重複することを意味する。複数の周辺回路１４の全てが取付部９０とオーバーラップしてもよい。あるいは、複数の周辺回路１４のうち、少なくとも１つを除いた残りの周辺回路１４と取付部９０がオーバーラップしてもよい。図７に示すように、１つの周辺回路１４の全体が、取付部９０の領域内に配置されてもよい。本実施の形態によれば、封止部材８４の取付部９０と周辺回路１４とがオーバーラップするので、装置を小型化することができる。
【００３２】
図８及び図９は、本実施の形態の変形例を説明する図である。図８において、周辺回路９２の一部のみが、取付部９０の領域内に配置されている。このような場合、周辺回路９２の隣にスペーサ９４が形成されていてもよい。そして、取付部９０が、周辺回路９２及びスペーサ９２の両方の上方に位置していてもよい。
スペーサ９４を設けることで、周辺回路９２の隣の領域で被覆層８０の表面を高くしてある。こうすることで、被覆層８０の表面において、周辺回路９２の上方の領域と、スペーサ９４の上方の領域との高さの差（段差）を減らして、あるいはなくしてもよい。または、周辺回路９２の上方の領域からスペーサ９４の上方の領域にかけて、被覆層８０の表面の傾斜又は凹凸を減らしてもよいし、平らにしてもよい。スペーサ９４は、電気光学素子６０と周辺回路９２を電気的に接続する配線５４と同じ材料で形成されてもよく、これをダミー配線と称してもよい。
【００３３】
図９において、周辺回路９６の全体が、取付部９０の領域内に配置されている。このような場合でも、周辺回路９６の隣にスペーサ９８を形成し、取付部９０を、周辺回路９２及びスペーサ９２の両方の上方に配置してもよい。その効果は、図８に示す変形例と同じである。
【００３４】
封止部材８４の基板１０（例えば被覆部８０）に対する取付部９０は、サイド配線２２又は導電部７４を避けて（接触しないように）配置してもよい。そのためには、封止部材８４の取付部９０を、サイド配線２２及び導電部７４よりも外側（動作領域１２から離れた位置あるいは基板１０の端部に近い位置）に配置してもよい。こうすることで、サイド配線２２又は導電部７４の少なくとも表面が接着剤８６との密着性の低い材料（例えば金属）で形成された場合でも、接着剤８６を使用して、封止部材８４を基板１０（例えば被覆部８０）に確実に固定することができる。なお、被覆部８０は、接着剤８６との密着性が金属よりも高いものであってもよい。
【００３５】
本実施の形態では、共通配線３０，３２，３４が、サイド配線２２よりも外側（動作領域１２から離れた位置あるいは基板１０の端部に近い位置）に形成されている。したがって、封止部材８４の取付部９０と共通配線３０，３２，３４の少なくとも一部とをオーバーラップさせることができる。これにより、封止部材８４を小型化することができ、電気光学装置１を小型化することができる。さらに、封止部材８４の取付部９０は、スペーサ８２の少なくとも一部と共通配線３０，３２，３４の少なくとも一部との両方の上方に位置してもよい。これによれば、被覆層８０の表面において傾斜又は凹凸が小さい領域（例えば平坦領域）に封止部材８４の取付部９０を配置するので、その良好な取り付けが可能である。
【００３６】
図１０は、本実施の形態に係る電気光学装置の動作を説明する回路図である。
電気光学装置１は、図１０に示す回路に対応する素子を有する。回路構成（素子の接続状態）は、図１０に示す通りであり説明を省略する。本実施の形態では、サイド配線２２を低電位（例えばグランド電位）に接続し、それよりも高電位に共通配線３０，３２，３４を接続する。共通配線３０，３２，３４には、それぞれ、異なる電圧Ｖdd1，Ｖdd2，Ｖdd3が供給される。電圧Ｖdd1，Ｖdd2，Ｖdd3は、それぞれ、発光層６２の発光効率に応じた電圧である。配線（データ線）５２には、電流Ｉdataが流れるようになっている。電流Ｉdataは、電気光学素子６０に供給する電流に応じた信号である。配線（走査線）５４には、選択信号が入力される。選択信号は、高電位のＨ信号又は低電位のＬ信号である。以下、電気光学素子６０を含む１つの単位回路の動作を説明する。
【００３７】
プログラミング期間では、例えば配線４６に電圧Ｖdd2が供給され、配線５２に電流Ｉdataが流れるようになっている。また、プログラミング期間では、配線５４にＨ信号が入力されて、スイッチング素子１１０、１１６がＯＮになり、スイッチング素子１１２がＯＦＦになる。そして、配線４６から、スイッチング素子１１４，１１６を通って、配線５２に電流Ｉdataが流れると、スイッチング素子１１４の制御電圧（スイッチング素子１１４がＭＯＳトランジスタである場合はゲート電圧）は、電流Ｉdataに対応した値になり、その制御電圧に応じた電荷がキャパシタ１２０に蓄えられる。
【００３８】
動作期間（例えば発光期間）では、配線５４にＬ信号が入力されて、スイッチング素子１１０、１１６がＯＦＦになり、スイッチング素子１１２がＯＮになる。そして、プログラミング期間でキャパシタ１２０に蓄えられた電荷に応じた制御電圧（スイッチング素子１１４がＭＯＳトランジスタである場合はゲート電圧）によってスイッチング素子１１４が制御（例えばＯＮ）され、制御電圧に応じた電流が、配線４６からスイッチング素子１１４，１１２を通って、電気光学素子６０を流れるようになっている。
【００３９】
なお、上述した素子は、電気光学素子６０ごとに設けられる。スイッチング素子１１０，１１２，１１４，１１６等は、ポリシリコン薄膜などによって形成してもよい。本実施の形態では、サイド配線（例えば陰極配線）２２と、共通配線（例えば陽極配線）３０，３２，３４に電気的に接続された配線４４，４６，４８と、その間に絶縁体と、によってキャパシタ１２２が形成される。したがって、共通配線（例えば陽極配線）３０，３２，３４の急激な電圧降下を防止することができる。
【００４０】
本実施の形態に係る電気光学装置の製造方法では、基板１０の動作領域１２に複数の電気光学素子６０を設ける。基板１０の動作領域１２の周囲に、能動素子８８を有した少なくとも１つの周辺回路１４を形成する。電気光学素子６０を封止する封止部材８４を、その取付部９０が周辺回路１４とオーバーラップするように、基板１０に取り付ける。本実施の形態によれば、封止部材８４の取付部９０と周辺回路１４とをオーバーラップさせるので、装置を小型化することができる。なお、オーバーラップとは、取付部９０の少なくとも一部と周辺回路１４の少なくとも一部とが重複することを意味する。
【００４１】
本発明の実施の形態に係る電気光学装置を有する電子機器として、図１１にはノート型パーソナルコンピュータ１０００が示され、図１２には携帯電話２０００が示されている。
【００４２】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【００４３】
【図１】図１は、本発明の実施の形態に係る電気光学装置を説明する図である。
【図２】図２は、本発明の実施の形態に係る電気光学装置の詳細を説明する図である。
【図３】図３（Ａ）〜図３（Ｃ）は、下から上への順に、各層の導電パターンを示す図である。
【図４】図４は、図２のIV−IV線断面図である。
【図５】図５は、図２のV−V線断面図である。
【図６】図６は、図２のVI−VI線断面図である。
【図７】図７は、図２のVII−VII線断面図である。
【図８】図８は、本発明の実施の形態の変形例に係る電気光学装置を説明する図である。
【図９】図９は、本発明の実施の形態の変形例に係る電気光学装置を説明する図である。
【図１０】図１０は、本発明の実施の形態に係る電気光学装置の動作を説明する回路図である。
【図１１】図１１は、本発明の実施の形態に係る電子機器を示す図である。
【図１２】図１２は、本発明の実施の形態に係る電子機器を示す図である。
【符号の説明】
【００４４】
１…電気光学装置、１０…基板、１２…動作領域、１８…端部領域、２０…外部端子、２２…サイド配線、２４…第１の部分、２６…第２の部分、３０，３２，３４…共通配線、３６…第１の部分、３８…第の２部分、４４，４６，４８…配線、５０…第１のコンタクト部、６０…電気光学素子、７０…第１の電極、７２…第２の電極、７４…導電部、７６…第２のコンタクト部、８０…被覆層、８２…スペーサ、８４…封止部材、８８…能動素子、９０…取付部。
【特許請求の範囲】
【請求項１】
基板と、
前記基板の動作領域に、複数の走査線と複数のデータ線との交差部に対応して設けられた、各々が電気光学素子を含む複数の単位回路と、
能動素子を有し、前記動作領域の周囲に形成された少なくとも１つの周辺回路と、
前記周辺回路とオーバーラップするように位置する、前記基板に対する取付部を有し、前記電気光学素子を封止する封止部材と、
を有し、
前記周辺回路は、前記複数の走査線を介して前記単位回路に走査信号を供給するための走査線駆動回路、前記単位回路の良否を検査するための検査回路及び前記複数のデータ線にプリチャージ信号を出力するプリチャージ回路のいずれかである電気光学装置。
【請求項２】
請求項１記載の電気光学装置において、
前記周辺回路の隣にスペーサをさらに有し、
前記取付部は、前記周辺回路及び前記スペーサの両方の上方に位置してなる電気光学装置。
【請求項３】
請求項２記載の電気光学装置において、
前記スペーサは、前記電気光学素子と前記周辺回路とを電気的に接続する配線と同じ材料で形成されてなる電気光学装置。
【請求項４】
請求項１から請求項３のいずれかに記載の電気光学装置において、
それぞれの前記電気光学素子は、複数の発光色の発光層のいずれか１つを有する電気光学装置。
【請求項５】
請求項１から請求項４のいずれかに記載の電気光学装置を有する電子機器。
【請求項６】
基板の動作領域に、複数の走査線と複数のデータ線との交差部に対応して、各々が電気光学素子を含む複数の単位回路を設けること、
前記基板の前記動作領域の周囲に、能動素子を有した少なくとも１つの周辺回路を形成すること、及び、
前記電気光学素子を封止する封止部材を、その取付部が前記周辺回路とオーバーラップするように、前記基板に取り付けること、
を含み、
前記周辺回路は、前記複数の走査線を介して前記単位回路に走査信号を供給するための走査線駆動回路、前記単位回路の良否を検査するための検査回路及び前記複数のデータ線にプリチャージ信号を出力するプリチャージ回路のいずれかである電気光学装置の製造方法。
【請求項１】
基板と、
前記基板の動作領域に、複数の走査線と複数のデータ線との交差部に対応して設けられた、各々が電気光学素子を含む複数の単位回路と、
能動素子を有し、前記動作領域の周囲に形成された少なくとも１つの周辺回路と、
前記周辺回路とオーバーラップするように位置する、前記基板に対する取付部を有し、前記電気光学素子を封止する封止部材と、
を有し、
前記周辺回路は、前記複数の走査線を介して前記単位回路に走査信号を供給するための走査線駆動回路、前記単位回路の良否を検査するための検査回路及び前記複数のデータ線にプリチャージ信号を出力するプリチャージ回路のいずれかである電気光学装置。
【請求項２】
請求項１記載の電気光学装置において、
前記周辺回路の隣にスペーサをさらに有し、
前記取付部は、前記周辺回路及び前記スペーサの両方の上方に位置してなる電気光学装置。
【請求項３】
請求項２記載の電気光学装置において、
前記スペーサは、前記電気光学素子と前記周辺回路とを電気的に接続する配線と同じ材料で形成されてなる電気光学装置。
【請求項４】
請求項１から請求項３のいずれかに記載の電気光学装置において、
それぞれの前記電気光学素子は、複数の発光色の発光層のいずれか１つを有する電気光学装置。
【請求項５】
請求項１から請求項４のいずれかに記載の電気光学装置を有する電子機器。
【請求項６】
基板の動作領域に、複数の走査線と複数のデータ線との交差部に対応して、各々が電気光学素子を含む複数の単位回路を設けること、
前記基板の前記動作領域の周囲に、能動素子を有した少なくとも１つの周辺回路を形成すること、及び、
前記電気光学素子を封止する封止部材を、その取付部が前記周辺回路とオーバーラップするように、前記基板に取り付けること、
を含み、
前記周辺回路は、前記複数の走査線を介して前記単位回路に走査信号を供給するための走査線駆動回路、前記単位回路の良否を検査するための検査回路及び前記複数のデータ線にプリチャージ信号を出力するプリチャージ回路のいずれかである電気光学装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２００８−１５２２９１（Ｐ２００８−１５２２９１Ａ）
【公開日】平成２０年７月３日（２００８．７．３）
【国際特許分類】
【出願番号】特願２００８−５５９５３（Ｐ２００８−５５９５３）
【出願日】平成２０年３月６日（２００８．３．６）
【分割の表示】特願２００２−３６７９５０（Ｐ２００２−３６７９５０）の分割
【原出願日】平成１４年１２月１９日（２００２．１２．１９）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２０年７月３日（２００８．７．３）
【国際特許分類】
【出願日】平成２０年３月６日（２００８．３．６）
【分割の表示】特願２００２−３６７９５０（Ｐ２００２−３６７９５０）の分割
【原出願日】平成１４年１２月１９日（２００２．１２．１９）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]