電流駆動型発光素子の駆動回路
【課題】 複数のＬＥＤが全て同時にオンすることを無くし、電源装置の負担を軽減したＬＥＤ駆動回路を提供する。
【解決手段】 アノード線Ｙ１〜Ｙ４に交差する方向にカソード線Ｘ１〜Ｘ４が配置されている。アノード線Ｙ１〜Ｙ４とカソード線Ｘ１〜Ｘ４との各交差点に対応して、１６個のＬＥＤが配置されている。４個のＰＷＭ回路は、カソード線Ｘ１〜Ｘ４にそれぞれ接続されている。各ＰＷＭ回路は、電流源１１−ｍと、カウンタ１３−ｍと、表示データＤｍとカウンタ１３−ｍのカウンタ出力を比較する比較器１２−ｍと、比較器１２−ｍの出力ＣＯｍに応じて、電流源１１−ｍの電流を対応するＬＥＤに供給するＮチャネル型ＭＯＳトランジスタＴ５〜Ｔ８と、を備えている。カウンタ１３−ｍの出力の位相は互いにシフトされている。
【解決手段】 アノード線Ｙ１〜Ｙ４に交差する方向にカソード線Ｘ１〜Ｘ４が配置されている。アノード線Ｙ１〜Ｙ４とカソード線Ｘ１〜Ｘ４との各交差点に対応して、１６個のＬＥＤが配置されている。４個のＰＷＭ回路は、カソード線Ｘ１〜Ｘ４にそれぞれ接続されている。各ＰＷＭ回路は、電流源１１−ｍと、カウンタ１３−ｍと、表示データＤｍとカウンタ１３−ｍのカウンタ出力を比較する比較器１２−ｍと、比較器１２−ｍの出力ＣＯｍに応じて、電流源１１−ｍの電流を対応するＬＥＤに供給するＮチャネル型ＭＯＳトランジスタＴ５〜Ｔ８と、を備えている。カウンタ１３−ｍの出力の位相は互いにシフトされている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＥＤ（発光ダイオード）等の電流駆動型発光素子の駆動回路に関する。
【背景技術】
【０００２】
従来より、携帯電話等の電子機器において、複数のＬＥＤからなるＬＥＤマトリクスを用いた表示器が搭載されている。また、携帯電話等においては、ＬＥＤマトリクスに表示データに応じた電流を供給してＬＥＤを点灯させるＬＥＤ駆動回路が内蔵されている。この種のＬＥＤ駆動回路は、例えば特許文献１に記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−４３９１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、パルス幅変調制御（以下、ＰＷＭ制御という）を用いて複数のＬＥＤを駆動する場合、ＰＷＭ制御用の複数のノコギリ波の位相がすべて揃っていると、複数のＬＥＤの全てが同時に点灯することになり、電源装置への負担が大きくなるという問題があった。
【課題を解決するための手段】
【０００５】
そこで、本発明は、複数の電流駆動型発光素子を駆動する、電流駆動型発光素子の駆動回路であって、前記複数の電流駆動型発光素子に対応して設けられた複数のパルス幅変調回路を備え、各パルス幅変調回路は、電流源と、ノコギリ波を発生するノコギリ波発生回路と、表示データと前記ノコギリ波のレベルを比較する比較器と、前記比較器の比較結果に応じて、前記電流源の電流を対応する電流駆動型発光素子に供給するスイッチング素子と、を備え、各パルス幅変調回路の各ノコギリ波の位相は互いにシフトされていることを特徴とするものである。
【発明の効果】
【０００６】
本発明の電流駆動型発光素子の駆動回路によれば、ＰＷＭ制御用の複数のノコギリ波の位相を互いにシフトしたので、複数のＬＥＤが全て同時にオンすることがなくなり、電源装置の負担を軽減することが可能になる。
【図面の簡単な説明】
【０００７】
【図１】本発明の第１の実施形態のＬＥＤ駆動回路の回路図である。
【図２】本発明の第１の実施形態のＬＥＤ駆動回路の時分割駆動を説明するタイミング図である。
【図３】本発明の第１の実施形態における比較器の出力波形図である。
【図４】本発明の第１の実施形態におけるカウンタ出力と比較器の出力波形の関係を示す図である。
【図５】本発明の第２の実施形態のＬＥＤ駆動回路の回路図である。
【図６】本発明の第２の実施形態のＬＥＤ駆動回路の時分割駆動を説明するタイミング図である。
【図７】本発明の第２の実施形態における比較器の出力波形図である。
【図８】比較例のＬＥＤ駆動回路の回路図である。
【図９】比較例におけるカウンタ出力と比較器の出力波形の関係を示す図である。
【発明を実施するための形態】
【０００８】
［第１の実施形態］
図１は、本発明の第１の実施形態のＬＥＤ駆動回路（「電流駆動型発光素子の駆動回路」の一例）の回路図である。このＬＥＤ駆動回路は、ＬＥＤ表示器１の複数のＬＥＤを駆動する回路である。まず、ＬＥＤ表示器１の構成を説明する。４本のアノード線Ｙ１〜Ｙ４は、絶縁基板上に所定の間隔互いに離れて配置されている。これらのアノード線Ｙ１〜Ｙ４に交差する方向に、４本のカソード線Ｘ１〜Ｘ４が所定の間隔互いに離れて配置されている。アノード線Ｙ１〜Ｙ４とカソード線Ｘ１〜Ｘ４とは互いに電気的に絶縁されている。そして、アノード線Ｙ１〜Ｙ４とカソード線Ｘ１〜Ｘ４との各交差点に対応して、１６個のＬＥＤが配置されている。各ＬＥＤのアノードは対応するアノード線Ｙｉに接続され、そのカソードは対応するカソード線Ｘｊに接続されている。この場合、アノード線Ｙ１〜Ｙ４は第１列〜第４列に対応し、カソード線Ｘ１〜Ｘ４は第１行〜第４行に対応している。
【０００９】
次に、ＬＥＤ駆動回路の構成を説明する。４個のＰチャネル型ＭＯＳトランジスタＴ１〜Ｔ４のドレインは、それぞれ端子Ｐ１〜Ｐ４を介して、アノード線Ｙ１〜Ｙ４に接続されている。Ｐチャネル型ＭＯＳトランジスタＴ１〜Ｔ４のソースには、電源装置から発生される電源電位Ｖｃｃが印加されている。
【００１０】
時分割スイッチング回路１０は、Ｐチャネル型ＭＯＳトランジスタＴ１〜Ｔ４のゲートにそれぞれスイッチング信号Ｓ１〜Ｓ４を印加することにより、Ｐチャネル型ＭＯＳトランジスタＴ１〜Ｔ４のオンオフを制御する。即ち、スイッチング信号ＳｋがＬレベルの時、対応するＰチャネル型ＭＯＳトランジスタＴｋはオンし、対応するアノード線Ｙｋに電源電位Ｖｃｃが供給される。これにより、第ｋ列の４個のＬＥＤ、つまり、アノード線Ｙｋに接続された４個のＬＥＤのアノードには電源電位Ｖｃｃが供給されるので、カソード線Ｘ１〜Ｘ４の駆動により、４個のＬＥＤはオン可能な状態（以下、活性化状態という）になる。一方、スイッチング信号ＳｋがＨレベルの時、対応するＰチャネル型ＭＯＳトランジスタＴｋはオフし、アノード線Ｙｋに接続された４個のＬＥＤは、不活性状態になる。
【００１１】
この場合、時分割スイッチング回路１０は、図２に示すように、Ｐチャネル型ＭＯＳトランジスタＴ１〜Ｔ４のゲートにシーケンス的にスイッチング信号Ｓ１〜Ｓ４をＬレベルに設定する。
【００１２】
これにより、Ｐチャネル型ＭＯＳトランジスタＴ１〜Ｔ４はシーケンス的にオンする。Ｐチャネル型ＭＯＳトランジスタＴ１〜Ｔ４の中、いずれか１つがオンの期間（以下、活性化期間という）に、対応するアノード線Ｙ１〜Ｙ４に接続された各ＬＥＤは活性化状態になる。即ち、スイッチング信号Ｓ１がＬレベルの期間はＰチャネル型ＭＯＳトランジスタＴ１がオンし、第１列の４個のＬＥＤが活性化状態となり、次に、スイッチング信号Ｓ２がＬレベルの期間はＰチャネル型ＭＯＳトランジスタＴ２がオンし、第２列の４個のＬＥＤが活性化状態となる。以下、スイッチング信号Ｓ３、Ｓ４についても同様である。
【００１３】
このように、時分割スイッチング回路１０とＰチャネル型ＭＯＳトランジスタＴ１〜Ｔ４は、アノード線Ｙ１〜Ｙ４の中、１本のアノード線Ｙｋに接続された４個のＬＥＤを時分割駆動させるための時分割制御回路２０を構成している。
【００１４】
カソード線Ｘ１〜Ｘ４には、端子Ｐ５〜Ｐ８を介して、それぞれ１つのパルス幅変調回路（以下、ＰＷＭ回路という）が接続されている。各ＰＷＭ回路は、電流源１１−ｍ（ｍ＝１〜４）と、カウンタ１３−ｍ（「ノコギリ波発生回路」の一例）と、表示データＤｍ（デジタル値）とカウンタ１３−ｍのカウンタ出力を比較する比較器１２−ｍと、比較器１２−ｍの出力ＣＯｍに応じて、電流源１１−ｍの電流を対応するＬＥＤに供給するＮチャネル型ＭＯＳトランジスタＴ５〜Ｔ８と、を備えている。ＬＥＤの発光輝度のばらつきを無くすために、電流源１１−ｍの電流値互いに等しく、かつ一定値に設定されていることが好ましい。
【００１５】
４個のＮチャネル型ＭＯＳトランジスタＴ５〜Ｔ８の各ドレインは、それぞれ対応する端子Ｐ５〜Ｐ８を介して、カソード線Ｘ１〜Ｘ４に接続されている。Ｎチャネル型ＭＯＳトランジスタＴ５〜Ｔ８の各ソースは、対応する電流源１１−１〜１１−４に接続されている。また、Ｎチャネル型ＭＯＳトランジスタＴ５〜Ｔ８のゲートには、それぞれ比較器１２−１〜１２−４の出力ＣＯ１〜ＣＯ４が印加される。
【００１６】
この場合、カウンタ１３−ｍは、所定値（例えば、「０」）からカウントを開始し、最大値例えば、「１００」をカウントするとカウント値０にリセットされ、再びカウント値０からカウントを開始するように構成されている。カウンタ１３−ｍの出力波形は階段状に上昇して下降するので、カウンタ１３−ｍは、ノコギリ波発生回路の一種である。
【００１７】
そして、比較器１２−ｍは、表示データＤｍ（デジタル値）とカウンタ１３−ｍの出力を比較する。比較器１２−ｍの正入力端（＋）には表示データＤｍが入力され、比較器１２−ｍの負入力端（−）にはカウンタ１３−ｍの出力が入力されるので、Ｄｍ＞カウンタ１３−ｍの出力、の時はＨレベルを出力し、Ｄｍ＜カウンタ１３−ｍの出力、の時はＬレベルを出力する。Ｎチャネル型ＭＯＳトランジスタＴ５〜Ｔ８は、対応する比較器１２−ｍの出力ＣＯｍがＨレベルの時はオンする。
【００１８】
すると、このオン期間に、時分割制御回路２０によって活性化されたアノード線Ｙｋに接続された４個のＬＥＤに対して電流源１１−ｍの電流が供給され、該ＬＥＤがオン（点灯）するように構成されている。
【００１９】
一方、Ｎチャネル型ＭＯＳトランジスタＴ５〜Ｔ８は、対応する比較器１２−ｍの出力がＬレベルの時はオフするので、このオフ期間において、ＬＥＤには電流源１１−ｍの電流は供給されず、該ＬＥＤはオフ（消灯）する。即ち、ＰＷＭ回路は、表示データＤｍのレベルに応じたパルス期間にＬＥＤをオン（点灯）させるというＰＷＭ制御を行う。この場合、図２の１つの活性化期間（例えば、スイッチング信号Ｓ１がＬレベルの期間）の中には、図３の波形の周期（カウンタ１３−ｍの出力の周期）が１つ以上含まれている。
【００２０】
そして、本実施形態では、カウンタ１３−ｍの出力（ｍ＝１〜４）の位相は互いにシフトされている。この位相シフトを実現するために、カウンタ１３−ｍの初期値は、互いに異なる値に設定されている。これにより、比較器１２−ｍの出力ＣＯｍがＬレベルからＨレベルに変化するタイミングが互いシフトされるので、時分割制御回路２０によって活性化された第ｋ列の４個のＬＥＤが全て同時にオンすることが無くなり、電源装置への負担が軽減される。
【００２１】
具体的には、図３に示すように、ある活性化期間、例えば、Ｐチャネル型ＭＯＳトランジスタＴ１がオンし、第１列の４個のＬＥＤが活性されている期間において、比較器１２−１〜１２−４の出力ＣＯ１〜ＣＯ４のＬレベルからＨレベルへの立ち上がりのタイミング時刻、つまり、４個のＬＥＤがオンするタイミングは互いにシフトされる。
【００２２】
図４は、カウンタ１３−１〜１３−４の出力と比較器１２−１〜１２−４の出力ＣＯ１〜ＣＯ４の関係を示す図である。この例においては、カウンタ１３−４の初期値は「０」に設定され、カウンタ１３−３の初期値は「７５」に設定され、カウンタ１３−２の初期値は「５０」に設定され、カウンタ１３−２の初期値は「２５」に設定される。これにより、比較器１２−１〜１２−４の出力ＣＯ１〜ＣＯ４のＬレベルからＨレベルへの立ち上がりのタイミング、つまり、４個のＬＥＤがオンするタイミングは、カウンタ１３−１〜１３−４の出力波形の周期の１／４ずつシフトされる。
【００２３】
これに対して、図８に比較例のＬＥＤ駆動回路の回路図を示す。このＬＥＤ駆動回路においては、比較器１２−１〜１２−４の負入力端（−）に１個のカウンタ１３の出力が共通に入力されている点で、図１の第１の実施形態のＬＥＤ駆動回路と異なっている。図９は、比較例のＬＥＤ駆動回路のカウンタ１３の出力と比較器１２−１〜１２−４の出力ＣＯ１〜ＣＯ４の関係を示す図である。これから明らかなように、比較器１２−１〜１２−４の出力ＣＯ１〜ＣＯ４のＬレベルからＨレベルへの立ち上がりのタイミング、つまり、４個のＬＥＤがオンするタイミングは、全て同じである。そのため、電源装置への負担が大きくなり、電源電位Ｖｃｃの低下等の問題が生じる。
【００２４】
なお、ＬＥＤ表示器１は４行×４列のＬＥＤマトリクスで形成されているが、ＬＥＤ表示器１は、任意の行数と列数のＬＥＤマトリクスで形成することができる。その場合、ＬＥＤマトリクスの構成に応じて、ＬＥＤ駆動回路のＰチャネル型ＭＯＳトランジスタＴ１〜Ｔ４の個数、ＰＷＭ回路の個数を変更すればよい。
【００２５】
また、本実施形態のＰＷＭ回路はデジタル回路で形成されているが、アナログ回路で形成することもできる。この場合、カウンタ１３−１〜１３−４の代わりに、アナログのノコギリ波を出力するノコギリ波発生回路を用い、デジタルの比較器１２−１〜１２−４の代わりにアナログ比較器を用い、表示データＤ１〜Ｄ４についてもアナログ信号を用いることにより、ＰＷＭ回路をアナログ回路で形成することができる。
【００２６】
さらに、時分割制御回路２０は、アノード線Ｙ１〜Ｙ４に接続され、４個のＰＷＭ回路は、カソード線Ｘ１〜Ｘ４に接続されているが、逆の構成にしても良い。即ち、時分割制御回路２０は、カソード線Ｘ１〜Ｘ４に接続され、４個のＰＷＭ回路は、アノード線Ｙ１〜Ｙ４に接続されている構成も可能である。この場合、Ｐチャネル型ＭＯＳトランジスタＴ１〜Ｔ４等のトランジスタの極性は逆になる。
【００２７】
［第２の実施形態］
図５は、本発明の第２の実施形態のＬＥＤ駆動回路の回路図である。このＬＥＤ駆動回路は、ＬＥＤ表示器１Ａの複数のＬＥＤを駆動する回路である。第１の実施形態のＬＥＤ駆動回路では、８個の端子Ｐ１〜Ｐ８を必要としているが、本実施形態のＬＥＤ駆動回路では、その端子数を半分に削減したものである。
【００２８】
ＬＥＤ表示器１Ａは、第１の実施形態のＬＥＤ表示器１とは異なっているので、まずその構成を説明する。４本のアノード線Ｙ１〜Ｙ４は、絶縁基板上に所定の間隔互いに離れて配置されている。これらのアノード線Ｙ１〜Ｙ４に交差する方向に、４本のカソード線Ｘ１〜Ｘ４が所定の間隔互いに離れて配置されている。アノード線Ｙ１〜Ｙ４とカソード線Ｘ１〜Ｘ４とは互いに電気的に絶縁されている。
【００２９】
ＬＥＤ表示器１Ａにおいては、第１の実施形態のＬＥＤ表示器１とは異なり、アノード線Ｙ１とカソード線Ｘ１が交点で接続されており、アノード線Ｙ２とカソード線Ｘ２がそれらの交差点で接続されており、アノード線Ｙ２とカソード線Ｘ２がそれらの交差点で接続されており、アノード線Ｙ３とカソード線Ｘ３がそれらの交差点で接続されており、アノード線Ｙ４とカソード線Ｘ４がそれらの交差点で接続されており、これらの４個の交差点を除く、アノード線Ｙ１〜Ｙ４とカソード線Ｘ１〜Ｘ４との１２個の交差点に対応して、１２個のＬＥＤが配置されていることである。各ＬＥＤのアノードは対応するアノード線Ｙｉに接続され、そのカソードは対応するカソード線Ｘｊに接続されている。
【００３０】
次に、ＬＥＤ駆動回路の構成を説明する。４個のＮチャネル型ＭＯＳトランジスタＴ１Ｎ〜Ｔ４Ｎのドレインは、それぞれ端子Ｐ１〜Ｐ４を介して、カソード線Ｘ１〜Ｘ４に接続されている。Ｎチャネル型ＭＯＳトランジスタＴ１Ｎ〜Ｔ４Ｎのソースは接地されている。
【００３１】
時分割スイッチング回路１０Ａは、Ｎチャネル型ＭＯＳトランジスタＴ１Ａ〜Ｔ４Ｎのゲートにそれぞれスイッチング信号Ｓ１Ａ〜Ｓ４Ａを印加することにより、Ｎチャネル型ＭＯＳトランジスタＴ１Ｎ〜Ｔ４Ｎのオンオフを制御する。即ち、スイッチング信号ＳｋＡがＨレベルの時、対応するＮチャネル型ＭＯＳトランジスタＴｋＮはオンする。すると、対応するカソード線Ｘｋは接地される。これにより、第ｋ行の３個のＬＥＤ、つまり、カソード線Ｘｋに接続された３個のＬＥＤのカソードは接地されるので、カソード線Ｘｋを除く、他の３本のカソードの駆動によりオン可能な活性化状態となる。
【００３２】
この場合、時分割スイッチング回路１０Ａは、図６に示すように、Ｎチャネル型ＭＯＳトランジスタＴ１Ｎ〜Ｔ４Ｎのゲートにシーケンス的にスイッチング信号Ｓ１Ａ〜Ｓ４ＡをＨレベルに設定する。
【００３３】
これにより、Ｎチャネル型ＭＯＳトランジスタＴ１Ｎ〜Ｔ４Ｎはシーケンス的にオンする。Ｎチャネル型ＭＯＳトランジスタＴ１Ｎ〜Ｔ４Ｎの中、いずれか１つがオンの期間（以下、活性化期間という）に対応する３個のＬＥＤは活性化状態になる。例えば、スイッチング信号Ｓ１ＡがＨレベルの期間はＮチャネル型ＭＯＳトランジスタＴ１Ｎがオンし、第１行の３個のＬＥＤが活性化状態となる。つまり、これら３個のＬＥＤのカソードは接地される。そして、第１行２列のＬＥＤはカソード線Ｘ２（アノード線Ｙ２に接続されている）により駆動される。第１行３列のＬＥＤはカソード線Ｘ３（アノード線Ｙ３に接続されている）より駆動される。第１行４列のＬＥＤはカソード線Ｘ４（アノード線Ｙ４に接続されている）より駆動される。
【００３４】
このように、時分割スイッチング回路１０ＡとＮチャネル型ＭＯＳトランジスタＴ１Ｎ〜Ｔ４Ｎは、カソード線Ｘ１〜Ｘ４の中、一本のカソード線Ｘｋに接続された３個のＬＥＤを時分割駆動させるための時分割制御回路２０Ａを構成している。
【００３５】
カソード線Ｘ１〜Ｘ４には、端子Ｐ１〜Ｐ４を介して、それぞれ１つのＰＷＭ回路が接続されている。ＰＷＭ回路の構成は第１の実施形態のものと基本的には同じである。
【００３６】
各ＰＷＭ回路は、電流源１１−ｍ（ｍ＝１〜４）と、カウンタ１３−ｍ（「ノコギリ波発生回路」の一例）と、表示データＤｍ（デジタル値）とカウンタ１３−ｍのカウンタ出力を比較する比較器１２−ｍと、比較器１２−ｍの出力ＣＯｍＡに応じて、電流源１１−ｍの電流を対応するＬＥＤに供給するＰチャネル型ＭＯＳトランジスタＴ１Ｐ〜Ｔ４Ｐと、を備えている。ＬＥＤの発光輝度のばらつきを無くすために、電流源１１−ｍの電流値互いに等しく、かつ一定値に設定されていることが好ましい。
【００３７】
４個のＰチャネル型ＭＯＳトランジスタＴ１Ｐ〜Ｔ４Ｐの各ドレインは、それぞれ対応する端子Ｐ１〜Ｐ４を介して、カソード線Ｘ１〜Ｘ４に接続されている。Ｐチャネル型ＭＯＳトランジスタＴ１Ｐ〜Ｔ４Ｐの各ソースは、対応する電流源１１−１〜１１−４に接続されている。また、Ｐチャネル型ＭＯＳトランジスタＴ１Ｐ〜Ｔ４Ｐのゲートには、それぞれ比較器１２−１〜１２−４の出力ＣＯ１Ａ〜ＣＯ４Ａが印加される。
【００３８】
この場合、カウンタ１３−ｍは、所定値（例えば、「０」）からカウントを開始し、最大値例えば、「１００」をカウントするとカウント値０にリセットされ、再びカウント値０からカウントを開始するように構成されている。比較器１２−ｍは、表示データＤｍ（デジタル値）とカウンタ１３−ｍの出力を比較する。比較器１２−ｍの正入力端（＋）には
カウンタ１３−ｍの出力が入力され、比較器１２−ｍの負入力端（−）には表示データＤｍが入力されるので、Ｄｍ＜カウンタ１３−ｍの出力、の時はＨレベルを出力し、Ｄｍ＞カウンタ１３−ｍの出力、の時はＬレベルを出力する。
【００３９】
例えば、スイッチング信号Ｓ１ＡがＨレベルの期間で、Ｎチャネル型ＭＯＳトランジスタＴ１Ｎがオンし、第１行の３個のＬＥＤが活性化状態になっているとする。この時、第１行第２列のＬＥＤは、カソード線Ｘ２及びアノード線Ｙ２を介して、第２行のＰＷＭ回路の比較器１２−２の出力ＣＯ２Ａにより駆動される。つまり、比較器１２−２の出力ＣＯ２ＡがＬレベルの期間、Ｐチャネル型ＭＯＳトランジスタＴ２Ｐがオンし、電流源１１−２からの電流がＬＥＤに流れることにより、ＬＥＤは点灯する。
【００４０】
第１行第３列のＬＥＤは、カソード線Ｘ３及びアノード線Ｙ３を介して、第３行のＰＷＭ回路の比較器１２−３の出力ＣＯ３Ａにより同様に駆動される。第１行第４列のＬＥＤは、カソード線Ｘ４及びアノード線Ｙ４を介して、第４行のＰＷＭ回路の比較器１２−４の出力ＣＯ４Ａにより同様に駆動される。なお、この場合、第１行のＰＷＭ回路については、比較器１２−１の出力ＣＯ１ＡはＨレベルに固定され、Ｐチャネル型ＭＯＳトランジスタＴ１Ｐはオフしている。
【００４１】
そして、本実施形態においても、カウンタ１３−ｍの出力の位相は互いにシフトされている。この位相シフトのために、カウンタ１３−ｍの初期値は、互いに異なる値に設定されている。これにより、比較器１２−ｍの出力ＣＯｍがＨレベルからＬレベルに変化するタイミングが互いシフトされるので、時分割スイッチング回路１０Ａ等によって活性化された第ｋ列の３個のＬＥＤが全て同時にオンすることが無くなり、電源装置への負担が軽減される。
【００４２】
具体的には、図７に示すように、ある活性化期間、例えば、Ｎチャネル型ＭＯＳトランジスタＴ１Ａがオンし、第１行の３個のＬＥＤが活性されている期間において、比較器１２−２〜１２−４の出力ＣＯ２〜ＣＯ４のＨレベルからＬレベルへの立ち下がりのタイミング時刻、つまり、３個のＬＥＤがオンするタイミングは互いにシフトされる。これにより、電源装置への負担が軽減される。
【００４３】
なお、ＬＥＤ表示器１Ａは４行×４列のＬＥＤマトリクスで形成されているが、ＬＥＤ表示器１Ａは、任意の行数と列数のＬＥＤマトリクスで形成することができる。その場合、ＬＥＤマトリクスの構成に応じて、ＬＥＤ駆動回路のＮチャネル型ＭＯＳトランジスタＴ１Ｎ〜Ｔ４Ｎの個数、ＰＷＭ回路の個数を変更すればよい。
【００４４】
また、本実施形態のＰＷＭ回路はデジタル回路で形成されているが、アナログ回路で形成することもできる。この場合、カウンタ１３−１〜１３−４の代わりに、アナログのノコギリ波を出力するノコギリ波発生回路を用い、デジタルの比較器１２−１〜１２−４の代わりにアナログ比較器を用い、表示データＤ１〜Ｄ４についてもアナログ信号を用いることにより、ＰＷＭ回路をアナログ回路で形成することができる。
【符号の説明】
【００４５】
１、１Ａ 表示器
１０、１０Ａ 時分割スイッチング回路
１１−１〜１１−４ 電流源
１２−１〜１２−４ 比較器
１３−１〜１３−４ カウンタ
２０、２０Ａ 時分割制御回路
Ｔ１〜Ｔ４ Ｐチャネル型ＭＯＳトランジスタ
Ｔ５〜Ｔ８ Ｎチャネル型ＭＯＳトランジスタ
Ｐ１〜Ｐ８ 端子
Ｘ１〜Ｘ４ カソード線
Ｙ１〜Ｙ４ アノード線
【技術分野】
【０００１】
本発明は、ＬＥＤ（発光ダイオード）等の電流駆動型発光素子の駆動回路に関する。
【背景技術】
【０００２】
従来より、携帯電話等の電子機器において、複数のＬＥＤからなるＬＥＤマトリクスを用いた表示器が搭載されている。また、携帯電話等においては、ＬＥＤマトリクスに表示データに応じた電流を供給してＬＥＤを点灯させるＬＥＤ駆動回路が内蔵されている。この種のＬＥＤ駆動回路は、例えば特許文献１に記載されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−４３９１１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、パルス幅変調制御（以下、ＰＷＭ制御という）を用いて複数のＬＥＤを駆動する場合、ＰＷＭ制御用の複数のノコギリ波の位相がすべて揃っていると、複数のＬＥＤの全てが同時に点灯することになり、電源装置への負担が大きくなるという問題があった。
【課題を解決するための手段】
【０００５】
そこで、本発明は、複数の電流駆動型発光素子を駆動する、電流駆動型発光素子の駆動回路であって、前記複数の電流駆動型発光素子に対応して設けられた複数のパルス幅変調回路を備え、各パルス幅変調回路は、電流源と、ノコギリ波を発生するノコギリ波発生回路と、表示データと前記ノコギリ波のレベルを比較する比較器と、前記比較器の比較結果に応じて、前記電流源の電流を対応する電流駆動型発光素子に供給するスイッチング素子と、を備え、各パルス幅変調回路の各ノコギリ波の位相は互いにシフトされていることを特徴とするものである。
【発明の効果】
【０００６】
本発明の電流駆動型発光素子の駆動回路によれば、ＰＷＭ制御用の複数のノコギリ波の位相を互いにシフトしたので、複数のＬＥＤが全て同時にオンすることがなくなり、電源装置の負担を軽減することが可能になる。
【図面の簡単な説明】
【０００７】
【図１】本発明の第１の実施形態のＬＥＤ駆動回路の回路図である。
【図２】本発明の第１の実施形態のＬＥＤ駆動回路の時分割駆動を説明するタイミング図である。
【図３】本発明の第１の実施形態における比較器の出力波形図である。
【図４】本発明の第１の実施形態におけるカウンタ出力と比較器の出力波形の関係を示す図である。
【図５】本発明の第２の実施形態のＬＥＤ駆動回路の回路図である。
【図６】本発明の第２の実施形態のＬＥＤ駆動回路の時分割駆動を説明するタイミング図である。
【図７】本発明の第２の実施形態における比較器の出力波形図である。
【図８】比較例のＬＥＤ駆動回路の回路図である。
【図９】比較例におけるカウンタ出力と比較器の出力波形の関係を示す図である。
【発明を実施するための形態】
【０００８】
［第１の実施形態］
図１は、本発明の第１の実施形態のＬＥＤ駆動回路（「電流駆動型発光素子の駆動回路」の一例）の回路図である。このＬＥＤ駆動回路は、ＬＥＤ表示器１の複数のＬＥＤを駆動する回路である。まず、ＬＥＤ表示器１の構成を説明する。４本のアノード線Ｙ１〜Ｙ４は、絶縁基板上に所定の間隔互いに離れて配置されている。これらのアノード線Ｙ１〜Ｙ４に交差する方向に、４本のカソード線Ｘ１〜Ｘ４が所定の間隔互いに離れて配置されている。アノード線Ｙ１〜Ｙ４とカソード線Ｘ１〜Ｘ４とは互いに電気的に絶縁されている。そして、アノード線Ｙ１〜Ｙ４とカソード線Ｘ１〜Ｘ４との各交差点に対応して、１６個のＬＥＤが配置されている。各ＬＥＤのアノードは対応するアノード線Ｙｉに接続され、そのカソードは対応するカソード線Ｘｊに接続されている。この場合、アノード線Ｙ１〜Ｙ４は第１列〜第４列に対応し、カソード線Ｘ１〜Ｘ４は第１行〜第４行に対応している。
【０００９】
次に、ＬＥＤ駆動回路の構成を説明する。４個のＰチャネル型ＭＯＳトランジスタＴ１〜Ｔ４のドレインは、それぞれ端子Ｐ１〜Ｐ４を介して、アノード線Ｙ１〜Ｙ４に接続されている。Ｐチャネル型ＭＯＳトランジスタＴ１〜Ｔ４のソースには、電源装置から発生される電源電位Ｖｃｃが印加されている。
【００１０】
時分割スイッチング回路１０は、Ｐチャネル型ＭＯＳトランジスタＴ１〜Ｔ４のゲートにそれぞれスイッチング信号Ｓ１〜Ｓ４を印加することにより、Ｐチャネル型ＭＯＳトランジスタＴ１〜Ｔ４のオンオフを制御する。即ち、スイッチング信号ＳｋがＬレベルの時、対応するＰチャネル型ＭＯＳトランジスタＴｋはオンし、対応するアノード線Ｙｋに電源電位Ｖｃｃが供給される。これにより、第ｋ列の４個のＬＥＤ、つまり、アノード線Ｙｋに接続された４個のＬＥＤのアノードには電源電位Ｖｃｃが供給されるので、カソード線Ｘ１〜Ｘ４の駆動により、４個のＬＥＤはオン可能な状態（以下、活性化状態という）になる。一方、スイッチング信号ＳｋがＨレベルの時、対応するＰチャネル型ＭＯＳトランジスタＴｋはオフし、アノード線Ｙｋに接続された４個のＬＥＤは、不活性状態になる。
【００１１】
この場合、時分割スイッチング回路１０は、図２に示すように、Ｐチャネル型ＭＯＳトランジスタＴ１〜Ｔ４のゲートにシーケンス的にスイッチング信号Ｓ１〜Ｓ４をＬレベルに設定する。
【００１２】
これにより、Ｐチャネル型ＭＯＳトランジスタＴ１〜Ｔ４はシーケンス的にオンする。Ｐチャネル型ＭＯＳトランジスタＴ１〜Ｔ４の中、いずれか１つがオンの期間（以下、活性化期間という）に、対応するアノード線Ｙ１〜Ｙ４に接続された各ＬＥＤは活性化状態になる。即ち、スイッチング信号Ｓ１がＬレベルの期間はＰチャネル型ＭＯＳトランジスタＴ１がオンし、第１列の４個のＬＥＤが活性化状態となり、次に、スイッチング信号Ｓ２がＬレベルの期間はＰチャネル型ＭＯＳトランジスタＴ２がオンし、第２列の４個のＬＥＤが活性化状態となる。以下、スイッチング信号Ｓ３、Ｓ４についても同様である。
【００１３】
このように、時分割スイッチング回路１０とＰチャネル型ＭＯＳトランジスタＴ１〜Ｔ４は、アノード線Ｙ１〜Ｙ４の中、１本のアノード線Ｙｋに接続された４個のＬＥＤを時分割駆動させるための時分割制御回路２０を構成している。
【００１４】
カソード線Ｘ１〜Ｘ４には、端子Ｐ５〜Ｐ８を介して、それぞれ１つのパルス幅変調回路（以下、ＰＷＭ回路という）が接続されている。各ＰＷＭ回路は、電流源１１−ｍ（ｍ＝１〜４）と、カウンタ１３−ｍ（「ノコギリ波発生回路」の一例）と、表示データＤｍ（デジタル値）とカウンタ１３−ｍのカウンタ出力を比較する比較器１２−ｍと、比較器１２−ｍの出力ＣＯｍに応じて、電流源１１−ｍの電流を対応するＬＥＤに供給するＮチャネル型ＭＯＳトランジスタＴ５〜Ｔ８と、を備えている。ＬＥＤの発光輝度のばらつきを無くすために、電流源１１−ｍの電流値互いに等しく、かつ一定値に設定されていることが好ましい。
【００１５】
４個のＮチャネル型ＭＯＳトランジスタＴ５〜Ｔ８の各ドレインは、それぞれ対応する端子Ｐ５〜Ｐ８を介して、カソード線Ｘ１〜Ｘ４に接続されている。Ｎチャネル型ＭＯＳトランジスタＴ５〜Ｔ８の各ソースは、対応する電流源１１−１〜１１−４に接続されている。また、Ｎチャネル型ＭＯＳトランジスタＴ５〜Ｔ８のゲートには、それぞれ比較器１２−１〜１２−４の出力ＣＯ１〜ＣＯ４が印加される。
【００１６】
この場合、カウンタ１３−ｍは、所定値（例えば、「０」）からカウントを開始し、最大値例えば、「１００」をカウントするとカウント値０にリセットされ、再びカウント値０からカウントを開始するように構成されている。カウンタ１３−ｍの出力波形は階段状に上昇して下降するので、カウンタ１３−ｍは、ノコギリ波発生回路の一種である。
【００１７】
そして、比較器１２−ｍは、表示データＤｍ（デジタル値）とカウンタ１３−ｍの出力を比較する。比較器１２−ｍの正入力端（＋）には表示データＤｍが入力され、比較器１２−ｍの負入力端（−）にはカウンタ１３−ｍの出力が入力されるので、Ｄｍ＞カウンタ１３−ｍの出力、の時はＨレベルを出力し、Ｄｍ＜カウンタ１３−ｍの出力、の時はＬレベルを出力する。Ｎチャネル型ＭＯＳトランジスタＴ５〜Ｔ８は、対応する比較器１２−ｍの出力ＣＯｍがＨレベルの時はオンする。
【００１８】
すると、このオン期間に、時分割制御回路２０によって活性化されたアノード線Ｙｋに接続された４個のＬＥＤに対して電流源１１−ｍの電流が供給され、該ＬＥＤがオン（点灯）するように構成されている。
【００１９】
一方、Ｎチャネル型ＭＯＳトランジスタＴ５〜Ｔ８は、対応する比較器１２−ｍの出力がＬレベルの時はオフするので、このオフ期間において、ＬＥＤには電流源１１−ｍの電流は供給されず、該ＬＥＤはオフ（消灯）する。即ち、ＰＷＭ回路は、表示データＤｍのレベルに応じたパルス期間にＬＥＤをオン（点灯）させるというＰＷＭ制御を行う。この場合、図２の１つの活性化期間（例えば、スイッチング信号Ｓ１がＬレベルの期間）の中には、図３の波形の周期（カウンタ１３−ｍの出力の周期）が１つ以上含まれている。
【００２０】
そして、本実施形態では、カウンタ１３−ｍの出力（ｍ＝１〜４）の位相は互いにシフトされている。この位相シフトを実現するために、カウンタ１３−ｍの初期値は、互いに異なる値に設定されている。これにより、比較器１２−ｍの出力ＣＯｍがＬレベルからＨレベルに変化するタイミングが互いシフトされるので、時分割制御回路２０によって活性化された第ｋ列の４個のＬＥＤが全て同時にオンすることが無くなり、電源装置への負担が軽減される。
【００２１】
具体的には、図３に示すように、ある活性化期間、例えば、Ｐチャネル型ＭＯＳトランジスタＴ１がオンし、第１列の４個のＬＥＤが活性されている期間において、比較器１２−１〜１２−４の出力ＣＯ１〜ＣＯ４のＬレベルからＨレベルへの立ち上がりのタイミング時刻、つまり、４個のＬＥＤがオンするタイミングは互いにシフトされる。
【００２２】
図４は、カウンタ１３−１〜１３−４の出力と比較器１２−１〜１２−４の出力ＣＯ１〜ＣＯ４の関係を示す図である。この例においては、カウンタ１３−４の初期値は「０」に設定され、カウンタ１３−３の初期値は「７５」に設定され、カウンタ１３−２の初期値は「５０」に設定され、カウンタ１３−２の初期値は「２５」に設定される。これにより、比較器１２−１〜１２−４の出力ＣＯ１〜ＣＯ４のＬレベルからＨレベルへの立ち上がりのタイミング、つまり、４個のＬＥＤがオンするタイミングは、カウンタ１３−１〜１３−４の出力波形の周期の１／４ずつシフトされる。
【００２３】
これに対して、図８に比較例のＬＥＤ駆動回路の回路図を示す。このＬＥＤ駆動回路においては、比較器１２−１〜１２−４の負入力端（−）に１個のカウンタ１３の出力が共通に入力されている点で、図１の第１の実施形態のＬＥＤ駆動回路と異なっている。図９は、比較例のＬＥＤ駆動回路のカウンタ１３の出力と比較器１２−１〜１２−４の出力ＣＯ１〜ＣＯ４の関係を示す図である。これから明らかなように、比較器１２−１〜１２−４の出力ＣＯ１〜ＣＯ４のＬレベルからＨレベルへの立ち上がりのタイミング、つまり、４個のＬＥＤがオンするタイミングは、全て同じである。そのため、電源装置への負担が大きくなり、電源電位Ｖｃｃの低下等の問題が生じる。
【００２４】
なお、ＬＥＤ表示器１は４行×４列のＬＥＤマトリクスで形成されているが、ＬＥＤ表示器１は、任意の行数と列数のＬＥＤマトリクスで形成することができる。その場合、ＬＥＤマトリクスの構成に応じて、ＬＥＤ駆動回路のＰチャネル型ＭＯＳトランジスタＴ１〜Ｔ４の個数、ＰＷＭ回路の個数を変更すればよい。
【００２５】
また、本実施形態のＰＷＭ回路はデジタル回路で形成されているが、アナログ回路で形成することもできる。この場合、カウンタ１３−１〜１３−４の代わりに、アナログのノコギリ波を出力するノコギリ波発生回路を用い、デジタルの比較器１２−１〜１２−４の代わりにアナログ比較器を用い、表示データＤ１〜Ｄ４についてもアナログ信号を用いることにより、ＰＷＭ回路をアナログ回路で形成することができる。
【００２６】
さらに、時分割制御回路２０は、アノード線Ｙ１〜Ｙ４に接続され、４個のＰＷＭ回路は、カソード線Ｘ１〜Ｘ４に接続されているが、逆の構成にしても良い。即ち、時分割制御回路２０は、カソード線Ｘ１〜Ｘ４に接続され、４個のＰＷＭ回路は、アノード線Ｙ１〜Ｙ４に接続されている構成も可能である。この場合、Ｐチャネル型ＭＯＳトランジスタＴ１〜Ｔ４等のトランジスタの極性は逆になる。
【００２７】
［第２の実施形態］
図５は、本発明の第２の実施形態のＬＥＤ駆動回路の回路図である。このＬＥＤ駆動回路は、ＬＥＤ表示器１Ａの複数のＬＥＤを駆動する回路である。第１の実施形態のＬＥＤ駆動回路では、８個の端子Ｐ１〜Ｐ８を必要としているが、本実施形態のＬＥＤ駆動回路では、その端子数を半分に削減したものである。
【００２８】
ＬＥＤ表示器１Ａは、第１の実施形態のＬＥＤ表示器１とは異なっているので、まずその構成を説明する。４本のアノード線Ｙ１〜Ｙ４は、絶縁基板上に所定の間隔互いに離れて配置されている。これらのアノード線Ｙ１〜Ｙ４に交差する方向に、４本のカソード線Ｘ１〜Ｘ４が所定の間隔互いに離れて配置されている。アノード線Ｙ１〜Ｙ４とカソード線Ｘ１〜Ｘ４とは互いに電気的に絶縁されている。
【００２９】
ＬＥＤ表示器１Ａにおいては、第１の実施形態のＬＥＤ表示器１とは異なり、アノード線Ｙ１とカソード線Ｘ１が交点で接続されており、アノード線Ｙ２とカソード線Ｘ２がそれらの交差点で接続されており、アノード線Ｙ２とカソード線Ｘ２がそれらの交差点で接続されており、アノード線Ｙ３とカソード線Ｘ３がそれらの交差点で接続されており、アノード線Ｙ４とカソード線Ｘ４がそれらの交差点で接続されており、これらの４個の交差点を除く、アノード線Ｙ１〜Ｙ４とカソード線Ｘ１〜Ｘ４との１２個の交差点に対応して、１２個のＬＥＤが配置されていることである。各ＬＥＤのアノードは対応するアノード線Ｙｉに接続され、そのカソードは対応するカソード線Ｘｊに接続されている。
【００３０】
次に、ＬＥＤ駆動回路の構成を説明する。４個のＮチャネル型ＭＯＳトランジスタＴ１Ｎ〜Ｔ４Ｎのドレインは、それぞれ端子Ｐ１〜Ｐ４を介して、カソード線Ｘ１〜Ｘ４に接続されている。Ｎチャネル型ＭＯＳトランジスタＴ１Ｎ〜Ｔ４Ｎのソースは接地されている。
【００３１】
時分割スイッチング回路１０Ａは、Ｎチャネル型ＭＯＳトランジスタＴ１Ａ〜Ｔ４Ｎのゲートにそれぞれスイッチング信号Ｓ１Ａ〜Ｓ４Ａを印加することにより、Ｎチャネル型ＭＯＳトランジスタＴ１Ｎ〜Ｔ４Ｎのオンオフを制御する。即ち、スイッチング信号ＳｋＡがＨレベルの時、対応するＮチャネル型ＭＯＳトランジスタＴｋＮはオンする。すると、対応するカソード線Ｘｋは接地される。これにより、第ｋ行の３個のＬＥＤ、つまり、カソード線Ｘｋに接続された３個のＬＥＤのカソードは接地されるので、カソード線Ｘｋを除く、他の３本のカソードの駆動によりオン可能な活性化状態となる。
【００３２】
この場合、時分割スイッチング回路１０Ａは、図６に示すように、Ｎチャネル型ＭＯＳトランジスタＴ１Ｎ〜Ｔ４Ｎのゲートにシーケンス的にスイッチング信号Ｓ１Ａ〜Ｓ４ＡをＨレベルに設定する。
【００３３】
これにより、Ｎチャネル型ＭＯＳトランジスタＴ１Ｎ〜Ｔ４Ｎはシーケンス的にオンする。Ｎチャネル型ＭＯＳトランジスタＴ１Ｎ〜Ｔ４Ｎの中、いずれか１つがオンの期間（以下、活性化期間という）に対応する３個のＬＥＤは活性化状態になる。例えば、スイッチング信号Ｓ１ＡがＨレベルの期間はＮチャネル型ＭＯＳトランジスタＴ１Ｎがオンし、第１行の３個のＬＥＤが活性化状態となる。つまり、これら３個のＬＥＤのカソードは接地される。そして、第１行２列のＬＥＤはカソード線Ｘ２（アノード線Ｙ２に接続されている）により駆動される。第１行３列のＬＥＤはカソード線Ｘ３（アノード線Ｙ３に接続されている）より駆動される。第１行４列のＬＥＤはカソード線Ｘ４（アノード線Ｙ４に接続されている）より駆動される。
【００３４】
このように、時分割スイッチング回路１０ＡとＮチャネル型ＭＯＳトランジスタＴ１Ｎ〜Ｔ４Ｎは、カソード線Ｘ１〜Ｘ４の中、一本のカソード線Ｘｋに接続された３個のＬＥＤを時分割駆動させるための時分割制御回路２０Ａを構成している。
【００３５】
カソード線Ｘ１〜Ｘ４には、端子Ｐ１〜Ｐ４を介して、それぞれ１つのＰＷＭ回路が接続されている。ＰＷＭ回路の構成は第１の実施形態のものと基本的には同じである。
【００３６】
各ＰＷＭ回路は、電流源１１−ｍ（ｍ＝１〜４）と、カウンタ１３−ｍ（「ノコギリ波発生回路」の一例）と、表示データＤｍ（デジタル値）とカウンタ１３−ｍのカウンタ出力を比較する比較器１２−ｍと、比較器１２−ｍの出力ＣＯｍＡに応じて、電流源１１−ｍの電流を対応するＬＥＤに供給するＰチャネル型ＭＯＳトランジスタＴ１Ｐ〜Ｔ４Ｐと、を備えている。ＬＥＤの発光輝度のばらつきを無くすために、電流源１１−ｍの電流値互いに等しく、かつ一定値に設定されていることが好ましい。
【００３７】
４個のＰチャネル型ＭＯＳトランジスタＴ１Ｐ〜Ｔ４Ｐの各ドレインは、それぞれ対応する端子Ｐ１〜Ｐ４を介して、カソード線Ｘ１〜Ｘ４に接続されている。Ｐチャネル型ＭＯＳトランジスタＴ１Ｐ〜Ｔ４Ｐの各ソースは、対応する電流源１１−１〜１１−４に接続されている。また、Ｐチャネル型ＭＯＳトランジスタＴ１Ｐ〜Ｔ４Ｐのゲートには、それぞれ比較器１２−１〜１２−４の出力ＣＯ１Ａ〜ＣＯ４Ａが印加される。
【００３８】
この場合、カウンタ１３−ｍは、所定値（例えば、「０」）からカウントを開始し、最大値例えば、「１００」をカウントするとカウント値０にリセットされ、再びカウント値０からカウントを開始するように構成されている。比較器１２−ｍは、表示データＤｍ（デジタル値）とカウンタ１３−ｍの出力を比較する。比較器１２−ｍの正入力端（＋）には
カウンタ１３−ｍの出力が入力され、比較器１２−ｍの負入力端（−）には表示データＤｍが入力されるので、Ｄｍ＜カウンタ１３−ｍの出力、の時はＨレベルを出力し、Ｄｍ＞カウンタ１３−ｍの出力、の時はＬレベルを出力する。
【００３９】
例えば、スイッチング信号Ｓ１ＡがＨレベルの期間で、Ｎチャネル型ＭＯＳトランジスタＴ１Ｎがオンし、第１行の３個のＬＥＤが活性化状態になっているとする。この時、第１行第２列のＬＥＤは、カソード線Ｘ２及びアノード線Ｙ２を介して、第２行のＰＷＭ回路の比較器１２−２の出力ＣＯ２Ａにより駆動される。つまり、比較器１２−２の出力ＣＯ２ＡがＬレベルの期間、Ｐチャネル型ＭＯＳトランジスタＴ２Ｐがオンし、電流源１１−２からの電流がＬＥＤに流れることにより、ＬＥＤは点灯する。
【００４０】
第１行第３列のＬＥＤは、カソード線Ｘ３及びアノード線Ｙ３を介して、第３行のＰＷＭ回路の比較器１２−３の出力ＣＯ３Ａにより同様に駆動される。第１行第４列のＬＥＤは、カソード線Ｘ４及びアノード線Ｙ４を介して、第４行のＰＷＭ回路の比較器１２−４の出力ＣＯ４Ａにより同様に駆動される。なお、この場合、第１行のＰＷＭ回路については、比較器１２−１の出力ＣＯ１ＡはＨレベルに固定され、Ｐチャネル型ＭＯＳトランジスタＴ１Ｐはオフしている。
【００４１】
そして、本実施形態においても、カウンタ１３−ｍの出力の位相は互いにシフトされている。この位相シフトのために、カウンタ１３−ｍの初期値は、互いに異なる値に設定されている。これにより、比較器１２−ｍの出力ＣＯｍがＨレベルからＬレベルに変化するタイミングが互いシフトされるので、時分割スイッチング回路１０Ａ等によって活性化された第ｋ列の３個のＬＥＤが全て同時にオンすることが無くなり、電源装置への負担が軽減される。
【００４２】
具体的には、図７に示すように、ある活性化期間、例えば、Ｎチャネル型ＭＯＳトランジスタＴ１Ａがオンし、第１行の３個のＬＥＤが活性されている期間において、比較器１２−２〜１２−４の出力ＣＯ２〜ＣＯ４のＨレベルからＬレベルへの立ち下がりのタイミング時刻、つまり、３個のＬＥＤがオンするタイミングは互いにシフトされる。これにより、電源装置への負担が軽減される。
【００４３】
なお、ＬＥＤ表示器１Ａは４行×４列のＬＥＤマトリクスで形成されているが、ＬＥＤ表示器１Ａは、任意の行数と列数のＬＥＤマトリクスで形成することができる。その場合、ＬＥＤマトリクスの構成に応じて、ＬＥＤ駆動回路のＮチャネル型ＭＯＳトランジスタＴ１Ｎ〜Ｔ４Ｎの個数、ＰＷＭ回路の個数を変更すればよい。
【００４４】
また、本実施形態のＰＷＭ回路はデジタル回路で形成されているが、アナログ回路で形成することもできる。この場合、カウンタ１３−１〜１３−４の代わりに、アナログのノコギリ波を出力するノコギリ波発生回路を用い、デジタルの比較器１２−１〜１２−４の代わりにアナログ比較器を用い、表示データＤ１〜Ｄ４についてもアナログ信号を用いることにより、ＰＷＭ回路をアナログ回路で形成することができる。
【符号の説明】
【００４５】
１、１Ａ 表示器
１０、１０Ａ 時分割スイッチング回路
１１−１〜１１−４ 電流源
１２−１〜１２−４ 比較器
１３−１〜１３−４ カウンタ
２０、２０Ａ 時分割制御回路
Ｔ１〜Ｔ４ Ｐチャネル型ＭＯＳトランジスタ
Ｔ５〜Ｔ８ Ｎチャネル型ＭＯＳトランジスタ
Ｐ１〜Ｐ８ 端子
Ｘ１〜Ｘ４ カソード線
Ｙ１〜Ｙ４ アノード線
【特許請求の範囲】
【請求項１】
複数の電流駆動型発光素子を駆動する、電流駆動型発光素子の駆動回路であって、
前記複数の電流駆動型発光素子に対応して設けられた複数のパルス幅変調回路を備え、
各パルス幅変調回路は、電流源と、ノコギリ波を発生するノコギリ波発生回路と、表示データと前記ノコギリ波のレベルを比較する比較器と、前記比較器の比較結果に応じて、前記電流源の電流を対応する電流駆動型発光素子に供給するスイッチング素子と、を備え、各パルス幅変調回路の各ノコギリ波の位相は互いにシフトされていることを特徴とする電流駆動型発光素子の駆動回路。
【請求項２】
前記各パルス幅変調回路のノコギリ波発生回路は、カウンタを用いて構成されたことを特徴とする請求項１に記載の電流駆動型発光素子の駆動回路。
【請求項３】
前記各パルス幅変調回路の各カウンタの初期値が互いに異なる値に設定されていることを特徴とする請求項２に記載の電流駆動型発光素子の駆動回路。
【請求項４】
複数の行及び複数の列にマトリクス配置された複数の電流駆動型発光素子を駆動する電流駆動型発光素子の駆動回路であって、
各列の複数の電流駆動型発光素子をシーケンス的に活性化する時分割制御回路と、
前記時分割制御回路により活性化された複数の電流駆動型発光素子に対応して設けられた複数のパルス幅変調回路と、を備え、
各パルス幅変調回路は、電流源と、ノコギリ波を発生するノコギリ波発生回路と、表示データと前記ノコギリ波のレベルを比較する比較器と、前記比較器の比較結果に応じて、前記電流源の電流を対応する電流駆動型発光素子に供給するスイッチング素子と、を備え、各パルス幅変調回路の各ノコギリ波の位相は互いにシフトされていることを特徴とする電流駆動型発光素子の駆動回路。
【請求項１】
複数の電流駆動型発光素子を駆動する、電流駆動型発光素子の駆動回路であって、
前記複数の電流駆動型発光素子に対応して設けられた複数のパルス幅変調回路を備え、
各パルス幅変調回路は、電流源と、ノコギリ波を発生するノコギリ波発生回路と、表示データと前記ノコギリ波のレベルを比較する比較器と、前記比較器の比較結果に応じて、前記電流源の電流を対応する電流駆動型発光素子に供給するスイッチング素子と、を備え、各パルス幅変調回路の各ノコギリ波の位相は互いにシフトされていることを特徴とする電流駆動型発光素子の駆動回路。
【請求項２】
前記各パルス幅変調回路のノコギリ波発生回路は、カウンタを用いて構成されたことを特徴とする請求項１に記載の電流駆動型発光素子の駆動回路。
【請求項３】
前記各パルス幅変調回路の各カウンタの初期値が互いに異なる値に設定されていることを特徴とする請求項２に記載の電流駆動型発光素子の駆動回路。
【請求項４】
複数の行及び複数の列にマトリクス配置された複数の電流駆動型発光素子を駆動する電流駆動型発光素子の駆動回路であって、
各列の複数の電流駆動型発光素子をシーケンス的に活性化する時分割制御回路と、
前記時分割制御回路により活性化された複数の電流駆動型発光素子に対応して設けられた複数のパルス幅変調回路と、を備え、
各パルス幅変調回路は、電流源と、ノコギリ波を発生するノコギリ波発生回路と、表示データと前記ノコギリ波のレベルを比較する比較器と、前記比較器の比較結果に応じて、前記電流源の電流を対応する電流駆動型発光素子に供給するスイッチング素子と、を備え、各パルス幅変調回路の各ノコギリ波の位相は互いにシフトされていることを特徴とする電流駆動型発光素子の駆動回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１２−１２９２７７（Ｐ２０１２−１２９２７７Ａ）
【公開日】平成２４年７月５日（２０１２．７．５）
【国際特許分類】
【出願番号】特願２０１０−２７７８３０（Ｐ２０１０−２７７８３０）
【出願日】平成２２年１２月１４日（２０１０．１２．１４）
【出願人】（３１１００３７４３）オンセミコンダクター・トレーディング・リミテッド (166)
【Ｆターム（参考）】
【公開日】平成２４年７月５日（２０１２．７．５）
【国際特許分類】
【出願日】平成２２年１２月１４日（２０１０．１２．１４）
【出願人】（３１１００３７４３）オンセミコンダクター・トレーディング・リミテッド (166)
【Ｆターム（参考）】
[ Back to top ]