電源起動回路及びスイッチング電源装置
【課題】２つのツェナーダイオードが並列接続されている構成を採用せずにヒステリシスを持たすことができる電源起動回路を提供する。
【解決手段】
ツェナーダイオードＺＤ１およびツェナーダイオードＺＤ１の直列回路と、入力電圧が所定値を超え、ツェナーダイオードＺＤ１およびＺＤ２がオン状態になると、オン状態になるＰＮＰトランジスタＱ１と、ＰＮＰトランジスタＱ１がオン状態になると、オン状態になるＮＰＮトランジスタＱ２を有し、ＮＰＮトランジスタＱ２がオン状態になると、ツェナーダイオードＺＤ２をバイパスするバイパス回路とを備え、前記バイパス回路の電圧降下がツェナーダイオードＺＤ２の電圧降下よりも小さい電源起動回路。
【解決手段】
ツェナーダイオードＺＤ１およびツェナーダイオードＺＤ１の直列回路と、入力電圧が所定値を超え、ツェナーダイオードＺＤ１およびＺＤ２がオン状態になると、オン状態になるＰＮＰトランジスタＱ１と、ＰＮＰトランジスタＱ１がオン状態になると、オン状態になるＮＰＮトランジスタＱ２を有し、ＮＰＮトランジスタＱ２がオン状態になると、ツェナーダイオードＺＤ２をバイパスするバイパス回路とを備え、前記バイパス回路の電圧降下がツェナーダイオードＺＤ２の電圧降下よりも小さい電源起動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源起動回路及びそれを備えたスイッチング電源装置に関する。
【背景技術】
【０００２】
ヒステリシスを有する電源起動回路（例えば特許文献１〜３参照）は、入力電圧が立ち上がって所定値を越えると、動作を開始してスイッチング電源装置を起動させる。スイッチング電源装置が起動して負荷への電力供給を開始する際には、消費電力が急激に増えることにより電力供給ラインの電圧ドロップが生じる。しかしながら、ヒステリシスを有する電源起動回路は、この電圧ドロップのために自己の動作が停止してしまうことを、ヒステリシスを持たせることで防止している。
【０００３】
ここで、従来のヒステリシスを有する電源起動回路の構成を図５に示す。図５に示す従来のヒステリシスを有する電源起動回路は、ツェナーダイオードＺＤ１１及びＺＤ１２と、抵抗Ｒ１１〜Ｒ１４と、ＰＮＰトランジスタＱ１１と、ＮＰＮトランジスタＱ１２とを備えている。
【０００４】
入力電圧ＶINが供給されるラインＬＮ１１にツェナーダイオードＺＤ１１のカソードが接続され、ツェナーダイオードＺＤ１１のアノードが抵抗Ｒ１４の一端に接続される。
【０００５】
また、ＮＰＮトランジスタＱ１２のベースが抵抗Ｒ１３を介してツェナーダイオードＺＤ１１と抵抗Ｒ１４との接続ノードに接続される。そして、ラインＬＮ１１に抵抗Ｒ１１の一端が接続され、抵抗Ｒ１１の他端が抵抗Ｒ１２の一端に接続され、抵抗Ｒ１２の他端がＮＰＮトランジスタＱ１２のコレクタに接続され、ＮＰＮトランジスタＱ１２のエミッタと抵抗Ｒ１４の他端とが共通接続される。
【０００６】
また、ＰＮＰトランジスタＱ１１のベースが抵抗Ｒ１１と抵抗Ｒ１２との接続ノードに接続される。そして、ラインＬＮ１１にＰＮＰトランジスタＱ１１のエミッタが接続され、ＰＮＰトランジスタＱ１１のコレクタがツェナーダイオードＺＤ１２のカソードに接続され、ツェナーダイオードＺＤ１２のアノードがツェナーダイオードＺＤ１１と抵抗Ｒ１４との接続ノードに接続される。なお、ツェナーダイオードＺＤ１１のツェナー電圧が、オン状態であるときのＰＮＰトランジスタＱ１１のコレクタ・エミッタ間電圧とツェナーダイオードＺＤ１２のツェナー電圧との合計値より大きくなるように、ツェナーダイオードＺＤ１１及びＺＤ１２をそれぞれ選定する。
【０００７】
上記のような構成の図５に示す従来のヒステリシスを有する電源起動回路は、以下のように動作する。
【０００８】
入力電圧ＶINがツェナーダイオードＺＤ１１のツェナー電圧未満である場合、ツェナーダイオードＺＤ１１、ＮＰＮトランジスタＱ１２、ＰＮＰトランジスタＱ１１、及びツェナーダイオードＺＤ１２がいずれもオフ状態となり、図５に示す従来のヒステリシスを有する電源起動回路は非動作状態である。
【０００９】
一方、入力電圧ＶINが立ち上がってツェナーダイオードＺＤ１１のツェナー電圧を越えると、ツェナーダイオードＺＤ１１がオン状態になり、ツェナーダイオードＺＤ１１及び抵抗Ｒ１４の直列回路が、抵抗Ｒ１３を介してＮＰＮトランジスタＱ１２のベースにバイアス電圧を供給し、ＮＰＮトランジスタＱ１２をオン状態にする。そして、ＮＰＮトランジスタＱ１２がオン状態になると、抵抗Ｒ１１、抵抗Ｒ１２、及びＮＰＮトランジスタＱ１２の直列回路が、ＰＮＰトランジスタＱ１１のベースにバイアス電圧を供給し、ＰＮＰトランジスタＱ１１をオン状態にする。
【００１０】
ＰＮＰトランジスタＱ１１がオン状態になると、ＰＮＰトランジスタＱ１１のコレクタ・エミッタ間電圧とツェナーダイオードＺＤ１２のツェナー電圧との合計値がツェナーダイオードＺＤ１１のツェナー電圧より小さくなるので、ツェナーダイオードＺＤ１２がオン状態になり、ツェナーダイオードＺＤ１１がオフ状態になる。そして、ＰＮＰトランジスタＱ１１、ツェナーダイオードＺＤ１２及び抵抗Ｒ１４の直列回路が、抵抗Ｒ１３を介してＮＰＮトランジスタＱ１２のベースにバイアス電圧を供給し、ＮＰＮトランジスタＱ１２のオン状態を維持する。ＮＰＮトランジスタＱ１２、ＰＮＰトランジスタＱ１１、ツェナーダイオードＺＤ１２のオン状態は、ＰＮＰトランジスタＱ１１のコレクタ・エミッタ間電圧とツェナーダイオードＺＤ１２のツェナー電圧との合計値を入力電圧ＶINが下回らない限り、維持される。
【００１１】
ＰＮＰトランジスタＱ１１がオン状態である場合、ＰＮＰトランジスタＱ１１とツェナーダイオードＺＤ１２との接続ノードの電圧である出力電圧ＶOUTがＨｉｇｈレベルとなり、図５に示す従来のヒステリシスを有する電源起動回路が動作状態となる。
【００１２】
上記の通り、図５に示す従来のヒステリシスを有する電源起動回路は、オン状態であるときのＰＮＰトランジスタＱ１１のコレクタ・エミッタ間電圧とツェナーダイオードＺＤ１２のツェナー電圧との合計値をツェナーダイオードＺＤ１１のツェナー電圧から差分して得られる電圧値によってヒステリシス量が決まる回路となっている。
【００１３】
【特許文献１】特開平１１−１８７６４４号公報（第３図）
【特許文献２】特公平４−６５６３３号公報（第２図）
【特許文献３】特開昭６１−１０９４５８号公報（第１図）
【発明の開示】
【発明が解決しようとする課題】
【００１４】
従来のヒステリシスを有する電源起動回路は、２つのツェナーダイオードが並列接続されている構成しか提案されていなかった。
【００１５】
本発明は、上記の状況に鑑み、２つのツェナーダイオードが並列接続されている構成を採用せずにヒステリシスを持たすことができる電源起動回路及びスイッチング電源装置を提供して技術の豊富化を図ることを目的とする。
【課題を解決するための手段】
【００１６】
上記目的を達成するために本発明に係る電源起動回路は、第１の定電圧降下手段および第２の定電圧降下手段の直列回路と、入力電圧が所定値を超え、前記第１の定電圧降下手段及び前記第２の定電圧降下手段がオン状態になると、オン状態になる第１トランジスタと、前記第１トランジスタがオン状態になると、オン状態になる第２トランジスタを有し、前記第２トランジスタがオン状態になると、前記第２の定電圧降下手段をバイパスするバイパス回路とを備え、前記バイパス回路の電圧降下が前記第２の定電圧降下手段の電圧降下よりも小さい構成とする。
【００１７】
このような構成によると、第１の定電圧降下手段と第２の定電圧降下手段との直列回路を備えるので、２つのツェナーダイオードが並列接続されている構成を採用せずにすむ。また、このような構成によると、前記トランジスタがオン状態になると、前記第２の定電圧降下手段をバイパスするバイパス回路とを備えるので、ヒステリシスを持たすことができる。
【００１８】
また、前記第１の定電圧降下手段及び前記第２の定電圧降下手段をそれぞれツェナーダイオードとすることが好ましい。これにより、前記第１の定電圧降下手段及び前記第２の定電圧降下手段を少ない部品点数で実現することができる。
【００１９】
また、前記トランジスタをＰＮＰトランジスタ又はＰチャネル電界効果トランジスタとしてもよい。これにより、電源起動回路の出力を反転させるためのトランジスタを別途設ける必要がなくなる。
【００２０】
また、上記目的を達成するために本発明に係るスイッチング電源装置は、上記いずれかの構成の電源起動回路を備える構成とする。
【発明の効果】
【００２１】
本発明によると、２つのツェナーダイオードが並列接続されている構成を採用せずにヒステリシスを持たすことができる電源起動回路及びスイッチング電源装置を実現することができ、技術の豊富化を図ることができる。
【発明を実施するための最良の形態】
【００２２】
本発明の実施形態について図面を参照して以下に説明する。本発明に係るスイッチング電源装置の一構成例を図１に示す。図１に示す本発明に係るスイッチング電源装置は、本発明に係る電源起動回路１と、ＰＷＭ制御回路２と、一次巻線Ｌ１、二次巻線Ｌ２、及び補助巻線Ｌ３を有するトランスと、スイッチング素子ＳＷ１と、整流ダイオードＤ１及びＤ２と、平滑コンデンサＣ１及びＣ２と、フォトカプラＰＣ１とを備えている。
【００２３】
入力電圧ＶINが立ち上がって所定値を越えると、本発明に係る電源起動回路１が動作を開始して、ＰＷＭ制御回路２に電力を供給し、ＰＷＭ制御回路２を起動させる。起動後のＰＷＭ制御回路２は、フォトカプラＰＣ１を介して送られてくる出力電圧ＶOの情報に応じてＰＷＭ（Pulse Width Modulation）信号を生成し、その生成したＰＷＭをスイッチング素子ＳＷ１の制御端子に供給し、スイッチング素子ＳＷ１をオン／オフ制御する。
【００２４】
スイッチング素子ＳＷ１がオン状態のとき、入力電圧ＶINがトランスの一次巻線Ｌ１に供給され、トランスの一次巻線Ｌ１に励磁エネルギが蓄積される。一方、スイッチング素子ＳＷ１がオフ状態のとき、トランスの一次巻線Ｌ１に蓄積された励磁エネルギがトランスの二次巻線Ｌ２及び補助巻線Ｌ３から取り出される。したがって、トランスの二次巻線Ｌ２及び補助巻線Ｌ３から出力される電圧は矩形波状の交流電圧となる。
【００２５】
トランスの二次巻線Ｌ２から出力される矩形波状の交流電圧は整流ダイオードＤ２及び平滑コンデンサＣ２からなる整流平滑回路によって整流且つ平滑されて出力電圧ＶOとなる。そして、この出力電圧ＶOが負荷（不図示）に供給される。
【００２６】
また、トランスの補助巻線Ｌ３から出力される矩形波状の交流電圧は整流ダイオードＤ１及び平滑コンデンサＣ１からなる整流平滑回路によって整流且つ平滑されてＰＷＭ制御回路２に供給される。したがって、平滑コンデンサＣ１の充電完了後は、整流ダイオードＤ１及び平滑コンデンサＣ１からなる整流平滑回路からＰＷＭ制御回路２の電源電圧をとることができる。
【００２７】
次に、本発明に係る電源起動回路１について説明する。本発明に係る電源起動回路１は、ツェナーダイオードＺＤ１及びＺＤ２と、抵抗Ｒ１〜Ｒ５と、ＰＮＰトランジスタＱ１と、ＮＰＮトランジスタＱ２とを備えている。
【００２８】
入力電圧ＶINが供給されるラインＬＮ１に抵抗Ｒ１の一端が接続され、抵抗Ｒ１の他端にツェナーダイオードＺＤ１のカソードが接続され、ツェナーダイオードＺＤ１１のアノードがツェナーダイオードＺＤ２のカソードに接続される。
【００２９】
また、ＰＮＰトランジスタＱ１のベースが抵抗Ｒ２を介して抵抗Ｒ１とツェナーダイオードＺＤ１との接続ノードに接続される。そして、ラインＬＮ１にＰＮＰトランジスタＱ１のエミッタが接続され、ＰＮＰトランジスタＱ１のコレクタが抵抗Ｒ３の一端に接続され、抵抗Ｒ３の他端が抵抗Ｒ４の一端に接続される。
【００３０】
また、ＮＰＮトランジスタＱ２のベースが抵抗Ｒ３と抵抗Ｒ４との接続ノードに接続される。そして、ＮＰＮトランジスタＱ２のコレクタがツェナーダイオードＺＤ１とツェナーダイオードＺＤ２との接続ノードに接続され、ＮＰＮトランジスタＱ２のエミッタとツェナーダイオードＺＤ２のアノードと抵抗Ｒ４の他端とが共通接続される。なお、ツェナーダイオードＺＤ２のツェナー電圧が、オン状態であるときのＮＰＮトランジスタＱ２のコレクタ・エミッタ間電圧より大きくなるように、ツェナーダイオードＺＤ２を選定する。
【００３１】
上記のような構成の本発明に係る電源起動回路１は、以下のように動作する。
【００３２】
入力電圧ＶINが立ち上がりの初期の状態で、入力電圧ＶINがツェナーダイオードＺＤ１のツェナー電圧（以下、第１ツェナー電圧という）とツェナーダイオードＺＤ２のツェナー電圧（以下、第２ツェナー電圧という）との合計値未満である場合、抵抗Ｒ１の両端に電位差が生じないため、ツェナーダイオードＺＤ１、ツェナーダイオードＺＤ２、ＰＮＰトランジスタＱ１、及びＮＰＮトランジスタＱ２がいずれもオフ状態となり、本発明に係る電源起動回路１は非動作状態である。
【００３３】
一方、入力電圧ＶINが立ち上がって、入力電圧ＶINが第１ツェナー電圧と第２ツェナー電圧との合計値を越えると、ツェナーダイオードＺＤ１及びＺＤ２がオン状態になり、抵抗Ｒ１の両端に電位差が生じる。それにより、抵抗Ｒ１並びにツェナーダイオードＺＤ１及びＺＤ２の直列回路が、抵抗Ｒ２を介してＰＮＰトランジスタＱ１のベースにバイアス電圧を供給し、ＰＮＰトランジスタＱ１をオン状態にする。そして、ＰＮＰトランジスタＱ１がオン状態になると、ＰＮＰトランジスタＱ１、抵抗Ｒ３、及び抵抗Ｒ４の直列回路が、ＮＰＮトランジスタＱ２のベースにバイアス電圧を供給し、ＮＰＮトランジスタＱ２をオン状態にする。
【００３４】
ＮＰＮトランジスタＱ２がオン状態になると、ＮＰＮトランジスタＱ２のコレクタ・エミッタ間電圧が第２ツェナー電圧より小さくなるので、ツェナーダイオードＺＤ２がオフ状態になる。そして、抵抗Ｒ１、ツェナーダイオードＺＤ１、及びＮＰＮトランジスタＱ２の直列回路が、抵抗Ｒ２を介してＰＮＰトランジスタＱ１のベースにバイアス電圧を供給し、ＰＮＰトランジスタＱ１のオン状態を維持する。ＮＰＮトランジスタＱ２、ＰＮＰトランジスタＱ１、ツェナーダイオードＺＤ１のオン状態は、第１ツェナー電圧とＮＰＮトランジスタＱ２のコレクタ・エミッタ間電圧との合計値を入力電圧ＶINが下回らない限り、維持される。
【００３５】
ＰＮＰトランジスタＱ１がオン状態である場合、ＰＮＰトランジスタＱ１と抵抗Ｒ３の接続ノードの電圧を抵抗Ｒ５によって降圧した電圧ＶOUTがＨｉｇｈレベルとなり、本発明に係る電源起動回路１が動作状態となる。
【００３６】
上記の通り、本発明に係る電源起動回路１は、第２ツェナー電圧からオン状態であるときのＮＰＮトランジスタＱ２のコレクタ・エミッタ間電圧を差分して得られる電圧値によってヒステリシス量が決まるヒステリシスを有する電源起動回路となっている。
【００３７】
ツェナーダイオードＺＤ１を正の温度特性を有するツェナーダイオード（ツェナー電圧が５．６Ｖより大きいツェナーダイオード）とし、ツェナーダイオードＺＤ２を負の温度特性を有するツェナーダイオード（ツェナー電圧が５．６Ｖより小さいツェナーダイオード）とすることが望ましい。本発明に係る電源起動回路は、２つのツェナーダイオードが直列接続されている構成であるので、ツェナーダイオードＺＤ１の正の温度特性とツェナーダイオードＺＤ２の負の温度特性とが互いに低減し合うように作用し、電源起動回路が動作を開始する入力電圧ＶINの値の温度によるばらつきが小さくなり、電源起動回路が動作を開始する入力電圧ＶINの値が安定する。
【００３８】
なお、本発明は上述した実施形態に限らず、発明の主旨を逸脱しない範囲で種々の変更を加えて実行することができる。
【００３９】
例えば、上述した実施形態では、本発明に係る電源起動回路で用いるトランジスタをバイポーラトランジスタとしていたが、バイポーラトランジスタの代わりに電界効果トランジスタを用いても構わない。すなわち、本発明に係る電源起動回路１において、ＰＮＰトランジスタＱ１をＰチャネル電界効果トランジスタに置換し、ＮＰＮトランジスタＱ２をＮチャネル電界効果トランジスタに置換して、図２に示すような構成にしてもよい。
【００４０】
また、本発明に係る電源起動回路１では、抵抗Ｒ１並びにツェナーダイオードＺＤ１及びＺＤ２の直列回路において、ツェナーダイオードＺＤ１及びＺＤ２が抵抗Ｒ１よりも低電位側に配置され、抵抗Ｒ１並びにツェナーダイオードＺＤ１及びＺＤ２の直列回路から供給されるバイアス電圧を制御端子に入力するトランジスタをＰＮＰトランジスタＱ１としていたが、抵抗及び２つのツェナーダイオードの直列回路において、２つのツェナーダイオードが抵抗よりも高電位側に配置され、抵抗及び２つのツェナーダイオードの直列回路から供給されるバイアス電圧を制御端子に入力するトランジスタをＮＰＮトランジスタ又はＮチャネル電界トランジスタとしても構わない。かかる構成の一例を図３に示す。
【００４１】
図３に示す本発明に係る電源起動回路１’は、ツェナーダイオードＺＤ１’及びＺＤ２’と、抵抗Ｒ１’〜Ｒ５’と、抵抗Ｒ６及びＲ７と、ＮＰＮトランジスタＱ１’と、ＰＮＰトランジスタＱ２’と、ＮＰＮトランジスタＱ３と、抵抗Ｒ６及びＲ７とを備えている。なお、ＮＰＮトランジスタＱ１’及びＱ３はそれぞれＮチャネル電界トランジスタとの置き換えが可能であり、ＰＮＰトランジスタＱ２’はＰチャネル電界トランジスタとの置き換えが可能である。
【００４２】
入力電圧ＶINが供給されるラインＬＮ１にツェナーダイオードＺＤ２’のカソードが接続され、ツェナーダイオードＺＤ２’のアノードがツェナーダイオードＺＤ１’のカソードに接続され、ツェナーダイオードＺＤ１’のアノードが抵抗Ｒ１’の一端に接続される。
【００４３】
また、ＮＰＮトランジスタＱ１’のベースが抵抗Ｒ２’を介してツェナーダイオードＺＤ１’と抵抗Ｒ１’との接続ノードに接続される。そして、ラインＬＮ１に抵抗Ｒ３’の一端が接続され、抵抗Ｒ３’の他端に抵抗Ｒ４’の一端が接続され、抵抗Ｒ４’の他端がＮＰＮトランジスタＱ１’のコレクタに接続される。
【００４４】
また、ラインＬＮ１にＰＮＰトランジスタＱ２’のエミッタが接続され、ＰＮＰトランジスタＱ２’のコレクタがツェナーダイオードＺＤ２’とツェナーダイオードＺＤ１’との接続ノードに接続され、ＰＮＰトランジスタＱ２’のベースが抵抗Ｒ３’と抵抗Ｒ４’との接続ノードに接続される。
【００４５】
さらに、ラインＬＮ１に抵抗Ｒ６の一端が接続され、抵抗Ｒ６の他端がＮＰＮトランジスタＱ３のコレクタに接続され、ＮＰＮトランジスタＱ３のベースが抵抗Ｒ５’を介して抵抗Ｒ４’とＮＰＮトランジスタＱ１’との接続ノードに接続され、抵抗Ｒ１’の他端とＮＰＮトランジスタＱ１’のエミッタとＮＰＮトランジスタＱ３のエミッタとが共通接続される。なお、ツェナーダイオードＺＤ２’のツェナー電圧（以下、第２’ツェナー電圧という）が、オン状態であるときのＰＮＰトランジスタＱ２’のコレクタ・エミッタ間電圧より大きくなるように、ツェナーダイオードＺＤ２’を選定する。
【００４６】
上記のような構成の本発明に係る電源起動回路１’は、以下のように動作する。
【００４７】
入力電圧ＶINが立ち上がりの初期の状態で、入力電圧ＶINがツェナーダイオードＺＤ１’のツェナー電圧（以下、第１’ツェナー電圧という）と第２’ツェナー電圧との合計値未満である場合、ツェナーダイオードＺＤ１’、ツェナーダイオードＺＤ２’、ＮＰＮトランジスタＱ１’、及びＰＮＰトランジスタＱ２’がいずれもオフ状態となり、ＮＰＮトランジスタＱ３のみがオン状態となり、本発明に係る電源起動回路１は非動作状態である。
【００４８】
一方、入力電圧ＶINが立ち上がって、入力電圧ＶINが第１’ツェナー電圧と第２’ツェナー電圧との合計値を越えると、ツェナーダイオードＺＤ１’及びＺＤ２’がオン状態になり、抵抗Ｒ１’並びにツェナーダイオードＺＤ１’及びＺＤ２’の直列回路が、抵抗Ｒ２’を介してＮＰＮトランジスタＱ１’のベースにバイアス電圧を供給し、ＮＰＮトランジスタＱ１’をオン状態にする。そして、ＮＰＮトランジスタＱ１’がオン状態になると、ＮＰＮトランジスタＱ１’、抵抗Ｒ３’、及び抵抗Ｒ４’の直列回路が、ＰＮＰトランジスタＱ２’のベースにバイアス電圧を供給し、ＰＮＰトランジスタＱ２’をオン状態にする。
【００４９】
ＰＮＰトランジスタＱ２’がオン状態になると、ＰＮＰトランジスタＱ２’のコレクタ・エミッタ間電圧が第２’ツェナー電圧より小さくなるので、ツェナーダイオードＺＤ２’がオフ状態になる。そして、抵抗Ｒ１’、ツェナーダイオードＺＤ１’、及びＰＮＰトランジスタＱ２’の直列回路が、抵抗Ｒ２’を介してＮＰＮトランジスタＱ１’のベースにバイアス電圧を供給し、ＮＰＮトランジスタＱ１’のオン状態を維持する。ＰＮＰトランジスタＱ２’、ＮＰＮトランジスタＱ１’、ツェナーダイオードＺＤ１’のオン状態は、第１’ツェナー電圧とＰＮＰトランジスタＱ２’のコレクタ・エミッタ間電圧との合計値を入力電圧ＶINが下回らない限り、維持される。
【００５０】
ＮＰＮトランジスタＱ１’がオン状態である場合、ＮＰＮトランジスタＱ１’と抵抗Ｒ３’の接続ノードの電圧を抵抗Ｒ５’によって降圧した電圧ＶOUTがＬｏｗレベルとなり、ＮＰＮトランジスタＱ３がオフ状態になる。これにより、本発明に係る電源起動回路１’の出力電圧ＶOUTがＨｉｇｈレベルになり、本発明に係る電源起動回路１’が動作状態となる。
【００５１】
上記の通り、本発明に係る電源起動回路１’は、第２’ツェナー電圧からオン状態であるときのＰＮＰトランジスタＱ２’のコレクタ・エミッタ間電圧を差分して得られる電圧値によってヒステリシス量が決まるヒステリシスを有する電源起動回路となっている。
【００５２】
ツェナーダイオードＺＤ１’を正の温度特性を有するツェナーダイオード（ツェナー電圧が５．６Ｖより大きいツェナーダイオード）とし、ツェナーダイオードＺＤ２’を負の温度特性を有するツェナーダイオード（ツェナー電圧が５．６Ｖより小さいツェナーダイオード）とすることが望ましい。本発明に係る電源起動回路は、２つのツェナーダイオードが直列接続されている構成であるので、ツェナーダイオードＺＤ１’の正の温度特性とツェナーダイオードＺＤ２’の負の温度特性とが互いに低減し合うように作用し、電源起動回路が動作を開始する入力電圧ＶINの値の温度によるばらつきが小さくなり、電源起動回路が動作を開始する入力電圧ＶINの値が安定する。
【００５３】
また、上述した実施形態では、定電圧降下手段としてツェナーダイオードを用いたが、ツェナーダイオードの代わりに、他の定電圧降下手段を用いても構わない。例えば、定電圧の精度はさほど高くないが、ダイオードを縦続接続したものを定電圧降下手段として用いてもよい。図５に示す従来のヒステリシスを有する電源起動回路では、ツェナーダイオードＺＤ１１及びＺＤ１２のツェナー電圧がいずれも大きいため、ツェナーダイオードＺＤ１１の代わりにダイオードを縦続接続したものに用いる場合も、ツェナーダイオードＺＤ１２の代わりにダイオードを縦続接続したものに用いる場合も縦続数を多くする必要がある。これに対して、本発明に係る電源起動回路では、ヒステリシス量に依存するが、通常ツェナーダイオードＺＤ２のツェナー電圧は２Ｖ程度に設定するので、ツェナーダイオードＺＤ２の代わりにダイオードを縦続接続したものに用いる場合は、縦続数を３個程度に抑えることができる。
【００５４】
また、上述した実施形態では、トランスを有するスイッチング電源装置を例示したが、本発明に係るスイッチング電源装置はトランスを有するスイッチング電源装置に限定されることはなく、いわゆるトランスレス型スイッチング電源装置であっても構わない。つまり、本発明はスイッチング電源装置全般に適用することができる。
【００５５】
ここで、本発明に係るトランスレス型スイッチング電源装置の一構成例を図４に示す。なお、図４において図１と同一の部分には同一の符号を付し、詳細な説明を省略する。
【００５６】
入力電圧ＶINが立ち上がって所定値を越えると、本発明に係る電源起動回路１が動作を開始して、ＰＷＭ制御回路３に電力を供給し、ＰＷＭ制御回路３を起動させる。起動後のＰＷＭ制御回路３は、送られてくる出力電圧ＶOの情報に応じてＰＷＭ信号を生成し、その生成したＰＷＭをスイッチング素子ＳＷ２の制御端子に供給し、スイッチング素子ＳＷ２をオン／オフ制御する。
【００５７】
スイッチング素子ＳＷ２がオン状態のときには、ラインＬＮ１からスイッチング素子ＳＷ２を介してコイルＬ４に電流が流れる。これにより、コイルＬ４にエネルギが蓄えられ、かつ負荷（不図示）にエネルギが供給される。一方、スイッチング素子ＳＷ２がオフ状態のときには、コイルＬ４に蓄えられたエネルギがダイオードＤ３を通じて負荷（不図示）に供給される。
【図面の簡単な説明】
【００５８】
【図１】は、本発明に係るスイッチング電源装置の一構成例を示す図である。
【図２】は、本発明に係るスイッチング電源装置の他の構成例を示す図である。
【図３】は、本発明に係るスイッチング電源装置の更に他の構成例を示す図である。
【図４】は、本発明に係るトランスレス型スイッチング電源装置の一構成例を示す図である。
【図５】は、従来のヒステリシスを有する電源起動回路の構成を示す図である。
【符号の説明】
【００５９】
１、１’ 本発明に係る電源起動回路
２、３ ＰＷＭ制御回路２
Ｃ１、Ｃ２ 平滑コンデンサ
Ｃ３ コンデンサ
Ｄ１、Ｄ２ 整流ダイオード
Ｄ３ ダイオード
Ｌ１ トランスの一次巻線
Ｌ２ トランスの二次巻線
Ｌ３ トランスの補助巻線Ｌ３
Ｌ４ コイル
ＬＮ１ 入力電圧が供給されるライン
ＰＣ１ フォトカプラ
Ｑ１、Ｑ２’ ＰＮＰトランジスタ
Ｑ２、Ｑ１’、Ｑ３ ＮＰＮトランジスタ
Ｒ１〜Ｒ５、Ｒ１’〜Ｒ５’、Ｒ６、Ｒ７ 抵抗
ＳＷ１、ＳＷ２ スイッチング素子
ＺＤ１、ＺＤ２、ＺＤ１’、ＺＤ２’ ツェナーダイオード
【技術分野】
【０００１】
本発明は、電源起動回路及びそれを備えたスイッチング電源装置に関する。
【背景技術】
【０００２】
ヒステリシスを有する電源起動回路（例えば特許文献１〜３参照）は、入力電圧が立ち上がって所定値を越えると、動作を開始してスイッチング電源装置を起動させる。スイッチング電源装置が起動して負荷への電力供給を開始する際には、消費電力が急激に増えることにより電力供給ラインの電圧ドロップが生じる。しかしながら、ヒステリシスを有する電源起動回路は、この電圧ドロップのために自己の動作が停止してしまうことを、ヒステリシスを持たせることで防止している。
【０００３】
ここで、従来のヒステリシスを有する電源起動回路の構成を図５に示す。図５に示す従来のヒステリシスを有する電源起動回路は、ツェナーダイオードＺＤ１１及びＺＤ１２と、抵抗Ｒ１１〜Ｒ１４と、ＰＮＰトランジスタＱ１１と、ＮＰＮトランジスタＱ１２とを備えている。
【０００４】
入力電圧ＶINが供給されるラインＬＮ１１にツェナーダイオードＺＤ１１のカソードが接続され、ツェナーダイオードＺＤ１１のアノードが抵抗Ｒ１４の一端に接続される。
【０００５】
また、ＮＰＮトランジスタＱ１２のベースが抵抗Ｒ１３を介してツェナーダイオードＺＤ１１と抵抗Ｒ１４との接続ノードに接続される。そして、ラインＬＮ１１に抵抗Ｒ１１の一端が接続され、抵抗Ｒ１１の他端が抵抗Ｒ１２の一端に接続され、抵抗Ｒ１２の他端がＮＰＮトランジスタＱ１２のコレクタに接続され、ＮＰＮトランジスタＱ１２のエミッタと抵抗Ｒ１４の他端とが共通接続される。
【０００６】
また、ＰＮＰトランジスタＱ１１のベースが抵抗Ｒ１１と抵抗Ｒ１２との接続ノードに接続される。そして、ラインＬＮ１１にＰＮＰトランジスタＱ１１のエミッタが接続され、ＰＮＰトランジスタＱ１１のコレクタがツェナーダイオードＺＤ１２のカソードに接続され、ツェナーダイオードＺＤ１２のアノードがツェナーダイオードＺＤ１１と抵抗Ｒ１４との接続ノードに接続される。なお、ツェナーダイオードＺＤ１１のツェナー電圧が、オン状態であるときのＰＮＰトランジスタＱ１１のコレクタ・エミッタ間電圧とツェナーダイオードＺＤ１２のツェナー電圧との合計値より大きくなるように、ツェナーダイオードＺＤ１１及びＺＤ１２をそれぞれ選定する。
【０００７】
上記のような構成の図５に示す従来のヒステリシスを有する電源起動回路は、以下のように動作する。
【０００８】
入力電圧ＶINがツェナーダイオードＺＤ１１のツェナー電圧未満である場合、ツェナーダイオードＺＤ１１、ＮＰＮトランジスタＱ１２、ＰＮＰトランジスタＱ１１、及びツェナーダイオードＺＤ１２がいずれもオフ状態となり、図５に示す従来のヒステリシスを有する電源起動回路は非動作状態である。
【０００９】
一方、入力電圧ＶINが立ち上がってツェナーダイオードＺＤ１１のツェナー電圧を越えると、ツェナーダイオードＺＤ１１がオン状態になり、ツェナーダイオードＺＤ１１及び抵抗Ｒ１４の直列回路が、抵抗Ｒ１３を介してＮＰＮトランジスタＱ１２のベースにバイアス電圧を供給し、ＮＰＮトランジスタＱ１２をオン状態にする。そして、ＮＰＮトランジスタＱ１２がオン状態になると、抵抗Ｒ１１、抵抗Ｒ１２、及びＮＰＮトランジスタＱ１２の直列回路が、ＰＮＰトランジスタＱ１１のベースにバイアス電圧を供給し、ＰＮＰトランジスタＱ１１をオン状態にする。
【００１０】
ＰＮＰトランジスタＱ１１がオン状態になると、ＰＮＰトランジスタＱ１１のコレクタ・エミッタ間電圧とツェナーダイオードＺＤ１２のツェナー電圧との合計値がツェナーダイオードＺＤ１１のツェナー電圧より小さくなるので、ツェナーダイオードＺＤ１２がオン状態になり、ツェナーダイオードＺＤ１１がオフ状態になる。そして、ＰＮＰトランジスタＱ１１、ツェナーダイオードＺＤ１２及び抵抗Ｒ１４の直列回路が、抵抗Ｒ１３を介してＮＰＮトランジスタＱ１２のベースにバイアス電圧を供給し、ＮＰＮトランジスタＱ１２のオン状態を維持する。ＮＰＮトランジスタＱ１２、ＰＮＰトランジスタＱ１１、ツェナーダイオードＺＤ１２のオン状態は、ＰＮＰトランジスタＱ１１のコレクタ・エミッタ間電圧とツェナーダイオードＺＤ１２のツェナー電圧との合計値を入力電圧ＶINが下回らない限り、維持される。
【００１１】
ＰＮＰトランジスタＱ１１がオン状態である場合、ＰＮＰトランジスタＱ１１とツェナーダイオードＺＤ１２との接続ノードの電圧である出力電圧ＶOUTがＨｉｇｈレベルとなり、図５に示す従来のヒステリシスを有する電源起動回路が動作状態となる。
【００１２】
上記の通り、図５に示す従来のヒステリシスを有する電源起動回路は、オン状態であるときのＰＮＰトランジスタＱ１１のコレクタ・エミッタ間電圧とツェナーダイオードＺＤ１２のツェナー電圧との合計値をツェナーダイオードＺＤ１１のツェナー電圧から差分して得られる電圧値によってヒステリシス量が決まる回路となっている。
【００１３】
【特許文献１】特開平１１−１８７６４４号公報（第３図）
【特許文献２】特公平４−６５６３３号公報（第２図）
【特許文献３】特開昭６１−１０９４５８号公報（第１図）
【発明の開示】
【発明が解決しようとする課題】
【００１４】
従来のヒステリシスを有する電源起動回路は、２つのツェナーダイオードが並列接続されている構成しか提案されていなかった。
【００１５】
本発明は、上記の状況に鑑み、２つのツェナーダイオードが並列接続されている構成を採用せずにヒステリシスを持たすことができる電源起動回路及びスイッチング電源装置を提供して技術の豊富化を図ることを目的とする。
【課題を解決するための手段】
【００１６】
上記目的を達成するために本発明に係る電源起動回路は、第１の定電圧降下手段および第２の定電圧降下手段の直列回路と、入力電圧が所定値を超え、前記第１の定電圧降下手段及び前記第２の定電圧降下手段がオン状態になると、オン状態になる第１トランジスタと、前記第１トランジスタがオン状態になると、オン状態になる第２トランジスタを有し、前記第２トランジスタがオン状態になると、前記第２の定電圧降下手段をバイパスするバイパス回路とを備え、前記バイパス回路の電圧降下が前記第２の定電圧降下手段の電圧降下よりも小さい構成とする。
【００１７】
このような構成によると、第１の定電圧降下手段と第２の定電圧降下手段との直列回路を備えるので、２つのツェナーダイオードが並列接続されている構成を採用せずにすむ。また、このような構成によると、前記トランジスタがオン状態になると、前記第２の定電圧降下手段をバイパスするバイパス回路とを備えるので、ヒステリシスを持たすことができる。
【００１８】
また、前記第１の定電圧降下手段及び前記第２の定電圧降下手段をそれぞれツェナーダイオードとすることが好ましい。これにより、前記第１の定電圧降下手段及び前記第２の定電圧降下手段を少ない部品点数で実現することができる。
【００１９】
また、前記トランジスタをＰＮＰトランジスタ又はＰチャネル電界効果トランジスタとしてもよい。これにより、電源起動回路の出力を反転させるためのトランジスタを別途設ける必要がなくなる。
【００２０】
また、上記目的を達成するために本発明に係るスイッチング電源装置は、上記いずれかの構成の電源起動回路を備える構成とする。
【発明の効果】
【００２１】
本発明によると、２つのツェナーダイオードが並列接続されている構成を採用せずにヒステリシスを持たすことができる電源起動回路及びスイッチング電源装置を実現することができ、技術の豊富化を図ることができる。
【発明を実施するための最良の形態】
【００２２】
本発明の実施形態について図面を参照して以下に説明する。本発明に係るスイッチング電源装置の一構成例を図１に示す。図１に示す本発明に係るスイッチング電源装置は、本発明に係る電源起動回路１と、ＰＷＭ制御回路２と、一次巻線Ｌ１、二次巻線Ｌ２、及び補助巻線Ｌ３を有するトランスと、スイッチング素子ＳＷ１と、整流ダイオードＤ１及びＤ２と、平滑コンデンサＣ１及びＣ２と、フォトカプラＰＣ１とを備えている。
【００２３】
入力電圧ＶINが立ち上がって所定値を越えると、本発明に係る電源起動回路１が動作を開始して、ＰＷＭ制御回路２に電力を供給し、ＰＷＭ制御回路２を起動させる。起動後のＰＷＭ制御回路２は、フォトカプラＰＣ１を介して送られてくる出力電圧ＶOの情報に応じてＰＷＭ（Pulse Width Modulation）信号を生成し、その生成したＰＷＭをスイッチング素子ＳＷ１の制御端子に供給し、スイッチング素子ＳＷ１をオン／オフ制御する。
【００２４】
スイッチング素子ＳＷ１がオン状態のとき、入力電圧ＶINがトランスの一次巻線Ｌ１に供給され、トランスの一次巻線Ｌ１に励磁エネルギが蓄積される。一方、スイッチング素子ＳＷ１がオフ状態のとき、トランスの一次巻線Ｌ１に蓄積された励磁エネルギがトランスの二次巻線Ｌ２及び補助巻線Ｌ３から取り出される。したがって、トランスの二次巻線Ｌ２及び補助巻線Ｌ３から出力される電圧は矩形波状の交流電圧となる。
【００２５】
トランスの二次巻線Ｌ２から出力される矩形波状の交流電圧は整流ダイオードＤ２及び平滑コンデンサＣ２からなる整流平滑回路によって整流且つ平滑されて出力電圧ＶOとなる。そして、この出力電圧ＶOが負荷（不図示）に供給される。
【００２６】
また、トランスの補助巻線Ｌ３から出力される矩形波状の交流電圧は整流ダイオードＤ１及び平滑コンデンサＣ１からなる整流平滑回路によって整流且つ平滑されてＰＷＭ制御回路２に供給される。したがって、平滑コンデンサＣ１の充電完了後は、整流ダイオードＤ１及び平滑コンデンサＣ１からなる整流平滑回路からＰＷＭ制御回路２の電源電圧をとることができる。
【００２７】
次に、本発明に係る電源起動回路１について説明する。本発明に係る電源起動回路１は、ツェナーダイオードＺＤ１及びＺＤ２と、抵抗Ｒ１〜Ｒ５と、ＰＮＰトランジスタＱ１と、ＮＰＮトランジスタＱ２とを備えている。
【００２８】
入力電圧ＶINが供給されるラインＬＮ１に抵抗Ｒ１の一端が接続され、抵抗Ｒ１の他端にツェナーダイオードＺＤ１のカソードが接続され、ツェナーダイオードＺＤ１１のアノードがツェナーダイオードＺＤ２のカソードに接続される。
【００２９】
また、ＰＮＰトランジスタＱ１のベースが抵抗Ｒ２を介して抵抗Ｒ１とツェナーダイオードＺＤ１との接続ノードに接続される。そして、ラインＬＮ１にＰＮＰトランジスタＱ１のエミッタが接続され、ＰＮＰトランジスタＱ１のコレクタが抵抗Ｒ３の一端に接続され、抵抗Ｒ３の他端が抵抗Ｒ４の一端に接続される。
【００３０】
また、ＮＰＮトランジスタＱ２のベースが抵抗Ｒ３と抵抗Ｒ４との接続ノードに接続される。そして、ＮＰＮトランジスタＱ２のコレクタがツェナーダイオードＺＤ１とツェナーダイオードＺＤ２との接続ノードに接続され、ＮＰＮトランジスタＱ２のエミッタとツェナーダイオードＺＤ２のアノードと抵抗Ｒ４の他端とが共通接続される。なお、ツェナーダイオードＺＤ２のツェナー電圧が、オン状態であるときのＮＰＮトランジスタＱ２のコレクタ・エミッタ間電圧より大きくなるように、ツェナーダイオードＺＤ２を選定する。
【００３１】
上記のような構成の本発明に係る電源起動回路１は、以下のように動作する。
【００３２】
入力電圧ＶINが立ち上がりの初期の状態で、入力電圧ＶINがツェナーダイオードＺＤ１のツェナー電圧（以下、第１ツェナー電圧という）とツェナーダイオードＺＤ２のツェナー電圧（以下、第２ツェナー電圧という）との合計値未満である場合、抵抗Ｒ１の両端に電位差が生じないため、ツェナーダイオードＺＤ１、ツェナーダイオードＺＤ２、ＰＮＰトランジスタＱ１、及びＮＰＮトランジスタＱ２がいずれもオフ状態となり、本発明に係る電源起動回路１は非動作状態である。
【００３３】
一方、入力電圧ＶINが立ち上がって、入力電圧ＶINが第１ツェナー電圧と第２ツェナー電圧との合計値を越えると、ツェナーダイオードＺＤ１及びＺＤ２がオン状態になり、抵抗Ｒ１の両端に電位差が生じる。それにより、抵抗Ｒ１並びにツェナーダイオードＺＤ１及びＺＤ２の直列回路が、抵抗Ｒ２を介してＰＮＰトランジスタＱ１のベースにバイアス電圧を供給し、ＰＮＰトランジスタＱ１をオン状態にする。そして、ＰＮＰトランジスタＱ１がオン状態になると、ＰＮＰトランジスタＱ１、抵抗Ｒ３、及び抵抗Ｒ４の直列回路が、ＮＰＮトランジスタＱ２のベースにバイアス電圧を供給し、ＮＰＮトランジスタＱ２をオン状態にする。
【００３４】
ＮＰＮトランジスタＱ２がオン状態になると、ＮＰＮトランジスタＱ２のコレクタ・エミッタ間電圧が第２ツェナー電圧より小さくなるので、ツェナーダイオードＺＤ２がオフ状態になる。そして、抵抗Ｒ１、ツェナーダイオードＺＤ１、及びＮＰＮトランジスタＱ２の直列回路が、抵抗Ｒ２を介してＰＮＰトランジスタＱ１のベースにバイアス電圧を供給し、ＰＮＰトランジスタＱ１のオン状態を維持する。ＮＰＮトランジスタＱ２、ＰＮＰトランジスタＱ１、ツェナーダイオードＺＤ１のオン状態は、第１ツェナー電圧とＮＰＮトランジスタＱ２のコレクタ・エミッタ間電圧との合計値を入力電圧ＶINが下回らない限り、維持される。
【００３５】
ＰＮＰトランジスタＱ１がオン状態である場合、ＰＮＰトランジスタＱ１と抵抗Ｒ３の接続ノードの電圧を抵抗Ｒ５によって降圧した電圧ＶOUTがＨｉｇｈレベルとなり、本発明に係る電源起動回路１が動作状態となる。
【００３６】
上記の通り、本発明に係る電源起動回路１は、第２ツェナー電圧からオン状態であるときのＮＰＮトランジスタＱ２のコレクタ・エミッタ間電圧を差分して得られる電圧値によってヒステリシス量が決まるヒステリシスを有する電源起動回路となっている。
【００３７】
ツェナーダイオードＺＤ１を正の温度特性を有するツェナーダイオード（ツェナー電圧が５．６Ｖより大きいツェナーダイオード）とし、ツェナーダイオードＺＤ２を負の温度特性を有するツェナーダイオード（ツェナー電圧が５．６Ｖより小さいツェナーダイオード）とすることが望ましい。本発明に係る電源起動回路は、２つのツェナーダイオードが直列接続されている構成であるので、ツェナーダイオードＺＤ１の正の温度特性とツェナーダイオードＺＤ２の負の温度特性とが互いに低減し合うように作用し、電源起動回路が動作を開始する入力電圧ＶINの値の温度によるばらつきが小さくなり、電源起動回路が動作を開始する入力電圧ＶINの値が安定する。
【００３８】
なお、本発明は上述した実施形態に限らず、発明の主旨を逸脱しない範囲で種々の変更を加えて実行することができる。
【００３９】
例えば、上述した実施形態では、本発明に係る電源起動回路で用いるトランジスタをバイポーラトランジスタとしていたが、バイポーラトランジスタの代わりに電界効果トランジスタを用いても構わない。すなわち、本発明に係る電源起動回路１において、ＰＮＰトランジスタＱ１をＰチャネル電界効果トランジスタに置換し、ＮＰＮトランジスタＱ２をＮチャネル電界効果トランジスタに置換して、図２に示すような構成にしてもよい。
【００４０】
また、本発明に係る電源起動回路１では、抵抗Ｒ１並びにツェナーダイオードＺＤ１及びＺＤ２の直列回路において、ツェナーダイオードＺＤ１及びＺＤ２が抵抗Ｒ１よりも低電位側に配置され、抵抗Ｒ１並びにツェナーダイオードＺＤ１及びＺＤ２の直列回路から供給されるバイアス電圧を制御端子に入力するトランジスタをＰＮＰトランジスタＱ１としていたが、抵抗及び２つのツェナーダイオードの直列回路において、２つのツェナーダイオードが抵抗よりも高電位側に配置され、抵抗及び２つのツェナーダイオードの直列回路から供給されるバイアス電圧を制御端子に入力するトランジスタをＮＰＮトランジスタ又はＮチャネル電界トランジスタとしても構わない。かかる構成の一例を図３に示す。
【００４１】
図３に示す本発明に係る電源起動回路１’は、ツェナーダイオードＺＤ１’及びＺＤ２’と、抵抗Ｒ１’〜Ｒ５’と、抵抗Ｒ６及びＲ７と、ＮＰＮトランジスタＱ１’と、ＰＮＰトランジスタＱ２’と、ＮＰＮトランジスタＱ３と、抵抗Ｒ６及びＲ７とを備えている。なお、ＮＰＮトランジスタＱ１’及びＱ３はそれぞれＮチャネル電界トランジスタとの置き換えが可能であり、ＰＮＰトランジスタＱ２’はＰチャネル電界トランジスタとの置き換えが可能である。
【００４２】
入力電圧ＶINが供給されるラインＬＮ１にツェナーダイオードＺＤ２’のカソードが接続され、ツェナーダイオードＺＤ２’のアノードがツェナーダイオードＺＤ１’のカソードに接続され、ツェナーダイオードＺＤ１’のアノードが抵抗Ｒ１’の一端に接続される。
【００４３】
また、ＮＰＮトランジスタＱ１’のベースが抵抗Ｒ２’を介してツェナーダイオードＺＤ１’と抵抗Ｒ１’との接続ノードに接続される。そして、ラインＬＮ１に抵抗Ｒ３’の一端が接続され、抵抗Ｒ３’の他端に抵抗Ｒ４’の一端が接続され、抵抗Ｒ４’の他端がＮＰＮトランジスタＱ１’のコレクタに接続される。
【００４４】
また、ラインＬＮ１にＰＮＰトランジスタＱ２’のエミッタが接続され、ＰＮＰトランジスタＱ２’のコレクタがツェナーダイオードＺＤ２’とツェナーダイオードＺＤ１’との接続ノードに接続され、ＰＮＰトランジスタＱ２’のベースが抵抗Ｒ３’と抵抗Ｒ４’との接続ノードに接続される。
【００４５】
さらに、ラインＬＮ１に抵抗Ｒ６の一端が接続され、抵抗Ｒ６の他端がＮＰＮトランジスタＱ３のコレクタに接続され、ＮＰＮトランジスタＱ３のベースが抵抗Ｒ５’を介して抵抗Ｒ４’とＮＰＮトランジスタＱ１’との接続ノードに接続され、抵抗Ｒ１’の他端とＮＰＮトランジスタＱ１’のエミッタとＮＰＮトランジスタＱ３のエミッタとが共通接続される。なお、ツェナーダイオードＺＤ２’のツェナー電圧（以下、第２’ツェナー電圧という）が、オン状態であるときのＰＮＰトランジスタＱ２’のコレクタ・エミッタ間電圧より大きくなるように、ツェナーダイオードＺＤ２’を選定する。
【００４６】
上記のような構成の本発明に係る電源起動回路１’は、以下のように動作する。
【００４７】
入力電圧ＶINが立ち上がりの初期の状態で、入力電圧ＶINがツェナーダイオードＺＤ１’のツェナー電圧（以下、第１’ツェナー電圧という）と第２’ツェナー電圧との合計値未満である場合、ツェナーダイオードＺＤ１’、ツェナーダイオードＺＤ２’、ＮＰＮトランジスタＱ１’、及びＰＮＰトランジスタＱ２’がいずれもオフ状態となり、ＮＰＮトランジスタＱ３のみがオン状態となり、本発明に係る電源起動回路１は非動作状態である。
【００４８】
一方、入力電圧ＶINが立ち上がって、入力電圧ＶINが第１’ツェナー電圧と第２’ツェナー電圧との合計値を越えると、ツェナーダイオードＺＤ１’及びＺＤ２’がオン状態になり、抵抗Ｒ１’並びにツェナーダイオードＺＤ１’及びＺＤ２’の直列回路が、抵抗Ｒ２’を介してＮＰＮトランジスタＱ１’のベースにバイアス電圧を供給し、ＮＰＮトランジスタＱ１’をオン状態にする。そして、ＮＰＮトランジスタＱ１’がオン状態になると、ＮＰＮトランジスタＱ１’、抵抗Ｒ３’、及び抵抗Ｒ４’の直列回路が、ＰＮＰトランジスタＱ２’のベースにバイアス電圧を供給し、ＰＮＰトランジスタＱ２’をオン状態にする。
【００４９】
ＰＮＰトランジスタＱ２’がオン状態になると、ＰＮＰトランジスタＱ２’のコレクタ・エミッタ間電圧が第２’ツェナー電圧より小さくなるので、ツェナーダイオードＺＤ２’がオフ状態になる。そして、抵抗Ｒ１’、ツェナーダイオードＺＤ１’、及びＰＮＰトランジスタＱ２’の直列回路が、抵抗Ｒ２’を介してＮＰＮトランジスタＱ１’のベースにバイアス電圧を供給し、ＮＰＮトランジスタＱ１’のオン状態を維持する。ＰＮＰトランジスタＱ２’、ＮＰＮトランジスタＱ１’、ツェナーダイオードＺＤ１’のオン状態は、第１’ツェナー電圧とＰＮＰトランジスタＱ２’のコレクタ・エミッタ間電圧との合計値を入力電圧ＶINが下回らない限り、維持される。
【００５０】
ＮＰＮトランジスタＱ１’がオン状態である場合、ＮＰＮトランジスタＱ１’と抵抗Ｒ３’の接続ノードの電圧を抵抗Ｒ５’によって降圧した電圧ＶOUTがＬｏｗレベルとなり、ＮＰＮトランジスタＱ３がオフ状態になる。これにより、本発明に係る電源起動回路１’の出力電圧ＶOUTがＨｉｇｈレベルになり、本発明に係る電源起動回路１’が動作状態となる。
【００５１】
上記の通り、本発明に係る電源起動回路１’は、第２’ツェナー電圧からオン状態であるときのＰＮＰトランジスタＱ２’のコレクタ・エミッタ間電圧を差分して得られる電圧値によってヒステリシス量が決まるヒステリシスを有する電源起動回路となっている。
【００５２】
ツェナーダイオードＺＤ１’を正の温度特性を有するツェナーダイオード（ツェナー電圧が５．６Ｖより大きいツェナーダイオード）とし、ツェナーダイオードＺＤ２’を負の温度特性を有するツェナーダイオード（ツェナー電圧が５．６Ｖより小さいツェナーダイオード）とすることが望ましい。本発明に係る電源起動回路は、２つのツェナーダイオードが直列接続されている構成であるので、ツェナーダイオードＺＤ１’の正の温度特性とツェナーダイオードＺＤ２’の負の温度特性とが互いに低減し合うように作用し、電源起動回路が動作を開始する入力電圧ＶINの値の温度によるばらつきが小さくなり、電源起動回路が動作を開始する入力電圧ＶINの値が安定する。
【００５３】
また、上述した実施形態では、定電圧降下手段としてツェナーダイオードを用いたが、ツェナーダイオードの代わりに、他の定電圧降下手段を用いても構わない。例えば、定電圧の精度はさほど高くないが、ダイオードを縦続接続したものを定電圧降下手段として用いてもよい。図５に示す従来のヒステリシスを有する電源起動回路では、ツェナーダイオードＺＤ１１及びＺＤ１２のツェナー電圧がいずれも大きいため、ツェナーダイオードＺＤ１１の代わりにダイオードを縦続接続したものに用いる場合も、ツェナーダイオードＺＤ１２の代わりにダイオードを縦続接続したものに用いる場合も縦続数を多くする必要がある。これに対して、本発明に係る電源起動回路では、ヒステリシス量に依存するが、通常ツェナーダイオードＺＤ２のツェナー電圧は２Ｖ程度に設定するので、ツェナーダイオードＺＤ２の代わりにダイオードを縦続接続したものに用いる場合は、縦続数を３個程度に抑えることができる。
【００５４】
また、上述した実施形態では、トランスを有するスイッチング電源装置を例示したが、本発明に係るスイッチング電源装置はトランスを有するスイッチング電源装置に限定されることはなく、いわゆるトランスレス型スイッチング電源装置であっても構わない。つまり、本発明はスイッチング電源装置全般に適用することができる。
【００５５】
ここで、本発明に係るトランスレス型スイッチング電源装置の一構成例を図４に示す。なお、図４において図１と同一の部分には同一の符号を付し、詳細な説明を省略する。
【００５６】
入力電圧ＶINが立ち上がって所定値を越えると、本発明に係る電源起動回路１が動作を開始して、ＰＷＭ制御回路３に電力を供給し、ＰＷＭ制御回路３を起動させる。起動後のＰＷＭ制御回路３は、送られてくる出力電圧ＶOの情報に応じてＰＷＭ信号を生成し、その生成したＰＷＭをスイッチング素子ＳＷ２の制御端子に供給し、スイッチング素子ＳＷ２をオン／オフ制御する。
【００５７】
スイッチング素子ＳＷ２がオン状態のときには、ラインＬＮ１からスイッチング素子ＳＷ２を介してコイルＬ４に電流が流れる。これにより、コイルＬ４にエネルギが蓄えられ、かつ負荷（不図示）にエネルギが供給される。一方、スイッチング素子ＳＷ２がオフ状態のときには、コイルＬ４に蓄えられたエネルギがダイオードＤ３を通じて負荷（不図示）に供給される。
【図面の簡単な説明】
【００５８】
【図１】は、本発明に係るスイッチング電源装置の一構成例を示す図である。
【図２】は、本発明に係るスイッチング電源装置の他の構成例を示す図である。
【図３】は、本発明に係るスイッチング電源装置の更に他の構成例を示す図である。
【図４】は、本発明に係るトランスレス型スイッチング電源装置の一構成例を示す図である。
【図５】は、従来のヒステリシスを有する電源起動回路の構成を示す図である。
【符号の説明】
【００５９】
１、１’ 本発明に係る電源起動回路
２、３ ＰＷＭ制御回路２
Ｃ１、Ｃ２ 平滑コンデンサ
Ｃ３ コンデンサ
Ｄ１、Ｄ２ 整流ダイオード
Ｄ３ ダイオード
Ｌ１ トランスの一次巻線
Ｌ２ トランスの二次巻線
Ｌ３ トランスの補助巻線Ｌ３
Ｌ４ コイル
ＬＮ１ 入力電圧が供給されるライン
ＰＣ１ フォトカプラ
Ｑ１、Ｑ２’ ＰＮＰトランジスタ
Ｑ２、Ｑ１’、Ｑ３ ＮＰＮトランジスタ
Ｒ１〜Ｒ５、Ｒ１’〜Ｒ５’、Ｒ６、Ｒ７ 抵抗
ＳＷ１、ＳＷ２ スイッチング素子
ＺＤ１、ＺＤ２、ＺＤ１’、ＺＤ２’ ツェナーダイオード
【特許請求の範囲】
【請求項１】
第１の定電圧降下手段および第２の定電圧降下手段の直列回路と、
入力電圧が所定値を超え、前記第１の定電圧降下手段及び前記第２の定電圧降下手段がオン状態になると、オン状態になる第１トランジスタと、
前記第１トランジスタがオン状態になると、オン状態になる第２トランジスタを有し、前記第２トランジスタがオン状態になると、前記第２の定電圧降下手段をバイパスするバイパス回路とを備え、
前記バイパス回路の電圧降下が前記第２の定電圧降下手段の電圧降下よりも小さいことを特徴とする電源起動回路。
【請求項２】
前記第１の定電圧降下手段及び前記第２の定電圧降下手段がそれぞれツェナーダイオードである請求項１に記載の電源起動回路。
【請求項３】
前記第１トランジスタがＰＮＰトランジスタ又はＰチャネル電界効果トランジスタである請求項１または２のいずれか１項に記載の電源起動回路。
【請求項４】
請求項１〜３のいずれか１項に記載の電源起動回路を備えることを特徴とするスイッチング電源装置。
【請求項１】
第１の定電圧降下手段および第２の定電圧降下手段の直列回路と、
入力電圧が所定値を超え、前記第１の定電圧降下手段及び前記第２の定電圧降下手段がオン状態になると、オン状態になる第１トランジスタと、
前記第１トランジスタがオン状態になると、オン状態になる第２トランジスタを有し、前記第２トランジスタがオン状態になると、前記第２の定電圧降下手段をバイパスするバイパス回路とを備え、
前記バイパス回路の電圧降下が前記第２の定電圧降下手段の電圧降下よりも小さいことを特徴とする電源起動回路。
【請求項２】
前記第１の定電圧降下手段及び前記第２の定電圧降下手段がそれぞれツェナーダイオードである請求項１に記載の電源起動回路。
【請求項３】
前記第１トランジスタがＰＮＰトランジスタ又はＰチャネル電界効果トランジスタである請求項１または２のいずれか１項に記載の電源起動回路。
【請求項４】
請求項１〜３のいずれか１項に記載の電源起動回路を備えることを特徴とするスイッチング電源装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１０−１４２００２（Ｐ２０１０−１４２００２Ａ）
【公開日】平成２２年６月２４日（２０１０．６．２４）
【国際特許分類】
【出願番号】特願２００８−３１４８６８（Ｐ２００８−３１４８６８）
【出願日】平成２０年１２月１０日（２００８．１２．１０）
【出願人】（０００１３４１０９）株式会社デジタル (224)
【Ｆターム（参考）】
【公開日】平成２２年６月２４日（２０１０．６．２４）
【国際特許分類】
【出願日】平成２０年１２月１０日（２００８．１２．１０）
【出願人】（０００１３４１０９）株式会社デジタル (224)
【Ｆターム（参考）】
[ Back to top ]