駆動回路及び表示装置
【課題】より多相のクロックを用いた場合であっても、安定した走査信号を出力し、表示品質の高い表示装置を提供する。
【解決手段】駆動回路は、一の出力回路は、走査信号線（Ｇｎ）と、該走査信号線とクロック信号線（Ｖｎ）との電気的接続を制御する第１トランジスタ（Ｔ５）と、第１トランジスタのゲートに接続され、走査信号線にアクティブ電位が出力される期間を含む期間である第１期間にアクティブ電位となる第１ノード（Ｎ１）と、トランジスタを導通させない電位である非アクティブ電位を保持する非アクティブ信号線（ＶＧＰＬ）と第１ノードとを、第１期間以外の期間である第２期間において電気的に接続するように制御する第２トランジスタ（Ｔ２）と、第２トランジスタのゲートに接続された第２ノード（Ｎ２）と、を有し、第２ノードは、アクティブ電位を保持するための２種類の充電されるタイミングを有している。
【解決手段】駆動回路は、一の出力回路は、走査信号線（Ｇｎ）と、該走査信号線とクロック信号線（Ｖｎ）との電気的接続を制御する第１トランジスタ（Ｔ５）と、第１トランジスタのゲートに接続され、走査信号線にアクティブ電位が出力される期間を含む期間である第１期間にアクティブ電位となる第１ノード（Ｎ１）と、トランジスタを導通させない電位である非アクティブ電位を保持する非アクティブ信号線（ＶＧＰＬ）と第１ノードとを、第１期間以外の期間である第２期間において電気的に接続するように制御する第２トランジスタ（Ｔ２）と、第２トランジスタのゲートに接続された第２ノード（Ｎ２）と、を有し、第２ノードは、アクティブ電位を保持するための２種類の充電されるタイミングを有している。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、駆動回路及びその駆動回路を用いた表示装置に関する。
【背景技術】
【０００２】
コンピュータ等の情報通信端末やテレビ受像機の表示デバイスとして、液晶表示装置が広く用いられている。また、有機ＥＬ表示装置（ＯＬＥＤ）、電界放出ディスプレイ装置（ＦＥＤ）なども、薄型の表示装置として知られている。液晶表示装置は、２つの基板の間に封じ込められた液晶組成物の配向を、電界を変化させることにより変え、２つの基板と液晶組成物を通過する光の透過度合いを制御することにより画像を表示させる装置である。
【０００３】
このような液晶表示装置を含め、所定の階調値に対応する電圧を画面の各画素に印加する表示装置では、各画素に階調値に対応する電圧を印加するための画素トランジスタが配置されている。一般に、画面の１ライン分の画素トランジスタのゲートは一つの信号線（以下「走査信号線」という。）に接続され、この走査信号線は、駆動回路により、各ライン毎に順にこの画素トランジスタを導通させるアクティブ電圧を出力するように制御されている。特許文献１には、貫通電流が生じることなく、より安定動作が可能な駆動回路の例が示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−０９５１９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
図１６には、駆動回路に複数含まれる出力回路の一例である走査信号線Ｇｎに出力するための出力回路９１０が示されている。図１７は、図１６の出力回路９１０の動作のタイミングチャートである。Ｖｎはクロック信号を表し、ＶＧＰＬの電位はＬｏｗ電位に固定されている。クロック信号Ｖｎは、周期が同じでタイミングの異なる８つのクロック信号である８相クロック信号であり、この回路では走査信号線Ｇｎ−２がＨｉｇｈ電位になったことをトリガーとして、ノードＮ１及びＮ２の電位を変化させ、クロック信号ＶｎはのＨｉｇｈ電位を走査信号線Ｇｎに出力するようになっている。
【０００６】
図１８は、出力回路９１０を動作させたときのノードＮ２の電圧の変化の詳細を概略的に示している。ノードＮ２は、走査信号線ＧｎにＨｉｇｈ電位を出力しない期間では、トランジスタＴ２を導通させるためにＨｉｇｈ電位に維持されている必要があるが、トランジスタＴ３、Ｔ４及びＴ７からリークが起こり、少しずつ電位の低下が起こっている。これを補うためにクロック信号Ｖｎ＋４のＨｉｇｈ電位になるタイミングでダイオード接続されたトランジスタＴ３を介して充電を行い、ノードＮ２のＨｉｇｈ電位を維持するようにしている。
【０００７】
上述のような駆動回路の出力回路において、トランジスタＴ５のドレイン側の電位変化によるトランジスタＴ５の充放電の回数を減らすために、より多相のクロックを用い、クロック信号Ｖｎの周波数を低くすることが考えられる。例えば、上述の出力回路９１０のクロック信号Ｖｎに１６相クロックを用いた場合のタイミングチャートを図１９に示す。この場合には、クロック信号Ｖｎ＋４の間隔が大きくなるため、ノードＮ２へ充電を行う機会が減少し、図２０に示されるように、ノードＮ２の電位が維持されない恐れがある。
【０００８】
本発明は、上述の事情に鑑みてされたものであり、より多相のクロックを用いた場合であっても、安定した走査信号を出力し、表示品質の高い表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の駆動回路は、複数の走査信号線に対してトランジスタを導通させる電位であるアクティブ電位を順に出力する表示装置の駆動回路であって、前記複数の走査信号線に、それぞれ電気的に接続された複数の出力回路を備え、前記複数の出力回路のうち、一の出力回路は、前記複数の走査信号線のうちの一の走査信号線とクロック信号線との電気的接続を制御する第１トランジスタと、前記第１トランジスタのゲートに接続され、前記走査信号線に前記アクティブ電位が出力される期間を含む期間である第１期間にアクティブ電位となる第１ノードと、トランジスタを導通させない電位である非アクティブ電位を保持する非アクティブ信号線と前記第１ノードとを、前記第１期間以外の期間である第２期間において電気的に接続するように制御する第２トランジスタと、前記第２トランジスタのゲートに接続された第２ノードと、を有し、前記第２ノードは、アクティブ電位を保持するための２種類の充電のタイミングを有している、ことを特徴とする駆動回路である。
【００１０】
また、本発明の駆動回路において、前記一の出力回路には、前記第２ノードをアクティブ電位を保持するために、整流作用のある素子を介して接続される第１充電線と、整流作用のある素子を介して接続される第２充電線と、が共に接続されていてもよい。
【００１１】
また、本発明の駆動回路において、前記第１充電線及び前記第２充電線のいずれか一方には、前記複数の出力回路に入力される同一周期の複数のクロック信号のうち、一のクロック信号が入力され、いずれか他方には、前記複数の出力回路のうち他の出力回路の一の走査信号線が接続されていてもよい。
【００１２】
また、本発明の駆動回路において、前記一のクロック信号は、前記複数の出力回路に入力される同一周期の複数のクロック信号のうち、前記第１トランジスタに接続された前記クロック信号線に入力されるクロック信号がアクティブ電圧となるタイミングの前２分の１周期の間にアクティブ電圧となるクロック信号とすることができる。ここで２分の１周期の周期はクロック信号の周期を意味している。
【００１３】
また、本発明の駆動回路において、前記他の出力回路の一の走査信号線は、前記一の出力回路の走査信号線への出力後に順に出力される出力のうち、直後の３出力のうちのいずれか一の出力としてもよい。
【００１４】
また、本発明の駆動回路において、前記第１充電線及び前記第２充電線には、前記複数の出力回路に入力される同一周期の複数のクロック信号のうち、２つの異なるクロック信号が入力されることとしてもよい。
【００１５】
本発明の表示装置は、画面に複数の画素を有する表示装置であって、上述した駆動回路のうちいずれかの駆動回路と、前記複数の画素のそれぞれに配置され、階調値に基づく電圧を前記複数の画素の各々に保持するための画素トランジスタと、を備え、前記駆動回路の走査信号線は、前記画面の一行分の前記画素の前記画素トランジスタのゲートに接続されている、ことを特徴とする表示装置である。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施形態に係る表示装置を概略的に示す図である。
【図２】図１の表示パネルの構成を示す図である。
【図３】図２の出力回路の回路構成について示す図である。
【図４】図３の出力回路の動作のタイミングチャートである。
【図５】図３の出力回路を用いた動作のノードＮ２の電位の変化の詳細を概略的に示す図である。
【図６】第２実施形態の表示装置に係る出力回路の構成を示す図である。
【図７】図６の出力回路を用いた動作のノードＮ２の電位の変化の詳細を概略的に示す図である。
【図８】第３実施形態の表示装置に係る出力回路の構成を示す図である。
【図９】図８の出力回路を用いた動作のノードＮ２の電位の変化の詳細を概略的に示す図である。
【図１０】第４実施形態の表示装置に係る出力回路の構成が示す図である。
【図１１】図１０の出力回路の動作のタイミングチャートである。
【図１２】図１０の出力回路を用いた動作のノードＮ２の電位の変化の詳細を概略的に示す図である。
【図１３】図１０の出力回路の変形例である出力回路を示す図である。
【図１４】図１３の出力回路の動作のタイミングチャートである。
【図１５】図１３の出力回路を用いた動作のノードＮ２の電位の変化の詳細を概略的に示す図である。
【図１６】出力回路の一例を示す図である。
【図１７】図１６の出力回路の動作のタイミングチャートである。
【図１８】図１６の出力回路を用いた動作のノードＮ２の電位の変化の詳細を概略的に示す図である。
【図１９】１６相クロックを用いた場合のタイミングチャートである。
【図２０】図１９の場合のノードＮ２の電位の変化の詳細を概略的に示す図である。
【発明を実施するための形態】
【００１７】
以下、本発明の第１〜第４実施形態について、図面を参照しつつ説明する。なお、図面において、同一又は同等の要素には同一の符号を付し、重複する説明を省略する。
【００１８】
［第１実施形態］
図１には、本発明の一実施形態に係る表示装置１００が概略的に示されている。この図に示されるように、表示装置１００は、上フレーム１１０及び下フレーム１２０に挟まれるように固定された表示パネル２００等から構成されている。なお、本実施形態では、表示パネル２００は液晶表示パネルであることとする。
【００１９】
図２には、図１の表示パネル２００の構成が示されている。表示パネル２００は、ＴＦＴ（Thin Film Transistor：薄膜トランジスタ）基板２２０とカラーフィルタ基板２３０の２枚の基板を有し、これらの基板の間には液晶組成物が封止されている。ＴＦＴ基板２２０は、表示領域２０２の両側に配置され、走査信号線Ｇ１〜Ｇ４８０に対して順に所定の電圧を印加する駆動回路２１０と、表示領域２０２において走査信号線Ｇ１〜Ｇ４８０に垂直に交差するように延びる不図示の複数のデータ信号線に対して画素の階調値に対応する電圧を印加すると共に、駆動回路２１０を制御する駆動ＩＣ（Integrated Circuit）２６０とを有している。また、駆動回路２１０は、走査信号線Ｇｎ（ｎ＝１〜４８０）にそれぞれ接続された出力回路３１０を有している。表示領域２０２の一方の側の出力回路３１０は、奇数番号の走査信号線Ｇｎ（ｎ：奇数）を制御し、他方の側の出力回路３１０は、偶数番号の走査信号線Ｇｎ（ｎ：偶数）を制御している。
【００２０】
図３は、出力回路３１０の回路構成について示す図であり、図４は、図３の出力回路３１０の動作のタイミングチャートである。出力回路３１０は、周期が同じでタイミングの異なる１６のクロック信号である１６相クロック信号で動作し、偶数番目の走査信号線を駆動する駆動回路と奇数番目の走査信号線を駆動する駆動回路が表示領域２０２の両側にそれぞれ配置されているため、表示領域２０２の片側に配置された駆動回路２１０のみについては、実質的に８相クロックで動作している。
【００２１】
次に、出力回路３１０の動作について説明する。ここで、Ｖｎはクロック信号を表し、ＶＧＰＬの電位はＬｏｗ電位に固定されている。これらの信号はいずれも出力回路３１０の外部から入力される。まず、走査信号線Ｇｎ−２がＨｉｇｈ電位になると、トランジスタＴ７のゲートがＨｉｇｈ電位となってトランジスタＴ７が導通することによりノードＮ２はＶＧＰＬに接続されＬｏｗ電位となる。また、この走査信号線Ｇｎ−２は、ダイオード接続されたトランジスタＴ１にも入力されているため、これに接続されたノードＮ１はＨｉｇｈ電位（アクティブ電位）となり、容量Ｃ１に電位差を生じさせると共に、トランジスタＴ５を導通させる。ノードＮ１はトランジスタＴ４のゲート信号にもなっているため、ノードＮ２はトランジスタＴ４によってもＶＧＰＬと接続されＬｏｗ電位にされる。
【００２２】
次に、クロック信号ＶｎがＨｉｇｈ電位になると、トランジスタＴ５が導通していることから容量Ｃ１の一方の電極の電位がＨｉｇｈ電位となり、いわゆるブートストラップにより他方の電極側であるトランジスタＴ５のゲート電位はより押し上げられる。これにより、走査信号線ＧｎのＨｉｇｈ電位は確定される。走査信号線ＧｎがＨｉｇｈ電位である書込み期間に、不図示のデータ信号線に各画素の階調値に基づくデータ信号電圧が印加され、後述する走査信号線Ｇｎの立ち下がりにより、印加された階調値に基づく電圧が画素に保持される。
【００２３】
クロック信号ＶｎがＬｏｗ電位となると、走査信号線ＧｎもＬｏｗ電位となるが、これを確定させるため、Ｈｉｇｈ電位になるクロック信号Ｖｎ＋４をダイオード接続されたトランジスタＴ３に入力し、ノードＮ２をＨｉｇｈ電位にし、Ｈｉｇｈ電位となったノードＮ２がゲートに接続されたトランジスタＴ６は、走査信号線ＧｎとＶＧＰＬとを導通させ、走査信号線ＧｎをＬｏｗ電位としている。一方、２水平駆動期間後にＨｉｇｈ電位になった走査信号線Ｇｎ＋４をトランジスタＴ９のゲートに入力して、ノードＮ１とＶＧＰＬとを導通させ、ノードＮ１をＬｏｗ電位としている。
【００２４】
ここで、本実施形態においては、出力回路３１０は、整流素子として作用するダイオード接続されたトランジスタＴ３を介してノードＮ２に接続され、クロック信号Ｖｎ＋４が印加される第１充電線３６１と、ダイオード接続されたトランジスタＴ３Ａを介してノードＮ２に接続され、クロック信号Ｖｎ＋１２が印加される第２充電線３６２とを有している。したがって、図５に示されるように、クロック信号Ｖｎ＋４に加えてクロック信号Ｖｎ＋４がＬｏｗ電位である期間にＨｉｇｈ電位となるクロック信号Ｖｎ＋１２を用いて充電しているため、ノードＮ２のＨｉｇｈ電位を維持することができ、駆動回路はより安定的な走査信号を出力することができ、表示装置の表示品質を高めることができる。ここで、第２充電線３６２に印加されるクロック信号は、クロック信号Ｖｎ＋１２としたが、クロック信号ＶｎがＨｉｇｈ電位（アクティブ電位）となる前２分の１周期の期間にアクティブ電位となるクロック信号であればよい。
【００２５】
［第２実施形態］
本発明の第２実施形態について説明する。第２実施形態に係る表示装置の構成は、第１実施形態の図１及び図２に示される構成と同様であるため、重複する説明を省略する。図６には、第２実施形態の表示装置に係る出力回路３２０の構成が示されている。第１実施形態における出力回路３１０と異なる点は、トランジスタＴ３に入力される信号が、クロック信号Ｖｎ＋４ではなく、走査信号線Ｇｎ＋４の出力を入力している点である。
【００２６】
図７には、図６の出力回路を用いた動作のタイミングの詳細が概略的に示されている。トランジスタＴ５を導通させないためのノードＮ２のＨｉｇｈ電位は、クロック信号ＶｎがＨｉｇｈ電位となるときに維持されていればよいため、図７で示されるように、基本的に第２充電線３６２に入力されるクロック信号Ｖｎ＋１２におけるタイミングにおける充電があればよい。しかしながら、走査信号線Ｇｎへ出力を行った後のタイミングでは、ノードＮ２をＬｏｗ電位に下げる必要があるため、第１充電線３６１には、一垂直同期期間に一回Ｈｉｇｈ電位となる走査信号線Ｇｎ＋４の出力が印加されている。これにより、クロック信号Ｖｎ＋１２以外のタイミングでノードＮ２への充電がほとんどなくなることから、例えばトランジスタＴ２及びＴ６への負荷が減り、閾値のシフト等の発生を抑制することができると共に、クロック信号ＶｎがＨｉｇｈ電位となるときにノードＮ２のＨｉｇｈ電位を維持することができるため、駆動回路はより安定的な走査信号を出力することができ、表示装置の表示品質を高めることができる。
【００２７】
［第３実施形態］
本発明の第３実施形態について説明する。第３実施形態に係る表示装置の構成は、第１実施形態の図１及び図２に示される構成と同様であるため、重複する説明を省略する。図８には、第３実施形態の表示装置に係る出力回路３３０の構成が示されている。第２実施形態における出力回路３２０と異なる点は、第１充電線３６１及びトランジスタＴ９のゲートに入力される信号が、走査信号線Ｇｎ＋４の出力ではなく、走査信号線Ｇｎ＋３の出力となっている点である。
【００２８】
図９には、図８の回路を用いた動作のタイミングが概略的に示されている。第２実施形態と同様に、第１充電線３６１には、一垂直同期期間に一回Ｈｉｇｈ電位となる走査信号線Ｇｎ＋３の出力が印加されているが、走査信号線Ｇｎ＋３は、走査信号線Ｇｎ＋４より一つ早いタイミングでＨｉｇｈ電位となるため、図９に示されるように、より早くノードＮ２をＨｉｇｈ電位に上げる、つまりノードＮ１をＬｏｗ電位に下げることができる。これにより、走査信号線Ｇｎに出力に直接関わるトランジスタＴ５のゲート電圧が高い期間を減らすことができ、トランジスタＴ５の閾値のシフトを抑制することができると共に、クロック信号Ｖｎ＋１２以外のタイミングでノードＮ２への充電がほとんどなくなることからトランジスタＴ２及びＴ６への負荷も減り、これらのトランジスタについても閾値のシフト等の発生を抑制することができる。また、クロック信号ＶｎがＨｉｇｈ電位となるときにノードＮ２のＨｉｇｈ電位を維持することができるため、駆動回路はより安定的な走査信号を出力することができ、表示装置の表示品質を高めることができる。ここで、第１充電線３６１に印加される走査信号線の出力は、走査信号線Ｇｎ＋３の出力としたが、走査信号線Ｇｎの出力直後の他の走査信号線の３出力のうちのいずれか一の出力であればよい。
【００２９】
［第４実施形態］
第４実施形態に係る表示装置の構成は、第１実施形態の図１及び図２に示される構成と同様であるため、重複する説明を省略する。図１０には、第４実施形態の表示装置に係る出力回路４１０の構成が示されている。また、図１１には、出力回路４１０を用いた場合の動作のタイミングチャートが示されている。第１実施形態における出力回路３１０と異なる点は、ダイオード接続されたトランジスタＴ３Ａを用いておらず、トランジスタＴ３には、８相のクロック信号Ｖｍ＋２を入力している点である。このようにした場合であっても、図１２に示されるように、ノードＮ２のＨｉｇｈ電位を維持することができるため、駆動回路はより安定的な走査信号を出力することができ、表示装置の表示品質を高めることができる。
【００３０】
図１３には、出力回路４１０の変形例である出力回路４２０が示されており、図１４には出力回路４２０の動作のタイミングチャートが示されている。出力回路４１０と異なる点は、ダイオード接続されたトランジスタＴ３に入力される８相のクロック信号がクロック信号Ｖｍ＋２のタイミングとは異なるクロック信号Ｖｍである点と、トランジスタＴ９のゲートに入力される信号が走査信号線Ｇｎ＋３への出力信号である点である。このような構成にした場合には、図１５に示されるように、より早くノードＮ１のＨｉｇｈ電位を下げることができ、走査信号線Ｇｎに出力に直接関わるトランジスタＴ５のゲート電圧が高い期間を減らすことができ、トランジスタＴ５の閾値のシフトを抑制することができる。また、ノードＮ２のＨｉｇｈ電位を維持することができるため、駆動回路はより安定的な走査信号を出力することができ、表示装置の表示品質を高めることができる。
【００３１】
また、上述の各実施形態の表示装置においては、８相又は１６相のクロック信号を用いることとしたが、これら以外のクロック信号も用いることができる。
【００３２】
また、上述の各実施形態の液晶表示装置は、液晶表示装置に限らず、有機ＥＬ表示装置、電界放出ディスプレイ装置（ＦＥＤ）及び駆動回路としてシフトレジスタを用いるその他の表示装置に用いることができる。
【符号の説明】
【００３３】
１００ 表示装置、１１０ 上フレーム、１２０ 下フレーム、２００ 表示パネル、２０２ 表示領域、２１０ 駆動回路、２２０ ＴＦＴ基板、２３０ カラーフィルタ基板、２６０ 駆動ＩＣ、３１０ 出力回路、３２０ 出力回路、３３０ 出力回路、３６１ 第１充電線、３６２ 第２充電線、４１０ 出力回路、４２０ 出力回路、９１０ 出力回路。
【技術分野】
【０００１】
本発明は、駆動回路及びその駆動回路を用いた表示装置に関する。
【背景技術】
【０００２】
コンピュータ等の情報通信端末やテレビ受像機の表示デバイスとして、液晶表示装置が広く用いられている。また、有機ＥＬ表示装置（ＯＬＥＤ）、電界放出ディスプレイ装置（ＦＥＤ）なども、薄型の表示装置として知られている。液晶表示装置は、２つの基板の間に封じ込められた液晶組成物の配向を、電界を変化させることにより変え、２つの基板と液晶組成物を通過する光の透過度合いを制御することにより画像を表示させる装置である。
【０００３】
このような液晶表示装置を含め、所定の階調値に対応する電圧を画面の各画素に印加する表示装置では、各画素に階調値に対応する電圧を印加するための画素トランジスタが配置されている。一般に、画面の１ライン分の画素トランジスタのゲートは一つの信号線（以下「走査信号線」という。）に接続され、この走査信号線は、駆動回路により、各ライン毎に順にこの画素トランジスタを導通させるアクティブ電圧を出力するように制御されている。特許文献１には、貫通電流が生じることなく、より安定動作が可能な駆動回路の例が示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−０９５１９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
図１６には、駆動回路に複数含まれる出力回路の一例である走査信号線Ｇｎに出力するための出力回路９１０が示されている。図１７は、図１６の出力回路９１０の動作のタイミングチャートである。Ｖｎはクロック信号を表し、ＶＧＰＬの電位はＬｏｗ電位に固定されている。クロック信号Ｖｎは、周期が同じでタイミングの異なる８つのクロック信号である８相クロック信号であり、この回路では走査信号線Ｇｎ−２がＨｉｇｈ電位になったことをトリガーとして、ノードＮ１及びＮ２の電位を変化させ、クロック信号ＶｎはのＨｉｇｈ電位を走査信号線Ｇｎに出力するようになっている。
【０００６】
図１８は、出力回路９１０を動作させたときのノードＮ２の電圧の変化の詳細を概略的に示している。ノードＮ２は、走査信号線ＧｎにＨｉｇｈ電位を出力しない期間では、トランジスタＴ２を導通させるためにＨｉｇｈ電位に維持されている必要があるが、トランジスタＴ３、Ｔ４及びＴ７からリークが起こり、少しずつ電位の低下が起こっている。これを補うためにクロック信号Ｖｎ＋４のＨｉｇｈ電位になるタイミングでダイオード接続されたトランジスタＴ３を介して充電を行い、ノードＮ２のＨｉｇｈ電位を維持するようにしている。
【０００７】
上述のような駆動回路の出力回路において、トランジスタＴ５のドレイン側の電位変化によるトランジスタＴ５の充放電の回数を減らすために、より多相のクロックを用い、クロック信号Ｖｎの周波数を低くすることが考えられる。例えば、上述の出力回路９１０のクロック信号Ｖｎに１６相クロックを用いた場合のタイミングチャートを図１９に示す。この場合には、クロック信号Ｖｎ＋４の間隔が大きくなるため、ノードＮ２へ充電を行う機会が減少し、図２０に示されるように、ノードＮ２の電位が維持されない恐れがある。
【０００８】
本発明は、上述の事情に鑑みてされたものであり、より多相のクロックを用いた場合であっても、安定した走査信号を出力し、表示品質の高い表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の駆動回路は、複数の走査信号線に対してトランジスタを導通させる電位であるアクティブ電位を順に出力する表示装置の駆動回路であって、前記複数の走査信号線に、それぞれ電気的に接続された複数の出力回路を備え、前記複数の出力回路のうち、一の出力回路は、前記複数の走査信号線のうちの一の走査信号線とクロック信号線との電気的接続を制御する第１トランジスタと、前記第１トランジスタのゲートに接続され、前記走査信号線に前記アクティブ電位が出力される期間を含む期間である第１期間にアクティブ電位となる第１ノードと、トランジスタを導通させない電位である非アクティブ電位を保持する非アクティブ信号線と前記第１ノードとを、前記第１期間以外の期間である第２期間において電気的に接続するように制御する第２トランジスタと、前記第２トランジスタのゲートに接続された第２ノードと、を有し、前記第２ノードは、アクティブ電位を保持するための２種類の充電のタイミングを有している、ことを特徴とする駆動回路である。
【００１０】
また、本発明の駆動回路において、前記一の出力回路には、前記第２ノードをアクティブ電位を保持するために、整流作用のある素子を介して接続される第１充電線と、整流作用のある素子を介して接続される第２充電線と、が共に接続されていてもよい。
【００１１】
また、本発明の駆動回路において、前記第１充電線及び前記第２充電線のいずれか一方には、前記複数の出力回路に入力される同一周期の複数のクロック信号のうち、一のクロック信号が入力され、いずれか他方には、前記複数の出力回路のうち他の出力回路の一の走査信号線が接続されていてもよい。
【００１２】
また、本発明の駆動回路において、前記一のクロック信号は、前記複数の出力回路に入力される同一周期の複数のクロック信号のうち、前記第１トランジスタに接続された前記クロック信号線に入力されるクロック信号がアクティブ電圧となるタイミングの前２分の１周期の間にアクティブ電圧となるクロック信号とすることができる。ここで２分の１周期の周期はクロック信号の周期を意味している。
【００１３】
また、本発明の駆動回路において、前記他の出力回路の一の走査信号線は、前記一の出力回路の走査信号線への出力後に順に出力される出力のうち、直後の３出力のうちのいずれか一の出力としてもよい。
【００１４】
また、本発明の駆動回路において、前記第１充電線及び前記第２充電線には、前記複数の出力回路に入力される同一周期の複数のクロック信号のうち、２つの異なるクロック信号が入力されることとしてもよい。
【００１５】
本発明の表示装置は、画面に複数の画素を有する表示装置であって、上述した駆動回路のうちいずれかの駆動回路と、前記複数の画素のそれぞれに配置され、階調値に基づく電圧を前記複数の画素の各々に保持するための画素トランジスタと、を備え、前記駆動回路の走査信号線は、前記画面の一行分の前記画素の前記画素トランジスタのゲートに接続されている、ことを特徴とする表示装置である。
【図面の簡単な説明】
【００１６】
【図１】本発明の一実施形態に係る表示装置を概略的に示す図である。
【図２】図１の表示パネルの構成を示す図である。
【図３】図２の出力回路の回路構成について示す図である。
【図４】図３の出力回路の動作のタイミングチャートである。
【図５】図３の出力回路を用いた動作のノードＮ２の電位の変化の詳細を概略的に示す図である。
【図６】第２実施形態の表示装置に係る出力回路の構成を示す図である。
【図７】図６の出力回路を用いた動作のノードＮ２の電位の変化の詳細を概略的に示す図である。
【図８】第３実施形態の表示装置に係る出力回路の構成を示す図である。
【図９】図８の出力回路を用いた動作のノードＮ２の電位の変化の詳細を概略的に示す図である。
【図１０】第４実施形態の表示装置に係る出力回路の構成が示す図である。
【図１１】図１０の出力回路の動作のタイミングチャートである。
【図１２】図１０の出力回路を用いた動作のノードＮ２の電位の変化の詳細を概略的に示す図である。
【図１３】図１０の出力回路の変形例である出力回路を示す図である。
【図１４】図１３の出力回路の動作のタイミングチャートである。
【図１５】図１３の出力回路を用いた動作のノードＮ２の電位の変化の詳細を概略的に示す図である。
【図１６】出力回路の一例を示す図である。
【図１７】図１６の出力回路の動作のタイミングチャートである。
【図１８】図１６の出力回路を用いた動作のノードＮ２の電位の変化の詳細を概略的に示す図である。
【図１９】１６相クロックを用いた場合のタイミングチャートである。
【図２０】図１９の場合のノードＮ２の電位の変化の詳細を概略的に示す図である。
【発明を実施するための形態】
【００１７】
以下、本発明の第１〜第４実施形態について、図面を参照しつつ説明する。なお、図面において、同一又は同等の要素には同一の符号を付し、重複する説明を省略する。
【００１８】
［第１実施形態］
図１には、本発明の一実施形態に係る表示装置１００が概略的に示されている。この図に示されるように、表示装置１００は、上フレーム１１０及び下フレーム１２０に挟まれるように固定された表示パネル２００等から構成されている。なお、本実施形態では、表示パネル２００は液晶表示パネルであることとする。
【００１９】
図２には、図１の表示パネル２００の構成が示されている。表示パネル２００は、ＴＦＴ（Thin Film Transistor：薄膜トランジスタ）基板２２０とカラーフィルタ基板２３０の２枚の基板を有し、これらの基板の間には液晶組成物が封止されている。ＴＦＴ基板２２０は、表示領域２０２の両側に配置され、走査信号線Ｇ１〜Ｇ４８０に対して順に所定の電圧を印加する駆動回路２１０と、表示領域２０２において走査信号線Ｇ１〜Ｇ４８０に垂直に交差するように延びる不図示の複数のデータ信号線に対して画素の階調値に対応する電圧を印加すると共に、駆動回路２１０を制御する駆動ＩＣ（Integrated Circuit）２６０とを有している。また、駆動回路２１０は、走査信号線Ｇｎ（ｎ＝１〜４８０）にそれぞれ接続された出力回路３１０を有している。表示領域２０２の一方の側の出力回路３１０は、奇数番号の走査信号線Ｇｎ（ｎ：奇数）を制御し、他方の側の出力回路３１０は、偶数番号の走査信号線Ｇｎ（ｎ：偶数）を制御している。
【００２０】
図３は、出力回路３１０の回路構成について示す図であり、図４は、図３の出力回路３１０の動作のタイミングチャートである。出力回路３１０は、周期が同じでタイミングの異なる１６のクロック信号である１６相クロック信号で動作し、偶数番目の走査信号線を駆動する駆動回路と奇数番目の走査信号線を駆動する駆動回路が表示領域２０２の両側にそれぞれ配置されているため、表示領域２０２の片側に配置された駆動回路２１０のみについては、実質的に８相クロックで動作している。
【００２１】
次に、出力回路３１０の動作について説明する。ここで、Ｖｎはクロック信号を表し、ＶＧＰＬの電位はＬｏｗ電位に固定されている。これらの信号はいずれも出力回路３１０の外部から入力される。まず、走査信号線Ｇｎ−２がＨｉｇｈ電位になると、トランジスタＴ７のゲートがＨｉｇｈ電位となってトランジスタＴ７が導通することによりノードＮ２はＶＧＰＬに接続されＬｏｗ電位となる。また、この走査信号線Ｇｎ−２は、ダイオード接続されたトランジスタＴ１にも入力されているため、これに接続されたノードＮ１はＨｉｇｈ電位（アクティブ電位）となり、容量Ｃ１に電位差を生じさせると共に、トランジスタＴ５を導通させる。ノードＮ１はトランジスタＴ４のゲート信号にもなっているため、ノードＮ２はトランジスタＴ４によってもＶＧＰＬと接続されＬｏｗ電位にされる。
【００２２】
次に、クロック信号ＶｎがＨｉｇｈ電位になると、トランジスタＴ５が導通していることから容量Ｃ１の一方の電極の電位がＨｉｇｈ電位となり、いわゆるブートストラップにより他方の電極側であるトランジスタＴ５のゲート電位はより押し上げられる。これにより、走査信号線ＧｎのＨｉｇｈ電位は確定される。走査信号線ＧｎがＨｉｇｈ電位である書込み期間に、不図示のデータ信号線に各画素の階調値に基づくデータ信号電圧が印加され、後述する走査信号線Ｇｎの立ち下がりにより、印加された階調値に基づく電圧が画素に保持される。
【００２３】
クロック信号ＶｎがＬｏｗ電位となると、走査信号線ＧｎもＬｏｗ電位となるが、これを確定させるため、Ｈｉｇｈ電位になるクロック信号Ｖｎ＋４をダイオード接続されたトランジスタＴ３に入力し、ノードＮ２をＨｉｇｈ電位にし、Ｈｉｇｈ電位となったノードＮ２がゲートに接続されたトランジスタＴ６は、走査信号線ＧｎとＶＧＰＬとを導通させ、走査信号線ＧｎをＬｏｗ電位としている。一方、２水平駆動期間後にＨｉｇｈ電位になった走査信号線Ｇｎ＋４をトランジスタＴ９のゲートに入力して、ノードＮ１とＶＧＰＬとを導通させ、ノードＮ１をＬｏｗ電位としている。
【００２４】
ここで、本実施形態においては、出力回路３１０は、整流素子として作用するダイオード接続されたトランジスタＴ３を介してノードＮ２に接続され、クロック信号Ｖｎ＋４が印加される第１充電線３６１と、ダイオード接続されたトランジスタＴ３Ａを介してノードＮ２に接続され、クロック信号Ｖｎ＋１２が印加される第２充電線３６２とを有している。したがって、図５に示されるように、クロック信号Ｖｎ＋４に加えてクロック信号Ｖｎ＋４がＬｏｗ電位である期間にＨｉｇｈ電位となるクロック信号Ｖｎ＋１２を用いて充電しているため、ノードＮ２のＨｉｇｈ電位を維持することができ、駆動回路はより安定的な走査信号を出力することができ、表示装置の表示品質を高めることができる。ここで、第２充電線３６２に印加されるクロック信号は、クロック信号Ｖｎ＋１２としたが、クロック信号ＶｎがＨｉｇｈ電位（アクティブ電位）となる前２分の１周期の期間にアクティブ電位となるクロック信号であればよい。
【００２５】
［第２実施形態］
本発明の第２実施形態について説明する。第２実施形態に係る表示装置の構成は、第１実施形態の図１及び図２に示される構成と同様であるため、重複する説明を省略する。図６には、第２実施形態の表示装置に係る出力回路３２０の構成が示されている。第１実施形態における出力回路３１０と異なる点は、トランジスタＴ３に入力される信号が、クロック信号Ｖｎ＋４ではなく、走査信号線Ｇｎ＋４の出力を入力している点である。
【００２６】
図７には、図６の出力回路を用いた動作のタイミングの詳細が概略的に示されている。トランジスタＴ５を導通させないためのノードＮ２のＨｉｇｈ電位は、クロック信号ＶｎがＨｉｇｈ電位となるときに維持されていればよいため、図７で示されるように、基本的に第２充電線３６２に入力されるクロック信号Ｖｎ＋１２におけるタイミングにおける充電があればよい。しかしながら、走査信号線Ｇｎへ出力を行った後のタイミングでは、ノードＮ２をＬｏｗ電位に下げる必要があるため、第１充電線３６１には、一垂直同期期間に一回Ｈｉｇｈ電位となる走査信号線Ｇｎ＋４の出力が印加されている。これにより、クロック信号Ｖｎ＋１２以外のタイミングでノードＮ２への充電がほとんどなくなることから、例えばトランジスタＴ２及びＴ６への負荷が減り、閾値のシフト等の発生を抑制することができると共に、クロック信号ＶｎがＨｉｇｈ電位となるときにノードＮ２のＨｉｇｈ電位を維持することができるため、駆動回路はより安定的な走査信号を出力することができ、表示装置の表示品質を高めることができる。
【００２７】
［第３実施形態］
本発明の第３実施形態について説明する。第３実施形態に係る表示装置の構成は、第１実施形態の図１及び図２に示される構成と同様であるため、重複する説明を省略する。図８には、第３実施形態の表示装置に係る出力回路３３０の構成が示されている。第２実施形態における出力回路３２０と異なる点は、第１充電線３６１及びトランジスタＴ９のゲートに入力される信号が、走査信号線Ｇｎ＋４の出力ではなく、走査信号線Ｇｎ＋３の出力となっている点である。
【００２８】
図９には、図８の回路を用いた動作のタイミングが概略的に示されている。第２実施形態と同様に、第１充電線３６１には、一垂直同期期間に一回Ｈｉｇｈ電位となる走査信号線Ｇｎ＋３の出力が印加されているが、走査信号線Ｇｎ＋３は、走査信号線Ｇｎ＋４より一つ早いタイミングでＨｉｇｈ電位となるため、図９に示されるように、より早くノードＮ２をＨｉｇｈ電位に上げる、つまりノードＮ１をＬｏｗ電位に下げることができる。これにより、走査信号線Ｇｎに出力に直接関わるトランジスタＴ５のゲート電圧が高い期間を減らすことができ、トランジスタＴ５の閾値のシフトを抑制することができると共に、クロック信号Ｖｎ＋１２以外のタイミングでノードＮ２への充電がほとんどなくなることからトランジスタＴ２及びＴ６への負荷も減り、これらのトランジスタについても閾値のシフト等の発生を抑制することができる。また、クロック信号ＶｎがＨｉｇｈ電位となるときにノードＮ２のＨｉｇｈ電位を維持することができるため、駆動回路はより安定的な走査信号を出力することができ、表示装置の表示品質を高めることができる。ここで、第１充電線３６１に印加される走査信号線の出力は、走査信号線Ｇｎ＋３の出力としたが、走査信号線Ｇｎの出力直後の他の走査信号線の３出力のうちのいずれか一の出力であればよい。
【００２９】
［第４実施形態］
第４実施形態に係る表示装置の構成は、第１実施形態の図１及び図２に示される構成と同様であるため、重複する説明を省略する。図１０には、第４実施形態の表示装置に係る出力回路４１０の構成が示されている。また、図１１には、出力回路４１０を用いた場合の動作のタイミングチャートが示されている。第１実施形態における出力回路３１０と異なる点は、ダイオード接続されたトランジスタＴ３Ａを用いておらず、トランジスタＴ３には、８相のクロック信号Ｖｍ＋２を入力している点である。このようにした場合であっても、図１２に示されるように、ノードＮ２のＨｉｇｈ電位を維持することができるため、駆動回路はより安定的な走査信号を出力することができ、表示装置の表示品質を高めることができる。
【００３０】
図１３には、出力回路４１０の変形例である出力回路４２０が示されており、図１４には出力回路４２０の動作のタイミングチャートが示されている。出力回路４１０と異なる点は、ダイオード接続されたトランジスタＴ３に入力される８相のクロック信号がクロック信号Ｖｍ＋２のタイミングとは異なるクロック信号Ｖｍである点と、トランジスタＴ９のゲートに入力される信号が走査信号線Ｇｎ＋３への出力信号である点である。このような構成にした場合には、図１５に示されるように、より早くノードＮ１のＨｉｇｈ電位を下げることができ、走査信号線Ｇｎに出力に直接関わるトランジスタＴ５のゲート電圧が高い期間を減らすことができ、トランジスタＴ５の閾値のシフトを抑制することができる。また、ノードＮ２のＨｉｇｈ電位を維持することができるため、駆動回路はより安定的な走査信号を出力することができ、表示装置の表示品質を高めることができる。
【００３１】
また、上述の各実施形態の表示装置においては、８相又は１６相のクロック信号を用いることとしたが、これら以外のクロック信号も用いることができる。
【００３２】
また、上述の各実施形態の液晶表示装置は、液晶表示装置に限らず、有機ＥＬ表示装置、電界放出ディスプレイ装置（ＦＥＤ）及び駆動回路としてシフトレジスタを用いるその他の表示装置に用いることができる。
【符号の説明】
【００３３】
１００ 表示装置、１１０ 上フレーム、１２０ 下フレーム、２００ 表示パネル、２０２ 表示領域、２１０ 駆動回路、２２０ ＴＦＴ基板、２３０ カラーフィルタ基板、２６０ 駆動ＩＣ、３１０ 出力回路、３２０ 出力回路、３３０ 出力回路、３６１ 第１充電線、３６２ 第２充電線、４１０ 出力回路、４２０ 出力回路、９１０ 出力回路。
【特許請求の範囲】
【請求項１】
複数の走査信号線に対してトランジスタを導通させる電位であるアクティブ電位を順に出力する表示装置の駆動回路であって、
前記複数の走査信号線に、それぞれ電気的に接続された複数の出力回路を備え、
前記複数の出力回路のうち、一の出力回路は、
前記複数の走査信号線のうちの一の走査信号線とクロック信号線との電気的接続を制御する第１トランジスタと、
前記第１トランジスタのゲートに接続され、前記走査信号線に前記アクティブ電位が出力される期間を含む期間である第１期間にアクティブ電位となる第１ノードと、
トランジスタを導通させない電位である非アクティブ電位を保持する非アクティブ信号線と前記第１ノードとを、前記第１期間以外の期間である第２期間において電気的に接続するように制御する第２トランジスタと、
前記第２トランジスタのゲートに接続された第２ノードと、を有し、
前記第２ノードは、アクティブ電位を保持するための２種類の充電のタイミングを有している、ことを特徴とする駆動回路。
【請求項２】
請求項１に記載の駆動回路であって、
前記一の出力回路には、前記第２ノードをアクティブ電位を保持するために、
整流作用のある素子を介して接続される第１充電線と、
整流作用のある素子を介して接続される第２充電線と、が共に接続されている、ことを特徴とする駆動回路。
【請求項３】
請求項２に記載の駆動回路であって、
前記第１充電線及び前記第２充電線のいずれか一方には、前記複数の出力回路に入力される同一周期の複数のクロック信号のうち、一のクロック信号が入力され、いずれか他方には、前記複数の出力回路のうち他の出力回路の一の走査信号線が接続される、ことを特徴とする駆動回路。
【請求項４】
請求項３に記載の駆動回路であって、
前記一のクロック信号は、前記複数の出力回路に入力される同一周期の複数のクロック信号のうち、前記第１トランジスタに接続された前記クロック信号線に入力されるクロック信号がアクティブ電圧となるタイミングの前２分の１周期の間にアクティブ電圧となるクロック信号である、ことを特徴とする駆動回路。
【請求項５】
請求項３又は４に記載の駆動回路であって、
前記他の出力回路の一の走査信号線は、前記一の出力回路の走査信号線への出力後に順に出力される出力のうち、直後の３出力のうちのいずれか一の出力である、ことを特徴とする駆動回路。
【請求項６】
請求項２に記載の駆動回路であって、
前記第１充電線及び前記第２充電線には、前記複数の出力回路に入力される同一周期の複数のクロック信号のうち、２つの異なるクロック信号が入力される、ことを特徴とする駆動回路。
【請求項７】
画面に複数の画素を有する表示装置であって、
請求項１〜６のいずれか一項に記載の駆動回路と、
前記複数の画素のそれぞれに配置され、階調値に基づく電圧を前記複数の画素の各々に保持するための画素トランジスタと、を備え、
前記駆動回路の走査信号線は、前記画面の一行分の前記画素の前記画素トランジスタのゲートに接続されている、ことを特徴とする表示装置。
【請求項１】
複数の走査信号線に対してトランジスタを導通させる電位であるアクティブ電位を順に出力する表示装置の駆動回路であって、
前記複数の走査信号線に、それぞれ電気的に接続された複数の出力回路を備え、
前記複数の出力回路のうち、一の出力回路は、
前記複数の走査信号線のうちの一の走査信号線とクロック信号線との電気的接続を制御する第１トランジスタと、
前記第１トランジスタのゲートに接続され、前記走査信号線に前記アクティブ電位が出力される期間を含む期間である第１期間にアクティブ電位となる第１ノードと、
トランジスタを導通させない電位である非アクティブ電位を保持する非アクティブ信号線と前記第１ノードとを、前記第１期間以外の期間である第２期間において電気的に接続するように制御する第２トランジスタと、
前記第２トランジスタのゲートに接続された第２ノードと、を有し、
前記第２ノードは、アクティブ電位を保持するための２種類の充電のタイミングを有している、ことを特徴とする駆動回路。
【請求項２】
請求項１に記載の駆動回路であって、
前記一の出力回路には、前記第２ノードをアクティブ電位を保持するために、
整流作用のある素子を介して接続される第１充電線と、
整流作用のある素子を介して接続される第２充電線と、が共に接続されている、ことを特徴とする駆動回路。
【請求項３】
請求項２に記載の駆動回路であって、
前記第１充電線及び前記第２充電線のいずれか一方には、前記複数の出力回路に入力される同一周期の複数のクロック信号のうち、一のクロック信号が入力され、いずれか他方には、前記複数の出力回路のうち他の出力回路の一の走査信号線が接続される、ことを特徴とする駆動回路。
【請求項４】
請求項３に記載の駆動回路であって、
前記一のクロック信号は、前記複数の出力回路に入力される同一周期の複数のクロック信号のうち、前記第１トランジスタに接続された前記クロック信号線に入力されるクロック信号がアクティブ電圧となるタイミングの前２分の１周期の間にアクティブ電圧となるクロック信号である、ことを特徴とする駆動回路。
【請求項５】
請求項３又は４に記載の駆動回路であって、
前記他の出力回路の一の走査信号線は、前記一の出力回路の走査信号線への出力後に順に出力される出力のうち、直後の３出力のうちのいずれか一の出力である、ことを特徴とする駆動回路。
【請求項６】
請求項２に記載の駆動回路であって、
前記第１充電線及び前記第２充電線には、前記複数の出力回路に入力される同一周期の複数のクロック信号のうち、２つの異なるクロック信号が入力される、ことを特徴とする駆動回路。
【請求項７】
画面に複数の画素を有する表示装置であって、
請求項１〜６のいずれか一項に記載の駆動回路と、
前記複数の画素のそれぞれに配置され、階調値に基づく電圧を前記複数の画素の各々に保持するための画素トランジスタと、を備え、
前記駆動回路の走査信号線は、前記画面の一行分の前記画素の前記画素トランジスタのゲートに接続されている、ことを特徴とする表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【公開番号】特開２０１３−５４２７２（Ｐ２０１３−５４２７２Ａ）
【公開日】平成２５年３月２１日（２０１３．３．２１）
【国際特許分類】
【出願番号】特願２０１１−１９３７３０（Ｐ２０１１−１９３７３０）
【出願日】平成２３年９月６日（２０１１．９．６）
【出願人】（５０２３５６５２８）株式会社ジャパンディスプレイイースト (2,552)
【Ｆターム（参考）】
【公開日】平成２５年３月２１日（２０１３．３．２１）
【国際特許分類】
【出願日】平成２３年９月６日（２０１１．９．６）
【出願人】（５０２３５６５２８）株式会社ジャパンディスプレイイースト (2,552)
【Ｆターム（参考）】
[ Back to top ]