高周波増幅器
【課題】高周波増幅器において、サイズが大きくならないようにしながら、確実にループ発振を抑制できるようにする。
【解決手段】高周波増幅器を、分配回路１２と、複数のトランジスタ１５と、合成回路１６と、分配回路１２に接続され、各トランジスタ１５に入力される信号を同相にする入力側位相調整線路６と、合成回路１２に接続され、ループ回路に生じた不平衡モードを平衡モードにする出力側位相調整線路７とを備えるものとする。
【解決手段】高周波増幅器を、分配回路１２と、複数のトランジスタ１５と、合成回路１６と、分配回路１２に接続され、各トランジスタ１５に入力される信号を同相にする入力側位相調整線路６と、合成回路１２に接続され、ループ回路に生じた不平衡モードを平衡モードにする出力側位相調整線路７とを備えるものとする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波増幅器に関する。
【背景技術】
【０００２】
近年、レーダーや衛星通信などの用途において高周波増幅器の高出力化が望まれている。
このため、複数のトランジスタを並列に接続して高出力化を実現した高周波増幅器がある。
このような高周波増幅器では、入力ポートから入力された信号を分配回路によって複数のトランジスタに分配し、複数のトランジスタのそれぞれによって増幅された信号を合成回路によって合成して出力ポートから出力するようになっている。
【０００３】
しかし、このような高周波増幅器では、トランジスタの逆方向の伝達特性（アイソレーション）が十分でない。
また、各トランジスタの特性（特に位相特性）や伝送線路（整合回路）の特性にはばらつきがある。
このため、複数のトランジスタを介して分配回路と合成回路とを接続することによって形成されるループ回路に不平衡モード（奇モード）が生じ、ループ回路における発振条件によってループ発振が生じてしまう。なお、ループ発振は、奇モード発振（ループ上のトランジスタ同士が逆相で動作している発振）ともいう。
【０００４】
そこで、トランジスタと伝送線路との間にアイソレータを設け、アイソレーションを良くして、ループ発振を抑えるようにしたものがある。
また、ループ内に並列に抵抗を設け、ループ発振電力が抵抗で吸収されるようにして、ループ発振を抑え、増幅器の動作の安定化を図るようにしたものもある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−１８５２７３号公報
【特許文献２】特許第３２１４２４５号公報
【特許文献３】特開２００１−１４８６１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述のアイソレータを用いるものでは、増幅器のサイズが大きくなってしまう。なお、アイソレータは、例えばフェライトなどの磁性体及び磁石を用いたサーキュレータの３ポートのうち１ポートを終端する構造であるため、マイクロストリップ伝送線路型であっても基本的にサイズが大きい。また、広帯域で高いアイソレーションを得ることは難しい。この場合、低周波側に合わせるとよりサイズが大きくなってしまう。
【０００７】
また、上述のループ内に抵抗を設けるものでは、ループ回路のサイズが大きくなると、伝送線路などのインダクタによって、ループ発振電力を効果的に吸収することができない。
そこで、サイズが大きくならないようにしながら、確実にループ発振を抑制することができるようにしたい。
【課題を解決するための手段】
【０００８】
このため、本高周波増幅器は、入力信号を分配する分配回路と、分配回路によって分配された信号を増幅する複数のトランジスタと、複数のトランジスタによって増幅された信号を合成する合成回路と、分配回路に接続され、複数のトランジスタのそれぞれに入力される信号が同相になるように位相を調整する入力側位相調整線路と、合成回路に接続され、複数のトランジスタを介して分配回路と合成回路とを接続することによって形成されるループ回路に生じた不平衡モードが平衡モードになるように位相を調整する出力側位相調整線路とを備えることを要件とする。
【発明の効果】
【０００９】
したがって、本高周波増幅器によれば、サイズが大きくならないようにしながら、確実にループ発振を抑制することができるという利点がある。
【図面の簡単な説明】
【００１０】
【図１】第１実施形態にかかる高周波増幅器の構成を示す模式的平面図である。
【図２】第１実施形態にかかる高周波増幅器の構成を示す図である。
【図３】（Ａ）、（Ｂ）は、第１実施形態にかかる高周波増幅器に設けられる位相調整線路の作用を説明するための図である。
【図４】（Ａ）、（Ｂ）は、第１実施形態にかかる高周波増幅器に設けられる位相調整線路の作用を説明するための図である。
【図５】第１実施形態にかかる高周波増幅器に設けられる位相調整線路の作用・効果を説明するための図である。
【図６】第１実施形態の変形例にかかる高周波増幅器の構成を示す模式的平面図である。
【図７】第２実施形態にかかる高周波増幅器の構成を示す模式的平面図である。
【図８】第３実施形態にかかる高周波増幅器の構成を示す模式的平面図である。
【図９】第４実施形態にかかる高周波増幅器の構成を示す模式的平面図である。
【発明を実施するための形態】
【００１１】
以下、図面により、本実施形態にかかる高周波増幅器について説明する。
［第１実施形態］
まず、第１実施形態にかかる高周波増幅器について、図１〜図５を参照しながら説明する。
本実施形態にかかる高周波増幅器は、複数のトランジスタ（増幅器）を並列に設け、これらのトランジスタからの出力を合成することによって高出力化を実現する高出力増幅器である。
【００１２】
本高周波増幅器は、図１に示すように、入力信号（高周波信号；高周波電力）を分配する分配回路１２と、分配回路１２によって分配された信号を増幅する複数のトランジスタ１５と、複数のトランジスタ１５によって増幅された信号を合成する合成回路１６とを備える。なお、図１では、２つのトランジスタ１５を備え、これらのトランジスタ１５からの出力を合成（２合成）する場合の回路構成（平面回路パターン）を例示している。
【００１３】
ここでは、トランジスタ１５は、例えばＧａＮ−ＨＥＭＴなどの電界効果トランジスタ（ＦＥＴ；Field Effect Transistor）である。
本実施形態では、トランジスタ１５は、４つのＦＥＴ（セル）を備えるＦＥＴチップ（４セル合成チップ）である。
そして、各ＦＥＴチップ１５は、分配回路１２に接続された入力側の導体パッド１８、及び、合成回路１６に接続された出力側の導体パッド１９にワイヤボンディングされている。つまり、各ＦＥＴチップ１５は、入力側の導体パッド１８を介して分配回路１２に接続されており、出力側の導体パッド１９を介して合成回路１６に接続されている。
【００１４】
具体的には、各ＦＥＴセル１５のゲートは、それぞれ、ワイヤ１３Ａによって入力側の導体パッド１８に接続されている。また、各ＦＥＴセル１５のソースは、それぞれ、ワイヤ１３Ｂによってグランド端子１４に接続されている。さらに、各ＦＥＴセル１５のドレインは、それぞれ、ワイヤ１３Ｃによって出力側の導体パッド１９に接続されている。
また、分配回路１２及び合成回路１６の回路パターン、及び、入力側及び出力側導体パッド１８、１９は、例えばアルミナなどの低損失の誘電体基板１０上に、Ａｕ，Ａｇ，Ｃｕなどの良導体によって形成されている。
【００１５】
なお、ここでは、各ＦＥＴセル１５のソースをグランド端子１４に接続するようにしているが、これに限られるものではなく、例えば、グランド端子１４の代わりに、ＦＥＴチップ１５のソースパターン内にチップの裏面側の導体（グランド）と接続するビアホールを設けても良い。
このような高周波増幅器では、入力側の端子（入力ポート；Ｐｏｒｔ１）１１から信号が入力され、分配回路１２によって２つのＦＥＴチップ１５に分配され、２つのＦＥＴチップ１５のそれぞれに入力される。そして、２つのＦＥＴチップ１５のそれぞれによって増幅され、それぞれのＦＥＴチップ１５から出力される信号を合成回路１６によって合成し、出力側の端子（出力ポート；Ｐｏｒｔ２）１７から出力するようになっている。
【００１６】
また、通常、このような高周波増幅器に接続される入出力回路の特性インピーダンスＺ１（図２参照）は５０Ωに規格化されている。
このため、ＦＥＴチップ１５の入出力インピーダンスに整合するように、入力側の導体パッド１８、出力側の導体パッド１９、分配回路１２、合成回路１６を用いてインピーダンス変換が行なわれるようにしている。
【００１７】
つまり、入力側の導体パッド１８、出力側の導体パッド１９、分配回路１２、合成回路１６によって、インピーダンス整合回路が構成される。このため、図２に示すように、分配回路１２及び入力側の導体パッド１８からなる各伝送線路１の特性インピーダンスＺ０は７０．７１Ωであり、合成回路１６及び出力側の導体パッド１９からなる各伝送線路２の特性インピーダンスＺ０は７０．７１Ωである。また、分配回路１２及び入力側の導体パッド１８からなる各伝送線路１の長さはλ０／４であり、位相が９０度ずれるようになっている。同様に、合成回路１６及び出力側の導体パッド１９からなる各伝送線路２の長さもλ０／４であり、位相が９０度ずれるようになっている。なお、λ０は入力信号の波長（動作波長）である。
【００１８】
なお、ここでは、各伝送線路１、２の特性インピーダンスＺ０を７０．７１Ωとしているが、これは、入出力回路の特性インピーダンス（入出力ポートのインピーダンス）Ｚ１を５０Ωとし、トランジスタの入出力インピーダンス（あるいは図２中、Ａ点、Ｂ点、Ｃ点、Ｄ点におけるインピーダンス）を５０Ωとした場合の最適な特性インピーダンス値である。但し、高出力増幅器の場合、トランジスタの入出力インピーダンスは５０Ωよりも低いため、トランジスタの入出力インピーダンスをＺｔｒとして、各伝送線路１、２の特性インピーダンスＺ０を√（２×Ｚｔｒ×５０）とするのが望ましい。また、図２中、Ａ点、Ｂ点、Ｃ点、Ｄ点の各点とトランジスタとの間にインピーダンス変換器を設けても良い。
【００１９】
ところで、このような高周波増幅器では、各トランジスタ１５の特性（特に位相特性）や伝送線路１，２の特性（特に位相特性）にはばらつきがある。このため、２つのトランジスタ１５を介して分配回路１２と合成回路１６とを接続することによって形成されるループ回路（閉ループ回路）に不平衡モードが生じ、ループ回路における発振条件によってループ発振が生じてしまう（図５参照）。
【００２０】
そこで、本実施形態では、図１、図２に示すように、分配回路１２に入力側位相調整線路６を接続するとともに、合成回路１６に出力側位相調整線路７を接続するようにしている。
ここで、入力側位相調整線路６は、２つのトランジスタ１５のそれぞれに入力される信号が同相になるように位相を調整するものである。つまり、入力側位相調整線路６は、各トランジスタ１５に入力される信号の位相ズレが０になるように位相を調整するものである。
【００２１】
また、出力側位相調整線路７は、２つのトランジスタ１５を介して分配回路１２と合成回路１６とを接続することによって形成されるループ回路に生じた不平衡モードが平衡モードになるように位相を調整するものである。つまり、出力側位相調整線路７は、ループ回路に生じた不平衡モードの位相をずらして平衡モードにするものである。
このような入力側位相調整線路６及び出力側位相調整線路７を設けることによって、ループ発振を抑えることができ、過剰増幅を防止することができる。また、増幅したい周波数ｆ０において、トランジスタ１５の特性（特に位相特性）のバラツキなどを調整することができ、分配・合成損失を減らすことができる。
【００２２】
次に、位相調整線路による作用について、図３、図４を参照しながら説明する。
ここでは、入力ポート（Ｐｏｒｔ１）及び出力ポート（Ｐｏｒｔ２）に接続される入出力回路の特性インピーダンス（５０Ω）に整合する５０Ωの特性インピーダンスを持ち、１０ＧＨｚで入力信号の位相に対して出力信号の位相が−９０度ずれる伝送線路を形成する場合を例に挙げて説明する。
【００２３】
上述のような伝送線路を形成しようとしたにもかかわらず、伝送線路の位相ずれ量が設計通りにならず、図３（Ａ），（Ｂ）に示すように、位相が−８０度しかずれないときがある。このような場合にループ発振が生じてしまうことになる。
ここで、図３（Ｂ）中、実線Ａは、周波数を１００．０ＭＨｚから２０．００ＧＨｚまで変化させた場合の入力ポート（Ｐｏｒｔ１）と出力ポート（Ｐｏｒｔ２）との間の伝送特性を示すＳパラメータ［Ｓ（２，１）＝通過特性の振幅／位相特性］を示している。そして、周波数が１０ＧＨｚの場合のＳパラメータは、図３（Ｂ）中、ｍ７の地点であり、Ｓ（２，１）＝１．０００／−８０．０００である。これは、１０ＧＨｚでロスはないが、位相が−８０度ずれていることを示している。
【００２４】
この場合、図４（Ａ）に示すように、５０Ωの特性インピーダンスを持ち、１０ＧＨｚで入力信号の位相に対して出力信号の位相が−２０度ずれる位相調整線路を接続する。
これにより、１０ＧＨｚで入力信号の位相に対して出力信号の位相が−９０度ずれるようにすることができる。
ここで、図４（Ｂ）中、実線Ａは、周波数を１００．０ＭＨｚから２０．００ＧＨｚまで変化させた場合の入力ポート（Ｐｏｒｔ１）と出力ポート（Ｐｏｒｔ２）との間の伝送特性を示すＳパラメータ［Ｓ（２，１）＝通過特性の振幅／位相特性］を示している。そして、周波数が１０ＧＨｚの場合のＳパラメータは、図４（Ｂ）中、ｍ７の地点であり、Ｓ（２，１）＝０．９８４／−９０．３１４である。つまり、１０ＧＨｚでわずかにロスがあるものの、位相が−９０度ずれていることを示している。
【００２５】
このように、伝送線路が設計通りにならず、ループ発振が生じてしまうような場合に、位相調整線路を設けることで、入力信号の位相に対する出力信号の位相の位相ずれ量を設計通りに設定することができる。
また、本実施形態では、図１、図２に示すように、入力側位相調整線路６と出力側位相調整線路７とは、ループ回路の一の対角線上に位置するように設けられている。つまり、入力側位相調整線路６と出力側位相調整線路７とは、入力端子（Ｐｏｒｔ１）１１と出力端子（Ｐｏｒｔ２）１７とを結ぶ線に対して非対称な位置に設けられており、入出力側から見て非対称構造になっている。このため、基板の向きを考慮しなくて良くなるため、実装が容易になる。
【００２６】
なお、入力側位相調整線路６及び出力側位相調整線路７を設ける位置は、これに限られるものではない。例えば、入力側位相調整線路６及び出力側位相調整線路７は、図２中、点線で示すように、ループ回路の他の対角線上に位置するように設けても良い。また、例えば、入力側位相調整線路６及び出力側位相調整線路７は、図２中、実線と点線で示すように、ループ回路の両対角線上の４箇所に位置するように設けても良い。さらに、例えば、入力側位相調整線路６及び出力側位相調整線路７は、図２中、実線と点線で示すように、ループ回路の一方の側（図２中、下側）の２箇所に位置するように設けても良いし、ループ回路の他方の側（図２中、上側）の２箇所に位置するように設けても良い。これらの場合も上述の実施形態の場合と同様の作用・効果が得られる。
【００２７】
さらに、本実施形態では、図１、図２に示すように、各トランジスタ１５の近傍に抵抗回路３Ａ，３Ｂを接続し、電流が抵抗４Ａ，４Ｂ（抵抗値Ｒ）へ流れ込んで吸収されるようにして、ループ発振をより確実に抑制できるようにしている。
具体的には、各トランジスタ１５の入力側に、分配回路１２との接続点（図２中、Ａ点、Ｃ点）がショートになるように伝送線路５Ａを介して入力側抵抗４Ａを接続する。また、複数のトランジスタ１５の出力側に、合成回路１６との接続点（図２中、Ｂ点、Ｄ点）がショートになるように伝送線路５Ｂを介して出力側抵抗４Ｂを接続する。これにより、ループ回路に生じた不平衡モードを抵抗４Ａ，４Ｂによって吸収することができ、ループ発振を抑制することができる。
【００２８】
一方、上述の入力側位相調整線路６及び出力側位相調整線路７を設けずに、図５に示すように、各トランジスタ１５の近傍に抵抗回路３Ａ，３Ｂを接続し、電流が伝送線路５Ａ，５Ｂを介して抵抗４Ａ，４Ｂ（抵抗値Ｒ）へ流れ込んで吸収されるようにして、ループ発振を抑制することも考えられる。
しかしながら、抵抗４Ａ，４Ｂを接続するための伝送線路５Ａ，５Ｂが設計通りにならない場合、Ａ−Ｃ間やＢ−Ｄ間の距離が大きい場合など、Ａ点、Ｂ点、Ｃ点、Ｄ点がショート点にならない場合がある。この場合、ループ発振を抑制することができない。
【００２９】
このような場合も、上述の入力側位相調整線路６及び出力側位相調整線路７を設けることで、ループ発振を抑制することができる。
なお、本実施形態では、分配回路１２及び合成回路１６のそれぞれに伝送線路５Ａ，５Ｂを介して抵抗４Ａ，４Ｂを接続するようにしているが、これに限られるものではなく、抵抗４Ａ，４Ｂは接続しなくても良い。この場合も、各トランジスタ１５の特性や伝送線路１，２の特性のばらつきによって生じるループ発振を抑制することができる。
【００３０】
ところで、本実施形態では、図１に示すように、入力側位相調整線路６は、複数の導体パッド２０と、分配回路１２との間及び複数の導体パッド２０の全部又は一部の導体パッド２０の相互間を接続する導体２１，２２とによって構成される。つまり、複数の導体パッド２０のうち分配回路１２に最も近い導体パッド２０と分配回路１２との間及び複数の導体パッド２０の全部又は一部の導体パッド２０の相互間を導体２１，２２によって接続することによって、入力側位相調整線路６を形成している。
【００３１】
具体的には、複数の導体パッド２０として、３つの長方形状の導体パッド２０が並列に設けられている。つまり、分配回路１２を構成する一方の伝送線路（図１中、下側）に連なるように、３つの長方形状の導体パッド２０が互いに長辺が対向するように一列に並べられている。なお、導体パッド２０は、例えばアルミナなどの低損失の誘電体基板１０上に、Ａｕ，Ａｇ，Ｃｕなどの良導体によって形成されている。
【００３２】
そして、分配回路１２を構成する一方の伝送線路とこれに最も近い導体パッド２０との間、及び、３つの導体パッド２０の一部（ここでは分配回路１２側の２つ）の導体パッド２０の相互間を、ワイヤ２１によって接続している（ワイヤボンディング）。
また、３つの導体パッド２０の一部（ここでは分配回路１２から遠い側の２つ）の導体パッド２０の相互間を、導体ペースト２２（例えばＡｇなどの導電ペースト；電気良導体ペースト）によって接続している。
【００３３】
なお、ここでは、３つの導体パッド２０の全部の導体パッド２０の相互間を導体２１，２２によって接続することによって、入力側位相調整線路６を形成しているが、これに限られるものではない。どの導体パッド２０までを分配回路１２に接続するかによって入力側位相調整線路６の長さを任意に設定することができ、この長さを調整することで、複数（ここでは２つ）のトランジスタ１５のそれぞれに入力される信号が同相になるように位相を調整することができる。このため、位相調整を行ないやすい。なお、分配回路１２に接続されている導体パッド２０が入力側位相調整線路（スタブ）６として機能し、接続されていない導体パッド２０は入力側位相調整線路６としては機能しない。
【００３４】
同様に、出力側位相調整線路７は、複数の導体パッド２０と、合成回路１６との間及び複数の導体パッド２０の全部又は一部の導体パッド２０の相互間を接続する導体２１とによって構成される。つまり、複数の導体パッド２０のうち合成回路１６に最も近い導体パッド２０と合成回路１６との間及び複数の導体パッド２０の全部又は一部の導体パッド２０の相互間を導体２１によって接続することによって、出力側位相調整線路７を形成している。
【００３５】
具体的には、複数の導体パッド２０として、３つの長方形状の導体パッド２０が並列に設けられている。つまり、合成回路１６を構成する一方の伝送線路（図１中、上側）に連なるように、３つの長方形状の導体パッド２０が互いに長辺が対向するように一列に並べられている。なお、導体パッド２０は、例えばアルミナなどの低損失の誘電体基板１０上に、Ａｕ，Ａｇ，Ｃｕなどの良導体によって形成されている。
【００３６】
そして、合成回路１６を構成する一方の伝送線路とこれに最も近い導体パッド２０との間、及び、３つの導体パッド２０の一部（ここでは合成回路１６側の２つ）の導体パッド２０の相互間を、ワイヤ２１によって接続している（ワイヤボンディング）。
なお、ここでは、３つの導体パッド２０の一部の導体パッド２０の相互間を導体２１によって接続することによって、出力側位相調整線路７を形成しているが、これに限られるものではない。どの導体パッド２０までを合成回路１６に接続するかによって出力側位相調整線路７の長さを任意に設定することができ、この長さを調整することで、複数（ここでは２つ）のトランジスタ１５を介して分配回路１２と合成回路１６とを接続することによって形成されるループ回路に生じた不平衡モードが平衡モードになるように位相を調整することができる。このため、位相調整を行ないやすい。なお、合成回路１６に接続されている導体パッド２０が出力側位相調整線路（スタブ）７として機能し、接続されていない導体パッド２０は出力側位相調整線路７としては機能しない。
【００３７】
なお、分配回路１２又は合成回路１６との間及び複数の導体パッド２０の全部又は一部の導体パッド２０の相互間は導体によって接続されていれば良く、例えば、ワイヤボンディングのみによって接続しても良いし、導体ペーストのみを用いて接続しても良いし、これらを任意に組み合わせて接続しても良い。また、例えば、ワイヤボンディングや導体ペーストに代えて、導体からなる抵抗体（シート抵抗体）を用いても良い。これにより、ループ発振電力を効果的に吸収することができる。
【００３８】
したがって、本実施形態にかかる高周波増幅器によれば、サイズが大きくならないようにしながら、確実にループ発振を抑制することができるという利点がある。
また、例えばアイソレータを用いないで、分配回路１２や合成回路１６が形成されている基板１０と同一の基板上に入力側位相調整線路６及び出力側位相調整線路７を形成すれば良いため、低コスト化、小型化を図りながら、高出力増幅器を実現することができる。
【００３９】
なお、上述の実施形態及び変形例では、入力側位相調整線路６及び出力側位相調整線路７を構成する導体パッド２０が、ループ回路の一の及び他の対角線上のいずれか一方に位置するように設けられているが、これに限られるものではない。
例えば図６に示すように、ループ回路の両対角線上に導体パッド２０を設けておき、いずれか一方の対角線上の導体パッド２０のみを導体２１，２２によって接続することで、入力側位相調整線路６及び出力側位相調整線路７を構成するようにしても良い。この場合、導体パッド２０は、入力端子１１と出力端子１７とを結ぶ線に対して対称な位置に設けられており、対称構造になっている。これに対し、導体パッド２０を導体２１，２２によって接続することによって形成された入力側位相調整線路６と出力側位相調整線路７とは、入力端子１１と出力端子１７とを結ぶ線に対して非対称な位置に設けられており、非対称構造になる。なお、この場合、導体２１，２２によって接続されない導体パッド２０は、伝送線路（スタブ）としては機能しない。また、図６では、上述の実施形態（図１参照）と同一のものには同一の符号を付している。さらに、図６では、伝送線路５Ａ，５Ｂ及び抵抗４Ａ，４Ｂを含む抵抗回路３Ａ，３Ｂを設けない場合の構成例を示している。
【００４０】
また、上述の実施形態及び変形例のものにおいて、例えば図１，図６中、点線で示すように、入力側位相調整線路６（又は出力側位相調整線路７）の先端に連なるように抵抗体（例えば薄膜抵抗体；シート抵抗体）８を設け、ループ共振電力が吸収されるようにしても良い。
［第２実施形態］
次に、第２実施形態にかかる高周波増幅器について、図７を参照しながら説明する。
【００４１】
本実施形態にかかる高周波増幅器は、上述の第１実施形態のものに対し、入力側位相調整線路６及び出力側位相調整線路７の構成が異なる。
つまり、本高周波増幅器では、図７に示すように、入力側位相調整線路６及び出力側位相調整線路７は、ループ回路の共振波長λの１／４の長さＬを有するオープンスタブ（λ／４オープンスタブ）２３である。なお、図７では、上述の第１実施形態［図１参照］と同一のものには同一の符号を付している。
【００４２】
この場合、ループ回路の共振波長λを予め求めておく必要がある。そして、入力側位相調整線路６及び出力側位相調整線路７を、ループ回路の共振波長λの１／４の長さＬを有し、先端開放の伝送線路（スタブ）とする。これにより、ループ回路の共振波長に対応するループ発振の発振周波数に対して、入力位相調整線路６と分配回路１２との接続点及び出力位相調整線路７と合成回路１６との接続点において、グランドへのショートと等価となるため、ループ発振をより抑えることができる。
【００４３】
なお、その他の詳細は、上述の第１実施形態と同様であるから、ここではその説明を省略する。なお、図７では、伝送線路５Ａ，５Ｂ及び抵抗４Ａ，４Ｂを含む抵抗回路３Ａ，３Ｂを設けない場合の構成例を示している。
したがって、本実施形態にかかる高周波増幅器によれば、上述の第１実施形態の場合と同様に、サイズが大きくならないようにしながら、確実にループ発振を抑制することができるという利点がある。
【００４４】
なお、上述の実施形態のものにおいて、例えば図７中、点線で示すように、入力側位相調整線路６（又は出力側位相調整線路７）の先端に連なるように抵抗体８（例えば薄膜抵抗体；シート抵抗体）を設け、ループ共振電力が吸収されるようにしても良い。
また、上述の実施形態では、入力側位相調整線路６及び出力側位相調整線路７をλ／４オープンスタブ２３としているが、これに限られるものではない。
【００４５】
例えば、図８に示すように、入力側位相調整線路６及び出力側位相調整線路７を、ループ回路の共振波長λの１／２の長さＬ１を有するショートスタブ（λ／２ショートスタブ）２４としても良い。なお、図８では、上述の実施形態［図７参照］と同一のものには同一の符号を付している。
この場合、上述の実施形態の場合と同様に、ループ回路の共振波長λを予め求めておく必要がある。そして、入力側位相調整線路６及び出力側位相調整線路７を、ループ回路の共振波長λの１／２の長さＬ１を有し、先端がグランドに接続された先端短絡の伝送線路（スタブ）とする。これにより、ループ発振をより抑えることができる。
【００４６】
また、図８に示すように、λ／２ショートスタブ２４とグランド（基板裏面側）との間に、λ／２ショートスタブ２４とグランドとの間の容量を決めるキャパシタ（チップコンデンサ）２５を設けるのが好ましい。この場合、λ／２ショートスタブ２４とグランドとの間（例えばキャパシタ２５とグランドとの間）に抵抗体（シート抵抗体；図示せず）を設けて、ループ共振電力が吸収されるようにするのが好ましい。これにより、例えばグランドが細長い形状になっているような場合であってもグランドを通したループ発振を抑制することができる。さらに、λ／２ショートスタブ２４は長さが長くなる傾向があるため、ミアンダ状やスパイラル状にして、小型化を図るのが好ましい。
【００４７】
また、入力側位相調整線路６及び出力側位相調整線路７は、上述のようにλ／４オープンスタブ２３やλ／２ショートスタブ２４としなくても良い。例えば、入力側位相調整線路６としては、複数のトランジスタ１５のそれぞれに入力される信号が同相になるように位相を調整しうる長さを有する伝送線路（スタブ）を形成すれば良い。また、出力側位相調整線路７としては、複数のトランジスタ１５を介して分配回路１２と合成回路１６とを接続することによって形成されるループ回路に生じた不平衡モードが平衡モードになるように位相を調整しうる長さを有する伝送線路（スタブ）を形成すれば良い。
［第３実施形態］
次に、第３実施形態にかかる高周波増幅器について、図９を参照しながら説明する。
【００４８】
上述の第１実施形態の高周波増幅器は、２つのトランジスタ１５を備え、これらのトランジスタ１５に信号を分配（２分配）し、これらのトランジスタ１５からの出力を合成（２合成）する場合である。これに対し、本実施形態にかかる高周波増幅器は、複数（ここでは４つ）のトランジスタ１５を備え、これらのトランジスタ１５に信号を分配（多分配；ここでは４分配）し、これらのトランジスタ１５からの出力を合成（多合成；ここでは４合成）する場合である点で異なる。
【００４９】
つまり、本高周波増幅器は、図９に示すように、上述の第１実施形態の構成（図１参照）を２つ備え、それらを他の分配回路２６及び他の合成回路２７によって並列に接続するようにしている。これにより、より高出力化を図ることができる。なお、図９では、上述の第１実施形態（図１参照）と同一のものには同一の符号を付している。
このため、本高周波増幅器では、上述の第１実施形態の高周波増幅器を構成する分配回路１２の入力端子１１に他の分配回路２６（入力端子２８を含む）が接続されている。また、上述の第１実施形態の高周波増幅器を構成する合成回路１６の出力端子１７に他の合成回路２７（出力端子２９を含む）が接続されている。つまり、本高周波増幅器は、分配回路として複数の分配回路１２，２６を備え、合成回路として複数の合成回路１６，２７を備える。
【００５０】
そして、入力側位相調整線路６が、複数の分配回路１２，２６のそれぞれに設けられている。また、出力側位相調整線路７が、複数の合成回路１６，２７のそれぞれに設けられている。
この場合、複数（ここでは４つ）のトランジスタ１５を介して分配回路１２，２６と合成回路１６，２７とを接続することによって形成されるループ回路として、３つのループ回路が形成されることになる。このため、各ループ回路の対角線上に位置するように、それぞれのループ回路に入力側位相調整線路６及び出力側位相調整線路７が設けられることになる。これにより、各ループ回路におけるループ発振を抑制することができる。
【００５１】
ここで、外側の大きいループ回路は、内側の小さいループ回路よりも、ループ発振の発振周波数が低くなる。一般に高周波増幅器に用いられるトランジスタ（増幅器）は、低い周波数でのゲインが大きいため、外側の大きいループ回路の方が、ループ発振が起こりやすい。
このため、先に、外側の大きいループ回路でループ発振が起こらないように、他の分配回路２６及び他の合成回路２７に設けられる入力側位相調整線路６及び出力側位相調整線路７の長さの調整を行なうことになる。その後、内側の小さいループ回路の分配回路１２及び合成回路１６に設けられる入力側位相調整線路６及び出力側位相調整線路７の長さの調整を行なうことになる。このような調整段階において、どのループ回路においてループ発振が起こっているかを特定することができる。これにより、例えばトランジスタの特性にばらつきがあることがわかり、トランジスタを取り替える等の対応をとることが可能となる。
【００５２】
なお、その他の詳細は、上述の第１実施形態と同様であるから、ここではその説明を省略する。
したがって、本実施形態にかかる高周波増幅器によれば、上述の第１実施形態の場合と同様に、サイズが大きくならないようにしながら、確実にループ発振を抑制することができるという利点がある。
【００５３】
なお、上述の実施形態では、高周波増幅器を、４つのトランジスタ１５を備え、これらのトランジスタ１５に信号を分配（４分配）し、これらのトランジスタ１５からの出力を合成（４合成）する場合を例示して説明しているが、これに限られるものではない。例えば、本発明は、複数のトランジスタを備え、これらのトランジスタに信号を分配（多分配）し、これらのトランジスタからの出力を合成（多合成）する高周波増幅器に広く適用することができる。
【００５４】
なお、上述の実施形態では、上述の第１実施形態の変形例として説明しているが、これに限られるものではなく、例えば、上述の第２実施形態の変形例や上述の第３実施形態の変形例として構成することもできる。
［その他］
なお、上述の第１実施形態、第２実施形態、第３実施形態では、それぞれ独立に説明しているが、これらの実施形態の構成を任意に組み合わせても良い。つまり、例えば、上述の第１実施形態の構成において、入力側位相調整線路６及び出力側位相調整線路７のいずれか一方の構成を、上述の第２実施形態の構成又は上述の第３実施形態の構成に代えても良い。また、例えば、上述の第２実施形態の構成において、入力側位相調整線路６及び出力側位相調整線路７のいずれか一方の構成を、上述の第３実施形態の構成に代えても良い。
【００５５】
また、上述の各実施形態では、トランジスタ１５としてＦＥＴを用いる場合を例に挙げて説明しているが、これに限られるものではなく、例えば、ヘテロジャンクションバイポーラトランジスタ（ＨＢＴ；Hetero junction Bipolar Transistor）などの他のトランジスタを用いる場合であっても本発明を適用することができる。つまり、ＦＥＴチップに代えてＨＢＴチップ（半導体チップ）を用いる場合であっても本発明を適用することができる。
【００５６】
なお、本発明は、上述した各実施形態及び変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
【符号の説明】
【００５７】
１，２ 伝送線路
３Ａ，３Ｂ 抵抗回路
４Ａ，４Ｂ 抵抗
５Ａ，５Ｂ 伝送線路
６ 入力側位相調整線路
７ 出力側位相調整線路
８ 抵抗体
１０ 誘電体基板
１１ 入力端子（入力ポート）
１２ 分配回路
１３Ａ，１３Ｂ，１３Ｃ ワイヤ
１４ グランド端子
１５ トランジスタ
１６ 合成回路
１７ 出力端子（出力ポート）
１８ 入力側の導体パッド
１９ 出力側の導体パッド
２０ 導体パッド
２１ ワイヤ（導体）
２２ 導体ペースト（導体）
２３ オープンスタブ（λ／４オープンスタブ）
２４ ショートスタブ（λ／２ショートスタブ）
２５ キャパシタ（チップコンデンサ）
２６ 他の分配回路
２７ 他の合成回路
２８ 入力端子
２９ 出力端子
【技術分野】
【０００１】
本発明は、高周波増幅器に関する。
【背景技術】
【０００２】
近年、レーダーや衛星通信などの用途において高周波増幅器の高出力化が望まれている。
このため、複数のトランジスタを並列に接続して高出力化を実現した高周波増幅器がある。
このような高周波増幅器では、入力ポートから入力された信号を分配回路によって複数のトランジスタに分配し、複数のトランジスタのそれぞれによって増幅された信号を合成回路によって合成して出力ポートから出力するようになっている。
【０００３】
しかし、このような高周波増幅器では、トランジスタの逆方向の伝達特性（アイソレーション）が十分でない。
また、各トランジスタの特性（特に位相特性）や伝送線路（整合回路）の特性にはばらつきがある。
このため、複数のトランジスタを介して分配回路と合成回路とを接続することによって形成されるループ回路に不平衡モード（奇モード）が生じ、ループ回路における発振条件によってループ発振が生じてしまう。なお、ループ発振は、奇モード発振（ループ上のトランジスタ同士が逆相で動作している発振）ともいう。
【０００４】
そこで、トランジスタと伝送線路との間にアイソレータを設け、アイソレーションを良くして、ループ発振を抑えるようにしたものがある。
また、ループ内に並列に抵抗を設け、ループ発振電力が抵抗で吸収されるようにして、ループ発振を抑え、増幅器の動作の安定化を図るようにしたものもある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００２−１８５２７３号公報
【特許文献２】特許第３２１４２４５号公報
【特許文献３】特開２００１−１４８６１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述のアイソレータを用いるものでは、増幅器のサイズが大きくなってしまう。なお、アイソレータは、例えばフェライトなどの磁性体及び磁石を用いたサーキュレータの３ポートのうち１ポートを終端する構造であるため、マイクロストリップ伝送線路型であっても基本的にサイズが大きい。また、広帯域で高いアイソレーションを得ることは難しい。この場合、低周波側に合わせるとよりサイズが大きくなってしまう。
【０００７】
また、上述のループ内に抵抗を設けるものでは、ループ回路のサイズが大きくなると、伝送線路などのインダクタによって、ループ発振電力を効果的に吸収することができない。
そこで、サイズが大きくならないようにしながら、確実にループ発振を抑制することができるようにしたい。
【課題を解決するための手段】
【０００８】
このため、本高周波増幅器は、入力信号を分配する分配回路と、分配回路によって分配された信号を増幅する複数のトランジスタと、複数のトランジスタによって増幅された信号を合成する合成回路と、分配回路に接続され、複数のトランジスタのそれぞれに入力される信号が同相になるように位相を調整する入力側位相調整線路と、合成回路に接続され、複数のトランジスタを介して分配回路と合成回路とを接続することによって形成されるループ回路に生じた不平衡モードが平衡モードになるように位相を調整する出力側位相調整線路とを備えることを要件とする。
【発明の効果】
【０００９】
したがって、本高周波増幅器によれば、サイズが大きくならないようにしながら、確実にループ発振を抑制することができるという利点がある。
【図面の簡単な説明】
【００１０】
【図１】第１実施形態にかかる高周波増幅器の構成を示す模式的平面図である。
【図２】第１実施形態にかかる高周波増幅器の構成を示す図である。
【図３】（Ａ）、（Ｂ）は、第１実施形態にかかる高周波増幅器に設けられる位相調整線路の作用を説明するための図である。
【図４】（Ａ）、（Ｂ）は、第１実施形態にかかる高周波増幅器に設けられる位相調整線路の作用を説明するための図である。
【図５】第１実施形態にかかる高周波増幅器に設けられる位相調整線路の作用・効果を説明するための図である。
【図６】第１実施形態の変形例にかかる高周波増幅器の構成を示す模式的平面図である。
【図７】第２実施形態にかかる高周波増幅器の構成を示す模式的平面図である。
【図８】第３実施形態にかかる高周波増幅器の構成を示す模式的平面図である。
【図９】第４実施形態にかかる高周波増幅器の構成を示す模式的平面図である。
【発明を実施するための形態】
【００１１】
以下、図面により、本実施形態にかかる高周波増幅器について説明する。
［第１実施形態］
まず、第１実施形態にかかる高周波増幅器について、図１〜図５を参照しながら説明する。
本実施形態にかかる高周波増幅器は、複数のトランジスタ（増幅器）を並列に設け、これらのトランジスタからの出力を合成することによって高出力化を実現する高出力増幅器である。
【００１２】
本高周波増幅器は、図１に示すように、入力信号（高周波信号；高周波電力）を分配する分配回路１２と、分配回路１２によって分配された信号を増幅する複数のトランジスタ１５と、複数のトランジスタ１５によって増幅された信号を合成する合成回路１６とを備える。なお、図１では、２つのトランジスタ１５を備え、これらのトランジスタ１５からの出力を合成（２合成）する場合の回路構成（平面回路パターン）を例示している。
【００１３】
ここでは、トランジスタ１５は、例えばＧａＮ−ＨＥＭＴなどの電界効果トランジスタ（ＦＥＴ；Field Effect Transistor）である。
本実施形態では、トランジスタ１５は、４つのＦＥＴ（セル）を備えるＦＥＴチップ（４セル合成チップ）である。
そして、各ＦＥＴチップ１５は、分配回路１２に接続された入力側の導体パッド１８、及び、合成回路１６に接続された出力側の導体パッド１９にワイヤボンディングされている。つまり、各ＦＥＴチップ１５は、入力側の導体パッド１８を介して分配回路１２に接続されており、出力側の導体パッド１９を介して合成回路１６に接続されている。
【００１４】
具体的には、各ＦＥＴセル１５のゲートは、それぞれ、ワイヤ１３Ａによって入力側の導体パッド１８に接続されている。また、各ＦＥＴセル１５のソースは、それぞれ、ワイヤ１３Ｂによってグランド端子１４に接続されている。さらに、各ＦＥＴセル１５のドレインは、それぞれ、ワイヤ１３Ｃによって出力側の導体パッド１９に接続されている。
また、分配回路１２及び合成回路１６の回路パターン、及び、入力側及び出力側導体パッド１８、１９は、例えばアルミナなどの低損失の誘電体基板１０上に、Ａｕ，Ａｇ，Ｃｕなどの良導体によって形成されている。
【００１５】
なお、ここでは、各ＦＥＴセル１５のソースをグランド端子１４に接続するようにしているが、これに限られるものではなく、例えば、グランド端子１４の代わりに、ＦＥＴチップ１５のソースパターン内にチップの裏面側の導体（グランド）と接続するビアホールを設けても良い。
このような高周波増幅器では、入力側の端子（入力ポート；Ｐｏｒｔ１）１１から信号が入力され、分配回路１２によって２つのＦＥＴチップ１５に分配され、２つのＦＥＴチップ１５のそれぞれに入力される。そして、２つのＦＥＴチップ１５のそれぞれによって増幅され、それぞれのＦＥＴチップ１５から出力される信号を合成回路１６によって合成し、出力側の端子（出力ポート；Ｐｏｒｔ２）１７から出力するようになっている。
【００１６】
また、通常、このような高周波増幅器に接続される入出力回路の特性インピーダンスＺ１（図２参照）は５０Ωに規格化されている。
このため、ＦＥＴチップ１５の入出力インピーダンスに整合するように、入力側の導体パッド１８、出力側の導体パッド１９、分配回路１２、合成回路１６を用いてインピーダンス変換が行なわれるようにしている。
【００１７】
つまり、入力側の導体パッド１８、出力側の導体パッド１９、分配回路１２、合成回路１６によって、インピーダンス整合回路が構成される。このため、図２に示すように、分配回路１２及び入力側の導体パッド１８からなる各伝送線路１の特性インピーダンスＺ０は７０．７１Ωであり、合成回路１６及び出力側の導体パッド１９からなる各伝送線路２の特性インピーダンスＺ０は７０．７１Ωである。また、分配回路１２及び入力側の導体パッド１８からなる各伝送線路１の長さはλ０／４であり、位相が９０度ずれるようになっている。同様に、合成回路１６及び出力側の導体パッド１９からなる各伝送線路２の長さもλ０／４であり、位相が９０度ずれるようになっている。なお、λ０は入力信号の波長（動作波長）である。
【００１８】
なお、ここでは、各伝送線路１、２の特性インピーダンスＺ０を７０．７１Ωとしているが、これは、入出力回路の特性インピーダンス（入出力ポートのインピーダンス）Ｚ１を５０Ωとし、トランジスタの入出力インピーダンス（あるいは図２中、Ａ点、Ｂ点、Ｃ点、Ｄ点におけるインピーダンス）を５０Ωとした場合の最適な特性インピーダンス値である。但し、高出力増幅器の場合、トランジスタの入出力インピーダンスは５０Ωよりも低いため、トランジスタの入出力インピーダンスをＺｔｒとして、各伝送線路１、２の特性インピーダンスＺ０を√（２×Ｚｔｒ×５０）とするのが望ましい。また、図２中、Ａ点、Ｂ点、Ｃ点、Ｄ点の各点とトランジスタとの間にインピーダンス変換器を設けても良い。
【００１９】
ところで、このような高周波増幅器では、各トランジスタ１５の特性（特に位相特性）や伝送線路１，２の特性（特に位相特性）にはばらつきがある。このため、２つのトランジスタ１５を介して分配回路１２と合成回路１６とを接続することによって形成されるループ回路（閉ループ回路）に不平衡モードが生じ、ループ回路における発振条件によってループ発振が生じてしまう（図５参照）。
【００２０】
そこで、本実施形態では、図１、図２に示すように、分配回路１２に入力側位相調整線路６を接続するとともに、合成回路１６に出力側位相調整線路７を接続するようにしている。
ここで、入力側位相調整線路６は、２つのトランジスタ１５のそれぞれに入力される信号が同相になるように位相を調整するものである。つまり、入力側位相調整線路６は、各トランジスタ１５に入力される信号の位相ズレが０になるように位相を調整するものである。
【００２１】
また、出力側位相調整線路７は、２つのトランジスタ１５を介して分配回路１２と合成回路１６とを接続することによって形成されるループ回路に生じた不平衡モードが平衡モードになるように位相を調整するものである。つまり、出力側位相調整線路７は、ループ回路に生じた不平衡モードの位相をずらして平衡モードにするものである。
このような入力側位相調整線路６及び出力側位相調整線路７を設けることによって、ループ発振を抑えることができ、過剰増幅を防止することができる。また、増幅したい周波数ｆ０において、トランジスタ１５の特性（特に位相特性）のバラツキなどを調整することができ、分配・合成損失を減らすことができる。
【００２２】
次に、位相調整線路による作用について、図３、図４を参照しながら説明する。
ここでは、入力ポート（Ｐｏｒｔ１）及び出力ポート（Ｐｏｒｔ２）に接続される入出力回路の特性インピーダンス（５０Ω）に整合する５０Ωの特性インピーダンスを持ち、１０ＧＨｚで入力信号の位相に対して出力信号の位相が−９０度ずれる伝送線路を形成する場合を例に挙げて説明する。
【００２３】
上述のような伝送線路を形成しようとしたにもかかわらず、伝送線路の位相ずれ量が設計通りにならず、図３（Ａ），（Ｂ）に示すように、位相が−８０度しかずれないときがある。このような場合にループ発振が生じてしまうことになる。
ここで、図３（Ｂ）中、実線Ａは、周波数を１００．０ＭＨｚから２０．００ＧＨｚまで変化させた場合の入力ポート（Ｐｏｒｔ１）と出力ポート（Ｐｏｒｔ２）との間の伝送特性を示すＳパラメータ［Ｓ（２，１）＝通過特性の振幅／位相特性］を示している。そして、周波数が１０ＧＨｚの場合のＳパラメータは、図３（Ｂ）中、ｍ７の地点であり、Ｓ（２，１）＝１．０００／−８０．０００である。これは、１０ＧＨｚでロスはないが、位相が−８０度ずれていることを示している。
【００２４】
この場合、図４（Ａ）に示すように、５０Ωの特性インピーダンスを持ち、１０ＧＨｚで入力信号の位相に対して出力信号の位相が−２０度ずれる位相調整線路を接続する。
これにより、１０ＧＨｚで入力信号の位相に対して出力信号の位相が−９０度ずれるようにすることができる。
ここで、図４（Ｂ）中、実線Ａは、周波数を１００．０ＭＨｚから２０．００ＧＨｚまで変化させた場合の入力ポート（Ｐｏｒｔ１）と出力ポート（Ｐｏｒｔ２）との間の伝送特性を示すＳパラメータ［Ｓ（２，１）＝通過特性の振幅／位相特性］を示している。そして、周波数が１０ＧＨｚの場合のＳパラメータは、図４（Ｂ）中、ｍ７の地点であり、Ｓ（２，１）＝０．９８４／−９０．３１４である。つまり、１０ＧＨｚでわずかにロスがあるものの、位相が−９０度ずれていることを示している。
【００２５】
このように、伝送線路が設計通りにならず、ループ発振が生じてしまうような場合に、位相調整線路を設けることで、入力信号の位相に対する出力信号の位相の位相ずれ量を設計通りに設定することができる。
また、本実施形態では、図１、図２に示すように、入力側位相調整線路６と出力側位相調整線路７とは、ループ回路の一の対角線上に位置するように設けられている。つまり、入力側位相調整線路６と出力側位相調整線路７とは、入力端子（Ｐｏｒｔ１）１１と出力端子（Ｐｏｒｔ２）１７とを結ぶ線に対して非対称な位置に設けられており、入出力側から見て非対称構造になっている。このため、基板の向きを考慮しなくて良くなるため、実装が容易になる。
【００２６】
なお、入力側位相調整線路６及び出力側位相調整線路７を設ける位置は、これに限られるものではない。例えば、入力側位相調整線路６及び出力側位相調整線路７は、図２中、点線で示すように、ループ回路の他の対角線上に位置するように設けても良い。また、例えば、入力側位相調整線路６及び出力側位相調整線路７は、図２中、実線と点線で示すように、ループ回路の両対角線上の４箇所に位置するように設けても良い。さらに、例えば、入力側位相調整線路６及び出力側位相調整線路７は、図２中、実線と点線で示すように、ループ回路の一方の側（図２中、下側）の２箇所に位置するように設けても良いし、ループ回路の他方の側（図２中、上側）の２箇所に位置するように設けても良い。これらの場合も上述の実施形態の場合と同様の作用・効果が得られる。
【００２７】
さらに、本実施形態では、図１、図２に示すように、各トランジスタ１５の近傍に抵抗回路３Ａ，３Ｂを接続し、電流が抵抗４Ａ，４Ｂ（抵抗値Ｒ）へ流れ込んで吸収されるようにして、ループ発振をより確実に抑制できるようにしている。
具体的には、各トランジスタ１５の入力側に、分配回路１２との接続点（図２中、Ａ点、Ｃ点）がショートになるように伝送線路５Ａを介して入力側抵抗４Ａを接続する。また、複数のトランジスタ１５の出力側に、合成回路１６との接続点（図２中、Ｂ点、Ｄ点）がショートになるように伝送線路５Ｂを介して出力側抵抗４Ｂを接続する。これにより、ループ回路に生じた不平衡モードを抵抗４Ａ，４Ｂによって吸収することができ、ループ発振を抑制することができる。
【００２８】
一方、上述の入力側位相調整線路６及び出力側位相調整線路７を設けずに、図５に示すように、各トランジスタ１５の近傍に抵抗回路３Ａ，３Ｂを接続し、電流が伝送線路５Ａ，５Ｂを介して抵抗４Ａ，４Ｂ（抵抗値Ｒ）へ流れ込んで吸収されるようにして、ループ発振を抑制することも考えられる。
しかしながら、抵抗４Ａ，４Ｂを接続するための伝送線路５Ａ，５Ｂが設計通りにならない場合、Ａ−Ｃ間やＢ−Ｄ間の距離が大きい場合など、Ａ点、Ｂ点、Ｃ点、Ｄ点がショート点にならない場合がある。この場合、ループ発振を抑制することができない。
【００２９】
このような場合も、上述の入力側位相調整線路６及び出力側位相調整線路７を設けることで、ループ発振を抑制することができる。
なお、本実施形態では、分配回路１２及び合成回路１６のそれぞれに伝送線路５Ａ，５Ｂを介して抵抗４Ａ，４Ｂを接続するようにしているが、これに限られるものではなく、抵抗４Ａ，４Ｂは接続しなくても良い。この場合も、各トランジスタ１５の特性や伝送線路１，２の特性のばらつきによって生じるループ発振を抑制することができる。
【００３０】
ところで、本実施形態では、図１に示すように、入力側位相調整線路６は、複数の導体パッド２０と、分配回路１２との間及び複数の導体パッド２０の全部又は一部の導体パッド２０の相互間を接続する導体２１，２２とによって構成される。つまり、複数の導体パッド２０のうち分配回路１２に最も近い導体パッド２０と分配回路１２との間及び複数の導体パッド２０の全部又は一部の導体パッド２０の相互間を導体２１，２２によって接続することによって、入力側位相調整線路６を形成している。
【００３１】
具体的には、複数の導体パッド２０として、３つの長方形状の導体パッド２０が並列に設けられている。つまり、分配回路１２を構成する一方の伝送線路（図１中、下側）に連なるように、３つの長方形状の導体パッド２０が互いに長辺が対向するように一列に並べられている。なお、導体パッド２０は、例えばアルミナなどの低損失の誘電体基板１０上に、Ａｕ，Ａｇ，Ｃｕなどの良導体によって形成されている。
【００３２】
そして、分配回路１２を構成する一方の伝送線路とこれに最も近い導体パッド２０との間、及び、３つの導体パッド２０の一部（ここでは分配回路１２側の２つ）の導体パッド２０の相互間を、ワイヤ２１によって接続している（ワイヤボンディング）。
また、３つの導体パッド２０の一部（ここでは分配回路１２から遠い側の２つ）の導体パッド２０の相互間を、導体ペースト２２（例えばＡｇなどの導電ペースト；電気良導体ペースト）によって接続している。
【００３３】
なお、ここでは、３つの導体パッド２０の全部の導体パッド２０の相互間を導体２１，２２によって接続することによって、入力側位相調整線路６を形成しているが、これに限られるものではない。どの導体パッド２０までを分配回路１２に接続するかによって入力側位相調整線路６の長さを任意に設定することができ、この長さを調整することで、複数（ここでは２つ）のトランジスタ１５のそれぞれに入力される信号が同相になるように位相を調整することができる。このため、位相調整を行ないやすい。なお、分配回路１２に接続されている導体パッド２０が入力側位相調整線路（スタブ）６として機能し、接続されていない導体パッド２０は入力側位相調整線路６としては機能しない。
【００３４】
同様に、出力側位相調整線路７は、複数の導体パッド２０と、合成回路１６との間及び複数の導体パッド２０の全部又は一部の導体パッド２０の相互間を接続する導体２１とによって構成される。つまり、複数の導体パッド２０のうち合成回路１６に最も近い導体パッド２０と合成回路１６との間及び複数の導体パッド２０の全部又は一部の導体パッド２０の相互間を導体２１によって接続することによって、出力側位相調整線路７を形成している。
【００３５】
具体的には、複数の導体パッド２０として、３つの長方形状の導体パッド２０が並列に設けられている。つまり、合成回路１６を構成する一方の伝送線路（図１中、上側）に連なるように、３つの長方形状の導体パッド２０が互いに長辺が対向するように一列に並べられている。なお、導体パッド２０は、例えばアルミナなどの低損失の誘電体基板１０上に、Ａｕ，Ａｇ，Ｃｕなどの良導体によって形成されている。
【００３６】
そして、合成回路１６を構成する一方の伝送線路とこれに最も近い導体パッド２０との間、及び、３つの導体パッド２０の一部（ここでは合成回路１６側の２つ）の導体パッド２０の相互間を、ワイヤ２１によって接続している（ワイヤボンディング）。
なお、ここでは、３つの導体パッド２０の一部の導体パッド２０の相互間を導体２１によって接続することによって、出力側位相調整線路７を形成しているが、これに限られるものではない。どの導体パッド２０までを合成回路１６に接続するかによって出力側位相調整線路７の長さを任意に設定することができ、この長さを調整することで、複数（ここでは２つ）のトランジスタ１５を介して分配回路１２と合成回路１６とを接続することによって形成されるループ回路に生じた不平衡モードが平衡モードになるように位相を調整することができる。このため、位相調整を行ないやすい。なお、合成回路１６に接続されている導体パッド２０が出力側位相調整線路（スタブ）７として機能し、接続されていない導体パッド２０は出力側位相調整線路７としては機能しない。
【００３７】
なお、分配回路１２又は合成回路１６との間及び複数の導体パッド２０の全部又は一部の導体パッド２０の相互間は導体によって接続されていれば良く、例えば、ワイヤボンディングのみによって接続しても良いし、導体ペーストのみを用いて接続しても良いし、これらを任意に組み合わせて接続しても良い。また、例えば、ワイヤボンディングや導体ペーストに代えて、導体からなる抵抗体（シート抵抗体）を用いても良い。これにより、ループ発振電力を効果的に吸収することができる。
【００３８】
したがって、本実施形態にかかる高周波増幅器によれば、サイズが大きくならないようにしながら、確実にループ発振を抑制することができるという利点がある。
また、例えばアイソレータを用いないで、分配回路１２や合成回路１６が形成されている基板１０と同一の基板上に入力側位相調整線路６及び出力側位相調整線路７を形成すれば良いため、低コスト化、小型化を図りながら、高出力増幅器を実現することができる。
【００３９】
なお、上述の実施形態及び変形例では、入力側位相調整線路６及び出力側位相調整線路７を構成する導体パッド２０が、ループ回路の一の及び他の対角線上のいずれか一方に位置するように設けられているが、これに限られるものではない。
例えば図６に示すように、ループ回路の両対角線上に導体パッド２０を設けておき、いずれか一方の対角線上の導体パッド２０のみを導体２１，２２によって接続することで、入力側位相調整線路６及び出力側位相調整線路７を構成するようにしても良い。この場合、導体パッド２０は、入力端子１１と出力端子１７とを結ぶ線に対して対称な位置に設けられており、対称構造になっている。これに対し、導体パッド２０を導体２１，２２によって接続することによって形成された入力側位相調整線路６と出力側位相調整線路７とは、入力端子１１と出力端子１７とを結ぶ線に対して非対称な位置に設けられており、非対称構造になる。なお、この場合、導体２１，２２によって接続されない導体パッド２０は、伝送線路（スタブ）としては機能しない。また、図６では、上述の実施形態（図１参照）と同一のものには同一の符号を付している。さらに、図６では、伝送線路５Ａ，５Ｂ及び抵抗４Ａ，４Ｂを含む抵抗回路３Ａ，３Ｂを設けない場合の構成例を示している。
【００４０】
また、上述の実施形態及び変形例のものにおいて、例えば図１，図６中、点線で示すように、入力側位相調整線路６（又は出力側位相調整線路７）の先端に連なるように抵抗体（例えば薄膜抵抗体；シート抵抗体）８を設け、ループ共振電力が吸収されるようにしても良い。
［第２実施形態］
次に、第２実施形態にかかる高周波増幅器について、図７を参照しながら説明する。
【００４１】
本実施形態にかかる高周波増幅器は、上述の第１実施形態のものに対し、入力側位相調整線路６及び出力側位相調整線路７の構成が異なる。
つまり、本高周波増幅器では、図７に示すように、入力側位相調整線路６及び出力側位相調整線路７は、ループ回路の共振波長λの１／４の長さＬを有するオープンスタブ（λ／４オープンスタブ）２３である。なお、図７では、上述の第１実施形態［図１参照］と同一のものには同一の符号を付している。
【００４２】
この場合、ループ回路の共振波長λを予め求めておく必要がある。そして、入力側位相調整線路６及び出力側位相調整線路７を、ループ回路の共振波長λの１／４の長さＬを有し、先端開放の伝送線路（スタブ）とする。これにより、ループ回路の共振波長に対応するループ発振の発振周波数に対して、入力位相調整線路６と分配回路１２との接続点及び出力位相調整線路７と合成回路１６との接続点において、グランドへのショートと等価となるため、ループ発振をより抑えることができる。
【００４３】
なお、その他の詳細は、上述の第１実施形態と同様であるから、ここではその説明を省略する。なお、図７では、伝送線路５Ａ，５Ｂ及び抵抗４Ａ，４Ｂを含む抵抗回路３Ａ，３Ｂを設けない場合の構成例を示している。
したがって、本実施形態にかかる高周波増幅器によれば、上述の第１実施形態の場合と同様に、サイズが大きくならないようにしながら、確実にループ発振を抑制することができるという利点がある。
【００４４】
なお、上述の実施形態のものにおいて、例えば図７中、点線で示すように、入力側位相調整線路６（又は出力側位相調整線路７）の先端に連なるように抵抗体８（例えば薄膜抵抗体；シート抵抗体）を設け、ループ共振電力が吸収されるようにしても良い。
また、上述の実施形態では、入力側位相調整線路６及び出力側位相調整線路７をλ／４オープンスタブ２３としているが、これに限られるものではない。
【００４５】
例えば、図８に示すように、入力側位相調整線路６及び出力側位相調整線路７を、ループ回路の共振波長λの１／２の長さＬ１を有するショートスタブ（λ／２ショートスタブ）２４としても良い。なお、図８では、上述の実施形態［図７参照］と同一のものには同一の符号を付している。
この場合、上述の実施形態の場合と同様に、ループ回路の共振波長λを予め求めておく必要がある。そして、入力側位相調整線路６及び出力側位相調整線路７を、ループ回路の共振波長λの１／２の長さＬ１を有し、先端がグランドに接続された先端短絡の伝送線路（スタブ）とする。これにより、ループ発振をより抑えることができる。
【００４６】
また、図８に示すように、λ／２ショートスタブ２４とグランド（基板裏面側）との間に、λ／２ショートスタブ２４とグランドとの間の容量を決めるキャパシタ（チップコンデンサ）２５を設けるのが好ましい。この場合、λ／２ショートスタブ２４とグランドとの間（例えばキャパシタ２５とグランドとの間）に抵抗体（シート抵抗体；図示せず）を設けて、ループ共振電力が吸収されるようにするのが好ましい。これにより、例えばグランドが細長い形状になっているような場合であってもグランドを通したループ発振を抑制することができる。さらに、λ／２ショートスタブ２４は長さが長くなる傾向があるため、ミアンダ状やスパイラル状にして、小型化を図るのが好ましい。
【００４７】
また、入力側位相調整線路６及び出力側位相調整線路７は、上述のようにλ／４オープンスタブ２３やλ／２ショートスタブ２４としなくても良い。例えば、入力側位相調整線路６としては、複数のトランジスタ１５のそれぞれに入力される信号が同相になるように位相を調整しうる長さを有する伝送線路（スタブ）を形成すれば良い。また、出力側位相調整線路７としては、複数のトランジスタ１５を介して分配回路１２と合成回路１６とを接続することによって形成されるループ回路に生じた不平衡モードが平衡モードになるように位相を調整しうる長さを有する伝送線路（スタブ）を形成すれば良い。
［第３実施形態］
次に、第３実施形態にかかる高周波増幅器について、図９を参照しながら説明する。
【００４８】
上述の第１実施形態の高周波増幅器は、２つのトランジスタ１５を備え、これらのトランジスタ１５に信号を分配（２分配）し、これらのトランジスタ１５からの出力を合成（２合成）する場合である。これに対し、本実施形態にかかる高周波増幅器は、複数（ここでは４つ）のトランジスタ１５を備え、これらのトランジスタ１５に信号を分配（多分配；ここでは４分配）し、これらのトランジスタ１５からの出力を合成（多合成；ここでは４合成）する場合である点で異なる。
【００４９】
つまり、本高周波増幅器は、図９に示すように、上述の第１実施形態の構成（図１参照）を２つ備え、それらを他の分配回路２６及び他の合成回路２７によって並列に接続するようにしている。これにより、より高出力化を図ることができる。なお、図９では、上述の第１実施形態（図１参照）と同一のものには同一の符号を付している。
このため、本高周波増幅器では、上述の第１実施形態の高周波増幅器を構成する分配回路１２の入力端子１１に他の分配回路２６（入力端子２８を含む）が接続されている。また、上述の第１実施形態の高周波増幅器を構成する合成回路１６の出力端子１７に他の合成回路２７（出力端子２９を含む）が接続されている。つまり、本高周波増幅器は、分配回路として複数の分配回路１２，２６を備え、合成回路として複数の合成回路１６，２７を備える。
【００５０】
そして、入力側位相調整線路６が、複数の分配回路１２，２６のそれぞれに設けられている。また、出力側位相調整線路７が、複数の合成回路１６，２７のそれぞれに設けられている。
この場合、複数（ここでは４つ）のトランジスタ１５を介して分配回路１２，２６と合成回路１６，２７とを接続することによって形成されるループ回路として、３つのループ回路が形成されることになる。このため、各ループ回路の対角線上に位置するように、それぞれのループ回路に入力側位相調整線路６及び出力側位相調整線路７が設けられることになる。これにより、各ループ回路におけるループ発振を抑制することができる。
【００５１】
ここで、外側の大きいループ回路は、内側の小さいループ回路よりも、ループ発振の発振周波数が低くなる。一般に高周波増幅器に用いられるトランジスタ（増幅器）は、低い周波数でのゲインが大きいため、外側の大きいループ回路の方が、ループ発振が起こりやすい。
このため、先に、外側の大きいループ回路でループ発振が起こらないように、他の分配回路２６及び他の合成回路２７に設けられる入力側位相調整線路６及び出力側位相調整線路７の長さの調整を行なうことになる。その後、内側の小さいループ回路の分配回路１２及び合成回路１６に設けられる入力側位相調整線路６及び出力側位相調整線路７の長さの調整を行なうことになる。このような調整段階において、どのループ回路においてループ発振が起こっているかを特定することができる。これにより、例えばトランジスタの特性にばらつきがあることがわかり、トランジスタを取り替える等の対応をとることが可能となる。
【００５２】
なお、その他の詳細は、上述の第１実施形態と同様であるから、ここではその説明を省略する。
したがって、本実施形態にかかる高周波増幅器によれば、上述の第１実施形態の場合と同様に、サイズが大きくならないようにしながら、確実にループ発振を抑制することができるという利点がある。
【００５３】
なお、上述の実施形態では、高周波増幅器を、４つのトランジスタ１５を備え、これらのトランジスタ１５に信号を分配（４分配）し、これらのトランジスタ１５からの出力を合成（４合成）する場合を例示して説明しているが、これに限られるものではない。例えば、本発明は、複数のトランジスタを備え、これらのトランジスタに信号を分配（多分配）し、これらのトランジスタからの出力を合成（多合成）する高周波増幅器に広く適用することができる。
【００５４】
なお、上述の実施形態では、上述の第１実施形態の変形例として説明しているが、これに限られるものではなく、例えば、上述の第２実施形態の変形例や上述の第３実施形態の変形例として構成することもできる。
［その他］
なお、上述の第１実施形態、第２実施形態、第３実施形態では、それぞれ独立に説明しているが、これらの実施形態の構成を任意に組み合わせても良い。つまり、例えば、上述の第１実施形態の構成において、入力側位相調整線路６及び出力側位相調整線路７のいずれか一方の構成を、上述の第２実施形態の構成又は上述の第３実施形態の構成に代えても良い。また、例えば、上述の第２実施形態の構成において、入力側位相調整線路６及び出力側位相調整線路７のいずれか一方の構成を、上述の第３実施形態の構成に代えても良い。
【００５５】
また、上述の各実施形態では、トランジスタ１５としてＦＥＴを用いる場合を例に挙げて説明しているが、これに限られるものではなく、例えば、ヘテロジャンクションバイポーラトランジスタ（ＨＢＴ；Hetero junction Bipolar Transistor）などの他のトランジスタを用いる場合であっても本発明を適用することができる。つまり、ＦＥＴチップに代えてＨＢＴチップ（半導体チップ）を用いる場合であっても本発明を適用することができる。
【００５６】
なお、本発明は、上述した各実施形態及び変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
【符号の説明】
【００５７】
１，２ 伝送線路
３Ａ，３Ｂ 抵抗回路
４Ａ，４Ｂ 抵抗
５Ａ，５Ｂ 伝送線路
６ 入力側位相調整線路
７ 出力側位相調整線路
８ 抵抗体
１０ 誘電体基板
１１ 入力端子（入力ポート）
１２ 分配回路
１３Ａ，１３Ｂ，１３Ｃ ワイヤ
１４ グランド端子
１５ トランジスタ
１６ 合成回路
１７ 出力端子（出力ポート）
１８ 入力側の導体パッド
１９ 出力側の導体パッド
２０ 導体パッド
２１ ワイヤ（導体）
２２ 導体ペースト（導体）
２３ オープンスタブ（λ／４オープンスタブ）
２４ ショートスタブ（λ／２ショートスタブ）
２５ キャパシタ（チップコンデンサ）
２６ 他の分配回路
２７ 他の合成回路
２８ 入力端子
２９ 出力端子
【特許請求の範囲】
【請求項１】
入力信号を分配する分配回路と、
前記分配回路によって分配された信号を増幅する複数のトランジスタと、
前記複数のトランジスタによって増幅された信号を合成する合成回路と、
前記分配回路に接続され、前記複数のトランジスタのそれぞれに入力される信号が同相になるように位相を調整する入力側位相調整線路と、
前記合成回路に接続され、前記複数のトランジスタを介して前記分配回路と前記合成回路とを接続することによって形成されるループ回路に生じた不平衡モードが平衡モードになるように位相を調整する出力側位相調整線路とを備えることを特徴とする高周波増幅器。
【請求項２】
前記入力側位相調整線路又は前記出力側位相調整線路は、複数の導体パッドと、前記分配回路又は前記合成回路との間及び前記複数の導体パッドの全部又は一部の導体パッドの相互間を接続する導体とによって構成されることを特徴とする、請求項１記載の高周波増幅器。
【請求項３】
前記入力側位相調整線路又は前記出力側位相調整線路は、前記ループ回路の共振波長の１／４の長さを有するオープンスタブ、又は、前記ループ回路の共振波長の１／２の長さを有するショートスタブであることを特徴とする、請求項１記載の高周波増幅器。
【請求項４】
前記複数のトランジスタの入力側に、前記分配回路との接続点がショートになるように伝送線路を介して接続された入力側抵抗と、
前記複数のトランジスタの出力側に、前記合成回路との接続点がショートになるように伝送線路を介して接続された出力側抵抗とを備えることを特徴とする、請求項１〜３のいずれか１項に記載の高周波増幅器。
【請求項５】
前記分配回路が、複数の分配回路であり、
前記合成回路が、複数の合成回路であり、
前記入力側位相調整線路は、前記複数の分配回路のそれぞれに設けられ、
前記出力側位相調整線路は、前記複数の合成回路のそれぞれに設けられていることを特徴とする、請求項１〜４のいずれか１項に記載の高周波増幅器。
【請求項１】
入力信号を分配する分配回路と、
前記分配回路によって分配された信号を増幅する複数のトランジスタと、
前記複数のトランジスタによって増幅された信号を合成する合成回路と、
前記分配回路に接続され、前記複数のトランジスタのそれぞれに入力される信号が同相になるように位相を調整する入力側位相調整線路と、
前記合成回路に接続され、前記複数のトランジスタを介して前記分配回路と前記合成回路とを接続することによって形成されるループ回路に生じた不平衡モードが平衡モードになるように位相を調整する出力側位相調整線路とを備えることを特徴とする高周波増幅器。
【請求項２】
前記入力側位相調整線路又は前記出力側位相調整線路は、複数の導体パッドと、前記分配回路又は前記合成回路との間及び前記複数の導体パッドの全部又は一部の導体パッドの相互間を接続する導体とによって構成されることを特徴とする、請求項１記載の高周波増幅器。
【請求項３】
前記入力側位相調整線路又は前記出力側位相調整線路は、前記ループ回路の共振波長の１／４の長さを有するオープンスタブ、又は、前記ループ回路の共振波長の１／２の長さを有するショートスタブであることを特徴とする、請求項１記載の高周波増幅器。
【請求項４】
前記複数のトランジスタの入力側に、前記分配回路との接続点がショートになるように伝送線路を介して接続された入力側抵抗と、
前記複数のトランジスタの出力側に、前記合成回路との接続点がショートになるように伝送線路を介して接続された出力側抵抗とを備えることを特徴とする、請求項１〜３のいずれか１項に記載の高周波増幅器。
【請求項５】
前記分配回路が、複数の分配回路であり、
前記合成回路が、複数の合成回路であり、
前記入力側位相調整線路は、前記複数の分配回路のそれぞれに設けられ、
前記出力側位相調整線路は、前記複数の合成回路のそれぞれに設けられていることを特徴とする、請求項１〜４のいずれか１項に記載の高周波増幅器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１０−１７７９０４（Ｐ２０１０−１７７９０４Ａ）
【公開日】平成２２年８月１２日（２０１０．８．１２）
【国際特許分類】
【出願番号】特願２００９−１６９５４（Ｐ２００９−１６９５４）
【出願日】平成２１年１月２８日（２００９．１．２８）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２２年８月１２日（２０１０．８．１２）
【国際特許分類】
【出願日】平成２１年１月２８日（２００９．１．２８）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]