高圧電源
本発明は、一般に高圧電源の制御に関し、具体的には、自励発振フライバック変圧器の巻き線の不要な自己共振を減少させつつ、低圧電源からの高圧電力を制御することに関する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に高圧電源の制御に関し、具体的には、低圧電源からの高圧電力の一貫した制御に関する。
【背景技術】
【０００２】
高圧電源（ＨＶＰＳ）は、通常、非効率的で無駄の多い、ばらつきのある出力電圧を提供する。このことは、時間とともに性能が落ちるバッテリー等の電源を高圧電源とする場合に特に当てはまる。安価で効率的な、ばらつきのない高出力電圧が所望されている。安価で効率的でばらつきがなく、しかもコンパクトな高圧コンポーネントが、特に、商業的な用途、電気流体力学による素材の噴霧法において所望されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】なし
【非特許文献】
【０００４】
【非特許文献１】なし
【発明の開示】
【０００５】
本発明は、低圧電源からの高圧電力の一貫した制御に関する。
【０００６】
本発明は、電源に接続するよう構成された第一端を有する一次巻き線およびフィードバック巻き線を有したフライバック変圧器を含む高圧電源（ＨＶＰＳ）を提供することを意図している。かかるＨＶＰＳは、前記フィードバック巻き線の第一端に接続された制御ポートを有し、前記一次巻き線の第二端とアースとの間に接続されたスイッチング装置も含んでいる。また、当該ＨＶＰＳは、前記スイッチング装置の制御ポートとアースとの間に接続された補償キャパシタも含んでいる。
【０００７】
本発明は、上記ＨＶＰＳの他の実施形態であって、出力負荷又は入力電圧が変化した場合でも出力電圧をある電圧範囲内に維持するため、電源を調整することを含むものを提供することを意図している。他の実施形態は、第一および第二スイッチング装置を含んでいる。当該第二スイッチング装置が、前記第一スイッチング装置とアースの間に接続されているとともに、上述のように、前記第一スイッチング装置は、前記一次巻き線の前記第二端に接続されている。前記第二スイッチング装置は、前記出力電圧を調整するため、前記第一スイッチング装置への電流を遮断するよう動作可能である。本実施形態は、電圧調整装置に対する前記出力電圧と比例する電圧を還流することも含んでいる。かかる電圧調整装置は、前記第二スイッチング装置に接続され、前記電源の動作を調整するため、当該第二スイッチング装置が、前記第一スイッチング装置に対する電流を選択的に遮断するよう動作可能である。
【０００８】
本発明の他の実施形態は、負荷の変化が小さく、あるいは、出力電圧に対して取るに足らないものであると仮定するが、バッテリー電源からの動作の場合、入力電圧の変化が予想される。かかる実施形態は、電源自体から電圧調整装置への還流を含んでいる。かかる電圧調整装置は、第二スイッチング装置に接続されており、前記ＨＶＰＳに印加される前記電源の電圧を効率的に調整するため、当該第二スイッチング装置が、前記第一スイッチング装置に対する電流を選択的に遮断するよう動作可能である。
【０００９】
また、本発明は、上述の電源を動作させる方法であって、後に導電を開始し、前記回路の自励発振を生じさせる原因となる、前記スイッチング装置に直流電圧が印加される方法を提供することを意図している。かかる自励発振は、フライバック変圧器の二次巻き線に出力電圧を誘導する。
【００１０】
添付された図面を考慮しながら読んでいくと、好ましい実施形態の以下の詳細な説明から、本発明のさまざまな目的ならびに効果が当業者に明らかにされる。
【図面の簡単な説明】
【００１１】
【図１】図１は、本発明に基づく高圧電源回路図である。
【図２】図２は、図１に示された電源の他の実施形態の回路図であって、出力電圧を整流し昇圧するためのコッククロフト・ウォルトン型電圧増倍回路の回路図である。
【図３】図３は、図１に示された電源の他の実施形態の回路図であって、出力電圧を調整するオペアンプ（演算増幅器）の使用状態を示した回路図である。
【図４】図４は、図１に示された電源の他の実施形態の回路図であって、マイクロコントローラーを示した回路図である。
【図５】図５は、図１に示された電源の他の実施形態の回路図であって、入力電圧の調整を示した回路図である。
【図６】図６は、図１に示された電源の他の実施形態の回路図であって、入力電圧の調整を示した回路図である。
【図７】図７は、図１に示された電源の他の実施形態の回路図であって、入力電圧の調整を示した回路図である。
【図８】図８は、図４に示された回路の斜視図である。
【図９】図９は、図１および図２に示された回路についてのコレクターならびにベース電圧のオシロスコープ画面のキャプチャである。
【図１０】図１０は、図１および図２に示された回路であって、補償キャパシターが取り除かれた当該回路についてのコレクターならびにベース電圧のオシロスコープ画面のキャプチャである。
【図１１】図１１は、補償キャパシターに対応して、図１および図２に示された回路構造に対して与えられたコレクター電流および出力電圧を示したグラフである。
【図１２】図１２は、図２に示された回路内で生じた電圧のオシロスコープ画面のキャプチャである。
【図１３】図１３は、図２に示された回路であって、補償キャパシターが取り除かれた当該回路内で生じた電圧のオシロスコープ画面のキャプチャである。
【実施形態の詳細な説明】
【００１２】
ここで図面を参照すると、図１に、本発明に基づく高圧電源（ＨＶＰＳ）１０の回路図が示されている。高圧電源１０は、二次巻き線が一次巻き線よりも巻き数が多いような一次巻き線および二次巻き線１４、１６をそれぞれ有するフライバック変圧器１２を含んでいる。また、かかるフライバック変圧器は、フィードバック巻き線１８を含んでいる。３つ全ての巻き線１４、１６ならびに１８は、共通芯１９上に巻き付けられている。ＨＶＰＳ１０は、一次巻き線１４の一端に接続されたコレクター端子ならびに接地端子に接続されたエミッター端末を有するスイッチングトランジスターＱ１も含んでいる。かかるスイッチングトランジスターＱ１は、フィードバック巻き線１８を介して、第一および第二フィードバック巻き線バイアス抵抗器Ｒ１およびＲ２の共通接続にそれぞれ接続されたべース端末を有している。第二抵抗器Ｒ２の非共通接続端が、チューニングキャパシターＣ２を介してアースに接続されているとともに、第一抵抗器の非共通接続端が、直流電源Ｖinに接続されている。チューニングキャパシターＣ２は、当該回路の発振周波数を決定する時定数を提供するため、バイアス電圧分圧器において抵抗器Ｒ１およびＲ２と協働する。大きいフィルタキャパシターＣ１が、回路１０の入力側にわたって電源Ｖinと接地端子との間に接続され、回路１０の入力にわたってアースされている。以下でその目的が説明される補償キャパシターＣ２０は、スイッチングトランジスターＱ１のベースとエミッター端末間に接続される。スイッチングトランジスターのエミッター端末がアースに接続されているので、補償キャパシターＣ２０は、フィードバック巻き線１８の一端とアースの間にも接続される。
【００１３】
ここで、ＨＶＰＳ１０の動作について説明する。回路に電力が印可されると、バイアス抵抗器Ｒ１およびＲ２は、スイッチングトランジスターＱ１をオンにし始めるか、あるいは、フライバックトランジスターの一次巻き線１４を通じて電流が流れることを許容するよう導く。かかる一次巻き線１４は、分圧器の芯１９によってフィードバック巻き線１８に接続されている。一次巻き線１４に電流が増えると、フィードバック巻き線１８内に構成されるスイッチングトランジスターＱ１の伝導と逆の電圧を誘導するトランス芯１９内に磁場が生成される。フィードバック巻き線に電圧が構成されると、スイッチングトランジスターＱ１がオフになり、一次巻き線１４を流れる電流はゼロになる。一次巻き線１４の電流が低下すると、一次巻き線１４により生じる磁場が崩壊され、これにより、二次巻き線１６に電圧が誘導される。二次巻き線１６は、一次巻き線１４よりも巻き数が多いので、一次巻き線に対する二次巻き線の巻数比により決定された振幅を用いると、二次巻き線にわたって誘導される電圧は、一次巻き線１４にわたる電圧よりも大きい。スイッチングトランジスターＱ１がオフにされ、あるいは、誘導が停止されると、フィードバック巻き線１８にわたって誘導される電圧もゼロに降下し、スイッチングトランジスターＱ１を再び動作させ、サイクルを繰り返すことを許容する。したがって、図１に示したＨＶＰＳ１０は、自励発振回路（self-oscillating circuit）又は自励発振コンバーター（self-oscillating converter）である。ＨＶＰＳ１０は、スイッチングトランジスターＱ１を、導電状態ならびに非導電状態の間でスイッチングすることによって動作するので、かかる回路をスイッチングパワーコンバーターと呼んでもよい。
【００１４】
ＨＶＰＳ１０等の自励発振回路において、動作周波数は、電源にかかる負荷、入力電圧の大きさ、一次巻き線のインダクタンス、フィードバックと一次巻き線の巻き数の比、スイッチングトランジスターの利得、ならびにキャパシターＣ２の値によって決まる。自励発振コンバーターについては、おおざっぱに述べると、周期の半分が、変圧器の磁場にエネルギーをためるために費やされ、周期の他の半分の間、かかるエネルギーは負荷上に放出される。一般的なスイッ
チング周波数は、人間の聴力範囲を大きく超えるよう意図的に、すなわち、２０ｋＨｚを超え、より具体的には、通常３０から５０ｋＨｚに設定される。コンバーターは、意図的に、変圧器への、ならびに、そこからのエネルギーの伝達を最適化し、トランジスタのスイッチング時のトランジスター損失を最小化する最小動作周波数を有している。
【００１５】
ＨＶＰＳ１０の振幅周波数は、上述のパラメーターによって決定されることが理想的である。しかし、一次巻き線１４とフィードバック巻き線１８間の静電結合、二次巻き線１６とフィードバック巻き線１８間の電磁、静電結合、ならびに、巻き線自体中の静電容量は、電源の動作中いくつかの共振周波数を有してもよい。二次巻き線１６のインダクタンスと結合する二次巻き線に印可された電圧出力回路における静電容量は、フィードバック巻き線によって自励発振回路に反映される共振周波数を作ることができる。ほとんどの場合、回路設計者によって設定された所望の共振周波数だけが、効率的に電気エネルギーを変換することを可能にする。他の共振は、巻き線の加熱ならびに不要な損失をもたらす場合もある。
【００１６】
無駄なエネルギーを減少させるため、補償キャパシターＣ２０は、不要な共振モードによりフィードバック巻き線１８に誘導された電圧信号にフィルターをかけるよう機能する。このフィードバック信号をフィルタリングすることにより、ＨＶＰＳ１０は、スイッチングトランジスターＱ１の誤作動(false triggering)の数を減少させ、あるいは、その全てを防止することができる。スイッチングトランジスターＱ１が動作するたびに、一次巻き線１４内にはより多くの電流が注ぎ込まれ、次に、一次巻き線内の磁場が崩壊すると、二次巻き線１８に誘起される。誤作動が生じると、２つの望ましくない出来事が発生する。まず、より多くの電流が一次巻き線に供給され、不要なフィードバックの問題を長引かせ、次に、各誤作動は、無駄な電圧スパイクでエネルギーを浪費する。
【００１７】
一次側のスイッチングトランジスターＱ１のベース−エミッター端子にわたって設けられた補償キャパシターＣ２０は、スイッチングトランジスター周囲の高周波数の共振信号を分路させ、トランジスターが効率的に、これらのインパルスを無視することを可能にする。しかし、実際の駆動信号が、スイッチングトランジスターＱ１のベース端子に印可されると、かかるトランジスターは、予想通り自身のコレクター−エミッター接点を介して電流を伝導可能である。したがって、スイッチングトランジスターＣ２０は、装置動作からＨＶＰＳ１０の不要な高共振周波数をフィルタリングする。補償キャパシターＣ２０は、一般に小さく、通常は、０．０１μＦから０．１μＦの範囲にあり、所望の入−出力性能とともに、設計者によって設定された共振周波数に基づいて選択される。補償キャパシターＣ２０が電源自身における電力損失を減少させ、Ｃ２０の最適値が、所望の高出力電圧も維持するとともに、変換効率を最大にすることが本発明の効果である。
【００１８】
ＨＶＰＳ１０の他の実施形態は、通常、図２において２０として示されている。図１に示す部品と類似するＨＶＰＳ２０の部品は、同じ参照符号が付されている。かかるＨＶＰＳ２０は、上述され図１に示された自励発振回路を含んでいるが、従来のコッククロフト・ウォルトン型電圧乗算回路２２が、フライバック変圧器１２の二次巻き線１８にわたって接続されている。かかる電圧乗算回路２２は、縦列に接続された(cascaded series of)キャパシタならびにダイオードを含んでいる。動作中、キャパシターは、二次巻き線１６の出力において、印可電圧を２倍にする２のキャパシターならびに２のダイオードからなる各セットにより直列に充電(cascade charged)される。前記出力は、個々のキャパシター上の電圧の総合計となる。ダイオードは、若干のリップルを有しあるいはそれを全く有しない一定の出力電圧Ｖoutを提供するため、キャパシターを通じて電流の経路を制御する。キャパシターおよびダイオードのセットが５つ存在するので、かかる完全な乗算回路については、電圧乗算回路２２の入力に印可された電圧が５回にわたって倍化され、合計１０倍化される。本発明に基づいて構築された一のＨＶＰＳ回路において、４Ｖの入力電圧ＶIN は、その後、２０Ｋｖの出力電圧を作り出すため１０倍にされる、２Ｋｖの二次巻き線を生じさせた。
【００１９】
図２に示す乗算回路２２は、１０個のステージを含んでいるが、本発明は、生じさせる出力電圧をそれぞれ大きく又は小さくするために、図示した数より多く又は少なくするよう構成してもよいことが理解される。乗算回路２２の最後のステージは、ユーザーの保護のため出力電圧を制限する出力抵抗器Ｒｓに接続される。しかし、かかる出力抵抗器は、選択的なものであり、ＨＶＰＳ２０の用途によっては省略してもよい。抵抗ＲL によって示される負荷は、出力抵抗器Ｒｓとアースの間に接続される。
【００２０】
図１および図２に示された自励発振ＨＶＰＳ１０および２０は、未調整であり、すなわち、入力電圧が少しでも変化したら出力電圧ＶＯＵＴも変化する。したがって、本発明の他の代替実施形態は、通常、図３において、入力電圧ＶINを制御することにより出力電圧ＶＯＵＴを調整する機能を含む３０として示される。前述のように、前述の図面に示された部品と類似する図３に示された部品は、同じ符号を有している。
【００２１】
かかるＨＶＰＳ３０は、図３に電界効果トランジスター（ＦＥＴ）３３として示された電気スイッチのゲートと接続された出力を有するコンパレーター回路３２を含んでいる。 かかるＦＥＴ３３は、スイッチングトランジスタＱ１のエミッター端子に接続しているアースとドレイン端子に接続しているソース端子を有している。コンパレーター回路３２は、ツェナーダイオード３４のアノードに接続するプラスの入力端末を有するオペアンプ３４を含んでいる。当該ツェナーダイオードのアノードがアースに接続されるとともに、かかるツェナーダイオード３４のカソードが、抵抗器を介して入力電圧Ｖinに接続されている。したがって、かかるツェナーダイオード３４は、オペアンプに対し、回路内で使用されている特定のツェナーダイオードによって決定される基準電圧ＶRを供給する。フィードバックライン３６は、オペアンプ３２のマイナス端子を、乗算回路とアースいずれかの間に接続された分圧器３８のセンタータップに接続している。かかる分圧器は、(e)とマークされたタップに接続されるよう示されているが、乗算器を、出力電圧ＶＯＵＴとともに、図３に示した他のいずれのタップに接続してもいいことが理解される。フィードバック分圧器の位置に関係なく、フィードバック電圧ＶＦは出力電圧ＶＯＵＴに比例する。したがって、分圧器３８は、フィードバック電圧ＶＦを、オペアンプ３２のマイナス端子に供給する。
【００２２】
ここで、調整済みのＨＶＰＳ３０の動作について説明する。前記オペアンプは、基準電圧ＶRとフィードバック電圧ＶＦを比較する。フィードバック電圧ＶＦが、基準電圧ＶRより小さい場合、前記ＦＥＴのゲート端末がハイに保たれ、ＦＥＴ３３を導電状態にされ、電流が自励発振フライバック変圧器を通じて流れることが許容され、これにより、ＨＶＰＳ３０に次々と出力電圧を生じさせるようにする。しかし、フィードバック電圧ＶＦが、大きくなり、基準電圧ＶRよりも大きくなった場合、ＦＥＴのゲート端末は接地状態にされ、ＦＥＴ３３が非導電状態に切り替えられ、ＨＶＰＳ３０への電力の流れを遮断する。入力電力のスイッチをオフにすると、自励発振回路はその機能を停止し、出力電圧ＶＯＵＴは減少し始め、フィードバック電圧ＶＦも同様に低下する。フィードバック電圧ＶＦが基準電圧ＶRを下回ると、オペアンプ回路の出力は再び高くなり、ＦＥＴ３３を導電状態に切り替え直し、電力を再び自励発振回路に供給する。したがって、ＨＶＰＳ３０は、所定の基準電圧に対する出力電圧ＶＯＵＴを維持するため、オン／オフ制御を用いる。本発明は、基準電圧の周囲がオペアンプの出力を獲得してしまうことを防止し、ＦＥＴ３３を常に完全な導電状態あるいは非導電状態とするため、コンパレーター回路３２にヒステリシスを追加することを意図している。部分的に導電されるＦＥＴ３３は、回路のこの部分の電力損失を増加させ、ＨＶＰＳ３０の動作の全体的な非効率を招いてしまう。また、ＦＥＴ３３について２つの明確な動作状態を規定することは、自励発振フライバック変圧器も２の動作状態しか有さないことを確定させる。
【００２３】
本発明の他の実施形態は、通常、図４において４０として示されており、ここでも、前の図面に示された部品と類似する部品は、同じ参照符号を有している。ＨＶＰＳ４０は、プログラムされたマイクロプロセッサー又は特定用途向け集積回路（ＡＳＩＣ）であるマイクロプロセッサー４２によって調整される。図４に示すように、ＦＥＴ３３のゲート電圧端末がマイクロプロセッサー４２の制御ポートに接続されるとともに、フィードバックライン３６は、マイクロプロセッサー４２上のフィードバック電圧ポートに接続されている。本発明は、マイクロプロセッサー４２が、ＦＥＴ３３のゲート端末に対して一定の周波数パルス幅変調済（ＰＷＭ）電圧を印可するよう動作可能であることを意図する。かかるＰＷＭ電圧は、ＨＶＰＳ４０に対する実効入力電圧を制御するため用いられる。この制御は、ＨＶＰＳの入力電圧信号のオン時間とオフ時間の比、すなわち、ＰＷＭ電圧のデューティーサイクルを動的に変化させることにより促進される。特定の電圧に維持される出力電圧ＶＯＵＴを調整するため、マイクロプロセッサー４０をプログラムするようにしてもよい。したがって、マイクロプロセッサー４０を含むことにより、回路の部品を交換することなく出力電圧を設定することが可能となる。基準電圧付近の非常に小さい変化における高周波数スイッチングを防止するため、マイクロプロセッサー４２に含まれるソフトウエアを介してヒステリシスが追加される。
【００２４】
これに代え、マイクロプロセッサー４２の動作は、固定されたオン時間又はオフ時間ならびにＦＥＴ３３のゲート端子に印可されるＰＷＭ電圧信号において可変周波数を用いるようにしてもよい。
【００２５】
本発明の前述の実施形態は、一定の出力電圧を維持するため、全て、出力電圧の検出ならびに入力パラメーターの調整を用いている。既述したように、出力電圧を還流させることは、供給電圧とともに負荷の様々な変動を補償するという効果を有している。しかし、所望の高電圧負荷が適度に一定である場合、前記供給は、バッテリー源で予想されるような、供給電圧の変動についての補償のみを必要とする。したがって、本発明は、それに対し、電源それ自体の性能が既知であり、一定であると考えられる、すなわち、特定の供給電圧（Ｖin）が自励発振回路に印可され、基本的に変圧器が特定の高出力電圧を生成する、追加の実施形態を意図している。これらの状況下において、供給電圧は、オシレーターならびに変圧器に伝達される前に予め調整済みであってもよい。
【００２６】
入力電源の調整を用いる本発明の他の実施形態は、通常、図５において５０として示されており、ここでも、前の図面に示された部品と類似する部品は、同じ参照符号を有している。図５に示すように、ＨＶＰＳ５０は、例えば、バッテリーなどの電源と高圧電源との間に挿入された電圧調整器５２を含んでいる。かかる電圧調整器５２は、従来のリニア電圧調整器又は従来のスイッチング電圧調整器のいずれであってもよい。スイッチング調整器のほうが、リニア調整器よりも効率的であるが、スイッチング調整器は、リニア調整器よりもコストが高く複雑である。例えば、図５から図７に示した回路は、入力電圧が４ＶＤＣの場合に２５ｋＶＤＣを生じさせる。
【００２７】
入力電圧の調整を含む他の実施形態は、通常、図６において６０として示されており、ここでも、前の図面に示された部品と類似する部品は、同じ参照符号を有している。ＨＶＰＳ６０は、事前調整機能(pre-regulation)を、高電圧電源のアーキテクチャーに組み入れる。図に示されたマイクロプロセッサー４２あるいは他のコントローラーは、オシレーターならびに変圧器の一次巻き線に印可された電圧を監視し、この値を所定の設定ポイントと比較する。ＦＥＴ３３を調節することにより、実効入力電圧を所望の値、この場合、４ＶＤＣに調整することができる。この場合、本発明は、図６に図示され線６２と名付けられた、入力電圧を監視する線を追加することを意図する。かかる入力電圧監視線６２は、入力電流ＶＩＮをマイクロプロセッサー４２の電圧監視ポートに接続する。新しいバッテリーセットを用いた場合、マイクロプロセッサー４２は、ＨＶＰＳ６０に一定の入力電圧を提供するため、ＰＷＭのオフの時間と比べてオンの時間を短くするためにデューティーサイクルを短くする。前記調整に関する正確なターゲット電圧は、マイクロプロセッサー４２内のバッテリー電源およびＰＷＭ電源の能力の範囲内で設定される。ＨＶＰＳ６２に供給される入力電圧は、監視され、ＨＶＰＳ入力電圧のオン時間とオフ時間の割合を動的に調節するために用いられる。年月を経て、バッテリー電圧が低下したとしても、ＨＶＰＳを安定させ、一定の入力電圧を提供するため、マイクロプロセッサー４２が、自動的にＰＷＭ電圧のオン時間を増加させるとともに、オフ時間を減少させる。したがって、Vinは、自体のＰＷＭ出力ならびにＦＥＴ３３を通じ、マイクロプロセッサー４２によって調節される。
【００２８】
さらに他の実施形態は、通常、図７において７０として示されており、ここで、図６に図示されたマイクロプロセッサー４２が、図３に示されたコンパレーター回路３２又は他の従来のコンパレーター回路と近似するコンパレーター回路７２に置き換えられる。例えば、図５から図７に示した回路は、入力電圧が４ＶＤＣの場合に２５ｋＶＤＣを生じさせる。
【００２９】
上述のＨＶＰＳ４０の一つの可能な構成が図８に示されており、ここでも、図４に示された部品と類似する部品は、同じ参照符号を有している。図８に示すように、フライバック変圧器１２ならびにマイクロプロセッサー４２は、自励発振回路の他の部品も備えるプライマリー回路基板８０上に設けられている。コッククロフト・ウォルトン型電圧乗算回路２２は、プライマリー回路基板８０に取り付けられているセコンダリー回路基板８２上に設けられる。当該セコンダリー回路基板８２は、プライマリー回路基板８０とほぼ直角に示されているが、本発明は、回路基板８０と８２の間の他の方向において実施してもよいことが理解される。回路部品を絶縁し、保護するため、ポッティング(potting)８４が、コッククロフト・ウォルトン型電圧乗算回路２２の上に塗布される。図８に示された構成は、多数の異なるコッククロフト・ウォルトン型電圧乗算回路が、共通のオシレーター回路に取り付けられることを可能にし、これにより、必須部品の最小限の在庫から異なる出力電圧を有するＨＶＰＳの構成が可能となる。図８に示す構成を、図２に示したＨＶＰＳ２０、図３に示したＨＶＰＳ３０、および、図５から図７に示したＨＶＰＳ５０、６０ならびに７０に用いてもよいことが理解される。
【００３０】
本発明は、低い電圧から、一定で、リップルが少ない、超高出力電圧を提供する。本発明のある用途においては、電界効果技術（ＥＦＥＴ）による噴霧法とも呼ばれる、一定の電気流体力学噴霧法(electrohydrodynamic spraying)のために、安定した高圧電源が必要とされる。ＥＦＥＴによる噴霧法に望まれる高圧出力の範囲は、３ｋＶから３０ｋＶであり、より具体的には、６ｋＶから２５ｋＶである。しかし、本発明は、１ｋＶから５０ｋＶを下回る又は上回る他の高圧出力レベルを要するアプリケーションにおいて実行され、用いられるようにしてもよい。本発明は、入力電圧を、それぞれの最大出力が３ボルトおよび６ボルトで、それぞれの最小出力が２ボルトおよび４ボルトである、２個又は４個の単三電池によって供給してもよいことを意図している。しかし、上述のＨＶＰＳ回路は、他の入力電圧および直流電源（図示せず）を含む他の電源を用いるようにしてもよい。
【実施例】
【００３１】
ここで、図２のＨＶＰＳ２０の回路を参照すると、発明者は、０．０３３マイクロＦの値を有する補償キャパシターＣ２０を用いて前記回路のテストを行った。図９は、トランジスターＱ１の電圧のオシロスコープでの画面であって、上の波形(top trace)が点(a)において観察されたコレクターの信号および下の波形(bottom trace)が点(b)において観察されたベースの信号を示している。次に、補償キャパシターＣ２０が取り除かれ、図１０に示された結果を伴うテストが繰り返された。補償キャパシターＣ２０を含むことにより、コレクター信号(a)だけでなくベース信号(b)におけるリップルの量が著しく減少したことが明らかである。固定インピーダンスへの出力電圧を２４．４キロボルト（ｋＶ）から２２．７ｋＶ、すなわち６．９７％だけ減少させるとともに、４ボルトに固定された変換器への入力電流を１１６ミリアンペア(mA)から９９ｍＡに、すなわち１４．６６％だけ減少させることが、より重要である。入力電圧Ｖin が両方の場合に同じであるで、出力電圧ＶOUTが減少することは、出力電力の減少を示し、入力電流が減少することは、消費電力の減少を示している。しかし、入力電力の減少が大きいので、補償キャパシターＣ２０を有するＨＶＰＳ２０が、補償キャパシターを有していない電源よりも非常に効率的であることが明らかである。
【００３２】
一以上の補償キャパシターが用いられている場合の分路エレメント又は複数のエレメントの値は、電源の意図された動作周波数および自己共振周波数(ＳＲＦ)によって決定される。かかる分路は、ＳＲＦにおいてかなり低いインピーダンスを示す必要があるが、全回路に設計される自己共振周波数を減衰させない必要がある。この設計で用いられている単一の静電容量は、低コストを提供するが、不要な信号の除去と通常の動作に支障がない程度これらの信号を通過させることの間で妥協を成立させなければならない。通常、２つの周波数は、少なくとも互いに別の種類の振幅であるから、簡易なフィルタリングを採用することができる。より複雑な分流ネットワークを用いることによって、より高い性能を得ることができるが、ネットワーク自体にコストがかかってしまう。
【００３３】
重要なパラメーターのいくつかを測定することは挑戦的なことなので、分析を介して特定の値を決定することはかなり困難である。また、かかる決定プロセスは、設計者が希望する結果によって影響される。例えば、図１１のデータは、図１および図２に示された回路構成について集められチャート化されたものである。Ｙ軸は、規格化された出力電圧ならびに入力電流であり、Ｘ軸は、μＦで示された静電容量である。
【００３４】
図１１は、補償キャパシターの値に応じ、４ボルトに固定された入力電圧における規格化された出力電圧ならびに入力電流の関係をそれぞれ示している。この回路構成についての分路の静電容量が、０．０３μＦと０．１μＦの間にあるとき、供給電流が最小化されているように見えるが、出力電圧も低下を経験している。他方、実際の出力電圧と同じくらい高く維持することがもう１つの目標であるなら、これらのデータは、補償キャパシターが、０．０１μＦを下回わらなければならないことを示唆する。規格化された出力電圧と入力電流の比率を用いることにより、最大値は０．０３μＦから０．０３５μＦの付近であることが観察される。標準的なキャパシターの値が０．０３３μＦであるので、この値は、最適の性能を得るため選択される。図面の右側の凡例(key)は、電圧ならびに電流の曲線Ａ、Ｂ、ＣならびにＣを識別するためのものである。
【００３５】
設計で用いられるであろう他の変圧器のため、曲線の定量値は変化するが、一般的な原則はそのままである。ここで開示される技術を用いると、当業者は、正しい補償キャパシターの値をただちに決定することが可能である。
【００３６】
上で述べたように、図９は、所定位置に補償キャパシターＣ２０を有する自励発振電源のベースおよびコレクター信号を示している。図１１ならびに入出力電力の計算によると、補償キャパシターＣ２０の値は、０．０３３μＦの際に効率が最大になる。しかし、図９は、トランジスタＱ１が飽和状態から導電が少ない状態に移行した場合に、電圧スパイクが点で存在することを示す。これらの高周波のスパイクは、電源の近傍にある回路の動作を妨害するおそれがあり又はＥＭＩに敏感な他の装置にそれを照射し又はそれを伝達する、望ましくない電磁妨害（ＥＭＩ）の原因となるおそれがある。連邦通信委員会（ＦＣＣ）等の管理機関は、製品で発生する可能性があり、許容できるＥＭＩの量について制限を設けている。
【００３７】
図１２および図１３は、補償キャパシターＣ２の値を０．０６８および０．１０μＦにそれぞれ増加させた場合の回路の性能に対する影響を示している。静電容量が、最適な効率のための値を超えて増加すると、トランジスタＱ１が飽和状態から導電が少ない状態に移行した場合に、図９において点で示された電圧スパイクが減衰するとともに、ノイズは著しく減少する。図１３においては、電圧スパイクの更なる減衰をほとんど感知することができない。これら双方の構成についての出力電圧は、２２．４ｋＶであり、４ボルトの電源を有する入力電流は、図１２および図１３で、それぞれ１００および１０１ｍＡである。これにより、ＨＶＰＳの全体効率は、少ししか影響を受けないように見えるが、供給によって発生する雑音に対する補償キャパシターの影響は非常に大きい。
【００３８】
この発明の動作原理ならびに態様は、特許法の規定に基づき、その好ましい実施形態において説明され例示されている。しかし、この発明は、その精神または範囲から逸脱することなく、具体的に説明され例示されたもの以外の態様によって実施してもよいことを理解されるべきである。したがって、本発明は、直流入力電源と変圧器の一次巻き線（図示せず）との間にスイッチング装置が設けられている高級なドライバーだけでなく、電界効果トランジスターのドライバー又はスイッチングドライバーにも広く適用することができる。スイッチング装置が変圧器の自己共振を促進せず、それに伴う電力損失を最小にすることが本当の効果である。
【技術分野】
【０００１】
本発明は、一般に高圧電源の制御に関し、具体的には、低圧電源からの高圧電力の一貫した制御に関する。
【背景技術】
【０００２】
高圧電源（ＨＶＰＳ）は、通常、非効率的で無駄の多い、ばらつきのある出力電圧を提供する。このことは、時間とともに性能が落ちるバッテリー等の電源を高圧電源とする場合に特に当てはまる。安価で効率的な、ばらつきのない高出力電圧が所望されている。安価で効率的でばらつきがなく、しかもコンパクトな高圧コンポーネントが、特に、商業的な用途、電気流体力学による素材の噴霧法において所望されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】なし
【非特許文献】
【０００４】
【非特許文献１】なし
【発明の開示】
【０００５】
本発明は、低圧電源からの高圧電力の一貫した制御に関する。
【０００６】
本発明は、電源に接続するよう構成された第一端を有する一次巻き線およびフィードバック巻き線を有したフライバック変圧器を含む高圧電源（ＨＶＰＳ）を提供することを意図している。かかるＨＶＰＳは、前記フィードバック巻き線の第一端に接続された制御ポートを有し、前記一次巻き線の第二端とアースとの間に接続されたスイッチング装置も含んでいる。また、当該ＨＶＰＳは、前記スイッチング装置の制御ポートとアースとの間に接続された補償キャパシタも含んでいる。
【０００７】
本発明は、上記ＨＶＰＳの他の実施形態であって、出力負荷又は入力電圧が変化した場合でも出力電圧をある電圧範囲内に維持するため、電源を調整することを含むものを提供することを意図している。他の実施形態は、第一および第二スイッチング装置を含んでいる。当該第二スイッチング装置が、前記第一スイッチング装置とアースの間に接続されているとともに、上述のように、前記第一スイッチング装置は、前記一次巻き線の前記第二端に接続されている。前記第二スイッチング装置は、前記出力電圧を調整するため、前記第一スイッチング装置への電流を遮断するよう動作可能である。本実施形態は、電圧調整装置に対する前記出力電圧と比例する電圧を還流することも含んでいる。かかる電圧調整装置は、前記第二スイッチング装置に接続され、前記電源の動作を調整するため、当該第二スイッチング装置が、前記第一スイッチング装置に対する電流を選択的に遮断するよう動作可能である。
【０００８】
本発明の他の実施形態は、負荷の変化が小さく、あるいは、出力電圧に対して取るに足らないものであると仮定するが、バッテリー電源からの動作の場合、入力電圧の変化が予想される。かかる実施形態は、電源自体から電圧調整装置への還流を含んでいる。かかる電圧調整装置は、第二スイッチング装置に接続されており、前記ＨＶＰＳに印加される前記電源の電圧を効率的に調整するため、当該第二スイッチング装置が、前記第一スイッチング装置に対する電流を選択的に遮断するよう動作可能である。
【０００９】
また、本発明は、上述の電源を動作させる方法であって、後に導電を開始し、前記回路の自励発振を生じさせる原因となる、前記スイッチング装置に直流電圧が印加される方法を提供することを意図している。かかる自励発振は、フライバック変圧器の二次巻き線に出力電圧を誘導する。
【００１０】
添付された図面を考慮しながら読んでいくと、好ましい実施形態の以下の詳細な説明から、本発明のさまざまな目的ならびに効果が当業者に明らかにされる。
【図面の簡単な説明】
【００１１】
【図１】図１は、本発明に基づく高圧電源回路図である。
【図２】図２は、図１に示された電源の他の実施形態の回路図であって、出力電圧を整流し昇圧するためのコッククロフト・ウォルトン型電圧増倍回路の回路図である。
【図３】図３は、図１に示された電源の他の実施形態の回路図であって、出力電圧を調整するオペアンプ（演算増幅器）の使用状態を示した回路図である。
【図４】図４は、図１に示された電源の他の実施形態の回路図であって、マイクロコントローラーを示した回路図である。
【図５】図５は、図１に示された電源の他の実施形態の回路図であって、入力電圧の調整を示した回路図である。
【図６】図６は、図１に示された電源の他の実施形態の回路図であって、入力電圧の調整を示した回路図である。
【図７】図７は、図１に示された電源の他の実施形態の回路図であって、入力電圧の調整を示した回路図である。
【図８】図８は、図４に示された回路の斜視図である。
【図９】図９は、図１および図２に示された回路についてのコレクターならびにベース電圧のオシロスコープ画面のキャプチャである。
【図１０】図１０は、図１および図２に示された回路であって、補償キャパシターが取り除かれた当該回路についてのコレクターならびにベース電圧のオシロスコープ画面のキャプチャである。
【図１１】図１１は、補償キャパシターに対応して、図１および図２に示された回路構造に対して与えられたコレクター電流および出力電圧を示したグラフである。
【図１２】図１２は、図２に示された回路内で生じた電圧のオシロスコープ画面のキャプチャである。
【図１３】図１３は、図２に示された回路であって、補償キャパシターが取り除かれた当該回路内で生じた電圧のオシロスコープ画面のキャプチャである。
【実施形態の詳細な説明】
【００１２】
ここで図面を参照すると、図１に、本発明に基づく高圧電源（ＨＶＰＳ）１０の回路図が示されている。高圧電源１０は、二次巻き線が一次巻き線よりも巻き数が多いような一次巻き線および二次巻き線１４、１６をそれぞれ有するフライバック変圧器１２を含んでいる。また、かかるフライバック変圧器は、フィードバック巻き線１８を含んでいる。３つ全ての巻き線１４、１６ならびに１８は、共通芯１９上に巻き付けられている。ＨＶＰＳ１０は、一次巻き線１４の一端に接続されたコレクター端子ならびに接地端子に接続されたエミッター端末を有するスイッチングトランジスターＱ１も含んでいる。かかるスイッチングトランジスターＱ１は、フィードバック巻き線１８を介して、第一および第二フィードバック巻き線バイアス抵抗器Ｒ１およびＲ２の共通接続にそれぞれ接続されたべース端末を有している。第二抵抗器Ｒ２の非共通接続端が、チューニングキャパシターＣ２を介してアースに接続されているとともに、第一抵抗器の非共通接続端が、直流電源Ｖinに接続されている。チューニングキャパシターＣ２は、当該回路の発振周波数を決定する時定数を提供するため、バイアス電圧分圧器において抵抗器Ｒ１およびＲ２と協働する。大きいフィルタキャパシターＣ１が、回路１０の入力側にわたって電源Ｖinと接地端子との間に接続され、回路１０の入力にわたってアースされている。以下でその目的が説明される補償キャパシターＣ２０は、スイッチングトランジスターＱ１のベースとエミッター端末間に接続される。スイッチングトランジスターのエミッター端末がアースに接続されているので、補償キャパシターＣ２０は、フィードバック巻き線１８の一端とアースの間にも接続される。
【００１３】
ここで、ＨＶＰＳ１０の動作について説明する。回路に電力が印可されると、バイアス抵抗器Ｒ１およびＲ２は、スイッチングトランジスターＱ１をオンにし始めるか、あるいは、フライバックトランジスターの一次巻き線１４を通じて電流が流れることを許容するよう導く。かかる一次巻き線１４は、分圧器の芯１９によってフィードバック巻き線１８に接続されている。一次巻き線１４に電流が増えると、フィードバック巻き線１８内に構成されるスイッチングトランジスターＱ１の伝導と逆の電圧を誘導するトランス芯１９内に磁場が生成される。フィードバック巻き線に電圧が構成されると、スイッチングトランジスターＱ１がオフになり、一次巻き線１４を流れる電流はゼロになる。一次巻き線１４の電流が低下すると、一次巻き線１４により生じる磁場が崩壊され、これにより、二次巻き線１６に電圧が誘導される。二次巻き線１６は、一次巻き線１４よりも巻き数が多いので、一次巻き線に対する二次巻き線の巻数比により決定された振幅を用いると、二次巻き線にわたって誘導される電圧は、一次巻き線１４にわたる電圧よりも大きい。スイッチングトランジスターＱ１がオフにされ、あるいは、誘導が停止されると、フィードバック巻き線１８にわたって誘導される電圧もゼロに降下し、スイッチングトランジスターＱ１を再び動作させ、サイクルを繰り返すことを許容する。したがって、図１に示したＨＶＰＳ１０は、自励発振回路（self-oscillating circuit）又は自励発振コンバーター（self-oscillating converter）である。ＨＶＰＳ１０は、スイッチングトランジスターＱ１を、導電状態ならびに非導電状態の間でスイッチングすることによって動作するので、かかる回路をスイッチングパワーコンバーターと呼んでもよい。
【００１４】
ＨＶＰＳ１０等の自励発振回路において、動作周波数は、電源にかかる負荷、入力電圧の大きさ、一次巻き線のインダクタンス、フィードバックと一次巻き線の巻き数の比、スイッチングトランジスターの利得、ならびにキャパシターＣ２の値によって決まる。自励発振コンバーターについては、おおざっぱに述べると、周期の半分が、変圧器の磁場にエネルギーをためるために費やされ、周期の他の半分の間、かかるエネルギーは負荷上に放出される。一般的なスイッ
チング周波数は、人間の聴力範囲を大きく超えるよう意図的に、すなわち、２０ｋＨｚを超え、より具体的には、通常３０から５０ｋＨｚに設定される。コンバーターは、意図的に、変圧器への、ならびに、そこからのエネルギーの伝達を最適化し、トランジスタのスイッチング時のトランジスター損失を最小化する最小動作周波数を有している。
【００１５】
ＨＶＰＳ１０の振幅周波数は、上述のパラメーターによって決定されることが理想的である。しかし、一次巻き線１４とフィードバック巻き線１８間の静電結合、二次巻き線１６とフィードバック巻き線１８間の電磁、静電結合、ならびに、巻き線自体中の静電容量は、電源の動作中いくつかの共振周波数を有してもよい。二次巻き線１６のインダクタンスと結合する二次巻き線に印可された電圧出力回路における静電容量は、フィードバック巻き線によって自励発振回路に反映される共振周波数を作ることができる。ほとんどの場合、回路設計者によって設定された所望の共振周波数だけが、効率的に電気エネルギーを変換することを可能にする。他の共振は、巻き線の加熱ならびに不要な損失をもたらす場合もある。
【００１６】
無駄なエネルギーを減少させるため、補償キャパシターＣ２０は、不要な共振モードによりフィードバック巻き線１８に誘導された電圧信号にフィルターをかけるよう機能する。このフィードバック信号をフィルタリングすることにより、ＨＶＰＳ１０は、スイッチングトランジスターＱ１の誤作動(false triggering)の数を減少させ、あるいは、その全てを防止することができる。スイッチングトランジスターＱ１が動作するたびに、一次巻き線１４内にはより多くの電流が注ぎ込まれ、次に、一次巻き線内の磁場が崩壊すると、二次巻き線１８に誘起される。誤作動が生じると、２つの望ましくない出来事が発生する。まず、より多くの電流が一次巻き線に供給され、不要なフィードバックの問題を長引かせ、次に、各誤作動は、無駄な電圧スパイクでエネルギーを浪費する。
【００１７】
一次側のスイッチングトランジスターＱ１のベース−エミッター端子にわたって設けられた補償キャパシターＣ２０は、スイッチングトランジスター周囲の高周波数の共振信号を分路させ、トランジスターが効率的に、これらのインパルスを無視することを可能にする。しかし、実際の駆動信号が、スイッチングトランジスターＱ１のベース端子に印可されると、かかるトランジスターは、予想通り自身のコレクター−エミッター接点を介して電流を伝導可能である。したがって、スイッチングトランジスターＣ２０は、装置動作からＨＶＰＳ１０の不要な高共振周波数をフィルタリングする。補償キャパシターＣ２０は、一般に小さく、通常は、０．０１μＦから０．１μＦの範囲にあり、所望の入−出力性能とともに、設計者によって設定された共振周波数に基づいて選択される。補償キャパシターＣ２０が電源自身における電力損失を減少させ、Ｃ２０の最適値が、所望の高出力電圧も維持するとともに、変換効率を最大にすることが本発明の効果である。
【００１８】
ＨＶＰＳ１０の他の実施形態は、通常、図２において２０として示されている。図１に示す部品と類似するＨＶＰＳ２０の部品は、同じ参照符号が付されている。かかるＨＶＰＳ２０は、上述され図１に示された自励発振回路を含んでいるが、従来のコッククロフト・ウォルトン型電圧乗算回路２２が、フライバック変圧器１２の二次巻き線１８にわたって接続されている。かかる電圧乗算回路２２は、縦列に接続された(cascaded series of)キャパシタならびにダイオードを含んでいる。動作中、キャパシターは、二次巻き線１６の出力において、印可電圧を２倍にする２のキャパシターならびに２のダイオードからなる各セットにより直列に充電(cascade charged)される。前記出力は、個々のキャパシター上の電圧の総合計となる。ダイオードは、若干のリップルを有しあるいはそれを全く有しない一定の出力電圧Ｖoutを提供するため、キャパシターを通じて電流の経路を制御する。キャパシターおよびダイオードのセットが５つ存在するので、かかる完全な乗算回路については、電圧乗算回路２２の入力に印可された電圧が５回にわたって倍化され、合計１０倍化される。本発明に基づいて構築された一のＨＶＰＳ回路において、４Ｖの入力電圧ＶIN は、その後、２０Ｋｖの出力電圧を作り出すため１０倍にされる、２Ｋｖの二次巻き線を生じさせた。
【００１９】
図２に示す乗算回路２２は、１０個のステージを含んでいるが、本発明は、生じさせる出力電圧をそれぞれ大きく又は小さくするために、図示した数より多く又は少なくするよう構成してもよいことが理解される。乗算回路２２の最後のステージは、ユーザーの保護のため出力電圧を制限する出力抵抗器Ｒｓに接続される。しかし、かかる出力抵抗器は、選択的なものであり、ＨＶＰＳ２０の用途によっては省略してもよい。抵抗ＲL によって示される負荷は、出力抵抗器Ｒｓとアースの間に接続される。
【００２０】
図１および図２に示された自励発振ＨＶＰＳ１０および２０は、未調整であり、すなわち、入力電圧が少しでも変化したら出力電圧ＶＯＵＴも変化する。したがって、本発明の他の代替実施形態は、通常、図３において、入力電圧ＶINを制御することにより出力電圧ＶＯＵＴを調整する機能を含む３０として示される。前述のように、前述の図面に示された部品と類似する図３に示された部品は、同じ符号を有している。
【００２１】
かかるＨＶＰＳ３０は、図３に電界効果トランジスター（ＦＥＴ）３３として示された電気スイッチのゲートと接続された出力を有するコンパレーター回路３２を含んでいる。 かかるＦＥＴ３３は、スイッチングトランジスタＱ１のエミッター端子に接続しているアースとドレイン端子に接続しているソース端子を有している。コンパレーター回路３２は、ツェナーダイオード３４のアノードに接続するプラスの入力端末を有するオペアンプ３４を含んでいる。当該ツェナーダイオードのアノードがアースに接続されるとともに、かかるツェナーダイオード３４のカソードが、抵抗器を介して入力電圧Ｖinに接続されている。したがって、かかるツェナーダイオード３４は、オペアンプに対し、回路内で使用されている特定のツェナーダイオードによって決定される基準電圧ＶRを供給する。フィードバックライン３６は、オペアンプ３２のマイナス端子を、乗算回路とアースいずれかの間に接続された分圧器３８のセンタータップに接続している。かかる分圧器は、(e)とマークされたタップに接続されるよう示されているが、乗算器を、出力電圧ＶＯＵＴとともに、図３に示した他のいずれのタップに接続してもいいことが理解される。フィードバック分圧器の位置に関係なく、フィードバック電圧ＶＦは出力電圧ＶＯＵＴに比例する。したがって、分圧器３８は、フィードバック電圧ＶＦを、オペアンプ３２のマイナス端子に供給する。
【００２２】
ここで、調整済みのＨＶＰＳ３０の動作について説明する。前記オペアンプは、基準電圧ＶRとフィードバック電圧ＶＦを比較する。フィードバック電圧ＶＦが、基準電圧ＶRより小さい場合、前記ＦＥＴのゲート端末がハイに保たれ、ＦＥＴ３３を導電状態にされ、電流が自励発振フライバック変圧器を通じて流れることが許容され、これにより、ＨＶＰＳ３０に次々と出力電圧を生じさせるようにする。しかし、フィードバック電圧ＶＦが、大きくなり、基準電圧ＶRよりも大きくなった場合、ＦＥＴのゲート端末は接地状態にされ、ＦＥＴ３３が非導電状態に切り替えられ、ＨＶＰＳ３０への電力の流れを遮断する。入力電力のスイッチをオフにすると、自励発振回路はその機能を停止し、出力電圧ＶＯＵＴは減少し始め、フィードバック電圧ＶＦも同様に低下する。フィードバック電圧ＶＦが基準電圧ＶRを下回ると、オペアンプ回路の出力は再び高くなり、ＦＥＴ３３を導電状態に切り替え直し、電力を再び自励発振回路に供給する。したがって、ＨＶＰＳ３０は、所定の基準電圧に対する出力電圧ＶＯＵＴを維持するため、オン／オフ制御を用いる。本発明は、基準電圧の周囲がオペアンプの出力を獲得してしまうことを防止し、ＦＥＴ３３を常に完全な導電状態あるいは非導電状態とするため、コンパレーター回路３２にヒステリシスを追加することを意図している。部分的に導電されるＦＥＴ３３は、回路のこの部分の電力損失を増加させ、ＨＶＰＳ３０の動作の全体的な非効率を招いてしまう。また、ＦＥＴ３３について２つの明確な動作状態を規定することは、自励発振フライバック変圧器も２の動作状態しか有さないことを確定させる。
【００２３】
本発明の他の実施形態は、通常、図４において４０として示されており、ここでも、前の図面に示された部品と類似する部品は、同じ参照符号を有している。ＨＶＰＳ４０は、プログラムされたマイクロプロセッサー又は特定用途向け集積回路（ＡＳＩＣ）であるマイクロプロセッサー４２によって調整される。図４に示すように、ＦＥＴ３３のゲート電圧端末がマイクロプロセッサー４２の制御ポートに接続されるとともに、フィードバックライン３６は、マイクロプロセッサー４２上のフィードバック電圧ポートに接続されている。本発明は、マイクロプロセッサー４２が、ＦＥＴ３３のゲート端末に対して一定の周波数パルス幅変調済（ＰＷＭ）電圧を印可するよう動作可能であることを意図する。かかるＰＷＭ電圧は、ＨＶＰＳ４０に対する実効入力電圧を制御するため用いられる。この制御は、ＨＶＰＳの入力電圧信号のオン時間とオフ時間の比、すなわち、ＰＷＭ電圧のデューティーサイクルを動的に変化させることにより促進される。特定の電圧に維持される出力電圧ＶＯＵＴを調整するため、マイクロプロセッサー４０をプログラムするようにしてもよい。したがって、マイクロプロセッサー４０を含むことにより、回路の部品を交換することなく出力電圧を設定することが可能となる。基準電圧付近の非常に小さい変化における高周波数スイッチングを防止するため、マイクロプロセッサー４２に含まれるソフトウエアを介してヒステリシスが追加される。
【００２４】
これに代え、マイクロプロセッサー４２の動作は、固定されたオン時間又はオフ時間ならびにＦＥＴ３３のゲート端子に印可されるＰＷＭ電圧信号において可変周波数を用いるようにしてもよい。
【００２５】
本発明の前述の実施形態は、一定の出力電圧を維持するため、全て、出力電圧の検出ならびに入力パラメーターの調整を用いている。既述したように、出力電圧を還流させることは、供給電圧とともに負荷の様々な変動を補償するという効果を有している。しかし、所望の高電圧負荷が適度に一定である場合、前記供給は、バッテリー源で予想されるような、供給電圧の変動についての補償のみを必要とする。したがって、本発明は、それに対し、電源それ自体の性能が既知であり、一定であると考えられる、すなわち、特定の供給電圧（Ｖin）が自励発振回路に印可され、基本的に変圧器が特定の高出力電圧を生成する、追加の実施形態を意図している。これらの状況下において、供給電圧は、オシレーターならびに変圧器に伝達される前に予め調整済みであってもよい。
【００２６】
入力電源の調整を用いる本発明の他の実施形態は、通常、図５において５０として示されており、ここでも、前の図面に示された部品と類似する部品は、同じ参照符号を有している。図５に示すように、ＨＶＰＳ５０は、例えば、バッテリーなどの電源と高圧電源との間に挿入された電圧調整器５２を含んでいる。かかる電圧調整器５２は、従来のリニア電圧調整器又は従来のスイッチング電圧調整器のいずれであってもよい。スイッチング調整器のほうが、リニア調整器よりも効率的であるが、スイッチング調整器は、リニア調整器よりもコストが高く複雑である。例えば、図５から図７に示した回路は、入力電圧が４ＶＤＣの場合に２５ｋＶＤＣを生じさせる。
【００２７】
入力電圧の調整を含む他の実施形態は、通常、図６において６０として示されており、ここでも、前の図面に示された部品と類似する部品は、同じ参照符号を有している。ＨＶＰＳ６０は、事前調整機能(pre-regulation)を、高電圧電源のアーキテクチャーに組み入れる。図に示されたマイクロプロセッサー４２あるいは他のコントローラーは、オシレーターならびに変圧器の一次巻き線に印可された電圧を監視し、この値を所定の設定ポイントと比較する。ＦＥＴ３３を調節することにより、実効入力電圧を所望の値、この場合、４ＶＤＣに調整することができる。この場合、本発明は、図６に図示され線６２と名付けられた、入力電圧を監視する線を追加することを意図する。かかる入力電圧監視線６２は、入力電流ＶＩＮをマイクロプロセッサー４２の電圧監視ポートに接続する。新しいバッテリーセットを用いた場合、マイクロプロセッサー４２は、ＨＶＰＳ６０に一定の入力電圧を提供するため、ＰＷＭのオフの時間と比べてオンの時間を短くするためにデューティーサイクルを短くする。前記調整に関する正確なターゲット電圧は、マイクロプロセッサー４２内のバッテリー電源およびＰＷＭ電源の能力の範囲内で設定される。ＨＶＰＳ６２に供給される入力電圧は、監視され、ＨＶＰＳ入力電圧のオン時間とオフ時間の割合を動的に調節するために用いられる。年月を経て、バッテリー電圧が低下したとしても、ＨＶＰＳを安定させ、一定の入力電圧を提供するため、マイクロプロセッサー４２が、自動的にＰＷＭ電圧のオン時間を増加させるとともに、オフ時間を減少させる。したがって、Vinは、自体のＰＷＭ出力ならびにＦＥＴ３３を通じ、マイクロプロセッサー４２によって調節される。
【００２８】
さらに他の実施形態は、通常、図７において７０として示されており、ここで、図６に図示されたマイクロプロセッサー４２が、図３に示されたコンパレーター回路３２又は他の従来のコンパレーター回路と近似するコンパレーター回路７２に置き換えられる。例えば、図５から図７に示した回路は、入力電圧が４ＶＤＣの場合に２５ｋＶＤＣを生じさせる。
【００２９】
上述のＨＶＰＳ４０の一つの可能な構成が図８に示されており、ここでも、図４に示された部品と類似する部品は、同じ参照符号を有している。図８に示すように、フライバック変圧器１２ならびにマイクロプロセッサー４２は、自励発振回路の他の部品も備えるプライマリー回路基板８０上に設けられている。コッククロフト・ウォルトン型電圧乗算回路２２は、プライマリー回路基板８０に取り付けられているセコンダリー回路基板８２上に設けられる。当該セコンダリー回路基板８２は、プライマリー回路基板８０とほぼ直角に示されているが、本発明は、回路基板８０と８２の間の他の方向において実施してもよいことが理解される。回路部品を絶縁し、保護するため、ポッティング(potting)８４が、コッククロフト・ウォルトン型電圧乗算回路２２の上に塗布される。図８に示された構成は、多数の異なるコッククロフト・ウォルトン型電圧乗算回路が、共通のオシレーター回路に取り付けられることを可能にし、これにより、必須部品の最小限の在庫から異なる出力電圧を有するＨＶＰＳの構成が可能となる。図８に示す構成を、図２に示したＨＶＰＳ２０、図３に示したＨＶＰＳ３０、および、図５から図７に示したＨＶＰＳ５０、６０ならびに７０に用いてもよいことが理解される。
【００３０】
本発明は、低い電圧から、一定で、リップルが少ない、超高出力電圧を提供する。本発明のある用途においては、電界効果技術（ＥＦＥＴ）による噴霧法とも呼ばれる、一定の電気流体力学噴霧法(electrohydrodynamic spraying)のために、安定した高圧電源が必要とされる。ＥＦＥＴによる噴霧法に望まれる高圧出力の範囲は、３ｋＶから３０ｋＶであり、より具体的には、６ｋＶから２５ｋＶである。しかし、本発明は、１ｋＶから５０ｋＶを下回る又は上回る他の高圧出力レベルを要するアプリケーションにおいて実行され、用いられるようにしてもよい。本発明は、入力電圧を、それぞれの最大出力が３ボルトおよび６ボルトで、それぞれの最小出力が２ボルトおよび４ボルトである、２個又は４個の単三電池によって供給してもよいことを意図している。しかし、上述のＨＶＰＳ回路は、他の入力電圧および直流電源（図示せず）を含む他の電源を用いるようにしてもよい。
【実施例】
【００３１】
ここで、図２のＨＶＰＳ２０の回路を参照すると、発明者は、０．０３３マイクロＦの値を有する補償キャパシターＣ２０を用いて前記回路のテストを行った。図９は、トランジスターＱ１の電圧のオシロスコープでの画面であって、上の波形(top trace)が点(a)において観察されたコレクターの信号および下の波形(bottom trace)が点(b)において観察されたベースの信号を示している。次に、補償キャパシターＣ２０が取り除かれ、図１０に示された結果を伴うテストが繰り返された。補償キャパシターＣ２０を含むことにより、コレクター信号(a)だけでなくベース信号(b)におけるリップルの量が著しく減少したことが明らかである。固定インピーダンスへの出力電圧を２４．４キロボルト（ｋＶ）から２２．７ｋＶ、すなわち６．９７％だけ減少させるとともに、４ボルトに固定された変換器への入力電流を１１６ミリアンペア(mA)から９９ｍＡに、すなわち１４．６６％だけ減少させることが、より重要である。入力電圧Ｖin が両方の場合に同じであるで、出力電圧ＶOUTが減少することは、出力電力の減少を示し、入力電流が減少することは、消費電力の減少を示している。しかし、入力電力の減少が大きいので、補償キャパシターＣ２０を有するＨＶＰＳ２０が、補償キャパシターを有していない電源よりも非常に効率的であることが明らかである。
【００３２】
一以上の補償キャパシターが用いられている場合の分路エレメント又は複数のエレメントの値は、電源の意図された動作周波数および自己共振周波数(ＳＲＦ)によって決定される。かかる分路は、ＳＲＦにおいてかなり低いインピーダンスを示す必要があるが、全回路に設計される自己共振周波数を減衰させない必要がある。この設計で用いられている単一の静電容量は、低コストを提供するが、不要な信号の除去と通常の動作に支障がない程度これらの信号を通過させることの間で妥協を成立させなければならない。通常、２つの周波数は、少なくとも互いに別の種類の振幅であるから、簡易なフィルタリングを採用することができる。より複雑な分流ネットワークを用いることによって、より高い性能を得ることができるが、ネットワーク自体にコストがかかってしまう。
【００３３】
重要なパラメーターのいくつかを測定することは挑戦的なことなので、分析を介して特定の値を決定することはかなり困難である。また、かかる決定プロセスは、設計者が希望する結果によって影響される。例えば、図１１のデータは、図１および図２に示された回路構成について集められチャート化されたものである。Ｙ軸は、規格化された出力電圧ならびに入力電流であり、Ｘ軸は、μＦで示された静電容量である。
【００３４】
図１１は、補償キャパシターの値に応じ、４ボルトに固定された入力電圧における規格化された出力電圧ならびに入力電流の関係をそれぞれ示している。この回路構成についての分路の静電容量が、０．０３μＦと０．１μＦの間にあるとき、供給電流が最小化されているように見えるが、出力電圧も低下を経験している。他方、実際の出力電圧と同じくらい高く維持することがもう１つの目標であるなら、これらのデータは、補償キャパシターが、０．０１μＦを下回わらなければならないことを示唆する。規格化された出力電圧と入力電流の比率を用いることにより、最大値は０．０３μＦから０．０３５μＦの付近であることが観察される。標準的なキャパシターの値が０．０３３μＦであるので、この値は、最適の性能を得るため選択される。図面の右側の凡例(key)は、電圧ならびに電流の曲線Ａ、Ｂ、ＣならびにＣを識別するためのものである。
【００３５】
設計で用いられるであろう他の変圧器のため、曲線の定量値は変化するが、一般的な原則はそのままである。ここで開示される技術を用いると、当業者は、正しい補償キャパシターの値をただちに決定することが可能である。
【００３６】
上で述べたように、図９は、所定位置に補償キャパシターＣ２０を有する自励発振電源のベースおよびコレクター信号を示している。図１１ならびに入出力電力の計算によると、補償キャパシターＣ２０の値は、０．０３３μＦの際に効率が最大になる。しかし、図９は、トランジスタＱ１が飽和状態から導電が少ない状態に移行した場合に、電圧スパイクが点で存在することを示す。これらの高周波のスパイクは、電源の近傍にある回路の動作を妨害するおそれがあり又はＥＭＩに敏感な他の装置にそれを照射し又はそれを伝達する、望ましくない電磁妨害（ＥＭＩ）の原因となるおそれがある。連邦通信委員会（ＦＣＣ）等の管理機関は、製品で発生する可能性があり、許容できるＥＭＩの量について制限を設けている。
【００３７】
図１２および図１３は、補償キャパシターＣ２の値を０．０６８および０．１０μＦにそれぞれ増加させた場合の回路の性能に対する影響を示している。静電容量が、最適な効率のための値を超えて増加すると、トランジスタＱ１が飽和状態から導電が少ない状態に移行した場合に、図９において点で示された電圧スパイクが減衰するとともに、ノイズは著しく減少する。図１３においては、電圧スパイクの更なる減衰をほとんど感知することができない。これら双方の構成についての出力電圧は、２２．４ｋＶであり、４ボルトの電源を有する入力電流は、図１２および図１３で、それぞれ１００および１０１ｍＡである。これにより、ＨＶＰＳの全体効率は、少ししか影響を受けないように見えるが、供給によって発生する雑音に対する補償キャパシターの影響は非常に大きい。
【００３８】
この発明の動作原理ならびに態様は、特許法の規定に基づき、その好ましい実施形態において説明され例示されている。しかし、この発明は、その精神または範囲から逸脱することなく、具体的に説明され例示されたもの以外の態様によって実施してもよいことを理解されるべきである。したがって、本発明は、直流入力電源と変圧器の一次巻き線（図示せず）との間にスイッチング装置が設けられている高級なドライバーだけでなく、電界効果トランジスターのドライバー又はスイッチングドライバーにも広く適用することができる。スイッチング装置が変圧器の自己共振を促進せず、それに伴う電力損失を最小にすることが本当の効果である。
【特許請求の範囲】
【請求項１】
高圧電源であって、
電源に接続するよう構成される第一端を有する一次巻き線およびフィードバック巻き線を有したフライバック変圧器と、
前記フィードバック巻き線の第一端に接続された制御ポートを有し、前記一次巻き線の第二端とアースとの間に接続されたスイッチング装置と、
前記スイッチング装置の制御ポートとアースとの間に接続された補償キャパシターと、
を備えることを特徴とする高圧電源。
【請求項２】
請求項１に基づく電源において、前記フライバック変圧器は、前記一次巻き線よりも巻き数が多い二次巻き線を含んでおり、これにより、前記一次巻き線に印加された電圧よりも大きい出力電圧が、二次巻き線にわたって誘導されることを特徴とする高圧電源。
【請求項３】
請求項３に基づく電源において、コッククロフト・ウォルトン型電圧乗算回路が、前記フライバック変圧器の二次巻き線にわたって接続されることを特徴とする電源。
【請求項４】
請求項３に基づく電源において、前記スイッチング装置は、トランジスターであることを特徴とする電源。
【請求項５】
高圧電源であって、
電源に接続するよう構成される第一端を有する一次巻き線およびフィードバック巻き線を有し、前記一次巻き線よりも巻き数が多い第二巻き線も有しており、これにより、前記一次巻き線に印加される電圧よりも大きい出力電圧が、二次巻き線にわたって誘導される、フライバック変圧器と、
前記フィードバック巻き線の第一端に接続された制御部を有し、前記一次巻き線の第二端に接続された第一スイッチング装置と、
前記第一スイッチング装置とアースの間に接続され、前記出力電圧を調整するため、前記第一スイッチング装置への電流を遮断するよう動作可能な第二スイッチング装置と、
前記第一スイッチング装置の制御ポートと前記第二スイッチング装置の間に接続された補償キャパシターと、を備えること、
を特徴とする高圧電源。
【請求項６】
請求項５に基づく電源であって、さらに、前記第二電気スイッチング装置に接続され、当該第二スイッチング装置が前記第一スイッチング装置に対する電流を選択的に遮断するよう動作可能である電圧調整装置に対する前記出力電圧と比例する、フィードバック電圧の還流を含むことを特徴とする電源。
【請求項７】
請求項６に基づく電源において、前記第一電気スイッチは、トランジスターであり、前記第二電気スイッチは、電界効果トランジスターであることを特徴とする電源。
【請求項８】
請求項７に基づく電源において、前記電圧調整装置は、目標とする電圧を維持するため前記出力電圧を調整するよう動作可能な、マイクロコントローラーを含むことを特徴とする電源。
【請求項９】
請求項８に基づく電源において、前記マイクロコントローラーは、前記目標電圧を設定するようにも動作可能であることを特徴とする電源。
【請求項１０】
請求項８に基づく電源において、前記マイクロコントローラーは、前記フィードバック電圧に応じたデューティーサイクルを有するパルス幅変調電圧を生成するよう動作可能であり、当該マイクロコントローラーは、前記出力電圧を調整するため、前記パルス幅変調電圧を、前記電界効果トランジスターのゲート端子に印加するよう動作可能であることを特徴とする電源。
【請求項１１】
請求項１０に基づく電源において、前記マイクロコントローラーは、前記入力電圧を監視し、入力電圧の変化を補償するため、前記パルス幅変調電圧の前記デューティーサイクルを変更するよう動作可能であることを特徴とする電源。
【請求項１２】
請求項７に基づく電源において、前記電圧調整装置は、前記フィードバック電圧と基準電圧を比較するコンパレーターを含むことを特徴とする電源。
【請求項１３】
請求項１２に基づく電源において、前記コンパレーターは、オペアンプを含むことを特徴とする電源。
【請求項１４】
請求項４に基づく電源であって、さらに、前記一次巻き線の前記第一端と電源の間に接続される電圧調整装置を含むことを特徴とする電源。
【請求項１５】
請求項４に基づく電源において、前記補償キャパシターの値は、前記電圧の効率を最適にするため選択されることを特徴とする電源。
【請求項１６】
請求項４に基づく電源において、前記補償キャパシターの値は、前記電源により生じたいかなる電磁妨害を最小にするため選択されることを特徴とする電源。
【請求項１７】
高圧電源を動作する方法であって、
(a)電源に接続する第一端を有する一次巻き線およびフィードバック巻き線を有するフライバック変圧器であって、さらに、前記一次巻き線よりも巻き数が多い二次巻き線を含んでいるフライバック変圧器と、
前記フィードバック巻き線の第一端に接続された制御ポートを有し、前記一次巻き線の第二端とアースとの間に接続されたスイッチング装置と、
前記スイッチング装置の制御ポートとアースとの間に接続された補償キャパシターと、を設けるステップと、
(b)前記スイッチング装置が電流を導電するように当該スイッチング装置に電圧を印可するステップと、
(c)前記第二巻き線および前記フィードバック巻き線に電圧を誘導するステップであって、前記フィードバック巻き線の電圧が前記電流を伴うステップと、
(d)前記スイッチング装置が前記電流を導電するのを停止させるため、前記フィードバック巻き線に誘導された前記電圧を、前記スイッチング装置に印可するステップと、
(e) 前記二次巻き線および前記フィードバック巻き線に誘導された電圧が減衰することを許容するステップであって、これにより、前記スイッチング装置は、再び電流を導電するステップと、
を備えることを特徴とする方法。
【請求項１８】
請求項１７に基づく方法において、前記出力電圧をさまざまな負荷についての電圧の範囲内に維持するため、前記第二巻き線の電圧の一部を、前記電源を調整するよう動作可能な電圧調整装置に還流させることを特徴とする方法。
【請求項１】
高圧電源であって、
電源に接続するよう構成される第一端を有する一次巻き線およびフィードバック巻き線を有したフライバック変圧器と、
前記フィードバック巻き線の第一端に接続された制御ポートを有し、前記一次巻き線の第二端とアースとの間に接続されたスイッチング装置と、
前記スイッチング装置の制御ポートとアースとの間に接続された補償キャパシターと、
を備えることを特徴とする高圧電源。
【請求項２】
請求項１に基づく電源において、前記フライバック変圧器は、前記一次巻き線よりも巻き数が多い二次巻き線を含んでおり、これにより、前記一次巻き線に印加された電圧よりも大きい出力電圧が、二次巻き線にわたって誘導されることを特徴とする高圧電源。
【請求項３】
請求項３に基づく電源において、コッククロフト・ウォルトン型電圧乗算回路が、前記フライバック変圧器の二次巻き線にわたって接続されることを特徴とする電源。
【請求項４】
請求項３に基づく電源において、前記スイッチング装置は、トランジスターであることを特徴とする電源。
【請求項５】
高圧電源であって、
電源に接続するよう構成される第一端を有する一次巻き線およびフィードバック巻き線を有し、前記一次巻き線よりも巻き数が多い第二巻き線も有しており、これにより、前記一次巻き線に印加される電圧よりも大きい出力電圧が、二次巻き線にわたって誘導される、フライバック変圧器と、
前記フィードバック巻き線の第一端に接続された制御部を有し、前記一次巻き線の第二端に接続された第一スイッチング装置と、
前記第一スイッチング装置とアースの間に接続され、前記出力電圧を調整するため、前記第一スイッチング装置への電流を遮断するよう動作可能な第二スイッチング装置と、
前記第一スイッチング装置の制御ポートと前記第二スイッチング装置の間に接続された補償キャパシターと、を備えること、
を特徴とする高圧電源。
【請求項６】
請求項５に基づく電源であって、さらに、前記第二電気スイッチング装置に接続され、当該第二スイッチング装置が前記第一スイッチング装置に対する電流を選択的に遮断するよう動作可能である電圧調整装置に対する前記出力電圧と比例する、フィードバック電圧の還流を含むことを特徴とする電源。
【請求項７】
請求項６に基づく電源において、前記第一電気スイッチは、トランジスターであり、前記第二電気スイッチは、電界効果トランジスターであることを特徴とする電源。
【請求項８】
請求項７に基づく電源において、前記電圧調整装置は、目標とする電圧を維持するため前記出力電圧を調整するよう動作可能な、マイクロコントローラーを含むことを特徴とする電源。
【請求項９】
請求項８に基づく電源において、前記マイクロコントローラーは、前記目標電圧を設定するようにも動作可能であることを特徴とする電源。
【請求項１０】
請求項８に基づく電源において、前記マイクロコントローラーは、前記フィードバック電圧に応じたデューティーサイクルを有するパルス幅変調電圧を生成するよう動作可能であり、当該マイクロコントローラーは、前記出力電圧を調整するため、前記パルス幅変調電圧を、前記電界効果トランジスターのゲート端子に印加するよう動作可能であることを特徴とする電源。
【請求項１１】
請求項１０に基づく電源において、前記マイクロコントローラーは、前記入力電圧を監視し、入力電圧の変化を補償するため、前記パルス幅変調電圧の前記デューティーサイクルを変更するよう動作可能であることを特徴とする電源。
【請求項１２】
請求項７に基づく電源において、前記電圧調整装置は、前記フィードバック電圧と基準電圧を比較するコンパレーターを含むことを特徴とする電源。
【請求項１３】
請求項１２に基づく電源において、前記コンパレーターは、オペアンプを含むことを特徴とする電源。
【請求項１４】
請求項４に基づく電源であって、さらに、前記一次巻き線の前記第一端と電源の間に接続される電圧調整装置を含むことを特徴とする電源。
【請求項１５】
請求項４に基づく電源において、前記補償キャパシターの値は、前記電圧の効率を最適にするため選択されることを特徴とする電源。
【請求項１６】
請求項４に基づく電源において、前記補償キャパシターの値は、前記電源により生じたいかなる電磁妨害を最小にするため選択されることを特徴とする電源。
【請求項１７】
高圧電源を動作する方法であって、
(a)電源に接続する第一端を有する一次巻き線およびフィードバック巻き線を有するフライバック変圧器であって、さらに、前記一次巻き線よりも巻き数が多い二次巻き線を含んでいるフライバック変圧器と、
前記フィードバック巻き線の第一端に接続された制御ポートを有し、前記一次巻き線の第二端とアースとの間に接続されたスイッチング装置と、
前記スイッチング装置の制御ポートとアースとの間に接続された補償キャパシターと、を設けるステップと、
(b)前記スイッチング装置が電流を導電するように当該スイッチング装置に電圧を印可するステップと、
(c)前記第二巻き線および前記フィードバック巻き線に電圧を誘導するステップであって、前記フィードバック巻き線の電圧が前記電流を伴うステップと、
(d)前記スイッチング装置が前記電流を導電するのを停止させるため、前記フィードバック巻き線に誘導された前記電圧を、前記スイッチング装置に印可するステップと、
(e) 前記二次巻き線および前記フィードバック巻き線に誘導された電圧が減衰することを許容するステップであって、これにより、前記スイッチング装置は、再び電流を導電するステップと、
を備えることを特徴とする方法。
【請求項１８】
請求項１７に基づく方法において、前記出力電圧をさまざまな負荷についての電圧の範囲内に維持するため、前記第二巻き線の電圧の一部を、前記電源を調整するよう動作可能な電圧調整装置に還流させることを特徴とする方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公表番号】特表２００９−５４２１８９（Ｐ２００９−５４２１８９Ａ）
【公表日】平成２１年１１月２６日（２００９．１１．２６）
【国際特許分類】
【出願番号】特願２００９−５１８２２３（Ｐ２００９−５１８２２３）
【出願日】平成１９年６月２６日（２００７．６．２６）
【国際出願番号】ＰＣＴ／ＵＳ２００７／０１４８１６
【国際公開番号】ＷＯ２００８／００２５６６
【国際公開日】平成２０年１月３日（２００８．１．３）
【出願人】（５９１０７２０８６）バテル メモリアル インスティチュート (8)
【Ｆターム（参考）】
【公表日】平成２１年１１月２６日（２００９．１１．２６）
【国際特許分類】
【出願日】平成１９年６月２６日（２００７．６．２６）
【国際出願番号】ＰＣＴ／ＵＳ２００７／０１４８１６
【国際公開番号】ＷＯ２００８／００２５６６
【国際公開日】平成２０年１月３日（２００８．１．３）
【出願人】（５９１０７２０８６）バテル メモリアル インスティチュート (8)
【Ｆターム（参考）】
[ Back to top ]