【課題】８０２．１１（ｎ）の高いスループット、性能の強固さ及びサービスの質を要求するマルチメディア配信アプリケーションにおいて、高速メディアアクセス制御のためのメモリ管理技術を提供する。
【解決手段】パケットバッファ２５０は、パケット長６１４と、シーケンス番号６１６と、第２のデータ構造を指し示すポインタ６１２と、を具備する第１のデータ構造を有するパケットを格納する。パケットデータは、１つ以上の第２のデータ構造から成る連結リストに格納する。送信待ち行列及び受信待ち行列は、前記第１のデータ構造の連結リスト又はアレイを用いて形成する。第１及び第２のデータ構造を格納するためのメモリ場所を、各々のデータ構造型に関するフリーな格納場所を示すリスト内において保管する。２つの構成を選択することができる柔軟なメモリアーキテクチャ。

【特許請求の範囲】
【請求項１】
パケットバッファ内の第１のデータ構造内に、第１のパケットの長さ、前記パケットのシーケンス番号、及び前記パケットバッファ内の第２のデータ構造の第２のパケットバッファ格納場所を格納することと、
前記第１のパケットからのデータを前記格納された第２のパケットバッファ格納場所によって識別された前記第２のデータ構造内に格納すること、とを具備する、方法。
【請求項２】
前記パケットバッファ内の第３のデータ構造内に、第２のパケットの長さ、前記第２のパケットのシーケンス番号、及び前記パケットバッファ内の第４のデータ構造の第４のパケットバッファ格納場所を格納することと、
前記第２のパケットからのデータを前記格納された第４のパケットバッファ格納場所によって識別された前記第４のデータ構造内に格納することと、
前記第３のデータ構造の前記格納場所を前記第１のデータ構造内に格納すること、とを具備する請求項１に記載の方法。
【請求項３】
複数の第１のデータ構造から成る連結リストを格納することによってパケット待ち行列を形成することであって、各々の第１のデータ構造は、複数のパケットのうちの１つと関連づけられること、をさらに具備する請求項１に記載の方法。
【請求項４】
第１のデータ構造のアレイを形成することであって、各々の第１のデータ構造は、複数のパケットのうちの１つと関連づけられること、をさらに具備する請求項１に記載の方法。
【請求項５】
フリーな第１のデータ構造ポインタリストを形成することであって、前記フリーな第１のデータ構造ポインタリストは、第１のデータ構造と関連づけるための１つ以上の第１のデータ構造ポインタを具備すること、をさらに具備する請求項１に記載の方法。
【請求項６】
前記フリーの第１のデータ構造ポインタリストから第１のデータ構造ポインタを取り出すことと、
前記取り出された第１のデータ構造ポインタを前記フリーな第１のデータ構造ポインタリストから取り除くこと、
前記取り出された第１のデータ構造ポインタによって識別された前記パケットバッファ内の格納場所に前記第１のデータ構造を格納すること、とをさらに具備する請求項５に記載の方法。
【請求項７】
以前に取り除かれた第１のデータ構造ポインタを前記フリーな第１のデータ構造ポインタリストに追加して前記第１のデータ構造を前記パケットバッファから取り除くことをさらに具備する請求項５に記載の方法。
【請求項８】
フリーな第２のデータ構造ポインタリストを形成することであって、前記フリーな第２のデータ構造ポインタリストは、第２のデータ構造と関連づけるための１つ以上のポインタを具備することをさらに具備する請求項１に記載の方法。
【請求項９】
前記フリーな第２のデータ構造ポインタリストから第２のデータ構造ポインタを取り出すことと、
前記取り出された第２のデータ構造ポインタを前記フリーな第２のデータ構造ポインタリストから取り除くこと、
前記取り出された第２のデータ構造ポインタを前記第１のデータ構造の前記第２のパケットバッファ格納場所に格納すること、とをさらに具備する請求項８に記載の方法。
【請求項１０】
前記取り出された第２のデータ構造ポインタによって識別された前記パケットバッファ内の格納場所に前記第２のデータ構造を格納することをさらに具備する請求項９に記載の方法。
【請求項１１】
以前に取り除かれた第２のデータ構造ポインタを前記フリーな第２のデータ構造ポインタリストに追加して前記第２のデータ構造を前記パケットバッファから取り除くことをさらに具備する請求項８に記載の方法。
【請求項１２】
前記パケットバッファ内の前記第２のデータ構造の前記第２のパケットバッファ格納場所は、前記第１のデータ構造の第２のデータ構造ポインタフィールドに格納され、前記パケットバッファから第２のデータ構造を取り出すことであって、前記第２のデータ構造は、前記第１のデータ構造の前記第２のデータ構造ポインタフィールドによって識別されること、をさらに具備する請求項１１に記載の方法。
【請求項１３】
装置であって、
パケットバッファ内の第１のデータ構造内に、第１のパケットの長さ、前記パケットのシーケンス番号、及び前記パケットバッファ内の第２のデータ構造の第２のパケットバッファ格納場所を格納するための手段と、
前記第１のパケットからのデータを前記格納された第２のパケットバッファ格納場所によって識別された前記第２のデータ構造内に格納するための手段と、を具備する、装置。
【請求項１４】
前記パケットバッファ内の第３のデータ構造内に、第２のパケットの長さ、前記第２のパケットのシーケンス番号、及び前記パケットバッファ内の第４のデータ構造の第４のパケットバッファ格納場所を格納するための手段と、
前記第２のパケットからのデータを前記格納された第４のパケットバッファ格納場所によって識別された前記第４のデータ構造内に格納するための手段と、
前記第３のデータ構造の前記格納場所を前記第１のデータ構造内に格納するための手段と、を具備する請求項１３に記載の装置。
【請求項１５】
複数の第１のデータ構造から成る連結リストを格納することによってパケット待ち行列を形成するための手段であって、各々の第１のデータ構造は、複数のパケットのうちの１つと関連づけられている手段、をさらに具備する請求項１３に記載の装置。
【請求項１６】
第１のデータ構造のアレイを形成するための手段であって、各々の第１のデータ構造は、複数のパケットのうちの１つと関連づけられる手段、をさらに具備する請求項１３に記載の装置。
【請求項１７】
装置であって、
複数の通信フローの各々に関する１つ以上のパラメータを格納するように第１のモードにおいて構成され、
前記複数の通信フローの各々に関するポインタを格納するように第２のモードにおいて構成される第１のメモリであって、各ポインタは、前記各々の通信フローと関連づけられた格納場所を示す第１のメモリと、
前記複数の通信フローの各々に関するパケットを格納するように前記第１のモードにおいて構成され、
前記複数の通信フローの各々に関する１つ以上のパラメータから成る複数の組を格納するように前記第２のモードにおいて構成される第２のメモリであって、１つ以上のパラメータから成る各々の組は、前記各々の通信フローと関連づけられた前記ポインタによって示される前記格納場所において格納される第２のメモリと、
前記複数の通信フローの各々に関するパケットを格納するために動作可能なように前記第２のモードにおいて構成された、第３のメモリとともに動作可能なメモリインタフェースと、
選択されたモードを前記第１のモード又は前記第２のモードとして選択し、前記選択されたモードに従って前記第１のメモリを構成し、前記選択されたモードに従って前記第２のメモリを構成し、前記選択されたモードに従って前記メモリインタフェースを構成するプロセッサと、を具備する、装置。
【請求項１８】
前記第２のメモリは、前記第１のモードにおいて構成されたときには、パケットバッファを具備し、前記パケットバッファは、
パケットと関連づけられた第１のデータ構造と、
前記関連づけられたパケットからのデータを具備する第２のデータ構造と、を具備し、前記第１のデータ構造は、
前記関連づけられたパケットの長さを示す長さフィールドと、
前記関連づけられたパケットの前記シーケンス番号を示すシーケンス番号フィールドと、
前記第２のデータ構造の前記パケットバッファ内における前記格納場所を示すシーケンス番号フィールドと、
前記第２のデータ構造の前記パケットバッファ内における前記格納場所を示す第２のデータ構造ポインタフィールドと、を具備する請求項１７に記載の装置。
【請求項１９】
前記メモリインタフェースは、前記第２のモードにおいて構成されたときには、パケットバッファ内のパケットを前記第３のメモリに格納するために動作可能であり、
前記メモリインタフェースは、
パケットと関連づけられた第１のデータ構造と、
前記関連づけられたパケットからのデータを具備する第２のデータ構造と、を格納し、
前記第１のデータ構造は、
前記関連づけられたパケットの前記長さを示す長さフィールドと、
前記関連づけられたパケットの前記シーケンス番号を示すシーケンス番号フィールドと、
前記第２のデータ構造の前記パケットバッファ内の前記格納場所を示す第２のデータ構造ポインタフィールドと、を具備する請求項１８に記載の装置。
【請求項２０】
無線通信デバイスであって、
第１の集積回路であって、
複数の通信フローの各々に関する１つ以上のパラメータを格納するように第１のモードにおいて構成され、
前記複数の通信フローの各々に関するポインタを格納するように第２のモードにおいて構成された第１のメモリであって、各ポインタは、前記各々の通信フローと関連づけられた格納場所を示す第１のメモリと、
前記複数の通信フローの各々に関するパケットを格納するように前記第１のモードにおいて構成され、
前記複数の通信フローの各々に関する１つ以上のパラメータから成る複数の組を格納するように前記第２のモードにおいて構成された第２のメモリであって、１つ以上のパラメータから成る各々の組は、前記各々の通信フローと関連づけられた前記ポインタによって示される前記格納場所において格納される第２のメモリと、
前記複数の通信フローの各々に関するパケットを格納するために動作可能なように前記第２のモードにおいて構成された、第３のメモリとともに動作可能なメモリインタフェースと、
選択されたモードを前記第１のモード又は前記第２のモードとして選択し、前記選択されたモードに従って前記第１のメモリを構成し、前記選択されたモードに従って前記第２のメモリを構成し、前記選択されたモードに従って前記メモリインタフェースを構成するプロセッサと、を具備する、第１の集積回路と、
前記第１の集積回路の前記メモリインタフェースと結合され、前記複数の通信フローの各々に関するパケットを格納する第３のメモリを具備する第２の集積回路と、を具備する、無線通信デバイス。
【請求項２１】
無線通信デバイスであって、
複数の通信フローの各々に関する１つ以上のパラメータを格納する第１のメモリと、
前記複数の通信フローの各々に関するパケットを格納する第２のメモリであって、パケットと関連づけられた第１のデータ構造と、
前記関連づけられたパケットからのデータを具備する第２のデータ構造と、を具備する第２のメモリと、を具備し、
前記第１のデータ構造は、
前記関連づけられたパケットの長さを示す長さフィールドと、
前記関連づけられたパケットのシーケンス番号を示すシーケンス番号フィールドと、
前記第２のデータ構造の前記第２のメモリ内における前記格納場所を示す第２のデータ構造ポインタフィールドと、を具備する、無線通信デバイス。
【請求項２２】
前記第１のデータ構造は、第２の第１のデータ構造の前記第２のメモリ内における前記格納場所を示す次の第１のデータポインタフィールドをさらに具備する請求項２１に記載の無線通信デバイス。
【請求項２３】
複数のパケットから成るパケット待ち行列であって、複数の第１のデータ構造の連結リストによって形成される待ち行列をさらに具備し、各々の第１のデータ構造は、前記複数のパケットのうちの１つと関連づけられ、前記待ち行列の順序は、各々の第１のデータ構造の次の第１のデータポインタフィールドに従って前記連結リスト内の前記複数の第１のデータ構造の各々をリンクすることによって決定される請求項２２に記載の無線通信デバイス。
【請求項２４】
命令を含むコンピュータによって読み取り可能な媒体であって、前記命令は、
第１又は第２のモードを選択するための命令と、
複数の通信フローの各々に関する１つ以上のパラメータを格納するように第１のモードにおいて第１のメモリを構成するための命令と、
前記複数の通信フローの各々に関するポインタを格納するように第２のモードにおいて前記第１のメモリを構成するための命令であって、各ポインタは、前記各々の通信フローと関連づけられた格納場所を示す命令と、
前記複数の通信フローの各々に関するパケットを格納するように前記第１のモードにおいて第２のメモリを構成するための命令と、
前記複数の通信フローの各々に関する１つ以上のパラメータから成る複数の組を格納するように前記第２のモードにおいて前記第２のメモリを構成するための命令であって、１つ以上のパラメータから成る各々の組は、前記各々の通信フローと関連づけられた前記ポインタによって示される前記格納場所内に格納される命令と、
前記複数の通信フローの各々に関するパケットを格納するために動作可能であるように前記第２のモードにおいて第３のメモリとともに動作可能なメモリインタフェースを構成するための命令と、を具備する、コンピュータによって読み取り可能な媒体。

【図１】

【図２】

【図３】

【図４】

【図５】

【図６】

【図７】

【図８】

【図９】

【図１０Ａ】

【図１０Ｂ】

【図１１】

【図１２】

【図１３】

【図１４】

【図１５】

【図１６】

【図１７】

【図１８】

【図１９】

【図２０】

【図２１】

【図２２】

【図２３】

【図２４】

【図２５】

【図２６】

【図２７】

【図２８】

【図２９】

【図３０】

【図３１】

【図３２】

【図３３】

【図３４】

【図３５】

【図３６】

【図３７】

【図３８】

【図３９】

【図４０】

【図４１】

【図４２】

【図４３】

【図４４】

【図４５】

【図４６】

【図４７】

【図４８】

【図４９】

【図５０】

【図５１】

【図５２】

【図５３】

【図５４】

【図５５】

【図５６】

【図５７】

【図５８】

【図５９】

【図６０】

【図６１】

【公開番号】特開２０１２−５４９３２（Ｐ２０１２−５４９３２Ａ）
【公開日】平成２４年３月１５日（２０１２．３．１５）
【国際特許分類】
【外国語出願】
【出願番号】特願２０１１−１８５９４０（Ｐ２０１１−１８５９４０）
【出願日】平成２３年８月２９日（２０１１．８．２９）
【分割の表示】特願２００９−５０３３１８（Ｐ２００９−５０３３１８）の分割
【原出願日】平成１９年３月３０日（２００７．３．３０）
【出願人】（５９５０２０６４３）クゥアルコム・インコーポレイテッド (7,166)
【氏名又は名称原語表記】ＱＵＡＬＣＯＭＭ　ＩＮＣＯＲＰＯＲＡＴＥＤ
【Ｆターム（参考）】