ＡＣ／ＤＣコンバータおよびそれを用いたＡＣ電源アダプタおよび電子機器
【課題】残留電圧の対策をしつつ、消費電力を低減したＡＣ／ＤＣコンバータを提供する。
【解決手段】ＡＣ／ＤＣコンバータは、コンセントプラグ１０２を介して交流電圧ＶＡＣを受け、それを直流電圧ＶＤＣに変換する。放電経路４４は、放電用端子ＤＩＳから接地端子ＧＮＤに至る経路上に設けられる。検出回路４２は、検波電圧Ｖｄを所定のしきい値電圧ＶＴＨ１と比較し、検波電圧Ｖｄがしきい値電圧ＶＴＨ１を所定の検出時間連続して下回ったときに放電経路４４をオンする。
【解決手段】ＡＣ／ＤＣコンバータは、コンセントプラグ１０２を介して交流電圧ＶＡＣを受け、それを直流電圧ＶＤＣに変換する。放電経路４４は、放電用端子ＤＩＳから接地端子ＧＮＤに至る経路上に設けられる。検出回路４２は、検波電圧Ｖｄを所定のしきい値電圧ＶＴＨ１と比較し、検波電圧Ｖｄがしきい値電圧ＶＴＨ１を所定の検出時間連続して下回ったときに放電経路４４をオンする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、商用交流電圧を直流電圧に変換するＡＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
パーソナルコンピュータやテレビ、ビデオレコーダをはじめとする電子機器は、外部からの交流電圧を電力として動作する。こうした電子機器は、商用交流電圧をＡＣ／ＤＣ（交流／直流）変換するＡＣ／ＤＣコンバータを内蔵し、あるいはこのＡＣ／ＤＣコンバータを有する電源アダプタ（ＡＣ電源アダプタ）が外付けされる。
【０００３】
図１は、本発明者らが検討した電源アダプタ１００ｒの構成を示す回路図である。図１の電源アダプタ１００ｒは、コンセントプラグ１０２、放電用抵抗Ｒ１、フィルタ回路１０、整流平滑回路２０、ＤＣ／ＤＣコンバータ３０ｒ、機器側コネクタ１０６を備え、交流電圧ＶＡＣを直流電圧ＶＤＣに変換するＡＣ／ＤＣコンバータである。
【０００４】
コンセントプラグ１０２は配線用差込接続器のプラグ受け２に差し込まれた状態において、商用交流電圧ＶＡＣを受ける。フィルタ回路１０は商用交流電圧ＶＡＣのノイズを除去する。整流平滑回路２０のダイオードブリッジ回路２２は、フィルタ回路１０を通過した交流電圧ＶＡＣを全波整流する。整流平滑回路２０の平滑用キャパシタＣ２１は、ダイオードブリッジ回路２２により整流された電圧を平滑化する。
【０００５】
ＤＣ／ＤＣコンバータ３０ｒは、平滑化された直流電圧ＶＩＮの電圧レベルを変換する。ＤＣ／ＤＣコンバータ３０ｒによってある電圧レベルに安定化された直流電圧ＶＤＣが、機器側コネクタ１０６を介して電子機器１へと供給される。放電用抵抗Ｒ１、フィルタ回路１０、ダイオードブリッジ回路２２、平滑用キャパシタＣ２１、ＤＣ／ＤＣコンバータ３０ｒは、電源アダプタ１００ｒの筐体１０４に内蔵され、筐体１０４とコンセントプラグ１０２間、筐体１０４と機器側コネクタ１０６間はそれぞれ、ケーブルで接続されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−３５３３０６号公報
【特許文献２】特開平９−０９８５７１号公報
【特許文献３】特開平２−２１１０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
コンセントプラグ１０２がプラグ受け２に差し込まれた状態では、電源アダプタ１００のＬ（Live）線とＮ（Neutral）線の間に、商用交流電圧ＶＡＣに応じた電位差が発生している。コンセントプラグ１０２がプラグ受け２から抜けると、外部から商用交流電圧ＶＡＣが印加されなくなる。ところが、フィルタ回路１０を構成するキャパシタＣ１１、Ｃ１２が電荷を保持し続けるため、Ｌ線とＮ線の電位差は直ちにゼロとはならずに残留する。これを残留電圧という。法規制により、残留電圧は、コンセントプラグ１０２がプラグ受け２から抜けた後に、所定時間以内に所定電圧以下となることが要求される。
【０００８】
ＥＭＣ（Electro-Magnetic Compatibility）を考慮すると、キャパシタＣ１１、Ｃ１２として、０．１μＦ〜０．４７μＦ程度が利用されることが多く、したがって何の対策も施さない場合、残留電圧の残留時間が長くなる。図１の電源アダプタ１００では、残留時間を短縮するために、Ｌ線とＮ線の間に放電用抵抗Ｒ１が挿入されている。これにより、放電用抵抗Ｒ１によってキャパシタＣ１１、Ｃ１２の電荷を放電させ、残留電圧を低下させることができる。
【０００９】
しかしながら、放電用抵抗Ｒ１は、コンセントプラグ１０２がプラグ受け２に挿入された状態において、無駄な電力を消費する。放電用抵抗Ｒ１で消費される電力Ｐｄは、
Ｐｄ＝ＶＡＣ２／Ｒ１
で与えられる。ＶＡＣ＝２４０Ｖ、Ｒ１＝４ＭΩとすると、Ｐｄ＝１４．４ｍＷとなる。
【００１０】
一方、近年の電子機器は、待機時の消費電力をたとえば５０ｍＷ以下とすることが要請されている。したがって、放電用抵抗Ｒ１により常に１４．４ｍＷもの電力が消費されると、全体としての消費電力を５０ｍＷ以下に抑制することが難しくなる。同様の問題は、電子機器１に内蔵されるＡＣ／ＤＣコンバータにおいても生じうる。
【００１１】
本発明のある態様はこうした課題に鑑みてなされたものであり、その例示的な目的のひとつは、残留電圧の対策をしつつ、消費電力を低減したＡＣ／ＤＣコンバータの提供にある。
【課題を解決するための手段】
【００１２】
本発明のある態様は、コンセントプラグを介して交流電圧を受け、それを直流電圧に変換するＡＣ／ＤＣコンバータに関する。ＡＣ／ＤＣコンバータは、交流電圧が印加されるＬ（Live）線およびＮ（Neutral）線と、Ｌ線とＮ線の間に設けられた少なくともひとつのキャパシタを含み、交流電圧をフィルタリングするフィルタ回路と、フィルタ回路の出力を整流、平滑化する整流平滑回路と、整流平滑回路の出力電圧を受け、直流電圧を生成するＤＣ／ＤＣコンバータと、を備える。ＤＣ／ＤＣコンバータは、出力キャパシタと、そのカソードが出力キャパシタと接続されたダイオードと、整流平滑回路の出力端子に接続された１次コイル、ダイオードのアノードに接続された２次コイルを有するトランスと、１次コイルに接続されたスイッチングトランジスタと、スイッチングトランジスタを制御する制御回路と、整流平滑回路の入力電圧に応じた検波電圧を生成する検波回路と、を備える。制御回路は、使用状態において接地される接地端子と、Ｌ線、Ｎ線および整流平滑回路の出力端子のいずれかと接続される放電用端子と、放電用端子から接地端子に至る経路上に設けられ、オン、オフが切りかえ可能に構成された放電経路と、検波回路により生成された検波電圧を受ける検出端子と、検波電圧を所定のしきい値電圧と比較し、検波電圧がしきい値電圧を所定の検出時間連続して下回ったときに放電経路をオンする検出回路と、を備える。
【００１３】
コンセントプラグがプラグ受けから抜けると、交流電圧の供給が停止し、検波電圧のレベルが低下する。そこで検波電圧をしきい値電圧と比較することにより、コンセントプラグがプラグ受けから抜けたことが検出される。その検出に応答して放電経路をオンすることにより、フィルタ回路のキャパシタに蓄えられた電荷を放電することができ、残留電圧を所定期間内に所定レベル以下に低下させることができ、法規制をクリアできる。
また放電経路は、コンセントプラグがプラグ受けに挿入されている間はオフとなるため、通常使用時における無駄な消費電力を抑制できる。
またコンセントプラグがプラグ受けに挿入された状態において、ノイズなどの影響で交流電圧が交流の数サイクルにわたり遮断され、その後復帰する状況が発生しうる。このような数サイクルにわたる交流電圧の遮断に対しては、放電経路はオンすべきではない。この態様によれば、放電経路は、検波電圧がしきい値電圧を所定の検出時間連続して下回ったときにオンするため、数サイクルの交流遮断に際しては、放電経路をオフ状態に保つことができる。
【００１４】
検出回路は、検波電圧をしきい値電圧と比較し、検波電圧の方が低いときにアサートされる第１比較信号を生成するコンパレータと、第１比較信号がアサートされる時間が検出時間を超えるとアサートされる第２比較信号を生成するタイマー回路と、第１比較信号と第２比較信号が両方アサートされると、放電経路をオンする論理ゲートと、を備えてもよい。
【００１５】
制御回路は、電源電圧を受ける電源端子をさらに有してもよい。放電経路は、電源端子と接地端子の間に設けられ、検出回路からの制御信号に応じて制御される第１放電用スイッチと、放電用端子と電源端子の間に設けられ、電源端子の電位が所定の第２しきい値電圧より低くなるとオンする第２放電用スイッチと、を含んでもよい。
これによれば、電源端子の電圧が十分に低下した後に、フィルタ回路のキャパシタの電荷を放電することができる。
【００１６】
本発明の別の態様もまた、ＡＣ／ＤＣコンバータである。このＡＣ／ＤＣコンバータは、交流電圧が印加されるＬ（Live）線およびＮ（Neutral）線と、Ｌ線とＮ線の間に設けられた少なくともひとつのキャパシタを含み、交流電圧をフィルタリングするフィルタ回路と、フィルタ回路の出力を整流、平滑化する整流平滑回路と、整流平滑回路の出力電圧を受け、直流電圧を生成するＤＣ／ＤＣコンバータと、を備える。ＤＣ／ＤＣコンバータは、出力キャパシタと、そのカソードが出力キャパシタと接続されたダイオードと、整流平滑回路の出力端子に接続された１次コイル、ダイオードのアノードに接続された２次コイルを有するトランスと、１次コイルに接続されたスイッチングトランジスタと、スイッチングトランジスタを制御する制御回路と、整流平滑回路の入力電圧に応じた検波電圧を生成する検波回路と、を備える。制御回路は、検波回路により生成された検波電圧を受ける検出端子と、検波電圧を所定のしきい値電圧と比較し、検波電圧がしきい値電圧を所定の検出時間連続して下回ったときにスイッチングトランジスタをオンする検出回路と、を備える。
【００１７】
この態様によると、スイッチングトランジスタを、放電用のスイッチとして利用することにより、回路面積を削減できる。
【００１８】
本発明の別の態様は、ＡＣ電源アダプタに関する。このＡＣ電源アダプタは、上述のいずれかのＡＣ／ＤＣコンバータを備える。
【００１９】
本発明の別の態様は、電子機器に関する。電子機器は、上述のＡＣ／ＤＣコンバータを備えてもよい。
【００２０】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２１】
本発明によれば、残留電圧の法規制をクリアしつつ、無駄な消費電力を低減できる。
【図面の簡単な説明】
【００２２】
【図１】本発明者らが検討した電源アダプタの構成を示す回路図である。
【図２】実施の形態に係る電源アダプタの構成を示す図である。
【図３】制御ＩＣの具体的な構成例を示す回路図である。
【図４】図２の電源アダプタの動作を示すタイムチャートである。
【図５】第１の変形例に係る電源アダプタの構成を示す回路図である。
【図６】第２の変形例に係る電源アダプタの構成を示す回路図である。
【図７】第３の変形例に係る電源アダプタの構成を示す回路図である。
【発明を実施するための形態】
【００２３】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２４】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【００２５】
図２は、実施の形態に係る電源アダプタ１００の構成を示す図である。電源アダプタ１００は、ＡＣ／ＤＣコンバータを含み、コンセントプラグ１０２を介して商用交流電圧ＶＡＣを受け、それを直流電圧ＶＤＣに変換して図示しない電子機器に供給する。電子機器は、ラップトップ型コンピュータ、デスクトップ型コンピュータ、携帯電話端末、ＣＤプレイヤなどが例示されるが、特に限定されない。
【００２６】
電源アダプタ１００は、Ｌ線、Ｎ線、フィルタ回路１０、整流平滑回路２０、ＤＣ／ＤＣコンバータ３０を備える。Ｌ線およびＮ線には、コンセントプラグ１０２を介して交流電圧ＶＡＣが印加される。フィルタ回路１０は、Ｌ線とＮ線の間に設けられたキャパシタＣ１１、Ｃ１２およびトランスＴ１１、Ｔ１２を含み、交流電圧ＶＡＣをフィルタリングしてノイズを除去する。
【００２７】
整流平滑回路２０は、フィルタ回路１０の出力電圧を整流および平滑化する。整流平滑回路２０のダイオードブリッジ回路２２は、フィルタ回路１０の出力電圧を全波整流する。全波整流された電圧は、平滑用コンデンサＣ２２によって平滑化される。
【００２８】
ＤＣ／ＤＣコンバータ３０は、整流平滑回路２０によって整流、平滑化された直流電圧ＶＩＮを受け、直流電圧ＶＤＣを生成する。
【００２９】
ＤＣ／ＤＣコンバータ３０は、主として出力キャパシタＣ１、ダイオードＤ１、トランスＴ１、スイッチングトランジスタＭ１、制御ＩＣ４０、検波回路５０を備える。
【００３０】
トランスＴ１は、１次巻線Ｗ１、２次巻線Ｗ２、補助巻線Ｗ３を有する。ダイオードＤ１のアノードは、２次巻線Ｗ２の一端と接続される。出力キャパシタＣ１は、２次巻線Ｗ２の他端とダイオードＤ１のカソードの間に設けられる。
【００３１】
スイッチングトランジスタＭ１は、１次巻線Ｗ１に接続される。スイッチングトランジスタＭ１の電流経路上には、検出抵抗Ｒｓが設けられる。検出抵抗Ｒｓには、スイッチングトランジスタＭ１に流れる電流ＩＭ１に比例する電圧降下ＶＳが発生する。
【００３２】
トランスＴ１の補助巻線Ｗ３には、ダイオードＤ２およびキャパシタＣ２が接続される。補助巻線Ｗ３、ダイオードＤ２およびキャパシタＣ２は、トランスＴ１の１次側に直流電圧ＶＣＣを生成する補助コンバータを形成する。
【００３３】
検波回路５０は、整流平滑回路２０の入力電圧、言い換えればフィルタ回路１０の出力電圧に応じた検波電圧Ｖｄを生成する。検波回路５０は、ダイオードＤ１１、Ｄ１２、抵抗Ｒ１１、Ｒ１２を含む。ダイオードＤ１１、Ｄ１２のカソードは共通に接続されており、それぞれのアノードは、Ｌ線およびＮ線と接続される。抵抗Ｒ１１、Ｒ１２は、ダイオードＤ１１、Ｄ１２のカソードの電圧を分圧し、検波電圧Ｖｄを生成する。
【００３４】
制御ＩＣ４０は、接地端子ＧＮＤ、放電用端子ＤＩＳ、スイッチング端子ＯＵＴ、電流検出端子ＣＳ、電源端子ＶＣＣおよび検出回路４２、放電経路４４を備える。接地端子ＧＮＤは、使用状態において接地される。放電用端子ＤＩＳは、Ｌ線およびＮ線のいずれかと接続される。図２では、放電用端子ＤＩＳは、Ｌ線と接続されている。放電経路４４は、放電用端子ＤＩＳから接地端子ＧＮＤに至る経路上に設けられ、オン、オフが切りかえ可能に構成される。
【００３５】
電源端子ＶＣＣには、補助コンバータのキャパシタＣ２に生ずる直流電圧ＶＣＣが供給される。制御ＩＣ４０は、この直流電圧ＶＣＣを電源として動作する。
【００３６】
検出端子ＶＡＣには、検波回路５０により生成された検波電圧Ｖｄが入力される。検出回路４２は、検波電圧Ｖｄを所定のしきい値電圧ＶＴＨ１と比較し、検波電圧Ｖｄがしきい値電圧ＶＴＨ１を所定の検出時間τｄ連続して下回ったときに、放電経路４４をオンする。
【００３７】
制御ＩＣ４０には、図示しないフィードバック回路を介して、ＤＣ／ＤＣコンバータ３０の出力電圧ＶＤＣに応じたフィードバック信号が入力されるが、図２では省略されている。制御ＩＣ４０のスイッチング端子ＯＵＴは、スイッチングトランジスタＭ１のゲートと接続されており、フィードバック信号および検出信号ＶＳにもとづいてスイッチングトランジスタＭ１のスイッチングを制御することにより、出力キャパシタＣ１に発生する直流電圧ＶＤＣを目標レベルに安定化させる。スイッチングトランジスタＭ１のスイッチングに関する構成は、公知の技術を用いればよいため、本明細書では説明を省略する。
【００３８】
図３は、制御ＩＣ４０の具体的な構成例を示す回路図である。検出回路４２は、コンパレータ４６、タイマー回路４８、論理ゲート４９を含む。コンパレータ４６は、検波電圧Ｖｄをしきい値電圧ＶＴＨ１と比較し、検波電圧Ｖｄの方が低いときにアサート（たとえばハイレベル）される第１比較信号Ｓ１を生成する。タイマー回路４８は、第１比較信号Ｓ１がアサートされる時間が検出時間τｄを超えるとアサート（たとえばハイレベル）される第２比較信号Ｓ２を生成する。論理ゲート４９は、第１比較信号Ｓ１と第２比較信号Ｓ２が両方アサートされると、制御信号Ｓ３をアサートする。放電経路４４は、制御信号Ｓ３がアサートされたことを契機としてオン状態となる。
【００３９】
図３の放電経路４４は、第１放電用スイッチＳＷ１および第２放電用スイッチＳＷ２を含む。第１放電用スイッチＳＷ１は、電源端子ＶＣＣと接地端子ＧＮＤの間に設けられ、検出回路４２からの制御信号Ｓ３がアサートされるとオンする。第２放電用スイッチＳＷ２は、放電用端子ＤＩＳと電源端子ＶＣＣの間に設けられ、電源端子ＶＣＣの電位ＶＣＣが所定の第２しきい値電圧ＶＴＨ２より低くなるとオンする。第２放電用スイッチＳＷ２は、電源端子ＶＣＣの電位ＶＣＣをしきい値電圧ＶＴＨ２と比較するコンパレータＣＭＰ１と、コンパレータＣＭＰ１の出力に応じて制御されるスイッチ４５を含む。
【００４０】
以上が電源アダプタ１００の構成である。続いてその動作を説明する。図４は、図２の電源アダプタ１００の動作を示すタイムチャートである。上から順に、Ｌ線とＮ線間の電位差ＶＬＮ、検波電圧Ｖｄ、第１比較信号Ｓ１、第２比較信号Ｓ２、制御信号Ｓ３を示す。本明細書における波形図やタイムチャートの縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化されている。
【００４１】
時刻ｔ１以前は、コンセントプラグ１０２がプラグ受け２に挿入されており、Ｌ線とＮ線の間に、交流電圧ＶＡＣが供給されている。つまり、Ｌ線とＮ線間の電圧ＶＬＮは、交流電圧ＶＡＣと実質的に等しい。
【００４２】
時刻ｔ１にコンセントプラグ１０２がプラグ受け２から抜けると、Ｌ−Ｎ線間に交流電圧ＶＡＣが印加されなくなるが、フィルタ回路１０のキャパシタＣ１１、Ｃ１２に電荷が残っているため、Ｌ−Ｎ線間には残留電圧が発生する。
【００４３】
交流電圧ＶＡＣの供給が停止すると、検波電圧Ｖｄが低下する。時刻ｔ２に検波電圧Ｖｄがしきい値電圧ＶＴＨ１より低くなると、第１比較信号Ｓ１がアサートされる。第１比較信号Ｓ１がアサートされてから検出期間τｄ経過後に、第２比較信号Ｓ２がアサートされ、それと同時に制御信号Ｓ３がアサートされる。これにより第１放電用スイッチＳＷ１がオンする。第１放電用スイッチＳＷ１がオンすると、電源端子ＶＣＣの電荷が放電され、電源端子ＶＣＣの電位ＶＣＣが低下し始める。時刻ｔ３に電源端子ＶＣＣの電位ＶＣＣがしきい値電圧ＶＴＨ２より低くなると、第２放電用スイッチＳＷ２がオンする。第２放電用スイッチＳＷ２がオンするとＬ線が接地されるため、フィルタ回路１０のキャパシタＣ１１、Ｃ１２が放電し、残留電圧が低下していく。
【００４４】
このように、実施の形態に係る電源アダプタ１００によれば、コンセントプラグ１０２がプラグ受け２から抜けた後、残留電圧を所定期間内に所定レベル以下に低下させることができ、法規制をクリアできる。
【００４５】
また第１放電用スイッチＳＷ１およびＳＷ２は、コンセントプラグがプラグ受けに挿入されている間はオフとなるため、通常使用時における無駄な消費電力を抑制できる。
【００４６】
コンセントプラグ１０２がプラグ受け２に挿入された状態においても、ノイズなどの影響で交流電圧ＶＡＣが交流の数サイクルにわたり遮断され、その後復帰する状況が発生しうる。図４の期間ｔ０がこの様子を示す。このような数サイクルにわたる交流電圧ＶＡＣの遮断に対しては、放電経路４４はオンすべきではない。図２の電源アダプタ１００によれば、検波電圧Ｖｄがしきい値電圧ＶＴＨ１を所定の検出時間連続して下回ったときに放電経路４４をオンするため、数サイクルの交流遮断をマスクすることができ、放電経路４４をオフ状態に保つことができる。
【００４７】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００４８】
（第１の変形例）
図５は、第１の変形例に係る電源アダプタ１００ａの構成を示す回路図である。図５において、制御ＩＣ４０の放電用端子ＤＩＳは、整流平滑回路２０の出力端子Ｎ１と接続される。その他の構成は図２の電源アダプタ１００と同様である。
【００４９】
整流平滑回路２０の出力端子Ｎ１と、Ｌ線およびＮ線は、ダイオードブリッジ回路２２のダイオードを介して接続されている。したがって放電経路４４がオンすることにより、フィルタ回路１０のキャパシタＣ１１、Ｃ１２の電荷は、ダイオードブリッジ回路２２および放電経路４４を介して放電される。これにより、図２の電源アダプタ１００と同様の効果を得ることができる。
【００５０】
（第２の変形例）
図６は、第２の変形例に係る電源アダプタ１００ｂの構成を示す回路図である。制御ＩＣ４０ｂは、２つの放電用端子ＤＩＳ１、ＤＩＳ２および２つの放電経路４４ａ、４４ｂを有する。放電用端子ＤＩＳ１、ＤＩＳ２はそれぞれ、Ｌ線およびＮ線と接続される。放電経路４４ａは放電用端子ＤＩＳ１と接地端子ＧＮＤの間に、放電経路４４ａは放電用端子ＤＩＳ２と接地端子ＧＮＤの間に設けられる。放電経路４４ａ、４４ｂは、共通の検出回路４２からの制御信号Ｓ３によって制御される。
【００５１】
この変形例では、フィルタ回路１０のキャパシタＣ１１、Ｃ１２の電荷が、放電経路４４ａ、４４ｂを経由して放電されるため、放電時間を短縮できる。
【００５２】
（第３の変形例）
図７は、第３の変形例に係る電源アダプタ１００ｃの構成を示す回路図である。この変形例では、制御ＩＣ４０ｃに放電経路４を内蔵する代わりに、スイッチングトランジスタＭ１を放電経路として利用する。制御ＩＣ４０ｃのドライバ４３は、検出回路４２により生成される制御信号Ｓ３がアサートされると、スイッチングトランジスタＭ１をオンする。
【００５３】
この変形例によれば、放電用端子ＤＩＳおよび放電経路４４が不要となるため、回路面積を削減できる。
【００５４】
実施の形態では、ＡＣ／ＤＣコンバータが電源アダプタとして構成される場合を説明したが、ＡＣ／ＤＣコンバータは、電子機器に内蔵されてもよい。
【００５５】
実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００５６】
１…電子機器、２…プラグ受け、１００…電源アダプタ、１０２…コンセントプラグ、１０４…筐体、１０６…機器側コネクタ、１０…フィルタ回路、２０…整流平滑回路、２２…ダイオードブリッジ回路、Ｃ２１…平滑用キャパシタ、３０…ＤＣ／ＤＣコンバータ、３２…検出回路、４０…制御ＩＣ、４２…検出回路、４４…放電経路、ＳＷ１…第１放電用スイッチ、ＳＷ２…第２放電用スイッチ、４６…コンパレータ、４８…タイマー回路、４９…論理ゲート、５０…検波回路、Ｍ１…スイッチングトランジスタ、Ｔ１…トランス、Ｃ１…出力キャパシタ、Ｄ１…ダイオード、Ｗ１…１次巻線、Ｗ２…２次巻線、Ｗ３…補助巻線、Ｒｓ…検出抵抗、Ｒ１…放電用抵抗。
【技術分野】
【０００１】
本発明は、商用交流電圧を直流電圧に変換するＡＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
パーソナルコンピュータやテレビ、ビデオレコーダをはじめとする電子機器は、外部からの交流電圧を電力として動作する。こうした電子機器は、商用交流電圧をＡＣ／ＤＣ（交流／直流）変換するＡＣ／ＤＣコンバータを内蔵し、あるいはこのＡＣ／ＤＣコンバータを有する電源アダプタ（ＡＣ電源アダプタ）が外付けされる。
【０００３】
図１は、本発明者らが検討した電源アダプタ１００ｒの構成を示す回路図である。図１の電源アダプタ１００ｒは、コンセントプラグ１０２、放電用抵抗Ｒ１、フィルタ回路１０、整流平滑回路２０、ＤＣ／ＤＣコンバータ３０ｒ、機器側コネクタ１０６を備え、交流電圧ＶＡＣを直流電圧ＶＤＣに変換するＡＣ／ＤＣコンバータである。
【０００４】
コンセントプラグ１０２は配線用差込接続器のプラグ受け２に差し込まれた状態において、商用交流電圧ＶＡＣを受ける。フィルタ回路１０は商用交流電圧ＶＡＣのノイズを除去する。整流平滑回路２０のダイオードブリッジ回路２２は、フィルタ回路１０を通過した交流電圧ＶＡＣを全波整流する。整流平滑回路２０の平滑用キャパシタＣ２１は、ダイオードブリッジ回路２２により整流された電圧を平滑化する。
【０００５】
ＤＣ／ＤＣコンバータ３０ｒは、平滑化された直流電圧ＶＩＮの電圧レベルを変換する。ＤＣ／ＤＣコンバータ３０ｒによってある電圧レベルに安定化された直流電圧ＶＤＣが、機器側コネクタ１０６を介して電子機器１へと供給される。放電用抵抗Ｒ１、フィルタ回路１０、ダイオードブリッジ回路２２、平滑用キャパシタＣ２１、ＤＣ／ＤＣコンバータ３０ｒは、電源アダプタ１００ｒの筐体１０４に内蔵され、筐体１０４とコンセントプラグ１０２間、筐体１０４と機器側コネクタ１０６間はそれぞれ、ケーブルで接続されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００５−３５３３０６号公報
【特許文献２】特開平９−０９８５７１号公報
【特許文献３】特開平２−２１１０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
コンセントプラグ１０２がプラグ受け２に差し込まれた状態では、電源アダプタ１００のＬ（Live）線とＮ（Neutral）線の間に、商用交流電圧ＶＡＣに応じた電位差が発生している。コンセントプラグ１０２がプラグ受け２から抜けると、外部から商用交流電圧ＶＡＣが印加されなくなる。ところが、フィルタ回路１０を構成するキャパシタＣ１１、Ｃ１２が電荷を保持し続けるため、Ｌ線とＮ線の電位差は直ちにゼロとはならずに残留する。これを残留電圧という。法規制により、残留電圧は、コンセントプラグ１０２がプラグ受け２から抜けた後に、所定時間以内に所定電圧以下となることが要求される。
【０００８】
ＥＭＣ（Electro-Magnetic Compatibility）を考慮すると、キャパシタＣ１１、Ｃ１２として、０．１μＦ〜０．４７μＦ程度が利用されることが多く、したがって何の対策も施さない場合、残留電圧の残留時間が長くなる。図１の電源アダプタ１００では、残留時間を短縮するために、Ｌ線とＮ線の間に放電用抵抗Ｒ１が挿入されている。これにより、放電用抵抗Ｒ１によってキャパシタＣ１１、Ｃ１２の電荷を放電させ、残留電圧を低下させることができる。
【０００９】
しかしながら、放電用抵抗Ｒ１は、コンセントプラグ１０２がプラグ受け２に挿入された状態において、無駄な電力を消費する。放電用抵抗Ｒ１で消費される電力Ｐｄは、
Ｐｄ＝ＶＡＣ２／Ｒ１
で与えられる。ＶＡＣ＝２４０Ｖ、Ｒ１＝４ＭΩとすると、Ｐｄ＝１４．４ｍＷとなる。
【００１０】
一方、近年の電子機器は、待機時の消費電力をたとえば５０ｍＷ以下とすることが要請されている。したがって、放電用抵抗Ｒ１により常に１４．４ｍＷもの電力が消費されると、全体としての消費電力を５０ｍＷ以下に抑制することが難しくなる。同様の問題は、電子機器１に内蔵されるＡＣ／ＤＣコンバータにおいても生じうる。
【００１１】
本発明のある態様はこうした課題に鑑みてなされたものであり、その例示的な目的のひとつは、残留電圧の対策をしつつ、消費電力を低減したＡＣ／ＤＣコンバータの提供にある。
【課題を解決するための手段】
【００１２】
本発明のある態様は、コンセントプラグを介して交流電圧を受け、それを直流電圧に変換するＡＣ／ＤＣコンバータに関する。ＡＣ／ＤＣコンバータは、交流電圧が印加されるＬ（Live）線およびＮ（Neutral）線と、Ｌ線とＮ線の間に設けられた少なくともひとつのキャパシタを含み、交流電圧をフィルタリングするフィルタ回路と、フィルタ回路の出力を整流、平滑化する整流平滑回路と、整流平滑回路の出力電圧を受け、直流電圧を生成するＤＣ／ＤＣコンバータと、を備える。ＤＣ／ＤＣコンバータは、出力キャパシタと、そのカソードが出力キャパシタと接続されたダイオードと、整流平滑回路の出力端子に接続された１次コイル、ダイオードのアノードに接続された２次コイルを有するトランスと、１次コイルに接続されたスイッチングトランジスタと、スイッチングトランジスタを制御する制御回路と、整流平滑回路の入力電圧に応じた検波電圧を生成する検波回路と、を備える。制御回路は、使用状態において接地される接地端子と、Ｌ線、Ｎ線および整流平滑回路の出力端子のいずれかと接続される放電用端子と、放電用端子から接地端子に至る経路上に設けられ、オン、オフが切りかえ可能に構成された放電経路と、検波回路により生成された検波電圧を受ける検出端子と、検波電圧を所定のしきい値電圧と比較し、検波電圧がしきい値電圧を所定の検出時間連続して下回ったときに放電経路をオンする検出回路と、を備える。
【００１３】
コンセントプラグがプラグ受けから抜けると、交流電圧の供給が停止し、検波電圧のレベルが低下する。そこで検波電圧をしきい値電圧と比較することにより、コンセントプラグがプラグ受けから抜けたことが検出される。その検出に応答して放電経路をオンすることにより、フィルタ回路のキャパシタに蓄えられた電荷を放電することができ、残留電圧を所定期間内に所定レベル以下に低下させることができ、法規制をクリアできる。
また放電経路は、コンセントプラグがプラグ受けに挿入されている間はオフとなるため、通常使用時における無駄な消費電力を抑制できる。
またコンセントプラグがプラグ受けに挿入された状態において、ノイズなどの影響で交流電圧が交流の数サイクルにわたり遮断され、その後復帰する状況が発生しうる。このような数サイクルにわたる交流電圧の遮断に対しては、放電経路はオンすべきではない。この態様によれば、放電経路は、検波電圧がしきい値電圧を所定の検出時間連続して下回ったときにオンするため、数サイクルの交流遮断に際しては、放電経路をオフ状態に保つことができる。
【００１４】
検出回路は、検波電圧をしきい値電圧と比較し、検波電圧の方が低いときにアサートされる第１比較信号を生成するコンパレータと、第１比較信号がアサートされる時間が検出時間を超えるとアサートされる第２比較信号を生成するタイマー回路と、第１比較信号と第２比較信号が両方アサートされると、放電経路をオンする論理ゲートと、を備えてもよい。
【００１５】
制御回路は、電源電圧を受ける電源端子をさらに有してもよい。放電経路は、電源端子と接地端子の間に設けられ、検出回路からの制御信号に応じて制御される第１放電用スイッチと、放電用端子と電源端子の間に設けられ、電源端子の電位が所定の第２しきい値電圧より低くなるとオンする第２放電用スイッチと、を含んでもよい。
これによれば、電源端子の電圧が十分に低下した後に、フィルタ回路のキャパシタの電荷を放電することができる。
【００１６】
本発明の別の態様もまた、ＡＣ／ＤＣコンバータである。このＡＣ／ＤＣコンバータは、交流電圧が印加されるＬ（Live）線およびＮ（Neutral）線と、Ｌ線とＮ線の間に設けられた少なくともひとつのキャパシタを含み、交流電圧をフィルタリングするフィルタ回路と、フィルタ回路の出力を整流、平滑化する整流平滑回路と、整流平滑回路の出力電圧を受け、直流電圧を生成するＤＣ／ＤＣコンバータと、を備える。ＤＣ／ＤＣコンバータは、出力キャパシタと、そのカソードが出力キャパシタと接続されたダイオードと、整流平滑回路の出力端子に接続された１次コイル、ダイオードのアノードに接続された２次コイルを有するトランスと、１次コイルに接続されたスイッチングトランジスタと、スイッチングトランジスタを制御する制御回路と、整流平滑回路の入力電圧に応じた検波電圧を生成する検波回路と、を備える。制御回路は、検波回路により生成された検波電圧を受ける検出端子と、検波電圧を所定のしきい値電圧と比較し、検波電圧がしきい値電圧を所定の検出時間連続して下回ったときにスイッチングトランジスタをオンする検出回路と、を備える。
【００１７】
この態様によると、スイッチングトランジスタを、放電用のスイッチとして利用することにより、回路面積を削減できる。
【００１８】
本発明の別の態様は、ＡＣ電源アダプタに関する。このＡＣ電源アダプタは、上述のいずれかのＡＣ／ＤＣコンバータを備える。
【００１９】
本発明の別の態様は、電子機器に関する。電子機器は、上述のＡＣ／ＤＣコンバータを備えてもよい。
【００２０】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２１】
本発明によれば、残留電圧の法規制をクリアしつつ、無駄な消費電力を低減できる。
【図面の簡単な説明】
【００２２】
【図１】本発明者らが検討した電源アダプタの構成を示す回路図である。
【図２】実施の形態に係る電源アダプタの構成を示す図である。
【図３】制御ＩＣの具体的な構成例を示す回路図である。
【図４】図２の電源アダプタの動作を示すタイムチャートである。
【図５】第１の変形例に係る電源アダプタの構成を示す回路図である。
【図６】第２の変形例に係る電源アダプタの構成を示す回路図である。
【図７】第３の変形例に係る電源アダプタの構成を示す回路図である。
【発明を実施するための形態】
【００２３】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２４】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【００２５】
図２は、実施の形態に係る電源アダプタ１００の構成を示す図である。電源アダプタ１００は、ＡＣ／ＤＣコンバータを含み、コンセントプラグ１０２を介して商用交流電圧ＶＡＣを受け、それを直流電圧ＶＤＣに変換して図示しない電子機器に供給する。電子機器は、ラップトップ型コンピュータ、デスクトップ型コンピュータ、携帯電話端末、ＣＤプレイヤなどが例示されるが、特に限定されない。
【００２６】
電源アダプタ１００は、Ｌ線、Ｎ線、フィルタ回路１０、整流平滑回路２０、ＤＣ／ＤＣコンバータ３０を備える。Ｌ線およびＮ線には、コンセントプラグ１０２を介して交流電圧ＶＡＣが印加される。フィルタ回路１０は、Ｌ線とＮ線の間に設けられたキャパシタＣ１１、Ｃ１２およびトランスＴ１１、Ｔ１２を含み、交流電圧ＶＡＣをフィルタリングしてノイズを除去する。
【００２７】
整流平滑回路２０は、フィルタ回路１０の出力電圧を整流および平滑化する。整流平滑回路２０のダイオードブリッジ回路２２は、フィルタ回路１０の出力電圧を全波整流する。全波整流された電圧は、平滑用コンデンサＣ２２によって平滑化される。
【００２８】
ＤＣ／ＤＣコンバータ３０は、整流平滑回路２０によって整流、平滑化された直流電圧ＶＩＮを受け、直流電圧ＶＤＣを生成する。
【００２９】
ＤＣ／ＤＣコンバータ３０は、主として出力キャパシタＣ１、ダイオードＤ１、トランスＴ１、スイッチングトランジスタＭ１、制御ＩＣ４０、検波回路５０を備える。
【００３０】
トランスＴ１は、１次巻線Ｗ１、２次巻線Ｗ２、補助巻線Ｗ３を有する。ダイオードＤ１のアノードは、２次巻線Ｗ２の一端と接続される。出力キャパシタＣ１は、２次巻線Ｗ２の他端とダイオードＤ１のカソードの間に設けられる。
【００３１】
スイッチングトランジスタＭ１は、１次巻線Ｗ１に接続される。スイッチングトランジスタＭ１の電流経路上には、検出抵抗Ｒｓが設けられる。検出抵抗Ｒｓには、スイッチングトランジスタＭ１に流れる電流ＩＭ１に比例する電圧降下ＶＳが発生する。
【００３２】
トランスＴ１の補助巻線Ｗ３には、ダイオードＤ２およびキャパシタＣ２が接続される。補助巻線Ｗ３、ダイオードＤ２およびキャパシタＣ２は、トランスＴ１の１次側に直流電圧ＶＣＣを生成する補助コンバータを形成する。
【００３３】
検波回路５０は、整流平滑回路２０の入力電圧、言い換えればフィルタ回路１０の出力電圧に応じた検波電圧Ｖｄを生成する。検波回路５０は、ダイオードＤ１１、Ｄ１２、抵抗Ｒ１１、Ｒ１２を含む。ダイオードＤ１１、Ｄ１２のカソードは共通に接続されており、それぞれのアノードは、Ｌ線およびＮ線と接続される。抵抗Ｒ１１、Ｒ１２は、ダイオードＤ１１、Ｄ１２のカソードの電圧を分圧し、検波電圧Ｖｄを生成する。
【００３４】
制御ＩＣ４０は、接地端子ＧＮＤ、放電用端子ＤＩＳ、スイッチング端子ＯＵＴ、電流検出端子ＣＳ、電源端子ＶＣＣおよび検出回路４２、放電経路４４を備える。接地端子ＧＮＤは、使用状態において接地される。放電用端子ＤＩＳは、Ｌ線およびＮ線のいずれかと接続される。図２では、放電用端子ＤＩＳは、Ｌ線と接続されている。放電経路４４は、放電用端子ＤＩＳから接地端子ＧＮＤに至る経路上に設けられ、オン、オフが切りかえ可能に構成される。
【００３５】
電源端子ＶＣＣには、補助コンバータのキャパシタＣ２に生ずる直流電圧ＶＣＣが供給される。制御ＩＣ４０は、この直流電圧ＶＣＣを電源として動作する。
【００３６】
検出端子ＶＡＣには、検波回路５０により生成された検波電圧Ｖｄが入力される。検出回路４２は、検波電圧Ｖｄを所定のしきい値電圧ＶＴＨ１と比較し、検波電圧Ｖｄがしきい値電圧ＶＴＨ１を所定の検出時間τｄ連続して下回ったときに、放電経路４４をオンする。
【００３７】
制御ＩＣ４０には、図示しないフィードバック回路を介して、ＤＣ／ＤＣコンバータ３０の出力電圧ＶＤＣに応じたフィードバック信号が入力されるが、図２では省略されている。制御ＩＣ４０のスイッチング端子ＯＵＴは、スイッチングトランジスタＭ１のゲートと接続されており、フィードバック信号および検出信号ＶＳにもとづいてスイッチングトランジスタＭ１のスイッチングを制御することにより、出力キャパシタＣ１に発生する直流電圧ＶＤＣを目標レベルに安定化させる。スイッチングトランジスタＭ１のスイッチングに関する構成は、公知の技術を用いればよいため、本明細書では説明を省略する。
【００３８】
図３は、制御ＩＣ４０の具体的な構成例を示す回路図である。検出回路４２は、コンパレータ４６、タイマー回路４８、論理ゲート４９を含む。コンパレータ４６は、検波電圧Ｖｄをしきい値電圧ＶＴＨ１と比較し、検波電圧Ｖｄの方が低いときにアサート（たとえばハイレベル）される第１比較信号Ｓ１を生成する。タイマー回路４８は、第１比較信号Ｓ１がアサートされる時間が検出時間τｄを超えるとアサート（たとえばハイレベル）される第２比較信号Ｓ２を生成する。論理ゲート４９は、第１比較信号Ｓ１と第２比較信号Ｓ２が両方アサートされると、制御信号Ｓ３をアサートする。放電経路４４は、制御信号Ｓ３がアサートされたことを契機としてオン状態となる。
【００３９】
図３の放電経路４４は、第１放電用スイッチＳＷ１および第２放電用スイッチＳＷ２を含む。第１放電用スイッチＳＷ１は、電源端子ＶＣＣと接地端子ＧＮＤの間に設けられ、検出回路４２からの制御信号Ｓ３がアサートされるとオンする。第２放電用スイッチＳＷ２は、放電用端子ＤＩＳと電源端子ＶＣＣの間に設けられ、電源端子ＶＣＣの電位ＶＣＣが所定の第２しきい値電圧ＶＴＨ２より低くなるとオンする。第２放電用スイッチＳＷ２は、電源端子ＶＣＣの電位ＶＣＣをしきい値電圧ＶＴＨ２と比較するコンパレータＣＭＰ１と、コンパレータＣＭＰ１の出力に応じて制御されるスイッチ４５を含む。
【００４０】
以上が電源アダプタ１００の構成である。続いてその動作を説明する。図４は、図２の電源アダプタ１００の動作を示すタイムチャートである。上から順に、Ｌ線とＮ線間の電位差ＶＬＮ、検波電圧Ｖｄ、第１比較信号Ｓ１、第２比較信号Ｓ２、制御信号Ｓ３を示す。本明細書における波形図やタイムチャートの縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化されている。
【００４１】
時刻ｔ１以前は、コンセントプラグ１０２がプラグ受け２に挿入されており、Ｌ線とＮ線の間に、交流電圧ＶＡＣが供給されている。つまり、Ｌ線とＮ線間の電圧ＶＬＮは、交流電圧ＶＡＣと実質的に等しい。
【００４２】
時刻ｔ１にコンセントプラグ１０２がプラグ受け２から抜けると、Ｌ−Ｎ線間に交流電圧ＶＡＣが印加されなくなるが、フィルタ回路１０のキャパシタＣ１１、Ｃ１２に電荷が残っているため、Ｌ−Ｎ線間には残留電圧が発生する。
【００４３】
交流電圧ＶＡＣの供給が停止すると、検波電圧Ｖｄが低下する。時刻ｔ２に検波電圧Ｖｄがしきい値電圧ＶＴＨ１より低くなると、第１比較信号Ｓ１がアサートされる。第１比較信号Ｓ１がアサートされてから検出期間τｄ経過後に、第２比較信号Ｓ２がアサートされ、それと同時に制御信号Ｓ３がアサートされる。これにより第１放電用スイッチＳＷ１がオンする。第１放電用スイッチＳＷ１がオンすると、電源端子ＶＣＣの電荷が放電され、電源端子ＶＣＣの電位ＶＣＣが低下し始める。時刻ｔ３に電源端子ＶＣＣの電位ＶＣＣがしきい値電圧ＶＴＨ２より低くなると、第２放電用スイッチＳＷ２がオンする。第２放電用スイッチＳＷ２がオンするとＬ線が接地されるため、フィルタ回路１０のキャパシタＣ１１、Ｃ１２が放電し、残留電圧が低下していく。
【００４４】
このように、実施の形態に係る電源アダプタ１００によれば、コンセントプラグ１０２がプラグ受け２から抜けた後、残留電圧を所定期間内に所定レベル以下に低下させることができ、法規制をクリアできる。
【００４５】
また第１放電用スイッチＳＷ１およびＳＷ２は、コンセントプラグがプラグ受けに挿入されている間はオフとなるため、通常使用時における無駄な消費電力を抑制できる。
【００４６】
コンセントプラグ１０２がプラグ受け２に挿入された状態においても、ノイズなどの影響で交流電圧ＶＡＣが交流の数サイクルにわたり遮断され、その後復帰する状況が発生しうる。図４の期間ｔ０がこの様子を示す。このような数サイクルにわたる交流電圧ＶＡＣの遮断に対しては、放電経路４４はオンすべきではない。図２の電源アダプタ１００によれば、検波電圧Ｖｄがしきい値電圧ＶＴＨ１を所定の検出時間連続して下回ったときに放電経路４４をオンするため、数サイクルの交流遮断をマスクすることができ、放電経路４４をオフ状態に保つことができる。
【００４７】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００４８】
（第１の変形例）
図５は、第１の変形例に係る電源アダプタ１００ａの構成を示す回路図である。図５において、制御ＩＣ４０の放電用端子ＤＩＳは、整流平滑回路２０の出力端子Ｎ１と接続される。その他の構成は図２の電源アダプタ１００と同様である。
【００４９】
整流平滑回路２０の出力端子Ｎ１と、Ｌ線およびＮ線は、ダイオードブリッジ回路２２のダイオードを介して接続されている。したがって放電経路４４がオンすることにより、フィルタ回路１０のキャパシタＣ１１、Ｃ１２の電荷は、ダイオードブリッジ回路２２および放電経路４４を介して放電される。これにより、図２の電源アダプタ１００と同様の効果を得ることができる。
【００５０】
（第２の変形例）
図６は、第２の変形例に係る電源アダプタ１００ｂの構成を示す回路図である。制御ＩＣ４０ｂは、２つの放電用端子ＤＩＳ１、ＤＩＳ２および２つの放電経路４４ａ、４４ｂを有する。放電用端子ＤＩＳ１、ＤＩＳ２はそれぞれ、Ｌ線およびＮ線と接続される。放電経路４４ａは放電用端子ＤＩＳ１と接地端子ＧＮＤの間に、放電経路４４ａは放電用端子ＤＩＳ２と接地端子ＧＮＤの間に設けられる。放電経路４４ａ、４４ｂは、共通の検出回路４２からの制御信号Ｓ３によって制御される。
【００５１】
この変形例では、フィルタ回路１０のキャパシタＣ１１、Ｃ１２の電荷が、放電経路４４ａ、４４ｂを経由して放電されるため、放電時間を短縮できる。
【００５２】
（第３の変形例）
図７は、第３の変形例に係る電源アダプタ１００ｃの構成を示す回路図である。この変形例では、制御ＩＣ４０ｃに放電経路４を内蔵する代わりに、スイッチングトランジスタＭ１を放電経路として利用する。制御ＩＣ４０ｃのドライバ４３は、検出回路４２により生成される制御信号Ｓ３がアサートされると、スイッチングトランジスタＭ１をオンする。
【００５３】
この変形例によれば、放電用端子ＤＩＳおよび放電経路４４が不要となるため、回路面積を削減できる。
【００５４】
実施の形態では、ＡＣ／ＤＣコンバータが電源アダプタとして構成される場合を説明したが、ＡＣ／ＤＣコンバータは、電子機器に内蔵されてもよい。
【００５５】
実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００５６】
１…電子機器、２…プラグ受け、１００…電源アダプタ、１０２…コンセントプラグ、１０４…筐体、１０６…機器側コネクタ、１０…フィルタ回路、２０…整流平滑回路、２２…ダイオードブリッジ回路、Ｃ２１…平滑用キャパシタ、３０…ＤＣ／ＤＣコンバータ、３２…検出回路、４０…制御ＩＣ、４２…検出回路、４４…放電経路、ＳＷ１…第１放電用スイッチ、ＳＷ２…第２放電用スイッチ、４６…コンパレータ、４８…タイマー回路、４９…論理ゲート、５０…検波回路、Ｍ１…スイッチングトランジスタ、Ｔ１…トランス、Ｃ１…出力キャパシタ、Ｄ１…ダイオード、Ｗ１…１次巻線、Ｗ２…２次巻線、Ｗ３…補助巻線、Ｒｓ…検出抵抗、Ｒ１…放電用抵抗。
【特許請求の範囲】
【請求項１】
コンセントプラグを介して交流電圧を受け、それを直流電圧に変換するＡＣ／ＤＣコンバータであって、
前記交流電圧が印加されるＬ（Live）線およびＮ（Neutral）線と、
前記Ｌ線と前記Ｎ線の間に設けられた少なくともひとつのキャパシタを含み、前記交流電圧をフィルタリングするフィルタ回路と、
前記フィルタ回路の出力を整流、平滑化する整流平滑回路と、
前記整流平滑回路の出力電圧を受け、直流電圧を生成するＤＣ／ＤＣコンバータと、
を備え、
前記ＤＣ／ＤＣコンバータは、
出力キャパシタと、
そのカソードが前記出力キャパシタと接続されたダイオードと、
前記整流平滑回路の出力端子に接続された１次コイル、前記ダイオードのアノードに接続された２次コイルを有するトランスと、
前記１次コイルに接続されたスイッチングトランジスタと、
前記スイッチングトランジスタを制御する制御回路と、
前記整流平滑回路の入力電圧に応じた検波電圧を生成する検波回路と、
を備え、
前記制御回路は、
使用状態において接地される接地端子と、
前記Ｌ線、前記Ｎ線および前記整流平滑回路の出力端子のいずれかと接続される放電用端子と、
前記放電用端子から前記接地端子に至る経路上に設けられた放電経路と、
前記検波回路により生成された前記検波電圧を受ける検出端子と、
前記検波電圧を所定のしきい値電圧と比較し、前記検波電圧が前記しきい値電圧を所定の検出時間連続して下回ったときに前記放電経路をオンする検出回路と、
を備えることを特徴とするＡＣ／ＤＣコンバータ。
【請求項２】
前記検出回路は、
前記検波電圧を前記しきい値電圧と比較し、前記検波電圧の方が低いときにアサートされる第１比較信号を生成するコンパレータと、
前記第１比較信号がアサートされる時間が前記検出時間を超えるとアサートされる第２比較信号を生成するタイマー回路と、
前記第１比較信号と前記第２比較信号が両方アサートされると、前記放電経路をオンする論理ゲートと、
を備えることを特徴とする請求項１に記載のＡＣ／ＤＣコンバータ。
【請求項３】
前記制御回路は、電源電圧を受ける電源端子をさらに有し、
前記放電経路は、
前記電源端子と前記接地端子の間に設けられ、前記検出回路からの制御信号に応じて制御される第１放電用スイッチと、
前記放電用端子と前記電源端子の間に設けられ、前記電源端子の電位が所定の第２しきい値電圧より低くなるとオンする第２放電用スイッチと、
を含むことを特徴とする請求項１に記載のＡＣ／ＤＣコンバータ。
【請求項４】
交流電圧を受け、それを直流電圧に変換するＡＣ／ＤＣコンバータであって、
前記交流電圧が印加されるＬ（Live）線およびＮ（Neutral）線と、
前記Ｌ線と前記Ｎ線の間に設けられた少なくともひとつのキャパシタを含み、前記交流電圧をフィルタリングするフィルタ回路と、
前記フィルタ回路の出力を整流、平滑化する整流平滑回路と、
前記整流平滑回路の出力電圧を受け、直流電圧を生成するＤＣ／ＤＣコンバータと、
を備え、
前記ＤＣ／ＤＣコンバータは、
出力キャパシタと、
そのカソードが前記出力キャパシタと接続されたダイオードと、
前記整流平滑回路の出力端子に接続された１次コイル、前記ダイオードのアノードに接続された２次コイルを有するトランスと、
前記１次コイルに接続されたスイッチングトランジスタと、
前記スイッチングトランジスタを制御する制御回路と、
前記整流平滑回路の入力電圧に応じた検波電圧を生成する検波回路と、
を備え、
前記制御回路は、
前記検波回路により生成された前記検波電圧が印加される検出端子と、
前記検波電圧を所定のしきい値電圧と比較し、前記検波電圧が前記しきい値電圧を所定の検出時間連続して下回ったときに前記スイッチングトランジスタをオンする検出回路と、
を備えることを特徴とするＡＣ／ＤＣコンバータ。
【請求項５】
請求項１から４のいずれかに記載のＡＣ／ＤＣコンバータを備えることを特徴とするＡＣ電源アダプタ。
【請求項６】
請求項１から４のいずれかに記載のＡＣ／ＤＣコンバータを備えることを特徴とする電子機器。
【請求項１】
コンセントプラグを介して交流電圧を受け、それを直流電圧に変換するＡＣ／ＤＣコンバータであって、
前記交流電圧が印加されるＬ（Live）線およびＮ（Neutral）線と、
前記Ｌ線と前記Ｎ線の間に設けられた少なくともひとつのキャパシタを含み、前記交流電圧をフィルタリングするフィルタ回路と、
前記フィルタ回路の出力を整流、平滑化する整流平滑回路と、
前記整流平滑回路の出力電圧を受け、直流電圧を生成するＤＣ／ＤＣコンバータと、
を備え、
前記ＤＣ／ＤＣコンバータは、
出力キャパシタと、
そのカソードが前記出力キャパシタと接続されたダイオードと、
前記整流平滑回路の出力端子に接続された１次コイル、前記ダイオードのアノードに接続された２次コイルを有するトランスと、
前記１次コイルに接続されたスイッチングトランジスタと、
前記スイッチングトランジスタを制御する制御回路と、
前記整流平滑回路の入力電圧に応じた検波電圧を生成する検波回路と、
を備え、
前記制御回路は、
使用状態において接地される接地端子と、
前記Ｌ線、前記Ｎ線および前記整流平滑回路の出力端子のいずれかと接続される放電用端子と、
前記放電用端子から前記接地端子に至る経路上に設けられた放電経路と、
前記検波回路により生成された前記検波電圧を受ける検出端子と、
前記検波電圧を所定のしきい値電圧と比較し、前記検波電圧が前記しきい値電圧を所定の検出時間連続して下回ったときに前記放電経路をオンする検出回路と、
を備えることを特徴とするＡＣ／ＤＣコンバータ。
【請求項２】
前記検出回路は、
前記検波電圧を前記しきい値電圧と比較し、前記検波電圧の方が低いときにアサートされる第１比較信号を生成するコンパレータと、
前記第１比較信号がアサートされる時間が前記検出時間を超えるとアサートされる第２比較信号を生成するタイマー回路と、
前記第１比較信号と前記第２比較信号が両方アサートされると、前記放電経路をオンする論理ゲートと、
を備えることを特徴とする請求項１に記載のＡＣ／ＤＣコンバータ。
【請求項３】
前記制御回路は、電源電圧を受ける電源端子をさらに有し、
前記放電経路は、
前記電源端子と前記接地端子の間に設けられ、前記検出回路からの制御信号に応じて制御される第１放電用スイッチと、
前記放電用端子と前記電源端子の間に設けられ、前記電源端子の電位が所定の第２しきい値電圧より低くなるとオンする第２放電用スイッチと、
を含むことを特徴とする請求項１に記載のＡＣ／ＤＣコンバータ。
【請求項４】
交流電圧を受け、それを直流電圧に変換するＡＣ／ＤＣコンバータであって、
前記交流電圧が印加されるＬ（Live）線およびＮ（Neutral）線と、
前記Ｌ線と前記Ｎ線の間に設けられた少なくともひとつのキャパシタを含み、前記交流電圧をフィルタリングするフィルタ回路と、
前記フィルタ回路の出力を整流、平滑化する整流平滑回路と、
前記整流平滑回路の出力電圧を受け、直流電圧を生成するＤＣ／ＤＣコンバータと、
を備え、
前記ＤＣ／ＤＣコンバータは、
出力キャパシタと、
そのカソードが前記出力キャパシタと接続されたダイオードと、
前記整流平滑回路の出力端子に接続された１次コイル、前記ダイオードのアノードに接続された２次コイルを有するトランスと、
前記１次コイルに接続されたスイッチングトランジスタと、
前記スイッチングトランジスタを制御する制御回路と、
前記整流平滑回路の入力電圧に応じた検波電圧を生成する検波回路と、
を備え、
前記制御回路は、
前記検波回路により生成された前記検波電圧が印加される検出端子と、
前記検波電圧を所定のしきい値電圧と比較し、前記検波電圧が前記しきい値電圧を所定の検出時間連続して下回ったときに前記スイッチングトランジスタをオンする検出回路と、
を備えることを特徴とするＡＣ／ＤＣコンバータ。
【請求項５】
請求項１から４のいずれかに記載のＡＣ／ＤＣコンバータを備えることを特徴とするＡＣ電源アダプタ。
【請求項６】
請求項１から４のいずれかに記載のＡＣ／ＤＣコンバータを備えることを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１３−２７２８３（Ｐ２０１３−２７２８３Ａ）
【公開日】平成２５年２月４日（２０１３．２．４）
【国際特許分類】
【出願番号】特願２０１１−１６３２２４（Ｐ２０１１−１６３２２４）
【出願日】平成２３年７月２６日（２０１１．７．２６）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
【公開日】平成２５年２月４日（２０１３．２．４）
【国際特許分類】
【出願日】平成２３年７月２６日（２０１１．７．２６）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
[ Back to top ]