ＤＣ／ＤＣコンバータならびにそれを用いた電源装置および電子機器
【課題】スタンバイモードの消費電力を低減する。
【解決手段】第１フィードバック回路２０は、通常モードにおいて動作状態、スタンバイモードにおいて非動作状態となり、出力電圧ＶＯＵＴに応じた第１フィードバック信号ＶＦＢ１を生成し、トランスＴ１の２次側から１次側へ伝送する。第２フィードバック回路４０は、通常モードにおいて非動作状態、スタンバイモードにおいて動作状態となり、第２出力キャパシタＣｏ２に生ずる電圧ＶＣＣに応じた第２フィードバック信号ＶＦＢ２を生成する。制御回路１０は、通常モードにおいて第１フィードバック信号ＶＦＢ１にもとづいて出力電圧ＶＯＵＴが第１レベルと一致するように、スタンバイモードにおいて第２フィードバック信号ＶＦＢ２にもとづいて出力電圧ＶＯＵＴが第１レベルより低い第２レベルと一致するように、スイッチングトランジスタＭ１のオン、オフを制御する。
【解決手段】第１フィードバック回路２０は、通常モードにおいて動作状態、スタンバイモードにおいて非動作状態となり、出力電圧ＶＯＵＴに応じた第１フィードバック信号ＶＦＢ１を生成し、トランスＴ１の２次側から１次側へ伝送する。第２フィードバック回路４０は、通常モードにおいて非動作状態、スタンバイモードにおいて動作状態となり、第２出力キャパシタＣｏ２に生ずる電圧ＶＣＣに応じた第２フィードバック信号ＶＦＢ２を生成する。制御回路１０は、通常モードにおいて第１フィードバック信号ＶＦＢ１にもとづいて出力電圧ＶＯＵＴが第１レベルと一致するように、スタンバイモードにおいて第２フィードバック信号ＶＦＢ２にもとづいて出力電圧ＶＯＵＴが第１レベルより低い第２レベルと一致するように、スイッチングトランジスタＭ１のオン、オフを制御する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
テレビや冷蔵庫をはじめとするさまざまな家電製品、あるいはラップトップ型コンピュータ、携帯電話端末やＰＤＡ（Personal Digital Assistants）をはじめとする電子機器は、外部からの電力を受けて動作し、また外部電源からの電力によって内蔵の電池を充電可能となっている。そして家電製品や電子機器（以下、電子機器と総称する）には、商用交流電圧をＡＣ／ＤＣ（交流／直流）変換する電源装置が内蔵され、あるいは、電源装置は、電子機器の外部の電源アダプタ（ＡＣアダプタ）に内蔵される。
【０００３】
電源装置は、交流電圧を整流する整流回路（ダイオードブリッジ回路）と、整流された電圧を降圧して負荷に供給する絶縁型のＤＣ／ＤＣコンバータと、を備える。
図１は、本発明者が検討したＤＣ／ＤＣコンバータ１００ｒの構成を示す図である。ＤＣ／ＤＣコンバータ１００ｒの具体的構成を当業者によく知られた一般的な技術とみなしてはならない。
【０００４】
ＤＣ／ＤＣコンバータ１００ｒは、その入力端子Ｐ１には、その前段に設けられた整流回路（不図示）からの直流の入力電圧ＶＩＮが入力される。ＤＣ／ＤＣコンバータ１００ｒは、入力電圧ＶＩＮを降圧して出力端子Ｐ２に接続される負荷（負荷）に供給する。
【０００５】
ＤＣ／ＤＣコンバータ１００ｒは、主としてスイッチングトランジスタＭ１、トランスＴ１、第１ダイオードＤ１、第１出力キャパシタＣｏ１、制御回路１０ｒ、フィードバック回路２０ｒを備える。ＤＣ／ＤＣコンバータ１００ｒは、トランスＴ１の１次側領域と２次側領域が電気的に絶縁されていなければならない。フィードバック回路２０ｒは、出力電圧ＶＯＵＴを分圧する抵抗Ｒ１、Ｒ２と、シャントレギュレータ２２、フォトカプラ２４を備える。
【０００６】
シャントレギュレータ２２は、分圧された出力電圧ＶＯＵＴ’と、出力電圧ＶＯＵＴの目標値に応じた基準電圧ＶＲＥＦとの誤差を増幅する誤差増幅器である。フォトカプラ２４は、出力電圧ＶＯＵＴと目標電圧との誤差に応じたフィードバック信号を、制御回路１０ｒにフィードバックする。制御回路１０ｒは、出力電圧ＶＯＵＴが目標値と一致するようにスイッチングトランジスタＭ１のオン、オフのデューティ比をパルス変調により制御する。
【０００７】
制御回路１０ｒは、１０Ｖ程度の電源電圧ＶＣＣで動作可能であるところ、これを入力電圧ＶＩＮ（１４０Ｖ程度）を用いて駆動すると、効率が悪化する。一方、ＤＣ／ＤＣコンバータ１００ｒによって降圧された電圧ＶＯＵＴはトランスＴ１の２次側に発生することから、この電圧ＶＯＵＴを１次側に設けられた制御回路１０ｒに供給することはできない。
【０００８】
そこでトランスＴ１の１次側には、補助コイルＬ３が設けられる。補助コイルＬ３、第２ダイオードＤ２および第２出力キャパシタＣｏ２は、制御回路１０ｒに対する電源電圧ＶＣＣを生成するための補助的なＤＣ／ＤＣコンバータとして機能する。このＤＣ／ＤＣコンバータ１００ｒでは、電源電圧ＶＣＣは、出力電圧ＶＯＵＴに比例し、その比例係数は、トランスＴ１の２次コイルＬ２と補助コイルＬ３の巻き線比で定まる。
ＶＣＣ＝ＶＯＵＴ×ＮＤ／ＮＳ
ここで、ＮＳは２次コイルＬ２の巻き数、ＮＤは補助コイルＬ３の巻き数である。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平９−０９８５７１号公報
【特許文献２】特開平２−２１１０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明者らは、このようなＤＣ／ＤＣコンバータ１００ｒについて検討し、以下の課題を認識するに至った。たとえばＤＣ／ＤＣコンバータ１００ｒが、テレビに搭載される場合を考える。現状、テレビのスタンバイ状態における消費電力は、０．３Ｗ以下に抑えることが求められている。将来では、さらに低い消費電力、たとえば０．１Ｗ以下、具体的には５０ｍＷ程度に抑えることが要求される。
【００１１】
スタンバイ状態においても、マイコンには、安定した電源電圧ＶＯＵＴを供給する必要がある。したがって図１の構成では、スタンバイ状態においてもシャントレギュレータ２２は動作する。このときのシャントレギュレータ２２の電流Ｉ１が１ｍＡ、電源電圧ＶＯＵＴが１９Ｖとすると、その消費電力は１９ｍＷとなり、ＤＣ／ＤＣコンバータ１００ｒ全体の消費電力の目標値５０ｍＷのうち、大きな割合を占めることになる。
【００１２】
本発明のある態様はこうした課題に鑑みてなされたものであり、その例示的な目的のひとつは、スタンバイ状態における消費電力を低減したＤＣ／ＤＣコンバータの提供にある。
【課題を解決するための手段】
【００１３】
本発明のある態様は、入力電圧を変圧して出力端子から出力電圧を出力するＤＣ／ＤＣコンバータに関する。このＤＣ／ＤＣコンバータは、１次コイル、２次コイルおよび前記１次コイル側に設けられた補助コイルを有するトランスと、その第１電極の電位が固定され、その第２電極が出力端子に接続された第１出力キャパシタと、出力端子と２次コイルの第１端子との間に、そのカソードが出力端子側となる向きで設けられた第１ダイオードと、１次コイルの経路上に設けられたスイッチングトランジスタと、その第１電極の電位が固定された第２出力キャパシタと、第２出力キャパシタの第２電極と補助コイルの第１端子との間に、そのカソードが第２出力キャパシタ側となる向きで設けられた整流素子と、通常モードにおいて動作状態、スタンバイモードにおいて非動作状態となり、出力電圧に応じた第１フィードバック信号を第１フォトカプラを介してトランスの２次側から１次側へ伝送する第１フィードバック回路と、通常モードにおいて非動作状態、スタンバイモードにおいて動作状態となり、第２出力キャパシタに生ずる電圧に応じた第２フィードバック信号を生成する第２フィードバック回路と、その電源端子に第２出力キャパシタに生ずる電圧を受け、そのフィードバック端子に第１フィードバック信号および第２フィードバック信号を受け、フィードバック端子に入力された信号にもとづいて、スイッチングトランジスタのオン、オフを制御する制御回路と、を備える。
【００１４】
この態様によると、通常モードでは、出力電圧に応じた第１フィードバック信号にもとづいて、出力電圧が第１レベルに安定化される。そしてスタンバイモードでは、第１フィードバック回路が停止状態となり、トランスの１次側で生成される第２出力キャパシタの電圧に応じた第２フィードバック信号にもとづいて、出力電圧が第２レベルに安定化される。通常モードにおける第１フィードバック回路の消費電力よりも、スタンバイモードにおける第２フィードバック回路の消費電力の方を小さく設計することで、スタンバイモードにおける消費電力を従来よりも低減することができる。
【００１５】
第１フィードバック回路は、出力端子と接地端子の間に直列に設けられた第１抵抗、第２抵抗と、そのカソードが出力端子側、そのアノードが接地端子側となる向きで設けられ、かつその基準端子に第１抵抗と第２抵抗により分圧された出力電圧が入力されたシャントレギュレータと、を含んでもよい。ＤＣ／ＤＣコンバータの出力電圧が第２レベルのときに、シャントレギュレータはオフするよう構成されてもよい。
シャントレギュレータの基準端子には、出力電圧を分圧比Ｋで分圧した電圧が入力される。シャントレギュレータは、その基準端子の電圧が所定のレベルＶＴＨ１より低いときにオフとなるとすると、第２レベルを、ＶＴＨ１／Ｋ以下に設定することにより、スタンバイモードにおいてシャントレギュレータを自動的にオフすることができ、第１フィードバック回路を非動作状態にできる。
【００１６】
第１フィードバック回路は、出力端子と接地端子の間に、第１、第２抵抗と直列に設けられた第１スイッチをさらに含んでもよい。スタンバイモードにおいて第１スイッチはオフしてもよい。
この場合、スタンバイモードにおいて、第１、第２抵抗に流れる電流も遮断できるため、さらに消費電力を低減することができる。
【００１７】
第１フィードバック回路は、出力端子と接地端子の間に設けられた第１スイッチを含んでもよい。第１フィードバック回路は、スタンバイモードにおいて第１スイッチがオフすることにより、非動作状態となってもよい。
第１スイッチをオフすることにより、電流経路を遮断することができ、消費電力を低減することができる。
【００１８】
第２フィードバック回路は、第２出力キャパシタの第２電極と接地端子の間に設けられた第２スイッチを含み、通常モードにおいて第２スイッチがオフすることにより、非動作状態となってもよい。
第２スイッチをオフすることにより、電流経路を遮断することができ、消費電力を低減することができる。
【００１９】
第２フィードバック回路は、第２出力キャパシタの第２電極と接地端子の間に直列に設けられたダイオード、第３抵抗および第２スイッチと、そのベースエミッタ間に第３抵抗の電圧降下に応じた電圧が印加されたバイポーラトランジスタと、を含んでもよい。第２フィードバック信号は、バイポーラトランジスタのコレクタ電圧に応じており、第２スイッチは通常モードにおいてオフするように構成されてもよい。
【００２０】
第２フィードバック回路は、第２出力キャパシタの第２電極と接地端子の間に直列に設けられた、第２出力キャパシタの第２電極の電圧に応じた検出電圧を生成する電圧生成回路および第２スイッチと、検出電圧と所定の基準電圧の誤差を増幅する誤差増幅器と、を含んでもよい。第２スイッチは通常モードにおいてオフするように構成されてもよい。制御回路は、誤差増幅器の出力電圧と、スイッチングトランジスタに流れる電流に応じた電流検出信号を比較する電流検出コンパレータと、を含み、電流検出コンパレータの出力信号に応じて、スイッチングトランジスタを制御するよう構成されてもよい。
この場合、第２フィードバック回路は、制御回路に内蔵されてもよい。
【００２１】
第２フィードバック回路は、第２出力キャパシタの第２電極と接地端子の間に直列に設けられた、第２出力キャパシタの第２電極の電圧に応じた検出電圧を生成する電圧生成回路および第２スイッチと、検出電圧を受け第２フィードバック信号をアンプと、を含んでもよい。第２スイッチは通常モードにおいてオフするように構成されてもよい。制御回路は、第２フィードバック信号を、所定の基準電圧と比較するバーストコンパレータを含んでもよい。制御回路は、バーストコンパレータの出力信号に応じて、スイッチングトランジスタがスイッチングする期間と、スイッチングを停止する期間を交互に繰り返すように構成されてもよい。
【００２２】
第２フィードバック回路は、第２出力キャパシタの第２電極と接地端子の間に直列に設けられた、第２出力キャパシタの第２電極の電圧に応じた検出電圧を生成する電圧生成回路および第２スイッチと、を含んでもよい。制御回路は、検出電圧を、所定の基準電圧と比較するバーストコンパレータを含み、バーストコンパレータの出力信号に応じて、スイッチングトランジスタを制御するよう構成されてもよい。
【００２３】
スタンバイモード、通常モードの切りかえは、本ＤＣ／ＤＣコンバータの負荷によって制御されてもよい。負荷は、モードを示す制御信号を生成可能に構成されもよい。本ＤＣ／ＤＣコンバータは、負荷からの制御信号を、トランスの２次側から１次側に伝送する第２フォトカプラをさらに備えてもよい。
【００２４】
本発明の別の態様は、電源装置に関する。この電源装置は、商用交流電圧を直流電圧に変換するＡＣ／ＤＣコンバータと、直流電圧を受け、それを降圧した電圧を負荷に供給する上述のいずれかに記載のＤＣ／ＤＣコンバータと、を備える。
【００２５】
本発明の別の態様は、電子機器に関する。この電子機器は、商用交流電圧を直流電圧に変換するＡＣ／ＤＣコンバータと、マイコンと、直流電圧を受け、それを降圧した電圧をマイコンに供給するＤＣ／ＤＣコンバータと、を備えてもよい。
【００２６】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２７】
本発明のある態様によれば、スタンバイ状態における消費電力を低減できる。
【図面の簡単な説明】
【００２８】
【図１】本発明者が検討したＤＣ／ＤＣコンバータの構成を示す図である。
【図２】実施の形態に係る電子機器の構成を示す回路図である。
【図３】図２の制御回路の構成例を示す回路図である。
【図４】第１フィードバック回路の変形例を示す回路図である。
【図５】図５（ａ）、（ｂ）は、第２フィードバック回路および制御回路の別の構成例を示す回路図である。
【発明を実施するための形態】
【００２９】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００３０】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【００３１】
図２は、実施の形態に係る電子機器１の構成を示す回路図である。
電子機器１は、たとえばテレビや冷蔵庫、エアコンなどの家電製品やコンピュータである。電子機器１は、マイコン２、信号処理回路４、ＤＣ／ＤＣコンバータ１００、整流回路１０２を備える。電子機器１は、互いに絶縁される１次側と２次側に分けられている。整流回路１０２およびＤＣ／ＤＣコンバータ１００の半分は１次側に配置され、ＤＣ／ＤＣコンバータ１００の半分と、マイコン２、信号処理回路４は２次側に配置される。
【００３２】
整流回路１０２は、たとえばダイオード整流回路であり、商用交流電圧などの交流電圧ＶＡＣを受け、それを全波整流し、キャパシタＣ１により平滑化して直流電圧ＶＤＣ（＝ＶＩＮ）を生成する。ＶＡＣ＝１００Ｖのとき、ＶＤＣ＝１４４Ｖとなる。
【００３３】
ＤＣ／ＤＣコンバータ１００は、その入力端子Ｐ１に直流の入力電圧ＶＩＮを受け、これを降圧して出力端子Ｐ２から出力する。ＤＣ／ＤＣコンバータ１００と整流回路１０２の間には、図示しないＰＦＣ（Power Factor Correction）回路を設けてもよい。出力端子Ｐ２からの出力電圧ＶＯＵＴは、マイコン２および信号処理回路４に出力される。マイコン２は、電子機器１全体を統合的に制御する。信号処理回路４は、特定の信号処理を行うブロックであり、たとえば外部機器との通信を行うインタフェース回路や、画像処理回路、音声処理回路などが例示される。現実の電子機器１においては、その機能に応じて複数の信号処理回路４が設けられることはいうまでもない。マイコン２の動作保証電圧はたとえば６Ｖであり、信号処理回路４の動作保証電圧は、マイコン２のそれよりも高い１２Ｖであるとする。
【００３４】
この電子機器１は、通常状態（通常モードともいう）とスタンバイ状態（スタンバイモードともいう）が切りかえ可能となっている。通常モードにおいては、マイコン２および信号処理回路４が動作する。通常モードでは、マイコン２および信号処理回路４が動作し、スタンバイモードでは、マイコン２のみが動作する。
【００３５】
本実施の形態において、通常モードとスタンバイモードの切りかえは、マイコン２が行うものとする。またマイコン２は、モードを示す制御信号ＳＴＢ（ＳＴＢ信号ともいう）を生成する。制御信号ＳＴＢは通常モードにおいてアサート（ハイレベル）され、スタンバイモードにおいてネゲート（ローレベル）される。
【００３６】
以上が電子機器１の全体構成である。続いて、このような電子機器１に好適に利用可能なＤＣ／ＤＣコンバータ１００について説明する。
【００３７】
ＤＣ／ＤＣコンバータ１００は、主としてトランスＴ１、第１ダイオードＤ１、第２ダイオードＤ２、第１出力キャパシタＣｏ１、第２出力キャパシタＣｏ２、スイッチングトランジスタＭ１、制御回路１０、第１フィードバック回路２０、第２フィードバック回路４０、第２フォトカプラ３０を備える。
【００３８】
トランスＴ１は、１次コイルＬ１、２次コイルＬ２および１次コイル側に設けられた補助コイルＬ３を有する。１次コイルＬ１の巻き数をＮＰ、２次コイルＬ２の巻き数をＮＳとする。また補助コイルＬ３の巻き数をＮＤ２とする。
【００３９】
スイッチングトランジスタＭ１、１次コイルＬ１、２次コイルＬ２、第１ダイオードＤ１、第１出力キャパシタＣｏ１は、第１のコンバータ（メインコンバータ）を形成する。第１出力キャパシタＣｏ１の第１電極の電位は接地されて固定され、その第２電極は出力端子Ｐ２に接続される。第１ダイオードＤ１は、出力端子Ｐ２と２次コイルＬ２の一端Ｎ２との間に、そのカソードが第１出力キャパシタＣｏ１側となる向きで設けられる。２次コイルＬ２の他端は接地されて電位が固定されている。
【００４０】
スイッチングトランジスタＭ１は、１次コイルＬ１の経路上に設けられる。スイッチングトランジスタＭ１のゲートには、抵抗Ｒ１０を介して制御回路１０からのスイッチング信号ＯＵＴが入力される。
【００４１】
スイッチングトランジスタＭ１、１次コイルＬ１、補助コイルＬ３、第２ダイオードＤ２、第２出力キャパシタＣｏ２は、第２のコンバータ（補助コンバータ）を形成する。
【００４２】
第２出力キャパシタＣｏ２の第１電極の電位は固定される。整流素子である第２ダイオードＤ２は、第２出力キャパシタＣｏ２の第２電極と補助コイルＬ３の第１端子の間に、カソードが第２出力キャパシタＣｏ２側となる向きで設けられる。
【００４３】
第１フィードバック回路２０は、出力電圧ＶＯＵＴに応じた第１フィードバック信号（ＩＦＢ）を生成し、第１フォトカプラ２４を介して第１フィードバック信号（ＩＦＢ１）を、トランスの２次側から１次側へ伝送する。
【００４４】
制御回路１０のフィードバック端子ＦＢ（２番ピン）には、第１フィードバック回路２０が生成した第１フィードバック信号ＩＦＢ１に応じた電圧信号（同様に第１フィードバック信号という）ＶＦＢ１が入力される。キャパシタＣ３は、位相補償を目的として設けられる。
【００４５】
たとえば第１フィードバック回路２０は、シャントレギュレータ２２、第１フォトカプラ２４、分圧回路２６を含む。
分圧回路２６は、ＤＣ／ＤＣコンバータ１００の出力電圧ＶＯＵＴを分圧比Ｋにて分圧する。シャントレギュレータ２２の基準端子ＲＥＦには、分圧された出力電圧ＶＯＵＴ’（＝ＶＯＵＴ×Ｋ）が入力される。またシャントレギュレータ２２のアノード（Ａ）は接地され、そのカソード（Ｋ）は、抵抗Ｒ２１、Ｒ２２を介して出力電圧Ｐ２と接続される。シャントレギュレータ２２は、出力電圧ＶＯＵＴ’と所定の基準電圧ＶＲＥＦの誤差を増幅し、誤差に応じた電流ＩＦＢを出力する。シャントレギュレータ２２の出力電流ＩＦＢの経路には、第１フォトカプラ２４の入力側の発光ダイオードが設けられる。第１フォトカプラ２４は、出力電圧ＶＯＵＴ’と基準電圧ＶＲＥＦの誤差に応じた第１フィードバック信号ＶＦＢ１を、制御回路１０のＦＢ端子に出力する。抵抗Ｒ２１、Ｒ２２は、第１フォトカプラ２４の発光ダイオードを適切にバイアスするために設けられる。
【００４６】
制御回路１０は、第１フィードバック信号ＶＦＢ１を受け、分圧された出力電圧ＶＯＵＴ’が基準電圧ＶＲＥＦと一致するようにデューティ比が調節されるスイッチング信号ＯＵＴを生成し、スイッチングトランジスタＭ１を駆動する。
分圧回路２６の分圧比をＫ（＝Ｒ２／（Ｒ１＋Ｒ２））とするとき、フィードバックによって、出力電圧ＶＯＵＴは、
ＶＯＵＴ１＝ＶＲＥＦ／Ｋ …（１）
を満たすように安定化される。
【００４７】
第１フィードバック回路２０は、通常モードにおいて動作状態、スタンバイモードにおいて非動作状態となる。
【００４８】
マイコン２がモードに応じて生成する制御信号ＳＴＢは、第２フォトカプラ３０に入力される。第２フォトカプラ３０は２次側で発生した制御信号ＳＴＢを１次側に伝送する。たとえば、第２フォトカプラ３０の入力側の発光素子は、抵抗Ｒ３０によりバイアスされ、トランジスタＭ３によって電流のオン、オフが切りかえ可能となっている。トランジスタＭ３のゲートには、制御信号ＳＴＢが入力される。
【００４９】
第２フィードバック回路４０は、通常モードにおいて非動作状態、スタンバイモードにおいて動作状態となり、第２出力キャパシタＣｏ２に生ずる電圧ＶＣＣに応じた第２フィードバック信号ＶＦＢ２を生成する。第２フィードバック信号ＶＦＢ２も、制御回路１０のフィードバック端子ＦＢに入力される。
【００５０】
たとえば第２フィードバック回路４０は、ダイオードＤ３、第３抵抗Ｒ３、ベース抵抗Ｒｂ１、第２スイッチＭ２２、バイポーラトランジスタＱ１を含む。ダイオードＤ３、第３抵抗Ｒ３および第２スイッチＭ２２は、第２出力キャパシタＣｏ２の第２電極と接地端子の間に順に直列に設けられる。第２スイッチＭ２２と、ダイオードＤ３、抵抗Ｒ３の順序は入れ替えてもよい。
【００５１】
バイポーラトランジスタＱ１のベースエミッタ間には、ベース抵抗Ｒｂ１を介して、第３抵抗Ｒ３の電圧降下に応じた電圧が印加される。
【００５２】
第２フィードバック信号ＶＦＢ２は、バイポーラトランジスタＱ１のコレクタ電圧に応じている。第２スイッチＭ２２の制御端子には、第２フォトカプラ３０を介して制御信号ＳＴＢが入力される。第２スイッチＭ２２は、通常モードにおいてオフ、スタンバイモードにおいてオンする。
【００５３】
第２フィードバック回路４０に着目すると、バイポーラトランジスタＱ１のコレクタ電圧すなわち第２フィードバック信号ＶＦＢ２は、第３抵抗Ｒ３の電圧降下が、バイポーラトランジスタＱ１のベースエミッタ間電圧Ｖｂｅである０．７Ｖ付近に安定化されるように、調節される。ダイオードＤ３の逆方向電圧（ツェナー電圧）をＶｚとすると、第２出力キャパシタＣｏ２の電圧ＶＣＣは、ＶＣＣ＝Ｖｂｅ＋Ｖｚが成り立つように調節される。つまり、第２フィードバック回路４０が生成する第２フィードバック信号ＶＦＢ２のレベルは、電圧ＶＣＣが目標電圧Ｖｂｅ＋Ｖｚと一致するように調節され、第２フィードバック回路４０は誤差増幅器として機能する。
【００５４】
なお、第２フィードバック回路４０の構成は図２のそれには限定されない。
第２フィードバック回路４０がどのように構成される場合であっても、第２出力キャパシタＣｏ２の第２電極と接地端子の間の電流経路に、制御信号ＳＴＢに応じてオン、オフが制御される第２スイッチＭ２２を設けることにより、第２フィードバック回路４０を非動作状態、動作状態を切りかえることができる。
【００５５】
制御回路１０は、その電源端子ＶＣＣ（８番ピン）に、第２出力キャパシタＣｏ２に生ずる電圧ＶＣＣを受ける。なお、第２のコンバータが正常に動作する前の期間、制御回路１０の電源端子ＶＣＣには、抵抗Ｒ１１を介して直流電圧ＶＤＣが供給される。
【００５６】
制御回路１０は、フィードバック端子ＦＢに入力される信号にもとづいて、具体的には、通常モードにおいて第１フィードバック信号ＶＦＢ１にもとづき、スタンバイモードにおいて第２フィードバック信号ＶＦＢ２にもとづき、スイッチング信号ＯＵＴを生成し、スイッチングトランジスタＭ１のオン、オフを切りかえる。たとえば制御回路１０は、スイッチング信号ＯＵＴのデューティ比をパルス幅変調（ＰＷＭ）、パルス周波数変調（ＰＦＭ）などを利用して調節する。スイッチング信号ＯＵＴの生成方法は特に限定されない。
【００５７】
通常モードでは、式（１）を満たすように、出力電圧ＶＯＵＴが第１レベル（ＶＯＵＴ１＝ＶＲＥＦ／Ｋ）に安定化される。
【００５８】
スタンバイモードでは、第２出力キャパシタＣｏ２の電圧ＶＣＣがある目標電圧と一致するように、スイッチングトランジスタＭ１のオン、オフのデューティ比やスイッチング周波数が制御される。第２出力キャパシタＣｏ２の電圧ＶＣＣがある目標電圧に安定化されるとき、出力端子Ｐ２の出力電圧ＶＯＵＴは、電圧ＶＣＣに応じた第２レベルＶＯＵＴ２に安定化される。第２レベルＶＯＵＴ２は、補助コイルＬ３と２次コイルＬ２の巻線比に応じて定まり、第２レベルＶＯＵＴ２は、第１レベルＶＯＵＴ１より低く設定される。
【００５９】
すなわち、制御回路１０は、通常モードにおいて出力電圧ＶＯＵＴが第１レベルＶＯＵＴ１と一致し、スタンバイモードにおいて出力電圧ＶＯＵＴが第１レベルＶＯＵＴ１より低い第２レベルＶＯＵＴ２と一致するように、スイッチングトランジスタＭ１のオン、オフを制御する。
【００６０】
続いて制御回路１０の具体的な構成例を説明する。なお制御回路１０の構成は本発明において特に限定されるものではない。
【００６１】
たとえば制御回路１０は、第１出力キャパシタＣｏ１に生ずる出力電圧ＶＯＵＴ、スイッチングトランジスタＭ１（１次コイルＬ１）に流れる電流ＩＭ１および補助コイルＬ３のタップＴＰに生ずる第１レベルＶＤ１に応じて、スイッチング信号ＯＵＴを発生する。
【００６２】
検出抵抗Ｒｓは、スイッチングトランジスタＭ１に流れる電流ＩＭ１を検出するために設けられる。検出抵抗Ｒｓに生ずる電圧降下（検出信号）Ｖｓは、制御回路１０の電流検出端子（ＣＳ端子：３番ピン）に入力される。また、制御回路１０の補助コイルＬ３のタップＴＰの電圧ＶＤ１は、抵抗Ｒ４およびキャパシタＣ４を含むローパスフィルタを介して、ＺＴ端子（１番ピン）に入力される。
【００６３】
図３は、図２の制御回路１０の構成例を示す回路図である。制御回路１０は、オフ信号生成部５２、オン信号生成部５４、駆動部５６およびスイッチ制御部７０を備える。
【００６４】
電源端子とフィードバック端子ＦＢの間には、プルアップ抵抗Ｒ１２が設けられる。
【００６５】
オフ信号生成部５２は、検出信号Ｖｓをフィードバック信号ＶＦＢと比較するコンパレータを含み、スイッチングトランジスタＭ１がオフするタイミングを規定するオフ信号Ｓｏｆｆを生成する。オフ信号生成部５２よって生成されるオフ信号Ｓｏｆｆは、スイッチングトランジスタＭ１に流れる電流ＩＭ１が、フィードバック信号ＶＦＢに応じたレベルに達するとアサートされる。
【００６６】
たとえば出力電圧ＶＯＵＴ’が基準電圧ＶＲＥＦより低くなると、フィードバック信号ＶＦＢは高くなり、オフ信号Ｓｏｆｆがアサートされるタイミングが遅くなって、スイッチングトランジスタＭ１のオン期間Ｔｏｎが長くなり、その結果出力電圧ＶＯＵＴが上昇する方向にフィードバックがかかる。反対に出力電圧ＶＯＵＴ’が基準電圧ＶＲＥＦより高くなると、フィードバック信号ＶＦＢは低くなり、オフ信号Ｓｏｆｆがアサートされるタイミングが早くなって、スイッチングトランジスタＭ１のオン期間Ｔｏｎが短くなり、その結果、出力電圧ＶＯＵＴが低下する方向にフィードバックがかかる。
【００６７】
オン信号生成部５４は、オフ信号Ｓｏｆｆがアサートされた後アサートされるオン信号Ｓｏｎを発生する。図３のオン信号生成部５４は、補助コイルＬ３のタップＴＰの電位ＶＤ１を、所定レベルＶｔｈと比較するコンパレータを含む。オン信号生成部５４は、タップＴＰの電位ＶＤ１が所定レベルＶｔｈまで低下すると、オン信号Ｓｏｎをアサートする。
【００６８】
スイッチングトランジスタＭ１がオンすると、１次コイルＬ１に電流ＩＭ１が流れ、トランスＴ１にエネルギーが蓄えられる。その後、スイッチングトランジスタＭ１がオフすると、トランスＴ１に蓄えられたエネルギーが放出される。オン信号生成部５４は、補助コイルＬ３に発生する電圧ＶＤ１を監視することにより、トランスＴ１のエネルギーが完全に放出されたことを検出できる。オン信号生成部５４は、エネルギーの放出を検出すると、再びスイッチングトランジスタＭ１をオンすべく、オン信号Ｓｏｎをアサートする。
【００６９】
駆動部５６は、オン信号ＳｏｎがアサートされるとスイッチングトランジスタＭ１をオンし、オフ信号ＳｏｆｆがアサートされるとスイッチングトランジスタＭ１をオフする。駆動部５６は、フリップフロップ５８、プリドライバ６０、ドライバ６２を含む。フリップフロップ５８は、セット端子およびリセット端子それぞれにオン信号Ｓｏｎおよびオフ信号Ｓｏｆｆを受ける。フリップフロップ５８は、オン信号Ｓｏｎおよびオフ信号Ｓｏｆｆに応じて状態が遷移する。その結果、フリップフロップ５８の出力信号Ｓｍｏｄのデューティ比は、出力電圧ＶＯＵＴが目標値ＶＲＥＦと一致するように変調される。図３では、駆動信号Ｓｍｏｄおよびスイッチング信号ＯＵＴのハイレベルは、スイッチングトランジスタＭ１のオンに対応付けられ、それらのローレベルはスイッチングトランジスタＭ１のオフに対応付けられる。
【００７０】
プリドライバ６０は、フリップフロップ５８の出力信号Ｓｍｏｄに応じてドライバ６２を駆動する。ドライバ６２のハイサイドトランジスタとローサイドトランジスタが同時にオンしないように、プリドライバ６０の出力信号ＳＨ、ＳＬにはデッドタイムが設定される。ドライバ６２からは、スイッチング信号ＯＵＴが出力される。
【００７１】
以上がＤＣ／ＤＣコンバータ１００の構成である。続いてその動作を、通常モードとスタンバイモードに分けて説明する。
【００７２】
１．通常モード
通常モードにおいてマイコン２はＳＴＢ信号をアサート（ハイレベル）する。このとき第２スイッチＭ２２はオフとなり、第２フィードバック回路４０は非動作状態となり、その消費電力は実質的にゼロとなる。
【００７３】
そして、第１フィードバック回路２０が生成する第１フィードバック信号ＶＦＢ１にもとづいてスイッチングトランジスタＭ１がスイッチングされ、出力電圧ＶＯＵＴは、第１レベルＶＯＵＴ１に安定化される。
【００７４】
２．スタンバイモード
スタンバイモードにおいてマイコン２はＳＴＢ信号をネゲート（ローレベル）する。このとき第２スイッチＭ２２はオンとなり、第２フィードバック回路４０が動作状態となる。その結果、第２出力キャパシタＣｏ２の電圧ＶＣＣが所定のレベルと一致するように第２フィードバック信号ＶＦＢ２が生成される。電圧ＶＣＣが安定される結果、出力電圧ＶＯＵＴは、第２レベルＶＯＵＴ２に安定化される。
【００７５】
一方、第１フィードバック回路２０に着目する。シャントレギュレータ２２は、その基準端子ＲＥＦの電圧ＶＯＵＴ’が所定のレベルＶＴＨ１より低いときにオフとなる。そして、第２レベルＶＯＵＴ２は、ＶＴＨ１／Ｋ以下に設定されている。したがって、スタンバイモードでは、ＶＯＵＴ’＜ＶＴＨ１が成り立ち、シャントレギュレータ２２がオフとなる。これにより、第１フィードバック回路２０が非動作状態となる。シャントレギュレータ２２のカソードからアノードに流れる電流が実質的にゼロとなるため、第１フィードバック回路２０の消費電力は非常に小さくなる。
【００７６】
以上がＤＣ／ＤＣコンバータ１００の動作である。
【００７７】
通常モードにおける第１フィードバック回路２０の消費電力よりも、スタンバイモードにおける第２フィードバック回路４０の消費電力の方が小さくなるように設計される。したがって、図２のＤＣ／ＤＣコンバータ１００によれば、スタンバイモードにおける消費電力を図１に比べて低減することができる。
【００７８】
またマイコン２の消費電力は、その電源電圧ＶＯＵＴとその動作電流の積で与えられるところ、マイコン２の電源電圧ＶＯＵＴをスタンバイモードにおいて第２レベルＶＯＵＴ２に低下させることにより、マイコン２の消費電力を低下させることができる。
【００７９】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００８０】
（第１の変形例）
図４は、第１フィードバック回路の変形例を示す回路図である。図４の第１フィードバック回路２０ａは、図１の第１フィードバック回路２０に加えてさらに第１スイッチＭ２１を備える。第１スイッチＭ２１は、出力端子Ｐ２と接地端子の間に、第１抵抗Ｒ１および第２抵抗Ｒ２と直列に設けられる。第１スイッチＭ２１と、抵抗Ｒ１、Ｒ２の順序は入れかえてもよい。第１スイッチＭ２１の制御端子には、制御信号ＳＴＢが入力されており、第１スイッチＭ２１は、スタンバイモードにおいてオフ、通常モードにおいてオンする。
【００８１】
図４の変形例によれば、スタンバイモードにおいて第１スイッチＭ２１はオフとなり、シャントレギュレータ２２の基準端子ＲＥＦの電位が実質的にゼロとなり、シャントレギュレータ２２がオフする。これにより、シャントレギュレータ２２を含む経路の消費電流が実質的にゼロとなる。
【００８２】
図２の第１フィードバック回路２０では、スタンバイモードにおいて、分圧回路２６に電流が流れ、電力がわずかに消費される。これに対して、図４の第１フィードバック回路２０ａでは、分圧回路２６の消費電流も実質的にゼロとなる。すなわち、第１フィードバック回路２０ａ全体の消費電力を図２の第１フィードバック回路２０よりもさらに低減することができる。
【００８３】
図５（ａ）、（ｂ）は、第２フィードバック回路および制御回路の別の構成例を示す回路図である。図５（ａ）、（ｂ）において、第２フィードバック回路は制御回路１０に内蔵される。また、制御回路１０には、制御信号ＳＴＢを受けるためのスタンバイ端子ＳＴＢが設けられる。
【００８４】
図５（ａ）の第２フィードバック回路４０ａは、電圧生成回路４２、第２スイッチＭ２２、誤差増幅器４４を含む。電圧生成回路４２および第２スイッチＭ２２は、第２出力キャパシタＣｏ２の第２電極と接続される電源端子ＶＣＣと接地端子の間に直列に設けられる。第２スイッチＭ２２は、スタンバイモードにおいてオン、通常モードにおいてオフする。
【００８５】
電圧生成回路４２は、第２出力キャパシタＣｏ２の第２電極の電源電圧ＶＣＣに応じた検出電圧ＶＣＣ’を生成する。電圧生成回路４２は、電源電圧ＶＣＣを分圧する分圧回路、あるいは電源電圧ＶＣＣをレベルシフトするダイオードなどのレベルシフト回路、それらの組み合わせを含む。
【００８６】
誤差増幅器４４は、検出電圧ＶＣＣ’と所定の基準電圧ＶＲＥＦの誤差を増幅することにより第２フィードバック信号ＶＦＢ２を生成する。誤差増幅器４４の出力端子は、フィードバック端子ＦＢと接続される。
【００８７】
第３スイッチＭ２３は、フィードバック端子ＦＢと電源端子ＶＣＣの間に、プルアップ抵抗Ｒ１２と直列に設けられる。第３スイッチＭ２３のゲートには、インバータ４８によって反転された制御信号ＳＴＢが入力される。第３スイッチＭ２３は、通常モードにおいてオン、スタンバイモードにおいてオフする。第３スイッチＭ２３をスタンバイモードにおいてオフすることにより、プルアップ抵抗Ｒ１２の電力消費を削減できる。
【００８８】
スタンバイモードにおいて、誤差増幅器４４の出力電圧ＶＥＲＲは、オフ信号生成部５２であるコンパレータに入力される。制御回路１０ａは、オフ信号ＳｏｆｆにもとづいてスイッチングトランジスタＭ１のスイッチングを制御する。
【００８９】
図５（ｂ）の第２フィードバック回路４０ｂにおいて、アンプ４６は、検出電圧ＶＣＣ’を受け、第２フィードバック信号ＶＦＢ２を生成する。アンプ４６はボルテージフォロアであってもよいし、反転増幅器、あるいは非反転増幅器であってもよい。
【００９０】
バーストコンパレータ７０は、ヒステリシスコンパレータであり、第２フィードバック信号ＶＦＢ２を、所定の基準電圧ＶＲＥＦと比較し、バースト信号Ｓ１を生成する。パルス生成部７２は、スイッチングトランジスタＭ１をスイッチングするためのパルス信号Ｓ２を生成する。パルス生成部７２は、単なるオシレータであってもよいし、パルス変調器であってもよい。マスク回路７４は、バースト信号Ｓ１によりパルス信号Ｓ２をマスクする。図３のドライバ６０、６２は、マスク回路７４から出力されたパルス信号Ｓ２’にもとづいて、スイッチングトランジスタＭ１を駆動する。
【００９１】
図５（ａ）の制御回路１０ｂは、スタンバイモードにおいて、ＶＦＢ２＜ＶＲＥＦの期間、パルス信号Ｓ２に応じてスイッチングトランジスタＭ１をスイッチングし、ＶＦＢ２＞ＶＲＥＦの期間、スイッチングトランジスタＭ１のスイッチングを停止する。つまり、スイッチングトランジスタＭ１がスイッチングする期間とスイッチングが停止する期間が、間欠的に繰り返される。その結果、出力電圧ＶＦＢ２が基準電圧ＶＲＥＦ付近で脈動しながら、そのレベルが保たれる。
【００９２】
図５（ａ）、（ｂ）の構成では、第２フィードバック回路を制御回路に内蔵できるため、図２に比べて部品点数を削減できる。
【００９３】
実施の形態では、シャントレギュレータ（誤差増幅器）２２がトランスＴ１の２次側に設けられる場合を説明したが、この誤差増幅器は、１次側に設けてもよく、さらには制御回路１０に内蔵してもよい。
【００９４】
実施の形態では、トランスＴ１の２次側の負荷（マイコン）がモードを制御される場合を説明したが、本発明はそれに限定されず、１次側に設けられた回路が、モードを制御してもよい。この場合、モードを示す制御信号を、フォトカプラによって１次側から２次側に伝送すればよい。
【００９５】
当業者であれば、制御回路１０にはさまざまなタイプが存在すること、またその構成が本発明において限定されるものでないことは理解される。
たとえば図３のオン信号生成部５４として、コンパレータに代えて、所定のオフ時間Ｔｏｆｆを測定するタイマ回路を用いてもよい。エネルギーの放出に要する時間をあらかじめ見積もることにより、オフ時間Ｔｏｆｆを固定することも可能である。この場合、エネルギー効率の悪化と引きかえに、回路を簡略化できる。タイマ回路は、所定の周波数で発振するオシレータであってもよい。
【００９６】
実施の形態では、ＤＣ／ＤＣコンバータ１００が電子機器１に搭載される場合を説明したが、本発明はそれに限定されず、さまざまな電源装置に適用することができる。たとえばＤＣ／ＤＣコンバータ１００は、電子機器に電力を供給するＡＣアダプタにも適用可能である。この場合の電子機器としては、ラップトップ型コンピュータ、デスクトップ型コンピュータ、携帯電話端末、ＣＤプレイヤなどが例示されるが、特に限定されない。
【００９７】
実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００９８】
Ｐ１…入力端子、Ｐ２…出力端子、Ｃｏ１…第１出力キャパシタ、Ｃｏ２…第２出力キャパシタ、Ｄ１…第１ダイオード、Ｄ２…第２ダイオード、Ｔ１…トランス、Ｌ１…１次コイル、Ｌ２…２次コイル、Ｌ３…補助コイル、Ｍ１…スイッチングトランジスタ、１００…ＤＣ／ＤＣコンバータ、１０…制御回路、２０…第１フィードバック回路、２２…シャントレギュレータ、２４…第１フォトカプラ、２６…分圧回路、３０…第２フォトカプラ、４０…第２フィードバック回路、４２…電圧生成回路、４４…誤差増幅器、４６…アンプ、５０…バーストコンパレータ、Ｒ１…第１抵抗、Ｒ２…第２抵抗、Ｒ３…第３抵抗、１…電子機器、２…マイコン、４…信号処理回路、１０２…整流回路、Ｍ２１…第１スイッチ、Ｍ２２…第２スイッチ、Ｍ２３…第３スイッチ。
【技術分野】
【０００１】
本発明は、ＤＣ／ＤＣコンバータに関する。
【背景技術】
【０００２】
テレビや冷蔵庫をはじめとするさまざまな家電製品、あるいはラップトップ型コンピュータ、携帯電話端末やＰＤＡ（Personal Digital Assistants）をはじめとする電子機器は、外部からの電力を受けて動作し、また外部電源からの電力によって内蔵の電池を充電可能となっている。そして家電製品や電子機器（以下、電子機器と総称する）には、商用交流電圧をＡＣ／ＤＣ（交流／直流）変換する電源装置が内蔵され、あるいは、電源装置は、電子機器の外部の電源アダプタ（ＡＣアダプタ）に内蔵される。
【０００３】
電源装置は、交流電圧を整流する整流回路（ダイオードブリッジ回路）と、整流された電圧を降圧して負荷に供給する絶縁型のＤＣ／ＤＣコンバータと、を備える。
図１は、本発明者が検討したＤＣ／ＤＣコンバータ１００ｒの構成を示す図である。ＤＣ／ＤＣコンバータ１００ｒの具体的構成を当業者によく知られた一般的な技術とみなしてはならない。
【０００４】
ＤＣ／ＤＣコンバータ１００ｒは、その入力端子Ｐ１には、その前段に設けられた整流回路（不図示）からの直流の入力電圧ＶＩＮが入力される。ＤＣ／ＤＣコンバータ１００ｒは、入力電圧ＶＩＮを降圧して出力端子Ｐ２に接続される負荷（負荷）に供給する。
【０００５】
ＤＣ／ＤＣコンバータ１００ｒは、主としてスイッチングトランジスタＭ１、トランスＴ１、第１ダイオードＤ１、第１出力キャパシタＣｏ１、制御回路１０ｒ、フィードバック回路２０ｒを備える。ＤＣ／ＤＣコンバータ１００ｒは、トランスＴ１の１次側領域と２次側領域が電気的に絶縁されていなければならない。フィードバック回路２０ｒは、出力電圧ＶＯＵＴを分圧する抵抗Ｒ１、Ｒ２と、シャントレギュレータ２２、フォトカプラ２４を備える。
【０００６】
シャントレギュレータ２２は、分圧された出力電圧ＶＯＵＴ’と、出力電圧ＶＯＵＴの目標値に応じた基準電圧ＶＲＥＦとの誤差を増幅する誤差増幅器である。フォトカプラ２４は、出力電圧ＶＯＵＴと目標電圧との誤差に応じたフィードバック信号を、制御回路１０ｒにフィードバックする。制御回路１０ｒは、出力電圧ＶＯＵＴが目標値と一致するようにスイッチングトランジスタＭ１のオン、オフのデューティ比をパルス変調により制御する。
【０００７】
制御回路１０ｒは、１０Ｖ程度の電源電圧ＶＣＣで動作可能であるところ、これを入力電圧ＶＩＮ（１４０Ｖ程度）を用いて駆動すると、効率が悪化する。一方、ＤＣ／ＤＣコンバータ１００ｒによって降圧された電圧ＶＯＵＴはトランスＴ１の２次側に発生することから、この電圧ＶＯＵＴを１次側に設けられた制御回路１０ｒに供給することはできない。
【０００８】
そこでトランスＴ１の１次側には、補助コイルＬ３が設けられる。補助コイルＬ３、第２ダイオードＤ２および第２出力キャパシタＣｏ２は、制御回路１０ｒに対する電源電圧ＶＣＣを生成するための補助的なＤＣ／ＤＣコンバータとして機能する。このＤＣ／ＤＣコンバータ１００ｒでは、電源電圧ＶＣＣは、出力電圧ＶＯＵＴに比例し、その比例係数は、トランスＴ１の２次コイルＬ２と補助コイルＬ３の巻き線比で定まる。
ＶＣＣ＝ＶＯＵＴ×ＮＤ／ＮＳ
ここで、ＮＳは２次コイルＬ２の巻き数、ＮＤは補助コイルＬ３の巻き数である。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特開平９−０９８５７１号公報
【特許文献２】特開平２−２１１０５５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明者らは、このようなＤＣ／ＤＣコンバータ１００ｒについて検討し、以下の課題を認識するに至った。たとえばＤＣ／ＤＣコンバータ１００ｒが、テレビに搭載される場合を考える。現状、テレビのスタンバイ状態における消費電力は、０．３Ｗ以下に抑えることが求められている。将来では、さらに低い消費電力、たとえば０．１Ｗ以下、具体的には５０ｍＷ程度に抑えることが要求される。
【００１１】
スタンバイ状態においても、マイコンには、安定した電源電圧ＶＯＵＴを供給する必要がある。したがって図１の構成では、スタンバイ状態においてもシャントレギュレータ２２は動作する。このときのシャントレギュレータ２２の電流Ｉ１が１ｍＡ、電源電圧ＶＯＵＴが１９Ｖとすると、その消費電力は１９ｍＷとなり、ＤＣ／ＤＣコンバータ１００ｒ全体の消費電力の目標値５０ｍＷのうち、大きな割合を占めることになる。
【００１２】
本発明のある態様はこうした課題に鑑みてなされたものであり、その例示的な目的のひとつは、スタンバイ状態における消費電力を低減したＤＣ／ＤＣコンバータの提供にある。
【課題を解決するための手段】
【００１３】
本発明のある態様は、入力電圧を変圧して出力端子から出力電圧を出力するＤＣ／ＤＣコンバータに関する。このＤＣ／ＤＣコンバータは、１次コイル、２次コイルおよび前記１次コイル側に設けられた補助コイルを有するトランスと、その第１電極の電位が固定され、その第２電極が出力端子に接続された第１出力キャパシタと、出力端子と２次コイルの第１端子との間に、そのカソードが出力端子側となる向きで設けられた第１ダイオードと、１次コイルの経路上に設けられたスイッチングトランジスタと、その第１電極の電位が固定された第２出力キャパシタと、第２出力キャパシタの第２電極と補助コイルの第１端子との間に、そのカソードが第２出力キャパシタ側となる向きで設けられた整流素子と、通常モードにおいて動作状態、スタンバイモードにおいて非動作状態となり、出力電圧に応じた第１フィードバック信号を第１フォトカプラを介してトランスの２次側から１次側へ伝送する第１フィードバック回路と、通常モードにおいて非動作状態、スタンバイモードにおいて動作状態となり、第２出力キャパシタに生ずる電圧に応じた第２フィードバック信号を生成する第２フィードバック回路と、その電源端子に第２出力キャパシタに生ずる電圧を受け、そのフィードバック端子に第１フィードバック信号および第２フィードバック信号を受け、フィードバック端子に入力された信号にもとづいて、スイッチングトランジスタのオン、オフを制御する制御回路と、を備える。
【００１４】
この態様によると、通常モードでは、出力電圧に応じた第１フィードバック信号にもとづいて、出力電圧が第１レベルに安定化される。そしてスタンバイモードでは、第１フィードバック回路が停止状態となり、トランスの１次側で生成される第２出力キャパシタの電圧に応じた第２フィードバック信号にもとづいて、出力電圧が第２レベルに安定化される。通常モードにおける第１フィードバック回路の消費電力よりも、スタンバイモードにおける第２フィードバック回路の消費電力の方を小さく設計することで、スタンバイモードにおける消費電力を従来よりも低減することができる。
【００１５】
第１フィードバック回路は、出力端子と接地端子の間に直列に設けられた第１抵抗、第２抵抗と、そのカソードが出力端子側、そのアノードが接地端子側となる向きで設けられ、かつその基準端子に第１抵抗と第２抵抗により分圧された出力電圧が入力されたシャントレギュレータと、を含んでもよい。ＤＣ／ＤＣコンバータの出力電圧が第２レベルのときに、シャントレギュレータはオフするよう構成されてもよい。
シャントレギュレータの基準端子には、出力電圧を分圧比Ｋで分圧した電圧が入力される。シャントレギュレータは、その基準端子の電圧が所定のレベルＶＴＨ１より低いときにオフとなるとすると、第２レベルを、ＶＴＨ１／Ｋ以下に設定することにより、スタンバイモードにおいてシャントレギュレータを自動的にオフすることができ、第１フィードバック回路を非動作状態にできる。
【００１６】
第１フィードバック回路は、出力端子と接地端子の間に、第１、第２抵抗と直列に設けられた第１スイッチをさらに含んでもよい。スタンバイモードにおいて第１スイッチはオフしてもよい。
この場合、スタンバイモードにおいて、第１、第２抵抗に流れる電流も遮断できるため、さらに消費電力を低減することができる。
【００１７】
第１フィードバック回路は、出力端子と接地端子の間に設けられた第１スイッチを含んでもよい。第１フィードバック回路は、スタンバイモードにおいて第１スイッチがオフすることにより、非動作状態となってもよい。
第１スイッチをオフすることにより、電流経路を遮断することができ、消費電力を低減することができる。
【００１８】
第２フィードバック回路は、第２出力キャパシタの第２電極と接地端子の間に設けられた第２スイッチを含み、通常モードにおいて第２スイッチがオフすることにより、非動作状態となってもよい。
第２スイッチをオフすることにより、電流経路を遮断することができ、消費電力を低減することができる。
【００１９】
第２フィードバック回路は、第２出力キャパシタの第２電極と接地端子の間に直列に設けられたダイオード、第３抵抗および第２スイッチと、そのベースエミッタ間に第３抵抗の電圧降下に応じた電圧が印加されたバイポーラトランジスタと、を含んでもよい。第２フィードバック信号は、バイポーラトランジスタのコレクタ電圧に応じており、第２スイッチは通常モードにおいてオフするように構成されてもよい。
【００２０】
第２フィードバック回路は、第２出力キャパシタの第２電極と接地端子の間に直列に設けられた、第２出力キャパシタの第２電極の電圧に応じた検出電圧を生成する電圧生成回路および第２スイッチと、検出電圧と所定の基準電圧の誤差を増幅する誤差増幅器と、を含んでもよい。第２スイッチは通常モードにおいてオフするように構成されてもよい。制御回路は、誤差増幅器の出力電圧と、スイッチングトランジスタに流れる電流に応じた電流検出信号を比較する電流検出コンパレータと、を含み、電流検出コンパレータの出力信号に応じて、スイッチングトランジスタを制御するよう構成されてもよい。
この場合、第２フィードバック回路は、制御回路に内蔵されてもよい。
【００２１】
第２フィードバック回路は、第２出力キャパシタの第２電極と接地端子の間に直列に設けられた、第２出力キャパシタの第２電極の電圧に応じた検出電圧を生成する電圧生成回路および第２スイッチと、検出電圧を受け第２フィードバック信号をアンプと、を含んでもよい。第２スイッチは通常モードにおいてオフするように構成されてもよい。制御回路は、第２フィードバック信号を、所定の基準電圧と比較するバーストコンパレータを含んでもよい。制御回路は、バーストコンパレータの出力信号に応じて、スイッチングトランジスタがスイッチングする期間と、スイッチングを停止する期間を交互に繰り返すように構成されてもよい。
【００２２】
第２フィードバック回路は、第２出力キャパシタの第２電極と接地端子の間に直列に設けられた、第２出力キャパシタの第２電極の電圧に応じた検出電圧を生成する電圧生成回路および第２スイッチと、を含んでもよい。制御回路は、検出電圧を、所定の基準電圧と比較するバーストコンパレータを含み、バーストコンパレータの出力信号に応じて、スイッチングトランジスタを制御するよう構成されてもよい。
【００２３】
スタンバイモード、通常モードの切りかえは、本ＤＣ／ＤＣコンバータの負荷によって制御されてもよい。負荷は、モードを示す制御信号を生成可能に構成されもよい。本ＤＣ／ＤＣコンバータは、負荷からの制御信号を、トランスの２次側から１次側に伝送する第２フォトカプラをさらに備えてもよい。
【００２４】
本発明の別の態様は、電源装置に関する。この電源装置は、商用交流電圧を直流電圧に変換するＡＣ／ＤＣコンバータと、直流電圧を受け、それを降圧した電圧を負荷に供給する上述のいずれかに記載のＤＣ／ＤＣコンバータと、を備える。
【００２５】
本発明の別の態様は、電子機器に関する。この電子機器は、商用交流電圧を直流電圧に変換するＡＣ／ＤＣコンバータと、マイコンと、直流電圧を受け、それを降圧した電圧をマイコンに供給するＤＣ／ＤＣコンバータと、を備えてもよい。
【００２６】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２７】
本発明のある態様によれば、スタンバイ状態における消費電力を低減できる。
【図面の簡単な説明】
【００２８】
【図１】本発明者が検討したＤＣ／ＤＣコンバータの構成を示す図である。
【図２】実施の形態に係る電子機器の構成を示す回路図である。
【図３】図２の制御回路の構成例を示す回路図である。
【図４】第１フィードバック回路の変形例を示す回路図である。
【図５】図５（ａ）、（ｂ）は、第２フィードバック回路および制御回路の別の構成例を示す回路図である。
【発明を実施するための形態】
【００２９】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００３０】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【００３１】
図２は、実施の形態に係る電子機器１の構成を示す回路図である。
電子機器１は、たとえばテレビや冷蔵庫、エアコンなどの家電製品やコンピュータである。電子機器１は、マイコン２、信号処理回路４、ＤＣ／ＤＣコンバータ１００、整流回路１０２を備える。電子機器１は、互いに絶縁される１次側と２次側に分けられている。整流回路１０２およびＤＣ／ＤＣコンバータ１００の半分は１次側に配置され、ＤＣ／ＤＣコンバータ１００の半分と、マイコン２、信号処理回路４は２次側に配置される。
【００３２】
整流回路１０２は、たとえばダイオード整流回路であり、商用交流電圧などの交流電圧ＶＡＣを受け、それを全波整流し、キャパシタＣ１により平滑化して直流電圧ＶＤＣ（＝ＶＩＮ）を生成する。ＶＡＣ＝１００Ｖのとき、ＶＤＣ＝１４４Ｖとなる。
【００３３】
ＤＣ／ＤＣコンバータ１００は、その入力端子Ｐ１に直流の入力電圧ＶＩＮを受け、これを降圧して出力端子Ｐ２から出力する。ＤＣ／ＤＣコンバータ１００と整流回路１０２の間には、図示しないＰＦＣ（Power Factor Correction）回路を設けてもよい。出力端子Ｐ２からの出力電圧ＶＯＵＴは、マイコン２および信号処理回路４に出力される。マイコン２は、電子機器１全体を統合的に制御する。信号処理回路４は、特定の信号処理を行うブロックであり、たとえば外部機器との通信を行うインタフェース回路や、画像処理回路、音声処理回路などが例示される。現実の電子機器１においては、その機能に応じて複数の信号処理回路４が設けられることはいうまでもない。マイコン２の動作保証電圧はたとえば６Ｖであり、信号処理回路４の動作保証電圧は、マイコン２のそれよりも高い１２Ｖであるとする。
【００３４】
この電子機器１は、通常状態（通常モードともいう）とスタンバイ状態（スタンバイモードともいう）が切りかえ可能となっている。通常モードにおいては、マイコン２および信号処理回路４が動作する。通常モードでは、マイコン２および信号処理回路４が動作し、スタンバイモードでは、マイコン２のみが動作する。
【００３５】
本実施の形態において、通常モードとスタンバイモードの切りかえは、マイコン２が行うものとする。またマイコン２は、モードを示す制御信号ＳＴＢ（ＳＴＢ信号ともいう）を生成する。制御信号ＳＴＢは通常モードにおいてアサート（ハイレベル）され、スタンバイモードにおいてネゲート（ローレベル）される。
【００３６】
以上が電子機器１の全体構成である。続いて、このような電子機器１に好適に利用可能なＤＣ／ＤＣコンバータ１００について説明する。
【００３７】
ＤＣ／ＤＣコンバータ１００は、主としてトランスＴ１、第１ダイオードＤ１、第２ダイオードＤ２、第１出力キャパシタＣｏ１、第２出力キャパシタＣｏ２、スイッチングトランジスタＭ１、制御回路１０、第１フィードバック回路２０、第２フィードバック回路４０、第２フォトカプラ３０を備える。
【００３８】
トランスＴ１は、１次コイルＬ１、２次コイルＬ２および１次コイル側に設けられた補助コイルＬ３を有する。１次コイルＬ１の巻き数をＮＰ、２次コイルＬ２の巻き数をＮＳとする。また補助コイルＬ３の巻き数をＮＤ２とする。
【００３９】
スイッチングトランジスタＭ１、１次コイルＬ１、２次コイルＬ２、第１ダイオードＤ１、第１出力キャパシタＣｏ１は、第１のコンバータ（メインコンバータ）を形成する。第１出力キャパシタＣｏ１の第１電極の電位は接地されて固定され、その第２電極は出力端子Ｐ２に接続される。第１ダイオードＤ１は、出力端子Ｐ２と２次コイルＬ２の一端Ｎ２との間に、そのカソードが第１出力キャパシタＣｏ１側となる向きで設けられる。２次コイルＬ２の他端は接地されて電位が固定されている。
【００４０】
スイッチングトランジスタＭ１は、１次コイルＬ１の経路上に設けられる。スイッチングトランジスタＭ１のゲートには、抵抗Ｒ１０を介して制御回路１０からのスイッチング信号ＯＵＴが入力される。
【００４１】
スイッチングトランジスタＭ１、１次コイルＬ１、補助コイルＬ３、第２ダイオードＤ２、第２出力キャパシタＣｏ２は、第２のコンバータ（補助コンバータ）を形成する。
【００４２】
第２出力キャパシタＣｏ２の第１電極の電位は固定される。整流素子である第２ダイオードＤ２は、第２出力キャパシタＣｏ２の第２電極と補助コイルＬ３の第１端子の間に、カソードが第２出力キャパシタＣｏ２側となる向きで設けられる。
【００４３】
第１フィードバック回路２０は、出力電圧ＶＯＵＴに応じた第１フィードバック信号（ＩＦＢ）を生成し、第１フォトカプラ２４を介して第１フィードバック信号（ＩＦＢ１）を、トランスの２次側から１次側へ伝送する。
【００４４】
制御回路１０のフィードバック端子ＦＢ（２番ピン）には、第１フィードバック回路２０が生成した第１フィードバック信号ＩＦＢ１に応じた電圧信号（同様に第１フィードバック信号という）ＶＦＢ１が入力される。キャパシタＣ３は、位相補償を目的として設けられる。
【００４５】
たとえば第１フィードバック回路２０は、シャントレギュレータ２２、第１フォトカプラ２４、分圧回路２６を含む。
分圧回路２６は、ＤＣ／ＤＣコンバータ１００の出力電圧ＶＯＵＴを分圧比Ｋにて分圧する。シャントレギュレータ２２の基準端子ＲＥＦには、分圧された出力電圧ＶＯＵＴ’（＝ＶＯＵＴ×Ｋ）が入力される。またシャントレギュレータ２２のアノード（Ａ）は接地され、そのカソード（Ｋ）は、抵抗Ｒ２１、Ｒ２２を介して出力電圧Ｐ２と接続される。シャントレギュレータ２２は、出力電圧ＶＯＵＴ’と所定の基準電圧ＶＲＥＦの誤差を増幅し、誤差に応じた電流ＩＦＢを出力する。シャントレギュレータ２２の出力電流ＩＦＢの経路には、第１フォトカプラ２４の入力側の発光ダイオードが設けられる。第１フォトカプラ２４は、出力電圧ＶＯＵＴ’と基準電圧ＶＲＥＦの誤差に応じた第１フィードバック信号ＶＦＢ１を、制御回路１０のＦＢ端子に出力する。抵抗Ｒ２１、Ｒ２２は、第１フォトカプラ２４の発光ダイオードを適切にバイアスするために設けられる。
【００４６】
制御回路１０は、第１フィードバック信号ＶＦＢ１を受け、分圧された出力電圧ＶＯＵＴ’が基準電圧ＶＲＥＦと一致するようにデューティ比が調節されるスイッチング信号ＯＵＴを生成し、スイッチングトランジスタＭ１を駆動する。
分圧回路２６の分圧比をＫ（＝Ｒ２／（Ｒ１＋Ｒ２））とするとき、フィードバックによって、出力電圧ＶＯＵＴは、
ＶＯＵＴ１＝ＶＲＥＦ／Ｋ …（１）
を満たすように安定化される。
【００４７】
第１フィードバック回路２０は、通常モードにおいて動作状態、スタンバイモードにおいて非動作状態となる。
【００４８】
マイコン２がモードに応じて生成する制御信号ＳＴＢは、第２フォトカプラ３０に入力される。第２フォトカプラ３０は２次側で発生した制御信号ＳＴＢを１次側に伝送する。たとえば、第２フォトカプラ３０の入力側の発光素子は、抵抗Ｒ３０によりバイアスされ、トランジスタＭ３によって電流のオン、オフが切りかえ可能となっている。トランジスタＭ３のゲートには、制御信号ＳＴＢが入力される。
【００４９】
第２フィードバック回路４０は、通常モードにおいて非動作状態、スタンバイモードにおいて動作状態となり、第２出力キャパシタＣｏ２に生ずる電圧ＶＣＣに応じた第２フィードバック信号ＶＦＢ２を生成する。第２フィードバック信号ＶＦＢ２も、制御回路１０のフィードバック端子ＦＢに入力される。
【００５０】
たとえば第２フィードバック回路４０は、ダイオードＤ３、第３抵抗Ｒ３、ベース抵抗Ｒｂ１、第２スイッチＭ２２、バイポーラトランジスタＱ１を含む。ダイオードＤ３、第３抵抗Ｒ３および第２スイッチＭ２２は、第２出力キャパシタＣｏ２の第２電極と接地端子の間に順に直列に設けられる。第２スイッチＭ２２と、ダイオードＤ３、抵抗Ｒ３の順序は入れ替えてもよい。
【００５１】
バイポーラトランジスタＱ１のベースエミッタ間には、ベース抵抗Ｒｂ１を介して、第３抵抗Ｒ３の電圧降下に応じた電圧が印加される。
【００５２】
第２フィードバック信号ＶＦＢ２は、バイポーラトランジスタＱ１のコレクタ電圧に応じている。第２スイッチＭ２２の制御端子には、第２フォトカプラ３０を介して制御信号ＳＴＢが入力される。第２スイッチＭ２２は、通常モードにおいてオフ、スタンバイモードにおいてオンする。
【００５３】
第２フィードバック回路４０に着目すると、バイポーラトランジスタＱ１のコレクタ電圧すなわち第２フィードバック信号ＶＦＢ２は、第３抵抗Ｒ３の電圧降下が、バイポーラトランジスタＱ１のベースエミッタ間電圧Ｖｂｅである０．７Ｖ付近に安定化されるように、調節される。ダイオードＤ３の逆方向電圧（ツェナー電圧）をＶｚとすると、第２出力キャパシタＣｏ２の電圧ＶＣＣは、ＶＣＣ＝Ｖｂｅ＋Ｖｚが成り立つように調節される。つまり、第２フィードバック回路４０が生成する第２フィードバック信号ＶＦＢ２のレベルは、電圧ＶＣＣが目標電圧Ｖｂｅ＋Ｖｚと一致するように調節され、第２フィードバック回路４０は誤差増幅器として機能する。
【００５４】
なお、第２フィードバック回路４０の構成は図２のそれには限定されない。
第２フィードバック回路４０がどのように構成される場合であっても、第２出力キャパシタＣｏ２の第２電極と接地端子の間の電流経路に、制御信号ＳＴＢに応じてオン、オフが制御される第２スイッチＭ２２を設けることにより、第２フィードバック回路４０を非動作状態、動作状態を切りかえることができる。
【００５５】
制御回路１０は、その電源端子ＶＣＣ（８番ピン）に、第２出力キャパシタＣｏ２に生ずる電圧ＶＣＣを受ける。なお、第２のコンバータが正常に動作する前の期間、制御回路１０の電源端子ＶＣＣには、抵抗Ｒ１１を介して直流電圧ＶＤＣが供給される。
【００５６】
制御回路１０は、フィードバック端子ＦＢに入力される信号にもとづいて、具体的には、通常モードにおいて第１フィードバック信号ＶＦＢ１にもとづき、スタンバイモードにおいて第２フィードバック信号ＶＦＢ２にもとづき、スイッチング信号ＯＵＴを生成し、スイッチングトランジスタＭ１のオン、オフを切りかえる。たとえば制御回路１０は、スイッチング信号ＯＵＴのデューティ比をパルス幅変調（ＰＷＭ）、パルス周波数変調（ＰＦＭ）などを利用して調節する。スイッチング信号ＯＵＴの生成方法は特に限定されない。
【００５７】
通常モードでは、式（１）を満たすように、出力電圧ＶＯＵＴが第１レベル（ＶＯＵＴ１＝ＶＲＥＦ／Ｋ）に安定化される。
【００５８】
スタンバイモードでは、第２出力キャパシタＣｏ２の電圧ＶＣＣがある目標電圧と一致するように、スイッチングトランジスタＭ１のオン、オフのデューティ比やスイッチング周波数が制御される。第２出力キャパシタＣｏ２の電圧ＶＣＣがある目標電圧に安定化されるとき、出力端子Ｐ２の出力電圧ＶＯＵＴは、電圧ＶＣＣに応じた第２レベルＶＯＵＴ２に安定化される。第２レベルＶＯＵＴ２は、補助コイルＬ３と２次コイルＬ２の巻線比に応じて定まり、第２レベルＶＯＵＴ２は、第１レベルＶＯＵＴ１より低く設定される。
【００５９】
すなわち、制御回路１０は、通常モードにおいて出力電圧ＶＯＵＴが第１レベルＶＯＵＴ１と一致し、スタンバイモードにおいて出力電圧ＶＯＵＴが第１レベルＶＯＵＴ１より低い第２レベルＶＯＵＴ２と一致するように、スイッチングトランジスタＭ１のオン、オフを制御する。
【００６０】
続いて制御回路１０の具体的な構成例を説明する。なお制御回路１０の構成は本発明において特に限定されるものではない。
【００６１】
たとえば制御回路１０は、第１出力キャパシタＣｏ１に生ずる出力電圧ＶＯＵＴ、スイッチングトランジスタＭ１（１次コイルＬ１）に流れる電流ＩＭ１および補助コイルＬ３のタップＴＰに生ずる第１レベルＶＤ１に応じて、スイッチング信号ＯＵＴを発生する。
【００６２】
検出抵抗Ｒｓは、スイッチングトランジスタＭ１に流れる電流ＩＭ１を検出するために設けられる。検出抵抗Ｒｓに生ずる電圧降下（検出信号）Ｖｓは、制御回路１０の電流検出端子（ＣＳ端子：３番ピン）に入力される。また、制御回路１０の補助コイルＬ３のタップＴＰの電圧ＶＤ１は、抵抗Ｒ４およびキャパシタＣ４を含むローパスフィルタを介して、ＺＴ端子（１番ピン）に入力される。
【００６３】
図３は、図２の制御回路１０の構成例を示す回路図である。制御回路１０は、オフ信号生成部５２、オン信号生成部５４、駆動部５６およびスイッチ制御部７０を備える。
【００６４】
電源端子とフィードバック端子ＦＢの間には、プルアップ抵抗Ｒ１２が設けられる。
【００６５】
オフ信号生成部５２は、検出信号Ｖｓをフィードバック信号ＶＦＢと比較するコンパレータを含み、スイッチングトランジスタＭ１がオフするタイミングを規定するオフ信号Ｓｏｆｆを生成する。オフ信号生成部５２よって生成されるオフ信号Ｓｏｆｆは、スイッチングトランジスタＭ１に流れる電流ＩＭ１が、フィードバック信号ＶＦＢに応じたレベルに達するとアサートされる。
【００６６】
たとえば出力電圧ＶＯＵＴ’が基準電圧ＶＲＥＦより低くなると、フィードバック信号ＶＦＢは高くなり、オフ信号Ｓｏｆｆがアサートされるタイミングが遅くなって、スイッチングトランジスタＭ１のオン期間Ｔｏｎが長くなり、その結果出力電圧ＶＯＵＴが上昇する方向にフィードバックがかかる。反対に出力電圧ＶＯＵＴ’が基準電圧ＶＲＥＦより高くなると、フィードバック信号ＶＦＢは低くなり、オフ信号Ｓｏｆｆがアサートされるタイミングが早くなって、スイッチングトランジスタＭ１のオン期間Ｔｏｎが短くなり、その結果、出力電圧ＶＯＵＴが低下する方向にフィードバックがかかる。
【００６７】
オン信号生成部５４は、オフ信号Ｓｏｆｆがアサートされた後アサートされるオン信号Ｓｏｎを発生する。図３のオン信号生成部５４は、補助コイルＬ３のタップＴＰの電位ＶＤ１を、所定レベルＶｔｈと比較するコンパレータを含む。オン信号生成部５４は、タップＴＰの電位ＶＤ１が所定レベルＶｔｈまで低下すると、オン信号Ｓｏｎをアサートする。
【００６８】
スイッチングトランジスタＭ１がオンすると、１次コイルＬ１に電流ＩＭ１が流れ、トランスＴ１にエネルギーが蓄えられる。その後、スイッチングトランジスタＭ１がオフすると、トランスＴ１に蓄えられたエネルギーが放出される。オン信号生成部５４は、補助コイルＬ３に発生する電圧ＶＤ１を監視することにより、トランスＴ１のエネルギーが完全に放出されたことを検出できる。オン信号生成部５４は、エネルギーの放出を検出すると、再びスイッチングトランジスタＭ１をオンすべく、オン信号Ｓｏｎをアサートする。
【００６９】
駆動部５６は、オン信号ＳｏｎがアサートされるとスイッチングトランジスタＭ１をオンし、オフ信号ＳｏｆｆがアサートされるとスイッチングトランジスタＭ１をオフする。駆動部５６は、フリップフロップ５８、プリドライバ６０、ドライバ６２を含む。フリップフロップ５８は、セット端子およびリセット端子それぞれにオン信号Ｓｏｎおよびオフ信号Ｓｏｆｆを受ける。フリップフロップ５８は、オン信号Ｓｏｎおよびオフ信号Ｓｏｆｆに応じて状態が遷移する。その結果、フリップフロップ５８の出力信号Ｓｍｏｄのデューティ比は、出力電圧ＶＯＵＴが目標値ＶＲＥＦと一致するように変調される。図３では、駆動信号Ｓｍｏｄおよびスイッチング信号ＯＵＴのハイレベルは、スイッチングトランジスタＭ１のオンに対応付けられ、それらのローレベルはスイッチングトランジスタＭ１のオフに対応付けられる。
【００７０】
プリドライバ６０は、フリップフロップ５８の出力信号Ｓｍｏｄに応じてドライバ６２を駆動する。ドライバ６２のハイサイドトランジスタとローサイドトランジスタが同時にオンしないように、プリドライバ６０の出力信号ＳＨ、ＳＬにはデッドタイムが設定される。ドライバ６２からは、スイッチング信号ＯＵＴが出力される。
【００７１】
以上がＤＣ／ＤＣコンバータ１００の構成である。続いてその動作を、通常モードとスタンバイモードに分けて説明する。
【００７２】
１．通常モード
通常モードにおいてマイコン２はＳＴＢ信号をアサート（ハイレベル）する。このとき第２スイッチＭ２２はオフとなり、第２フィードバック回路４０は非動作状態となり、その消費電力は実質的にゼロとなる。
【００７３】
そして、第１フィードバック回路２０が生成する第１フィードバック信号ＶＦＢ１にもとづいてスイッチングトランジスタＭ１がスイッチングされ、出力電圧ＶＯＵＴは、第１レベルＶＯＵＴ１に安定化される。
【００７４】
２．スタンバイモード
スタンバイモードにおいてマイコン２はＳＴＢ信号をネゲート（ローレベル）する。このとき第２スイッチＭ２２はオンとなり、第２フィードバック回路４０が動作状態となる。その結果、第２出力キャパシタＣｏ２の電圧ＶＣＣが所定のレベルと一致するように第２フィードバック信号ＶＦＢ２が生成される。電圧ＶＣＣが安定される結果、出力電圧ＶＯＵＴは、第２レベルＶＯＵＴ２に安定化される。
【００７５】
一方、第１フィードバック回路２０に着目する。シャントレギュレータ２２は、その基準端子ＲＥＦの電圧ＶＯＵＴ’が所定のレベルＶＴＨ１より低いときにオフとなる。そして、第２レベルＶＯＵＴ２は、ＶＴＨ１／Ｋ以下に設定されている。したがって、スタンバイモードでは、ＶＯＵＴ’＜ＶＴＨ１が成り立ち、シャントレギュレータ２２がオフとなる。これにより、第１フィードバック回路２０が非動作状態となる。シャントレギュレータ２２のカソードからアノードに流れる電流が実質的にゼロとなるため、第１フィードバック回路２０の消費電力は非常に小さくなる。
【００７６】
以上がＤＣ／ＤＣコンバータ１００の動作である。
【００７７】
通常モードにおける第１フィードバック回路２０の消費電力よりも、スタンバイモードにおける第２フィードバック回路４０の消費電力の方が小さくなるように設計される。したがって、図２のＤＣ／ＤＣコンバータ１００によれば、スタンバイモードにおける消費電力を図１に比べて低減することができる。
【００７８】
またマイコン２の消費電力は、その電源電圧ＶＯＵＴとその動作電流の積で与えられるところ、マイコン２の電源電圧ＶＯＵＴをスタンバイモードにおいて第２レベルＶＯＵＴ２に低下させることにより、マイコン２の消費電力を低下させることができる。
【００７９】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００８０】
（第１の変形例）
図４は、第１フィードバック回路の変形例を示す回路図である。図４の第１フィードバック回路２０ａは、図１の第１フィードバック回路２０に加えてさらに第１スイッチＭ２１を備える。第１スイッチＭ２１は、出力端子Ｐ２と接地端子の間に、第１抵抗Ｒ１および第２抵抗Ｒ２と直列に設けられる。第１スイッチＭ２１と、抵抗Ｒ１、Ｒ２の順序は入れかえてもよい。第１スイッチＭ２１の制御端子には、制御信号ＳＴＢが入力されており、第１スイッチＭ２１は、スタンバイモードにおいてオフ、通常モードにおいてオンする。
【００８１】
図４の変形例によれば、スタンバイモードにおいて第１スイッチＭ２１はオフとなり、シャントレギュレータ２２の基準端子ＲＥＦの電位が実質的にゼロとなり、シャントレギュレータ２２がオフする。これにより、シャントレギュレータ２２を含む経路の消費電流が実質的にゼロとなる。
【００８２】
図２の第１フィードバック回路２０では、スタンバイモードにおいて、分圧回路２６に電流が流れ、電力がわずかに消費される。これに対して、図４の第１フィードバック回路２０ａでは、分圧回路２６の消費電流も実質的にゼロとなる。すなわち、第１フィードバック回路２０ａ全体の消費電力を図２の第１フィードバック回路２０よりもさらに低減することができる。
【００８３】
図５（ａ）、（ｂ）は、第２フィードバック回路および制御回路の別の構成例を示す回路図である。図５（ａ）、（ｂ）において、第２フィードバック回路は制御回路１０に内蔵される。また、制御回路１０には、制御信号ＳＴＢを受けるためのスタンバイ端子ＳＴＢが設けられる。
【００８４】
図５（ａ）の第２フィードバック回路４０ａは、電圧生成回路４２、第２スイッチＭ２２、誤差増幅器４４を含む。電圧生成回路４２および第２スイッチＭ２２は、第２出力キャパシタＣｏ２の第２電極と接続される電源端子ＶＣＣと接地端子の間に直列に設けられる。第２スイッチＭ２２は、スタンバイモードにおいてオン、通常モードにおいてオフする。
【００８５】
電圧生成回路４２は、第２出力キャパシタＣｏ２の第２電極の電源電圧ＶＣＣに応じた検出電圧ＶＣＣ’を生成する。電圧生成回路４２は、電源電圧ＶＣＣを分圧する分圧回路、あるいは電源電圧ＶＣＣをレベルシフトするダイオードなどのレベルシフト回路、それらの組み合わせを含む。
【００８６】
誤差増幅器４４は、検出電圧ＶＣＣ’と所定の基準電圧ＶＲＥＦの誤差を増幅することにより第２フィードバック信号ＶＦＢ２を生成する。誤差増幅器４４の出力端子は、フィードバック端子ＦＢと接続される。
【００８７】
第３スイッチＭ２３は、フィードバック端子ＦＢと電源端子ＶＣＣの間に、プルアップ抵抗Ｒ１２と直列に設けられる。第３スイッチＭ２３のゲートには、インバータ４８によって反転された制御信号ＳＴＢが入力される。第３スイッチＭ２３は、通常モードにおいてオン、スタンバイモードにおいてオフする。第３スイッチＭ２３をスタンバイモードにおいてオフすることにより、プルアップ抵抗Ｒ１２の電力消費を削減できる。
【００８８】
スタンバイモードにおいて、誤差増幅器４４の出力電圧ＶＥＲＲは、オフ信号生成部５２であるコンパレータに入力される。制御回路１０ａは、オフ信号ＳｏｆｆにもとづいてスイッチングトランジスタＭ１のスイッチングを制御する。
【００８９】
図５（ｂ）の第２フィードバック回路４０ｂにおいて、アンプ４６は、検出電圧ＶＣＣ’を受け、第２フィードバック信号ＶＦＢ２を生成する。アンプ４６はボルテージフォロアであってもよいし、反転増幅器、あるいは非反転増幅器であってもよい。
【００９０】
バーストコンパレータ７０は、ヒステリシスコンパレータであり、第２フィードバック信号ＶＦＢ２を、所定の基準電圧ＶＲＥＦと比較し、バースト信号Ｓ１を生成する。パルス生成部７２は、スイッチングトランジスタＭ１をスイッチングするためのパルス信号Ｓ２を生成する。パルス生成部７２は、単なるオシレータであってもよいし、パルス変調器であってもよい。マスク回路７４は、バースト信号Ｓ１によりパルス信号Ｓ２をマスクする。図３のドライバ６０、６２は、マスク回路７４から出力されたパルス信号Ｓ２’にもとづいて、スイッチングトランジスタＭ１を駆動する。
【００９１】
図５（ａ）の制御回路１０ｂは、スタンバイモードにおいて、ＶＦＢ２＜ＶＲＥＦの期間、パルス信号Ｓ２に応じてスイッチングトランジスタＭ１をスイッチングし、ＶＦＢ２＞ＶＲＥＦの期間、スイッチングトランジスタＭ１のスイッチングを停止する。つまり、スイッチングトランジスタＭ１がスイッチングする期間とスイッチングが停止する期間が、間欠的に繰り返される。その結果、出力電圧ＶＦＢ２が基準電圧ＶＲＥＦ付近で脈動しながら、そのレベルが保たれる。
【００９２】
図５（ａ）、（ｂ）の構成では、第２フィードバック回路を制御回路に内蔵できるため、図２に比べて部品点数を削減できる。
【００９３】
実施の形態では、シャントレギュレータ（誤差増幅器）２２がトランスＴ１の２次側に設けられる場合を説明したが、この誤差増幅器は、１次側に設けてもよく、さらには制御回路１０に内蔵してもよい。
【００９４】
実施の形態では、トランスＴ１の２次側の負荷（マイコン）がモードを制御される場合を説明したが、本発明はそれに限定されず、１次側に設けられた回路が、モードを制御してもよい。この場合、モードを示す制御信号を、フォトカプラによって１次側から２次側に伝送すればよい。
【００９５】
当業者であれば、制御回路１０にはさまざまなタイプが存在すること、またその構成が本発明において限定されるものでないことは理解される。
たとえば図３のオン信号生成部５４として、コンパレータに代えて、所定のオフ時間Ｔｏｆｆを測定するタイマ回路を用いてもよい。エネルギーの放出に要する時間をあらかじめ見積もることにより、オフ時間Ｔｏｆｆを固定することも可能である。この場合、エネルギー効率の悪化と引きかえに、回路を簡略化できる。タイマ回路は、所定の周波数で発振するオシレータであってもよい。
【００９６】
実施の形態では、ＤＣ／ＤＣコンバータ１００が電子機器１に搭載される場合を説明したが、本発明はそれに限定されず、さまざまな電源装置に適用することができる。たとえばＤＣ／ＤＣコンバータ１００は、電子機器に電力を供給するＡＣアダプタにも適用可能である。この場合の電子機器としては、ラップトップ型コンピュータ、デスクトップ型コンピュータ、携帯電話端末、ＣＤプレイヤなどが例示されるが、特に限定されない。
【００９７】
実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００９８】
Ｐ１…入力端子、Ｐ２…出力端子、Ｃｏ１…第１出力キャパシタ、Ｃｏ２…第２出力キャパシタ、Ｄ１…第１ダイオード、Ｄ２…第２ダイオード、Ｔ１…トランス、Ｌ１…１次コイル、Ｌ２…２次コイル、Ｌ３…補助コイル、Ｍ１…スイッチングトランジスタ、１００…ＤＣ／ＤＣコンバータ、１０…制御回路、２０…第１フィードバック回路、２２…シャントレギュレータ、２４…第１フォトカプラ、２６…分圧回路、３０…第２フォトカプラ、４０…第２フィードバック回路、４２…電圧生成回路、４４…誤差増幅器、４６…アンプ、５０…バーストコンパレータ、Ｒ１…第１抵抗、Ｒ２…第２抵抗、Ｒ３…第３抵抗、１…電子機器、２…マイコン、４…信号処理回路、１０２…整流回路、Ｍ２１…第１スイッチ、Ｍ２２…第２スイッチ、Ｍ２３…第３スイッチ。
【特許請求の範囲】
【請求項１】
入力電圧を変圧して出力端子から出力電圧を出力するＤＣ／ＤＣコンバータであって、
１次コイル、２次コイルおよび前記１次コイル側に設けられた補助コイルを有するトランスと、
その第１電極の電位が固定され、その第２電極が前記出力端子に接続された第１出力キャパシタと、
前記出力端子と前記２次コイルの第１端子との間に、そのカソードが前記出力端子側となる向きで設けられた第１ダイオードと、
前記１次コイルの経路上に設けられたスイッチングトランジスタと、
その第１電極の電位が固定された第２出力キャパシタと、
前記第２出力キャパシタの第２電極と前記補助コイルの第１端子との間に、そのカソードが前記第２出力キャパシタ側となる向きで設けられた整流素子と、
通常モードにおいて動作状態、スタンバイモードにおいて非動作状態となり、前記出力電圧に応じた第１フィードバック信号を第１フォトカプラを介してトランスの２次側から１次側へ伝送する第１フィードバック回路と、
前記通常モードにおいて非動作状態、前記スタンバイモードにおいて動作状態となり、前記第２出力キャパシタに生ずる電圧に応じた第２フィードバック信号を生成する第２フィードバック回路と、
その電源端子に前記第２出力キャパシタに生ずる電圧を受け、前記通常モードにおいて前記第１フィードバック信号にもとづいて前記出力電圧が第１レベルと一致するように、前記スタンバイモードにおいて前記第２フィードバック信号にもとづいて前記出力電圧が前記第１レベルより低い第２レベルと一致するように前記スイッチングトランジスタのオン、オフを制御する制御回路と、
を備えることを特徴とするＤＣ／ＤＣコンバータ。
【請求項２】
前記第１フィードバック回路は、
前記出力端子と接地端子の間に直列に設けられた第１抵抗、第２抵抗と、
そのカソードが前記出力端子側、そのアノードが前記接地端子側となる向きで設けられ、かつその基準端子に前記第１抵抗と前記第２抵抗により分圧された電圧が入力されたシャントレギュレータと、
を含み、前記ＤＣ／ＤＣコンバータの出力電圧が前記第２レベルのときにオフするよう構成されることを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項３】
前記第１フィードバック回路は、
前記出力端子と接地端子の間に、前記第１、第２抵抗と直列に設けられた第１スイッチをさらに含み、前記スタンバイモードにおいて前記第１スイッチがオフすることを特徴とする請求項２に記載のＤＣ／ＤＣコンバータ。
【請求項４】
前記第１フィードバック回路は、前記出力端子と接地端子の間に設けられた第１スイッチを含み、前記スタンバイモードにおいて前記第１スイッチがオフすることを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項５】
前記第２フィードバック回路は、前記第２出力キャパシタの前記第２電極と接地端子の間に設けられた第２スイッチを含み、前記通常モードにおいて前記第２スイッチがオフすることにより、非動作状態となることを特徴とする請求項１から４のいずれかに記載のＤＣ／ＤＣコンバータ。
【請求項６】
前記第２フィードバック回路は、
前記第２出力キャパシタの前記第２電極と接地端子の間に直列に設けられたダイオード、第３抵抗および第２スイッチと、
そのベースエミッタ間に前記第３抵抗の電圧降下に応じた電圧が印加されたバイポーラトランジスタと、
を含み、前記第２フィードバック信号は、前記バイポーラトランジスタのコレクタ電圧に応じており、前記第２スイッチは前記通常モードにおいてオフするように構成されることを特徴とする請求項１から５のいずれかに記載のＤＣ／ＤＣコンバータ。
【請求項７】
前記スタンバイモード、前記通常モードの切りかえは、本ＤＣ／ＤＣコンバータの負荷によって制御され、かつ前記負荷は、モードを示す制御信号を生成可能に構成され、
本ＤＣ／ＤＣコンバータは、前記負荷からの前記制御信号を、前記トランスの２次側から１次側に伝送する第２フォトカプラをさらに備えることを特徴とする請求項１から６のいずれかに記載のＤＣ／ＤＣコンバータ。
【請求項８】
前記第２フィードバック回路は、
前記第２出力キャパシタの前記第２電極と接地端子の間に直列に設けられた、前記第２出力キャパシタの前記第２電極の電圧に応じた検出電圧を生成する電圧生成回路および第２スイッチと、
前記検出電圧と所定の基準電圧の誤差を増幅することにより前記第２フィードバック信号を生成する誤差増幅器と、
を含み、
前記第２スイッチは前記通常モードにおいてオフするように構成され、
前記制御回路は、
前記誤差増幅器の出力電圧と、前記スイッチングトランジスタに流れる電流に応じた電流検出信号を比較する電流検出コンパレータと、
を含み、前記電流検出コンパレータの出力信号に応じて、前記スイッチングトランジスタを制御するよう構成されることを特徴とする請求項１から７のいずれかに記載のＤＣ／ＤＣコンバータ。
【請求項９】
前記第２フィードバック回路は、
前記第２出力キャパシタの前記第２電極と接地端子の間に直列に設けられた、前記第２出力キャパシタの前記第２電極の電圧に応じた検出電圧を生成する電圧生成回路および第２スイッチと、
前記検出電圧を受け、前記第２フィードバック信号をアンプと、
を含み、前記第２スイッチは前記通常モードにおいてオフするように構成され、
前記制御回路は、
前記第２フィードバック信号を、所定の基準電圧と比較するバーストコンパレータを含み、前記バーストコンパレータの出力信号に応じて、前記スイッチングトランジスタがスイッチングする期間と、スイッチングを停止する期間を交互に繰り返すように構成されることを特徴とする請求項１から７のいずれかに記載のＤＣ／ＤＣコンバータ。
【請求項１０】
前記制御回路は、前記第１フィードバック信号が入力されるフィードバック端子と前記電源端子の間に直列に設けられたプルアップ抵抗と第３スイッチを含み、
前記第３スイッチは、前記スタンバイモードにおいてオフすることを特徴とする請求項８または９に記載のＤＣ／ＤＣコンバータ。
【請求項１１】
商用交流電圧を直流電圧に変換するＡＣ／ＤＣコンバータと、
前記直流電圧を受け、それを降圧した電圧を負荷に供給する請求項１から１０のいずれかに記載のＤＣ／ＤＣコンバータと、
を備えることを特徴とする電源装置。
【請求項１２】
商用交流電圧を直流電圧に変換するＡＣ／ＤＣコンバータと、
マイコンと、
前記直流電圧を受け、それを降圧した電圧を前記マイコンに供給する請求項１から１０のいずれかに記載のＤＣ／ＤＣコンバータと、
を備えることを特徴とする電子機器。
【請求項１】
入力電圧を変圧して出力端子から出力電圧を出力するＤＣ／ＤＣコンバータであって、
１次コイル、２次コイルおよび前記１次コイル側に設けられた補助コイルを有するトランスと、
その第１電極の電位が固定され、その第２電極が前記出力端子に接続された第１出力キャパシタと、
前記出力端子と前記２次コイルの第１端子との間に、そのカソードが前記出力端子側となる向きで設けられた第１ダイオードと、
前記１次コイルの経路上に設けられたスイッチングトランジスタと、
その第１電極の電位が固定された第２出力キャパシタと、
前記第２出力キャパシタの第２電極と前記補助コイルの第１端子との間に、そのカソードが前記第２出力キャパシタ側となる向きで設けられた整流素子と、
通常モードにおいて動作状態、スタンバイモードにおいて非動作状態となり、前記出力電圧に応じた第１フィードバック信号を第１フォトカプラを介してトランスの２次側から１次側へ伝送する第１フィードバック回路と、
前記通常モードにおいて非動作状態、前記スタンバイモードにおいて動作状態となり、前記第２出力キャパシタに生ずる電圧に応じた第２フィードバック信号を生成する第２フィードバック回路と、
その電源端子に前記第２出力キャパシタに生ずる電圧を受け、前記通常モードにおいて前記第１フィードバック信号にもとづいて前記出力電圧が第１レベルと一致するように、前記スタンバイモードにおいて前記第２フィードバック信号にもとづいて前記出力電圧が前記第１レベルより低い第２レベルと一致するように前記スイッチングトランジスタのオン、オフを制御する制御回路と、
を備えることを特徴とするＤＣ／ＤＣコンバータ。
【請求項２】
前記第１フィードバック回路は、
前記出力端子と接地端子の間に直列に設けられた第１抵抗、第２抵抗と、
そのカソードが前記出力端子側、そのアノードが前記接地端子側となる向きで設けられ、かつその基準端子に前記第１抵抗と前記第２抵抗により分圧された電圧が入力されたシャントレギュレータと、
を含み、前記ＤＣ／ＤＣコンバータの出力電圧が前記第２レベルのときにオフするよう構成されることを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項３】
前記第１フィードバック回路は、
前記出力端子と接地端子の間に、前記第１、第２抵抗と直列に設けられた第１スイッチをさらに含み、前記スタンバイモードにおいて前記第１スイッチがオフすることを特徴とする請求項２に記載のＤＣ／ＤＣコンバータ。
【請求項４】
前記第１フィードバック回路は、前記出力端子と接地端子の間に設けられた第１スイッチを含み、前記スタンバイモードにおいて前記第１スイッチがオフすることを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項５】
前記第２フィードバック回路は、前記第２出力キャパシタの前記第２電極と接地端子の間に設けられた第２スイッチを含み、前記通常モードにおいて前記第２スイッチがオフすることにより、非動作状態となることを特徴とする請求項１から４のいずれかに記載のＤＣ／ＤＣコンバータ。
【請求項６】
前記第２フィードバック回路は、
前記第２出力キャパシタの前記第２電極と接地端子の間に直列に設けられたダイオード、第３抵抗および第２スイッチと、
そのベースエミッタ間に前記第３抵抗の電圧降下に応じた電圧が印加されたバイポーラトランジスタと、
を含み、前記第２フィードバック信号は、前記バイポーラトランジスタのコレクタ電圧に応じており、前記第２スイッチは前記通常モードにおいてオフするように構成されることを特徴とする請求項１から５のいずれかに記載のＤＣ／ＤＣコンバータ。
【請求項７】
前記スタンバイモード、前記通常モードの切りかえは、本ＤＣ／ＤＣコンバータの負荷によって制御され、かつ前記負荷は、モードを示す制御信号を生成可能に構成され、
本ＤＣ／ＤＣコンバータは、前記負荷からの前記制御信号を、前記トランスの２次側から１次側に伝送する第２フォトカプラをさらに備えることを特徴とする請求項１から６のいずれかに記載のＤＣ／ＤＣコンバータ。
【請求項８】
前記第２フィードバック回路は、
前記第２出力キャパシタの前記第２電極と接地端子の間に直列に設けられた、前記第２出力キャパシタの前記第２電極の電圧に応じた検出電圧を生成する電圧生成回路および第２スイッチと、
前記検出電圧と所定の基準電圧の誤差を増幅することにより前記第２フィードバック信号を生成する誤差増幅器と、
を含み、
前記第２スイッチは前記通常モードにおいてオフするように構成され、
前記制御回路は、
前記誤差増幅器の出力電圧と、前記スイッチングトランジスタに流れる電流に応じた電流検出信号を比較する電流検出コンパレータと、
を含み、前記電流検出コンパレータの出力信号に応じて、前記スイッチングトランジスタを制御するよう構成されることを特徴とする請求項１から７のいずれかに記載のＤＣ／ＤＣコンバータ。
【請求項９】
前記第２フィードバック回路は、
前記第２出力キャパシタの前記第２電極と接地端子の間に直列に設けられた、前記第２出力キャパシタの前記第２電極の電圧に応じた検出電圧を生成する電圧生成回路および第２スイッチと、
前記検出電圧を受け、前記第２フィードバック信号をアンプと、
を含み、前記第２スイッチは前記通常モードにおいてオフするように構成され、
前記制御回路は、
前記第２フィードバック信号を、所定の基準電圧と比較するバーストコンパレータを含み、前記バーストコンパレータの出力信号に応じて、前記スイッチングトランジスタがスイッチングする期間と、スイッチングを停止する期間を交互に繰り返すように構成されることを特徴とする請求項１から７のいずれかに記載のＤＣ／ＤＣコンバータ。
【請求項１０】
前記制御回路は、前記第１フィードバック信号が入力されるフィードバック端子と前記電源端子の間に直列に設けられたプルアップ抵抗と第３スイッチを含み、
前記第３スイッチは、前記スタンバイモードにおいてオフすることを特徴とする請求項８または９に記載のＤＣ／ＤＣコンバータ。
【請求項１１】
商用交流電圧を直流電圧に変換するＡＣ／ＤＣコンバータと、
前記直流電圧を受け、それを降圧した電圧を負荷に供給する請求項１から１０のいずれかに記載のＤＣ／ＤＣコンバータと、
を備えることを特徴とする電源装置。
【請求項１２】
商用交流電圧を直流電圧に変換するＡＣ／ＤＣコンバータと、
マイコンと、
前記直流電圧を受け、それを降圧した電圧を前記マイコンに供給する請求項１から１０のいずれかに記載のＤＣ／ＤＣコンバータと、
を備えることを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１３−６２９４７（Ｐ２０１３−６２９４７Ａ）
【公開日】平成２５年４月４日（２０１３．４．４）
【国際特許分類】
【出願番号】特願２０１１−１９９７２８（Ｐ２０１１−１９９７２８）
【出願日】平成２３年９月１３日（２０１１．９．１３）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
【公開日】平成２５年４月４日（２０１３．４．４）
【国際特許分類】
【出願日】平成２３年９月１３日（２０１１．９．１３）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
[ Back to top ]