ＥＳＤ試験装置
【課題】従来のＣＤＭに基づくＥＳＤ試験装置は一本のポゴピンを多数の試験対象ピンに順次接触させてＣＤＭ試験を行うため、ポゴピンが端子間を移動するに要する時間の比率が大きく、試験に長時間を必要とした。
【解決手段】本発明のＥＳＤ試験装置は、複数個のポゴピンをマトリックス状に配置し、前記ポゴピンに対応させて設けられた複数のスイッチにより選択されたポゴピンに接続するＬＳＩの端子に対してＣＤＭに基づくＥＳＤ試験を行うことを特徴としている。
【解決手段】本発明のＥＳＤ試験装置は、複数個のポゴピンをマトリックス状に配置し、前記ポゴピンに対応させて設けられた複数のスイッチにより選択されたポゴピンに接続するＬＳＩの端子に対してＣＤＭに基づくＥＳＤ試験を行うことを特徴としている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路のＥＳＤ試験装置に関し、特にＢＧＡパッケージに組み込まれた半導体集積回路に静電気電圧を印加するＥＳＤ試験装置に関する。
【背景技術】
【０００２】
半導体集積回路（ＬＳＩ）は微細化に伴い静電気に起因する破壊が顕在化してきた。このためＬＳＩでは信頼性試験のひとつとして静電気放電試験（Electro-Static Discharge 試験）が実施されている。
【０００３】
ＥＳＤ試験にはＨＢＭ（Human Body Model）、ＭＭ（Machine Model）、及びＣＤＭ（Charged Device Model）等に基づいた試験法が知られている。
【０００４】
ＨＢＭは帯電した人体からの放電をモデル化した、通常２００マイクロファラッドの容量を試験電圧に充電した後に１．５キロオームの抵抗を通して試験対象端子に放電する。
ＭＭは帯電した金属容器からの放電をモデル化した方法で、通常２００マイクロファラッドの容量を試験電圧に充電した後に、直接に試験対象端子に放電する。
【０００５】
ＨＢＭ、ＭＭは帯電した容量体からＬＳＩの端子への放電を模した方法であるが、これに対してＣＤＭはＬＳＩの端子が帯電した状態から外部へ急速に放電する場合をモデル化した方法である。ＣＤＭでは、極めて短時間に故障する位のピーク電流が流れ、ＬＳＩ内部の絶縁膜破壊発生の有無を試験できる。
【０００６】
図４（ａ）は従来のＣＤＭにも基づいたＥＳＤ試験装置の一例である。試験装置４０はステージ４１と絶縁シート４２と１個のポゴピン（プローブ）４５とを有している。試験の際には絶縁シート４２の上にＬＳＩチップが組み込まれたＢＧＡ（Ball Grid Array）パッケージがボール状の端子４４のある面を上向きにして設置し、ポゴピン４５を試験対象の端子に接触させる。
【０００７】
次に試験電圧発生部において所定の電圧値に設定し、スイッチＳ１側に倒し、当該電源から大きな抵抗値の抵抗およびポゴピン４５を通して試験対象の端子の電圧値を所定の電圧値Ｖ０まで上昇させる。
【０００８】
次にスイッチＳ１をＤ側に倒し、試験対象端子の電荷をポゴピン４５を通じて接地に放電する。これで対象端子についての試験が完了する。
【０００９】
次に図４（ｂ）に示す様にポゴピン４５又はステージ４３を移動させ、次の試験対象端子について上記と同様のステップを繰り返す。
【００１０】
予め選択された全ての試験対象ピンに対してＥＳＤ試験が終了した後、試験済みのＬＳＩはＤＣテストおよび機能動作テストにかけられ、所定電圧値Ｖ０での破壊発生の有無が測定される。
【００１１】
従来のＢＧＡパッケージに組み込まれたＬＳＩをＣＤＭに基づいて試験するＥＳＤ試験装置４０はポゴピン４５のみを有して構成されていた。
【００１２】
【特許文献１】特開平５−１８０８９９号公報
【特許文献２】特開２００１−３４５３６２号公報
【特許文献３】特開平６−０１８５５７号公報
【特許文献４】特開２００３−２９４８０８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
従来のＣＤＭに基づくＥＳＤ試験装置は一本のポゴピンを多数の試験対象ピンに順次接触させてＣＤＭ試験を行うため、ポゴピンが端子間を移動するに要する時間の比率が大きく、試験に長時間を必要とした。
【課題を解決するための手段】
【００１４】
上記課題を解決するために、本発明のＥＳＤ試験装置は、複数個のポゴピンをマトリックス状に配置し、前記ポゴピンに対応させて設けられた複数のスイッチにより選択されたポゴピンに接続するＬＳＩの端子に対してＣＤＭに基づくＥＳＤ試験を行うことを特徴としている。
【００１５】
本発明のＥＳＤ試験装置において、前記ＬＳＩはＢＧＡパッケージに組み込まれていることが好ましい。
【００１６】
本発明のＥＳＤ試験装置において、前記複数個のポゴピンの単位面積当たりの密度が前記ＬＳＩに組み込まれたＢＧＡパッケージの端子密度より高い事を特徴としている。
【００１７】
本発明のＥＳＤ試験装置において、ポゴピンとＬＳＩの端との接触の圧力を検出するための圧力センサを特定のポゴピンに対応させて設けたことを特徴としている。
【発明の効果】
【００１８】
本発明を適用することにより、複数の試験対象端子に対応させて、それぞれポゴピンが接触した状態でスイッチの制御のみによりＥＳＤ試験を行うことが可能となる。これによりポゴピンと各試験対象端子を合わせるために移動する時間が短縮され、よってＥＳＤ試験時間も短縮される。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照して、本発明に係る実施形態について説明する。図１は本発明のＥＳＤ試験装置を示す。本発明のＥＳＤ試験装置は、Ｘ，Ｙ，Ｚ方向に可動なステージ１と、ステージ１の上に設置された絶縁シート２と、ｍ行ｎ列のマトリックス状に配置された複数のポゴピンＰ（１，１）〜Ｐ（ｍ，ｎ）と、各ポゴピンに対応させて設けられ、スイッチ制御Ｃ２に基づいてオン、オフするスイッチＳ（１，１）〜Ｓ（ｍ，ｎ）を有するマトリックススイッチ５と、試験電圧制御信号Ｃ３に基づいてＣＤＭ試験電圧を生成する試験電圧制御部６と、制御情報格納部８に格納された制御情報に基づいてステージ制御情報信号Ｃ１、スイッチ制御信号Ｃ２、試験電圧信号Ｃ３を生成する制御部７と、試験対象のパッケージの基準端子と基準ポゴピンＰ（１，１）との相対位置映像を撮影し、映像データ信号Ｓ１として制御部７へ送るカメラ９と、基準ポゴピンＰ（１，１）とパッケージの基準端子との接触圧力を検出し針圧情報信号Ｓ２として制御部７に送る針圧センサ１０と、を備えている。
【００２０】
本発明では、絶縁シート２の上にＬＳＩが組み込まれたＢＧＡパッケージを置き、ＬＳＩの端子であるボールＢ（１，１）〜Ｂ（ｋ，ｌ）にポゴピン４を同時に接触させ、スイッチＳ（１，１）〜Ｓ（ｍ，ｎ）を制御して試験対象となるボールに順次に予め設定された試験電圧を印加した後に放電することにより、一度だけ位置を設定した後にはポゴピン４の移動時間無しでＣＤＭ試験を行うことが可能である。個々の試験対象（ボール）に対する電圧の印加および放電は、図４の従来例で説明したものと同様に行われる。
【００２１】
図２（ａ），（ｂ）を用いてポゴピンとＢＧＡパッケージのボールの対応を説明する。図２（ａ）は接触前を示し、ボールＢ（１，１）の基準となるポゴピンＰ（１，１）の位置が一致するように、ステージをＸ，Ｙ方向に移動させることにより調整される。図２（ｂ）は、Ｘ，Ｙ方向の調整後にステージ１をＺ方向（上方向）に上げてポゴピンとボールを接触させた状態を示す。図２（ａ），（ｂ）は、ｍ＝５，ｎ＝９，ｋ＝３，ｌ＝５の例である。図２（ｂ）において３３は、対応するボールとポゴピンが接触していることを示す。図２（ｂ）の状態でカメラ９により基準ポゴピンと基準ボールとのＸ，Ｙ方向の位置整合を確認し、また針圧センサ１０により基準ポゴピンと基準ボールとの接触圧力を測定する。いずれかが不十分であれば制御部７により、ステージ１のＸ，Ｙ，Ｚ方向の位置整合、針圧のいずれもが適当であれば、ポゴピンとボールを接触させた状態を保ったまま順次にスイッチを選択して試験対象となる各ボールに試験電圧を印加する。
【００２２】
例えば、図２（ｂ）ではボールＢ（１，１）〜（３，５）のうちボールＢ（１，２）、Ｂ（１，５）、Ｂ（２，１）、Ｂ（３，５）が試験対象ボールであれば、先ずスイッチＳ（１，３）のみをオンとしてポゴピンＰ（１，３）を通してボールＢ（１，２）に対しＣＤＭ試験電圧の印加と放電を行う。次にスイッチＳ（１，３）をオフに戻しスイッチＳ（１，９）をオンとしてポゴピンＰ（１，９）を通してボールＢ（１，５）に対してＣＤＭ試験電圧の印加と放電を行う。次にスイッチＳ（１，９）をオフに戻し、スイッチＳ（３，１）をオンとしてポゴピンＰ（３，１）を通してボールＢ（２，１）に対してＣＤＭ試験電圧の印加と放電を行う。次に、スイッチＳ（３，１）をオフに戻し、スイッチＳ（５，９）をオンとして、ポゴピンＰ（５，９）を通してボールＢ（３，５）に対してＣＤＭ試験伝電圧の印加と放電を行う。上記ＣＤＭ試験後に端子（ボール）のＤＣ特性テスト、ファンクション動作テストをいって不良がなければ、上記ＣＤＭ試験電圧ではＬＳＩの破壊が生じなかったと判断できる。
【００２３】
本発明によれば、このようにポゴピンとボールの位置合わせが一度で済むので試験時間を短縮できる。
【００２４】
尚、上記効果を達成すためにはポゴピンの密度がＢＧＡボールの端子（ボール）の密度と同じか又は大きいことが必要であり、更にボールピッチの異なる複数のパッケージに対応するために、Ｘ方向、Ｙ方向ともポゴピンの間隔が複数のパッケージのボールの間隔の最大公約数であれば良い。
【００２５】
図３は、本実施例におけるＣＤＭ試験のフローチャートである。先ずステップＳ１１においてＬＳＩが組み込まれたＢＧＡパッケージの端子（ボール）をポゴピン側に向けて絶縁シート３の上に設置する。
【００２６】
次にステップＳ１２において試験対象となる端子（ボール）の座標データを制御部７に入力し、全てのポゴピンの座標データを制御部７に入力し、ＣＤＭ試験における印加電圧を制御部７に入力する。これらのデータは制御情報格納部８に格納される。
【００２７】
次にステップＳ１３でＢＧＡパッケージ側の基準ボールＢ（１，１）と、基準ポゴピンＰ（１，１）の位置合わせを行う。位置合わせはカメラ９によりモニターしながらステージ１をＸＹ方向に移動させることにより行われる。
【００２８】
次にステップＳ１４においてステージ１を上昇させてポゴピンとボールを接触させる。基準ポゴピンＰ（１，１）と基準ボールＢ（１，１）の接触圧力（針圧）を圧力センサ１０により測定する。
【００２９】
ステップＳ１５において、接触圧力が所定の値以下である時は、位置ずれがあるとしてステップＳ１３に戻り、再度ステージ１を微調整する。接触圧力が所定の値以上であればステップＳ１６に進む。
【００３０】
次にステップＳ１６において、制御情報格納部８の情報に基づいて試験対象ボールを選択し、試験対象ボールのＸ，Ｙ座標に一致するポゴピンを抽出する。
【００３１】
次にステップＳ１７において、Ｓ１６において抽出されたポゴピンに対応するスイッチのみを選択し、オンにする。
【００３２】
次にステップＳ１８において、試験対象ボールにポゴピンを通して試験電圧印加し、放電する。すなわち、ＣＤＭ試験を行う。
【００３３】
次にステップＳ１９において、全ての試験対象ボールに対してＣＤＭ試験が終了したかを判定し、未了の試験対象ボールが残っている時にはステップＳ１６に戻り試験を繰り返す。
全ての試験対象ボールに対してＣＤＭ試験が終了している場合にはフローを終了する。
【００３４】
以上のように本実施例によればステップＳ１５までで一度だけ位置決めした後は、ステップＳ１６〜Ｓ１９を繰り返して順次に試験対象ボールに対してＣＤＭ試験を実行することが可能である。
【００３５】
尚、本実施例ではステージ１をＸ，Ｙ，Ｚ方向に可動としたが、ステージ１を固定としポゴピン４、マトリックススイッチ５、試験電圧生成部６を含むヘッドを可動としても良い。
【図面の簡単な説明】
【００３６】
【図１】本発明のＥＳＤ試験装置の一実施例の構成を示す図である。
【図２ａ】図２ａはマトリクス状に配置されたポゴピンとＢＧＡパッケージの斜視図である。
【図２ｂ】図２ｂはポゴピンとボールが接触した状態におけるＢＧＡパッケージの平面図である。
【図３】実施例の装置におけるＣＤＭ電圧印加試験のフローチャートである。
【図４ａ】図４ａは従来のＣＤＭ電圧印加試験装置の構成を示す図である。
【図４ｂ】図４ｂはポゴピンとＢＧＡパッケージの斜視図である。
【符号の説明】
【００３７】
１ ステージ
２ 絶縁シート
３ ＢＧＡパッケージ
４ ポゴピン
５ マトリクススイッチ
６ 試験電圧生成部
７ 制御部
８ 制御情報格納部
９ カメラ
１０ 針圧センサ
【技術分野】
【０００１】
本発明は、半導体集積回路のＥＳＤ試験装置に関し、特にＢＧＡパッケージに組み込まれた半導体集積回路に静電気電圧を印加するＥＳＤ試験装置に関する。
【背景技術】
【０００２】
半導体集積回路（ＬＳＩ）は微細化に伴い静電気に起因する破壊が顕在化してきた。このためＬＳＩでは信頼性試験のひとつとして静電気放電試験（Electro-Static Discharge 試験）が実施されている。
【０００３】
ＥＳＤ試験にはＨＢＭ（Human Body Model）、ＭＭ（Machine Model）、及びＣＤＭ（Charged Device Model）等に基づいた試験法が知られている。
【０００４】
ＨＢＭは帯電した人体からの放電をモデル化した、通常２００マイクロファラッドの容量を試験電圧に充電した後に１．５キロオームの抵抗を通して試験対象端子に放電する。
ＭＭは帯電した金属容器からの放電をモデル化した方法で、通常２００マイクロファラッドの容量を試験電圧に充電した後に、直接に試験対象端子に放電する。
【０００５】
ＨＢＭ、ＭＭは帯電した容量体からＬＳＩの端子への放電を模した方法であるが、これに対してＣＤＭはＬＳＩの端子が帯電した状態から外部へ急速に放電する場合をモデル化した方法である。ＣＤＭでは、極めて短時間に故障する位のピーク電流が流れ、ＬＳＩ内部の絶縁膜破壊発生の有無を試験できる。
【０００６】
図４（ａ）は従来のＣＤＭにも基づいたＥＳＤ試験装置の一例である。試験装置４０はステージ４１と絶縁シート４２と１個のポゴピン（プローブ）４５とを有している。試験の際には絶縁シート４２の上にＬＳＩチップが組み込まれたＢＧＡ（Ball Grid Array）パッケージがボール状の端子４４のある面を上向きにして設置し、ポゴピン４５を試験対象の端子に接触させる。
【０００７】
次に試験電圧発生部において所定の電圧値に設定し、スイッチＳ１側に倒し、当該電源から大きな抵抗値の抵抗およびポゴピン４５を通して試験対象の端子の電圧値を所定の電圧値Ｖ０まで上昇させる。
【０００８】
次にスイッチＳ１をＤ側に倒し、試験対象端子の電荷をポゴピン４５を通じて接地に放電する。これで対象端子についての試験が完了する。
【０００９】
次に図４（ｂ）に示す様にポゴピン４５又はステージ４３を移動させ、次の試験対象端子について上記と同様のステップを繰り返す。
【００１０】
予め選択された全ての試験対象ピンに対してＥＳＤ試験が終了した後、試験済みのＬＳＩはＤＣテストおよび機能動作テストにかけられ、所定電圧値Ｖ０での破壊発生の有無が測定される。
【００１１】
従来のＢＧＡパッケージに組み込まれたＬＳＩをＣＤＭに基づいて試験するＥＳＤ試験装置４０はポゴピン４５のみを有して構成されていた。
【００１２】
【特許文献１】特開平５−１８０８９９号公報
【特許文献２】特開２００１−３４５３６２号公報
【特許文献３】特開平６−０１８５５７号公報
【特許文献４】特開２００３−２９４８０８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
従来のＣＤＭに基づくＥＳＤ試験装置は一本のポゴピンを多数の試験対象ピンに順次接触させてＣＤＭ試験を行うため、ポゴピンが端子間を移動するに要する時間の比率が大きく、試験に長時間を必要とした。
【課題を解決するための手段】
【００１４】
上記課題を解決するために、本発明のＥＳＤ試験装置は、複数個のポゴピンをマトリックス状に配置し、前記ポゴピンに対応させて設けられた複数のスイッチにより選択されたポゴピンに接続するＬＳＩの端子に対してＣＤＭに基づくＥＳＤ試験を行うことを特徴としている。
【００１５】
本発明のＥＳＤ試験装置において、前記ＬＳＩはＢＧＡパッケージに組み込まれていることが好ましい。
【００１６】
本発明のＥＳＤ試験装置において、前記複数個のポゴピンの単位面積当たりの密度が前記ＬＳＩに組み込まれたＢＧＡパッケージの端子密度より高い事を特徴としている。
【００１７】
本発明のＥＳＤ試験装置において、ポゴピンとＬＳＩの端との接触の圧力を検出するための圧力センサを特定のポゴピンに対応させて設けたことを特徴としている。
【発明の効果】
【００１８】
本発明を適用することにより、複数の試験対象端子に対応させて、それぞれポゴピンが接触した状態でスイッチの制御のみによりＥＳＤ試験を行うことが可能となる。これによりポゴピンと各試験対象端子を合わせるために移動する時間が短縮され、よってＥＳＤ試験時間も短縮される。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照して、本発明に係る実施形態について説明する。図１は本発明のＥＳＤ試験装置を示す。本発明のＥＳＤ試験装置は、Ｘ，Ｙ，Ｚ方向に可動なステージ１と、ステージ１の上に設置された絶縁シート２と、ｍ行ｎ列のマトリックス状に配置された複数のポゴピンＰ（１，１）〜Ｐ（ｍ，ｎ）と、各ポゴピンに対応させて設けられ、スイッチ制御Ｃ２に基づいてオン、オフするスイッチＳ（１，１）〜Ｓ（ｍ，ｎ）を有するマトリックススイッチ５と、試験電圧制御信号Ｃ３に基づいてＣＤＭ試験電圧を生成する試験電圧制御部６と、制御情報格納部８に格納された制御情報に基づいてステージ制御情報信号Ｃ１、スイッチ制御信号Ｃ２、試験電圧信号Ｃ３を生成する制御部７と、試験対象のパッケージの基準端子と基準ポゴピンＰ（１，１）との相対位置映像を撮影し、映像データ信号Ｓ１として制御部７へ送るカメラ９と、基準ポゴピンＰ（１，１）とパッケージの基準端子との接触圧力を検出し針圧情報信号Ｓ２として制御部７に送る針圧センサ１０と、を備えている。
【００２０】
本発明では、絶縁シート２の上にＬＳＩが組み込まれたＢＧＡパッケージを置き、ＬＳＩの端子であるボールＢ（１，１）〜Ｂ（ｋ，ｌ）にポゴピン４を同時に接触させ、スイッチＳ（１，１）〜Ｓ（ｍ，ｎ）を制御して試験対象となるボールに順次に予め設定された試験電圧を印加した後に放電することにより、一度だけ位置を設定した後にはポゴピン４の移動時間無しでＣＤＭ試験を行うことが可能である。個々の試験対象（ボール）に対する電圧の印加および放電は、図４の従来例で説明したものと同様に行われる。
【００２１】
図２（ａ），（ｂ）を用いてポゴピンとＢＧＡパッケージのボールの対応を説明する。図２（ａ）は接触前を示し、ボールＢ（１，１）の基準となるポゴピンＰ（１，１）の位置が一致するように、ステージをＸ，Ｙ方向に移動させることにより調整される。図２（ｂ）は、Ｘ，Ｙ方向の調整後にステージ１をＺ方向（上方向）に上げてポゴピンとボールを接触させた状態を示す。図２（ａ），（ｂ）は、ｍ＝５，ｎ＝９，ｋ＝３，ｌ＝５の例である。図２（ｂ）において３３は、対応するボールとポゴピンが接触していることを示す。図２（ｂ）の状態でカメラ９により基準ポゴピンと基準ボールとのＸ，Ｙ方向の位置整合を確認し、また針圧センサ１０により基準ポゴピンと基準ボールとの接触圧力を測定する。いずれかが不十分であれば制御部７により、ステージ１のＸ，Ｙ，Ｚ方向の位置整合、針圧のいずれもが適当であれば、ポゴピンとボールを接触させた状態を保ったまま順次にスイッチを選択して試験対象となる各ボールに試験電圧を印加する。
【００２２】
例えば、図２（ｂ）ではボールＢ（１，１）〜（３，５）のうちボールＢ（１，２）、Ｂ（１，５）、Ｂ（２，１）、Ｂ（３，５）が試験対象ボールであれば、先ずスイッチＳ（１，３）のみをオンとしてポゴピンＰ（１，３）を通してボールＢ（１，２）に対しＣＤＭ試験電圧の印加と放電を行う。次にスイッチＳ（１，３）をオフに戻しスイッチＳ（１，９）をオンとしてポゴピンＰ（１，９）を通してボールＢ（１，５）に対してＣＤＭ試験電圧の印加と放電を行う。次にスイッチＳ（１，９）をオフに戻し、スイッチＳ（３，１）をオンとしてポゴピンＰ（３，１）を通してボールＢ（２，１）に対してＣＤＭ試験電圧の印加と放電を行う。次に、スイッチＳ（３，１）をオフに戻し、スイッチＳ（５，９）をオンとして、ポゴピンＰ（５，９）を通してボールＢ（３，５）に対してＣＤＭ試験伝電圧の印加と放電を行う。上記ＣＤＭ試験後に端子（ボール）のＤＣ特性テスト、ファンクション動作テストをいって不良がなければ、上記ＣＤＭ試験電圧ではＬＳＩの破壊が生じなかったと判断できる。
【００２３】
本発明によれば、このようにポゴピンとボールの位置合わせが一度で済むので試験時間を短縮できる。
【００２４】
尚、上記効果を達成すためにはポゴピンの密度がＢＧＡボールの端子（ボール）の密度と同じか又は大きいことが必要であり、更にボールピッチの異なる複数のパッケージに対応するために、Ｘ方向、Ｙ方向ともポゴピンの間隔が複数のパッケージのボールの間隔の最大公約数であれば良い。
【００２５】
図３は、本実施例におけるＣＤＭ試験のフローチャートである。先ずステップＳ１１においてＬＳＩが組み込まれたＢＧＡパッケージの端子（ボール）をポゴピン側に向けて絶縁シート３の上に設置する。
【００２６】
次にステップＳ１２において試験対象となる端子（ボール）の座標データを制御部７に入力し、全てのポゴピンの座標データを制御部７に入力し、ＣＤＭ試験における印加電圧を制御部７に入力する。これらのデータは制御情報格納部８に格納される。
【００２７】
次にステップＳ１３でＢＧＡパッケージ側の基準ボールＢ（１，１）と、基準ポゴピンＰ（１，１）の位置合わせを行う。位置合わせはカメラ９によりモニターしながらステージ１をＸＹ方向に移動させることにより行われる。
【００２８】
次にステップＳ１４においてステージ１を上昇させてポゴピンとボールを接触させる。基準ポゴピンＰ（１，１）と基準ボールＢ（１，１）の接触圧力（針圧）を圧力センサ１０により測定する。
【００２９】
ステップＳ１５において、接触圧力が所定の値以下である時は、位置ずれがあるとしてステップＳ１３に戻り、再度ステージ１を微調整する。接触圧力が所定の値以上であればステップＳ１６に進む。
【００３０】
次にステップＳ１６において、制御情報格納部８の情報に基づいて試験対象ボールを選択し、試験対象ボールのＸ，Ｙ座標に一致するポゴピンを抽出する。
【００３１】
次にステップＳ１７において、Ｓ１６において抽出されたポゴピンに対応するスイッチのみを選択し、オンにする。
【００３２】
次にステップＳ１８において、試験対象ボールにポゴピンを通して試験電圧印加し、放電する。すなわち、ＣＤＭ試験を行う。
【００３３】
次にステップＳ１９において、全ての試験対象ボールに対してＣＤＭ試験が終了したかを判定し、未了の試験対象ボールが残っている時にはステップＳ１６に戻り試験を繰り返す。
全ての試験対象ボールに対してＣＤＭ試験が終了している場合にはフローを終了する。
【００３４】
以上のように本実施例によればステップＳ１５までで一度だけ位置決めした後は、ステップＳ１６〜Ｓ１９を繰り返して順次に試験対象ボールに対してＣＤＭ試験を実行することが可能である。
【００３５】
尚、本実施例ではステージ１をＸ，Ｙ，Ｚ方向に可動としたが、ステージ１を固定としポゴピン４、マトリックススイッチ５、試験電圧生成部６を含むヘッドを可動としても良い。
【図面の簡単な説明】
【００３６】
【図１】本発明のＥＳＤ試験装置の一実施例の構成を示す図である。
【図２ａ】図２ａはマトリクス状に配置されたポゴピンとＢＧＡパッケージの斜視図である。
【図２ｂ】図２ｂはポゴピンとボールが接触した状態におけるＢＧＡパッケージの平面図である。
【図３】実施例の装置におけるＣＤＭ電圧印加試験のフローチャートである。
【図４ａ】図４ａは従来のＣＤＭ電圧印加試験装置の構成を示す図である。
【図４ｂ】図４ｂはポゴピンとＢＧＡパッケージの斜視図である。
【符号の説明】
【００３７】
１ ステージ
２ 絶縁シート
３ ＢＧＡパッケージ
４ ポゴピン
５ マトリクススイッチ
６ 試験電圧生成部
７ 制御部
８ 制御情報格納部
９ カメラ
１０ 針圧センサ
【特許請求の範囲】
【請求項１】
複数個のポゴピンをマトリックス状に配置し、前記ポゴピンに対応させて設けられた複数のスイッチにより選択されたポゴピンに接続するＬＳＩの端子に対してＣＤＭに基づくＥＳＤ試験を行うことを特徴とするＥＳＤ試験装置。
【請求項２】
前記ＬＳＩはＢＧＡパッケージに組み込まれていることを特徴とする請求項１記載のＥＳＤ試験装置。
【請求項３】
前記複数個のポゴピンの単位面積当たりの密度が前記ＬＳＩに組み込まれたＢＧＡパッケージの端子密度より高い事を特徴とする請求項２記載のＥＳＤ試験装置。
【請求項４】
ポゴピンとＬＳＩの端との接触の圧力を検出するための圧力センサを特定のポゴピンに対応させて設けたことを特徴とする請求項３記載のＥＳＤ試験装置。
【請求項１】
複数個のポゴピンをマトリックス状に配置し、前記ポゴピンに対応させて設けられた複数のスイッチにより選択されたポゴピンに接続するＬＳＩの端子に対してＣＤＭに基づくＥＳＤ試験を行うことを特徴とするＥＳＤ試験装置。
【請求項２】
前記ＬＳＩはＢＧＡパッケージに組み込まれていることを特徴とする請求項１記載のＥＳＤ試験装置。
【請求項３】
前記複数個のポゴピンの単位面積当たりの密度が前記ＬＳＩに組み込まれたＢＧＡパッケージの端子密度より高い事を特徴とする請求項２記載のＥＳＤ試験装置。
【請求項４】
ポゴピンとＬＳＩの端との接触の圧力を検出するための圧力センサを特定のポゴピンに対応させて設けたことを特徴とする請求項３記載のＥＳＤ試験装置。
【図１】
【図２ａ】
【図２ｂ】
【図３】
【図４ａ】
【図４ｂ】
【図２ａ】
【図２ｂ】
【図３】
【図４ａ】
【図４ｂ】
【公開番号】特開２００７−１５５６６３（Ｐ２００７−１５５６６３Ａ）
【公開日】平成１９年６月２１日（２００７．６．２１）
【国際特許分類】
【出願番号】特願２００５−３５４９５３（Ｐ２００５−３５４９５３）
【出願日】平成１７年１２月８日（２００５．１２．８）
【出願人】（３０２０６２９３１）ＮＥＣエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成１９年６月２１日（２００７．６．２１）
【国際特許分類】
【出願日】平成１７年１２月８日（２００５．１２．８）
【出願人】（３０２０６２９３１）ＮＥＣエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]