ＩＩＩ族窒化物スイッチを有する直流電圧変換器
【課題】バックコンバータ回路において、制御回路が完全にパワーアップされていない際に生じるおそれのある短絡による損傷を回避するとともに、費用効率の高いデプレションモードのIII族窒化物トランジスタを用いた回路を提供する。
【解決手段】バックコンバータ回路１００は、同期スイッチ１０４を有し、制御スイッチ１０２のデューティサイクルを制御することにより、切換ノードＳＷに切換電圧を発生させる制御回路１０６を具えている。制御スイッチ１０２及び同期スイッチ１０４はデプレションモードのIII族窒化物スイッチを有している。バックコンバータ回路は更に、前記制御回路がパワーアップされていない間、電流が制御スイッチ１０２を流れ得ないように構成された保護回路１１０を有する。
【解決手段】バックコンバータ回路１００は、同期スイッチ１０４を有し、制御スイッチ１０２のデューティサイクルを制御することにより、切換ノードＳＷに切換電圧を発生させる制御回路１０６を具えている。制御スイッチ１０２及び同期スイッチ１０４はデプレションモードのIII族窒化物スイッチを有している。バックコンバータ回路は更に、前記制御回路がパワーアップされていない間、電流が制御スイッチ１０２を流れ得ないように構成された保護回路１１０を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は概して電気回路の分野に関するものである。本発明は特に、直流電圧（ＤＣ／ＤＣ）変換回路に関するものである。
【背景技術】
【０００２】
電圧変換回路では、高い直流電圧を低い直流電圧に変換するのに、一般にバックコンバータ（降圧形変換器）が用いられている。バックコンバータは代表的に、このバックコンバータの入力端及び出力端間の（“制御スイッチ”とも称される）スイッチと、このバックコンバータの出力端及び接地点間の（“同期スイッチ”とも称される）スイッチとを具えている。又、このバックコンバータには、これらのスイッチのデューティサイクルを制御して、高い入力電圧を低い出力電圧に変換するようにする制御回路を設けることもできる。この制御回路が電力供給（附勢）状態になく、スイッチを制御するように動作していない場合には、これらのスイッチを流れる電流が短絡の導入により電気素子を損傷させるおそれがある。
【０００３】
従来のバックコンバータは、制御回路が完全にパワーアップ（電力供給）状態にされていない間にスイッチを流れる電流を回避するために、起動中で所定のゲート電圧が無い場合にノーマリーオフとなるこれらのスイッチとして、エンハンスメントモードのトランジスタを用いている。これらのスイッチは代表的に、エンハンスメントモードのトランジスタとして容易に形成しうるシリコントランジスタを有している。しかし、III 族窒化物トランジスタによれば、例えば、その電圧処理能力が高い為に、これをバックコンバータに用いた場合に、シリコントランジスタよりも優れた利点が得られる。III 族窒化物トランジスタはデプレションモードのトランジスタとして廉価に且つ有効に大量生産しうるが、デプレションモードのトランジスタは、起動中で所定のゲート電圧が無い場合にノーマリーオン状態にあり、制御回路が完全にパワーアップされていない間に不運にも短絡を生じるおそれがある。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従って、電圧変換技術において、制御回路が完全にパワーアップされていない際に生じるおそれのある短絡により生ぜしめられる損傷を回避するとともに、費用効率の高いデプレションモードのIII 族窒化物トランジスタを用いうる電圧変換回路が必要となる。
【課題を解決するための手段】
【０００５】
本発明は、少なくとも１つの図面に関しほぼ図示してある又は説明した或いは図示及び説明した、より完全には請求の範囲に記載した、デプレションモードのIII 族窒化物トランジスタを有する直流電圧変換器を提供する。
【図面の簡単な説明】
【０００６】
【図１】図１は、本発明の一実施例による代表的な電圧変換回路を示す回路線図である。
【図２】図２は、本発明の一実施例による電圧変換回路に用いうる代表的な保護回路を示す回路線図である。
【図３】図３は、本発明の一実施例による電圧変換回路に用いうる他の代表的な保護回路を示す回路線図である。
【図４】図４は、本発明の一実施例による代表的な電圧変換回路を示す回路線図である。
【図５】図５は、本発明の一実施例による代表的な電圧変換回路を示す回路線図である。
【図６】図６は、本発明の一実施例による代表的な電圧変換回路を示す回路線図である。
【発明を実施するための形態】
【０００７】
本発明は、デプレションモードのIII 族窒化物トランジスタを有する直流電圧変換器の種々の実施例を提供する。以下の説明には、本発明の実施に関連する特定の情報が含まれるものである。当業者にとって明らかなように、本発明は本明細書に具体的に説明したのとは異なる方法で実施しうるものである。更に、本発明を不明瞭にしないように、本発明の特定の細部の幾つかの説明を省略した。
【０００８】
本発明の図面及びそれに付随する詳細な説明は、単に本発明の代表的な実施例に向けられたものにすぎないものである。簡潔さを維持するために、本発明の他の実施例を具体的に説明せずしかも図示していない。
【０００９】
本明細書及び特許請求の範囲において、“III 族窒化物”は、窒素と少なくとも１つのIII 族元素とを有する化合物半導体、例えば、GaＮ、AlGaＮ、InＮ、AlＮ、InGaＮ、InAlGaＮ等を参照するものであるが、これらの例に限定されるものではない。
【００１０】
図１は、本発明の一実施例による代表的な電圧変換回路の回路線図を示す。電圧変換回路１００は、直流電力変換に用いうる同期式バックコンバータを有する。図１に示すように、電圧変換回路１００は、制御スイッチ１０２と、同期スイッチ１０４と、制御回路１０６と、出力回路１０８と、保護回路１１０と、キャパシタＣ１及びＣ２とを有する。
【００１１】
図１では、電圧変換回路１００は、入力電圧、例えば、高直流入力電圧を出力電圧、例えば、低直流出力電圧に変換するように構成されている。従って、入力電圧Ｖinを電圧変換回路１００に与えると、この電圧変換回路１００は出力電圧Ｖout を、例えば出力回路１０８の両端間の負荷に供給しうるようになる。
【００１２】
一実施例では、電圧変換回路１００をキャパシタＣ１の両端間の整流器に接続することにより入力電圧Ｖinを得るようにすることができ、キャパシタＣ１は、整流器からの未調整の直流電圧のフィルタリングを行うことができる。
【００１３】
図１に更に示すように、電圧変換回路１００は、同期スイッチ１０４を有するバックコンバータ回路において制御スイッチ１０２のデューティサイクルを制御することにより、切換ノードＳＷに切換電圧を生ぜしめうるようにする制御回路１０６を具えている。この制御回路１０６は、例えば駆動電圧Ｖdrを用いることにより制御スイッチ１０２及び同期スイッチ１０４を駆動するように構成されている。制御スイッチ１０２及び同期スイッチ１０４を駆動することにより、制御回路１０６が切換ノードＳＷにおける電圧を制御し、これにより電圧変換回路１００の出力電圧Ｖout を制御するようにしうる。
【００１４】
電圧変換回路１００では、制御スイッチ１０２がデプレションモード（Ｄモード）トランジスタＱ１を具えており、このトランジスタＱ１は制御スイッチ１０２を駆動するためのゲートＧ１を有している。同様に、同期スイッチ１０４がＤモードトランジスタＱ２を具えており、このトランジスタＱ２は同期スイッチ１０４を駆動するためのゲートＧ２を有している。図１に示すように、制御回路１０６は、制御スイッチ１０２におけるＤモードトランジスタＱ１のゲートＧ１及び同期スイッチ１０４におけるＤモードトランジスタＱ２のゲートＧ２にそれぞれ結合されている。この制御回路１０６は、制御信号をゲートＧ１及びＧ２にそれぞれ供給してＤモードトランジスタＱ１及びＱ２をそれぞれ制御し、これにより制御スイッチ１０２及び同期スイッチ１０４を選択的に作動又は不作動としうる。一実施例では、制御回路１０６が出力電圧Ｖout の測定値を用いて、制御スイッチ１０２及び同期スイッチ１０４のデューティサイクルを変えるためのゲートＧ１及びＧ２への制御信号のタイミングを調整し、これにより出力電圧Ｖout を調整するようにしうる。例えば、制御回路１０６により、入力電圧Ｖinの変化にかかわらず予め決定した固定の出力電圧を維持するようにこの出力電圧Ｖout を調整するようにしうる。
【００１５】
特に、ＤモードトランジスタＱ１及びＱ２は双方共、デプレションモードのIII 族窒化物トランジスタを有する。更に、ＤモードトランジスタＱ１及びＱ２の一方又は双方がデプレションモードの窒化ガリウム（GaＮ）トランジスタ、例えば、GaＮ高電子移動度トランジスタ（ＨＥＭＴ）を有するようにしうる。III 族窒化物トランジスタとしては、ＤモードトランジスタＱ１及びＱ２が、これらをバックコンバータに用いた場合に所望の性能特性を有するようになりうる。例えば、III 族窒化物ＨＥＭＴのようなIII 族窒化物トランジスタは、同様なシリコンベースのトランジスタに比べて寄生キャパシタを低減させ、スイッチング周波数を高くすることができる。更に、デプレションモードのIII 族窒化物トランジスタは、同様なエンハンスメントモードのIII 族窒化物トランジスタに比べてより一層廉価に且つ有効に大量生産しうる。従って、デプレションモードのGaＮトランジスタのようなデプレションモードのIII 族窒化物トランジスタを用いることにより、電圧変換回路１００を廉価で効率的に形成しうる。
【００１６】
電圧変換回路１００は更に、切換ノードＳＷに結合されて同期スイッチ１０４の両端間に結合された出力回路１０８を有し、この出力回路により出力電圧Ｖout を、例えばこの出力回路１０８の両端間の負荷に与える。図１に示すように、出力回路１０８はインダクタＬ及びキャパシタＣ３を有する。動作に当たっては、電圧変換回路１００は、インダクタＬと入力電圧Ｖinの点とを接続してエネルギーをこのインダクタＬに蓄積するのと、インダクタＬを負荷に放電させるのとを交互に行いうる。更に具体的に言うと、制御回路１０６が制御スイッチ１０２及び同期スイッチ１０４を駆動して、エネルギーをインダクタＬに蓄積させる際に、ＤモードトランジスタＱ１をオン状態にするとともにＤモードトランジスタＱ２をオフ状態にし、インダクタＬを放電させる際に、ＤモードトランジスタＱ１をオフ状態にするとともにＤモードトランジスタＱ２をオン状態としうるようにする。
【００１７】
又、図１においては、電圧変換回路１００が保護回路１１０を有しており、制御回路１０６が電力供給状態にされてなく且つこの制御回路１０６が制御スイッチ１０２を駆動するように動作していない際に、この保護回路１１０を用いて、電気素子を電気的な損傷から保護するようにしうる。例えば、保護回路１１０は、制御回路１０６のパワーアップ中に制御スイッチ１０２を不作動にすることにより電気素子に対する保護を行うことができる。特に、保護回路１１０が存在しないと、制御スイッチ１０２を駆動するためにＶdrにより制御回路１０６を起動しうる前に、電気的な損傷が生じるおそれがある。例えば、制御スイッチ１０２はノーマリーオンとなるＤモードトランジスタＱ１を有しており、同期スイッチ１０４もノーマリーオンとなるＤモードトランジスタＱ２を有している。従って、保護回路１１０が存在しないで、例えばＶdrを用いて電圧変換回路１００に電力が供給されると、入力電圧ＶinがＤモードトランジスタＱ１を経て切換ノードＳＷ及び出力回路１０８に且つＤモードトランジスタＱ２を経て接地点に直接与えられ、これにより、電圧変換回路１００とこの電圧変換回路１００に接続された負荷との双方又は何れか一方を損傷させるおそれがある。
【００１８】
保護回路１１０は更に、制御回路１０６のパワーダウン中に制御スイッチ１０２を不作動にすることにより電気素子に対する保護を達成しうる。例えば、保護回路１１０が存在しないで、制御スイッチ１０２及び同期スイッチ１０４を駆動するために、例えばＶdrにより制御回路１０６にもはや電力を供給できないと、電気素子に対する損傷を生ぜしめるおそれがある。従って、本発明の実施例では、制御回路１０６のパワーアップ中にもそのパワーダウン中にも保護回路１１０により電気素子を電気的な損傷から保護しうるようにする。
【００１９】
図１に示す実施例では、保護回路１１０が入力電圧Ｖinの点と制御スイッチ１０２との間に接続されており、この入力電圧Ｖinの点を制御スイッチ１０２に接続したりこの制御スイッチ１０２から分断したり、従って、電圧変換回路１００に接続したり、この電圧変換回路１００から分断したりしうる。他の実施例では、保護回路１１０を他の個所に、例えば制御スイッチ１０２と切換ノードＳＷとの間に配置しうること明らかである。従って、制御回路１０６に電力が供給されておらず且つこの制御回路１０６が制御スイッチ１０２を駆動するように動作していない場合には、保護回路１１０は電流が制御スイッチ１０２を流れるのを無効にし、これにより短絡を回避しうる。
【００２０】
図２は、本発明の一実施例による電圧変換回路に用いうる代表的な保護回路２１０を示す回路線図である。この保護回路２１０は、図１の保護回路１１０に相当させることができ、図１と同様に電気素子を短絡から保護しうるものである。
【００２１】
図２に示すように、保護回路２１０は、バッファ２１２及びイネーブル信号Ｅn により駆動されるゲートＧ３を有するエンハンスメントモード（Ｅモード）トランジスタＱ３を具える。このＥモードトランジスタＱ３は、シリコンｐチャネルトランジスタ、例えばシリコン金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）とするのが好ましい。
【００２２】
図３は、本発明の一実施例による電圧変換回路に用いうる代表的な保護回路３１０を示す回路線図である。この保護回路３１０は、図１の保護回路１１０に相当させることができ、図１と同様に電気素子を短絡から保護しうるものである。
【００２３】
図３に示すように、保護回路３１０は、バッファ３１２及びイネーブル信号Ｅn により駆動されるゲートＧ４を有するエンハンスメントモード（Ｅモード）トランジスタＱ４を具える。このＥモードトランジスタＱ４は、シリコンｎチャネルトランジスタ、例えばシリコンＭＯＳＦＥＴとするのが好ましい。
【００２４】
保護回路２１０及び３１０においては、それぞれＥモードトランジスタＱ３及びＱ４がシリコンベースのエンハンスメントモードトランジスタを有するが、保護回路１１０は図２及び３における実施例に限定されるものではない。例えば、ＥモードトランジスタＱ３及びＱ４はシリコンベースの半導体装置を有するが、他の実施例では、これらのＥモードトランジスタＱ３及びＱ４がIII 族窒化物半導体装置を有することができる。しかし、シリコンベースの半導体装置はこれらに匹敵しうるIII 族窒化物装置に比べて費用及び寸法において低減させることができる。シリコンベースの半導体装置自体は保護スイッチ１１０に対し用いるのが好ましい。
【００２５】
図４は、本発明の一実施例による代表的な電圧変換回路４００を示す回路図である。この電圧変換回路４００は、図２における保護回路２１０に相当する保護回路４１０を有する。この電圧変換回路４００自体は、図２における保護回路２１０を保護回路１１０として用いた図１の電圧変換回路１００に相当する。従って、電圧変換回路４００は図１の電圧変換回路１００と同様に機能しうる。
【００２６】
電圧変換回路４００では、保護回路４１０のＥモードトランジスタＱ３が入力電圧Ｖinの点と制御スイッチ４０２との間に接続されている。特に、ＥモードトランジスタＱ３のソースが入力電圧Ｖinの点に接続され、このＥモードトランジスタＱ３のドレインが制御スイッチ４０２に接続されている。従って、このＥモードトランジスタＱ３が不作動になると、電流は制御スイッチ４０２を流れることができない。その理由は、電流がＥモードトランジスタＱ３を流れることができない為である。従って、このＥモードトランジスタＱ３は、入力電圧Ｖinの点を、制御スイッチ４０２に接続したり制御スイッチ４０２から分断したりし、これにより電圧変換回路４００に接続したり電圧変換回路４００から分断したりしうる。
【００２７】
図５は、本発明の一実施例による代表的な電圧変換回路５００を示す回路図である。この電圧変換回路５００は、図３における保護回路３１０に相当する保護回路５１０を有する。この電圧変換回路５００自体は、図３における保護回路３１０を保護回路１１０として用いた図１の電圧変換回路１００に相当する。従って、電圧変換回路５００は図１の電圧変換回路１００と同様に機能しうる。
【００２８】
電圧変換回路５００では、ＥモードトランジスタＱ４が入力電圧Ｖinの点と制御スイッチ５０２との間に接続されている。特に、ＥモードトランジスタＱ４のドレインが入力電圧Ｖinの点に接続され、このＥモードトランジスタＱ４のソースが制御スイッチ５０２に接続されている。従って、このＥモードトランジスタＱ４が不作動になると、電流は制御スイッチ５０２を流れることができない。その理由は、電流がＥモードトランジスタＱ４を流れることができない為である。従って、このＥモードトランジスタＱ４は、入力電圧Ｖinの点を、制御スイッチ５０２に接続したり制御スイッチ５０２から分断したりし、これにより電圧変換回路５００に接続したり電圧変換回路５００から分断したりしうる。
【００２９】
保護回路５１０は、ゲートＧ４に電圧が存在しないと導通しえない。その理由は、ＥモードトランジスタＱ４はノーマリーオフ型のトランジスタである為である。保護回路５１０を導通させるには、入力電圧Ｖinよりも１つのしきい値降下分だけ大きい電圧がＥモードトランジスタＱ４のゲートＧ４に必要となる。その理由は、ＥモードトランジスタＱ４はｎチャネルトランジスタである為である。従って、ＥモードトランジスタＱ４を駆動して、例えば制御スイッチ５０２を動作しうるようにするために、保護回路５１０はイネーブル信号Ｅn とバッファ５１２とを有する。本発明の一実施例では、制御回路５０６によりイネーブル信号Ｅn を与えることができる。従って、制御回路５０６に電力が供給されておらず、この制御回路５０６が動作状態にない間は、ＥモードトランジスタＱ４を不作動にし、これにより制御スイッチ５０２を不作動にする。しかし、制御回路５０６に電力が供給され且つこの制御回路５０６が制御スイッチ５０２を駆動するように動作すると、この制御回路５０６は、ＥモードトランジスタＱ４を動作させることにより制御スイッチ５０２を動作可能状態としうる。従って、保護回路５１０は、制御回路５０６に電力が供給されておらずこの制御回路５０６が動作状態にない間は、制御スイッチ５０２に電流が流れるのを阻止する。
【００３０】
電圧変換回路５００における保護回路５１０を動作させるには、入力電圧Ｖinよりも１つのしきい値降下分だけ大きい電圧がＥモードトランジスタＱ４のゲートＧ４に必要となる。その理由は、このＥモードトランジスタＱ４が、ｎチャネルトランジスタである為である。しかし、電圧変換回路４００における保護回路４１０を動作させるには、入力電圧Ｖinよりも１つのしきい値降下分だけ小さい電圧がＥモードトランジスタＱ３のゲートＧ３に必要となる。その理由は、このＥモードトランジスタＱ３が、ｐチャネルトランジスタである為である。従って、保護回路４１０は、構成するのが容易となりうる。その理由は、入力電圧Ｖinよりも大きい電圧を得るには、入力電圧Ｖinよりも小さい電圧を得る場合よりも複雑な回路（例えば、電荷ポンプ回路）を必要とする為である。
【００３１】
図６は、本発明の一実施例による代表的な電圧変換回路６００を示す回路図である。この電圧変換回路６００は、制御スイッチ６０２と、同期スイッチ６０４と、制御回路６０６と、出力回路６０８と、保護回路６１０と、入力電圧Ｖinと、出力電圧Ｖout と、駆動電圧Ｖdrと、切換ノードＳＷと、キャパシタＣ２と、キャパシタＣ１とを有し、これらは、図１における制御スイッチ１０２と、同期スイッチ１０４と、制御回路１０６と、出力回路１０８と、保護回路１１０と、入力電圧Ｖinと、出力電圧Ｖout と、駆動電圧Ｖdrと、切換ノードＳＷと、キャパシタＣ２と、キャパシタＣ１とにそれぞれ相当する。電圧変換回路６００自体は、図１における電圧変換回路１００と同様に機能しうる。
【００３２】
電圧変換回路６００は更に、この電圧変換回路６００に対する追加の保護を達成するように構成した保護スイッチ６２０を有する。この保護スイッチ６２０は例えば、電圧変換回路６００を、プリバイアス状態による、すなわち、パワーアップ中の部分的な出力電圧Ｖout の存在による電気的な損傷から保護しうる。
【００３３】
図６に示すように、保護スイッチ６２０は同期スイッチ６０４と接地点との間に接続されている。しかし、他の実施例では、この保護スイッチ６２０を電圧変換回路６００内の他の個所に接続することができる。例えば、この保護スイッチ６２０を切換ノードＳＷと同期スイッチ６０４との間に、或いは切換ノードＳＷとインダクタＬとの間に、或いはインダクタＬと出力電圧Ｖout の点との間に、或いはこの保護スイッチ６２０が電気素子をプリバイアス状態から保護しうる他の個所に接続することができる。
【００３４】
電圧変換回路６００では、保護スイッチ６２０が、シリコンベースの半導体装置、例えば、シリコンベースのパワーＭＯＳＦＥＴを有しうるＥモード装置Ｑ５を具えている。図６では、保護スイッチ６２０がｎチャネルトランジスタを有するが、他の実施例では、保護スイッチ６２０がｐチャネルトランジスタを有するようにしうる。Ｅモード装置Ｑ５は、バッファ６１４及びプリバイアスイネーブル信号Ｅn により駆動されるゲートＧ５を有している。本発明の一例では、プリバイアスイネーブル信号ＰＢＥＮを制御回路６０６により得るようにしうる。従って、制御回路６０６に電力が供給されていない間、ＥモードトランジスタＱ５が不作動にされ、これにより同期スイッチ６０４に電流が流れないようにして接地点への短絡を回避する。しかし、制御回路６０６に電力が供給されて同期スイッチ６０４を駆動するように動作すると、制御回路６０６はＥモードトランジスタＱ５を動作しうるようにする。従って、保護スイッチ６２０は、制御回路６０６に電力が供給されずこの制御回路が動作し得ない場合に、電流が同期スイッチ６０４を流れるのを阻止しうる。
【００３５】
従って、上述したように、図１〜６の実施例では、本発明により、デプレションモードのIII 族窒化物制御スイッチ及びデプレションモードのIII 族窒化物同期スイッチを有する同期バックコンバータを実現する。本発明によれば、デプレションモードのIII 族窒化物制御スイッチ及びデプレションモードのIII 族窒化物同期スイッチを含めることにより、III 族窒化物スイッチを用いた廉価で有効なバックコンバータを提供しうる。更に、バックコンバータは、保護回路を含めるとともに、例えば、このバックコンバータに設けられた電圧入力端に対する制御スイッチの接続及び分断を選択的に行うことにより、電流が制御スイッチを流れないようにしうる。従って、バックコンバータによれば、制御回路がパワーアップされていない間に、電気素子を損傷から保護しうる。
【００３６】
本発明の上述した説明から明らかなように、本発明の範囲を逸脱することなく、本発明の概念を実行するのに種々の技術を用いることができる。更に、ある実施例を特別に参照して本発明を説明したが、当業者にとって明らかなように、本発明の精神及び範囲を逸脱することなく、本発明の形態及び細部を変更しうるものである。従って、上述した実施例は、あらゆる点において、例示的なものであり、限定的なものではない。又、本発明は、上述した特定の実施例に限定されるものではなく、本発明の範囲を逸脱することなく、多くの再配置、変更及び置換を行うことができる。
【技術分野】
【０００１】
本発明は概して電気回路の分野に関するものである。本発明は特に、直流電圧（ＤＣ／ＤＣ）変換回路に関するものである。
【背景技術】
【０００２】
電圧変換回路では、高い直流電圧を低い直流電圧に変換するのに、一般にバックコンバータ（降圧形変換器）が用いられている。バックコンバータは代表的に、このバックコンバータの入力端及び出力端間の（“制御スイッチ”とも称される）スイッチと、このバックコンバータの出力端及び接地点間の（“同期スイッチ”とも称される）スイッチとを具えている。又、このバックコンバータには、これらのスイッチのデューティサイクルを制御して、高い入力電圧を低い出力電圧に変換するようにする制御回路を設けることもできる。この制御回路が電力供給（附勢）状態になく、スイッチを制御するように動作していない場合には、これらのスイッチを流れる電流が短絡の導入により電気素子を損傷させるおそれがある。
【０００３】
従来のバックコンバータは、制御回路が完全にパワーアップ（電力供給）状態にされていない間にスイッチを流れる電流を回避するために、起動中で所定のゲート電圧が無い場合にノーマリーオフとなるこれらのスイッチとして、エンハンスメントモードのトランジスタを用いている。これらのスイッチは代表的に、エンハンスメントモードのトランジスタとして容易に形成しうるシリコントランジスタを有している。しかし、III 族窒化物トランジスタによれば、例えば、その電圧処理能力が高い為に、これをバックコンバータに用いた場合に、シリコントランジスタよりも優れた利点が得られる。III 族窒化物トランジスタはデプレションモードのトランジスタとして廉価に且つ有効に大量生産しうるが、デプレションモードのトランジスタは、起動中で所定のゲート電圧が無い場合にノーマリーオン状態にあり、制御回路が完全にパワーアップされていない間に不運にも短絡を生じるおそれがある。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従って、電圧変換技術において、制御回路が完全にパワーアップされていない際に生じるおそれのある短絡により生ぜしめられる損傷を回避するとともに、費用効率の高いデプレションモードのIII 族窒化物トランジスタを用いうる電圧変換回路が必要となる。
【課題を解決するための手段】
【０００５】
本発明は、少なくとも１つの図面に関しほぼ図示してある又は説明した或いは図示及び説明した、より完全には請求の範囲に記載した、デプレションモードのIII 族窒化物トランジスタを有する直流電圧変換器を提供する。
【図面の簡単な説明】
【０００６】
【図１】図１は、本発明の一実施例による代表的な電圧変換回路を示す回路線図である。
【図２】図２は、本発明の一実施例による電圧変換回路に用いうる代表的な保護回路を示す回路線図である。
【図３】図３は、本発明の一実施例による電圧変換回路に用いうる他の代表的な保護回路を示す回路線図である。
【図４】図４は、本発明の一実施例による代表的な電圧変換回路を示す回路線図である。
【図５】図５は、本発明の一実施例による代表的な電圧変換回路を示す回路線図である。
【図６】図６は、本発明の一実施例による代表的な電圧変換回路を示す回路線図である。
【発明を実施するための形態】
【０００７】
本発明は、デプレションモードのIII 族窒化物トランジスタを有する直流電圧変換器の種々の実施例を提供する。以下の説明には、本発明の実施に関連する特定の情報が含まれるものである。当業者にとって明らかなように、本発明は本明細書に具体的に説明したのとは異なる方法で実施しうるものである。更に、本発明を不明瞭にしないように、本発明の特定の細部の幾つかの説明を省略した。
【０００８】
本発明の図面及びそれに付随する詳細な説明は、単に本発明の代表的な実施例に向けられたものにすぎないものである。簡潔さを維持するために、本発明の他の実施例を具体的に説明せずしかも図示していない。
【０００９】
本明細書及び特許請求の範囲において、“III 族窒化物”は、窒素と少なくとも１つのIII 族元素とを有する化合物半導体、例えば、GaＮ、AlGaＮ、InＮ、AlＮ、InGaＮ、InAlGaＮ等を参照するものであるが、これらの例に限定されるものではない。
【００１０】
図１は、本発明の一実施例による代表的な電圧変換回路の回路線図を示す。電圧変換回路１００は、直流電力変換に用いうる同期式バックコンバータを有する。図１に示すように、電圧変換回路１００は、制御スイッチ１０２と、同期スイッチ１０４と、制御回路１０６と、出力回路１０８と、保護回路１１０と、キャパシタＣ１及びＣ２とを有する。
【００１１】
図１では、電圧変換回路１００は、入力電圧、例えば、高直流入力電圧を出力電圧、例えば、低直流出力電圧に変換するように構成されている。従って、入力電圧Ｖinを電圧変換回路１００に与えると、この電圧変換回路１００は出力電圧Ｖout を、例えば出力回路１０８の両端間の負荷に供給しうるようになる。
【００１２】
一実施例では、電圧変換回路１００をキャパシタＣ１の両端間の整流器に接続することにより入力電圧Ｖinを得るようにすることができ、キャパシタＣ１は、整流器からの未調整の直流電圧のフィルタリングを行うことができる。
【００１３】
図１に更に示すように、電圧変換回路１００は、同期スイッチ１０４を有するバックコンバータ回路において制御スイッチ１０２のデューティサイクルを制御することにより、切換ノードＳＷに切換電圧を生ぜしめうるようにする制御回路１０６を具えている。この制御回路１０６は、例えば駆動電圧Ｖdrを用いることにより制御スイッチ１０２及び同期スイッチ１０４を駆動するように構成されている。制御スイッチ１０２及び同期スイッチ１０４を駆動することにより、制御回路１０６が切換ノードＳＷにおける電圧を制御し、これにより電圧変換回路１００の出力電圧Ｖout を制御するようにしうる。
【００１４】
電圧変換回路１００では、制御スイッチ１０２がデプレションモード（Ｄモード）トランジスタＱ１を具えており、このトランジスタＱ１は制御スイッチ１０２を駆動するためのゲートＧ１を有している。同様に、同期スイッチ１０４がＤモードトランジスタＱ２を具えており、このトランジスタＱ２は同期スイッチ１０４を駆動するためのゲートＧ２を有している。図１に示すように、制御回路１０６は、制御スイッチ１０２におけるＤモードトランジスタＱ１のゲートＧ１及び同期スイッチ１０４におけるＤモードトランジスタＱ２のゲートＧ２にそれぞれ結合されている。この制御回路１０６は、制御信号をゲートＧ１及びＧ２にそれぞれ供給してＤモードトランジスタＱ１及びＱ２をそれぞれ制御し、これにより制御スイッチ１０２及び同期スイッチ１０４を選択的に作動又は不作動としうる。一実施例では、制御回路１０６が出力電圧Ｖout の測定値を用いて、制御スイッチ１０２及び同期スイッチ１０４のデューティサイクルを変えるためのゲートＧ１及びＧ２への制御信号のタイミングを調整し、これにより出力電圧Ｖout を調整するようにしうる。例えば、制御回路１０６により、入力電圧Ｖinの変化にかかわらず予め決定した固定の出力電圧を維持するようにこの出力電圧Ｖout を調整するようにしうる。
【００１５】
特に、ＤモードトランジスタＱ１及びＱ２は双方共、デプレションモードのIII 族窒化物トランジスタを有する。更に、ＤモードトランジスタＱ１及びＱ２の一方又は双方がデプレションモードの窒化ガリウム（GaＮ）トランジスタ、例えば、GaＮ高電子移動度トランジスタ（ＨＥＭＴ）を有するようにしうる。III 族窒化物トランジスタとしては、ＤモードトランジスタＱ１及びＱ２が、これらをバックコンバータに用いた場合に所望の性能特性を有するようになりうる。例えば、III 族窒化物ＨＥＭＴのようなIII 族窒化物トランジスタは、同様なシリコンベースのトランジスタに比べて寄生キャパシタを低減させ、スイッチング周波数を高くすることができる。更に、デプレションモードのIII 族窒化物トランジスタは、同様なエンハンスメントモードのIII 族窒化物トランジスタに比べてより一層廉価に且つ有効に大量生産しうる。従って、デプレションモードのGaＮトランジスタのようなデプレションモードのIII 族窒化物トランジスタを用いることにより、電圧変換回路１００を廉価で効率的に形成しうる。
【００１６】
電圧変換回路１００は更に、切換ノードＳＷに結合されて同期スイッチ１０４の両端間に結合された出力回路１０８を有し、この出力回路により出力電圧Ｖout を、例えばこの出力回路１０８の両端間の負荷に与える。図１に示すように、出力回路１０８はインダクタＬ及びキャパシタＣ３を有する。動作に当たっては、電圧変換回路１００は、インダクタＬと入力電圧Ｖinの点とを接続してエネルギーをこのインダクタＬに蓄積するのと、インダクタＬを負荷に放電させるのとを交互に行いうる。更に具体的に言うと、制御回路１０６が制御スイッチ１０２及び同期スイッチ１０４を駆動して、エネルギーをインダクタＬに蓄積させる際に、ＤモードトランジスタＱ１をオン状態にするとともにＤモードトランジスタＱ２をオフ状態にし、インダクタＬを放電させる際に、ＤモードトランジスタＱ１をオフ状態にするとともにＤモードトランジスタＱ２をオン状態としうるようにする。
【００１７】
又、図１においては、電圧変換回路１００が保護回路１１０を有しており、制御回路１０６が電力供給状態にされてなく且つこの制御回路１０６が制御スイッチ１０２を駆動するように動作していない際に、この保護回路１１０を用いて、電気素子を電気的な損傷から保護するようにしうる。例えば、保護回路１１０は、制御回路１０６のパワーアップ中に制御スイッチ１０２を不作動にすることにより電気素子に対する保護を行うことができる。特に、保護回路１１０が存在しないと、制御スイッチ１０２を駆動するためにＶdrにより制御回路１０６を起動しうる前に、電気的な損傷が生じるおそれがある。例えば、制御スイッチ１０２はノーマリーオンとなるＤモードトランジスタＱ１を有しており、同期スイッチ１０４もノーマリーオンとなるＤモードトランジスタＱ２を有している。従って、保護回路１１０が存在しないで、例えばＶdrを用いて電圧変換回路１００に電力が供給されると、入力電圧ＶinがＤモードトランジスタＱ１を経て切換ノードＳＷ及び出力回路１０８に且つＤモードトランジスタＱ２を経て接地点に直接与えられ、これにより、電圧変換回路１００とこの電圧変換回路１００に接続された負荷との双方又は何れか一方を損傷させるおそれがある。
【００１８】
保護回路１１０は更に、制御回路１０６のパワーダウン中に制御スイッチ１０２を不作動にすることにより電気素子に対する保護を達成しうる。例えば、保護回路１１０が存在しないで、制御スイッチ１０２及び同期スイッチ１０４を駆動するために、例えばＶdrにより制御回路１０６にもはや電力を供給できないと、電気素子に対する損傷を生ぜしめるおそれがある。従って、本発明の実施例では、制御回路１０６のパワーアップ中にもそのパワーダウン中にも保護回路１１０により電気素子を電気的な損傷から保護しうるようにする。
【００１９】
図１に示す実施例では、保護回路１１０が入力電圧Ｖinの点と制御スイッチ１０２との間に接続されており、この入力電圧Ｖinの点を制御スイッチ１０２に接続したりこの制御スイッチ１０２から分断したり、従って、電圧変換回路１００に接続したり、この電圧変換回路１００から分断したりしうる。他の実施例では、保護回路１１０を他の個所に、例えば制御スイッチ１０２と切換ノードＳＷとの間に配置しうること明らかである。従って、制御回路１０６に電力が供給されておらず且つこの制御回路１０６が制御スイッチ１０２を駆動するように動作していない場合には、保護回路１１０は電流が制御スイッチ１０２を流れるのを無効にし、これにより短絡を回避しうる。
【００２０】
図２は、本発明の一実施例による電圧変換回路に用いうる代表的な保護回路２１０を示す回路線図である。この保護回路２１０は、図１の保護回路１１０に相当させることができ、図１と同様に電気素子を短絡から保護しうるものである。
【００２１】
図２に示すように、保護回路２１０は、バッファ２１２及びイネーブル信号Ｅn により駆動されるゲートＧ３を有するエンハンスメントモード（Ｅモード）トランジスタＱ３を具える。このＥモードトランジスタＱ３は、シリコンｐチャネルトランジスタ、例えばシリコン金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）とするのが好ましい。
【００２２】
図３は、本発明の一実施例による電圧変換回路に用いうる代表的な保護回路３１０を示す回路線図である。この保護回路３１０は、図１の保護回路１１０に相当させることができ、図１と同様に電気素子を短絡から保護しうるものである。
【００２３】
図３に示すように、保護回路３１０は、バッファ３１２及びイネーブル信号Ｅn により駆動されるゲートＧ４を有するエンハンスメントモード（Ｅモード）トランジスタＱ４を具える。このＥモードトランジスタＱ４は、シリコンｎチャネルトランジスタ、例えばシリコンＭＯＳＦＥＴとするのが好ましい。
【００２４】
保護回路２１０及び３１０においては、それぞれＥモードトランジスタＱ３及びＱ４がシリコンベースのエンハンスメントモードトランジスタを有するが、保護回路１１０は図２及び３における実施例に限定されるものではない。例えば、ＥモードトランジスタＱ３及びＱ４はシリコンベースの半導体装置を有するが、他の実施例では、これらのＥモードトランジスタＱ３及びＱ４がIII 族窒化物半導体装置を有することができる。しかし、シリコンベースの半導体装置はこれらに匹敵しうるIII 族窒化物装置に比べて費用及び寸法において低減させることができる。シリコンベースの半導体装置自体は保護スイッチ１１０に対し用いるのが好ましい。
【００２５】
図４は、本発明の一実施例による代表的な電圧変換回路４００を示す回路図である。この電圧変換回路４００は、図２における保護回路２１０に相当する保護回路４１０を有する。この電圧変換回路４００自体は、図２における保護回路２１０を保護回路１１０として用いた図１の電圧変換回路１００に相当する。従って、電圧変換回路４００は図１の電圧変換回路１００と同様に機能しうる。
【００２６】
電圧変換回路４００では、保護回路４１０のＥモードトランジスタＱ３が入力電圧Ｖinの点と制御スイッチ４０２との間に接続されている。特に、ＥモードトランジスタＱ３のソースが入力電圧Ｖinの点に接続され、このＥモードトランジスタＱ３のドレインが制御スイッチ４０２に接続されている。従って、このＥモードトランジスタＱ３が不作動になると、電流は制御スイッチ４０２を流れることができない。その理由は、電流がＥモードトランジスタＱ３を流れることができない為である。従って、このＥモードトランジスタＱ３は、入力電圧Ｖinの点を、制御スイッチ４０２に接続したり制御スイッチ４０２から分断したりし、これにより電圧変換回路４００に接続したり電圧変換回路４００から分断したりしうる。
【００２７】
図５は、本発明の一実施例による代表的な電圧変換回路５００を示す回路図である。この電圧変換回路５００は、図３における保護回路３１０に相当する保護回路５１０を有する。この電圧変換回路５００自体は、図３における保護回路３１０を保護回路１１０として用いた図１の電圧変換回路１００に相当する。従って、電圧変換回路５００は図１の電圧変換回路１００と同様に機能しうる。
【００２８】
電圧変換回路５００では、ＥモードトランジスタＱ４が入力電圧Ｖinの点と制御スイッチ５０２との間に接続されている。特に、ＥモードトランジスタＱ４のドレインが入力電圧Ｖinの点に接続され、このＥモードトランジスタＱ４のソースが制御スイッチ５０２に接続されている。従って、このＥモードトランジスタＱ４が不作動になると、電流は制御スイッチ５０２を流れることができない。その理由は、電流がＥモードトランジスタＱ４を流れることができない為である。従って、このＥモードトランジスタＱ４は、入力電圧Ｖinの点を、制御スイッチ５０２に接続したり制御スイッチ５０２から分断したりし、これにより電圧変換回路５００に接続したり電圧変換回路５００から分断したりしうる。
【００２９】
保護回路５１０は、ゲートＧ４に電圧が存在しないと導通しえない。その理由は、ＥモードトランジスタＱ４はノーマリーオフ型のトランジスタである為である。保護回路５１０を導通させるには、入力電圧Ｖinよりも１つのしきい値降下分だけ大きい電圧がＥモードトランジスタＱ４のゲートＧ４に必要となる。その理由は、ＥモードトランジスタＱ４はｎチャネルトランジスタである為である。従って、ＥモードトランジスタＱ４を駆動して、例えば制御スイッチ５０２を動作しうるようにするために、保護回路５１０はイネーブル信号Ｅn とバッファ５１２とを有する。本発明の一実施例では、制御回路５０６によりイネーブル信号Ｅn を与えることができる。従って、制御回路５０６に電力が供給されておらず、この制御回路５０６が動作状態にない間は、ＥモードトランジスタＱ４を不作動にし、これにより制御スイッチ５０２を不作動にする。しかし、制御回路５０６に電力が供給され且つこの制御回路５０６が制御スイッチ５０２を駆動するように動作すると、この制御回路５０６は、ＥモードトランジスタＱ４を動作させることにより制御スイッチ５０２を動作可能状態としうる。従って、保護回路５１０は、制御回路５０６に電力が供給されておらずこの制御回路５０６が動作状態にない間は、制御スイッチ５０２に電流が流れるのを阻止する。
【００３０】
電圧変換回路５００における保護回路５１０を動作させるには、入力電圧Ｖinよりも１つのしきい値降下分だけ大きい電圧がＥモードトランジスタＱ４のゲートＧ４に必要となる。その理由は、このＥモードトランジスタＱ４が、ｎチャネルトランジスタである為である。しかし、電圧変換回路４００における保護回路４１０を動作させるには、入力電圧Ｖinよりも１つのしきい値降下分だけ小さい電圧がＥモードトランジスタＱ３のゲートＧ３に必要となる。その理由は、このＥモードトランジスタＱ３が、ｐチャネルトランジスタである為である。従って、保護回路４１０は、構成するのが容易となりうる。その理由は、入力電圧Ｖinよりも大きい電圧を得るには、入力電圧Ｖinよりも小さい電圧を得る場合よりも複雑な回路（例えば、電荷ポンプ回路）を必要とする為である。
【００３１】
図６は、本発明の一実施例による代表的な電圧変換回路６００を示す回路図である。この電圧変換回路６００は、制御スイッチ６０２と、同期スイッチ６０４と、制御回路６０６と、出力回路６０８と、保護回路６１０と、入力電圧Ｖinと、出力電圧Ｖout と、駆動電圧Ｖdrと、切換ノードＳＷと、キャパシタＣ２と、キャパシタＣ１とを有し、これらは、図１における制御スイッチ１０２と、同期スイッチ１０４と、制御回路１０６と、出力回路１０８と、保護回路１１０と、入力電圧Ｖinと、出力電圧Ｖout と、駆動電圧Ｖdrと、切換ノードＳＷと、キャパシタＣ２と、キャパシタＣ１とにそれぞれ相当する。電圧変換回路６００自体は、図１における電圧変換回路１００と同様に機能しうる。
【００３２】
電圧変換回路６００は更に、この電圧変換回路６００に対する追加の保護を達成するように構成した保護スイッチ６２０を有する。この保護スイッチ６２０は例えば、電圧変換回路６００を、プリバイアス状態による、すなわち、パワーアップ中の部分的な出力電圧Ｖout の存在による電気的な損傷から保護しうる。
【００３３】
図６に示すように、保護スイッチ６２０は同期スイッチ６０４と接地点との間に接続されている。しかし、他の実施例では、この保護スイッチ６２０を電圧変換回路６００内の他の個所に接続することができる。例えば、この保護スイッチ６２０を切換ノードＳＷと同期スイッチ６０４との間に、或いは切換ノードＳＷとインダクタＬとの間に、或いはインダクタＬと出力電圧Ｖout の点との間に、或いはこの保護スイッチ６２０が電気素子をプリバイアス状態から保護しうる他の個所に接続することができる。
【００３４】
電圧変換回路６００では、保護スイッチ６２０が、シリコンベースの半導体装置、例えば、シリコンベースのパワーＭＯＳＦＥＴを有しうるＥモード装置Ｑ５を具えている。図６では、保護スイッチ６２０がｎチャネルトランジスタを有するが、他の実施例では、保護スイッチ６２０がｐチャネルトランジスタを有するようにしうる。Ｅモード装置Ｑ５は、バッファ６１４及びプリバイアスイネーブル信号Ｅn により駆動されるゲートＧ５を有している。本発明の一例では、プリバイアスイネーブル信号ＰＢＥＮを制御回路６０６により得るようにしうる。従って、制御回路６０６に電力が供給されていない間、ＥモードトランジスタＱ５が不作動にされ、これにより同期スイッチ６０４に電流が流れないようにして接地点への短絡を回避する。しかし、制御回路６０６に電力が供給されて同期スイッチ６０４を駆動するように動作すると、制御回路６０６はＥモードトランジスタＱ５を動作しうるようにする。従って、保護スイッチ６２０は、制御回路６０６に電力が供給されずこの制御回路が動作し得ない場合に、電流が同期スイッチ６０４を流れるのを阻止しうる。
【００３５】
従って、上述したように、図１〜６の実施例では、本発明により、デプレションモードのIII 族窒化物制御スイッチ及びデプレションモードのIII 族窒化物同期スイッチを有する同期バックコンバータを実現する。本発明によれば、デプレションモードのIII 族窒化物制御スイッチ及びデプレションモードのIII 族窒化物同期スイッチを含めることにより、III 族窒化物スイッチを用いた廉価で有効なバックコンバータを提供しうる。更に、バックコンバータは、保護回路を含めるとともに、例えば、このバックコンバータに設けられた電圧入力端に対する制御スイッチの接続及び分断を選択的に行うことにより、電流が制御スイッチを流れないようにしうる。従って、バックコンバータによれば、制御回路がパワーアップされていない間に、電気素子を損傷から保護しうる。
【００３６】
本発明の上述した説明から明らかなように、本発明の範囲を逸脱することなく、本発明の概念を実行するのに種々の技術を用いることができる。更に、ある実施例を特別に参照して本発明を説明したが、当業者にとって明らかなように、本発明の精神及び範囲を逸脱することなく、本発明の形態及び細部を変更しうるものである。従って、上述した実施例は、あらゆる点において、例示的なものであり、限定的なものではない。又、本発明は、上述した特定の実施例に限定されるものではなく、本発明の範囲を逸脱することなく、多くの再配置、変更及び置換を行うことができる。
【特許請求の範囲】
【請求項１】
バックコンバータ回路であって、このバックコンバータ回路の入力端における高電圧をこのバックコンバータ回路の出力端における低電圧に変換する当該バックコンバータ回路において、このバックコンバータ回路が、
前記入力端及び出力端間に配置された制御スイッチのデューティサイクルを制御するように構成した制御回路と、
前記出力端及び接地点間に配置された同期スイッチと
を具え、前記制御スイッチ及び前記同期スイッチはデプレションモードのIII 族窒化物スイッチを有しているバックコンバータ回路。
【請求項２】
請求項１に記載のバックコンバータ回路において、前記制御スイッチ及び前記同期スイッチのうちの少なくとも一方のスイッチが、デプレションモードのGaＮ高電子移動度トランジスタを有しているバックコンバータ回路。
【請求項３】
請求項１に記載のバックコンバータ回路において、このバックコンバータ回路は更に、前記制御回路がパワーアップされていない間、電流が前記制御スイッチを流れ得ないように構成された保護回路を有しているバックコンバータ回路。
【請求項４】
請求項３に記載のバックコンバータ回路において、前記保護回路はこのバックコンバータ回路の前記入力端と前記制御スイッチとの間に結合されているバックコンバータ回路。
【請求項５】
請求項３に記載のバックコンバータ回路において、前記保護回路は、前記バックコンバータ回路の前記入力端を前記制御スイッチから分断することにより、電流がこの制御スイッチを流れ得ないようにするバックコンバータ回路。
【請求項６】
請求項３に記載のバックコンバータ回路において、前記保護回路はエンハンスメントモードのトランジスタを有しているバックコンバータ回路。
【請求項７】
請求項６に記載のバックコンバータ回路において、前記保護回路はシリコンｐチャネルトランジスタを有しているバックコンバータ回路。
【請求項８】
請求項６に記載のバックコンバータ回路において、前記保護回路はシリコンｎチャネルトランジスタを有しているバックコンバータ回路。
【請求項９】
請求項１に記載のバックコンバータ回路において、このバックコンバータ回路は更に、前記制御回路がパワーアップされていない間、電流が前記同期スイッチを流れ得ないようにするように構成されている保護スイッチを有しているバックコンバータ回路。
【請求項１０】
バックコンバータ回路であって、このバックコンバータ回路の入力端における高電圧をこのバックコンバータ回路の出力端における低電圧に変換する当該バックコンバータ回路において、このバックコンバータ回路が、
前記入力端と前記出力端との間に配置されたデプレションモードのIII 族窒化物制御スイッチ及び前記出力端と前記入力端との間に配置されたデプレションモードのIII 族窒化物同期スイッチと、
前記制御スイッチのデューティサイクルを制御するように構成された制御回路と、
前記制御回路がパワーアップされていない間、電流が前記制御スイッチを流れ得ないようにするように構成されているトランジスタを有する保護回路と
を具えているバックコンバータ回路。
【請求項１１】
請求項１０に記載のバックコンバータ回路において、前記制御スイッチ及び前記同期スイッチのうちの少なくとも一方のスイッチが、デプレションモードのGaＮ高電子移動度トランジスタを有しているバックコンバータ回路。
【請求項１２】
請求項１０に記載のバックコンバータ回路において、このバックコンバータ回路がエンハンスメントモードのシリコンｐチャネルトランジスタを有しているバックコンバータ回路。
【請求項１３】
請求項１０に記載のバックコンバータ回路において、前記トランジスタがエンハンスメントモードのシリコンｎチャネルトランジスタを有しているバックコンバータ回路。
【請求項１４】
請求項１０に記載のバックコンバータ回路において、このバックコンバータ回路は更に、前記制御回路がパワーアップされていない間、電流が前記同期スイッチを流れ得ないようにするように構成されている他のトランジスタを有している保護スイッチを具えているバックコンバータ回路。
【請求項１５】
バックコンバータ回路であって、このバックコンバータ回路の入力端における高電圧をこのバックコンバータ回路の出力端における低電圧に変換する当該バックコンバータ回路において、このバックコンバータ回路が、
前記入力端と前記出力端との間に配置されたデプレションモードのGaＮ制御スイッチ及び前記出力端と前記入力端との間に配置されたデプレションモードのGaＮ同期スイッチと、
前記制御スイッチのデューティサイクルを制御するように構成された制御回路と、
前記制御回路がパワーアップされていない間、電流が前記制御スイッチを流れ得ないように、前記入力端と前記制御スイッチとの間に結合されているエンハンスメントモードのシリコントランジスタと
を具えているバックコンバータ回路。
【請求項１６】
請求項１５に記載のバックコンバータ回路において、前記エンハンスメントモードのシリコントランジスタがシリコンｐチャネルトランジスタを有しているバックコンバータ回路。
【請求項１７】
請求項１５に記載のバックコンバータ回路において、前記エンハンスメントモードのシリコントランジスタがシリコンｎチャネルトランジスタを有しているバックコンバータ回路。
【請求項１８】
請求項１５に記載のバックコンバータ回路において、前記エンハンスメントモードのシリコントランジスタが前記バックコンバータ回路の前記入力端と前記制御スイッチとの間に結合されているバックコンバータ回路。
【請求項１】
バックコンバータ回路であって、このバックコンバータ回路の入力端における高電圧をこのバックコンバータ回路の出力端における低電圧に変換する当該バックコンバータ回路において、このバックコンバータ回路が、
前記入力端及び出力端間に配置された制御スイッチのデューティサイクルを制御するように構成した制御回路と、
前記出力端及び接地点間に配置された同期スイッチと
を具え、前記制御スイッチ及び前記同期スイッチはデプレションモードのIII 族窒化物スイッチを有しているバックコンバータ回路。
【請求項２】
請求項１に記載のバックコンバータ回路において、前記制御スイッチ及び前記同期スイッチのうちの少なくとも一方のスイッチが、デプレションモードのGaＮ高電子移動度トランジスタを有しているバックコンバータ回路。
【請求項３】
請求項１に記載のバックコンバータ回路において、このバックコンバータ回路は更に、前記制御回路がパワーアップされていない間、電流が前記制御スイッチを流れ得ないように構成された保護回路を有しているバックコンバータ回路。
【請求項４】
請求項３に記載のバックコンバータ回路において、前記保護回路はこのバックコンバータ回路の前記入力端と前記制御スイッチとの間に結合されているバックコンバータ回路。
【請求項５】
請求項３に記載のバックコンバータ回路において、前記保護回路は、前記バックコンバータ回路の前記入力端を前記制御スイッチから分断することにより、電流がこの制御スイッチを流れ得ないようにするバックコンバータ回路。
【請求項６】
請求項３に記載のバックコンバータ回路において、前記保護回路はエンハンスメントモードのトランジスタを有しているバックコンバータ回路。
【請求項７】
請求項６に記載のバックコンバータ回路において、前記保護回路はシリコンｐチャネルトランジスタを有しているバックコンバータ回路。
【請求項８】
請求項６に記載のバックコンバータ回路において、前記保護回路はシリコンｎチャネルトランジスタを有しているバックコンバータ回路。
【請求項９】
請求項１に記載のバックコンバータ回路において、このバックコンバータ回路は更に、前記制御回路がパワーアップされていない間、電流が前記同期スイッチを流れ得ないようにするように構成されている保護スイッチを有しているバックコンバータ回路。
【請求項１０】
バックコンバータ回路であって、このバックコンバータ回路の入力端における高電圧をこのバックコンバータ回路の出力端における低電圧に変換する当該バックコンバータ回路において、このバックコンバータ回路が、
前記入力端と前記出力端との間に配置されたデプレションモードのIII 族窒化物制御スイッチ及び前記出力端と前記入力端との間に配置されたデプレションモードのIII 族窒化物同期スイッチと、
前記制御スイッチのデューティサイクルを制御するように構成された制御回路と、
前記制御回路がパワーアップされていない間、電流が前記制御スイッチを流れ得ないようにするように構成されているトランジスタを有する保護回路と
を具えているバックコンバータ回路。
【請求項１１】
請求項１０に記載のバックコンバータ回路において、前記制御スイッチ及び前記同期スイッチのうちの少なくとも一方のスイッチが、デプレションモードのGaＮ高電子移動度トランジスタを有しているバックコンバータ回路。
【請求項１２】
請求項１０に記載のバックコンバータ回路において、このバックコンバータ回路がエンハンスメントモードのシリコンｐチャネルトランジスタを有しているバックコンバータ回路。
【請求項１３】
請求項１０に記載のバックコンバータ回路において、前記トランジスタがエンハンスメントモードのシリコンｎチャネルトランジスタを有しているバックコンバータ回路。
【請求項１４】
請求項１０に記載のバックコンバータ回路において、このバックコンバータ回路は更に、前記制御回路がパワーアップされていない間、電流が前記同期スイッチを流れ得ないようにするように構成されている他のトランジスタを有している保護スイッチを具えているバックコンバータ回路。
【請求項１５】
バックコンバータ回路であって、このバックコンバータ回路の入力端における高電圧をこのバックコンバータ回路の出力端における低電圧に変換する当該バックコンバータ回路において、このバックコンバータ回路が、
前記入力端と前記出力端との間に配置されたデプレションモードのGaＮ制御スイッチ及び前記出力端と前記入力端との間に配置されたデプレションモードのGaＮ同期スイッチと、
前記制御スイッチのデューティサイクルを制御するように構成された制御回路と、
前記制御回路がパワーアップされていない間、電流が前記制御スイッチを流れ得ないように、前記入力端と前記制御スイッチとの間に結合されているエンハンスメントモードのシリコントランジスタと
を具えているバックコンバータ回路。
【請求項１６】
請求項１５に記載のバックコンバータ回路において、前記エンハンスメントモードのシリコントランジスタがシリコンｐチャネルトランジスタを有しているバックコンバータ回路。
【請求項１７】
請求項１５に記載のバックコンバータ回路において、前記エンハンスメントモードのシリコントランジスタがシリコンｎチャネルトランジスタを有しているバックコンバータ回路。
【請求項１８】
請求項１５に記載のバックコンバータ回路において、前記エンハンスメントモードのシリコントランジスタが前記バックコンバータ回路の前記入力端と前記制御スイッチとの間に結合されているバックコンバータ回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１１−１６０６５１（Ｐ２０１１−１６０６５１Ａ）
【公開日】平成２３年８月１８日（２０１１．８．１８）
【国際特許分類】
【外国語出願】
【出願番号】特願２０１１−１５７９３（Ｐ２０１１−１５７９３）
【出願日】平成２３年１月２７日（２０１１．１．２７）
【出願人】（５９７１６１１１５）インターナショナル レクティフィアー コーポレイション (71)
【Ｆターム（参考）】
【公開日】平成２３年８月１８日（２０１１．８．１８）
【国際特許分類】
【出願番号】特願２０１１−１５７９３（Ｐ２０１１−１５７９３）
【出願日】平成２３年１月２７日（２０１１．１．２７）
【出願人】（５９７１６１１１５）インターナショナル レクティフィアー コーポレイション (71)
【Ｆターム（参考）】
[ Back to top ]