ＭＥＭＳ素子
【課題】低い電圧で上部電極が可動してＯＮ，ＯＦＦし、かつ寒極温度が高く変化しても動作電圧に影響を与えるようなデバイスの形状変化が起こらないＭＥＭＳ素子を提供する。
【解決手段】絶縁基板１の上に形成される第１の支柱５と、第１の支柱５から間隔をおいて絶縁基板１の上に形成される第２の支柱６と、第１の支柱５に固定される固定端８ａと第２の支柱６の上に移動自在に配置される自由端８ｂとを有する第１の電極８と、絶縁基板１の上における第１の支柱５と第２の支柱６の間の領域で、第１の支柱５及び第２の支柱６より低い位置に形成される第２の電極４と、を有する。
【解決手段】絶縁基板１の上に形成される第１の支柱５と、第１の支柱５から間隔をおいて絶縁基板１の上に形成される第２の支柱６と、第１の支柱５に固定される固定端８ａと第２の支柱６の上に移動自在に配置される自由端８ｂとを有する第１の電極８と、絶縁基板１の上における第１の支柱５と第２の支柱６の間の領域で、第１の支柱５及び第２の支柱６より低い位置に形成される第２の電極４と、を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＥＭＳ素子に関する。
【背景技術】
【０００２】
携帯電話等の無線通信機器では、高周波領域用素子として高周波（ＲＦ）−マイクロエレクトロメカニカルシステムズ（ＭＥＭＳ）スイッチ、ＭＥＭＳ可変キャパシタ等が使用されている。
【０００３】
ＲＦ−ＭＥＭＳスイッチとして、上部電極の一端をカンチレバー（片持ち梁）のように支持する構造が知られている。この構造は、上部電極の一端を固定端とし、他端を自由端として使用し、自由端の下面を可動電極として使用するとともに、可動電極の下方に間隔をおいて固定電極を有している。そして、上部電極の中央の下方に配置した制御電極に電圧を印加して上部電極との間に電位差をかけ、電界を生じさせて上部電極を吸引すると、上部電極が傾斜して自由端側の可動電極はその下の固定電極に接続する。
【０００４】
その固定電極の上に誘電体膜を形成すると、片持ち梁状の上記の構造は、可動電極と固定電極を有するＭＥＭＳキャパシタとして使用することができる。即ち、上部電極の下方の制御電極に電圧を印加しない状態では、上部電極の自由端側の可動電極とその下方の固定電極の間隔は広くなるので、可動電極・固定電極間のキャパシタの容量は極めて小さくなる。これに対し、制御電極に電圧を印加することにより上部電極を傾斜させると、可動電極が固定電極上の誘電体膜に接続するので、可動電極・固定電極間のキャパシタの容量が大きくなる。
【０００５】
ＭＥＭＳ可変キャパシタの他の構造として、可動電極の両端を支持部の上で固定する構造が知られている。この構造は、基板上に水平方向に離れて形成される２つの支柱により固定される可動電極を有し、また、２つの支柱の間にそれらよりも低位の固定電極及び制御電極を有し、さらに固定電極の上面に誘電体膜を有している。この構造によれば、制御電極から電界を発生させるオン状態と発生させないオフ状態が選択される。オン状態では、制御電極と可動電極の間に電界を生じさせ、可動電極を下側に湾曲させて固定電極上の誘電体膜に接続させる一方、オフ状態では、可動電極を自身の弾性により元の状態に戻して誘電体膜から離すことなる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−３０６３５９号公報
【特許文献２】欧州特許１３４３１８９号公報
【特許文献３】特表２００８−５３３６９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記のように上部電極を片持ち梁のように支持する構造のＲＦ−ＭＥＭＳスイッチでは、スイッチのＯＮからＯＦＦに戻す毎に上部電極の形状を元の形状に戻す必要があるため、上部電極を厚くするなどして自身の弾性をある程度強くする必要がある。しかし、上部電極が厚くなるなどして弾性が強くなると、上部電極の自由端を吸引するための制御電極への印加電圧を高くする必要がある。特に、固定電極上の誘電体膜と上部電極との密着性を向上させて容量を高くしたい場合には、さらに印加電圧を高くして吸引力を高める必要がある。
【０００８】
また、上部電極の両端を固定する構造のＭＥＭＳ素子では、周囲の温度が高くなると上部電極が熱膨張するため、ＯＦＦ状態の上部電極が上側に湾曲することがある。そのような上側に湾曲した上部電極をその下方の固定電極側に接近させるためには、制御電極の印加電圧を高くして吸引力を高める必要がある。
【０００９】
本発明の目的は、低い電圧で上部電極を可動させてＯＮ、ＯＦＦし、かつ環境温度が変化して高くなっても動作電圧に影響を与えるようなデバイスの形状変化が起こらないＭＥＭＳ素子を提供することにある。
【課題を解決するための手段】
【００１０】
１つの観点によれば、絶縁基板の上に形成される第１の支柱と、前記第１の支柱から間隔をおいて前記絶縁基板の上に形成される第２の支柱と、前記第１の支柱に固定される固定端と前記第２の支柱の上に移動自在に配置される自由端とを有する第１の電極と、前記絶縁基板の上における前記第１の支柱と前記第２の支柱の間の領域で、前記第１の支柱及び前記第２の支柱より低い位置に形成される第２の電極と、を有するＭＥＭＳ素子が提供される。
発明の目的および利点は、請求の範囲に具体的に記載された構成要素および組み合わせによって実現され達成される。前述の一般的な説明および以下の詳細な説明は、典型例および説明のためのものであって、本発明を限定するためのものではない、と理解すべきである。
【発明の効果】
【００１１】
第１の電極の一端を第１の導電性支柱上に固定し、第１の電極の他端を第２の支柱の上に移動自在に配置したので、第１の電極は熱膨張により湾曲することを回避できる。また、駆動電極にオン電圧を印可するなどすることにより第１の電極との間に電界を生じさせると、第１の電極は第２の電極に向けて吸引され、湾曲する。この場合、第１の電極の自由端が移動しても第１の電極は第１及び第２の支柱により支持されているので、その後に駆動電極などにオフ電圧を印加すると、第１の電極は自身の復元力により最初の形状に戻り易くなる。これにより、第１の電極は厚く形成される必要がなく、オン状態での駆動電圧が低くなる。
【図面の簡単な説明】
【００１２】
【図１】図１（ａ）は、実施形態に係るＭＥＭＳ素子の正面側から見た断面図、図１（ｂ）は、実施形態に係るＭＥＭＳ素子の側面図である。
【図２】図２は、実施形態に係るＭＥＭＳ素子のＯＮ状態を示す正面側から見た断面図である。
【図３】図３（ａ）〜（ｃ）は、実施形態に係るＭＥＭＳ素子の製造工程を示す正面から見た第１の断面図、第１の側面図及び第１の平面図である。
【図４】図４（ａ）〜（ｃ）は、実施形態に係るＭＥＭＳ素子の製造工程を示す正面から見た第２の断面図、第２の側面図及び第１の平面図である。
【図５】図５（ａ）〜（ｃ）は、実施形態に係るＭＥＭＳ素子の製造工程を示す正面から見た第３の断面図、第３の側面図及び第３の平面図である。
【図６】図６（ａ）〜（ｃ）は、実施形態に係るＭＥＭＳ素子の製造工程を示す正面から見た第４の断面図、第４の側面図及び第４の平面図である。
【図７】図７（ａ）〜（ｃ）は、実施形態に係るＭＥＭＳ素子の製造工程を示す正面から見た第５の断面図、第５の側面図及び第５の平面図である。
【図８】図８（ａ）〜（ｃ）は、実施形態に係るＭＥＭＳ素子の製造工程を示す正面から見た第６の断面図、第６の側面図及び第６１の平面図である。
【図９】図９は（ａ）〜（ｃ）は、実施形態に係るＭＥＭＳ素子の製造工程を示す正面から見た第７の断面図、第７の側面図及び第７の平面図である。
【発明を実施するための最良の形態】
【００１３】
以下に、図面を参照して本発明の好ましい実施形態を説明する。図面において、同様の構成要素には同じ参照番号が付されている。
図１（ａ）は、実施形態に係るＭＥＭＳ素子の正面から見た断面図、同図（ｂ）は側面図である。
【００１４】
図１（ａ）、（ｂ）において、絶縁基板、例えばセラミック基板１の下面には接地電極２が形成され、その上面には例えば厚さ約３μｍの配線（高周波線路）３が形成されている。セラミック基板１、接地電極２及び配線３により高周波マイクロストリップラインが形成されている。また、配線３の上面のうち後述する上部電極８の下方には、誘電体膜４として、例えば２００ｎｍ〜３００ｎｍの厚さを有するアルミナ膜が形成されている。
【００１５】
セラミック基板１の上には、配線３及び誘電体膜４の両側に間隔をおいて第１、第２の導電性支柱５、６が形成されている。第１、第２の導電性支柱５、６は、横方向に例えば２００μｍ〜３００μｍの間隔で配置される。第１の導電性支柱５は、セラミック基板１内に形成される導電性のビア１１を介して接地電極２に接続されている。
【００１６】
第１、第２の導電性支柱５、６は、例えば約６μｍの高さを有し、第１の導電性支柱５の上端には下地導電膜７を介して薄板状、例えば１μｍ〜２μｍの厚さの上部電極８の固定端８ａが固定されている。即ち、第１の導電性支柱５は、上部電極８を片持ち梁状に支持している。
【００１７】
第２の導電性支柱６は、第１の導電性支柱５と同じかそれよりも低い高さに形成され、その上には、上部電極８の自由端８ｂが移動自在に配置されている。第２の導電性支柱６の上面には、側面が略Ｌ字形状のストッパ６ｂの一端が接続され、ストッパ６ｂと第２の導電性支柱６の間には隙間６ａが形成されている。
【００１８】
上部電極８が最も伸びた状態では、上部電極８の自由端８ｂ及びその周囲が第２の導電性支柱６及びストッパ６ｂに接触せずに隙間６ａ内に挿入される一方、上部電極８が下側に最も湾曲した状態では、上部電極８の自由端８ｂ又はその周囲が隙間６ａの上のストッパ６に接触するような形状と弾性を有している。
【００１９】
セラミック基板１の上面のうち第１の導電性支柱５と配線３の間には第１の駆動電極９が形成され、また、第２の導電性支柱６と配線３の間には第２の駆動電極１０が形成されている。第１、第２の駆動電極９、１０には、例えば直流電圧源（不図示）から正の電圧と接地電圧のいずれか印加される。
【００２０】
なお、この例では上部電極８を可動させるために駆動電極９、１０に電圧を印加しているが、高周波を伝播している配線３に高い抵抗を介して直接直流電圧を印加して上部電極８を可動することもできる。この場合、駆動電極９、１０は必ずしも必要とはならない。
【００２１】
上部電極８は、第１、第２の駆動電極９、１０との間の電位差により電界が発生し又は増加することによって第１、第２の駆動電極９、１０に吸引され、自由端８ｂが移動して湾曲し、その電位差がゼロの場合には元の形状に復元できる弾性を有している。上部電極８は、例えば約３μｍの厚さに形成されている。また、上部電極８は、最も下方に湾曲した状態で、第２の導電性支柱６から落ちずに支持される長さを有している。
【００２２】
上記した実施形態のＭＥＭＳ素子において、まず、接地電極２を接地電圧に設定し、さ
らに、第１、第２の駆動電極９、１０を閾値電圧以下、例えば接地電位に設定してオフ状態にする。
【００２３】
これにより、図１（ａ）に示すように、第１の導電性支柱５により最も伸びた状態で支持される上部電極８の自由端８ｂの領域は、第２の導電性支柱６とストッパ６ｂの隙間６ａ内に位置し、第２の導電性支柱６の上面とほぼ平行な状態になる。この状態では、上部電極８はその下の誘電体膜４から離れているので、上部電極８と配線３の間の静電容量は極めて低くなるので、配線３上にはキャパシタが実質的に接続（ロード）されない状態になる。
【００２４】
また、図２に示すように、接地電極２を接地電圧に設定し、さらに、直流電圧源から第１、第２の駆動電極９、１０にプラス電位＋Ｖを印加してオン状態にする。これにより、ビア１１を介して接地電位となる上部電極８と第１、第２の駆動電極９、１０の間には電位差が生じるので、上部電極８は、第１、第２の駆動電極９、１０により吸引される。このため、上部電極８は下側に湾曲し、そのほぼ中央領域は配線３上の誘電体膜４に接触する。この場合、上部電極８の固定端８ａは第１の導電性支柱５に支持され、自由端８ｂ及びその周辺は第２の導電性支柱６上の隙間６ａ内をスライドするとともに、隙間６ａを仕切るストッパ６ｂ又は第２の導電性支柱６の上面に支持される。
【００２５】
従って、配線３には誘電体膜４を介して上部電極８が接続されるので、マイクロストリップラインの配線３と接地電位ＧＮＤの間にキャパシタが接続された状態となる。上部電極８の自由端８ｂ及びその周辺は、隙間６の上下の第２の導電性支柱６とストッパ６ｂの少なくとも一方に接触して支持された状態になるので、抜け落ちることはない。
【００２６】
なお、誘電体膜４を形成しない場合も、第１、第２の駆動電極９、１０への印加電圧を制御して上部電極８との間の電界の強さを変え、上部電極８と配線３の距離を調節し、配線３に接続（ロード）する静電容量を調節することが可能である。この場合、誘電体膜４は必ずしも必要は無い。
【００２７】
第１、第２の駆動電極９、１０への印加電圧を接地電位に戻すと、第１、第２の駆動電極９、１０による上部電極８の吸引が解け、上部電極８の復元力によりオフ状態に戻る。即ち、上部電極８の自由端８ｂ及びその周辺は、第２の導電性支柱６上面とその上のストッパ６ｂの下面に平行で非接触状態となる。特に、上部電極８の自由端８ｂ側がストッパ６ｂの下面に接触している状態では、ストッパ６ｂの下面により上向きの作用力が上部電極８に加わるために、オフ状態に戻り易くなる。
【００２８】
また、ＭＥＭＳ素子の周囲の環境温度が高くなる場合に、キャパシタ上部電極６が熱膨張により伸びても、その伸びは第２の導電性支柱６の上の隙間６ａを通して逃げる。従って、熱膨張による上部電極６の湾曲は発生せず、隙間６ａの周囲の第２導電性支柱６とストッパ６ｂの壁面に接触することはなく、例え接触しても問題はない。
【００２９】
次に、上記のＭＥＭＳ素子の形成方法を図３〜図９に基づいて説明する。図３〜図９の（ａ）は、実施形態に係るＭＥＭＳ素子の製造工程を示す正面から見た断面図であり、図３〜図９の（ｂ）は、その側面図であり、図３〜図９の（ｃ）は、その平面図である。
【００３０】
次に、図３に示す構造を形成するまでの工程を説明する。
まず、下面に接地電極２が形成され、内部にビア１１、配線（不図示）等が形成された低温同時焼成セラミックス（ＬＴＣＣ）をセラミック基板１として用意する。さらに、セラミック基板１の上にメッキ電極兼シード用の金（Ａｕ）薄膜２１をスパッタリングにより約２００ｎｍの厚さに形成する。
【００３１】
続いて、金薄膜２１の上にフォトレジストを塗布し、これを露光、現像することによりレジストパターン２２を形成する。レジストパターン２２は、ＲＦマイクロストリップラインの配線を形成する領域に第１の開口部２２ａを有し、さらに、第１の開口部２２ａの両側に間隔をおいて第２、第３の開口部２２ｂ、２２ｃを有する。第１、第２の開口部２２ｂ、２２ｃは上部電極８を支持する支柱領域に形成される。この場合、第１の開口部２２ｂは、ビア１１を含む領域に形成される。
【００３２】
その後に、レジストパターン２２の第１〜第３の開口部２２ａ〜２２ｃの中のそれぞれに第１、第２、第３の金（Ａｕ）膜２３ａ、２３ｂ、２３ｃを電解メッキにより例えば約３μｍの厚さに形成する。
【００３３】
次に、図４に示す構造を形成するまでの工程について説明する。
まず、レジストパターン２２を溶剤により除去した後に、第１、第２、第３の金膜２３ａ、２３ｂ、２３ｃ及びセラミック基板１の上にフォトレジストを塗布し、これを露光、現像してレジストパターン２４を形成する。レジストパターン２４は、第１、第２の金膜２３ａ、２３ｂの間と、第１、第３の金膜２３ａ、２３ｃの間のそれぞれの駆動電極形成領域を覆うとともに、第１、第２、第３の金膜２３ａ、２３ｂ、２３ｃ及びそれらの周囲を露出する形状を有する。
【００３４】
続いて、レジストパターン２４をマスクにしてセラミック基板１の上面が露出するまで金薄膜２１をイオンミリングする。これにより、レジストパターン２４の下に残された金薄膜２１を第１、第２の駆動電極９、１０として使用する。
【００３５】
また、第１の金膜２３ａとその下に残された金薄膜２１のパターンは、上記の配線３として使用される。さらに、第２の金膜２３ｂとその下に残された金薄膜２１は、上記の第１の導電性支柱５の一部として使用され、また、第３の金膜２３ｃとその下に残された金薄膜２１は、上記の第２の導電性支柱６の一部として使用される。
【００３６】
この場合、第１、第２、第３の金膜２３ａ、２３ｂ、２３ｃはイオンミリングにより僅かに薄くなるので、第１、第２、第３の金膜２３ａ、２３ｂ、２３ｃとその下に残された金薄膜２１のそれぞれの厚さの合計は約３μｍとなる。
【００３７】
次に、図５に示す構造を形成するまでの工程について説明する。
まず、第１、第２の駆動電極９、１０、配線３、第２、第３の金膜２３ｂ、２３ｃ及びセラミック基板１の上にフォトレジストを塗布し、これを露光、現像することによりレジストパターン（不図示）を形成する。このレジストパターンは、配線３の上に重なる領域に開口部を有する。
【００３８】
続いて、レジストパターン上と開口部内にアルミナ膜をスパッタリングにより２００ｎｍ〜３００ｎｍの厚さに形成した後に、レジストパターンを溶剤により除去する。これにより配線３の上に残されたアルミナ膜を誘電体膜４として使用する。
【００３９】
その後に、第１、第２の駆動電極９、１０、第２、第３の金膜２３ｂ、２３ｃ、セラミック基板１及び誘電体膜４の上に第１の銅膜２５をスパッタリングにより例えば約２００ｎｍの厚さに形成する。さらに、第１の銅膜２５の上にフォトレジストを塗布し、これを露光、現像することによりレジストパターン２６を形成する。レジストパターン２６は、第２、第３の金膜２３ｂ、２３ｃの上方にそれぞれ開口部２６ｂ、２６ｃを有する形状を有している。
【００４０】
さらに、レジストパターン２６の開口部２６ｂ、２６ｃを通して第２、第３の金膜２３ｂ、２３ｃの上の第１の銅膜２５をイオンミリングにより除去することにより、第２、第３の金膜２３ｂ、２３ｃの上面を露出する。この場合、イオンミリングの代わりに、例えば、エッチャントとして塩化第二鉄水溶液を使用するウエットエッチングを適用してもよい。
【００４１】
その後に、第１の銅膜２５及第２、第３の金膜２３ｂ、２３ｃを電極に使用して、第２、第３の金膜２３ｂ、２３ｃの上の開口部２６ｂ、２６ｃ内にそれぞれ第４、第５の金膜２７ｂ、２７ｃを電解メッキにより例えば約３μｍの厚さに形成する。これにより、第２の金膜２３ｂとその上下の第４の金膜２７ｂ、金薄膜２１により第１の導電性支柱５が形成される。また、第３の金膜２３ｃとその上下の第５の金膜２７ｃ、金薄膜２１により第２の支柱６が形成される。
【００４２】
次に、図６に示す構造を形成するまでの工程を説明する。
溶剤を用いてレジストパターン２６を除去した後に、セラミック基板１の上にフォトレジストを塗布し、これを露光、現像することにより、誘電体膜４と第１の導電性支柱５と第２の導電性支柱６のそれぞれの上面を覆うとともに他の領域を露出するレジストパターン（不図示）を形成する。
【００４３】
この後に、第１の銅膜２５を電極に使用し、誘電体膜４、第１、第２の導電性支柱５、６の上を除く領域に第２の銅膜２８を電解メッキにより例えば約６μｍの厚さに形成する。さらに、レジストパターンを除去した後に、新たにフォトレジストをセラミック基板１の上に塗布し、これを露光、現像することにより、第１、第２の導電性支柱５、６の上を覆うレジストパターンを形成する。その後に、セラミック基板１の上の全体に第３の銅膜２９をスパッタリングにより例えば約３μｍの厚さに形成し、その後にレジストパターンを除去する。
【００４４】
さらに、第３の銅膜２９と第１、第２の導電性支柱５、６の上に第４の銅膜３０を電解メッキにより例えば５０ｎｍ〜２００ｎｍの厚さに形成する。なお、第４の銅膜３０表面を化学機械研磨法等により平坦化してもよい。その後に、第４の銅膜３０の上にフォトレジストを塗布し、これを露光、現像することにより、第１の導電性支柱５の上の一部に開口部を有するレジストパターンを形成する。
【００４５】
その後に、レジストパターンの開口部を通して第４の銅膜３０をイオンミリングすることにより、第１の導電性支柱５の上の一部を露出する開口部３０ａを形成する。開口部３０のうち第１の導電性支柱５から第２の導電性支柱６への方向に直交する方向の幅は、次の工程で形成される上部電極８の幅と同じである。その後に、レジストパターンを除去する。なお、イオンミリングの代わりに、例えば、塩化第二鉄水溶液を用いたウエットエッチング法を用いても良い。
【００４６】
次に、図７に示す構造を形成するまでの工程を説明する。
まず、第４の銅膜３０上と開口部３０ａ内にフォトレジストを塗布し、これを露光、現像することによりレジストパターンを形成する。レジストパターンは、上記の上部電極８の形状を有する開口部を有し、その開口部は、第４の銅膜３０の開口部３０ａから第２の導電性支柱６の上を通って第２の導電性支柱６からはみ出す形状を有している。
【００４７】
その後に、レジストパターンの上と開口部内にスパッタリング法により第６の金膜を例えば１μｍ〜２μｍの厚さに形成した後に、溶剤によりレジストパターンを除去する。これにより、第４の銅膜３０の上と第１の導電性支柱５の上に残された第６の金膜を上部電極８として使用する。第６の上部電極８のうち、第４の銅膜３０の開口部３０ａ内の部分
は、例えば５０ｎｍ〜２００ｎｍの厚さを有し、図１に示す下地金属膜７となる。
【００４８】
次に、図８に示す構造を形成するまでの工程を説明する。
まず、上部電極８と第４の銅膜３０の上に、第５の銅膜３１をスパッタリング法により例えば５０ｎｍ〜２００ｎｍの厚さに形成する。その後に、第５の銅膜３１の上にフォトレジストを塗布し、これを露光することによりレジストパターンを形成する。このレジストパターンは、第２の導電性支柱６のうち上部電極８に重ならない部分に開口部を有する。
【００４９】
続いて、レジストパターンの開口部を通してイオンミリングにより第５の銅膜３１を除去することにより、第２の導電性支柱６のうち上部電極８に重ならない領域の一部を露出させる開口部３１ａを形成する。なお、イオンミリングの代わりに、例えば、塩化第二鉄水溶液を用いたウエットエッチング法を用いても良い。その後に、レジストパターンを溶剤により除去する。
【００５０】
続いて、図９に示す構造を形成するまでの工程を説明する。
まず、第５の銅膜３１と第２の導電性支柱６上にフォトレジストを塗布し、これを露光、現像することによりレジストパターンを形成する。このレジストパターンは、第５の銅膜３１の開口部３１ａを露出するとともに第２の導電性支柱６に重なる開口部を有する。
【００５１】
次に、レジストパターン上その開口部内と第５の銅膜３１の開口部３１ａ内にストッパ６ｂとなる第７の金膜をスパッタ法により２μｍ〜３μｍの厚さに形成する。なお、スパッタリング法の代わりに、銅膜２５、２８〜３１を電極とする電解メッキ法によりストッパ６ｂを形成してもよい、
【００５２】
これにより、第２の導電性支柱６とその上のストッパ６ｂは、第５の銅膜３１の開口部３１ａを通して接続される。また、第２の導電性支柱６と上部電極８の間には厚さ５０ｎｍ〜２００ｎｍの第４の銅膜３０が介在し、上部電極８とストッパ６ｂの間には厚さ５０ｎｍ〜２００ｎｍの第５の銅膜３１が介在することになる。
【００５３】
その後に、銅エッチャント、例えば塩化第二銅水溶液を使用してセラミック基板１の上の犠牲膜である第１〜第５の銅膜２５、２８〜３１を全てエッチングすることにより、図１に示した構造のＭＥＭＳ素子が完成する。この場合、上部電極８の上下の第２の導電性支柱６とストッパ６ｂの間には隙間６ａが形成される。
なお、上記した実施形態のＭＥＭＳ素子は、駆動電極の電圧制御により上部電極８と配線３の間の距離を調整してキャパシタの容量を可変にしてもよい。また、下部電極３の上の誘電体膜４を省いた構造のＭＥＭＳスイッチであってもよい。
【００５４】
ここで挙げた全ての例および条件的表現は、発明者が技術促進に貢献した発明および概念を読者が理解するのを助けるためのものであり、ここで具体的に挙げたそのような例および条件に限定することなく解釈され、また、明細書におけるそのような例の編成は本発明の優劣を示すこととは関係ない。本発明の実施形態を詳細に説明したが、本発明の精神および範囲から逸脱することなく、それに対して種々の変更、置換および変形を施すことができると理解される。
【符号の説明】
【００５５】
１ セラミック基板
２ 接地電極
３ 配線（電極）
４ 誘電体膜
５ 第１の導電性支柱
６ 第２の導電性支柱
７ 下地導電膜
８ 上部電極（電極）
９、１０ 駆動電極
１１ ビア
【技術分野】
【０００１】
本発明は、ＭＥＭＳ素子に関する。
【背景技術】
【０００２】
携帯電話等の無線通信機器では、高周波領域用素子として高周波（ＲＦ）−マイクロエレクトロメカニカルシステムズ（ＭＥＭＳ）スイッチ、ＭＥＭＳ可変キャパシタ等が使用されている。
【０００３】
ＲＦ−ＭＥＭＳスイッチとして、上部電極の一端をカンチレバー（片持ち梁）のように支持する構造が知られている。この構造は、上部電極の一端を固定端とし、他端を自由端として使用し、自由端の下面を可動電極として使用するとともに、可動電極の下方に間隔をおいて固定電極を有している。そして、上部電極の中央の下方に配置した制御電極に電圧を印加して上部電極との間に電位差をかけ、電界を生じさせて上部電極を吸引すると、上部電極が傾斜して自由端側の可動電極はその下の固定電極に接続する。
【０００４】
その固定電極の上に誘電体膜を形成すると、片持ち梁状の上記の構造は、可動電極と固定電極を有するＭＥＭＳキャパシタとして使用することができる。即ち、上部電極の下方の制御電極に電圧を印加しない状態では、上部電極の自由端側の可動電極とその下方の固定電極の間隔は広くなるので、可動電極・固定電極間のキャパシタの容量は極めて小さくなる。これに対し、制御電極に電圧を印加することにより上部電極を傾斜させると、可動電極が固定電極上の誘電体膜に接続するので、可動電極・固定電極間のキャパシタの容量が大きくなる。
【０００５】
ＭＥＭＳ可変キャパシタの他の構造として、可動電極の両端を支持部の上で固定する構造が知られている。この構造は、基板上に水平方向に離れて形成される２つの支柱により固定される可動電極を有し、また、２つの支柱の間にそれらよりも低位の固定電極及び制御電極を有し、さらに固定電極の上面に誘電体膜を有している。この構造によれば、制御電極から電界を発生させるオン状態と発生させないオフ状態が選択される。オン状態では、制御電極と可動電極の間に電界を生じさせ、可動電極を下側に湾曲させて固定電極上の誘電体膜に接続させる一方、オフ状態では、可動電極を自身の弾性により元の状態に戻して誘電体膜から離すことなる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−３０６３５９号公報
【特許文献２】欧州特許１３４３１８９号公報
【特許文献３】特表２００８−５３３６９０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記のように上部電極を片持ち梁のように支持する構造のＲＦ−ＭＥＭＳスイッチでは、スイッチのＯＮからＯＦＦに戻す毎に上部電極の形状を元の形状に戻す必要があるため、上部電極を厚くするなどして自身の弾性をある程度強くする必要がある。しかし、上部電極が厚くなるなどして弾性が強くなると、上部電極の自由端を吸引するための制御電極への印加電圧を高くする必要がある。特に、固定電極上の誘電体膜と上部電極との密着性を向上させて容量を高くしたい場合には、さらに印加電圧を高くして吸引力を高める必要がある。
【０００８】
また、上部電極の両端を固定する構造のＭＥＭＳ素子では、周囲の温度が高くなると上部電極が熱膨張するため、ＯＦＦ状態の上部電極が上側に湾曲することがある。そのような上側に湾曲した上部電極をその下方の固定電極側に接近させるためには、制御電極の印加電圧を高くして吸引力を高める必要がある。
【０００９】
本発明の目的は、低い電圧で上部電極を可動させてＯＮ、ＯＦＦし、かつ環境温度が変化して高くなっても動作電圧に影響を与えるようなデバイスの形状変化が起こらないＭＥＭＳ素子を提供することにある。
【課題を解決するための手段】
【００１０】
１つの観点によれば、絶縁基板の上に形成される第１の支柱と、前記第１の支柱から間隔をおいて前記絶縁基板の上に形成される第２の支柱と、前記第１の支柱に固定される固定端と前記第２の支柱の上に移動自在に配置される自由端とを有する第１の電極と、前記絶縁基板の上における前記第１の支柱と前記第２の支柱の間の領域で、前記第１の支柱及び前記第２の支柱より低い位置に形成される第２の電極と、を有するＭＥＭＳ素子が提供される。
発明の目的および利点は、請求の範囲に具体的に記載された構成要素および組み合わせによって実現され達成される。前述の一般的な説明および以下の詳細な説明は、典型例および説明のためのものであって、本発明を限定するためのものではない、と理解すべきである。
【発明の効果】
【００１１】
第１の電極の一端を第１の導電性支柱上に固定し、第１の電極の他端を第２の支柱の上に移動自在に配置したので、第１の電極は熱膨張により湾曲することを回避できる。また、駆動電極にオン電圧を印可するなどすることにより第１の電極との間に電界を生じさせると、第１の電極は第２の電極に向けて吸引され、湾曲する。この場合、第１の電極の自由端が移動しても第１の電極は第１及び第２の支柱により支持されているので、その後に駆動電極などにオフ電圧を印加すると、第１の電極は自身の復元力により最初の形状に戻り易くなる。これにより、第１の電極は厚く形成される必要がなく、オン状態での駆動電圧が低くなる。
【図面の簡単な説明】
【００１２】
【図１】図１（ａ）は、実施形態に係るＭＥＭＳ素子の正面側から見た断面図、図１（ｂ）は、実施形態に係るＭＥＭＳ素子の側面図である。
【図２】図２は、実施形態に係るＭＥＭＳ素子のＯＮ状態を示す正面側から見た断面図である。
【図３】図３（ａ）〜（ｃ）は、実施形態に係るＭＥＭＳ素子の製造工程を示す正面から見た第１の断面図、第１の側面図及び第１の平面図である。
【図４】図４（ａ）〜（ｃ）は、実施形態に係るＭＥＭＳ素子の製造工程を示す正面から見た第２の断面図、第２の側面図及び第１の平面図である。
【図５】図５（ａ）〜（ｃ）は、実施形態に係るＭＥＭＳ素子の製造工程を示す正面から見た第３の断面図、第３の側面図及び第３の平面図である。
【図６】図６（ａ）〜（ｃ）は、実施形態に係るＭＥＭＳ素子の製造工程を示す正面から見た第４の断面図、第４の側面図及び第４の平面図である。
【図７】図７（ａ）〜（ｃ）は、実施形態に係るＭＥＭＳ素子の製造工程を示す正面から見た第５の断面図、第５の側面図及び第５の平面図である。
【図８】図８（ａ）〜（ｃ）は、実施形態に係るＭＥＭＳ素子の製造工程を示す正面から見た第６の断面図、第６の側面図及び第６１の平面図である。
【図９】図９は（ａ）〜（ｃ）は、実施形態に係るＭＥＭＳ素子の製造工程を示す正面から見た第７の断面図、第７の側面図及び第７の平面図である。
【発明を実施するための最良の形態】
【００１３】
以下に、図面を参照して本発明の好ましい実施形態を説明する。図面において、同様の構成要素には同じ参照番号が付されている。
図１（ａ）は、実施形態に係るＭＥＭＳ素子の正面から見た断面図、同図（ｂ）は側面図である。
【００１４】
図１（ａ）、（ｂ）において、絶縁基板、例えばセラミック基板１の下面には接地電極２が形成され、その上面には例えば厚さ約３μｍの配線（高周波線路）３が形成されている。セラミック基板１、接地電極２及び配線３により高周波マイクロストリップラインが形成されている。また、配線３の上面のうち後述する上部電極８の下方には、誘電体膜４として、例えば２００ｎｍ〜３００ｎｍの厚さを有するアルミナ膜が形成されている。
【００１５】
セラミック基板１の上には、配線３及び誘電体膜４の両側に間隔をおいて第１、第２の導電性支柱５、６が形成されている。第１、第２の導電性支柱５、６は、横方向に例えば２００μｍ〜３００μｍの間隔で配置される。第１の導電性支柱５は、セラミック基板１内に形成される導電性のビア１１を介して接地電極２に接続されている。
【００１６】
第１、第２の導電性支柱５、６は、例えば約６μｍの高さを有し、第１の導電性支柱５の上端には下地導電膜７を介して薄板状、例えば１μｍ〜２μｍの厚さの上部電極８の固定端８ａが固定されている。即ち、第１の導電性支柱５は、上部電極８を片持ち梁状に支持している。
【００１７】
第２の導電性支柱６は、第１の導電性支柱５と同じかそれよりも低い高さに形成され、その上には、上部電極８の自由端８ｂが移動自在に配置されている。第２の導電性支柱６の上面には、側面が略Ｌ字形状のストッパ６ｂの一端が接続され、ストッパ６ｂと第２の導電性支柱６の間には隙間６ａが形成されている。
【００１８】
上部電極８が最も伸びた状態では、上部電極８の自由端８ｂ及びその周囲が第２の導電性支柱６及びストッパ６ｂに接触せずに隙間６ａ内に挿入される一方、上部電極８が下側に最も湾曲した状態では、上部電極８の自由端８ｂ又はその周囲が隙間６ａの上のストッパ６に接触するような形状と弾性を有している。
【００１９】
セラミック基板１の上面のうち第１の導電性支柱５と配線３の間には第１の駆動電極９が形成され、また、第２の導電性支柱６と配線３の間には第２の駆動電極１０が形成されている。第１、第２の駆動電極９、１０には、例えば直流電圧源（不図示）から正の電圧と接地電圧のいずれか印加される。
【００２０】
なお、この例では上部電極８を可動させるために駆動電極９、１０に電圧を印加しているが、高周波を伝播している配線３に高い抵抗を介して直接直流電圧を印加して上部電極８を可動することもできる。この場合、駆動電極９、１０は必ずしも必要とはならない。
【００２１】
上部電極８は、第１、第２の駆動電極９、１０との間の電位差により電界が発生し又は増加することによって第１、第２の駆動電極９、１０に吸引され、自由端８ｂが移動して湾曲し、その電位差がゼロの場合には元の形状に復元できる弾性を有している。上部電極８は、例えば約３μｍの厚さに形成されている。また、上部電極８は、最も下方に湾曲した状態で、第２の導電性支柱６から落ちずに支持される長さを有している。
【００２２】
上記した実施形態のＭＥＭＳ素子において、まず、接地電極２を接地電圧に設定し、さ
らに、第１、第２の駆動電極９、１０を閾値電圧以下、例えば接地電位に設定してオフ状態にする。
【００２３】
これにより、図１（ａ）に示すように、第１の導電性支柱５により最も伸びた状態で支持される上部電極８の自由端８ｂの領域は、第２の導電性支柱６とストッパ６ｂの隙間６ａ内に位置し、第２の導電性支柱６の上面とほぼ平行な状態になる。この状態では、上部電極８はその下の誘電体膜４から離れているので、上部電極８と配線３の間の静電容量は極めて低くなるので、配線３上にはキャパシタが実質的に接続（ロード）されない状態になる。
【００２４】
また、図２に示すように、接地電極２を接地電圧に設定し、さらに、直流電圧源から第１、第２の駆動電極９、１０にプラス電位＋Ｖを印加してオン状態にする。これにより、ビア１１を介して接地電位となる上部電極８と第１、第２の駆動電極９、１０の間には電位差が生じるので、上部電極８は、第１、第２の駆動電極９、１０により吸引される。このため、上部電極８は下側に湾曲し、そのほぼ中央領域は配線３上の誘電体膜４に接触する。この場合、上部電極８の固定端８ａは第１の導電性支柱５に支持され、自由端８ｂ及びその周辺は第２の導電性支柱６上の隙間６ａ内をスライドするとともに、隙間６ａを仕切るストッパ６ｂ又は第２の導電性支柱６の上面に支持される。
【００２５】
従って、配線３には誘電体膜４を介して上部電極８が接続されるので、マイクロストリップラインの配線３と接地電位ＧＮＤの間にキャパシタが接続された状態となる。上部電極８の自由端８ｂ及びその周辺は、隙間６の上下の第２の導電性支柱６とストッパ６ｂの少なくとも一方に接触して支持された状態になるので、抜け落ちることはない。
【００２６】
なお、誘電体膜４を形成しない場合も、第１、第２の駆動電極９、１０への印加電圧を制御して上部電極８との間の電界の強さを変え、上部電極８と配線３の距離を調節し、配線３に接続（ロード）する静電容量を調節することが可能である。この場合、誘電体膜４は必ずしも必要は無い。
【００２７】
第１、第２の駆動電極９、１０への印加電圧を接地電位に戻すと、第１、第２の駆動電極９、１０による上部電極８の吸引が解け、上部電極８の復元力によりオフ状態に戻る。即ち、上部電極８の自由端８ｂ及びその周辺は、第２の導電性支柱６上面とその上のストッパ６ｂの下面に平行で非接触状態となる。特に、上部電極８の自由端８ｂ側がストッパ６ｂの下面に接触している状態では、ストッパ６ｂの下面により上向きの作用力が上部電極８に加わるために、オフ状態に戻り易くなる。
【００２８】
また、ＭＥＭＳ素子の周囲の環境温度が高くなる場合に、キャパシタ上部電極６が熱膨張により伸びても、その伸びは第２の導電性支柱６の上の隙間６ａを通して逃げる。従って、熱膨張による上部電極６の湾曲は発生せず、隙間６ａの周囲の第２導電性支柱６とストッパ６ｂの壁面に接触することはなく、例え接触しても問題はない。
【００２９】
次に、上記のＭＥＭＳ素子の形成方法を図３〜図９に基づいて説明する。図３〜図９の（ａ）は、実施形態に係るＭＥＭＳ素子の製造工程を示す正面から見た断面図であり、図３〜図９の（ｂ）は、その側面図であり、図３〜図９の（ｃ）は、その平面図である。
【００３０】
次に、図３に示す構造を形成するまでの工程を説明する。
まず、下面に接地電極２が形成され、内部にビア１１、配線（不図示）等が形成された低温同時焼成セラミックス（ＬＴＣＣ）をセラミック基板１として用意する。さらに、セラミック基板１の上にメッキ電極兼シード用の金（Ａｕ）薄膜２１をスパッタリングにより約２００ｎｍの厚さに形成する。
【００３１】
続いて、金薄膜２１の上にフォトレジストを塗布し、これを露光、現像することによりレジストパターン２２を形成する。レジストパターン２２は、ＲＦマイクロストリップラインの配線を形成する領域に第１の開口部２２ａを有し、さらに、第１の開口部２２ａの両側に間隔をおいて第２、第３の開口部２２ｂ、２２ｃを有する。第１、第２の開口部２２ｂ、２２ｃは上部電極８を支持する支柱領域に形成される。この場合、第１の開口部２２ｂは、ビア１１を含む領域に形成される。
【００３２】
その後に、レジストパターン２２の第１〜第３の開口部２２ａ〜２２ｃの中のそれぞれに第１、第２、第３の金（Ａｕ）膜２３ａ、２３ｂ、２３ｃを電解メッキにより例えば約３μｍの厚さに形成する。
【００３３】
次に、図４に示す構造を形成するまでの工程について説明する。
まず、レジストパターン２２を溶剤により除去した後に、第１、第２、第３の金膜２３ａ、２３ｂ、２３ｃ及びセラミック基板１の上にフォトレジストを塗布し、これを露光、現像してレジストパターン２４を形成する。レジストパターン２４は、第１、第２の金膜２３ａ、２３ｂの間と、第１、第３の金膜２３ａ、２３ｃの間のそれぞれの駆動電極形成領域を覆うとともに、第１、第２、第３の金膜２３ａ、２３ｂ、２３ｃ及びそれらの周囲を露出する形状を有する。
【００３４】
続いて、レジストパターン２４をマスクにしてセラミック基板１の上面が露出するまで金薄膜２１をイオンミリングする。これにより、レジストパターン２４の下に残された金薄膜２１を第１、第２の駆動電極９、１０として使用する。
【００３５】
また、第１の金膜２３ａとその下に残された金薄膜２１のパターンは、上記の配線３として使用される。さらに、第２の金膜２３ｂとその下に残された金薄膜２１は、上記の第１の導電性支柱５の一部として使用され、また、第３の金膜２３ｃとその下に残された金薄膜２１は、上記の第２の導電性支柱６の一部として使用される。
【００３６】
この場合、第１、第２、第３の金膜２３ａ、２３ｂ、２３ｃはイオンミリングにより僅かに薄くなるので、第１、第２、第３の金膜２３ａ、２３ｂ、２３ｃとその下に残された金薄膜２１のそれぞれの厚さの合計は約３μｍとなる。
【００３７】
次に、図５に示す構造を形成するまでの工程について説明する。
まず、第１、第２の駆動電極９、１０、配線３、第２、第３の金膜２３ｂ、２３ｃ及びセラミック基板１の上にフォトレジストを塗布し、これを露光、現像することによりレジストパターン（不図示）を形成する。このレジストパターンは、配線３の上に重なる領域に開口部を有する。
【００３８】
続いて、レジストパターン上と開口部内にアルミナ膜をスパッタリングにより２００ｎｍ〜３００ｎｍの厚さに形成した後に、レジストパターンを溶剤により除去する。これにより配線３の上に残されたアルミナ膜を誘電体膜４として使用する。
【００３９】
その後に、第１、第２の駆動電極９、１０、第２、第３の金膜２３ｂ、２３ｃ、セラミック基板１及び誘電体膜４の上に第１の銅膜２５をスパッタリングにより例えば約２００ｎｍの厚さに形成する。さらに、第１の銅膜２５の上にフォトレジストを塗布し、これを露光、現像することによりレジストパターン２６を形成する。レジストパターン２６は、第２、第３の金膜２３ｂ、２３ｃの上方にそれぞれ開口部２６ｂ、２６ｃを有する形状を有している。
【００４０】
さらに、レジストパターン２６の開口部２６ｂ、２６ｃを通して第２、第３の金膜２３ｂ、２３ｃの上の第１の銅膜２５をイオンミリングにより除去することにより、第２、第３の金膜２３ｂ、２３ｃの上面を露出する。この場合、イオンミリングの代わりに、例えば、エッチャントとして塩化第二鉄水溶液を使用するウエットエッチングを適用してもよい。
【００４１】
その後に、第１の銅膜２５及第２、第３の金膜２３ｂ、２３ｃを電極に使用して、第２、第３の金膜２３ｂ、２３ｃの上の開口部２６ｂ、２６ｃ内にそれぞれ第４、第５の金膜２７ｂ、２７ｃを電解メッキにより例えば約３μｍの厚さに形成する。これにより、第２の金膜２３ｂとその上下の第４の金膜２７ｂ、金薄膜２１により第１の導電性支柱５が形成される。また、第３の金膜２３ｃとその上下の第５の金膜２７ｃ、金薄膜２１により第２の支柱６が形成される。
【００４２】
次に、図６に示す構造を形成するまでの工程を説明する。
溶剤を用いてレジストパターン２６を除去した後に、セラミック基板１の上にフォトレジストを塗布し、これを露光、現像することにより、誘電体膜４と第１の導電性支柱５と第２の導電性支柱６のそれぞれの上面を覆うとともに他の領域を露出するレジストパターン（不図示）を形成する。
【００４３】
この後に、第１の銅膜２５を電極に使用し、誘電体膜４、第１、第２の導電性支柱５、６の上を除く領域に第２の銅膜２８を電解メッキにより例えば約６μｍの厚さに形成する。さらに、レジストパターンを除去した後に、新たにフォトレジストをセラミック基板１の上に塗布し、これを露光、現像することにより、第１、第２の導電性支柱５、６の上を覆うレジストパターンを形成する。その後に、セラミック基板１の上の全体に第３の銅膜２９をスパッタリングにより例えば約３μｍの厚さに形成し、その後にレジストパターンを除去する。
【００４４】
さらに、第３の銅膜２９と第１、第２の導電性支柱５、６の上に第４の銅膜３０を電解メッキにより例えば５０ｎｍ〜２００ｎｍの厚さに形成する。なお、第４の銅膜３０表面を化学機械研磨法等により平坦化してもよい。その後に、第４の銅膜３０の上にフォトレジストを塗布し、これを露光、現像することにより、第１の導電性支柱５の上の一部に開口部を有するレジストパターンを形成する。
【００４５】
その後に、レジストパターンの開口部を通して第４の銅膜３０をイオンミリングすることにより、第１の導電性支柱５の上の一部を露出する開口部３０ａを形成する。開口部３０のうち第１の導電性支柱５から第２の導電性支柱６への方向に直交する方向の幅は、次の工程で形成される上部電極８の幅と同じである。その後に、レジストパターンを除去する。なお、イオンミリングの代わりに、例えば、塩化第二鉄水溶液を用いたウエットエッチング法を用いても良い。
【００４６】
次に、図７に示す構造を形成するまでの工程を説明する。
まず、第４の銅膜３０上と開口部３０ａ内にフォトレジストを塗布し、これを露光、現像することによりレジストパターンを形成する。レジストパターンは、上記の上部電極８の形状を有する開口部を有し、その開口部は、第４の銅膜３０の開口部３０ａから第２の導電性支柱６の上を通って第２の導電性支柱６からはみ出す形状を有している。
【００４７】
その後に、レジストパターンの上と開口部内にスパッタリング法により第６の金膜を例えば１μｍ〜２μｍの厚さに形成した後に、溶剤によりレジストパターンを除去する。これにより、第４の銅膜３０の上と第１の導電性支柱５の上に残された第６の金膜を上部電極８として使用する。第６の上部電極８のうち、第４の銅膜３０の開口部３０ａ内の部分
は、例えば５０ｎｍ〜２００ｎｍの厚さを有し、図１に示す下地金属膜７となる。
【００４８】
次に、図８に示す構造を形成するまでの工程を説明する。
まず、上部電極８と第４の銅膜３０の上に、第５の銅膜３１をスパッタリング法により例えば５０ｎｍ〜２００ｎｍの厚さに形成する。その後に、第５の銅膜３１の上にフォトレジストを塗布し、これを露光することによりレジストパターンを形成する。このレジストパターンは、第２の導電性支柱６のうち上部電極８に重ならない部分に開口部を有する。
【００４９】
続いて、レジストパターンの開口部を通してイオンミリングにより第５の銅膜３１を除去することにより、第２の導電性支柱６のうち上部電極８に重ならない領域の一部を露出させる開口部３１ａを形成する。なお、イオンミリングの代わりに、例えば、塩化第二鉄水溶液を用いたウエットエッチング法を用いても良い。その後に、レジストパターンを溶剤により除去する。
【００５０】
続いて、図９に示す構造を形成するまでの工程を説明する。
まず、第５の銅膜３１と第２の導電性支柱６上にフォトレジストを塗布し、これを露光、現像することによりレジストパターンを形成する。このレジストパターンは、第５の銅膜３１の開口部３１ａを露出するとともに第２の導電性支柱６に重なる開口部を有する。
【００５１】
次に、レジストパターン上その開口部内と第５の銅膜３１の開口部３１ａ内にストッパ６ｂとなる第７の金膜をスパッタ法により２μｍ〜３μｍの厚さに形成する。なお、スパッタリング法の代わりに、銅膜２５、２８〜３１を電極とする電解メッキ法によりストッパ６ｂを形成してもよい、
【００５２】
これにより、第２の導電性支柱６とその上のストッパ６ｂは、第５の銅膜３１の開口部３１ａを通して接続される。また、第２の導電性支柱６と上部電極８の間には厚さ５０ｎｍ〜２００ｎｍの第４の銅膜３０が介在し、上部電極８とストッパ６ｂの間には厚さ５０ｎｍ〜２００ｎｍの第５の銅膜３１が介在することになる。
【００５３】
その後に、銅エッチャント、例えば塩化第二銅水溶液を使用してセラミック基板１の上の犠牲膜である第１〜第５の銅膜２５、２８〜３１を全てエッチングすることにより、図１に示した構造のＭＥＭＳ素子が完成する。この場合、上部電極８の上下の第２の導電性支柱６とストッパ６ｂの間には隙間６ａが形成される。
なお、上記した実施形態のＭＥＭＳ素子は、駆動電極の電圧制御により上部電極８と配線３の間の距離を調整してキャパシタの容量を可変にしてもよい。また、下部電極３の上の誘電体膜４を省いた構造のＭＥＭＳスイッチであってもよい。
【００５４】
ここで挙げた全ての例および条件的表現は、発明者が技術促進に貢献した発明および概念を読者が理解するのを助けるためのものであり、ここで具体的に挙げたそのような例および条件に限定することなく解釈され、また、明細書におけるそのような例の編成は本発明の優劣を示すこととは関係ない。本発明の実施形態を詳細に説明したが、本発明の精神および範囲から逸脱することなく、それに対して種々の変更、置換および変形を施すことができると理解される。
【符号の説明】
【００５５】
１ セラミック基板
２ 接地電極
３ 配線（電極）
４ 誘電体膜
５ 第１の導電性支柱
６ 第２の導電性支柱
７ 下地導電膜
８ 上部電極（電極）
９、１０ 駆動電極
１１ ビア
【特許請求の範囲】
【請求項１】
絶縁基板の上に形成される第１の支柱と、
前記第１の支柱から間隔をおいて前記絶縁基板の上に形成される第２の支柱と、
前記第１の支柱に固定される固定端と前記第２の支柱の上に移動自在に配置される自由端とを有する第１の電極と、
前記絶縁基板の上における前記第１の支柱と前記第２の支柱の間の領域で、前記第１の支柱及び前記第２の支柱より低い位置に形成される第２の電極と、
を有することを特徴とするＭＥＭＳ素子。
【請求項２】
前記絶縁基板の上における前記第１の支柱と前記第２の支柱の間の領域で、前記第２の電極から離れ、前記第２の電極より低い位置に形成される駆動電極を有することを特徴とする請求項１に記載のＭＥＭＳ素子。
【請求項３】
前記第２の電極の上面には誘電体膜が形成されていることを特徴とする請求項１又は請求項２に記載のＭＥＭＳ素子。
【請求項４】
前記第２の支柱の上に形成され、前記第１の電極の上方の動きを規制するストッパと、
前記ストッパと前記第２の支柱の間に形成され、前記第１の電極の前記自由端が挿入される隙間と、
を有することを特徴とする請求項１乃至請求項３のいずれか１項に記載のＭＥＭＳ素子。
【請求項５】
前記駆動電極は、前記第１の支柱と前記第２の電極の間と、前記第２の支柱と前記第２の電極の間との双方の領域に形成されることを特徴とする請求項２乃至請求項４のいずれか１項に記載のＭＥＭＳ素子。
【請求項６】
前記第１の支柱と前記第２の支柱の少なくとも一方は導電性支柱であり、
前記絶縁基板の下には下側導電膜が形成され、
前記絶縁基板の中には前記導電性支柱と前記下側導電膜を電気的に接続するビアが形成されていることを特徴とする請求項１乃至請求項５のいずれか１項に記載のＭＥＭＳ素子。
【請求項１】
絶縁基板の上に形成される第１の支柱と、
前記第１の支柱から間隔をおいて前記絶縁基板の上に形成される第２の支柱と、
前記第１の支柱に固定される固定端と前記第２の支柱の上に移動自在に配置される自由端とを有する第１の電極と、
前記絶縁基板の上における前記第１の支柱と前記第２の支柱の間の領域で、前記第１の支柱及び前記第２の支柱より低い位置に形成される第２の電極と、
を有することを特徴とするＭＥＭＳ素子。
【請求項２】
前記絶縁基板の上における前記第１の支柱と前記第２の支柱の間の領域で、前記第２の電極から離れ、前記第２の電極より低い位置に形成される駆動電極を有することを特徴とする請求項１に記載のＭＥＭＳ素子。
【請求項３】
前記第２の電極の上面には誘電体膜が形成されていることを特徴とする請求項１又は請求項２に記載のＭＥＭＳ素子。
【請求項４】
前記第２の支柱の上に形成され、前記第１の電極の上方の動きを規制するストッパと、
前記ストッパと前記第２の支柱の間に形成され、前記第１の電極の前記自由端が挿入される隙間と、
を有することを特徴とする請求項１乃至請求項３のいずれか１項に記載のＭＥＭＳ素子。
【請求項５】
前記駆動電極は、前記第１の支柱と前記第２の電極の間と、前記第２の支柱と前記第２の電極の間との双方の領域に形成されることを特徴とする請求項２乃至請求項４のいずれか１項に記載のＭＥＭＳ素子。
【請求項６】
前記第１の支柱と前記第２の支柱の少なくとも一方は導電性支柱であり、
前記絶縁基板の下には下側導電膜が形成され、
前記絶縁基板の中には前記導電性支柱と前記下側導電膜を電気的に接続するビアが形成されていることを特徴とする請求項１乃至請求項５のいずれか１項に記載のＭＥＭＳ素子。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１２−１９６７２７（Ｐ２０１２−１９６７２７Ａ）
【公開日】平成２４年１０月１８日（２０１２．１０．１８）
【国際特許分類】
【出願番号】特願２０１１−６０９７１（Ｐ２０１１−６０９７１）
【出願日】平成２３年３月１８日（２０１１．３．１８）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２４年１０月１８日（２０１２．１０．１８）
【国際特許分類】
【出願日】平成２３年３月１８日（２０１１．３．１８）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]