MOS抵抗制御装置、MOS減衰器
【課題】MOS抵抗の制御精度を向上することができるMOS抵抗制御装置およびこれを利用したMOS減衰器を提供すること。
【解決手段】ソースドレインが直列に接続され、該直列に接続されたソースドレインのうち最も外側のソースが第1の基準電位に接続された2以上のMOSトランジスタと、この2以上のMOSトランジスタの直列に接続されたソースドレインのうち最も外側のドレインと第2の基準電位との間に挿入・接続された電流源と、第1、第2の入力端、および出力端を有し、該第1の入力端に第3の基準電位が供給され、該第2の入力端が最も外側のドレインと第2の基準電位との接続ノードに接続され、該出力端が2以上のMOSトランジスタのゲートそれぞれに接続されたオペアンプとを具備する。
【解決手段】ソースドレインが直列に接続され、該直列に接続されたソースドレインのうち最も外側のソースが第1の基準電位に接続された2以上のMOSトランジスタと、この2以上のMOSトランジスタの直列に接続されたソースドレインのうち最も外側のドレインと第2の基準電位との間に挿入・接続された電流源と、第1、第2の入力端、および出力端を有し、該第1の入力端に第3の基準電位が供給され、該第2の入力端が最も外側のドレインと第2の基準電位との接続ノードに接続され、該出力端が2以上のMOSトランジスタのゲートそれぞれに接続されたオペアンプとを具備する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、MOSトランジスタのソースドレイン間抵抗の制御を行うMOS抵抗制御装置およびこれを利用したMOS減衰器に関する。
【背景技術】
【0002】
様々な電子回路において、抵抗素子としてMOSトランジスタの線形領域を利用することは広く行われている。線形領域におけるMOSトランジスタのドレインソース間抵抗Rmosは、Rmos≒1/{β(Vgs−Vth)}で近似できる。ここでβは、β=(μn・Cox/2)・(W/L)であり、μnは電子移動度、CoxはMOSトランジスタのゲート容量、Lはゲート長、Wはゲート幅である。また、Vgsはゲートソース間電圧、Vthはしきい値電圧である。上記の式より、線形領域を利用したMOS抵抗は、ゲート電圧を可変することで、値を可変できる。
【0003】
MOS抵抗の値を制御する回路の例として例えば下記特許文献1に開示のものがある。この回路はオペアンプによる帰還回路を使用する。概略的には、目的のMOS抵抗を実現するゲート電圧を、ソースドレイン間電圧のオペアンプへのフィードバックにより得ている。発生させたゲートへの供給電圧をほかのMOSトランジスタのゲートに供給することで供給先のMOSトランジスタが所望のMOS抵抗に制御される。
【0004】
また、MOS抵抗を利用した応用回路として、下記非特許文献1に開示の可変減衰器がある。概略的には、対地の抵抗および通過の抵抗としてMOS抵抗を用い、対地のMOSトランジスタのゲート電圧を可変することで可変減衰器とする。対地の抵抗のみを変化させると減衰器として特性インピーダンスが所定値からはずれる(=非整合状態になる)ので、通過のMOSトランジスタのゲートには、特性インピーダンスが所定値を保つようにすべく所定電圧を加える。この所定電圧を得るため、信号を通過させる可変減衰器と同様な構成を有する模擬回路(レプリカ)およびオペアンプによるフィードバック構成を備えている。
【0005】
ここで対地のMOSトランジスタのゲートへの供給電圧として、上記特許文献1に開示の回路により発生させた電圧を利用することができる。このような組合せでは、各MOSトランジスタの特性(例えばしきい値電圧)が標準から同一方向に外れた場合でもそれらのペア性が保たれる限りは、減衰量を高精度に制御できる。この点は利点になるものの、MOS抵抗を制御する回路側で使用のオペアンプに直流オフセットがある場合にはこの影響が可変減衰器の側に現われる。このような改善課題については特許文献1、非特許文献1に開示、示唆はない。
【特許文献1】特開平10−200334号公報
【非特許文献1】Hakan Dogan, Robert G.Meyer and Ali M.Niknejad BWRC, UC Berkeley, “A DC-10GHz Linear-in-dB Attenuator in 0.13um CMOS Technology”, IEEE 2004 CUSTOM INTEGRATED CIRCUITS CONFERENCE pp609-612
【発明の開示】
【発明が解決しようとする課題】
【0006】
本発明は、MOS抵抗の制御精度を向上することができるMOS抵抗制御装置およびこれを利用したMOS減衰器を提供することを目的とする。
【課題を解決するための手段】
【0007】
本発明の一態様であるMOS抵抗制御装置は、ソースドレインが直列に接続され、該直列に接続されたソースドレインのうち最も外側のソースが第1の基準電位に接続された2以上のMOSトランジスタと、前記2以上のMOSトランジスタの前記直列に接続されたソースドレインのうち最も外側のドレインと第2の基準電位との間に挿入・接続された電流源と、第1、第2の入力端、および出力端を有し、該第1の入力端に第3の基準電位が供給され、該第2の入力端が前記最も外側のドレインと前記第2の基準電位との接続ノードに接続され、該出力端が前記2以上のMOSトランジスタのゲートそれぞれに接続されたオペアンプとを具備する。
【0008】
すなわち、このMOS抵抗制御装置では、これ自身が有するMOSトランジスタ(このMOSトランジスタも所望の抵抗値に制御される)が2以上のMOSトランジスタのソースドレイン直列配置となっている。そしてそれらのゲートには共通してオペアンプの出力端が接続される。このような構成では、オペアンプの入力オフセット電圧の影響は、2以上のMOSトランジスタおのおのに分散されて現われる。したがって、分散された影響のMOSトランジスタと同様の抵抗を、オペアンプの出力端から供給されるほかのMOSトランジスタに発生させることができる。よって、MOS抵抗の制御精度を向上することができる。
【0009】
また、本発明の別の態様であるMOS減衰器は、ソースドレインが直列に接続され、該直列に接続されたソースドレインのうち最も外側のソースが第1の基準電位に接続された2以上のMOSトランジスタと、前記2以上のMOSトランジスタの前記直列に接続されたソースドレインのうち最も外側のドレインと第2の基準電位との間に挿入・接続された電流源と、第1、第2の入力端、および出力端を有し、該第1の入力端に第3の基準電位が供給され、該第2の入力端が前記最も外側のドレインと前記第2の基準電位との接続ノードに接続され、該出力端が前記2以上のMOSトランジスタのゲートそれぞれに接続された第1のオペアンプと、入力端と出力端とを有し、かつ、該入力端から該出力端への間に複数の対地のMOSトランジスタと1以上の通過のMOSトランジスタとを有し、該複数の対地のMOSトランジスタのゲートそれぞれに前記第1のオペアンプの前記出力端が接続され、該1以上の通過のMOSトランジスタのゲートに該入力端と該出力端との間の特性インピーダンスを所定に設定するための制御電圧が供給された第1の減衰器と、前記第1の減衰器の前記入力端と第4の基準電位との間に挿入・接続された、前記特性インピーダンスに相当するインピーダンスの第1の抵抗器と、前記第1の減衰器の前記出力端と第5の基準電位との間に挿入・接続された、前記特性インピーダンスに相当するインピーダンスの第2の抵抗器と、前記第1の減衰器の前記出力端の電圧を所定電圧と比較して増幅された出力信号を前記制御電圧として出力する第2のオペアンプと、入力端と出力端を有し、かつ、該入力端から該出力端への間に複数の対地のMOSトランジスタと1以上の通過のMOSトランジスタとを有し、該複数の対地のMOSトランジスタのゲートそれぞれに前記第1のオペアンプの前記出力端が接続され、該1以上の通過のMOSトランジスタのゲートに前記制御電圧が供給された第2の減衰器とを具備する。
【0010】
このMOS減衰器は、上記のMOS抵抗制御装置を利用したものである。すなわち、減衰器の対地のMOSトランジスタによるMOS抵抗の発生に、上記MOS抵抗制御装置の出力電圧が利用される。したがって、対地のMOS抵抗の制御精度が向上しており、より好ましい設計意図の減衰特性が得られる。
【発明の効果】
【0011】
本発明によれば、MOS抵抗制御装置およびこれを利用したMOS減衰器において、MOS抵抗の制御精度を向上することができる。
【発明を実施するための最良の形態】
【0012】
上記一態様における実施態様として、前記2以上のMOSトランジスタのそれぞれが、おのおののチャネルが形成される半導体領域に前記第1の基準電位が共通に供給されている、とすることができる。MOSトランジスタは、一般に、チャネルが形成される半導体領域(場合により基板、ボディなどと呼ばれる)を有する。この半導体領域に、共通した第1の基準電位が供給される構造の半導体デバイスは、プロセスとしてより簡易で済む。よってチップ面積を減縮しやすくかつ低コストになる。
【0013】
また、実施態様として、前記2以上のMOSトランジスタのそれぞれが、おのおののチャネルが形成される半導体領域にそれぞれのソースの電位が供給されている、とすることもできる。このようにそれぞれのMOSトランジスタで、自身のソース電圧がチャネル形成の半導体領域に供給される構造によれば、各MOSトランジスタにおける基板効果を揃えることができる。したがって、基板効果の違いによる各MOSトランジスタの特性ばらつき(例えばしきい値電圧)を抑制することができ、より好ましい電圧をオペアンプの出力端に得ることができる。
【0014】
また、上記別の態様における実施態様として、前記2以上のMOSトランジスタのゲート長およびゲート幅が、前記第1の減衰器の前記複数の対地のMOSトランジスタのうちのいずれかのゲート長およびゲート幅とそれぞれほぼ同じである、とすることができる。このように制御する側の構成であるMOSトランジスタと制御される側の構成であるMOSトランジスタとでそれらのサイズが同じである場合、設計意図からの誤差を小さくできる。すなわち、誤差の小さな高精度の制御になる。
【0015】
また、実施態様として、前記2以上のMOSトランジスタのゲート長が、前記第1の減衰器の前記複数の対地のMOSトランジスタのうちのいずれかのゲート長とほぼ同じであり、前記2以上のMOSトランジスタのゲート幅が、前記第1の減衰器の前記複数の対地のMOSトランジスタのうちのいずれかのゲート幅と所定比にある、とすることもできる。第1の減衰器の対地のMOSトランジスタのゲート幅を小さくすれば、電流減となり省電力化を図ることができる。
【0016】
以上を踏まえ、以下では実施形態を図面を参照しながら説明する。図1は、一実施形態に係るMOS抵抗制御装置の構成を示している。図示するように、このMOS抵抗制御装置10は、MOSトランジスタ11、12、オペアンプ13、定電流源14、基準電圧源15を有する。オペアンプ13の出力は、このMOS抵抗制御装置10の出力端Voutでもある。
【0017】
MOSトランジスタ(nチャネルMOSトランジスタ)11、12は、ソースドレインが直列に接続され、それらの外側のソース(MOSトランジスタ12のソース)がグラウンド(第1の基準電位)に接続される。また、それぞれのMOSトランジスタのチャネルが形成される半導体領域(基板、ボディ)は、図面に記号化して表わされているように、共通にグラウンドの電位にされる。また、それらの外側のドレイン(MOSトランジスタ11のドレイン)が定電流源14の一端に接続される。さらに、それらのゲートには共通してオペアンプ13の出力電圧が供給される。
【0018】
オペアンプ13は、2つの入力端と出力端を有し、反転入力として基準電圧源15の電圧(第3の基準電位)が供給され、非反転入力としてMOSトランジスタ11のドレインと定電流源14との接続ノードに発生する電圧が供給される。出力端はMOSトランジスタ11、12のゲートに接続される。定電流源14は、MOSトランジスタ11のドレインと電源電圧(第2の基準電位)との間に挿入、接続され、電流IcntをMOSトランジスタに流し込む。基準電圧源15は、MOSトランジスタ11、12の直列接続の両端に基準電位2Vrefを発生させるための基準電圧源である。すなわち、オペアンプ13の両入力端間がイマジナリショートとなることから、この基準電位2Vrefに等しい電圧がMOSトランジスタ11、12の直列接続の両端に発生する。
【0019】
図2は、図1に示したMOS抵抗制御装置の動作特性を示している。横軸にMOSトランジスタ11、12それぞれのソースドレイン間電圧Vdsをとり、縦軸に同トランジスタ11、12それぞれのドレイン電流Idsをとると、ゲートソース間電圧Vgsが振られた場合には、図示するようにMOS抵抗Rmos=Vds/Idsが変化する(原点に近い領域で線形領域)。ここで図1において実際に発生するMOS抵抗Rmosは、図示するようにVref/Icntであり、この抵抗値に相当の直線上のある点がVref、Icntに対応している。
【0020】
なお、厳密には、MOSトランジスタ11と同12とではゲートソース間電圧Vgsが異なることから、それらのソースドレイン間電圧Vdsは互いに多少異なる。ここではMOSトランジスタ11と同12とでゲートソース間電圧Vgsが実際上あまり異ならないとの仮定を置いている。これによれば、MOSトランジスタ11、同12とでそれらのソースドレイン間電圧Vdsはほぼ等しくそれぞれVrefになる。
【0021】
MOSトランジスタ12のゲート電圧として供給されているオペアンプ13の出力電圧は、出力端子16に接続されるべき他のMOSトランジスタにMOSトランジスタ12と同じMOS抵抗を発生させる電圧である。ただし、同じMOS抵抗となるのは、この「他のMOSトランジスタ」のサイズ(ゲート長、ゲート幅)がMOSトランジスタ12と同じ場合である。同一ゲート長でもMOSトランジスタ12よりゲート幅が大きくなればMOS抵抗は小さくなり、すなわちゲート幅に応じたMOS抵抗になる。
【0022】
図3は、図1に示したMOS抵抗制御装置における、オペアンプのオフセットの影響を構成として示している。図3に示すように、オペアンプ13の直流入力オフセットVoffは電圧源31としてオペアンプ13の入力端に付加して考えることができる。この場合のMOS抵抗制御装置10では、MOSトランジスタ11、12のソースドレイン間電圧Vdsは、それぞれVref+Voff/2となり、オフセットがMOSトランジスタ11、12のそれぞれに対しては半分ずつ影響する。
【0023】
図4は、図3に示したオペアンプのオフセットの影響を加味した場合の、図1に示したMOS抵抗制御装置の動作特性を示している。図4に示すように、MOSトランジスタ11、12においてソースドレイン間電圧VdsがVrefからVref+Voff/2に変化することにより、これらのMOS抵抗Rmosも(Vref+Voff/2)/Icntに変化する。
【0024】
図5は、図1に示したMOS抵抗制御装置に比較・参照されるべき構成例を示している。図5において図1、図3中に示した構成要素と同一のものには同一符号を付している。このMOS抵抗制御装置50では、MOSトランジスタ12に直列のMOSトランジスタ11がなく、さらにオペアンプ13の反転入力に供給される電圧は基準電圧源15Aによる基準電圧Vrefになっている。
【0025】
図6は、図5に示した構成例の動作特性を示している。図6に示すように、MOSトランジスタ12においてソースドレイン間電圧VdsがVref+Voffになることにより、ここでのMOS抵抗Rmosは(Vref+Voff)/Icntになる。このRmos値は、図4におけるRmos(Vref+Voff/2)/Icntよりオフセット電圧Voffの影響を大きく受けている(2倍になっている)。よって、図5における出力端子16に接続されるべき他のMOSトランジスタには、図3のそれと比較して、理想のMOS抵抗値からの偏差の大きいMOS抵抗が発生する。以上から、図5に示す比較・参照例に比べ、図3(図1)の構成では出力端子16に接続されるべき他のMOSトランジスタのMOS抵抗を精度よく制御できることが示されている。
【0026】
次に、別の実施形態について図7を参照して説明する。図7は、別の実施形態に係るMOS抵抗制御装置の構成を示している。図7においてすでに説明した図中に登場のものと同一のものには同一符号を付している。その部分の説明は省略する。
【0027】
この実施形態では、図1に示した実施形態における考え方をさらに進めてMOSトランジスタ11、12に直列にMOSトランジスタ71を接続している。MOSトランジスタ71のゲートにはオペアンプ13の出力電圧が供給される。オペアンプ13の反転入力側には、基準電圧源15Bの出力電圧3Vrefが基準電位として供給される。
【0028】
このような構成によれば、MOSトランジスタ71、11、12の各ソースドレイン間電圧VdsはそれぞれほぼVrefになり、したがって、オペアンプ13のオフセット電圧も3分割されてそれぞれに印加されることになる。よって、MOSトランジスタ12のMOS抵抗を、このオフセット電圧の影響をさらに抑制して発生させることができる。したがって、出力端子16に接続されるべき他のMOSトランジスタのMOS抵抗をさらに精度よく制御できる。同様にして、MOSトランジスタ71のような直列接続のMOSトランジスタをさらに増すことで、効果を一層向上することが可能である。
【0029】
次に、さらに別の実施形態に係るMOS抵抗制御装置について図8を参照して説明する。図8は、さらに別の実施形態に係るMOS抵抗制御装置の構成を示している。図8において、すでに説明した図中に示した構成要素と同一のものには同一符号を付している。その部分の説明は省略する。
【0030】
この実施形態では、図1中に示したMOSトランジスタ11、12に代えて、チャネルが形成される半導体領域(基板、ボディ)が、図面に記号化して表わされているように、それぞれのソースの電位にされているMOSトランジスタ11A、12Aを使用する。このようなMOSトランジスタ11A、12Aを使用することにより、いわゆる基板効果(基板電圧がソース電圧と異なることによりしきい値電圧が変化する現象)を回避することができ、回路設計が容易になる。ただし、プロセス的な負担は増しかつチップ面積の増大になる。簡易なプロセスおよびチップ面積削減により低コスト化を図る意味では図1に示した実施形態の方がよい。
【0031】
次に、さらに別の(第4の)実施形態に係るMOS抵抗制御装置について図9を参照して説明する。図9は、さらに別の(第4の)実施形態に係るMOS抵抗制御装置の構成を示している。図9において、すでに説明した図中に示した構成要素と同一のものには同一符号を付している。その部分の説明は省略する。
【0032】
このMOS抵抗制御装置90では、基準電圧源15に代えて、抵抗値Rrefの抵抗91とこの抵抗91に電流Irefを流し込む基準電流源92とを用いる。他の部分は図1と同じである。このような構成によれば、電流Irefと定電流源14の電流Icntとをそれらの値として関連性よく発生することができる前提で、理想からの誤差のより小さな出力電圧を出力端子16に発生することができる。
【0033】
次に、一実施形態に係るMOS減衰器を図10を参照して説明する。図10は、一実施形態に係るMOS減衰器の構成を示している。図10において、すでに説明した図中に示した構成要素と同一のものには同一符号を付している。その部分の説明は省略する。
【0034】
このMOS減衰器は、図9に示したMOS抵抗制御装置90を利用する。すなわち、基準電流源92の電流Irefを変化することで減衰特性を可変できる。MOS抵抗制御装置90を除く部分として、レプリカとしての、MOSトランジスタによる減衰器101と、信号通過用の(実際の)、MOSトランジスタによる減衰器103とを有する。
【0035】
レプリカの減衰器101には、その入力側とグラウンドとの間に信号源のインピーダンスに相当の抵抗R0が挿入・接続され、出力側と電源電圧との間に終端抵抗に相当の抵抗R1が挿入・接続される。レプリカの減衰器101の内部は、対地のMOSトランジスタT1、T2、T3と通過のMOSトランジスタT4、T5とが設けられる。対地のMOSトランジスタT1、T2、T3の各ゲートには、MOS抵抗制御装置90の出力電圧が供給される。通過のMOSトランジスタT4、T5の各ゲートには、レプリカの減衰器101の特性インピーダンスを所定に設定するための電圧としてオペアンプ102の出力が導かれている。
【0036】
なお、レプリカの減衰器101の構成とほぼ同様に、信号通過用の減衰器103は構成されている(MOSトランジスタT6、T7、T8、T9、T10)。信号通過用の減衰器103のMOSトランジスタT6、T7、T8、T9、T10の各ゲートに挿入された抵抗R4、R5、R6、R7、R8は、減衰器103を通過する高周波信号の影響が減衰器103の外に現われにくいようにするためである。対地のMOSトランジスタT6、T7、T8の各ゲートにMOS抵抗制御装置90の出力電圧が供給されるべく接続を有する点、および通過のMOSトランジスタT9、T10の各ゲートにオペアンプ102の出力が導かれている点も同じである。
【0037】
レプリカの減衰器101の出力側は抵抗R1に接続されるとともにオペアンプ102の非反転の入力端にも導かれる。オペアンプ102の反転の入力端には抵抗R2と抵抗R3とによる中点電圧が導かれる。このような構成によれば、オペアンプ102の両入力端がイマジナリショートなので、R1=R2としたとき、レプリカの減衰器101の出力側からその内部を見込む抵抗がR3に等しくなるように、オペアンプ102によるフィードバックがMOSトランジスタT4、T5の両ゲートにかかる。したがって、R2、R3を設定すべき特性インピーダンスに相当の値とすれば、レプリカの減衰器101の特性インピーダンスは所定に設定されることになる。これにより、信号通過用の減衰器103の特性インピーダンスも所定に設定される。
【0038】
図10に示すMOS減衰器では、レプリカの減衰器101および信号通過用の減衰器103それぞれの対地のMOSトランジスタT1、T2、T3、T6、T7、T8のゲート電圧として、上記説明のMOS抵抗制御装置90の出力電圧が供給されている。したがって、オペアンプ13が有する入力オフセットからの影響の小さいMOS抵抗をそれらの対地のMOSトランジスタT1、T2、T3、T6、T7、T8に発生させることができる。よって、設計意図の減衰特性からの誤差が抑制される。なお、この効果をより高めるには、MOSトランジスタT1、T2、T3、T6、T7、T8とMOS抵抗制御装置90内のMOSトランジスタ11、12とのペア性が向上するように、これらを近接したレイアウトとするのが好ましい。
【0039】
ちなみに、レプリカの減衰器101における対地のMOSトランジスタT2、および信号通過用の減衰器103における対地のMOSトランジスタT7は、2つのπ型構成の共通部分として設けられたMOS抵抗である。よって、MOSトランジスタT1(T6)、T3(T8)に比べてサイズ(ゲート幅)を2倍にしそのMOS抵抗を半分にする(電流密度として等しくする)設計がより実際的な設計である。
【0040】
また、これを前提に、レプリカの減衰器101の対地のMOSトランジスタT1、T2、T3のサイズ(ゲート幅)をMOS抵抗制御装置90のMOSトランジスタ11、12より小さくするようにしてもよい。これによれば、レプリカの減衰器101に流れる電流が小さくなるので省電力化が可能である。なお、ゲート長についてはプロセスを複雑化しないようゲート幅の大小にかかわらずすべて同じにするのが好ましい。
【0041】
なお、図11に示すように、レプリカの減衰器101Aとしてその内部に、MOSトランジスタT1、T2、T3に代えて、MOSトランジスタ11、12と同様に接続したMOSトランジスタT11、T12、MOSトランジスタT21、T22、MOSトランジスタT31、T32を設けてもよい。MOSトランジスタT11、T12は、ソースドレインが直列に接続され、それらの外側のソース(MOSトランジスタT12のソース)がグラウンド(第1の基準電位)に接続される。また、それぞれのMOSトランジスタのチャネルが形成される半導体領域(基板、ボディ)は、図面に記号化されているように、共通にグラウンドの電位にされる。
【0042】
さらに、MOSトランジスタによる減衰器103Aとしてその内部に、MOSトランジスタT6、T7、T8に代えて、MOSトランジスタ11、12と同様に接続したMOSトランジスタT61、T62、MOSトランジスタT71、T72、MOSトランジスタT81、T82を設けてもよい。MOSトランジスタT61、T62は、ソースドレインが直列に接続され、それらの外側のソース(MOSトランジスタT62のソース)がグラウンド(第1の基準電位)に接続される。また、それぞれのMOSトランジスタのチャネルが形成される半導体領域(基板、ボディ)は、図面に記号化されているように、共通にグラウンドの電位にされる。
【0043】
本発明は上記各実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記各実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素からいくつかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【0044】
【図1】一実施形態に係るMOS抵抗制御装置の構成を示す回路図。
【図2】図1に示したMOS抵抗制御装置の動作を説明するための特性図。
【図3】図1に示したMOS抵抗制御装置における、オペアンプのオフセットの影響を示す構成図。
【図4】図3に示したオペアンプのオフセットの影響を加味した場合の、図1に示したMOS抵抗制御装置の動作を説明するための特性図。
【図5】図1に示したMOS抵抗制御装置に比較・参照されるべき構成例を示す回路図。
【図6】図5に示した構成例の動作を説明するための特性図。
【図7】別の実施形態に係るMOS抵抗制御装置の構成を示す回路図。
【図8】さらに別の実施形態に係るMOS抵抗制御装置の構成を示す回路図。
【図9】さらに別の(第4の)実施形態に係るMOS抵抗制御装置の構成を示す回路図。
【図10】一実施形態に係るMOS減衰器の構成を示す回路図。
【図11】別の実施形態に係るMOS減衰器の構成を示す回路図。
【符号の説明】
【0045】
10、50、70、80、90…MOS抵抗制御装置、11…MOSトランジスタ、11A…MOSトランジスタ、12…MOSトランジスタ、12A…MOSトランジスタ、13…オペアンプ、14…定電流源、15、15A、15B…基準電圧源、16…出力端子、31…オペアンプの入力オフセット電圧として想定の電圧源、71…MOSトランジスタ、91…抵抗、92…基準電流源、101、101A…MOSトランジスタによる減衰器(レプリカ)、102…オペアンプ、103、103A…MOSトランジスタによる減衰器(信号通過用)。
【技術分野】
【0001】
本発明は、MOSトランジスタのソースドレイン間抵抗の制御を行うMOS抵抗制御装置およびこれを利用したMOS減衰器に関する。
【背景技術】
【0002】
様々な電子回路において、抵抗素子としてMOSトランジスタの線形領域を利用することは広く行われている。線形領域におけるMOSトランジスタのドレインソース間抵抗Rmosは、Rmos≒1/{β(Vgs−Vth)}で近似できる。ここでβは、β=(μn・Cox/2)・(W/L)であり、μnは電子移動度、CoxはMOSトランジスタのゲート容量、Lはゲート長、Wはゲート幅である。また、Vgsはゲートソース間電圧、Vthはしきい値電圧である。上記の式より、線形領域を利用したMOS抵抗は、ゲート電圧を可変することで、値を可変できる。
【0003】
MOS抵抗の値を制御する回路の例として例えば下記特許文献1に開示のものがある。この回路はオペアンプによる帰還回路を使用する。概略的には、目的のMOS抵抗を実現するゲート電圧を、ソースドレイン間電圧のオペアンプへのフィードバックにより得ている。発生させたゲートへの供給電圧をほかのMOSトランジスタのゲートに供給することで供給先のMOSトランジスタが所望のMOS抵抗に制御される。
【0004】
また、MOS抵抗を利用した応用回路として、下記非特許文献1に開示の可変減衰器がある。概略的には、対地の抵抗および通過の抵抗としてMOS抵抗を用い、対地のMOSトランジスタのゲート電圧を可変することで可変減衰器とする。対地の抵抗のみを変化させると減衰器として特性インピーダンスが所定値からはずれる(=非整合状態になる)ので、通過のMOSトランジスタのゲートには、特性インピーダンスが所定値を保つようにすべく所定電圧を加える。この所定電圧を得るため、信号を通過させる可変減衰器と同様な構成を有する模擬回路(レプリカ)およびオペアンプによるフィードバック構成を備えている。
【0005】
ここで対地のMOSトランジスタのゲートへの供給電圧として、上記特許文献1に開示の回路により発生させた電圧を利用することができる。このような組合せでは、各MOSトランジスタの特性(例えばしきい値電圧)が標準から同一方向に外れた場合でもそれらのペア性が保たれる限りは、減衰量を高精度に制御できる。この点は利点になるものの、MOS抵抗を制御する回路側で使用のオペアンプに直流オフセットがある場合にはこの影響が可変減衰器の側に現われる。このような改善課題については特許文献1、非特許文献1に開示、示唆はない。
【特許文献1】特開平10−200334号公報
【非特許文献1】Hakan Dogan, Robert G.Meyer and Ali M.Niknejad BWRC, UC Berkeley, “A DC-10GHz Linear-in-dB Attenuator in 0.13um CMOS Technology”, IEEE 2004 CUSTOM INTEGRATED CIRCUITS CONFERENCE pp609-612
【発明の開示】
【発明が解決しようとする課題】
【0006】
本発明は、MOS抵抗の制御精度を向上することができるMOS抵抗制御装置およびこれを利用したMOS減衰器を提供することを目的とする。
【課題を解決するための手段】
【0007】
本発明の一態様であるMOS抵抗制御装置は、ソースドレインが直列に接続され、該直列に接続されたソースドレインのうち最も外側のソースが第1の基準電位に接続された2以上のMOSトランジスタと、前記2以上のMOSトランジスタの前記直列に接続されたソースドレインのうち最も外側のドレインと第2の基準電位との間に挿入・接続された電流源と、第1、第2の入力端、および出力端を有し、該第1の入力端に第3の基準電位が供給され、該第2の入力端が前記最も外側のドレインと前記第2の基準電位との接続ノードに接続され、該出力端が前記2以上のMOSトランジスタのゲートそれぞれに接続されたオペアンプとを具備する。
【0008】
すなわち、このMOS抵抗制御装置では、これ自身が有するMOSトランジスタ(このMOSトランジスタも所望の抵抗値に制御される)が2以上のMOSトランジスタのソースドレイン直列配置となっている。そしてそれらのゲートには共通してオペアンプの出力端が接続される。このような構成では、オペアンプの入力オフセット電圧の影響は、2以上のMOSトランジスタおのおのに分散されて現われる。したがって、分散された影響のMOSトランジスタと同様の抵抗を、オペアンプの出力端から供給されるほかのMOSトランジスタに発生させることができる。よって、MOS抵抗の制御精度を向上することができる。
【0009】
また、本発明の別の態様であるMOS減衰器は、ソースドレインが直列に接続され、該直列に接続されたソースドレインのうち最も外側のソースが第1の基準電位に接続された2以上のMOSトランジスタと、前記2以上のMOSトランジスタの前記直列に接続されたソースドレインのうち最も外側のドレインと第2の基準電位との間に挿入・接続された電流源と、第1、第2の入力端、および出力端を有し、該第1の入力端に第3の基準電位が供給され、該第2の入力端が前記最も外側のドレインと前記第2の基準電位との接続ノードに接続され、該出力端が前記2以上のMOSトランジスタのゲートそれぞれに接続された第1のオペアンプと、入力端と出力端とを有し、かつ、該入力端から該出力端への間に複数の対地のMOSトランジスタと1以上の通過のMOSトランジスタとを有し、該複数の対地のMOSトランジスタのゲートそれぞれに前記第1のオペアンプの前記出力端が接続され、該1以上の通過のMOSトランジスタのゲートに該入力端と該出力端との間の特性インピーダンスを所定に設定するための制御電圧が供給された第1の減衰器と、前記第1の減衰器の前記入力端と第4の基準電位との間に挿入・接続された、前記特性インピーダンスに相当するインピーダンスの第1の抵抗器と、前記第1の減衰器の前記出力端と第5の基準電位との間に挿入・接続された、前記特性インピーダンスに相当するインピーダンスの第2の抵抗器と、前記第1の減衰器の前記出力端の電圧を所定電圧と比較して増幅された出力信号を前記制御電圧として出力する第2のオペアンプと、入力端と出力端を有し、かつ、該入力端から該出力端への間に複数の対地のMOSトランジスタと1以上の通過のMOSトランジスタとを有し、該複数の対地のMOSトランジスタのゲートそれぞれに前記第1のオペアンプの前記出力端が接続され、該1以上の通過のMOSトランジスタのゲートに前記制御電圧が供給された第2の減衰器とを具備する。
【0010】
このMOS減衰器は、上記のMOS抵抗制御装置を利用したものである。すなわち、減衰器の対地のMOSトランジスタによるMOS抵抗の発生に、上記MOS抵抗制御装置の出力電圧が利用される。したがって、対地のMOS抵抗の制御精度が向上しており、より好ましい設計意図の減衰特性が得られる。
【発明の効果】
【0011】
本発明によれば、MOS抵抗制御装置およびこれを利用したMOS減衰器において、MOS抵抗の制御精度を向上することができる。
【発明を実施するための最良の形態】
【0012】
上記一態様における実施態様として、前記2以上のMOSトランジスタのそれぞれが、おのおののチャネルが形成される半導体領域に前記第1の基準電位が共通に供給されている、とすることができる。MOSトランジスタは、一般に、チャネルが形成される半導体領域(場合により基板、ボディなどと呼ばれる)を有する。この半導体領域に、共通した第1の基準電位が供給される構造の半導体デバイスは、プロセスとしてより簡易で済む。よってチップ面積を減縮しやすくかつ低コストになる。
【0013】
また、実施態様として、前記2以上のMOSトランジスタのそれぞれが、おのおののチャネルが形成される半導体領域にそれぞれのソースの電位が供給されている、とすることもできる。このようにそれぞれのMOSトランジスタで、自身のソース電圧がチャネル形成の半導体領域に供給される構造によれば、各MOSトランジスタにおける基板効果を揃えることができる。したがって、基板効果の違いによる各MOSトランジスタの特性ばらつき(例えばしきい値電圧)を抑制することができ、より好ましい電圧をオペアンプの出力端に得ることができる。
【0014】
また、上記別の態様における実施態様として、前記2以上のMOSトランジスタのゲート長およびゲート幅が、前記第1の減衰器の前記複数の対地のMOSトランジスタのうちのいずれかのゲート長およびゲート幅とそれぞれほぼ同じである、とすることができる。このように制御する側の構成であるMOSトランジスタと制御される側の構成であるMOSトランジスタとでそれらのサイズが同じである場合、設計意図からの誤差を小さくできる。すなわち、誤差の小さな高精度の制御になる。
【0015】
また、実施態様として、前記2以上のMOSトランジスタのゲート長が、前記第1の減衰器の前記複数の対地のMOSトランジスタのうちのいずれかのゲート長とほぼ同じであり、前記2以上のMOSトランジスタのゲート幅が、前記第1の減衰器の前記複数の対地のMOSトランジスタのうちのいずれかのゲート幅と所定比にある、とすることもできる。第1の減衰器の対地のMOSトランジスタのゲート幅を小さくすれば、電流減となり省電力化を図ることができる。
【0016】
以上を踏まえ、以下では実施形態を図面を参照しながら説明する。図1は、一実施形態に係るMOS抵抗制御装置の構成を示している。図示するように、このMOS抵抗制御装置10は、MOSトランジスタ11、12、オペアンプ13、定電流源14、基準電圧源15を有する。オペアンプ13の出力は、このMOS抵抗制御装置10の出力端Voutでもある。
【0017】
MOSトランジスタ(nチャネルMOSトランジスタ)11、12は、ソースドレインが直列に接続され、それらの外側のソース(MOSトランジスタ12のソース)がグラウンド(第1の基準電位)に接続される。また、それぞれのMOSトランジスタのチャネルが形成される半導体領域(基板、ボディ)は、図面に記号化して表わされているように、共通にグラウンドの電位にされる。また、それらの外側のドレイン(MOSトランジスタ11のドレイン)が定電流源14の一端に接続される。さらに、それらのゲートには共通してオペアンプ13の出力電圧が供給される。
【0018】
オペアンプ13は、2つの入力端と出力端を有し、反転入力として基準電圧源15の電圧(第3の基準電位)が供給され、非反転入力としてMOSトランジスタ11のドレインと定電流源14との接続ノードに発生する電圧が供給される。出力端はMOSトランジスタ11、12のゲートに接続される。定電流源14は、MOSトランジスタ11のドレインと電源電圧(第2の基準電位)との間に挿入、接続され、電流IcntをMOSトランジスタに流し込む。基準電圧源15は、MOSトランジスタ11、12の直列接続の両端に基準電位2Vrefを発生させるための基準電圧源である。すなわち、オペアンプ13の両入力端間がイマジナリショートとなることから、この基準電位2Vrefに等しい電圧がMOSトランジスタ11、12の直列接続の両端に発生する。
【0019】
図2は、図1に示したMOS抵抗制御装置の動作特性を示している。横軸にMOSトランジスタ11、12それぞれのソースドレイン間電圧Vdsをとり、縦軸に同トランジスタ11、12それぞれのドレイン電流Idsをとると、ゲートソース間電圧Vgsが振られた場合には、図示するようにMOS抵抗Rmos=Vds/Idsが変化する(原点に近い領域で線形領域)。ここで図1において実際に発生するMOS抵抗Rmosは、図示するようにVref/Icntであり、この抵抗値に相当の直線上のある点がVref、Icntに対応している。
【0020】
なお、厳密には、MOSトランジスタ11と同12とではゲートソース間電圧Vgsが異なることから、それらのソースドレイン間電圧Vdsは互いに多少異なる。ここではMOSトランジスタ11と同12とでゲートソース間電圧Vgsが実際上あまり異ならないとの仮定を置いている。これによれば、MOSトランジスタ11、同12とでそれらのソースドレイン間電圧Vdsはほぼ等しくそれぞれVrefになる。
【0021】
MOSトランジスタ12のゲート電圧として供給されているオペアンプ13の出力電圧は、出力端子16に接続されるべき他のMOSトランジスタにMOSトランジスタ12と同じMOS抵抗を発生させる電圧である。ただし、同じMOS抵抗となるのは、この「他のMOSトランジスタ」のサイズ(ゲート長、ゲート幅)がMOSトランジスタ12と同じ場合である。同一ゲート長でもMOSトランジスタ12よりゲート幅が大きくなればMOS抵抗は小さくなり、すなわちゲート幅に応じたMOS抵抗になる。
【0022】
図3は、図1に示したMOS抵抗制御装置における、オペアンプのオフセットの影響を構成として示している。図3に示すように、オペアンプ13の直流入力オフセットVoffは電圧源31としてオペアンプ13の入力端に付加して考えることができる。この場合のMOS抵抗制御装置10では、MOSトランジスタ11、12のソースドレイン間電圧Vdsは、それぞれVref+Voff/2となり、オフセットがMOSトランジスタ11、12のそれぞれに対しては半分ずつ影響する。
【0023】
図4は、図3に示したオペアンプのオフセットの影響を加味した場合の、図1に示したMOS抵抗制御装置の動作特性を示している。図4に示すように、MOSトランジスタ11、12においてソースドレイン間電圧VdsがVrefからVref+Voff/2に変化することにより、これらのMOS抵抗Rmosも(Vref+Voff/2)/Icntに変化する。
【0024】
図5は、図1に示したMOS抵抗制御装置に比較・参照されるべき構成例を示している。図5において図1、図3中に示した構成要素と同一のものには同一符号を付している。このMOS抵抗制御装置50では、MOSトランジスタ12に直列のMOSトランジスタ11がなく、さらにオペアンプ13の反転入力に供給される電圧は基準電圧源15Aによる基準電圧Vrefになっている。
【0025】
図6は、図5に示した構成例の動作特性を示している。図6に示すように、MOSトランジスタ12においてソースドレイン間電圧VdsがVref+Voffになることにより、ここでのMOS抵抗Rmosは(Vref+Voff)/Icntになる。このRmos値は、図4におけるRmos(Vref+Voff/2)/Icntよりオフセット電圧Voffの影響を大きく受けている(2倍になっている)。よって、図5における出力端子16に接続されるべき他のMOSトランジスタには、図3のそれと比較して、理想のMOS抵抗値からの偏差の大きいMOS抵抗が発生する。以上から、図5に示す比較・参照例に比べ、図3(図1)の構成では出力端子16に接続されるべき他のMOSトランジスタのMOS抵抗を精度よく制御できることが示されている。
【0026】
次に、別の実施形態について図7を参照して説明する。図7は、別の実施形態に係るMOS抵抗制御装置の構成を示している。図7においてすでに説明した図中に登場のものと同一のものには同一符号を付している。その部分の説明は省略する。
【0027】
この実施形態では、図1に示した実施形態における考え方をさらに進めてMOSトランジスタ11、12に直列にMOSトランジスタ71を接続している。MOSトランジスタ71のゲートにはオペアンプ13の出力電圧が供給される。オペアンプ13の反転入力側には、基準電圧源15Bの出力電圧3Vrefが基準電位として供給される。
【0028】
このような構成によれば、MOSトランジスタ71、11、12の各ソースドレイン間電圧VdsはそれぞれほぼVrefになり、したがって、オペアンプ13のオフセット電圧も3分割されてそれぞれに印加されることになる。よって、MOSトランジスタ12のMOS抵抗を、このオフセット電圧の影響をさらに抑制して発生させることができる。したがって、出力端子16に接続されるべき他のMOSトランジスタのMOS抵抗をさらに精度よく制御できる。同様にして、MOSトランジスタ71のような直列接続のMOSトランジスタをさらに増すことで、効果を一層向上することが可能である。
【0029】
次に、さらに別の実施形態に係るMOS抵抗制御装置について図8を参照して説明する。図8は、さらに別の実施形態に係るMOS抵抗制御装置の構成を示している。図8において、すでに説明した図中に示した構成要素と同一のものには同一符号を付している。その部分の説明は省略する。
【0030】
この実施形態では、図1中に示したMOSトランジスタ11、12に代えて、チャネルが形成される半導体領域(基板、ボディ)が、図面に記号化して表わされているように、それぞれのソースの電位にされているMOSトランジスタ11A、12Aを使用する。このようなMOSトランジスタ11A、12Aを使用することにより、いわゆる基板効果(基板電圧がソース電圧と異なることによりしきい値電圧が変化する現象)を回避することができ、回路設計が容易になる。ただし、プロセス的な負担は増しかつチップ面積の増大になる。簡易なプロセスおよびチップ面積削減により低コスト化を図る意味では図1に示した実施形態の方がよい。
【0031】
次に、さらに別の(第4の)実施形態に係るMOS抵抗制御装置について図9を参照して説明する。図9は、さらに別の(第4の)実施形態に係るMOS抵抗制御装置の構成を示している。図9において、すでに説明した図中に示した構成要素と同一のものには同一符号を付している。その部分の説明は省略する。
【0032】
このMOS抵抗制御装置90では、基準電圧源15に代えて、抵抗値Rrefの抵抗91とこの抵抗91に電流Irefを流し込む基準電流源92とを用いる。他の部分は図1と同じである。このような構成によれば、電流Irefと定電流源14の電流Icntとをそれらの値として関連性よく発生することができる前提で、理想からの誤差のより小さな出力電圧を出力端子16に発生することができる。
【0033】
次に、一実施形態に係るMOS減衰器を図10を参照して説明する。図10は、一実施形態に係るMOS減衰器の構成を示している。図10において、すでに説明した図中に示した構成要素と同一のものには同一符号を付している。その部分の説明は省略する。
【0034】
このMOS減衰器は、図9に示したMOS抵抗制御装置90を利用する。すなわち、基準電流源92の電流Irefを変化することで減衰特性を可変できる。MOS抵抗制御装置90を除く部分として、レプリカとしての、MOSトランジスタによる減衰器101と、信号通過用の(実際の)、MOSトランジスタによる減衰器103とを有する。
【0035】
レプリカの減衰器101には、その入力側とグラウンドとの間に信号源のインピーダンスに相当の抵抗R0が挿入・接続され、出力側と電源電圧との間に終端抵抗に相当の抵抗R1が挿入・接続される。レプリカの減衰器101の内部は、対地のMOSトランジスタT1、T2、T3と通過のMOSトランジスタT4、T5とが設けられる。対地のMOSトランジスタT1、T2、T3の各ゲートには、MOS抵抗制御装置90の出力電圧が供給される。通過のMOSトランジスタT4、T5の各ゲートには、レプリカの減衰器101の特性インピーダンスを所定に設定するための電圧としてオペアンプ102の出力が導かれている。
【0036】
なお、レプリカの減衰器101の構成とほぼ同様に、信号通過用の減衰器103は構成されている(MOSトランジスタT6、T7、T8、T9、T10)。信号通過用の減衰器103のMOSトランジスタT6、T7、T8、T9、T10の各ゲートに挿入された抵抗R4、R5、R6、R7、R8は、減衰器103を通過する高周波信号の影響が減衰器103の外に現われにくいようにするためである。対地のMOSトランジスタT6、T7、T8の各ゲートにMOS抵抗制御装置90の出力電圧が供給されるべく接続を有する点、および通過のMOSトランジスタT9、T10の各ゲートにオペアンプ102の出力が導かれている点も同じである。
【0037】
レプリカの減衰器101の出力側は抵抗R1に接続されるとともにオペアンプ102の非反転の入力端にも導かれる。オペアンプ102の反転の入力端には抵抗R2と抵抗R3とによる中点電圧が導かれる。このような構成によれば、オペアンプ102の両入力端がイマジナリショートなので、R1=R2としたとき、レプリカの減衰器101の出力側からその内部を見込む抵抗がR3に等しくなるように、オペアンプ102によるフィードバックがMOSトランジスタT4、T5の両ゲートにかかる。したがって、R2、R3を設定すべき特性インピーダンスに相当の値とすれば、レプリカの減衰器101の特性インピーダンスは所定に設定されることになる。これにより、信号通過用の減衰器103の特性インピーダンスも所定に設定される。
【0038】
図10に示すMOS減衰器では、レプリカの減衰器101および信号通過用の減衰器103それぞれの対地のMOSトランジスタT1、T2、T3、T6、T7、T8のゲート電圧として、上記説明のMOS抵抗制御装置90の出力電圧が供給されている。したがって、オペアンプ13が有する入力オフセットからの影響の小さいMOS抵抗をそれらの対地のMOSトランジスタT1、T2、T3、T6、T7、T8に発生させることができる。よって、設計意図の減衰特性からの誤差が抑制される。なお、この効果をより高めるには、MOSトランジスタT1、T2、T3、T6、T7、T8とMOS抵抗制御装置90内のMOSトランジスタ11、12とのペア性が向上するように、これらを近接したレイアウトとするのが好ましい。
【0039】
ちなみに、レプリカの減衰器101における対地のMOSトランジスタT2、および信号通過用の減衰器103における対地のMOSトランジスタT7は、2つのπ型構成の共通部分として設けられたMOS抵抗である。よって、MOSトランジスタT1(T6)、T3(T8)に比べてサイズ(ゲート幅)を2倍にしそのMOS抵抗を半分にする(電流密度として等しくする)設計がより実際的な設計である。
【0040】
また、これを前提に、レプリカの減衰器101の対地のMOSトランジスタT1、T2、T3のサイズ(ゲート幅)をMOS抵抗制御装置90のMOSトランジスタ11、12より小さくするようにしてもよい。これによれば、レプリカの減衰器101に流れる電流が小さくなるので省電力化が可能である。なお、ゲート長についてはプロセスを複雑化しないようゲート幅の大小にかかわらずすべて同じにするのが好ましい。
【0041】
なお、図11に示すように、レプリカの減衰器101Aとしてその内部に、MOSトランジスタT1、T2、T3に代えて、MOSトランジスタ11、12と同様に接続したMOSトランジスタT11、T12、MOSトランジスタT21、T22、MOSトランジスタT31、T32を設けてもよい。MOSトランジスタT11、T12は、ソースドレインが直列に接続され、それらの外側のソース(MOSトランジスタT12のソース)がグラウンド(第1の基準電位)に接続される。また、それぞれのMOSトランジスタのチャネルが形成される半導体領域(基板、ボディ)は、図面に記号化されているように、共通にグラウンドの電位にされる。
【0042】
さらに、MOSトランジスタによる減衰器103Aとしてその内部に、MOSトランジスタT6、T7、T8に代えて、MOSトランジスタ11、12と同様に接続したMOSトランジスタT61、T62、MOSトランジスタT71、T72、MOSトランジスタT81、T82を設けてもよい。MOSトランジスタT61、T62は、ソースドレインが直列に接続され、それらの外側のソース(MOSトランジスタT62のソース)がグラウンド(第1の基準電位)に接続される。また、それぞれのMOSトランジスタのチャネルが形成される半導体領域(基板、ボディ)は、図面に記号化されているように、共通にグラウンドの電位にされる。
【0043】
本発明は上記各実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記各実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素からいくつかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【0044】
【図1】一実施形態に係るMOS抵抗制御装置の構成を示す回路図。
【図2】図1に示したMOS抵抗制御装置の動作を説明するための特性図。
【図3】図1に示したMOS抵抗制御装置における、オペアンプのオフセットの影響を示す構成図。
【図4】図3に示したオペアンプのオフセットの影響を加味した場合の、図1に示したMOS抵抗制御装置の動作を説明するための特性図。
【図5】図1に示したMOS抵抗制御装置に比較・参照されるべき構成例を示す回路図。
【図6】図5に示した構成例の動作を説明するための特性図。
【図7】別の実施形態に係るMOS抵抗制御装置の構成を示す回路図。
【図8】さらに別の実施形態に係るMOS抵抗制御装置の構成を示す回路図。
【図9】さらに別の(第4の)実施形態に係るMOS抵抗制御装置の構成を示す回路図。
【図10】一実施形態に係るMOS減衰器の構成を示す回路図。
【図11】別の実施形態に係るMOS減衰器の構成を示す回路図。
【符号の説明】
【0045】
10、50、70、80、90…MOS抵抗制御装置、11…MOSトランジスタ、11A…MOSトランジスタ、12…MOSトランジスタ、12A…MOSトランジスタ、13…オペアンプ、14…定電流源、15、15A、15B…基準電圧源、16…出力端子、31…オペアンプの入力オフセット電圧として想定の電圧源、71…MOSトランジスタ、91…抵抗、92…基準電流源、101、101A…MOSトランジスタによる減衰器(レプリカ)、102…オペアンプ、103、103A…MOSトランジスタによる減衰器(信号通過用)。
【特許請求の範囲】
【請求項1】
ソースドレインが直列に接続され、該直列に接続されたソースドレインのうち最も外側のソースが第1の基準電位に接続された2以上のMOSトランジスタと、
前記2以上のMOSトランジスタの前記直列に接続されたソースドレインのうち最も外側のドレインと第2の基準電位との間に挿入・接続された電流源と、
第1、第2の入力端、および出力端を有し、該第1の入力端に第3の基準電位が供給され、該第2の入力端が前記最も外側のドレインと前記第2の基準電位との接続ノードに接続され、該出力端が前記2以上のMOSトランジスタのゲートそれぞれに接続されたオペアンプと
を具備することを特徴とするMOS抵抗制御装置。
【請求項2】
前記2以上のMOSトランジスタのそれぞれが、おのおののチャネルが形成される半導体領域に前記第1の基準電位が共通に供給されていることを特徴とする請求項1記載のMOS抵抗制御装置。
【請求項3】
前記2以上のMOSトランジスタのそれぞれが、おのおののチャネルが形成される半導体領域にそれぞれのソースの電位が供給されていることを特徴とする請求項1記載のMOS抵抗制御装置。
【請求項4】
ソースドレインが直列に接続され、該直列に接続されたソースドレインのうち最も外側のソースが第1の基準電位に接続された2以上のMOSトランジスタと、
前記2以上のMOSトランジスタの前記直列に接続されたソースドレインのうち最も外側のドレインと第2の基準電位との間に挿入・接続された電流源と、
第1、第2の入力端、および出力端を有し、該第1の入力端に第3の基準電位が供給され、該第2の入力端が前記最も外側のドレインと前記第2の基準電位との接続ノードに接続され、該出力端が前記2以上のMOSトランジスタのゲートそれぞれに接続された第1のオペアンプと、
入力端と出力端とを有し、かつ、該入力端から該出力端への間に複数の対地のMOSトランジスタと1以上の通過のMOSトランジスタとを有し、該複数の対地のMOSトランジスタのゲートそれぞれに前記第1のオペアンプの前記出力端が接続され、該1以上の通過のMOSトランジスタのゲートに該入力端と該出力端との間の特性インピーダンスを所定に設定するための制御電圧が供給された第1の減衰器と、
前記第1の減衰器の前記入力端と第4の基準電位との間に挿入・接続された、前記特性インピーダンスに相当するインピーダンスの第1の抵抗器と、
前記第1の減衰器の前記出力端と第5の基準電位との間に挿入・接続された、前記特性インピーダンスに相当するインピーダンスの第2の抵抗器と、
前記第1の減衰器の前記出力端の電圧を所定電圧と比較して増幅された出力信号を前記制御電圧として出力する第2のオペアンプと、
入力端と出力端を有し、かつ、該入力端から該出力端への間に複数の対地のMOSトランジスタと1以上の通過のMOSトランジスタとを有し、該複数の対地のMOSトランジスタのゲートそれぞれに前記第1のオペアンプの前記出力端が接続され、該1以上の通過のMOSトランジスタのゲートに前記制御電圧が供給された第2の減衰器と
を具備することを特徴とするMOS減衰器。
【請求項5】
前記2以上のMOSトランジスタのゲート長およびゲート幅が、前記第1の減衰器の前記複数の対地のMOSトランジスタのうちのいずれかのゲート長およびゲート幅とそれぞれほぼ同じであることを特徴とする請求項4記載のMOS減衰器。
【請求項6】
前記2以上のMOSトランジスタのゲート長が、前記第1の減衰器の前記複数の対地のMOSトランジスタのうちのいずれかのゲート長とほぼ同じであり、
前記2以上のMOSトランジスタのゲート幅が、前記第1の減衰器の前記複数の対地のMOSトランジスタのうちのいずれかのゲート幅と所定比にあることを特徴とする請求項4記載のMOS減衰器。
【請求項1】
ソースドレインが直列に接続され、該直列に接続されたソースドレインのうち最も外側のソースが第1の基準電位に接続された2以上のMOSトランジスタと、
前記2以上のMOSトランジスタの前記直列に接続されたソースドレインのうち最も外側のドレインと第2の基準電位との間に挿入・接続された電流源と、
第1、第2の入力端、および出力端を有し、該第1の入力端に第3の基準電位が供給され、該第2の入力端が前記最も外側のドレインと前記第2の基準電位との接続ノードに接続され、該出力端が前記2以上のMOSトランジスタのゲートそれぞれに接続されたオペアンプと
を具備することを特徴とするMOS抵抗制御装置。
【請求項2】
前記2以上のMOSトランジスタのそれぞれが、おのおののチャネルが形成される半導体領域に前記第1の基準電位が共通に供給されていることを特徴とする請求項1記載のMOS抵抗制御装置。
【請求項3】
前記2以上のMOSトランジスタのそれぞれが、おのおののチャネルが形成される半導体領域にそれぞれのソースの電位が供給されていることを特徴とする請求項1記載のMOS抵抗制御装置。
【請求項4】
ソースドレインが直列に接続され、該直列に接続されたソースドレインのうち最も外側のソースが第1の基準電位に接続された2以上のMOSトランジスタと、
前記2以上のMOSトランジスタの前記直列に接続されたソースドレインのうち最も外側のドレインと第2の基準電位との間に挿入・接続された電流源と、
第1、第2の入力端、および出力端を有し、該第1の入力端に第3の基準電位が供給され、該第2の入力端が前記最も外側のドレインと前記第2の基準電位との接続ノードに接続され、該出力端が前記2以上のMOSトランジスタのゲートそれぞれに接続された第1のオペアンプと、
入力端と出力端とを有し、かつ、該入力端から該出力端への間に複数の対地のMOSトランジスタと1以上の通過のMOSトランジスタとを有し、該複数の対地のMOSトランジスタのゲートそれぞれに前記第1のオペアンプの前記出力端が接続され、該1以上の通過のMOSトランジスタのゲートに該入力端と該出力端との間の特性インピーダンスを所定に設定するための制御電圧が供給された第1の減衰器と、
前記第1の減衰器の前記入力端と第4の基準電位との間に挿入・接続された、前記特性インピーダンスに相当するインピーダンスの第1の抵抗器と、
前記第1の減衰器の前記出力端と第5の基準電位との間に挿入・接続された、前記特性インピーダンスに相当するインピーダンスの第2の抵抗器と、
前記第1の減衰器の前記出力端の電圧を所定電圧と比較して増幅された出力信号を前記制御電圧として出力する第2のオペアンプと、
入力端と出力端を有し、かつ、該入力端から該出力端への間に複数の対地のMOSトランジスタと1以上の通過のMOSトランジスタとを有し、該複数の対地のMOSトランジスタのゲートそれぞれに前記第1のオペアンプの前記出力端が接続され、該1以上の通過のMOSトランジスタのゲートに前記制御電圧が供給された第2の減衰器と
を具備することを特徴とするMOS減衰器。
【請求項5】
前記2以上のMOSトランジスタのゲート長およびゲート幅が、前記第1の減衰器の前記複数の対地のMOSトランジスタのうちのいずれかのゲート長およびゲート幅とそれぞれほぼ同じであることを特徴とする請求項4記載のMOS減衰器。
【請求項6】
前記2以上のMOSトランジスタのゲート長が、前記第1の減衰器の前記複数の対地のMOSトランジスタのうちのいずれかのゲート長とほぼ同じであり、
前記2以上のMOSトランジスタのゲート幅が、前記第1の減衰器の前記複数の対地のMOSトランジスタのうちのいずれかのゲート幅と所定比にあることを特徴とする請求項4記載のMOS減衰器。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2008−124610(P2008−124610A)
【公開日】平成20年5月29日(2008.5.29)
【国際特許分類】
【出願番号】特願2006−303775(P2006−303775)
【出願日】平成18年11月9日(2006.11.9)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
【公開日】平成20年5月29日(2008.5.29)
【国際特許分類】
【出願日】平成18年11月9日(2006.11.9)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
[ Back to top ]