【課題】 ノイズと休止区間を挟んで繰り返される信号とを判別でき尚かつ小型化を図ることができる判別回路を提供する。
【解決手段】 入力信号（バンドパスフィルタ４の出力信号）についてノイズと休止区間を挟んで繰り返される信号とを判別する判別回路であって、カットオフ周波数が前記ノイズの周波数より小さく前記休止区間を挟んで繰り返される信号の１フレームと前記休止区間とを合わせた周期の逆数より大きいローパスフィルタ１１と、ローパスフィルタ１１の出力に応じて前記入力信号がノイズか休止区間を挟んで繰り返される信号かを判定する判定回路１２とを備える判別回路１００。 （もっと読む）

【課題】機械的応力および圧力歪みを低減でき、かつ、安定した素子特性を発揮できる半導体装置を提供する。
【解決手段】この半導体装置は、親チップ１の表面１１に子チップ２の表面２１を対向させて接合した、いわゆるチップ・オン・チップ構造を有している。子チップ２の表面２１には、複数の子側バンプＢ２が隆起して形成されており、この子側バンプＢ２には、子チップ２の内部の配線２４に接続された機能バンプＢＦと、子チップ２の内部の配線２４と絶縁されたダミーバンプＢＤとが含まれている。ダミーバンプＢＤの製造工程において、シード膜３１上にダミーバンプＢＤの材料を用いたメッキを行った後、シード膜３１を選択的に残しておくことにより、ダミーバンプＢＤは、このシード膜３１の残留部分を介して、子チップ２と子チップ２に隣接する他のチップ４との間に設けられたスクライブラインＳＣに接続されている。 （もっと読む）

【課題】貫通電極の形成に伴う半導体基板の金属汚染を抑制することができる半導体チップの製造方法を提供する。
【解決手段】一方表面に機能素子３が形成されたウエハＷの当該一方表面に、ウエハＷの厚さよりも浅い所定の深さの表面側凹所９を形成する。続いて、表面側凹所９内に非金属材料を供給して、当該非金属材料からなるダミープラグ８を形成する。次に、ウエハＷにおいて上記一方表面とは反対の面である裏面Ｗｒを機械的に研削して、ウエハＷを表面側凹所９の深さより小さな厚さに薄型化して、表面側凹所９をウエハＷを貫通する貫通孔にする。その後、この貫通孔内のダミープラグ８を除去し、さらに、この貫通孔内に金属材料を供給して貫通電極を形成する。 （もっと読む）

【課題】 低誘電率絶縁膜の比誘電率の増加を防止すると共にレジスト残渣を生じさせないレジスト除去を可能にする。
【解決手段】 ビアホール用開口３を有するレジストマスク４をエッチングマスクにして、第１キャップ層２ｃ、第１低誘電率膜２ｂを順次に反応性イオンエッチング（ＲＩＥ）でドライエッチングしビアホール５を形成する。そして、レジストマスク４の除去では、はじめに、上記ＲＩＥでレジストマスク４表面部に形成された変質層４ａに対して、ホットプレートにより空気雰囲気、３００℃温度、３分程度の熱処理を施すことで、変質層４ａを少なくともその一部が酸素と反応した改質層４ｂに変換させる。その後に、この改質層４ｂおよびレジストマスク４に水素ラジカルを照射して残渣のないレジスト除去を行う。 （もっと読む）

【課題】 ゲイン調整速度が速いゲイン調整回路を提供する。
【解決手段】 バンドパスフィルタ４の出力信号とノイズレベル電圧Ｖ_Tnoiseとを比較する比較器１１と、比較器１１の出力に基づく信号に応じて所定の加算値又は所定の減算値を出力する加減算値計算回路１５と、ゲイン値を一時的に記憶するゲインレジスタ１７と、加減算値計算回路１５から出力される所定の加算値又は所定の減算値とゲインレジスタ１７から出力されるゲイン値とを演算し、演算結果を前記ゲイン値としてゲインレジスタ１７に出力する加減算器１６と、ゲインレジスタ１７から出力されるゲイン値に応じてアンプ３のゲインを調整する電圧−電流変換回路１８とを備えるゲイン調整回路１００。 （もっと読む）

【課題】発光素子を所定の光量にするために発光素子に流す電流値を容易に設定できるようにするとともに、設定した電流値が容易に経時変化することの無い光量調整回路を提供できるようにして、この光量調整回路を用いた光応用装置を容易且つ安価に形成できるようにする。
【解決手段】光量を一定の明るさに維持する必要のある発光素子１と、発光素子１を発光させるために電流を供給する定電流源３ａと、発光素子１に供給される電流を変調するための変調回路４と、発光素子からの発光を受光して電流に変換するための受光素子２と、受光素子２に流れる電流を電圧に変換するための電流電圧変換回路５と、入力電圧が比較電圧よりも高いか否かを判定するコンパレータ回路６と、制御信号（ＥＮ１）に応じてクロック信号（ＣＫ）を計数動作するアップ／ダウン型のカウンタ回路７と、定電流源３ａの電流値を設定するデジタルアナログ変換回路８と、から構成されている。 （もっと読む）

【課題】 高出力化してもＣＯＤによる端面破壊を防止しながら、読出し用の低出力と書込み用の高出力とでＦＦＰの変動を抑制し、かつ、動作電流を増加させない構造の半導体レーザを提供する。
【解決手段】 基板１上にｎ形クラッド層２、活性層３およびストライプ状のリッジ部１４が形成されるｐ形第２クラッド層６を有する発光層形成部９が積層されている。リッジ部１４の傾斜面側壁およびリッジ部１４が形成されない平坦な半導体層表面に、ｎ形の電流狭窄層１０が設けられ、その上に、発光層形成部９で発光する光を吸収する材料からなるコンタクト層１１が設けられている。このコンタクト層１１は、端面Ａおよびその近傍において、リッジ部１４上およびリッジ部の側壁部が除去され、かつ、平坦な半導体層表面に設けられる電流狭窄層１０ｂ上では端面Ａまで残存している。 （もっと読む）

【課題】 電極の断線や不当な導通を適切に検出および補修し、さらに断線の発生を抑制することが可能なサーマルプリントヘッドの製造方法を提供すること。
【解決手段】 基板１上に互いに離間した共通電極３１Ａと複数の個別電極３１Ｂとを形成する工程と、それぞれが共通電極３１Ａと各個別電極３１Ｂとに導通する複数の抵抗体４を形成する工程と、を有するサーマルプリントヘッドＡの製造方法であって、共通電極３１Ａと複数の個別電極３１Ｂとを形成する工程は、基板１上に第１のパッド３０Ａと複数の第２のパッド３０Ｂとを有する導電体膜３を形成する工程と、第１のパッド３０Ａと各第２のパッド３０Ｂとの間の電気抵抗を測定する第１の抵抗測定工程と、導電体膜３のうち第１のパッド３０Ａと各第２のパッド３０Ｂとの間の各部分を除去することにより、導電体膜３を第１のパッド３０Ａを含む共通電極３１Ａとそれぞれが第２のパッド３０Ｂを含む複数の個別電極３１Ｂとに分割する工程と、共通電極３１Ａと各第２の電極３１Ｂとの間の電気抵抗を測定する第２の抵抗測定工程とを含む。 （もっと読む）

【課題】 表示領域ごとに定められた色で発光する表示装置において使用する発光素子の色やその組み合わせの制限を軽減する。
【解決手段】 表示パネル１０は、有機ＥＬ素子などの発光素子を複数備え、表示領域ごとに定められた色で発光する。電源変調部３１１〜３１ｎは、電源２０から入力される電圧を色識別信号ＣＩに従いＰＷＭ制御する。色識別信号ＣＩは、対応するデータ線またはデータ線群の発光素子の配列パターンに応じて、走査線毎に設置される発光素子の色を指定するよう、予め設定された信号である。データ書込部３２１〜３２ｎは、電源変調部３１１〜３１ｎにより変調された電源電圧と、同期信号ｓに同期して入力される画像データｉとの論理積をとり、各データ線に出力する。 （もっと読む）

【課題】
本発明は、発光領域で発光した光の出射効率を高め、さらに、基板上の所定のバッファ層を省いたIII族窒化物系化合物半導体からなる半導体発光素子を提供することを目的とする。
【解決手段】
本発明に係る半導体発光素子１００は、III族窒化物系化合物半導体からなる半導体発光素子であり、基板１と、半導体層１０と、多層反射層３と、多層反射層の下側の境界面での反射光と基板の下側の境界面での反射光との位相を整合させる位相整合層２と、を備え、基板の厚さを所定の厚さとしたときに、発光領域１３で発光した光のうち、多層反射層の下側の境界面での反射光、位相整合層の下側の境界面での反射光及び基板の下側の境界面での反射光が相互に干渉した干渉光の光量が極大となるように位相整合層の厚さを設定したことを特徴とする。 （もっと読む）