【課題】不良発生の原因や傾向をロット単位又はウェハ単位で容易に把握することができる試験結果表示装置を提供する。
【解決手段】ウェハマップ表示装置１５は、複数のウェハ上に形成されたＤＵＴに対する試験によって得られた試験結果から、ウェハ上の位置が同じであるＤＵＴについての試験結果を検索するデータ検索部２１ａと、データ検索部２１ａによって検索された試験結果を重ね合わせたウェハマップを作成するウェハマップ作成部２１ｂと、ウェハマップ作成部２１ｂで作成されたウェハマップを表示装置１５ｂに表示する表示制御部２２とを備える。 （もっと読む）

【課題】半導体検査装置から得られた半導体集積回路の異常信号と関連する回路を精度よく抽出する半導体集積回路の故障解析方法、故障解析装置、及び故障解析プログラムを提供する。
【解決手段】半導体検査装置より得た半導体集積回路の解析データに含まれる異常信号データについて解析データにおける装置座標系の座標を求める信号検出工程と、半導体集積回路の複数の基準点について装置座標系の座標と半導体集積回路の設計データにおける設計座標系の座標との対応を求め、装置座標系と設計座標系との座標変換式を求める座標変換工程と、座標変換式による装置座標系の座標と設計座標系の座標との位置誤差を求める誤差算出工程と、座標変換式と位置誤差とを用いて、装置座標系における異常信号の座標から、設計データにおける異常信号に関連する回路を抽出する回路抽出工程と、を有する。 （もっと読む）

【課題】使用者にとってわかりやすいＦＢＭを作成する。
【解決手段】メモリマクロ内に配置された通常セル領域およびスペアセル領域の個数および各セル領域のサイズを含む構成情報を回路設計情報から抽出する構成情報抽出工程（Ｓ２）と、メモリマクロに配置された通常セル領域およびスペアセル領域を含めた全てのセル領域に含まれる各メモリセルが不良であるか否かを示す電気テスト結果を順次収集する電気テスト結果収集工程（Ｓ５）と、電気テスト結果の収集順に対応する配列情報を構成情報に基づいて２次元座標値に変換する２次元座標値算出工程（Ｓ８、Ｓ９）と、通常セル領域とスペアセル領域とが識別可能なように電気テスト結果を２次元座標値に基づいて表示する出力工程（Ｓ１０、Ｓ１１）と、を備える。 （もっと読む）

【課題】試験装置を簡易に校正する。
【解決手段】被試験デバイスを試験する試験装置であって、被試験デバイスを試験するための試験信号をそれぞれ出力する複数の試験信号出力部と、試験信号に応じて被試験デバイスが出力する応答信号をそれぞれ取得する複数の応答信号取得部と、当該試験装置を校正する場合に、基準となる試験信号出力部が出力した試験信号の電圧レベルに応じた論理信号を複数の応答信号取得部のそれぞれへと出力する基準ドライバ部を備える校正用デバイスを、被試験デバイスの代わりに搭載するデバイス搭載部と、校正用デバイスが搭載された状態で、基準ドライバ部が出力した論理信号を調整対象の応答信号取得部が取得した結果に基づき、調整対象の応答信号取得部が論理信号を取得するタイミングを調整する調整部と、を備える試験装置を提供する。 （もっと読む）

【課題】電気チャネル自己検査式半導体試験システムの提供。
【解決手段】本電気チャネル自己検査式半導体試験システムは、試験ヘッド、複数のパラメータ検出ユニット、自己検査コントローラを包含し、該試験ヘッド内に複数の試験回路板が挿入され、それは複数の電源チャネル、複数の伝送チャネル、及び複数の駆動チャネルを具備する。自己検査コントローラが異なる検査信号を各電源チャネル、伝送チャネル、及び駆動チャネルにそれぞれ入力し、さらに複数のパラメータ検出ユニットにより各電源チャネル、伝送チャネル、及び駆動チャネルが上述の検査信号を受けて発生する応答信号を検出し並びに判断する。これにより本発明はウエハ試験の前に、各電気チャネルのオープンループ或いは短絡状態が正常であるか、或いは漏電が発生しているか否かを自己検査できる。 （もっと読む）

【課題】ポゴタワー電気チャネル自己検査式半導体試験システムの提供。
【解決手段】本ポゴタワー電気チャネル自己検査式半導体試験システムは、ショートボードを提供し、その各接点をロードボード上のポゴタワーの各種ポゴピンに電気的に接続し、それぞれ回路を形成させ、さらに自己検査コントローラが異なる検査信号を各電源チャネル、各伝送チャネル、各駆動チャネルに入力し、上述の回路を通し、複数のパラメータ検出ユニットが各電源チャネル、各伝送チャネル、各駆動チャネルが上述の検査信号を受けて発生する応答信号を検出し並びに判断する。これにより本発明はウエハ試験の前に、各電気チャネルの開路或いは短絡状態が正常であるか、或いは漏電が発生しているか否かを自己検査できる。 （もっと読む）

【課題】測定手段及び解析手段をＢＯＳＴ化することで高精度な測定と比較的大きなデータ処理（解析）を高速で実行でき、テスト時間の短縮を図る手段を提供する。
【解決手段】解析ＩＤＤＱテストモジュール２００中に平均値処理用連続サンプリング回路２０２を設ける。一度半導体試験装置１００からトリガ信号が平均値処理用連続サンプリング回路２０２に入力されると、平均値処理用連続サンプリング回路２０２が規定の回数繰り返してＩＤＤＱ測定をＩＤＤＱ測定部２０１に実行させる。測定時のＩＤＤＱの値は高精度ＡＤＣ２０３にてＡＤ変換が行われモジュール制御部に送られる。モジュール制御部はデータ解析部２０７などで利用可能なデータを共用するデータ記憶部２０６に保存する。 （もっと読む）

【課題】数多くの導体パターン、および導体パターンに接続された電子部品を有する回路基板に対する検査の効率を向上させる。
【解決手段】電子部品（Ｅ１〜Ｅ４）が接続されている第１導体パターン群Ｇｆ内の導体パターン（Ｐ１〜Ｐ１２）と電子部品が接続されていない第２導体パターン群Ｇｓ内の導体パターン（Ｐ１３〜Ｐ２４）との間の絶縁状態を検査する第１絶縁検査において絶縁状態が良好と判別したときに、第１導体パターン群Ｇｆ内の導体パターン間の絶縁状態を検査する第２絶縁検査、および第２導体パターン群Ｇｓ内の導体パターン間の絶縁状態を検査する第３絶縁検査を実行すると共に、第２、第３絶縁検査のいずれもが実行されていない導体パターンの導通状態を検査する導通検査を両絶縁検査の少なくとも一方と並行して実行する検査部を備えている。 （もっと読む）

【課題】診断時における使用者の負担を軽減することができる。
【解決手段】被試験デバイスを試験する複数の試験モジュールを備える試験装置を診断する診断装置であって、複数の試験モジュールのそれぞれの種類および接続関係が記述された構成情報を記憶する構成記憶部と、構成情報に基づいて、複数の試験モジュールのそれぞれを診断するための診断用パターンを記述したパターンファイルを生成する生成部と、複数の試験モジュールのそれぞれに対して、対応する診断用パターンに応じた診断用信号を発生させて、それぞれの試験モジュールを診断する診断部と、を備える診断装置を提供する。 （もっと読む）

【課題】従来は制御装置側で行なっていた判定処理を計測モジュール側で行なえるようにして、トータルのテスト時間を短縮できるようにした半導体テスト装置を提供する。
【解決手段】制御装置（ＴＳＣ）と複数の計測モジュール（ＭＭ１，ＭＭ２）とを備えた半導体テスト装置において、測定結果の判定をする前に測定結果を加工するために用いる変換式を予め制御装置側で計測モジュール側のＣＰＵが実行できる形態の変換式に分解して計測モジュールへ渡しておいて、各計測モジュールがテスト項目に応じて測定した結果を、モジュール側で変換式を用いて加工して判定を行ない、全テスト終了後に判定結果および測定結果を制御装置が読み出すようにした。 （もっと読む）

【課題】ユーザの負担を増大させることなしにユーザの待ち時間を短縮することで効率的に信号波形を観察することができる半導体試験装置及び半導体試験方法を提供する。
【解決手段】半導体試験装置１は、ＤＵＴ３０に試験信号Ｓ１〜Ｓｎを印加して得られる信号Ｄ１〜Ｄｎと所定の判定電圧値とを比較するコンパレータ１５ｂと、コンパレータ１５ｂの比較結果と予め定められた期待値とが一致するか否かを所定のタイミングで判定する判定部１６と、判定部１６の判定結果が変化する変化点を示す変化点情報を判定部１６に設定される判定タイミング毎に記憶する記憶部２５と、判定部１６に設定した判定タイミングについての変化点情報が記憶部２５に記憶されている場合に、コンパレータ１５ｂに設定すべき判定電圧値と記憶部２５に記憶されている変化点情報との大小関係に応じてＤＵＴ３０に対する試験を実施するか否かを制御する制御部２４とを備える。 （もっと読む）

【課題】ユーザの負担を増大させることなしにユーザの待ち時間を短縮することで効率的に信号波形を観察することができる半導体試験装置及び半導体試験方法を提供する。
【解決手段】半導体試験装置１は、ＤＵＴ３０に試験信号Ｓ１〜Ｓｎを印加して得られる信号Ｄ１〜Ｄｎと判定電圧値とを比較するコンパレータ１５ｂと、この比較結果と期待値とが一致するか否かを所定のタイミングで判定する判定部１６と、予め設定された最小値から最大値まで判定電圧値の大きさを徐々に変化させつつ判定部１６の判定結果を取得する第１制御を行い、第１制御が終了する前に取得した判定結果が変化した場合には、判定部１６における判定のタイミングを所定量だけ変化させてから第１制御を新たに開始する第２制御を行う制御部２４と、制御部２４で取得された判定結果を用いてＤＵＴから得られる信号Ｄ１〜Ｄｎの信号波形を表示部２３に表示する表示制御部２６とを備える。 （もっと読む）

【課題】ユーザに対して煩雑な作業を強いることなしに直流試験の試験結果を容易に把握することができ、これにより試験効率を高めることができる半導体試験装置を提供する。
【解決手段】半導体試験装置１は、半導体デバイスに直流信号を印加して半導体デバイスから得られる直流信号が所定の規格内であるか否かの試験（直流試験）に用いられる複数の測定装置３０ａ〜３０ｎと、測定装置３０ａ〜３０ｎの各々から得られる測定結果と直流試験の試験条件（パス／フェイル判定に用いる直流信号の許容上限値及び許容下限値）とを関連付けたグラフを作成するグラフ作成部２５と、グラフ作成部２５で作成されたグラフを表示部２７に表示する表示処理部２６とを備える。 （もっと読む）

本発明は、製造プロセスの最後に、１組のｎ個の電子コンポーネントの品質管理のために、異常な電子コンポーネントを検出するための方法であって、前記コンポーネントが、デジタルデータを提供するｐ回の単体テストを施され、前記１組のｎ個のコンポーネントが、ｐ回の各テストに特有の所定の限界内にあるｐ回の各単体テストに対する応答を有する電子コンポーネントを含む方法であって、前記ｎ個の電子コンポーネントのｐ次元の応答の多次元情報を使用する方法に関する。この方法は、半導体分野で、または電子コンポーネントを使用して組み立てられたモジュール（例えばＡＢＳモジュール、スマートカードなど）を含む分野で、異常な部品を検出するための一般化主成分分析を使用する。この方法の狙いは、クライアントによって基準に達していないものとして検出される部品がない「無欠点」に近づけることである。 （もっと読む）

【課題】プローバ本体の小型化と省スペース化を図る手段の提供。
【解決手段】プローバ本体１は、前面部に１つのローダロボットおよび２つのウエハカセット据え付けポートを配置し、背面側に４つのウエハステージ部３ａ〜３ｄを並べて配置する構成とした。ウエハステージ部の３ａ〜３ｄのテストヘッド１２ａ〜１２ｄは、軽量化をはかることで、手動でメンテナンス作業が出来る程度の重量になり、並べて配置できるようになった。テストヘッドからの排熱を上方に導き、低温チラー１６ａ、１６ｂにより排熱する構成としたので、温度による不安定な動作も抑制できる。 （もっと読む）

【課題】ピンエレクトロニクスカードの測定データを格納するメモリ領域を増大させることなく制御ユニットに全ピンエレクトロニクスカードの測定データを収集するための処理時間を短縮できる半導体試験装置を提供する。
【解決手段】制御ユニット１２により制御される多数のピンエレクトロニクスカード１１を介して、多数の被測定対象の測定データを前記制御ユニット１２に取り込むように構成された半導体試験装置において、前記各ピンエレクトロニクスカード１１は、それぞれの測定データを前記制御ユニット１２に直接書き込む。 （もっと読む）

関連度値（Ｒ（ｉ，ｍ））を判定する方法を記載する。各関連度値は、チップ上の欠陥検出において、第１個数（Ｉ個）の入力ノードの入力ノード（ｉ）と、第２個数（Ｍ個）の測定ノードの測定ノード（ｍ）との組み合わせ（（ｉ，ｍ））の関連度を表す。該方法は、第１個数（Ｉ個）の入力ノードで第３個数（Ｋ個）のテストを適用することと、第２個数（Ｍ個）の測定ノードの各測定ノード（ｍ）につき、第３個数（Ｋ個）の測定値を得るため、第３個数（Ｋ個）のテストの各テスト（ｋ）につき、第２個数（Ｍ個）の測定ノードの各測定ノードで信号を測定することと、関連度値（Ｒ（ｉ，ｍ））を判定することと、を含み、第３個数（Ｋ個）のテストの各テスト（ｋ）は、各入力ノード（ｉ）につき、テスト入力チョイス（Ｕ（ｋ，ｉ））を指定し、各測定値（Ｙ（ｋ，ｍ））は、測定を行ったテスト（ｋ）と測定が行われたところの測定ノード（ｍ）に対応付けられ、各関連度値は、各組み合わせの入力ノード（ｉ）に指定された第３個数（Ｋ個）のテスト入力チョイス（Ｕ（ｋ，ｉ））と、各組み合わせ（ｉ，ｍ）の測定ノード（ｍ）に対応する第３個数（Ｋ個）の測定値（Ｙ（ｋ，ｍ））との相関に基づいて計算される。 （もっと読む）

【課題】診断実行結果ログを格納した記録媒体或いは診断実行結果ログを印刷した紙を診断の対象となった基板に添付することなく、診断実行結果ログを診断の対象となった基板に添付する。
【解決手段】ＩＣテスタは、被試験デバイスとの間で信号の送受信を行うテスタ部１１ａと、テスタ部１１ａを制御する制御部１２とを備える。テスタ部１１ａは、不揮発性メモリ２４ａ〜２６ａを有する基板２４〜２６を備える。制御部１２は、基板２４〜２６について故障の有無を診断する自己診断プログラムを実行し、少なくとも故障が有ると診断された場合に、自己診断プログラムを実行した結果として得られるデータ（診断実行結果ログ）を自己診断の対象とされた基板２４〜２６が備える不揮発性メモリ２４ａ〜２６ａに記憶する。 （もっと読む）

【課題】テスト時間を短縮することが可能な半導体試験装置を実現する。
【解決手段】演算制御部が設定パラメータの設定値に基づいて内部回路の設定を変更してＤＵＴの試験を行う半導体試験装置において、設定パラメータが入力され、この新たな設定パラメータの設定値と前回入力された設定パラメータの設定値を比較し、変更がある場合に演算制御部に割り込み信号を送信するＩ／Ｆ回路を設ける。 （もっと読む）

【課題】制御装置が介在する時間を極力削減して、ＤＵＴの試験を行う上で必要な各種の初期設定を行うためのデータの転送に要する時間を短縮することができる半導体試験装置を提供する。
【解決手段】半導体試験装置１は、パターンメモリ２４に記憶させるべきパターンデータを圧縮した圧縮パターンデータを出力するテスタコントローラ１０と、テスタコントローラ１０からの圧縮パターンデータを伸長するパターン伸長制御部４２と、パターン伸長制御部４２により伸長されたパターンデータをパターンメモリ２４に書き込むパターンロード制御部４４と、パターン伸長制御部４２における処理及びパターンロード制御部４４における処理の少なくとも一方が終了した場合に、テスタコントローラ１０に向けて処理終了信号Ｓ２を出力する処理終了通知部４６ｂとを備える制御処理部２３とを備える。 （もっと読む）