【課題】制御装置が介在する時間を極力削減して、ＤＵＴの試験を行う上で必要な各種の初期設定を行うためのデータの転送に要する時間を短縮することができる半導体試験装置を提供する。
【解決手段】半導体試験装置１は、パターンメモリ２４に記憶させるべきパターンデータを圧縮した圧縮パターンデータを出力するテスタコントローラ１０と、テスタコントローラ１０からの圧縮パターンデータを伸長するパターン伸長制御部４２と、パターン伸長制御部４２により伸長されたパターンデータをパターンメモリ２４に書き込むパターンロード制御部４４と、パターン伸長制御部４２における処理及びパターンロード制御部４４における処理の少なくとも一方が終了した場合に、テスタコントローラ１０に向けて処理終了信号Ｓ２を出力する処理終了通知部４６ｂとを備える制御処理部２３とを備える。 （もっと読む）

【課題】アナログ回路を構成する素子の非線形性の影響により、アナログ信号に生じる非線形歪を低減する。
【解決手段】基準デジタル信号の基本波成分および高調波成分が、基準デジタル信号のスペクトルの第１ナイキスト領域に含まれ、且つ、基本波成分および高調波成分のイメージ成分が、第２ナイキスト領域に含まれるように、各周波数成分を周波数軸で並べ替える基準データ変換部と、基準データ変換部により各周波数成分が並べ替えられたスペクトルにおいて、所定の次数の各高調波成分に基づいて、各高調波成分による基準デジタル信号の非線形歪をそれぞれ検出する歪検出部とを設ける。 （もっと読む）

【課題】被試験デバイスの試験に要する時間をより詳細に測定して、試験速度の高速化および生産性の向上を図ることを目的とする。
【解決手段】ＤＵＴ２のテストを行う１または複数の制御カード１と当該制御カード１の制御を行うコントローラ３とを備える半導体試験装置であって、制御カード１に備えられ、この制御カード１に設けたテスト実行部１３を制御するために要する制御時間ＴＢを計測するカード側タイマ１２と、コントローラ３に備えられ、カード側タイマ１２が測定する制御時間ＴＢに基づいてテスト実行部１３がＤＵＴ２のテストを行うために確保される待機時間ＴＷを変更する待機時間変更部２４と、を備えている。 （もっと読む）

【課題】接触不良であることを検知することができ、そして、そのような場合でも被測定基板の良否の判定が可能な基板接続検査装置を提供する。
【解決手段】基板接続検査装置１は、プローブ８を配設したプローブ部７、インターフェース基板５、電気的特性を測定するＴＤＲ測定器１０、パーソナルコンピュータ１５を備えている。複数のプローブ８は、プリント基板２に設けられた複数のランドに同時に接触する。ＴＤＲ測定器にて発生したパルスをプローブからランドに入力させるとともに、反射された反射波を測定する。反射波の反射波形と基準波形とを比較することにより、プローブが接触不良であるか否か等が判定される。 （もっと読む）

【課題】適切なプロービング位置を確実に特定して位置データを生成する。
【解決手段】基板本体１０１のランド１１２に電子部品１０２の接続端子（１２２ａ〜１１２ｈ）が接続されている回路基板１００の検査時において検査用プローブをプロービングさせるプロービング位置を特定して位置データを生成するデータ生成部と、接続端子の先端部１２３の位置を特定可能な電子部品データ、電子部品の実装時に用いられる実装データ、および配線パターンの形成時に用いられる配線パターンデータを記憶する記憶部とを備え、データ生成部は、実装状態における先端部１２３の位置を電子部品データおよび実装データに基づいて特定すると共に、その位置にランド１１２が存在するか否かを配線パターンデータに基づいて判別して、その位置にランド１１２が存在すると判別したときにランド１１２の位置をプロービング位置として特定する。 （もっと読む）

【課題】半導体デバイスをより正確な温度条件の下で、効率的に試験することができるテストチャンバを提供する。
【解決手段】温度調整手段は、半導体デバイスＤが装着された各ソケットボードＳＢを予熱する予熱部５０と、該予熱部５０と連通して各試験ユニットＵ１〜Ｕ５内の温度を予熱部５０と同等に保つ温度保持手段（ダクト１００）と、検査済みの半導体デバイスＤが装着された各ソケットボードＳＢを除熱する除熱部６０とを備える。 （もっと読む）

【課題】複数の被試験デバイスの全ての端子に試験リソースを接続することなく、複数の被試験デバイスを同時に試験する。
【解決手段】同一の被試験デバイスを、複数個並行して試験する試験装置に、被試験デバイスの各端子に接続される複数の試験リソースと、一の被試験デバイスに接続される試験リソースの構成が、他の被試験デバイスに接続される試験リソースの構成と異なる場合に、当該一の被試験デバイスと、当該他の被試験デバイスとで、少なくとも一部の内容が異なる試験を実行する試験制御部を備える。 （もっと読む）

【課題】ハードウェアエラーが発生したとしても、装置構成を複雑化することなく、装置の非稼働時間を短縮させることを目的とする。
【解決手段】ＤＵＴ１の試験を行うための半導体試験装置であって、ＤＵＴ１に接続して試験を行うためのテストチャネルを複数備えるテスタ部２と、テストチャネルのうち何れかのテストチャネルが故障したときに、故障したテストチャネルに接続可能なテストチャネルのうち未使用且つ正常なテストチャネルに接続を切り替える制御を行うハードウェア制御部２１を備えるテスタ管理部３とを備えている。ＤＵＴ１が故障したとしても、故障したテストチャネルを未使用且つ正常なテストチャネルに切り替えることにより、処理を終了して復旧処理を行うことなく、試験を行うことができる。 （もっと読む）

【課題】プリント回路が起動されていない場合における目視検査、自動光学検査ではプリント回路を効率的に検査できない。
【解決手段】センサと、電源と、測定手段とを備えた検査装置である。センサはプリント回路の電子素子の上方に配置される。電源は電力をプリント回路に供給することで、プリント回路が起動する。測定手段はプリント回路が起動したとき、センサにより検知信号を測定する。 （もっと読む）

本発明は、周波数変調されるクロック発生器（１）を検査する方法および装置に関するものである。該検査装置は、クロック発生器（１，１７，３４）のクロック信号（ｆ＿ｓｓｏ）のクロックサイクルを、測定周波数（ｆ＿ｍ）の測定信号（ｍ）により規定される、複数の順次連続する測定単位時間（Ｔ＿ｍ）で計数し、サイクル計数値（ｚ）を出力するサイクルカウンタ（５，２４）と、前記サイクル計数値（ｚ）が入力され、相互に比較し、少なくとも１つの出力信号（Ｓ２，Ｓ６）を前記比較に依存して出力する比較装置（６，７，８）とを有する。ここでは求められた最大値と最小値が互いに比較される。
（もっと読む）

【課題】瞬低が生じた場合に制御装置と処理装置との双方のハングアップを回避することができる半導体試験装置を提供する。
【解決手段】半導体試験装置１は、半導体試験装置１を統括制御するテスタコントローラ１０と、半導体デバイスの試験結果を用いてリダンダンシ演算を行うリダンダンシシステム２０と、バスＢで生ずる瞬低を検出する瞬低検出装置３０とを備える。テスタコントローラ１０は、瞬低検出装置３０から瞬低を検出した旨を示す割り込み信号ＩＲが出力されると、瞬低が生じた旨を示すソフトウェア割り込みを、バスＢを介してリダンダンシシステム２０が備えるリダンダンシ制御装置４０及びリダンダンシ演算装置５０ａ〜５０ｎの各々に対して行う。 （もっと読む）

【課題】半導体試験装置の短期間の経時における変化が発生する場合に対応し、デバイスを正確に測定し、出荷品質を向上させる。
【解決手段】基準デバイスｅと複数個の第１測定デバイスｆとを順番に測定して前記基準デバイスｅの第１テストログを生成した後、前記基準デバイスｅと複数個の第２測定デバイスとｆを順番に測定して前記基準デバイスｅの第２テストログを生成する試験装置ｃと、前記基準デバイスｅの第１テストログと第２テストログとを比較する解析部ａ４と、前記基準デバイスｅ、前記複数個の第１測定デバイスｆ、および前記複数個の第２測定デバイスｆのそれぞれに測定環境を提供する測定環境装置ｂと、前記解析部ａ４による比較結果の差異に応じて、前記測定環境装置ｂによって提供される測定環境を調整する測定環境制御部ａ２とを備えた。 （もっと読む）

【課題】試験装置の消費電力を削減する。
【解決手段】被試験デバイスに試験信号を与えて被試験デバイスを試験する試験装置であって、試験の周期を与える周期信号を生成する周期信号発生部と、周期信号に基づいて、試験信号のパターンを示す試験パターンおよび試験信号を出力することの許可を示す出力許可パターンを生成するパターン生成部と、周期信号の少なくとも現周期における出力許可パターンが許可状態であるときに、試験パターンに従う出力波形を生成する出力波形生成部と、出力許可パターンに従い、許可波形を生成する許可波形生成部と、許可波形が許可状態である場合に、出力波形に従い試験信号を出力する信号出力部と、を備えた試験装置を提供する。 （もっと読む）

【課題】従来の半導体装置では、複数の被テスト回路からのテスト結果の読み出しに大きな労力が必要になる問題があった。
【解決手段】本発明にかかるテスト回路は、第１の被テスト回路１３ａがテスト命令に従って出力する第１のテスト結果信号Ｓ１と、第２の被テスト回路１３ｂがテスト命令に従って出力する第２のテスト結果信号Ｓ２と、を合成する合成回路１５と、第１のテスト結果信号Ｓ１に対して第２のテスト結果信号Ｓ２を遅延させるブロック間遅延生成回路１４と、合成回路１５が出力する合成テスト結果信号を所定のタイミング毎に保持するテスト結果保持回路１６と、を有するものである。 （もっと読む）

【課題】内部回路の入力ピンをそれより少ない半導体集積回路の外部ピンにマッピングし、かつ製造後の個々のチップの動作を検証するための試験を実動作速度で行うことができるようにする。
【解決手段】試験対象回路を動作させるクロックの供給・停止を制御するクロック制御部と、シリアル入力される試験パターンデータから試験対象回路に対してパラレルに供給する試験パターンを生成する信号発生部と、生成された試験パターンを蓄積する蓄積部とを有し、蓄積される試験パターンが所定のサイクル数分に達すると、クロック及び試験パターンを試験対象回路に供給するようにして、試験対象回路の入力ピンより少ない半導体集積回路の外部ピンを用いて、試験対象回路に試験パターンを供給し、試験対象回路を実動作速度で動作させ動作の検証を行えるようにする。 （もっと読む）

【課題】電子部品の実装が完了した検査対象基板について半田ブリッジの形成の有無を検査するための検査用情報を容易に生成する。
【解決手段】電子部品が導体パターン上の各接続点に接続された検査対象基板を電気的検査するときにプローブ接触点を特定するための検査用情報Ｄ３を生成する情報処理部１３を備え、情報処理部１３は、導体パターン毎の各接続点の検査対象基板上における位置を特定可能な接続点情報Ｄ１と、電子部品毎に接続点を特定可能な部品接続情報Ｄ２とに基づいて、電子部品を介して相互に接続された一対の導体パターン間についての所定の電気的検査を実行するための第１の検査用情報と、１つの電子部品を介して相互に接続された一対の導体パターンを除き、かつ互いの接続点が予め規定された距離範囲内に位置する一対の導体パターン間についての絶縁検査を実行するための第２の検査用情報とを検査用情報Ｄ３として生成する。 （もっと読む）

【課題】ＬＳＩテスタ又はＬＳＩテスタシミュレーションモデルでは、ＬＳＩテスタ側からテストパターンを送信する際に、ＤＵＴメモリのどの範囲のアドレス領域をアクセスしたかを知ることはできず、テストパターンの不備を事前に検出できない。
【解決手段】半導体シミュレーションモデルとＬＳＩテスタシミュレーションモデルを含むデジタルヴァーチャルテストシステムにおいて、半導体シミュレーションモデルのメモリ機能モデルをアクセスするアドレス信号が、メモリ機能モデルのアドレス範囲のうち所定のアドレスをアクセスしたかどうかを比較判定する判定手段を設けてＬＳＩテスタまたはＬＳＩテスタシミュレーションモデルを使用したテストパターンの不備を検出する。 （もっと読む）

【課題】高速処理への移行について適切化を図り、処理速度の向上を図ることが可能なＩＣテスタを提供する。
【解決手段】ＩＣテスタ１は、ＴＳＣ１０から順次送信される番号データを記憶する番号データ記憶部２４ｂと、試験において１つ以上のＤＵＴがパスした場合、番号データ記憶部２４ｂに記憶される番号データの順に従って、設定データ記憶部２４ａに記憶した設定データを順次読み出し、読み出した設定データを順次解析する制御部２５と、制御部２５によって順次解析されて得られたハードウェア設定値を記憶する設定値記憶部２４ｃとを備えている。 （もっと読む）

【課題】ＩＤＤＱ試験の全体に要する時間を短縮することができる半導体試験装置を提供する。
【解決手段】半導体試験装置１は、半導体デバイスの試験に用いられる試験パターンＰ１を発生するパターン発生部１０と、半導体デバイスの電源電流を測定する測定部２０とを備える。パターン発生部１０は、試験パターンＰ１の発生を停止した場合にその旨を示すトリガ信号Ｔｒ１を発生するトリガ発生回路１４を備えており、測定部１０は、半導体デバイスの静止電源電流を測定するために行うべき処理を示す処理情報であるデータパターンを記憶するシーケンスメモリ３２と、パターン発生部１０からトリガ信号Ｔｒ１を受信した場合にシーケンスメモリ３２に記憶されたデータパターンに応じた処理の実行を制御するシーケンス制御回路３１とを備える。 （もっと読む）

【課題】ＧＵＩツールでテスタ操作を行うのにあたり、対応するＣＵＩコマンドも併せて出力できるＧＵＩ操作とＣＵＩコマンドの親和性の高い半導体テスタを提供すること。
【解決手段】ＧＵＩツールで操作を行うように構成された半導体テスタにおいて、前記ＧＵＩ操作に対応するＣＵＩコマンドを出力するコマンド表示モジュールと、このコマンド表示モジュールから出力されるＣＵＩコマンドを所望の形態で出力するＣＵＩコマンドログ出力部を設けたことを特徴とするもの。 （もっと読む）