【課題】ＤＵＴから出力される複数の被測定信号をデジタル信号に変換してメモリに取り込むように構成された複数のデジタイザを有する半導体試験装置において、デジタイザ間の信号配線遅延の影響を受けずに常に同一のタイミングでデータを取り込めるようにするとともに、トリガ信号配線数の削減と、データ保存用メモリの有効利用も実現すること。
【解決手段】ＤＵＴから出力される複数の被測定信号をデジタル信号に変換してトリガ信号に基づきメモリに取り込むように構成された複数のデジタイザを有する半導体試験装置において、前記各デジタイザを駆動するクロックに対して適切なタイミング関係に位相調整されたトリガ信号を入力する共通のトリガ制御回路を設けたことを特徴とするもの。 （もっと読む）

【課題】直流試験を行うための設定が変更された場合であっても半導体デバイスに印加される直流信号の変動を高い精度で測定することができる直流試験装置等を提供する。
【解決手段】直流試験装置１は、直流試験を実施するアナログ回路１９と、直流試験を実施させるためにアナログ回路１９に対して行うべき制御を示すコマンドを出力するＣＰＵ１１と、ＣＰＵ１１からのコマンドを記憶する設定コマンドバッファ１３ａ及び測定コマンドバッファ１３ｂと、設定コマンドバッファ１３ａから読み出したコマンドに基づいてＤＵＴ４０に印加すべき直流信号をアナログ回路１９に生成させる制御を行う設定コマンド制御部１４ａと、設定コマンド制御部１４ａに連動して動作し、測定コマンドバッファ１３ｂから読み出したコマンドに基づいて、ＤＵＴ４０に現れる直流信号をアナログ回路１９に測定させる制御を行う測定コマンド制御部１４ｂとを備える。 （もっと読む）

【課題】基板に実装されている発光素子の点灯確認を作業者の判断無しに実行できる検査装置を提供する。
【解決手段】基板実装の電流−電圧特性を持つ素子２１を検査する装置であって、被検査素子に流す電流を増減させる手段１２と、該素子に印加されている電圧を読み取る手段１３と、該素子の電流−電圧特性と該素子の周囲の回路ブロックに応じて変化する電流・電圧の組み合わせを判定し、結果をテーブルに記録させる手段１１と、電流増減手段によって該素子に流した電流と、電圧読取手段によって読み取った該素子に印加されている電圧の組み合わせを、テーブルの記録に従い複数回判定する良否判定手段１１とを備える。 （もっと読む）

【課題】デバイスの生産性を下げないシステム。
【解決手段】複数の診断箇所の診断機能を備える装置であって、複数の診断箇所のそれぞれの診断不要期間を取得する取得部と、複数の診断箇所のうち、診断不要期間が経過している診断箇所を選択して診断する診断部と、を備える装置を提供する。複数の診断箇所のそれぞれに対応する診断インターバルを記憶する診断インターバル記憶部と、複数の診断箇所のうち診断部が診断した診断箇所の診断不要期間を、当該診断箇所に対応する診断インターバルにより更新する更新部と、を更に備えてもよい。 （もっと読む）

【課題】 半導体集積回路の故障診断に関し、ディレイ故障の故障箇所を高精度に特定する。
【解決手段】 故障仮定と終点フリップフロップＦＦ抽出部１１６を設け、故障仮定情報より故障仮定を選択し、故障仮定より出力側に向かって論理トレースを実行する。故障仮定からトレースの結果得られた終点のフリップフロップＦＦのテスト結果を判定する（１１７）。終点のフリップフロップＦＦまでの伝搬経路の最大値と最小値を求め、そこからディレイ余裕度を求める。ディレイ余裕度と１１７で求めたテスト結果を用いてディレイ範囲を求め（１１８）、故障候補とディレイ範囲決定部１１９で故障候補とディレイ故障のディレイ範囲を特定する。 （もっと読む）

【課題】製品ダイ(2011,300)の製品回路(202,302,304)をテストするためのテストアセンブリ(2000)を提供すること。
【解決手段】一実施形態では、テストアセンブリは、テストダイ(2010,400)及び該テストダイをホストコントローラ(2002)へ電気的に結合する相互接続基板(2008)を含む。該テストダイは、テスト回路(202A,402,404)及び製品回路を統合化された設計(102)に同時に設計するステップを含むテストダイ及び製品ダイに関する設計方法論(100)に従って設計可能である。テスト回路は、該テスト回路により必要とされるシリコン領域の量にほぼ関係なく、対応する製品回路に関して高度の欠陥検出範囲を提供するよう設計可能である。次いで該設計方法論は、統合化された設計をテストダイ及び製品ダイへと分割する(104)。テストダイはテスト回路を含み、製品ダイは製品回路を含む。 （もっと読む）

【課題】コンタクトパラメータを視覚的に確認しながら設定して半導体ウエハのデバイスとプローブの接触工程全体をシミュレーションすることができるコンタクトパラメータの設定方法を提供する。
【解決手段】コンタクトパラメータの設定方法は、時間軸と高さ軸とからなる座標図１を用意する工程と、座標図１上で、半導体ウエハの各電極パッドと複数のプローブが電気的に離接する間の半導体ウエハの複数の昇降位置とこれらの昇降位置までにそれぞれ要する半導体ウエハの昇降時間をそれぞれ指定し、複数の指定点Ｐを直線で結んで折れ線グラフとして表示することにより半導体ウエハのコンタクトパラメータを設定する第２の工程と、を備えている。 （もっと読む）

【課題】データ分析に関する発明を提供すること。
【解決手段】本発明の種々の局面による半導体のテスト方法およびテスト装置は、２つ以上のデータセットからのデータを分析するよう構成された複合データ分析要素を備えるテストシステムを含んでいる。このテストシステムを、出力レポートにデータをもたらすように構成することができる。複合データ分析要素は、空間分析を適切に実行して、複合データセット内におけるパターンおよび不規則性を特定する。さらに、複合データ分析要素は、複合データ分析を洗練させるため、クラスタ検出システムおよび除外システムなど、他のさまざまな分析システムと関連して動作できる。さらに、複合データを、他のデータとマージすることができる。 （もっと読む）

【課題】回路素子の経時劣化を考慮した回路劣化シミュレーションを実現する。
【解決手段】電流電圧特性の劣化を、回路を構成する各ＭＯＳＦＥＴのゲート電極に電圧源として組み込み、回路シミュレーションと劣化量計算により劣化量を算出し、その後の所定時間の変動を外挿により算出し、この作業を繰り返すことにより、長期間に亘る回路劣化シミュレーションを実施する。 （もっと読む）

【課題】ＤＵＴの種類に応じて効果的にコスト低減を図ることができる半導体試験装置を提供する。
【解決手段】半導体試験装置１は、伝送ケーブルＣ１１〜Ｃ１４，Ｃ２１〜Ｃ２４を介して伝送されるべき信号（試験パターンＰ１〜Ｐ４及び測定結果Ｍ１〜Ｍ４）を多重化する多重化部１２，１６と、伝送ケーブルＣ１１〜Ｃ１４，Ｃ２１〜Ｃ２４を介して伝送された多重化された信号をそれぞれ分離する分離部１３，１７とを備える。上記多重化部１２，１６は伝送ケーブルの数及び最大データレートに応じて多重化する信号の組み合わせを変更することが可能であり、分離部１３，１７は多重化された信号を多重化部１２，１６における組み合わせに応じて分離する。 （もっと読む）

【課題】演算処理に応じてＤＳＰモジュールを逐次的に実行させるのか、並列的に実行させるかを最適に選択し、演算時間の短縮化を図ることを目的とする。
【解決手段】複数のＣＰＵを備えるＤＳＰモジュール４と演算処理が記述されたテストプログラムに従ってＤＳＰモジュール４の制御を行うテスタコントローラ３とを備える半導体試験装置であって、テスタコントローラ３に備えられ、テストプログラムに記述されている演算処理に基づいて、ＤＳＰモジュール４に演算処理を逐次的に実行させるシングルモードと並列的に実行させるマルチモードとのうち何れか一方の動作モードを選択する動作モード選択部１５と、ＤＳＰモジュール４に備えられ、動作モード選択部１５の選択に基づいて１つのＣＰＵを逐次的に動作させるか２つ以上のＣＰＵを並列的に動作させるかの選択を行うＣＰＵ制御部２４と、を備えている。 （もっと読む）

【課題】回路基板における異常又は故障を高精度に検出することを支援する。
【解決手段】故障診断装置１０の解析データ抽出部１０４は、回路基板の動作状態を検出する動作状態検出部１から取得された検出データの複数のグループについて互いに相関関係を求め、他のグループとの相関関係を表す値が予め設定された閾値よりも小さいグループの検出データを解析データとして選択し抽出する。第一マハラノビス距離算出部１０６は、正常な回路基板を動作させたときの検出データから解析データ抽出部１０４が抽出した解析データを用いて生成された第一のマハラノビス空間と、診断対象の回路基板を動作させたときの検出データと、に基づいて１段目のマハラノビス距離を算出する。 （もっと読む）

【課題】 製品試験装置の自己診断結果に異常が発見された場合における影響を受ける範囲の特定の容易化。
【解決手段】 製品試験装置は、試験対象の製品に応じて試験条件を設定し、前記試験条件を用いて試験を行った製品のロット情報を前記試験条件と関連付けて記録していく。前記自己診断機能による自己診断結果が出る度に、前記自己診断結果と、前記試験条件とを照合し、前記自己診断結果による影響を受ける試験条件にて試験を行った製品のロット情報を出力する。 （もっと読む）

【課題】アナログ・デジタル混載試験装置により試験される被試験半導体装置の進化はきわめて短期間のうちに行われるようになってきている。そのため、設備投資や開発・改造費用の回収をした程度のタイミングで試験モジュールの改定が必要となる場合もあり、コスト的に優位となるアナログ処理とデジタル処理とを混載した半導体集積回路の試験装置を低価格で開発・改造するための技術が求められている。
【解決手段】アナログ回路の試験をインターフェースボード１で行い、デジタル試験装置３からインターフェースボード１に試験シーケンスを伝えるようにした。アナログ回路の試験を低ＴＡＴで開発・改造し得るインターフェースボード１で行うため、設備投資や開発・改造費用の回収が容易になった。また、ＤＵＴの直近で試験できることから、配線による位相回転や雑音の流入が抑えられ、アナログ回路の試験を高い精度をもって行えるようになった。 （もっと読む）

【課題】データ転送速度の速い制御部と内部にレジスタもしくはメモリを有しデータ転送速度の遅い被制御デバイスとを備えた半導体試験装置において、被制御デバイスからのデータの読み出しに要する時間を短縮できるとともに、書込み中に制御部から被制御デバイスに対するリード要求が発生した場合にも正しいデータを返送することができるようにする。
【解決手段】制御部（１０）が被制御デバイス（２１……）に対する書込み要求を行うと、制御部が送信した書込みアドレスおよび書込みデータをバッファメモリ（４１……）に格納するのと並行して読出し用のメモリ（５１……）に書込みデータを格納し、該読出し用のメモリに、被制御デバイスの内部レジスタもしくはメモリの内容と全部または一部同じデータを記憶させておくようにした。 （もっと読む）

【課題】ＬＳＩの障害解析のために必要な物理層・リンク層のトレースデータを的確に取得する。
【解決手段】ＬＳＩを含むシステムの動作状態、及び、トレース対象からの障害発生通知に基づいて、格納すべきトレースデータを決定するトレース対象決定部を備える。前記システムの動作状態とは、初期動作時なのか通常動作時なのかを含む。前記トレース対象とは、伝送回路における物理層回路およびリンク層回路を含む。前記障害発生通知は、前記各トレース対象が備えるエラー検出部から前記トレース対象決定部に直接通知される。 （もっと読む）

一実施形態において、チャネルボード−ＤＩＢ連結マルチモジュールが提供され、これは、複数のパフォーマンスクリティカルなチャネル電子モジュールを収容するエンクロージャ内にパフォーマンスクリティカルなチャネル電子モジュールを含む。冷却剤分配装置が、エンクロージャ内に提供されて、エンクロージャ内の冷却を提供する。チャネルボード接続装置が、チャネルボード−ＤＩＢ連結マルチモジュールのチャネルボード端部に位置し、ケーブルレス接続装置がチャネルボード−ＤＩＢ連結マルチモジュールのＤＩＢ端部に位置する。
（もっと読む）

【課題】被試験体である回路部品に対して試験信号のタイミングに依存することなく任意のタイミングで負荷試験を行うことができる回路部品試験装置および方法を提供する
【解決手段】複数の外付端子Ｔ１−Ｔ４を有する回路部品１０の試験装置は、複数の外付端子にそれぞれ試験負荷を出力する複数の第１バッファアンプＡｔ１−Ａｔ４と、複数の外付端子の負荷状態をそれぞれ入力し測定信号Ｍ１−Ｍ４として出力する複数の第２バッファアンプＡｍ１−Ａｍ４と、ｍ複数の第１バッファアンプからｍ試験負荷を出力させながら複数の第２バッファアンプを順次駆動して測定信号を出力させるように制御する制御手段２２と、を有する。 （もっと読む）

【課題】ユーザに煩雑な作業を強いることなく半導体試験装置のバリエーションを容易に診断することができる半導体試験装置及びその診断方法を提供する。
【解決手段】半導体試験装置１は、テストヘッド１０に実装されるカードＣ１〜Ｃｎの増減により、規模及び機能の少なくとも一方が相違する複数の装置態様（バリエーション）を実現可能であって、カードが実装されるスロット１１ａ〜１１ｎのうち、バリエーション毎に異なるカードが実装されるスロットを含むブロックにおけるカードの種類を示す情報を記憶するメモリ２２と、上記のブロックに含まれるスロットに実装されているカードの種類を示す情報を取得してメモリ２２にスロットブロックテーブルＴＢとして記憶するフラグ設定部２１ａと、メモリ２２に記憶されたスロットブロックテーブルＴＢに基づいて実際のバリエーションを決定するバリエーション決定部２１ｂとを備える。 （もっと読む）

【課題】被テストデバイスの不良箇所の位置を３次元的に特定する。
【解決手段】故障解析装置７０には、被テストデバイスである半導体デバイス（ＤＵＴ）２１にレーザ光を照射して、照射された被テストデバイスの特定箇所を加熱して熱起電流を発生させるレーザ照射手段と、前記レーザ光を水平方向及び垂直方向に走査して前記被テストデバイスの光加熱抵抗変化画像を撮影する撮影手段と、水平方向の前記光加熱抵抗変化画像と前記被テストデバイスの平面レイアウト画像を水平方向の位置座標が同一となるように重ね合わせる第１の位置座標設定手段と、縦方向の光学ステージ位置情報と前記被テストデバイスの断面情報を縦方向の位置座標が同一となるように重ね合わせる第２の位置座標設定手段とが設けられる。 （もっと読む）