【課題】被試験素子の端子に印加される試験信号の信号波形を改善する。
【解決手段】半導体試験装置１のピンエレクトロニクス１７には、サブドライバ制御回路２０、メインドライバＭＤＲ１、サブドライバＳＤＲ１、コンパレータＣＯＭＰ１、制御トランジスタＳＴＲ１、スイッチＳＷ１、抵抗Ｒ１、及び抵抗Ｒ２が設けられる。サブドライバ制御回路２０は、制御信号に基づいて、波形フォーマッタ１２から出力されるテストパターン信号の修正制御を行い、修正されたテストパターン信号をサブドライバＳＤＲ１に出力する。メインドライバＭＤＲ１でドライブされた信号とサブドライバＳＤＲ１でドライブされた信号がノードＮ３で合成され、合成された信号が被試験素子（ＤＵＴ）２の試験信号となる。 （もっと読む）

【課題】使用者が実際に使用するＩＣテスタの機能を優先的に診断することにより、効率的に早い診断を行い、ＩＣ試験準備期間を短縮する。
【解決手段】ＤＵＴ１１を試験するＩＣテスタを診断するＩＣテスタ診断装置であって、当該装置は、ＤＵＴ１１の試験で使用される試験プログラム１３に記述されている波形条件を抽出する条件抽出部２７と、条件抽出部２７により抽出された波形条件をＩＣテスタの診断で使用される診断プログラム１４に反映させる条件反映部２８と、条件反映部２８により波形条件が反映された診断プログラム１４に基づいてＩＣテスタが形成する試験波形ＴＷと当該波形条件に対する期待値とを比較することによってＩＣテスタの動作を診断する比較判定部６とを備える。 （もっと読む）

【課題】回路構成および回路量を簡略化しつつ、高速且つ正確に被試験デバイスの試験を行うことを目的とする。
【解決手段】ＤＵＴの試験を行うための複数のＣＰＵ１を備える半導体試験装置であって、ＣＰＵ１ごとに設けられ、他のＣＰＵ１に対して割込を要求するための割込要求データを作成するデータ作成部１４と、このデータ作成部１４のそれぞれから割込要求データを入力して、他のＣＰＵ１に対して割込を発生させる制御を行う割込制御部２と、データ作成部１４ごとに設けられ、データ作成部１４と割込制御部２とをそれぞれ接続し、割込要求データをシリアルデータとしてシリアル転送するシリアルバス３０と、を備えている。 （もっと読む）

【課題】パターンメモリに記憶されたパターンデータを用いて期待値パターンと判定マスクパターンとを同時に生成することができ、これにより試験プログラム作成の自由度及び試験効率を高めることができる半導体試験装置を提供する。
【解決手段】半導体試験装置１は、パターンデータＤ２を記憶するパターンメモリ１２と、外部から入力される設定信号Ｖ１による設定内容に基づいて、外部から入力される期待値生成データＤ１及びパターンデータＤ２の少なくとも一方を用いて期待値パターンＥ１を生成する期待値パターン生成回路１３と、外部から入力される設定信号Ｖ２による設定内容に基づいて、パターンデータＤ２を用いて判定マスクパターンＭ１を生成する判定マスクパターン生成回路１４と、期待値パターンＥ１及び判定マスクパターンＭ１を用いて半導体デバイスから出力される信号Ｓ１のパス／フェイルを判定する判定回路１６とを備える。 （もっと読む）

【課題】プリント基板の特性のばらつきや波形のなまりによる誤差を補正して高速にタイミング校正を行うことができる半導体試験装置および半導体試験装置の校正方法を実現する。
【解決手段】複数のドライバそれぞれからＤＵＴの各端子にドライブ信号を出力する半導体試験装置において、基準校正部と、基準校正部によってタイミング校正されるサブ基準ピンと、サブ基準ピンに基準校正部またはサブ基準ピン以外の複数のドライバのいずれかを接続させる経路選択部と、予め補正データが記憶された補正データ記憶部と、経路選択部の接続を切り替えさせて、基準校正部によってサブ基準ピンのタイミングを校正させた後に、サブ基準ピンによってドライバから出力されるドライブ信号のタイミングを校正させ、これらの校正で取得した校正値に対して補正データ記憶部の補正データで補正を行うタイミング制御部とを設ける。 （もっと読む）

【課題】リファレンス信号を印加又は遮断するタイミングの分解能を高めて誤差を小さくすることができる半導体試験装置を提供する。
【解決手段】半導体試験装置１は、半導体デバイスに対する複数のリファレンス信号Ｒａ〜Ｒｎの印加又は遮断を予め設定された手順で行うものであり、印加又は遮断すべきリファレンス信号を特定する設定情報とその印加又は遮断すべき時間を特定するウェイト時間情報とを時系列順に定義するタイムテーブルＴを記憶するタイムテーブルメモリ２８と、タイムテーブルＴから時系列順に設定情報及びウェイト時間情報の読み出しを行うメモリコントローラ２７と、読み出された設定情報で特定されるリファレンス信号の印加又は遮断を制御する転送制御回路２３と、読み出されたウェイト時間情報で特定される時間の計時が終了するまでメモリコントローラ２７の読み出しを禁止するカウンタ２９とを備える。 （もっと読む）

【課題】状況把握が容易に行えるＩＣテスタのデバック装置を実現することを目的にする。
【解決手段】本発明は、複数の表示ツール手段が画面を表示部に表示させ、被試験対象の試験に用いるテストプログラムのデバックを行うＩＣテスタのデバック装置に改良を加えたものである。本装置は、表示ツール手段の画面に用いる表示データ、画面イメージをレポートデータにするレポート手段を備えたことを特徴とする装置である。 （もっと読む）

【課題】ＤＳＰのテストプログラムのデバッグをいつでも必要なときに仮想環境を用いて行うことができる半導体試験装置を実現すること。
【解決手段】ＤＳＰでＤＵＴの測定データの演算処理を行うように構成された半導体試験装置において、前記ＤＳＰに前記ＤＵＴの測定データを収集格納する測定ファイル格納手段を設け、この測定ファイル格納手段に格納された測定データに基づき前記ＤＳＰのデバッグを行うことを特徴とするもの。
（もっと読む）

【課題】 半導体デバイスを試験する前に測定系起因の故障を確実に発見する半導体試験システム及び半導体デバイスの試験方法を提供する。
【解決手段】 第１及び第２の信号伝送経路２１ａ、２２を介して測定ボード２から出力された第１及び第２の測定信号を高速フーリエ変換し、測定信号の基本波スペクトル成分の大きさと第１の試験波の基本波スペクトル成分の大きさの理論値とを比較して接続手段３の異常の有無を検出する。その後接続手段に異常が無い場合、試験装置１から測定ボード２の入力端３３に第２の試験波を印加し、第１及び第２の信号伝送経路２１ｂ、２２を介して測定ボード２から出力された第３及び第４の測定信号を高速フーリエ変換し、第３及び第４の測定信号の基本波のスペクトル成分を取り出して、第３及び第４の測定信号の基本波スペクトル成分の大きさを比較し比較結果から半導体デバイスの異常の有無を検出する。 （もっと読む）

【課題】タイミング生成回路を２つ設けることなく、動作周波数を確保して、正確な取込順で取り込みが行える信号取込装置を実現することを目的にする。
【解決手段】本発明は、ストローブ信号のタイミングにより被取込信号を取り込む信号取込装置に改良を加えたものである。本装置は、ストローブ信号を立ち上がりまたは立ち下がりエッジごとに二つに振り分ける信号振分回路と、この信号振分回路の一方または他方の出力のタイミングにより、被取込信号を取り込む第１、第２の取込回路と、第１または第２の取込回路の出力を入力し、信号振分回路の一方または他方の出力によるライト信号により書き込まれる第１、第２のＦＩＦＯとを備えたことを特徴とする装置である。 （もっと読む）

【課題】実装識別線に断線やコネクタピンの曲がりなどの異常が発生していることを検出する。
【解決手段】半導体試験装置は、着脱可能な電源部２１と、電源部２１が実装されていることを示す第１の実装識別データ又は電源部が実装されていないことを示す第２の実装識別データを記憶する実装状態記憶部１０と、実装状態記憶部１０から第１或いは第２の実装識別データを読み出し、電源部２１から識別情報を読み出す制御部７とを備える。実装状態記憶部１０は、電源部２１と実装状態記憶部１０が実装識別線１３を介して電気的に接続されている場合に第１の実装識別データを記憶し、電気的に接続されていない場合に第２の実装識別データを記憶する。制御部７は、制御線１５を介して識別情報を読み出すことに成功し且つ実装状態記憶部１０から第２の実装識別データを読み出した場合に実装識別線１３に異常が発生していると判断する。 （もっと読む）

【課題】遅延回路の遅延時間を短時間で計測する。
【解決手段】遅延回路の遅延時間を測定する測定装置であって、遅延回路の出力を遅延回路の入力へと接続するループ接続部と、遅延回路およびループ接続部を含むループ回路内を循環するパルスをカウントするループカウント部と、ループカウント部が予め定められたパルス数をカウントする間における基準クロックの数を、複数回累積してカウントする基準クロックカウント部と、を備える測定装置を提供する。 （もっと読む）

【課題】ＢＧＡ ＩＣなどのようにパッケージの下面に基板との接続部を有する部品を基板に搭載する場合、ＴＤＲを利用した基板検査が行われるが、反射波形が温度などによる影響を受けても、正確に基板の良否を判定できる基板検査方法を提供する。
【解決手段】制御演算部２に予め温度別の標準波形を保持し、温度測定部５で測定した温度に応じた標準波形とオシロスコープ１２で測定した基板２００からの反射波形とを制御演算部２において比較して波形解析し、基板２００の良否を判定する。 （もっと読む）

【課題】高品質の検証データを、短時間で効率的に作成可能な検証データ作成方法，検証データ作成装置及び検証データ作成プログラムを提供することを目的とする。
【解決手段】検証データを作成する検証データ作成方法であって、因子の種類毎に数値を定義し、所定数の因子の組み合わせにより構成される複数のテスト項目から、テスト項目を構成する全因子の数値の合計の最小値、最大値を算出して、最小値と最大値との間を複数に分割した複数の区間を生成するステップ（Ｓ１）と、２因子間の因子の種類の組み合わせを全て網羅するように複数のテスト項目を生成するステップ（Ｓ２）と、テスト項目を構成する全因子の数値の合計をテスト項目毎に算出し、数値の合計によって網羅されていない区間を未網羅の区間として選択するステップ（Ｓ３）と、未網羅の区間を網羅するようにテスト項目を生成するステップ（Ｓ４）と、を有することにより上記課題を解決する。 （もっと読む）

【課題】回路基板が実際に使用される環境で、回路基板の電気特性を検査するための回路基板の検査装置を提供する。
【解決手段】本発明に係る検査装置１０は、回路基板２０における回路の電気特性である抵抗値を測定する電気特性測定部としての抵抗値測定部１２と、回路基板２０の温度を測定する温度測定部１３と、抵抗値測定部１２が抵抗値を測定した時刻を計測する計時部１４と、抵抗値測定部１２が測定した抵抗値を、温度測定部１３が測定した温度及び計時部１４が計測した時刻と関連付けて記憶する記憶部としてのメモリ１５と、車両から電力の供給を受けて検査装置１０の各部に電力を供給する電源部１７と、上記各部を制御する制御部１１と、を備えている。 （もっと読む）

【課題】 アナログ回路と２値化回路を含む複合回路の複数種類を検査する検査システムを提供する。
【解決方法】 本発明の検査システム１２１では、アナログ回路１００と２値化回路１０２を含む複合回路１０４を検査するときに用いられる第１検査用電圧波形Ｈ１と第２検査用電圧波形Ｈ２が、検査する複合回路１０４に関連つけて検査用電圧波形記憶装置１２０に記憶されている。この検査用電圧波形Ｈ１、Ｈ２は、正常であることが確認されている当該種類の複合回路１０４のアナログ回路１００に基準電圧波形を入力した時点からその複合回路１０４の２値化回路１０２が反転する時点までの経過時間に基づいて決定されている。そのため、検査用電圧波形Ｈ１、Ｈ２を決定する際に、その工程を簡略化することができ、検査の準備にかかる時間を短縮することができる。 （もっと読む）

【課題】試験時間の短縮を図ること。
【解決手段】可変抵抗の予め定められた可変パターンに従って変化する可変抵抗の電圧と、基準となる第１の電圧との大小をそれぞれ比較する工程と、第１の電圧による比較結果を格納手段に格納する工程と、可変抵抗の電圧と、第１の電圧とは異なる第２の電圧との大小をそれぞれ比較する工程と、第２の電圧による比較結果を格納手段に格納する工程と、第１の電圧による比較結果と、第２の電圧による比較結果とに基づき、可変抵抗の抵抗値を特定する工程とを有する。 （もっと読む）

【課題】被測定信号の立上り時間または立下り時間を十分な測定精度で測定する。
【解決手段】周期Ｔの被測定信号をサンプリングするサンプリング部であって、互いに相違する２つの閾値を含む複数閾値で前記被測定信号をサンプリングするサンプリング部と、前記サンプリング部がサンプリングした、前記複数閾値ごとのサンプル値の順序を再配列して、周期Ｔの再構成波形を形成する波形再構成部と、前記複数閾値ごとの前記再構成波形におけるエッジ部のタイミング分布を生成する分布生成部と、前記複数閾値ごとの前記タイミング分布に基づき、前記被測定信号の立上り時間または立下り時間を計算する計算部とを備えた信号測定装置を提供する。 （もっと読む）

【課題】デッド時間なく、被測定クロック信号の瞬時位相の初期位相を精度よく求める。
【解決手段】周期Ｔの被測定信号をサンプリングするサンプリング部であって、複数の前記被測定信号の各々をサンプリングするサンプリング部と、前記サンプリング部がサンプリングした、前記被測定信号ごとのサンプル値の順序を再配列して、周期Ｔの再構成波形を形成する波形再構成部と、前記被測定信号ごとの前記再構成波形におけるエッジ部のタイミング分布を生成する分布生成部と、前記被測定信号ごとの前記タイミング分布に基づき、比較対象の被測定信号間のスキューを計算するスキュー計算部とを備えたスキュー測定装置を提供する。 （もっと読む）

【課題】特定の事象とテストプログラムとの関係を容易に把握できるテストプログラム検査装置およびテストプログラム検査方法を提供する。
【解決手段】 実行位置検出手段２１は、事象検出手段１２によりスパイク電圧の発生が検出されたときに、テスト実行手段１１により実行中のテストプログラム上の位置を検出する。表示手段２３は、実行位置検出手段２１により検出された位置のテストプログラムの内容を表示する。編集手段２４は、表示手段２３により表示されたテストプログラムの内容の編集を受け付ける。 （もっと読む）