【課題】異なる製造条件からなる半導体デバイス同士でも高精度なスクリーニングができるスクリーニング装置を提供すること。
【解決手段】半導体デバイス５の特性を測定するとともに半導体デバイス５の識別符号を読み取る測定手段１と、識別符号と半導体デバイスの作製条件との対応表を含むデータベース６と、測定手段１から送られてきた識別符号に基づいてデータベース６から対応する作製条件を取り出し、作製条件を対応する前記特性と関連付ける変換手段２と、変換手段２から送られてきた作製条件別に特性を仕分けする特性再構成手段３と、特性再構成手段３で作製条件別に仕分けされた特性を予め定められた方法で評価・解析することによりスクリーニングすべき半導体デバイスを選出する評価・解析手段４と、を備える。 （もっと読む）

【課題】通信パケットの滞留をテストコントローラへと通知する。
【解決手段】被試験デバイスを試験する試験装置であって、被試験デバイスとの間で信号を伝送して被試験デバイスを試験するテストモジュールと、テストモジュールを制御するテストコントローラと、テストモジュールおよびテストコントローラの間で通信パケットを転送するネットワークと、を備え、テストモジュールおよびネットワークの少なくとも一方は、通信パケットをバッファリングする通信バッファの使用状態を示す使用状態パケットを、テストコントローラへと送信する試験装置を提供する。 （もっと読む）

【課題】複数の試験モジュールを制御する。
【解決手段】被試験デバイスを試験する試験モジュール部と、試験モジュール部を制御する制御パケットを生成する試験制御部と、試験制御部から制御パケットを受けて試験モジュール部に送信する接続部とを備え、試験モジュール部は、第１のパケット構造の制御パケットに応じて動作する第１試験モジュールと、第１のパケット構造の制御パケットに拡張領域が追加された第２のパケット構造の制御パケットに応じて動作する第２試験モジュールとを有する試験装置を提供する。 （もっと読む）

【課題】バーンイン試験が実施される半導体装置であって、自装置の品質を表す情報であるバーンイン試験の実施時間を特定することが容易な半導体装置を提供する。
【解決手段】半導体装置１は、実施されたバーンイン試験時間を特定するための特定情報を記憶する記憶部２と記憶部２内に特定情報を記憶させ、また記憶された特定情報を読み出す制御部３とを含む。 （もっと読む）

【課題】ウェハ上のどの位置にフェイルが密集しているのかを容易に判別し、フェイルの解析にかかる時間を短縮することが可能なフェイルビットマップ表示装置を実現することにある。
【解決手段】複数の被試験対象デバイスのそれぞれの試験結果である複数のフェイルビットマップデータをフェイルビットマップの該当座標に圧縮して表示部に表示するフェイルビットマップ表示装置において、該当座標にあるフェイルの数に応じて該当座標の表示形態を決定する表示決定手段と、表示決定手段で決定された該当座標の表示形態を表示部に表示させる表示制御手段とを備える。 （もっと読む）

【課題】小型の集積回路や底面に端子が形成された集積回路が実装された検査対象基板、および内層実装型の検査対象基板を短時間で確実に検査する。
【解決手段】集積回路Ｘ１，Ｘ２・・が実装された検査対象基板Ｐの良否を電気的に検査する回路基板検査装置であって、検査対象の集積回路Ｘに電磁波を選択的に照射した状態において、集積回路Ｘにおける電源端子Ｔｖが接続されているべき電源パターンＰｖと信号端子Ｔｓが接続されているべき信号パターンＰｓとの間の電気的パラメータ、および信号パターンＰｓと集積回路Ｘにおけるグランド端子Ｔｇが接続されているべきグランドパターンＰｇとの間の電気的パラメータを測定し、測定した電気的パラメータに基づいて各導体パターンＰｖ，Ｐｓ，Ｐｇに対する各端子Ｔｖ，Ｔｓ，Ｔｇの接続状態の良否を検査する。 （もっと読む）

【課題】半導体試験の全体の試験時間を短縮する。
【解決手段】半導体試験装置１０は、複数の半導体記憶装置のアドレスが所定の順番に配列された第１試験用アドレスを受け付ける受付部と、各半導体記憶装置について第１試験用アドレスに基づく第１試験の試験時間を監視する監視部１０３ａと、監視部１０３ａによって監視された試験時間に基づいて、各半導体記憶装置のアドレスを並び替えることによって、受付部によって受け付けられた第１試験用アドレスを第２試験用アドレスに変換する変換部１０３ｂと、変換部１０３ｂによって変換された第２試験用アドレスを記憶する記憶部１０３ｃと、記憶部１０３ｃに記憶された第２試験用アドレスに基づいて、各半導体記憶装置について第２試験を行う試験部１０２を備える。 （もっと読む）

【課題】本発明は半導体デバイス検査方法及び装置に関し、複雑な配線構造のデバイスでも故障箇所特定が可能になる半導体デバイス検査方法及び装置を提供することを目的としている。
【解決手段】荷電粒子線装置内に、荷電粒子線を変調する機能と、荷電粒子線をデバイス上の任意の位置に照射する機能と、単数又は複数のプロービング用探針及び探針移動機構を組み込んだ半導体検査装置を設け、該半導体検査装置は、半導体デバイスに変調された荷電粒子線を照射する手段と、該荷電粒子線を照射することによって発生する電気信号を探針のプロービングにより検出する手段と、入射荷電粒子の応答特性と検出される信号の応答特性を比較して半導体デバイスの欠陥箇所を特定する手段と、を有し、前記単数又は複数のプロービング用探針は、容量結合によりグランドポテンシャルに接続されて構成される。 （もっと読む）

【課題】複数のステージを有する検査装置の検査効率を格段に高めることができる検査装置の操作方法を提供する。
【解決手段】本発明の検査装置の操作方法は、複数のモニター１４それぞれの操作画面に表示される操作ボタンを用いて複数の検査用のステージ１７を備えた検査装置１０において、検査装置１０の各種の機能を実行するために必要なデータをまとめた排他条件データＤと、排他条件データＤの排他条件を、各機能を実行するための操作ボタンを押下できるか否かのデータとしてまとめた排他条件パターンＰと、を用いて、操作ボタンを排除するための排他条件ボタンを少なくとも一つのモニター１４に設定し、排他条件ボタンを押下して他のモニターでは少なくとも一つのモニターの排他条件に即した画面の表示を禁止する。 （もっと読む）

【課題】ＡＤ変換部以外に複数の回路を備えている場合に、各回路がＡＤ変換部に対してノイズによる影響を与えないようにすることを目的とする。
【解決手段】ＤＵＴ１から入力したアナログデータをデジタルデータに変換するＡＤ変換部１１を備え、ＡＤ変換部１１の動作周期のうち変換動作を行わない非変換期間の間にＡＤ変換部１１以外の複数の回路の動作させるように制御するコントローラ１５を備えている。また、コントローラ１５はＡＤ変換部１１が変換動作を開始するための変換開始信号を出力するＡＤコントローラ２１と、ＡＤ変換部１１が出力する変換動作が終了した旨を示す変換終了信号と変換開始信号とに基づいて、ＡＤ変換部１１とメモリ１２との間に設けられるライト用ＦＩＦＯ３１とメモリ１２との間でデータ転送を行うようにメモリ１２を制御するメモリコントローラ２２と、を備えている。 （もっと読む）

【課題】半導体試験装置と被試験デバイスと接続関係を自由に設定しつつ、被試験デバイスに複数ピンが備えられている場合に全ての被試験デバイスにフェイルが生じているか否かを検出することを目的とする。
【解決手段】複数のＤＵＴ２から出力される出力信号に基づいてＤＵＴ２のパスフェイル情報を生成するＰＥ部３を備えた半導体試験装置であって、ＤＵＴ２に接続されるＰＥ部３の複数のＤＵＴピンとＤＵＴ２との対応関係を記憶した対応表に基づいて、ＤＵＴごとにパスフェイル情報をグループ化して出力する変換部１１と、ＤＵＴ２ごとにグループ化されたパスフェイル情報を入力して論理和の演算を行い、被試験デバイス情報として出力を行う複数の論理和演算部１２と、複数の論理和演算部１２から出力される全ての被試験デバイス情報に対して論理積の演算を行う論理積演算部１４と、を備えている。 （もっと読む）

【課題】複雑な計算および他の測定が不要なスループットの高い測定を行う。
【解決手段】ＡＤ変換器の特性を測定する測定装置であって、ＡＤ変換器に対して所定の波形のアナログ入力信号を供給する信号供給部と、アナログ入力信号をサンプリングしたＡＤ変換器が出力するデジタル出力信号を取得する取得部と、デジタル出力信号のヒストグラムを生成する測定ヒストグラム生成部と、デジタル出力信号を測定した測定ヒストグラムにおいて、デジタル値が所定のデジタル範囲以下の部分に対応する頻度、およびデジタル値がデジタル範囲以上の部分に対応する頻度の少なくとも一方に基づいて、デジタル範囲の下限および上限の少なくとも一方に対応するアナログ値を算出する範囲算出部と、を備える測定装置を提供する。 （もっと読む）

【課題】パソコンに保存されたＳＰＤデータをパソコンに接続できない検査装置に保存する作業を短時間で簡単に行い、ＤＩＭＭ等の基板検査の作業効率を向上させることができる低コストで構築可能な検査システムを提供する。
【解決手段】パソコン１に接続されたマスタ基板作成装置１０を用いて該パソコン内のＳＰＤデータをそのＥＥＰＲＯＭに記録したマスタ基板２を作成し、該マスタ基板を検査装置のソケットに装着して該マスタ基板から該ＳＰＤデータをダウンロードする。上記マスタ基板作成装置は、パソコンと接続するセントロコネクタ１１と、ＤＩＭＭを装着可能な２つのソケット１３ａ，１３ｂと、該セントロコネクタを介して入力されたＳＰＤデータを該ソケットに装着されたＤＩＭＭ上のＥＥＰＲＯＭに書き込む書込制御部が設けられている。 （もっと読む）

【課題】小規模で低コストであり、より高速な半導体集積回路の検査をより高精度に行うことが可能な検査装置及び検査方法を提供する。
【解決手段】クロック信号ＣＬＫ及びデータ信号ＤＡＴＡ＿ＯＵＴを半導体集積回路（ＡＳＩＣ２）に取り込ませてフィードバック信号ＦＢ＿ＯＵＴとして出力させて検査を行う検査装置１は、データ信号ＤＡＴＡ＿ＯＵＴを、所定の遅延量だけ遅延させてＡＳＩＣ２に出力する遅延処理部８と、フィードバック信号ＦＢ＿ＯＵＴに基づいて、遅延処理部８における遅延量を設定するとともに、フィードバック信号ＦＢ＿ＯＵＴが所定の条件を満たすときの遅延量を取得する遅延制御部９と、遅延制御部９により取得された遅延量に基づいて、ＡＳＩＣ２のセットアップタイム及びホールドタイムを算出するセットアップタイム・ホールドタイム算出部１０と、を有する。 （もっと読む）

【課題】ＡＬＰＧが生成したパターンデータに転送エラーが生じたときに、異常が生じた箇所を特定することにより、メンテナンス性を向上させることを目的とする。
【解決手段】ＤＵＴ１を試験するパターンデータを生成するＡＬＰＧ２とパターンデータをＤＵＴ１に印加する複数のＰＥ３とを備える半導体試験装置であって、ＡＬＰＧ２に備えられ、ＰＥ３にパターンデータを分配するピンセレクタ２１から出力される各パターンデータをそれぞれ記憶するＡＬＰＧ用ログメモリ２３と、ＰＥ３ごとに備えられ、ＤＵＴ１に入力されるパターンデータを記憶するＰＥ用ログメモリ１２と、ＡＬＰＧ用ログメモリ２１に記憶されたパターンデータとＰＥ用ログメモリ１２に記憶されたパターンデータとを比較して、ピンセレクタ２１とＰＥ３との間に異常が発生しているか否かを検出する異常部位検出部３２と、を備えている。 （もっと読む）

【目的】半導体集積装置に構築されている回路網中に生じている遅延故障箇所を精度良く検出することが可能な半導体集積装置の故障検出方法を提供することを目的とする。
【構成】故障検出の対象となる半導体ＩＣチップ（テストチップ）、及びこの半導体ＩＣチップの良品としての半導体ＩＣチップ（良品チップ）各々に構築されている回路を動作させ、テストチップ及び良品チップ各々に構築されている回路網中の各信号経路から出力された出力結果が互いに一致しているか、或いは不一致であるかを判定する。ここで、不一致であると判定された場合には、この不一致であると判定された信号経路に故障が生じていると判断する。一方、一致していると判定された場合には、テスト周期を短い周期に変更して、再び上記動作を繰り返し実行する。 （もっと読む）

【課題】比較的低コストで、実装面積を増大させることなく、テスト時間を短縮できるデバイス用電源装置を提供することにある。
【解決手段】デジタル回路エリアとアナログ回路エリアが絶縁結合素子を介して絶縁結合され、前記アナログ回路エリアは前記デジタル回路エリアの制御に基づき試験対象に対して所定の電源を供給するとともに、試験対象に供給する電源の変動をモニタリングする機能を有する半導体試験装置におけるデバイス用電源装置において、前記デジタル回路エリアには、絶縁結合素子との間に、前記アナログ回路エリアを制御するためのコマンドを格納するキャッシュバッファを設けたことを特徴とするもの。 （もっと読む）

【課題】接触等の測定不具合による特定の半導体集積回路チップへの不良集中による歩留まりの低下を防ぐ方法の提供。
【解決手段】各々半導体ウェハ１１１上に形成された単一のチップを検査するための複数セットのプローブ群１０５と、当該プローブ群１０５を保持するプローブカード１０４と、プローブ群１０５がそれぞれ半導体ウェハ１１１上の対応するチップ電極に接触するようにプローブカード１０４を移動させる制御部１１０と、プローブカード１０４を通じて複数チップの電気的試験を同時に行うＬＳＩテスタ１０１からの個々の良否判定結果を検知する検知部１０７とを設ける。制御部１１０は、検知部１０７が複数セットのプローブ群１０５のうちいずれかでチップの不良を検知した場合に、検査に使用したセット以外のセットのプローブ群を使用して再検査するように、半導体ウェハ１１１に対してプローブカード１０４を相対的に移動させる。 （もっと読む）

【課題】チップごとに不規則に発生する遅延故障の特定にかかる作業負担の軽減化および作業時間の短縮化を図ること。
【解決手段】本手法では、各チップＣ１〜ＣｍのパスＰ_iのポストシリコンパス遅延を用いて、システマティックな遅延エラーのみをモデル化してパスＰ_iの遅延値を表現する関数モデルを構築する。そして、構築された関数モデルを用いて、パスＰ_iの見積遅延値を算出する。このあと、各チップＣ１〜ＣｍのパスＰ_iのポストシリコン遅延値と、パスＰ_iの見積遅延値とを比較する。そして、パスＰ_iのポストシリコン遅延値とパスＰ_iの見積遅延値との差分が許容範囲を超えるパスを故障パス候補に決定する。これにより、各チップＣ１〜ＣｍのパスＰ_iの中から、システマティックな遅延エラーの影響のみを受けているパスを排除して、チップＣ１〜Ｃｍごとの不規則な遅延エラーが発生している可能性が高いパスを絞り込むことができる。 （もっと読む）

【課題】波形表示画像および映像表示画像を有効に利用した解析を可能とする波形表示装置および波形表示方法を提供する。
【解決手段】映像格納部１１および信号格納部１２は、波形表示画像および映像表示画像の表示に必要なデータを、時刻と対応付けて格納する。操作格納部１６は受付手段１５を介する操作の操作内容を格納する。画像生成手段１３は、映像格納部１１、信号格納部１２および操作格納部１６に格納された上記データに基づいて、所定時刻に対応する波形表示画像および映像表示画像のうちの一の画像に含まれる情報を、同一時刻に対応する他の画像に反映させる。 （もっと読む）