試験装置、プログラム、記憶媒体、および、試験方法
【課題】複数の被試験デバイスの全ての端子に試験リソースを接続することなく、複数の被試験デバイスを同時に試験する。
【解決手段】同一の被試験デバイスを、複数個並行して試験する試験装置に、被試験デバイスの各端子に接続される複数の試験リソースと、一の被試験デバイスに接続される試験リソースの構成が、他の被試験デバイスに接続される試験リソースの構成と異なる場合に、当該一の被試験デバイスと、当該他の被試験デバイスとで、少なくとも一部の内容が異なる試験を実行する試験制御部を備える。
【解決手段】同一の被試験デバイスを、複数個並行して試験する試験装置に、被試験デバイスの各端子に接続される複数の試験リソースと、一の被試験デバイスに接続される試験リソースの構成が、他の被試験デバイスに接続される試験リソースの構成と異なる場合に、当該一の被試験デバイスと、当該他の被試験デバイスとで、少なくとも一部の内容が異なる試験を実行する試験制御部を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、試験装置、プログラム、記憶媒体、および、試験方法に関する。
【背景技術】
【０００２】
半導体デバイスを試験する半導体試験装置は、被試験デバイスに信号を入力すると共に、被試験デバイスが応答する信号を計測することにより、被試験デバイスを試験する。半導体デバイスは、電源端子、デジタル信号入出力端子、および、アナログ信号入出力端子等の複数の異なる種類の端子を有する。そこで、半導体試験装置は、異なる種類の試験リソースをそれぞれの端子に接続して、被試験デバイスを試験する。
【０００３】
例えば、デジタル回路を試験する場合には、デジタル信号入出力端子にデジタル試験リソースが接続され、アナログ回路を試験する場合には、アナログ信号入出力端子にアナログ試験リソースが接続される。半導体試験装置は、被試験デバイスが応答する信号の電圧値、電流値、および、タイミング等に基づいて、被試験デバイスの良否を判定する。試験に要するコストを低減するには、試験時間の短縮が必要になる。そこで、複数の被試験デバイスを同時に試験する半導体試験装置が提案されている。
【０００４】
【特許文献１】特開２００５−１８０９４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
半導体試験装置は、複数の被試験デバイスを同時に試験するには、複数の被試験デバイスの端子に対して、同時に試験信号を印加する必要がある。ところが、近年の半導体デバイスは、多機能化に伴い端子数が増大している。従って、半導体試験装置が、複数の被試験デバイスの全ての端子に同時に接続することができる試験リソースを備えると、半導体試験装置のコストが増大すると共に、装置サイズが大きくなる。その結果、半導体試験装置が同時に試験を実施できる被試験デバイスの数が制限されるという課題が生じている。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明の第１の態様においては、同一の被試験デバイスを、複数個並行して試験する試験装置であって、被試験デバイスの各端子に接続される複数の試験リソースと、一の被試験デバイスに接続される試験リソースの構成が、他の被試験デバイスに接続される試験リソースの構成と異なる場合に、当該一の被試験デバイスと、当該他の被試験デバイスとで、少なくとも一部の内容が異なる試験を実行する試験制御部とを備える試験装置を提供する。
【０００７】
本発明の第２の態様においては、コンピュータを、被試験デバイスの各端子に接続される複数の試験リソースを備え、同一の被試験デバイスを、複数個並行して試験する試験装置を制御する試験制御部として機能させるプログラムであって、コンピュータを、一の被試験デバイスに接続される試験リソースの構成が、他の被試験デバイスに接続される試験リソースの構成と異なる場合に、当該一の被試験デバイスと、当該他の被試験デバイスとで、少なくとも一部の内容が異なる試験を実行する試験制御部として機能させるプログラムを提供する。
【０００８】
本発明の第３の態様においては、コンピュータを、被試験デバイスの各端子に接続される複数の試験リソースを備え、同一の被試験デバイスを、複数個並行して試験する試験装置を制御する試験制御部として機能させるプログラムであって、コンピュータを、一の被試験デバイスに接続される試験リソースの構成が、他の被試験デバイスに接続される試験リソースの構成と異なる場合に、当該一の被試験デバイスと、当該他の被試験デバイスとで、少なくとも一部の内容が異なる試験を実行する試験制御部として機能させるプログラムを記憶した記憶媒体を提供する。
【０００９】
本発明の第４の態様においては、被試験デバイスの各端子に接続される複数の試験リソースを備える試験装置を用いて、同一の被試験デバイスを、複数個並行して試験する試験方法であって、一の被試験デバイスに接続される試験リソースの構成が、他の被試験デバイスに接続される試験リソースの構成と異なる場合に、当該一の被試験デバイスと、当該他の被試験デバイスとで、少なくとも一部の内容が異なる試験を実行する試験方法を提供する。
【００１０】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【発明を実施するための最良の形態】
【００１１】
以下、発明の実施形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１２】
図１は、試験装置の実施形態の一つである半導体試験装置１０の構成の一例を示す。半導体試験装置１０は、試験制御部２０、試験回路部４０、および、被試験デバイスハンドラ６０を備える。半導体試験装置１０は、試験回路部４０に設けられた複数種類の試験リソースを用いて、複数の被試験デバイスを並行して試験する。本例の試験回路部４０は、デバイス電源リソース、リファレンス電源リソース、デジタル試験リソース、および、アナログ試験リソースを有する。
【００１３】
各種の試験リソースは、異なる機能を有してよい。例えば、デバイス電源リソースは、電源電力を被試験デバイスの電源端子に供給してよい。また、リファレンス電源リソースは、所定のリファレンス電圧を、被試験デバイスのリファレンス端子に印加してよい。また、デジタル試験リソースは、予め定められたパターンを有するデジタル信号を、被試験デバイスのデジタル端子に入力してよい。また、アナログ試験リソースは、予め定められた波形を有するアナログ信号を、被試験デバイスのアナログ端子に入力してよい。
【００１４】
試験制御部２０は、試験制御部２０は、それぞれの試験リソースを並行して動作させて、複数の被試験デバイスを並行して試験してよい。例えば、被試験デバイスに含まれるアナログ回路を試験する場合、試験制御部２０は、所定の波形を有するアナログ信号を、アナログ試験リソースから被試験デバイスに供給させる。このとき、試験制御部２０は、被試験デバイスの駆動電力、リファレンス電圧、および、制御信号等を、デバイス電源リソース、リファレンス電源リソース、および、デジタル試験リソースから出力させてよい。
【００１５】
また、被試験デバイスに含まれるデジタル回路を試験する場合、試験制御部２０は、所定のパターンを有するデジタル信号を、デジタル試験リソースから被試験デバイスに供給させる。このとき、試験制御部２０は、被試験デバイスの駆動電力、および、リファレンス電圧等を、デバイス電源リソース、および、リファレンス電源リソースから出力させてよい。なお、デジタル回路を試験する場合、試験制御部２０は、アナログ試験リソースを用いずに、被試験デバイスを試験してよい。
【００１６】
半導体試験装置１０は、上述したアナログ回路の試験、デジタル回路の試験、その他、予め定められた項目の試験を、それぞれの被試験デバイスに対して行う。このため、半導体試験装置１０には、並行して試験する被試験デバイスに個数に応じて、各種の試験リソースが必要数ずつ設けられることが好ましい。しかし、半導体試験装置１０のコスト、許容回路規模等から、被試験デバイスの同測数に対して、十分な試験リソースを設けることが困難な場合がある。
【００１７】
一例として、第１の被試験デバイス６２および第２の被試験デバイス６４に対して、試験回路部４０が、第１のデバイス電源リソース４２、第１のリファレンス電源リソース４４、第１のデジタル試験リソース４６、アナログ試験リソース４８、第２のデバイス電源リソース５２、第２のリファレンス電源リソース５４、および、第２のデジタル試験リソース５６を有する場合を説明する。
【００１８】
この場合、デバイス電源リソース、リファレンス電源リソース、および、デジタル試験リソースは、複数の被試験デバイスに対応して複数設けられており、それぞれの被試験デバイスに割り当てることができる。これらの試験リソースは、それぞれ対応する被試験デバイスに接続される専用の試験リソースとして機能してよい。これに対して、不足するアナログ試験リソース４８は、複数の被試験デバイスに対して共通に設けられ、それぞれの被試験デバイスに順次接続される共用の試験リソースとして機能してよい。
【００１９】
それぞれの試験リソースは、複数の入出力端子を有してよい。例えば、第１のデバイス電源リソース４２、第１のリファレンス電源リソース４４、第１のデジタル試験リソース４６、および、アナログ試験リソース４８は、それぞれ８端子、３２端子、１２８端子、および、７２０端子を有してよい。
【００２０】
被試験デバイスハンドラ６０は、第１の被試験デバイス６２および第２の被試験デバイス６４を載置できる。第１の被試験デバイス６２および第２の被試験デバイス６４は、液晶ドライバ、または、メモリ等の、半導体デバイスであってよい。第１の被試験デバイス６２および第２の被試験デバイス６４は、被試験デバイスハンドラ６０に固定されたソケットに載置されてよい。また、被試験デバイスハンドラ６０は、２個以上の被試験デバイスを載置してよい。
【００２１】
試験制御部２０は、試験回路部４０および被試験デバイスハンドラ６０を制御して、被試験デバイスの試験を制御する。例えば、試験制御部２０の制御により、試験回路部４０は、第１の被試験デバイス６２および第２の被試験デバイス６４の試験に用いる信号を生成してよい。その場合に、試験制御部２０は、試験回路部４０が有する複数の試験リソースに同一の制御信号を供給してよい。例えば、デジタル回路を試験する場合、試験制御部２０は、第１のデジタル試験リソース４６および第２のデジタル試験リソース５６に対して、同じ論理ベクタを含む制御信号を供給してよい。
【００２２】
また、試験制御部２０は、試験回路部４０から出力される信号の特性に基づいて、第１の被試験デバイス６２および第２の被試験デバイス６４の良否を判定してよい。例えば、信号の電圧レベル、または、信号のタイミングに基づいて、良否を判定してよい。さらに、試験制御部２０は、被試験デバイスハンドラ６０に搭載される被試験デバイスを交換するべく、被試験デバイスハンドラ６０を制御してよい。
【００２３】
試験制御部２０は、第１の被試験デバイス６２および第２の被試験デバイス６４に対して、同一項目の試験を行う。しかし、第２の被試験デバイス６４に対しては、アナログ試験リソースを割り当てることができないので、第１の被試験デバイス６２および第２の被試験デバイス６４に対して、同一項目の試験を並行して行うことができない。そこで、第１の被試験デバイス６２の試験を終えた後で、第２の被試験デバイス６４の試験を実施する方法が考えられる。
【００２４】
図２は、第１の被試験デバイス６２の試験を終えた後で、第２の被試験デバイス６４の試験を実施するタイミング図を示す。この場合、第１の被試験デバイス６２に対して、試験１と試験２とを連続して実施する。なお、試験１は、アナログ試験リソース等の共用試験リソースを用いない試験項目を指し、試験２は、アナログ試験リソース等の共用試験リソースを用いる試験項目を指す。第１の被試験デバイス６２の試験が終了すると、第２の被試験デバイス６４に対して、試験１と試験２とを連続して実施する。
【００２５】
以上の手順により、第１の被試験デバイス６２および第２の被試験デバイス６４は、第１のデバイス電源リソース４２、第１のリファレンス電源リソース４４、第１のデジタル試験リソース４６、および、アナログ試験リソース４８を共用して、試験することができる。その結果、試験リソースは有効活用される。ところが、上記の手順で実行する場合には、第１の被試験デバイス６２および第２の被試験デバイス６４の試験を同時に行えないので、試験時間の短縮が求められる。
【００２６】
そこで、本例の半導体試験装置１０は、一の被試験デバイスに接続される試験リソースの構成が、他の被試験デバイスに接続される試験リソースの構成と異なる場合に、当該一の被試験デバイスと、当該他の被試験デバイスとで、少なくとも一部の内容が異なる試験を実行してよい。例えば、試験制御部２０は、専用の試験リソースおよび共用の試験リソースが接続される被試験デバイスに対して、所定の項目の試験を実行している間に、共用の試験リソースが接続されない被試験デバイスに対して、所定の試験項目のうち、専用の試験リソースで実行可能な試験項目の試験を行ってよい。さらに、試験制御部２０は、一の被試験デバイスについて所定の試験項目の試験が終了した後に、共用の試験リソースを他の被試験デバイスに接続させて、当該他の被試験デバイスに対して、共用の試験リソースを用いた試験項目の試験を行ってよい。
【００２７】
図３は、当該方法により試験時間を短縮する実施形態の一例を示す。試験回路部４０は、デバイス電源リソース、リファレンス電源リソース、および、デジタル試験リソースをそれぞれ複数有する。従って、これらの試験リソースを用いれば、第１の被試験デバイス６２を試験している間であっても、第２の被試験デバイス６４を試験できる。
【００２８】
そこで、試験制御部２０は、まず、第１の被試験デバイス６２および第２の被試験デバイス６４に対して、同時に試験１を実施する。試験１が終了すると、半導体試験装置１０は、第１の被試験デバイス６２に対しては、試験２を続けて実施する。第１の被試験デバイス６２の試験２が終了すると、試験制御部２０は被試験デバイスハンドラ６０を制御して、第１の被試験デバイス６２と第２の被試験デバイス６４とを入れ替える。
【００２９】
半導体試験装置１０は、第１の被試験デバイス６２と第２の被試験デバイス６４との入れ替えが終了すると、第２の被試験デバイス６４の試験２を実施する。具体的には、アナログ試験リソース４８は、所定のアナログ信号を出力して、第２の被試験デバイス６４のアナログ回路を試験してよい。以上の手順により、試験回路部４０が有する試験リソースを有効に活用して、複数の被試験デバイスの試験時間を短縮できる。
【００３０】
第１の被試験デバイス６２および第２の被試験デバイス６４で実施する試験の切り替え時間を短縮するべく、半導体試験装置１０は、複数の被試験デバイスと、複数の試験リソースとの間に、切替部を備えてもよい。切替部は、それぞれの試験リソースを、第１の被試験デバイス６２および第２の被試験デバイス６４のうち、いずれの被試験デバイスに接続するかを切り替えてよい。試験制御部２０は、切替部を制御することで、共用の試験リソースであるアナログ試験リソース４８を、それぞれの被試験デバイスに順次接続させてよい。
【００３１】
図４は、切替部を備える半導体試験装置１０の実施形態の一例を示す。同図において、試験回路部４０は切替部８０を有しており、切替部８０は、アナログ試験リソース４８に接続される信号の経路を切り替える。つまり、アナログ試験リソース４８は、第１の被試験デバイス６２または第２の被試験デバイス６４のいずれかに接続される。切替部８０は、制御信号の電圧により経路を切り替えるアナログスイッチ素子であってよく、制御信号の電流により経路を切り替えるリレーであってもよい。なお、切替部８０は、被試験デバイスハンドラ６０に含まれてもよい。
【００３２】
本例においては、試験制御部２０が、切替部８０を切り替える制御信号を出力する。例えば、制御信号がＨレベルであれば、アナログ試験リソース４８は第１の被試験デバイス６２に接続され、制御信号がＬレベルであれば、アナログ試験リソース４８は第２の被試験デバイス６４に接続されてよい。
【００３３】
試験制御部２０は、図３に示した手順で試験を実施する場合には、第１の被試験デバイス６２の試験２が終了後、切替部８０に出力する制御信号のレベルをＨからＬに変化させてよい。その結果、切替部８０内の経路が切り替わり、第１の被試験デバイス６２に接続されていたアナログ試験リソース４８は、第２の被試験デバイス６４に接続される。試験制御部２０は、接続の切替後、第２の被試験デバイス６４のアナログ回路を試験してよい。
【００３４】
図５は、半導体試験装置１０の試験手順に係る他の実施形態を示す。試験制御部２０は、一の被試験デバイスについて、共用の試験リソースを用いた試験項目の試験が終了した場合に、共用の試験リソースを、他の被試験デバイスに接続させてよい。例えば、試験制御部２０は、以下の手順で試験を実施してよい。
【００３５】
試験制御部２０は、第１の被試験デバイス６２の試験１を実施している間に、第２の被試験デバイス６４に対して共用の試験リソースを用いる試験２を実施する。試験１および試験２が終了すると、試験制御部２０は、切替部８０を切り替えて、それぞれの被試験デバイスで実施する試験の内容を変更する。例えば、試験１が試験２よりも長時間を要する場合には、試験制御部２０は、第１の被試験デバイス６２の試験１が終了した時点で、切替部８０の接続を切り替える。半導体試験装置１０は、接続の切替後、第１の被試験デバイス６２に対して試験２を実施すると共に、第２の被試験デバイス６４に対して試験１を実施してよい。このような手順によっても、複数の被試験デバイスを同時に試験できる。
【００３６】
さらに、第２の被試験デバイス６４の試験１が終了すると、被試験デバイスハンドラ６０は、試験制御部２０の制御により、第１の被試験デバイス６２および第２の被試験デバイス６４を、それぞれ、第３の被試験デバイスおよび第４の被試験デバイスに入れ替えてよい。図５に示すように、第３の被試験デバイスおよび第４の被試験デバイスに対しても、第１の被試験デバイス６２および第２の被試験デバイス６４に対して実施した手順と同様に、試験１および試験２を実施してよい。
【００３７】
図６は、半導体試験装置１０の試験手順に係る他の実施形態を示す。半導体試験装置１０は、第１の被試験デバイス６２および第２の被試験デバイス６４に対して、試験１を開始する。第２の被試験デバイス６４の試験途中で、試験制御部２０が第２の被試験デバイス６４の不良を検出すると、試験制御部２０は、第２の被試験デバイス６４の試験を中止する。試験制御部２０は、試験回路部４０を制御して、第２の被試験デバイス６４に対する試験信号の出力を停止すると共に、被試験デバイスハンドラ６０を制御して、第２の被試験デバイス６４を第３の被試験デバイスに入れ替える。
【００３８】
続いて、試験制御部２０は、第３の被試験デバイスに対して試験１を開始する。試験制御部２０は、第１の被試験デバイス６２の試験２が終了すると、切替部８０を切り替える。アナログ試験リソース４８が、第３の被試験デバイスに接続されると、試験制御部２０は、第３の被試験デバイスの試験２を実施する。試験制御部２０が、被試験デバイスの不良を検出した場合に、不良が生じていない他の被試験デバイスの試験終了を待つことなく、他の被試験デバイスに入れ替えることにより、不良発生時の試験時間を短縮することができる。
【００３９】
図７は、半導体試験装置１０の試験手順に係る他の実施形態を示す。半導体試験装置１０は、まず、第１の被試験デバイス６２に対して試験１を実施すると共に、第２の被試験デバイス６４に対して試験２を実施する。続いて、試験制御部２０は切替部８０を切り替えて、第１の被試験デバイス６２に対して試験２を実施すると共に、第２の被試験デバイス６４に対して試験１を実施する。
【００４０】
ここで、試験制御部２０は、第２の被試験デバイス６４の試験１において、試験１の途中で第２の被試験デバイス６４の不良を検出すると、第２の被試験デバイス６４の試験１を中止する。第２の被試験デバイス６４の不良を検出したタイミングが、第１の被試験デバイス６２の試験の終了予定タイミングの所定時間以内である場合には、試験制御部２０は、第１の被試験デバイス６２の試験２の終了後に切替部８０を切り替えてもよい。当該所定時間は、切替時間と略等しくしてもよい。当該処理をすることにより、試験時間短縮効果が小さい場合に、複数の被試験デバイスの試験開始タイミングを略等しくすることができる。
【００４１】
図８は、半導体試験装置１０の試験手順に係る他の実施形態を示す。同図において、試験回路部４０は、切替部８２、切替部８４、および、切替部８６を有する。切替部８２、切替部８４、および、切替部８６は、マルチプレクサ、デマルチプレクサ、および、アナログスイッチのうちのいずれかを有してよい。被試験デバイスハンドラ６０は、第１の被試験デバイス６２、第２の被試験デバイス６４、第３の被試験デバイス６６、および、第４の被試験デバイス６８を載置する。
【００４２】
切替部８２は、第１のデバイス電源リソース４２、第１のリファレンス電源リソース４４、および、第１のデジタル試験リソース４６を、第１の被試験デバイス６２または第２の被試験デバイス６４のいずれかに接続する。同様に、切替部８４は、第２のデバイス電源リソース５２、第２のリファレンス電源リソース５４、および、第２のデジタル試験リソース５６を、第３の被試験デバイス６６または第４の被試験デバイス６８のいずれかに接続する。切替部８６は、アナログ試験リソース４８を４つの被試験デバイスのいずれかに接続する。
【００４３】
図９は、図８に係る半導体試験装置１０により、４つの被試験デバイスを同時に試験する場合のタイミング図である。試験制御部２０は、切替部８２および切替部８４を制御して、まず、第１の被試験デバイス６２および第３の被試験デバイス６６に対して試験１を行う。さらに、試験制御部２０は、切替部８６を制御して、第２の被試験デバイス６４に対して、アナログ試験リソース４８を用いる試験２を実施する。
【００４４】
第１の被試験デバイス６２および第３の被試験デバイス６６の試験１が終了すると、試験制御部２０は、切替部８２、切替部８４、および、切替部８６を制御して、各被試験デバイスに対して実施する試験を切り替える。例えば、第２の被試験デバイス６４、および、第４の被試験デバイス６８に対して試験１を実施して、第２の被試験デバイス６４に対して試験２を実施してよい。これらの試験が終了すると、試験制御部２０は、切替部８６を切り替えて、第３の被試験デバイス６６に試験２を実施する。さらに、第３の被試験デバイス６６の試験２が終了すると、試験制御部２０は切替部８６を切り替えて、第４の被試験デバイス６８に対して試験２を実施する。
【００４５】
図１０は、半導体試験装置１０の他の実施の形態の一例を示す。本実施形態においては、アナログ試験リソース４８に加えて、デジタル試験リソース５０も共用の試験リソースとして使用される。試験回路部４０は、アナログ試験リソース４８およびデジタル試験リソース５０を４つの被試験デバイスのいずれかに接続する、切替部８６および切替部８８を有する。
【００４６】
さらに、半導体試験装置１０は、試験制御部２０に接続されるリソース構成格納部１００を備える。半導体試験装置１０は、それぞれの試験リソースの機能を示すリソース構成ファイルを予めリソース構成格納部１００に格納する。リソース構成ファイルには、それぞれの試験リソースの使用可能数を含んでよい。
【００４７】
試験制御部２０は、リソース構成格納部１００からリソース構成ファイルを取得すると共に、一つの被試験デバイスについて全ての試験項目を試験するのに必要な試験リソースの構成を示す必要リソース情報を取得してよい。さらに、試験制御部２０は、必要リソース情報およびリソース構成ファイルに基づいて、それぞれの試験リソースを、専用の試験リソースとして制御するか、または、共用の試験リソースとして制御するかを判別してよい。なお、必要リソース情報は、リソース構成格納部に格納されてよく、半導体試験装置１０の外部から入力されてもよい。また、必要リソース情報には、それぞれの試験の実施に要する時間を含んでもよい。
【００４８】
図１１は、リソース構成ファイルの一例を示す。リソース構成ファイルにおいては、試験リソース番号、試験リソース機能、および、それぞれの試験リソースの使用可能数を対応づける情報がテーブル化されている。図１１に示すリソース構成ファイルは、半導体試験装置１０が、２個のデバイス電源リソースを有することを示す。同様に、当該リソース構成ファイルは、半導体試験装置１０が、２個のリファレンス電源リソース、１個のデジタル試験リソース、および、１個のアナログ試験リソースを有することを示す。
【００４９】
図１２は、必要リソース情報の一例を示す。被試験デバイス番号ごとに、必要な試験項目が関連付けられている。例えば、半導体試験装置１０は、第１の被試験デバイス６２に対しては、試験１、試験２、試験３、および、試験４の全てを実施する必要がある。これに対して、半導体試験装置１０は、第２の被試験デバイス６４に対しては、試験２の実施が不要であり、試験１、試験３、および、試験４を実施すればよい。
【００５０】
なお、本実施形態において、試験１および試験２は、専用試験リソースのみを用いる試験であり、試験３および試験４は、共用試験リソースを用いる試験である。試験１は、第１のデバイス電源リソース４２または第２のデバイス電源リソース５２を用いる試験であってよい。試験２は、第１のリファレンス電源リソース４４または第２のリファレンス電源リソース５４を用いる試験であってよい。試験３は、デジタル試験リソース５０を用いる試験であってよく、その他の試験リソースを同時に使用してよい。試験４は、アナログ試験リソース４８を用いる試験であってよく、その他の試験リソースを同時に使用してよい。
【００５１】
図１３は、図１１に示したリソース構成ファイル、および、図１２に示した必要リソース情報に基づいて、４つの被試験デバイスの試験を実施する順序を示す。まず、試験制御部２０は、第１の被試験デバイス６２および第２の被試験デバイス６４に対して、第１のデバイス電源リソース４２および第２のデバイス電源リソース５２を用いて、試験１を実施する。同時に、試験制御部２０は、第３の被試験デバイス６６に対して、デジタル試験リソース５０を用いる試験３を実施する。さらに、試験制御部２０は、第４の被試験デバイス６８に対して、アナログ試験リソース４８を用いる試験４を実施する。
【００５２】
第４の被試験デバイス６８の試験４が終了すると、試験制御部２０は、第４の被試験デバイス６８に対して試験２を開始する。続いて、第１の被試験デバイス６２および第２の被試験デバイス６４の試験１が終了すると、試験制御部２０は、第１の被試験デバイス６２に対して試験２を開始する。図１１のリソース構成ファイルが示す通り、試験回路部４０は、２個のリファレンス電源リソースを有している。従って、半導体試験装置１０は、第１の被試験デバイス６２および第４の被試験デバイス６８に対して、同時に試験２を実施できる。
【００５３】
図１３においては、第１の被試験デバイス６２の試験２が開始された時点で、試験４に用いるアナログ試験リソース４８が使用されていない。従って、試験制御部２０は、第２の被試験デバイス６４に対して試験４を開始することもできる。しかし、第２の被試験デバイス６４は、最も長い試験時間を要する試験３を実施する必要があるので、試験３に用いるデジタル試験リソース５０を使える状態になるまで、待機することが好ましい。使用可能な試験リソース数が比較的少なく、かつ、試験時間が比較的長い試験の実施を、それ以外の試験の実施よりも優先すれば、全ての被試験デバイスの試験に要する時間を短縮できるという効果を奏する。
【００５４】
図１４は、試験制御部２０が実施する試験の順序を決定する処理のフローチャートを示す。全ての被試験デバイスの試験に要する時間を短縮することを目的として、試験制御部２０は、以下の手順で試験順序を決定する。まず、試験制御部２０は、それぞれの試験時間と実施すべき試験数との積を算出する（Ｓ１４０１）。次に、算出した積のうち、積が最大となる試験を抽出する（Ｓ１４０２）。本例においては、試験３が、積が最大となる試験に相当する。
【００５５】
続いて、抽出した試験を実施する順序のパターンを算定する（Ｓ１４０３）。本例においては、第１の被試験デバイス６２、第２の被試験デバイス６４、および、第３の被試験デバイス６６が、試験３を実施する。従って、３個の被試験デバイスの順列数に相当する６通りの試験順序パターンを算定できる。
【００５６】
次に、試験制御部２０は、算定したパターンのうちの一つを選択する（Ｓ１４０１）。その上で、試験制御部２０は、試験３以外の試験を実施する順序を決めた上で、試験の実施に要する時間を算出する（Ｓ１４０５）。さらに、試験制御部２０は、全ての実施順序パターンに対して試験時間を算出した上で、試験時間が最短になる実施順序パターンに決定する（Ｓ１４０６）。
【００５７】
以上の手順により、試験制御部２０は、図１３に示す実施順序で試験を実施することを決定してよい。図１３に示す実施順序で試験を実施する場合には、第１のデバイス電源リソース４２は、第１の被試験デバイス６２および第３の被試験デバイス６６の試験１に用いる専用の試験リソースとして機能する。また、第２のデバイス電源リソース５２は、第２の被試験デバイス６４および第４の被試験デバイス６８の試験１に用いる専用の試験リソースとして機能する。
【００５８】
また、第１のリファレンス電源リソース４４は、第１の被試験デバイス６２の試験２に用いる専用の試験リソースとして機能すると共に、第２のリファレンス電源リソース５４は、第４の被試験デバイス６８の試験２に用いる専用の試験リソースとして機能する。これに対して、デジタル試験リソース５０およびアナログ試験リソース４８は、それぞれ、試験３および試験４を実施する全ての被試験デバイスで用いられる共用の試験リソースとして機能する。
【００５９】
図１５は、本実施形態に係るコンピュータ１９００のハードウェア構成の一例を示す。本実施形態に係るコンピュータ１９００は、ホスト・コントローラ２０８２により相互に接続されるＣＰＵ２０００、ＲＡＭ２０２０、グラフィック・コントローラ２０７５、及び表示装置２０８０を有するＣＰＵ周辺部と、入出力コントローラ２０８４によりホスト・コントローラ２０８２に接続される通信インターフェイス２０３０、ハードディスクドライブ２０４０、及びＣＤ−ＲＯＭドライブ２０６０を有する入出力部と、入出力コントローラ２０８４に接続されるＲＯＭ２０１０、フレキシブルディスク・ドライブ２０５０、及び入出力チップ２０７０を有するレガシー入出力部とを備える。
【００６０】
ホスト・コントローラ２０８２は、ＲＡＭ２０２０と、高い転送レートでＲＡＭ２０２０をアクセスするＣＰＵ２０００及びグラフィック・コントローラ２０７５とを接続する。ＣＰＵ２０００は、ＲＯＭ２０１０及びＲＡＭ２０２０に格納されたプログラムに基づいて動作し、各部の制御を行う。グラフィック・コントローラ２０７５は、ＣＰＵ２０００等がＲＡＭ２０２０内に設けたフレーム・バッファ上に生成する画像データを取得し、表示装置２０８０上に表示させる。これに代えて、グラフィック・コントローラ２０７５は、ＣＰＵ２０００等が生成する画像データを格納するフレーム・バッファを、内部に含んでもよい。
【００６１】
入出力コントローラ２０８４は、ホスト・コントローラ２０８２と、比較的高速な入出力装置である通信インターフェイス２０３０、ハードディスクドライブ２０４０、ＣＤ−ＲＯＭドライブ２０６０を接続する。通信インターフェイス２０３０は、ネットワークを介して他の装置と通信する。ハードディスクドライブ２０４０は、コンピュータ１９００内のＣＰＵ２０００が使用するプログラム及びデータを格納する。ＣＤ−ＲＯＭドライブ２０６０は、ＣＤ−ＲＯＭ２０９５からプログラム又はデータを読み取り、ＲＡＭ２０２０を介してハードディスクドライブ２０４０に提供する。
【００６２】
また、入出力コントローラ２０８４には、ＲＯＭ２０１０と、フレキシブルディスク・ドライブ２０５０、及び入出力チップ２０７０の比較的低速な入出力装置とが接続される。ＲＯＭ２０１０は、コンピュータ１９００が起動時に実行するブート・プログラム、及び／又は、コンピュータ１９００のハードウェアに依存するプログラム等を格納する。フレキシブルディスク・ドライブ２０５０は、フレキシブルディスク２０９０からプログラム又はデータを読み取り、ＲＡＭ２０２０を介してハードディスクドライブ２０４０に提供する。入出力チップ２０７０は、フレキシブルディスク・ドライブ２０５０を入出力コントローラ２０８４へと接続すると共に、例えばパラレル・ポート、シリアル・ポート、キーボード・ポート、マウス・ポート等を介して各種の入出力装置を入出力コントローラ２０８４へと接続する。
【００６３】
ＲＡＭ２０２０を介してハードディスクドライブ２０４０に提供されるプログラムは、フレキシブルディスク２０９０、ＣＤ−ＲＯＭ２０９５、又はＩＣカード等の記録媒体に格納されて利用者によって提供される。プログラムは、記録媒体から読み出され、ＲＡＭ２０２０を介してコンピュータ１９００内のハードディスクドライブ２０４０にインストールされ、ＣＰＵ２０００において実行される。
【００６４】
コンピュータ１９００にインストールされ、コンピュータ１９００を試験制御部２０として機能させるプログラムは、一の被試験デバイスに接続される試験リソースの構成が、他の被試験デバイスに接続される試験リソースの構成と異なる場合に、当該一の被試験デバイスと、当該他の被試験デバイスとで、少なくとも一部の内容が異なる試験を実行するモジュールを備える。これらのプログラム又はモジュールは、ＣＰＵ２０００等に働きかけて、コンピュータ１９００を、試験制御部２０としてそれぞれ機能させる。
【００６５】
これらのプログラムに記述された情報処理は、コンピュータ１９００に読込まれることにより、ソフトウェアと上述した各種のハードウェア資源とが協働した具体的手段である試験制御部２０およびリソース構成格納部１００として機能する。そして、これらの具体的手段によって、本実施形態におけるコンピュータ１９００の使用目的に応じた情報の演算又は加工を実現することにより、使用目的に応じた特有の半導体試験装置１０が構築される。
【００６６】
一例として、コンピュータ１９００と外部の装置等との間で通信を行う場合には、ＣＰＵ２０００は、ＲＡＭ２０２０上にロードされた通信プログラムを実行し、通信プログラムに記述された処理内容に基づいて、通信インターフェイス２０３０に対して通信処理を指示する。通信インターフェイス２０３０は、ＣＰＵ２０００の制御を受けて、ＲＡＭ２０２０、ハードディスクドライブ２０４０、フレキシブルディスク２０９０、又はＣＤ−ＲＯＭ２０９５等の記憶装置上に設けた送信バッファ領域等に記憶された送信データを読み出してネットワークへと送信し、もしくは、ネットワークから受信した受信データを記憶装置上に設けた受信バッファ領域等へと書き込む。このように、通信インターフェイス２０３０は、ＤＭＡ（ダイレクト・メモリ・アクセス）方式により記憶装置との間で送受信データを転送してもよく、これに代えて、ＣＰＵ２０００が転送元の記憶装置又は通信インターフェイス２０３０からデータを読み出し、転送先の通信インターフェイス２０３０又は記憶装置へとデータを書き込むことにより送受信データを転送してもよい。
【００６７】
また、ＣＰＵ２０００は、ハードディスクドライブ２０４０、ＣＤ−ＲＯＭドライブ２０６０（ＣＤ−ＲＯＭ２０９５）、フレキシブルディスク・ドライブ２０５０（フレキシブルディスク２０９０）等の外部記憶装置に格納されたファイルまたはデータベース等の中から、全部または必要な部分をＤＭＡ転送等によりＲＡＭ２０２０へと読み込ませ、ＲＡＭ２０２０上のデータに対して各種の処理を行う。そして、ＣＰＵ２０００は、処理を終えたデータを、ＤＭＡ転送等により外部記憶装置へと書き戻す。このような処理において、ＲＡＭ２０２０は、外部記憶装置の内容を一時的に保持するものとみなせるから、本実施形態においてはＲＡＭ２０２０および外部記憶装置等をメモリ、記憶部、または記憶装置等と総称する。本実施形態における各種のプログラム、データ、テーブル、データベース等の各種の情報は、このような記憶装置上に格納されて、情報処理の対象となる。なお、ＣＰＵ２０００は、ＲＡＭ２０２０の一部をキャッシュメモリに保持し、キャッシュメモリ上で読み書きを行うこともできる。このような形態においても、キャッシュメモリはＲＡＭ２０２０の機能の一部を担うから、本実施形態においては、区別して示す場合を除き、キャッシュメモリもＲＡＭ２０２０、メモリ、及び／又は記憶装置に含まれるものとする。
【００６８】
また、ＣＰＵ２０００は、ＲＡＭ２０２０から読み出したデータに対して、プログラムの命令列により指定された、本実施形態中に記載した各種の演算、情報の加工、条件判断、情報の検索・置換等を含む各種の処理を行い、ＲＡＭ２０２０へと書き戻す。例えば、ＣＰＵ２０００は、条件判断を行う場合においては、本実施形態において示した各種の変数が、他の変数または定数と比較して、大きい、小さい、以上、以下、等しい等の条件を満たすかどうかを判断し、条件が成立した場合（又は不成立であった場合）に、異なる命令列へと分岐し、またはサブルーチンを呼び出す。
【００６９】
また、ＣＰＵ２０００は、記憶装置内のファイルまたはデータベース等に格納された情報を検索することができる。例えば、第１属性の属性値に対し第２属性の属性値がそれぞれ対応付けられた複数のエントリが記憶装置に格納されている場合において、ＣＰＵ２０００は、記憶装置に格納されている複数のエントリの中から第１属性の属性値が指定された条件と一致するエントリを検索し、そのエントリに格納されている第２属性の属性値を読み出すことにより、所定の条件を満たす第１属性に対応付けられた第２属性の属性値を得ることができる。
【００７０】
また、特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【００７１】
以上に示したプログラム又はモジュールは、外部の記録媒体に格納されてもよい。記録媒体としては、フレキシブルディスク２０９０、ＣＤ−ＲＯＭ２０９５の他に、ＤＶＤ又はＣＤ等の光学記録媒体、ＭＯ等の光磁気記録媒体、テープ媒体、ＩＣカード等の半導体メモリ等を用いることができる。また、専用通信ネットワーク又はインターネットに接続されたサーバシステムに設けたハードディスク又はＲＡＭ等の記憶装置を記録媒体として使用し、ネットワークを介してプログラムをコンピュータ１９００に提供してもよい。
【００７２】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００７３】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【図面の簡単な説明】
【００７４】
【図１】試験装置の実施形態の一つである半導体試験装置１０の構成の一例を示す。
【図２】第１の被試験デバイス６２の試験を終えた後で、第２の被試験デバイス６４の試験を実施するタイミング図を示す。
【図３】当該方法により試験時間を短縮する実施形態の一例を示す。
【図４】切替部を備える半導体試験装置１０の実施形態の一例を示す。
【図５】半導体試験装置１０の試験手順に係る他の実施形態を示す。
【図６】半導体試験装置１０の試験手順に係る他の実施形態を示す。
【図７】半導体試験装置１０の試験手順に係る他の実施形態を示す。
【図８】半導体試験装置１０の試験手順に係る他の実施形態を示す。
【図９】図８に係る半導体試験装置１０により、４つの被試験デバイスを同時に試験する場合のタイミングを示す。
【図１０】半導体試験装置１０の他の実施の形態の一例を示す。
【図１１】リソース構成ファイルの一例を示す。
【図１２】必要リソース情報の一例を示す。
【図１３】４つの被試験デバイスの試験を実施する順序を示す。
【図１４】試験を実施する順序を決定する処理のフローチャートを示す。
【図１５】本発明の実施形態に係るコンピュータ１９００のハードウェア構成の一例を示す。
【符号の説明】
【００７５】
１０ 半導体試験装置
２０ 試験制御部
４０ 試験回路部
４２ 第１のデバイス電源リソース
４４ 第１のリファレンス電源リソース
４６ 第１のデジタル試験リソース
４８ アナログ試験リソース
５０ デジタル試験リソース
５２ 第２のデバイス電源リソース
５４ 第２のリファレンス電源リソース
５６ 第２のデジタル試験リソース
６０ 被試験デバイスハンドラ
６２ 第１の被試験デバイス
６４ 第２の被試験デバイス
６６ 第３の被試験デバイス
６８ 第４の被試験デバイス
８０ 切替部
８２ 切替部
８４ 切替部
８６ 切替部
８８ 切替部
１００ リソース構成格納部
１９００ コンピュータ
２０００ ＣＰＵ
２０１０ ＲＯＭ
２０２０ ＲＡＭ
２０３０ 通信インターフェイス
２０４０ ハードディスクドライブ
２０５０ フレキシブルディスク・ドライブ
２０６０ ＣＤ−ＲＯＭドライブ
２０７０ 入出力チップ
２０７５ グラフィック・コントローラ
２０８０ 表示装置
２０８２ ホスト・コントローラ
２０８４ 入出力コントローラ
２０９０ フレキシブルディスク
２０９５ ＣＤ−ＲＯＭ
【技術分野】
【０００１】
本発明は、試験装置、プログラム、記憶媒体、および、試験方法に関する。
【背景技術】
【０００２】
半導体デバイスを試験する半導体試験装置は、被試験デバイスに信号を入力すると共に、被試験デバイスが応答する信号を計測することにより、被試験デバイスを試験する。半導体デバイスは、電源端子、デジタル信号入出力端子、および、アナログ信号入出力端子等の複数の異なる種類の端子を有する。そこで、半導体試験装置は、異なる種類の試験リソースをそれぞれの端子に接続して、被試験デバイスを試験する。
【０００３】
例えば、デジタル回路を試験する場合には、デジタル信号入出力端子にデジタル試験リソースが接続され、アナログ回路を試験する場合には、アナログ信号入出力端子にアナログ試験リソースが接続される。半導体試験装置は、被試験デバイスが応答する信号の電圧値、電流値、および、タイミング等に基づいて、被試験デバイスの良否を判定する。試験に要するコストを低減するには、試験時間の短縮が必要になる。そこで、複数の被試験デバイスを同時に試験する半導体試験装置が提案されている。
【０００４】
【特許文献１】特開２００５−１８０９４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
半導体試験装置は、複数の被試験デバイスを同時に試験するには、複数の被試験デバイスの端子に対して、同時に試験信号を印加する必要がある。ところが、近年の半導体デバイスは、多機能化に伴い端子数が増大している。従って、半導体試験装置が、複数の被試験デバイスの全ての端子に同時に接続することができる試験リソースを備えると、半導体試験装置のコストが増大すると共に、装置サイズが大きくなる。その結果、半導体試験装置が同時に試験を実施できる被試験デバイスの数が制限されるという課題が生じている。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明の第１の態様においては、同一の被試験デバイスを、複数個並行して試験する試験装置であって、被試験デバイスの各端子に接続される複数の試験リソースと、一の被試験デバイスに接続される試験リソースの構成が、他の被試験デバイスに接続される試験リソースの構成と異なる場合に、当該一の被試験デバイスと、当該他の被試験デバイスとで、少なくとも一部の内容が異なる試験を実行する試験制御部とを備える試験装置を提供する。
【０００７】
本発明の第２の態様においては、コンピュータを、被試験デバイスの各端子に接続される複数の試験リソースを備え、同一の被試験デバイスを、複数個並行して試験する試験装置を制御する試験制御部として機能させるプログラムであって、コンピュータを、一の被試験デバイスに接続される試験リソースの構成が、他の被試験デバイスに接続される試験リソースの構成と異なる場合に、当該一の被試験デバイスと、当該他の被試験デバイスとで、少なくとも一部の内容が異なる試験を実行する試験制御部として機能させるプログラムを提供する。
【０００８】
本発明の第３の態様においては、コンピュータを、被試験デバイスの各端子に接続される複数の試験リソースを備え、同一の被試験デバイスを、複数個並行して試験する試験装置を制御する試験制御部として機能させるプログラムであって、コンピュータを、一の被試験デバイスに接続される試験リソースの構成が、他の被試験デバイスに接続される試験リソースの構成と異なる場合に、当該一の被試験デバイスと、当該他の被試験デバイスとで、少なくとも一部の内容が異なる試験を実行する試験制御部として機能させるプログラムを記憶した記憶媒体を提供する。
【０００９】
本発明の第４の態様においては、被試験デバイスの各端子に接続される複数の試験リソースを備える試験装置を用いて、同一の被試験デバイスを、複数個並行して試験する試験方法であって、一の被試験デバイスに接続される試験リソースの構成が、他の被試験デバイスに接続される試験リソースの構成と異なる場合に、当該一の被試験デバイスと、当該他の被試験デバイスとで、少なくとも一部の内容が異なる試験を実行する試験方法を提供する。
【００１０】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【発明を実施するための最良の形態】
【００１１】
以下、発明の実施形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１２】
図１は、試験装置の実施形態の一つである半導体試験装置１０の構成の一例を示す。半導体試験装置１０は、試験制御部２０、試験回路部４０、および、被試験デバイスハンドラ６０を備える。半導体試験装置１０は、試験回路部４０に設けられた複数種類の試験リソースを用いて、複数の被試験デバイスを並行して試験する。本例の試験回路部４０は、デバイス電源リソース、リファレンス電源リソース、デジタル試験リソース、および、アナログ試験リソースを有する。
【００１３】
各種の試験リソースは、異なる機能を有してよい。例えば、デバイス電源リソースは、電源電力を被試験デバイスの電源端子に供給してよい。また、リファレンス電源リソースは、所定のリファレンス電圧を、被試験デバイスのリファレンス端子に印加してよい。また、デジタル試験リソースは、予め定められたパターンを有するデジタル信号を、被試験デバイスのデジタル端子に入力してよい。また、アナログ試験リソースは、予め定められた波形を有するアナログ信号を、被試験デバイスのアナログ端子に入力してよい。
【００１４】
試験制御部２０は、試験制御部２０は、それぞれの試験リソースを並行して動作させて、複数の被試験デバイスを並行して試験してよい。例えば、被試験デバイスに含まれるアナログ回路を試験する場合、試験制御部２０は、所定の波形を有するアナログ信号を、アナログ試験リソースから被試験デバイスに供給させる。このとき、試験制御部２０は、被試験デバイスの駆動電力、リファレンス電圧、および、制御信号等を、デバイス電源リソース、リファレンス電源リソース、および、デジタル試験リソースから出力させてよい。
【００１５】
また、被試験デバイスに含まれるデジタル回路を試験する場合、試験制御部２０は、所定のパターンを有するデジタル信号を、デジタル試験リソースから被試験デバイスに供給させる。このとき、試験制御部２０は、被試験デバイスの駆動電力、および、リファレンス電圧等を、デバイス電源リソース、および、リファレンス電源リソースから出力させてよい。なお、デジタル回路を試験する場合、試験制御部２０は、アナログ試験リソースを用いずに、被試験デバイスを試験してよい。
【００１６】
半導体試験装置１０は、上述したアナログ回路の試験、デジタル回路の試験、その他、予め定められた項目の試験を、それぞれの被試験デバイスに対して行う。このため、半導体試験装置１０には、並行して試験する被試験デバイスに個数に応じて、各種の試験リソースが必要数ずつ設けられることが好ましい。しかし、半導体試験装置１０のコスト、許容回路規模等から、被試験デバイスの同測数に対して、十分な試験リソースを設けることが困難な場合がある。
【００１７】
一例として、第１の被試験デバイス６２および第２の被試験デバイス６４に対して、試験回路部４０が、第１のデバイス電源リソース４２、第１のリファレンス電源リソース４４、第１のデジタル試験リソース４６、アナログ試験リソース４８、第２のデバイス電源リソース５２、第２のリファレンス電源リソース５４、および、第２のデジタル試験リソース５６を有する場合を説明する。
【００１８】
この場合、デバイス電源リソース、リファレンス電源リソース、および、デジタル試験リソースは、複数の被試験デバイスに対応して複数設けられており、それぞれの被試験デバイスに割り当てることができる。これらの試験リソースは、それぞれ対応する被試験デバイスに接続される専用の試験リソースとして機能してよい。これに対して、不足するアナログ試験リソース４８は、複数の被試験デバイスに対して共通に設けられ、それぞれの被試験デバイスに順次接続される共用の試験リソースとして機能してよい。
【００１９】
それぞれの試験リソースは、複数の入出力端子を有してよい。例えば、第１のデバイス電源リソース４２、第１のリファレンス電源リソース４４、第１のデジタル試験リソース４６、および、アナログ試験リソース４８は、それぞれ８端子、３２端子、１２８端子、および、７２０端子を有してよい。
【００２０】
被試験デバイスハンドラ６０は、第１の被試験デバイス６２および第２の被試験デバイス６４を載置できる。第１の被試験デバイス６２および第２の被試験デバイス６４は、液晶ドライバ、または、メモリ等の、半導体デバイスであってよい。第１の被試験デバイス６２および第２の被試験デバイス６４は、被試験デバイスハンドラ６０に固定されたソケットに載置されてよい。また、被試験デバイスハンドラ６０は、２個以上の被試験デバイスを載置してよい。
【００２１】
試験制御部２０は、試験回路部４０および被試験デバイスハンドラ６０を制御して、被試験デバイスの試験を制御する。例えば、試験制御部２０の制御により、試験回路部４０は、第１の被試験デバイス６２および第２の被試験デバイス６４の試験に用いる信号を生成してよい。その場合に、試験制御部２０は、試験回路部４０が有する複数の試験リソースに同一の制御信号を供給してよい。例えば、デジタル回路を試験する場合、試験制御部２０は、第１のデジタル試験リソース４６および第２のデジタル試験リソース５６に対して、同じ論理ベクタを含む制御信号を供給してよい。
【００２２】
また、試験制御部２０は、試験回路部４０から出力される信号の特性に基づいて、第１の被試験デバイス６２および第２の被試験デバイス６４の良否を判定してよい。例えば、信号の電圧レベル、または、信号のタイミングに基づいて、良否を判定してよい。さらに、試験制御部２０は、被試験デバイスハンドラ６０に搭載される被試験デバイスを交換するべく、被試験デバイスハンドラ６０を制御してよい。
【００２３】
試験制御部２０は、第１の被試験デバイス６２および第２の被試験デバイス６４に対して、同一項目の試験を行う。しかし、第２の被試験デバイス６４に対しては、アナログ試験リソースを割り当てることができないので、第１の被試験デバイス６２および第２の被試験デバイス６４に対して、同一項目の試験を並行して行うことができない。そこで、第１の被試験デバイス６２の試験を終えた後で、第２の被試験デバイス６４の試験を実施する方法が考えられる。
【００２４】
図２は、第１の被試験デバイス６２の試験を終えた後で、第２の被試験デバイス６４の試験を実施するタイミング図を示す。この場合、第１の被試験デバイス６２に対して、試験１と試験２とを連続して実施する。なお、試験１は、アナログ試験リソース等の共用試験リソースを用いない試験項目を指し、試験２は、アナログ試験リソース等の共用試験リソースを用いる試験項目を指す。第１の被試験デバイス６２の試験が終了すると、第２の被試験デバイス６４に対して、試験１と試験２とを連続して実施する。
【００２５】
以上の手順により、第１の被試験デバイス６２および第２の被試験デバイス６４は、第１のデバイス電源リソース４２、第１のリファレンス電源リソース４４、第１のデジタル試験リソース４６、および、アナログ試験リソース４８を共用して、試験することができる。その結果、試験リソースは有効活用される。ところが、上記の手順で実行する場合には、第１の被試験デバイス６２および第２の被試験デバイス６４の試験を同時に行えないので、試験時間の短縮が求められる。
【００２６】
そこで、本例の半導体試験装置１０は、一の被試験デバイスに接続される試験リソースの構成が、他の被試験デバイスに接続される試験リソースの構成と異なる場合に、当該一の被試験デバイスと、当該他の被試験デバイスとで、少なくとも一部の内容が異なる試験を実行してよい。例えば、試験制御部２０は、専用の試験リソースおよび共用の試験リソースが接続される被試験デバイスに対して、所定の項目の試験を実行している間に、共用の試験リソースが接続されない被試験デバイスに対して、所定の試験項目のうち、専用の試験リソースで実行可能な試験項目の試験を行ってよい。さらに、試験制御部２０は、一の被試験デバイスについて所定の試験項目の試験が終了した後に、共用の試験リソースを他の被試験デバイスに接続させて、当該他の被試験デバイスに対して、共用の試験リソースを用いた試験項目の試験を行ってよい。
【００２７】
図３は、当該方法により試験時間を短縮する実施形態の一例を示す。試験回路部４０は、デバイス電源リソース、リファレンス電源リソース、および、デジタル試験リソースをそれぞれ複数有する。従って、これらの試験リソースを用いれば、第１の被試験デバイス６２を試験している間であっても、第２の被試験デバイス６４を試験できる。
【００２８】
そこで、試験制御部２０は、まず、第１の被試験デバイス６２および第２の被試験デバイス６４に対して、同時に試験１を実施する。試験１が終了すると、半導体試験装置１０は、第１の被試験デバイス６２に対しては、試験２を続けて実施する。第１の被試験デバイス６２の試験２が終了すると、試験制御部２０は被試験デバイスハンドラ６０を制御して、第１の被試験デバイス６２と第２の被試験デバイス６４とを入れ替える。
【００２９】
半導体試験装置１０は、第１の被試験デバイス６２と第２の被試験デバイス６４との入れ替えが終了すると、第２の被試験デバイス６４の試験２を実施する。具体的には、アナログ試験リソース４８は、所定のアナログ信号を出力して、第２の被試験デバイス６４のアナログ回路を試験してよい。以上の手順により、試験回路部４０が有する試験リソースを有効に活用して、複数の被試験デバイスの試験時間を短縮できる。
【００３０】
第１の被試験デバイス６２および第２の被試験デバイス６４で実施する試験の切り替え時間を短縮するべく、半導体試験装置１０は、複数の被試験デバイスと、複数の試験リソースとの間に、切替部を備えてもよい。切替部は、それぞれの試験リソースを、第１の被試験デバイス６２および第２の被試験デバイス６４のうち、いずれの被試験デバイスに接続するかを切り替えてよい。試験制御部２０は、切替部を制御することで、共用の試験リソースであるアナログ試験リソース４８を、それぞれの被試験デバイスに順次接続させてよい。
【００３１】
図４は、切替部を備える半導体試験装置１０の実施形態の一例を示す。同図において、試験回路部４０は切替部８０を有しており、切替部８０は、アナログ試験リソース４８に接続される信号の経路を切り替える。つまり、アナログ試験リソース４８は、第１の被試験デバイス６２または第２の被試験デバイス６４のいずれかに接続される。切替部８０は、制御信号の電圧により経路を切り替えるアナログスイッチ素子であってよく、制御信号の電流により経路を切り替えるリレーであってもよい。なお、切替部８０は、被試験デバイスハンドラ６０に含まれてもよい。
【００３２】
本例においては、試験制御部２０が、切替部８０を切り替える制御信号を出力する。例えば、制御信号がＨレベルであれば、アナログ試験リソース４８は第１の被試験デバイス６２に接続され、制御信号がＬレベルであれば、アナログ試験リソース４８は第２の被試験デバイス６４に接続されてよい。
【００３３】
試験制御部２０は、図３に示した手順で試験を実施する場合には、第１の被試験デバイス６２の試験２が終了後、切替部８０に出力する制御信号のレベルをＨからＬに変化させてよい。その結果、切替部８０内の経路が切り替わり、第１の被試験デバイス６２に接続されていたアナログ試験リソース４８は、第２の被試験デバイス６４に接続される。試験制御部２０は、接続の切替後、第２の被試験デバイス６４のアナログ回路を試験してよい。
【００３４】
図５は、半導体試験装置１０の試験手順に係る他の実施形態を示す。試験制御部２０は、一の被試験デバイスについて、共用の試験リソースを用いた試験項目の試験が終了した場合に、共用の試験リソースを、他の被試験デバイスに接続させてよい。例えば、試験制御部２０は、以下の手順で試験を実施してよい。
【００３５】
試験制御部２０は、第１の被試験デバイス６２の試験１を実施している間に、第２の被試験デバイス６４に対して共用の試験リソースを用いる試験２を実施する。試験１および試験２が終了すると、試験制御部２０は、切替部８０を切り替えて、それぞれの被試験デバイスで実施する試験の内容を変更する。例えば、試験１が試験２よりも長時間を要する場合には、試験制御部２０は、第１の被試験デバイス６２の試験１が終了した時点で、切替部８０の接続を切り替える。半導体試験装置１０は、接続の切替後、第１の被試験デバイス６２に対して試験２を実施すると共に、第２の被試験デバイス６４に対して試験１を実施してよい。このような手順によっても、複数の被試験デバイスを同時に試験できる。
【００３６】
さらに、第２の被試験デバイス６４の試験１が終了すると、被試験デバイスハンドラ６０は、試験制御部２０の制御により、第１の被試験デバイス６２および第２の被試験デバイス６４を、それぞれ、第３の被試験デバイスおよび第４の被試験デバイスに入れ替えてよい。図５に示すように、第３の被試験デバイスおよび第４の被試験デバイスに対しても、第１の被試験デバイス６２および第２の被試験デバイス６４に対して実施した手順と同様に、試験１および試験２を実施してよい。
【００３７】
図６は、半導体試験装置１０の試験手順に係る他の実施形態を示す。半導体試験装置１０は、第１の被試験デバイス６２および第２の被試験デバイス６４に対して、試験１を開始する。第２の被試験デバイス６４の試験途中で、試験制御部２０が第２の被試験デバイス６４の不良を検出すると、試験制御部２０は、第２の被試験デバイス６４の試験を中止する。試験制御部２０は、試験回路部４０を制御して、第２の被試験デバイス６４に対する試験信号の出力を停止すると共に、被試験デバイスハンドラ６０を制御して、第２の被試験デバイス６４を第３の被試験デバイスに入れ替える。
【００３８】
続いて、試験制御部２０は、第３の被試験デバイスに対して試験１を開始する。試験制御部２０は、第１の被試験デバイス６２の試験２が終了すると、切替部８０を切り替える。アナログ試験リソース４８が、第３の被試験デバイスに接続されると、試験制御部２０は、第３の被試験デバイスの試験２を実施する。試験制御部２０が、被試験デバイスの不良を検出した場合に、不良が生じていない他の被試験デバイスの試験終了を待つことなく、他の被試験デバイスに入れ替えることにより、不良発生時の試験時間を短縮することができる。
【００３９】
図７は、半導体試験装置１０の試験手順に係る他の実施形態を示す。半導体試験装置１０は、まず、第１の被試験デバイス６２に対して試験１を実施すると共に、第２の被試験デバイス６４に対して試験２を実施する。続いて、試験制御部２０は切替部８０を切り替えて、第１の被試験デバイス６２に対して試験２を実施すると共に、第２の被試験デバイス６４に対して試験１を実施する。
【００４０】
ここで、試験制御部２０は、第２の被試験デバイス６４の試験１において、試験１の途中で第２の被試験デバイス６４の不良を検出すると、第２の被試験デバイス６４の試験１を中止する。第２の被試験デバイス６４の不良を検出したタイミングが、第１の被試験デバイス６２の試験の終了予定タイミングの所定時間以内である場合には、試験制御部２０は、第１の被試験デバイス６２の試験２の終了後に切替部８０を切り替えてもよい。当該所定時間は、切替時間と略等しくしてもよい。当該処理をすることにより、試験時間短縮効果が小さい場合に、複数の被試験デバイスの試験開始タイミングを略等しくすることができる。
【００４１】
図８は、半導体試験装置１０の試験手順に係る他の実施形態を示す。同図において、試験回路部４０は、切替部８２、切替部８４、および、切替部８６を有する。切替部８２、切替部８４、および、切替部８６は、マルチプレクサ、デマルチプレクサ、および、アナログスイッチのうちのいずれかを有してよい。被試験デバイスハンドラ６０は、第１の被試験デバイス６２、第２の被試験デバイス６４、第３の被試験デバイス６６、および、第４の被試験デバイス６８を載置する。
【００４２】
切替部８２は、第１のデバイス電源リソース４２、第１のリファレンス電源リソース４４、および、第１のデジタル試験リソース４６を、第１の被試験デバイス６２または第２の被試験デバイス６４のいずれかに接続する。同様に、切替部８４は、第２のデバイス電源リソース５２、第２のリファレンス電源リソース５４、および、第２のデジタル試験リソース５６を、第３の被試験デバイス６６または第４の被試験デバイス６８のいずれかに接続する。切替部８６は、アナログ試験リソース４８を４つの被試験デバイスのいずれかに接続する。
【００４３】
図９は、図８に係る半導体試験装置１０により、４つの被試験デバイスを同時に試験する場合のタイミング図である。試験制御部２０は、切替部８２および切替部８４を制御して、まず、第１の被試験デバイス６２および第３の被試験デバイス６６に対して試験１を行う。さらに、試験制御部２０は、切替部８６を制御して、第２の被試験デバイス６４に対して、アナログ試験リソース４８を用いる試験２を実施する。
【００４４】
第１の被試験デバイス６２および第３の被試験デバイス６６の試験１が終了すると、試験制御部２０は、切替部８２、切替部８４、および、切替部８６を制御して、各被試験デバイスに対して実施する試験を切り替える。例えば、第２の被試験デバイス６４、および、第４の被試験デバイス６８に対して試験１を実施して、第２の被試験デバイス６４に対して試験２を実施してよい。これらの試験が終了すると、試験制御部２０は、切替部８６を切り替えて、第３の被試験デバイス６６に試験２を実施する。さらに、第３の被試験デバイス６６の試験２が終了すると、試験制御部２０は切替部８６を切り替えて、第４の被試験デバイス６８に対して試験２を実施する。
【００４５】
図１０は、半導体試験装置１０の他の実施の形態の一例を示す。本実施形態においては、アナログ試験リソース４８に加えて、デジタル試験リソース５０も共用の試験リソースとして使用される。試験回路部４０は、アナログ試験リソース４８およびデジタル試験リソース５０を４つの被試験デバイスのいずれかに接続する、切替部８６および切替部８８を有する。
【００４６】
さらに、半導体試験装置１０は、試験制御部２０に接続されるリソース構成格納部１００を備える。半導体試験装置１０は、それぞれの試験リソースの機能を示すリソース構成ファイルを予めリソース構成格納部１００に格納する。リソース構成ファイルには、それぞれの試験リソースの使用可能数を含んでよい。
【００４７】
試験制御部２０は、リソース構成格納部１００からリソース構成ファイルを取得すると共に、一つの被試験デバイスについて全ての試験項目を試験するのに必要な試験リソースの構成を示す必要リソース情報を取得してよい。さらに、試験制御部２０は、必要リソース情報およびリソース構成ファイルに基づいて、それぞれの試験リソースを、専用の試験リソースとして制御するか、または、共用の試験リソースとして制御するかを判別してよい。なお、必要リソース情報は、リソース構成格納部に格納されてよく、半導体試験装置１０の外部から入力されてもよい。また、必要リソース情報には、それぞれの試験の実施に要する時間を含んでもよい。
【００４８】
図１１は、リソース構成ファイルの一例を示す。リソース構成ファイルにおいては、試験リソース番号、試験リソース機能、および、それぞれの試験リソースの使用可能数を対応づける情報がテーブル化されている。図１１に示すリソース構成ファイルは、半導体試験装置１０が、２個のデバイス電源リソースを有することを示す。同様に、当該リソース構成ファイルは、半導体試験装置１０が、２個のリファレンス電源リソース、１個のデジタル試験リソース、および、１個のアナログ試験リソースを有することを示す。
【００４９】
図１２は、必要リソース情報の一例を示す。被試験デバイス番号ごとに、必要な試験項目が関連付けられている。例えば、半導体試験装置１０は、第１の被試験デバイス６２に対しては、試験１、試験２、試験３、および、試験４の全てを実施する必要がある。これに対して、半導体試験装置１０は、第２の被試験デバイス６４に対しては、試験２の実施が不要であり、試験１、試験３、および、試験４を実施すればよい。
【００５０】
なお、本実施形態において、試験１および試験２は、専用試験リソースのみを用いる試験であり、試験３および試験４は、共用試験リソースを用いる試験である。試験１は、第１のデバイス電源リソース４２または第２のデバイス電源リソース５２を用いる試験であってよい。試験２は、第１のリファレンス電源リソース４４または第２のリファレンス電源リソース５４を用いる試験であってよい。試験３は、デジタル試験リソース５０を用いる試験であってよく、その他の試験リソースを同時に使用してよい。試験４は、アナログ試験リソース４８を用いる試験であってよく、その他の試験リソースを同時に使用してよい。
【００５１】
図１３は、図１１に示したリソース構成ファイル、および、図１２に示した必要リソース情報に基づいて、４つの被試験デバイスの試験を実施する順序を示す。まず、試験制御部２０は、第１の被試験デバイス６２および第２の被試験デバイス６４に対して、第１のデバイス電源リソース４２および第２のデバイス電源リソース５２を用いて、試験１を実施する。同時に、試験制御部２０は、第３の被試験デバイス６６に対して、デジタル試験リソース５０を用いる試験３を実施する。さらに、試験制御部２０は、第４の被試験デバイス６８に対して、アナログ試験リソース４８を用いる試験４を実施する。
【００５２】
第４の被試験デバイス６８の試験４が終了すると、試験制御部２０は、第４の被試験デバイス６８に対して試験２を開始する。続いて、第１の被試験デバイス６２および第２の被試験デバイス６４の試験１が終了すると、試験制御部２０は、第１の被試験デバイス６２に対して試験２を開始する。図１１のリソース構成ファイルが示す通り、試験回路部４０は、２個のリファレンス電源リソースを有している。従って、半導体試験装置１０は、第１の被試験デバイス６２および第４の被試験デバイス６８に対して、同時に試験２を実施できる。
【００５３】
図１３においては、第１の被試験デバイス６２の試験２が開始された時点で、試験４に用いるアナログ試験リソース４８が使用されていない。従って、試験制御部２０は、第２の被試験デバイス６４に対して試験４を開始することもできる。しかし、第２の被試験デバイス６４は、最も長い試験時間を要する試験３を実施する必要があるので、試験３に用いるデジタル試験リソース５０を使える状態になるまで、待機することが好ましい。使用可能な試験リソース数が比較的少なく、かつ、試験時間が比較的長い試験の実施を、それ以外の試験の実施よりも優先すれば、全ての被試験デバイスの試験に要する時間を短縮できるという効果を奏する。
【００５４】
図１４は、試験制御部２０が実施する試験の順序を決定する処理のフローチャートを示す。全ての被試験デバイスの試験に要する時間を短縮することを目的として、試験制御部２０は、以下の手順で試験順序を決定する。まず、試験制御部２０は、それぞれの試験時間と実施すべき試験数との積を算出する（Ｓ１４０１）。次に、算出した積のうち、積が最大となる試験を抽出する（Ｓ１４０２）。本例においては、試験３が、積が最大となる試験に相当する。
【００５５】
続いて、抽出した試験を実施する順序のパターンを算定する（Ｓ１４０３）。本例においては、第１の被試験デバイス６２、第２の被試験デバイス６４、および、第３の被試験デバイス６６が、試験３を実施する。従って、３個の被試験デバイスの順列数に相当する６通りの試験順序パターンを算定できる。
【００５６】
次に、試験制御部２０は、算定したパターンのうちの一つを選択する（Ｓ１４０１）。その上で、試験制御部２０は、試験３以外の試験を実施する順序を決めた上で、試験の実施に要する時間を算出する（Ｓ１４０５）。さらに、試験制御部２０は、全ての実施順序パターンに対して試験時間を算出した上で、試験時間が最短になる実施順序パターンに決定する（Ｓ１４０６）。
【００５７】
以上の手順により、試験制御部２０は、図１３に示す実施順序で試験を実施することを決定してよい。図１３に示す実施順序で試験を実施する場合には、第１のデバイス電源リソース４２は、第１の被試験デバイス６２および第３の被試験デバイス６６の試験１に用いる専用の試験リソースとして機能する。また、第２のデバイス電源リソース５２は、第２の被試験デバイス６４および第４の被試験デバイス６８の試験１に用いる専用の試験リソースとして機能する。
【００５８】
また、第１のリファレンス電源リソース４４は、第１の被試験デバイス６２の試験２に用いる専用の試験リソースとして機能すると共に、第２のリファレンス電源リソース５４は、第４の被試験デバイス６８の試験２に用いる専用の試験リソースとして機能する。これに対して、デジタル試験リソース５０およびアナログ試験リソース４８は、それぞれ、試験３および試験４を実施する全ての被試験デバイスで用いられる共用の試験リソースとして機能する。
【００５９】
図１５は、本実施形態に係るコンピュータ１９００のハードウェア構成の一例を示す。本実施形態に係るコンピュータ１９００は、ホスト・コントローラ２０８２により相互に接続されるＣＰＵ２０００、ＲＡＭ２０２０、グラフィック・コントローラ２０７５、及び表示装置２０８０を有するＣＰＵ周辺部と、入出力コントローラ２０８４によりホスト・コントローラ２０８２に接続される通信インターフェイス２０３０、ハードディスクドライブ２０４０、及びＣＤ−ＲＯＭドライブ２０６０を有する入出力部と、入出力コントローラ２０８４に接続されるＲＯＭ２０１０、フレキシブルディスク・ドライブ２０５０、及び入出力チップ２０７０を有するレガシー入出力部とを備える。
【００６０】
ホスト・コントローラ２０８２は、ＲＡＭ２０２０と、高い転送レートでＲＡＭ２０２０をアクセスするＣＰＵ２０００及びグラフィック・コントローラ２０７５とを接続する。ＣＰＵ２０００は、ＲＯＭ２０１０及びＲＡＭ２０２０に格納されたプログラムに基づいて動作し、各部の制御を行う。グラフィック・コントローラ２０７５は、ＣＰＵ２０００等がＲＡＭ２０２０内に設けたフレーム・バッファ上に生成する画像データを取得し、表示装置２０８０上に表示させる。これに代えて、グラフィック・コントローラ２０７５は、ＣＰＵ２０００等が生成する画像データを格納するフレーム・バッファを、内部に含んでもよい。
【００６１】
入出力コントローラ２０８４は、ホスト・コントローラ２０８２と、比較的高速な入出力装置である通信インターフェイス２０３０、ハードディスクドライブ２０４０、ＣＤ−ＲＯＭドライブ２０６０を接続する。通信インターフェイス２０３０は、ネットワークを介して他の装置と通信する。ハードディスクドライブ２０４０は、コンピュータ１９００内のＣＰＵ２０００が使用するプログラム及びデータを格納する。ＣＤ−ＲＯＭドライブ２０６０は、ＣＤ−ＲＯＭ２０９５からプログラム又はデータを読み取り、ＲＡＭ２０２０を介してハードディスクドライブ２０４０に提供する。
【００６２】
また、入出力コントローラ２０８４には、ＲＯＭ２０１０と、フレキシブルディスク・ドライブ２０５０、及び入出力チップ２０７０の比較的低速な入出力装置とが接続される。ＲＯＭ２０１０は、コンピュータ１９００が起動時に実行するブート・プログラム、及び／又は、コンピュータ１９００のハードウェアに依存するプログラム等を格納する。フレキシブルディスク・ドライブ２０５０は、フレキシブルディスク２０９０からプログラム又はデータを読み取り、ＲＡＭ２０２０を介してハードディスクドライブ２０４０に提供する。入出力チップ２０７０は、フレキシブルディスク・ドライブ２０５０を入出力コントローラ２０８４へと接続すると共に、例えばパラレル・ポート、シリアル・ポート、キーボード・ポート、マウス・ポート等を介して各種の入出力装置を入出力コントローラ２０８４へと接続する。
【００６３】
ＲＡＭ２０２０を介してハードディスクドライブ２０４０に提供されるプログラムは、フレキシブルディスク２０９０、ＣＤ−ＲＯＭ２０９５、又はＩＣカード等の記録媒体に格納されて利用者によって提供される。プログラムは、記録媒体から読み出され、ＲＡＭ２０２０を介してコンピュータ１９００内のハードディスクドライブ２０４０にインストールされ、ＣＰＵ２０００において実行される。
【００６４】
コンピュータ１９００にインストールされ、コンピュータ１９００を試験制御部２０として機能させるプログラムは、一の被試験デバイスに接続される試験リソースの構成が、他の被試験デバイスに接続される試験リソースの構成と異なる場合に、当該一の被試験デバイスと、当該他の被試験デバイスとで、少なくとも一部の内容が異なる試験を実行するモジュールを備える。これらのプログラム又はモジュールは、ＣＰＵ２０００等に働きかけて、コンピュータ１９００を、試験制御部２０としてそれぞれ機能させる。
【００６５】
これらのプログラムに記述された情報処理は、コンピュータ１９００に読込まれることにより、ソフトウェアと上述した各種のハードウェア資源とが協働した具体的手段である試験制御部２０およびリソース構成格納部１００として機能する。そして、これらの具体的手段によって、本実施形態におけるコンピュータ１９００の使用目的に応じた情報の演算又は加工を実現することにより、使用目的に応じた特有の半導体試験装置１０が構築される。
【００６６】
一例として、コンピュータ１９００と外部の装置等との間で通信を行う場合には、ＣＰＵ２０００は、ＲＡＭ２０２０上にロードされた通信プログラムを実行し、通信プログラムに記述された処理内容に基づいて、通信インターフェイス２０３０に対して通信処理を指示する。通信インターフェイス２０３０は、ＣＰＵ２０００の制御を受けて、ＲＡＭ２０２０、ハードディスクドライブ２０４０、フレキシブルディスク２０９０、又はＣＤ−ＲＯＭ２０９５等の記憶装置上に設けた送信バッファ領域等に記憶された送信データを読み出してネットワークへと送信し、もしくは、ネットワークから受信した受信データを記憶装置上に設けた受信バッファ領域等へと書き込む。このように、通信インターフェイス２０３０は、ＤＭＡ（ダイレクト・メモリ・アクセス）方式により記憶装置との間で送受信データを転送してもよく、これに代えて、ＣＰＵ２０００が転送元の記憶装置又は通信インターフェイス２０３０からデータを読み出し、転送先の通信インターフェイス２０３０又は記憶装置へとデータを書き込むことにより送受信データを転送してもよい。
【００６７】
また、ＣＰＵ２０００は、ハードディスクドライブ２０４０、ＣＤ−ＲＯＭドライブ２０６０（ＣＤ−ＲＯＭ２０９５）、フレキシブルディスク・ドライブ２０５０（フレキシブルディスク２０９０）等の外部記憶装置に格納されたファイルまたはデータベース等の中から、全部または必要な部分をＤＭＡ転送等によりＲＡＭ２０２０へと読み込ませ、ＲＡＭ２０２０上のデータに対して各種の処理を行う。そして、ＣＰＵ２０００は、処理を終えたデータを、ＤＭＡ転送等により外部記憶装置へと書き戻す。このような処理において、ＲＡＭ２０２０は、外部記憶装置の内容を一時的に保持するものとみなせるから、本実施形態においてはＲＡＭ２０２０および外部記憶装置等をメモリ、記憶部、または記憶装置等と総称する。本実施形態における各種のプログラム、データ、テーブル、データベース等の各種の情報は、このような記憶装置上に格納されて、情報処理の対象となる。なお、ＣＰＵ２０００は、ＲＡＭ２０２０の一部をキャッシュメモリに保持し、キャッシュメモリ上で読み書きを行うこともできる。このような形態においても、キャッシュメモリはＲＡＭ２０２０の機能の一部を担うから、本実施形態においては、区別して示す場合を除き、キャッシュメモリもＲＡＭ２０２０、メモリ、及び／又は記憶装置に含まれるものとする。
【００６８】
また、ＣＰＵ２０００は、ＲＡＭ２０２０から読み出したデータに対して、プログラムの命令列により指定された、本実施形態中に記載した各種の演算、情報の加工、条件判断、情報の検索・置換等を含む各種の処理を行い、ＲＡＭ２０２０へと書き戻す。例えば、ＣＰＵ２０００は、条件判断を行う場合においては、本実施形態において示した各種の変数が、他の変数または定数と比較して、大きい、小さい、以上、以下、等しい等の条件を満たすかどうかを判断し、条件が成立した場合（又は不成立であった場合）に、異なる命令列へと分岐し、またはサブルーチンを呼び出す。
【００６９】
また、ＣＰＵ２０００は、記憶装置内のファイルまたはデータベース等に格納された情報を検索することができる。例えば、第１属性の属性値に対し第２属性の属性値がそれぞれ対応付けられた複数のエントリが記憶装置に格納されている場合において、ＣＰＵ２０００は、記憶装置に格納されている複数のエントリの中から第１属性の属性値が指定された条件と一致するエントリを検索し、そのエントリに格納されている第２属性の属性値を読み出すことにより、所定の条件を満たす第１属性に対応付けられた第２属性の属性値を得ることができる。
【００７０】
また、特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【００７１】
以上に示したプログラム又はモジュールは、外部の記録媒体に格納されてもよい。記録媒体としては、フレキシブルディスク２０９０、ＣＤ−ＲＯＭ２０９５の他に、ＤＶＤ又はＣＤ等の光学記録媒体、ＭＯ等の光磁気記録媒体、テープ媒体、ＩＣカード等の半導体メモリ等を用いることができる。また、専用通信ネットワーク又はインターネットに接続されたサーバシステムに設けたハードディスク又はＲＡＭ等の記憶装置を記録媒体として使用し、ネットワークを介してプログラムをコンピュータ１９００に提供してもよい。
【００７２】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００７３】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【図面の簡単な説明】
【００７４】
【図１】試験装置の実施形態の一つである半導体試験装置１０の構成の一例を示す。
【図２】第１の被試験デバイス６２の試験を終えた後で、第２の被試験デバイス６４の試験を実施するタイミング図を示す。
【図３】当該方法により試験時間を短縮する実施形態の一例を示す。
【図４】切替部を備える半導体試験装置１０の実施形態の一例を示す。
【図５】半導体試験装置１０の試験手順に係る他の実施形態を示す。
【図６】半導体試験装置１０の試験手順に係る他の実施形態を示す。
【図７】半導体試験装置１０の試験手順に係る他の実施形態を示す。
【図８】半導体試験装置１０の試験手順に係る他の実施形態を示す。
【図９】図８に係る半導体試験装置１０により、４つの被試験デバイスを同時に試験する場合のタイミングを示す。
【図１０】半導体試験装置１０の他の実施の形態の一例を示す。
【図１１】リソース構成ファイルの一例を示す。
【図１２】必要リソース情報の一例を示す。
【図１３】４つの被試験デバイスの試験を実施する順序を示す。
【図１４】試験を実施する順序を決定する処理のフローチャートを示す。
【図１５】本発明の実施形態に係るコンピュータ１９００のハードウェア構成の一例を示す。
【符号の説明】
【００７５】
１０ 半導体試験装置
２０ 試験制御部
４０ 試験回路部
４２ 第１のデバイス電源リソース
４４ 第１のリファレンス電源リソース
４６ 第１のデジタル試験リソース
４８ アナログ試験リソース
５０ デジタル試験リソース
５２ 第２のデバイス電源リソース
５４ 第２のリファレンス電源リソース
５６ 第２のデジタル試験リソース
６０ 被試験デバイスハンドラ
６２ 第１の被試験デバイス
６４ 第２の被試験デバイス
６６ 第３の被試験デバイス
６８ 第４の被試験デバイス
８０ 切替部
８２ 切替部
８４ 切替部
８６ 切替部
８８ 切替部
１００ リソース構成格納部
１９００ コンピュータ
２０００ ＣＰＵ
２０１０ ＲＯＭ
２０２０ ＲＡＭ
２０３０ 通信インターフェイス
２０４０ ハードディスクドライブ
２０５０ フレキシブルディスク・ドライブ
２０６０ ＣＤ−ＲＯＭドライブ
２０７０ 入出力チップ
２０７５ グラフィック・コントローラ
２０８０ 表示装置
２０８２ ホスト・コントローラ
２０８４ 入出力コントローラ
２０９０ フレキシブルディスク
２０９５ ＣＤ−ＲＯＭ
【特許請求の範囲】
【請求項１】
同一の被試験デバイスを、複数個並行して試験する試験装置であって、
前記被試験デバイスの各端子に接続される複数の試験リソースと、
一の被試験デバイスに接続される前記試験リソースの構成が、他の被試験デバイスに接続される前記試験リソースの構成と異なる場合に、当該一の被試験デバイスと、当該他の被試験デバイスとで、少なくとも一部の内容が異なる試験を実行する試験制御部と
を備える試験装置。
【請求項２】
複数の前記試験リソースは、
複数の前記被試験デバイスに対応して複数設けられ、それぞれ対応する前記被試験デバイスに接続される専用の前記試験リソースと、
専用の前記試験リソースとは異なる機能を有し、複数の前記被試験デバイスに対して共通に設けられ、それぞれの前記被試験デバイスに順次接続される共用の前記試験リソースと
を含み、
前記試験制御部は、それぞれの前記試験リソースを並行して動作させて、複数の前記被試験デバイスを並行して試験する請求項１に記載の試験装置。
【請求項３】
前記試験制御部は、それぞれの専用の前記試験リソースに、同一の制御信号を供給する
請求項２に記載の試験装置。
【請求項４】
前記試験制御部は、
専用の前記試験リソースおよび共用の前記試験リソースが接続される前記被試験デバイスに対して、所定の試験項目の試験を行い、且つ、当該試験を実行している間に、共用の前記試験リソースが接続されない前記被試験デバイスに対して、前記所定の試験項目のうち、専用の前記試験リソースで実行可能な試験項目の試験を行う
請求項２に記載の試験装置。
【請求項５】
前記試験制御部は、一の前記被試験デバイスについて前記所定の試験項目の試験が終了した後に、共用の前記試験リソースを他の前記被試験デバイスに接続させて、当該他の被試験デバイスに対して、共用の前記試験リソースを用いた試験項目の試験を行う
請求項４に記載の試験装置。
【請求項６】
複数の前記被試験デバイスと、複数の前記試験リソースとの間に設けられ、それぞれの前記試験リソースを、いずれの前記被試験デバイスに接続するかを切り替える切替部を更に備え、
前記試験制御部は、前記切替部を制御することで、共用の前記試験リソースを、それぞれの前記被試験デバイスに順次接続させる
請求項５に記載の試験装置。
【請求項７】
前記試験制御部は、一の前記被試験デバイスについて、共用の前記試験リソースを用いた試験項目の試験が終了した場合に、共用の前記試験リソースを、他の前記被試験デバイスに接続させる
請求項２に記載の試験装置。
【請求項８】
それぞれの前記試験リソースの機能を示すリソース構成ファイルを予め格納するリソース構成格納部を更に備え、
前記試験制御部は、一つの前記被試験デバイスについて全ての試験項目を試験するのに必要な前記試験リソースの構成を示す必要リソース情報を受け取り、前記必要リソース情報および前記リソース構成ファイルに基づいて、それぞれの前記試験リソースを、専用の前記試験リソースとして制御するか、または、共用の前記試験リソースとして制御するかを判別する
請求項２に記載の試験装置。
【請求項９】
コンピュータを、被試験デバイスの各端子に接続される複数の試験リソースを備え、同一の被試験デバイスを、複数個並行して試験する試験装置を制御する試験制御部として機能させるプログラムであって、
前記コンピュータを、
一の被試験デバイスに接続される前記試験リソースの構成が、他の被試験デバイスに接続される前記試験リソースの構成と異なる場合に、当該一の被試験デバイスと、当該他の被試験デバイスとで、少なくとも一部の内容が異なる試験を実行する試験制御部として機能させるプログラム。
【請求項１０】
請求項９に記載のプログラムを記憶した記憶媒体。
【請求項１１】
被試験デバイスの各端子に接続される複数の試験リソースを備える試験装置を用いて、同一の被試験デバイスを、複数個並行して試験する試験方法であって、
一の被試験デバイスに接続される前記試験リソースの構成が、他の被試験デバイスに接続される前記試験リソースの構成と異なる場合に、当該一の被試験デバイスと、当該他の被試験デバイスとで、少なくとも一部の内容が異なる試験を実行する試験方法。
【請求項１】
同一の被試験デバイスを、複数個並行して試験する試験装置であって、
前記被試験デバイスの各端子に接続される複数の試験リソースと、
一の被試験デバイスに接続される前記試験リソースの構成が、他の被試験デバイスに接続される前記試験リソースの構成と異なる場合に、当該一の被試験デバイスと、当該他の被試験デバイスとで、少なくとも一部の内容が異なる試験を実行する試験制御部と
を備える試験装置。
【請求項２】
複数の前記試験リソースは、
複数の前記被試験デバイスに対応して複数設けられ、それぞれ対応する前記被試験デバイスに接続される専用の前記試験リソースと、
専用の前記試験リソースとは異なる機能を有し、複数の前記被試験デバイスに対して共通に設けられ、それぞれの前記被試験デバイスに順次接続される共用の前記試験リソースと
を含み、
前記試験制御部は、それぞれの前記試験リソースを並行して動作させて、複数の前記被試験デバイスを並行して試験する請求項１に記載の試験装置。
【請求項３】
前記試験制御部は、それぞれの専用の前記試験リソースに、同一の制御信号を供給する
請求項２に記載の試験装置。
【請求項４】
前記試験制御部は、
専用の前記試験リソースおよび共用の前記試験リソースが接続される前記被試験デバイスに対して、所定の試験項目の試験を行い、且つ、当該試験を実行している間に、共用の前記試験リソースが接続されない前記被試験デバイスに対して、前記所定の試験項目のうち、専用の前記試験リソースで実行可能な試験項目の試験を行う
請求項２に記載の試験装置。
【請求項５】
前記試験制御部は、一の前記被試験デバイスについて前記所定の試験項目の試験が終了した後に、共用の前記試験リソースを他の前記被試験デバイスに接続させて、当該他の被試験デバイスに対して、共用の前記試験リソースを用いた試験項目の試験を行う
請求項４に記載の試験装置。
【請求項６】
複数の前記被試験デバイスと、複数の前記試験リソースとの間に設けられ、それぞれの前記試験リソースを、いずれの前記被試験デバイスに接続するかを切り替える切替部を更に備え、
前記試験制御部は、前記切替部を制御することで、共用の前記試験リソースを、それぞれの前記被試験デバイスに順次接続させる
請求項５に記載の試験装置。
【請求項７】
前記試験制御部は、一の前記被試験デバイスについて、共用の前記試験リソースを用いた試験項目の試験が終了した場合に、共用の前記試験リソースを、他の前記被試験デバイスに接続させる
請求項２に記載の試験装置。
【請求項８】
それぞれの前記試験リソースの機能を示すリソース構成ファイルを予め格納するリソース構成格納部を更に備え、
前記試験制御部は、一つの前記被試験デバイスについて全ての試験項目を試験するのに必要な前記試験リソースの構成を示す必要リソース情報を受け取り、前記必要リソース情報および前記リソース構成ファイルに基づいて、それぞれの前記試験リソースを、専用の前記試験リソースとして制御するか、または、共用の前記試験リソースとして制御するかを判別する
請求項２に記載の試験装置。
【請求項９】
コンピュータを、被試験デバイスの各端子に接続される複数の試験リソースを備え、同一の被試験デバイスを、複数個並行して試験する試験装置を制御する試験制御部として機能させるプログラムであって、
前記コンピュータを、
一の被試験デバイスに接続される前記試験リソースの構成が、他の被試験デバイスに接続される前記試験リソースの構成と異なる場合に、当該一の被試験デバイスと、当該他の被試験デバイスとで、少なくとも一部の内容が異なる試験を実行する試験制御部として機能させるプログラム。
【請求項１０】
請求項９に記載のプログラムを記憶した記憶媒体。
【請求項１１】
被試験デバイスの各端子に接続される複数の試験リソースを備える試験装置を用いて、同一の被試験デバイスを、複数個並行して試験する試験方法であって、
一の被試験デバイスに接続される前記試験リソースの構成が、他の被試験デバイスに接続される前記試験リソースの構成と異なる場合に、当該一の被試験デバイスと、当該他の被試験デバイスとで、少なくとも一部の内容が異なる試験を実行する試験方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２０１０−１０７２３０（Ｐ２０１０−１０７２３０Ａ）
【公開日】平成２２年５月１３日（２０１０．５．１３）
【国際特許分類】
【出願番号】特願２００８−２７６９０１（Ｐ２００８−２７６９０１）
【出願日】平成２０年１０月２８日（２００８．１０．２８）
【出願人】（３９０００５１７５）株式会社アドバンテスト (1,005)
【Ｆターム（参考）】
【公開日】平成２２年５月１３日（２０１０．５．１３）
【国際特許分類】
【出願日】平成２０年１０月２８日（２００８．１０．２８）
【出願人】（３９０００５１７５）株式会社アドバンテスト (1,005)
【Ｆターム（参考）】
[ Back to top ]