【課題】パネルの製造中において配線の腐食・劣化・電蝕等を抑えるとともに、パネルの製造後でもパネルの各素子を静電気から保護する。
【解決手段】ディスプレイパネル１は、基板１０と、基板１０の表側に発光素子８とトランジスタ５，６とを有する画素Ｐｉｘが配列されている表示領域３０と、表示領域３０内に設けられているとともに、表示領域３０の外側に引き回された複数の配線５２，５３，５４，５５と、表示領域３０の外側で基板１０の表側に設けられ、配線５２，５３，５４，５５にそれぞれ接続された保護素子７２，７３，７４，７５と、表示領域３０の外側で基板１０の表側に設けられ、保護素子７２，７３，７４，７５に接続され、基板１０の縁まで至る引出し配線８０と、を備える。 （もっと読む）

【課題】ウェットエッチング性が良好な表示装置用配線膜を提供する。
【解決手段】希土類金属元素、Ｚｎ、Ｍｇ、およびＣａよりなる群から選択される少なくとも一種の元素を５原子％以上５０原子％以下の範囲で含むＭｏ合金と、純ＣｕまたはＣｕ合金との積層構造を有する表示装置用配線膜である。 （もっと読む）

【課題】 信号線に起因して生ずる光漏れを抑制し、コントラストに優れた液晶表示装置を提供する。
【解決手段】 アレイ基板２と対向基板３間に液晶層が挟持され、アレイ基板２上に各画素に対応してスイッチング素子が形成されるとともに、これらスイッチング素子に接続される走査線Ｙ及び信号線Ｘが形成されている。走査線（ゲート線２２）と信号線２１が異なる配線層として形成されており、ゲート線２２を含む下層配線層には、投影した際に上層配線層として形成される信号線２１の少なくとも端縁を覆うように遮光パターン２４が形成されている。 （もっと読む）

【課題】簡素な構造で表示ムラを低減することが可能な液晶表示装置を提供する。
【解決手段】第１基板と、第１基板の一面側に設けられた複数の第１電極と、各々が複数の第１電極のいずれかと接続しており、第１基板の一面側に設けられた複数の第１配線と、一面側を第１基板の一面側と対向させて配置された第２基板と、第２基板の一面側に設けられた複数の第２電極と、各々が複数の第２電極のいずれかと接続しており、第２基板の一面側に設けられた複数の第２配線と、第１基板と第２基板との間に設けられた液晶層と、を含み、複数の第１配線31a,31bのうちのいずれか１つ以上の第１配線と複数の第２配線32a,32b,32cのうちの少なくとも１つ以上の第２配線とが平面視において部分的に重なることにより１つ以上の交差箇所が構成された、液晶表示装置1である。 （もっと読む）

【課題】表示パネルに設けられた配線の微細化、低抵抗化
【解決手段】画素領域の周縁部には複数の集積回路２１２、２２２が配置されている。また、画素領域の周縁部に沿って複数の配線２４１〜２４３が形成されている。かかる複数の配線２４１〜２４３は、集積回路２１２、２２２を接続している。また、複数の配線２４１〜２４３は絶縁層２８０によって覆われている。また、配線２４１〜２４３の長さ方向には、部分的に、配線２４１〜２４３の幅方向の断面を大きくした断面拡大部２６１〜２６６を備えている。断面拡大部２６１〜２６６は、配線２４１〜２４３からガラス基板１２１の厚さ方向に延びた柱部２６１ａ〜２６６ａと、他の配線との間に絶縁層２８０を介在させた状態で、柱部２６１ａ〜２６６ａから配線２４１〜２４３の幅方向に広がった拡大部２６１ｂ〜２６６ｂとを備えている。 （もっと読む）

【課題】アレイ基板側と対向基板側との組み立て時に位置ずれが生じても混色を抑制でき、かつ、開口率の低下を防止できる液晶パネルを提供する。
【解決手段】画素電極35のそれぞれにいずれかが対応するカラーフィルタ層42の複数色の着色部42r，42g，42bの間に信号線32に対向して無色層43を形成する。アレイ基板15側と対向基板16側との組み立て時に位置ずれが発生した場合でも異なる色に対応する着色部42r，42g，42bが同一の画素電極35に重なりにくく、信号線32を必要以上に太くすることなく混色を抑制できる。互いに異なる色に対応する着色部42r，42g，42b間に光漏れ防止用の遮光層を形成する必要がなく、開口率の低下を防止できる。 （もっと読む）

【課題】低い転移電圧で短時間にベンド配向への転移を行うことが可能な液晶装置及び電
子機器を提供すること。
【解決手段】液晶装置は、対向して配置された基板１１，３１と、基板１１，３１の間に
配置された、スプレイ配向又はベンド配向のいずれの配向状態をも取りうる液晶層４０と
を備える。基板１１の液晶層４０側には、複数のゲート線１２と、複数のソース線１４と
、ゲート線１２とソース線１４との交差に対応して形成されたＴＦＴ素子２０と、ＴＦＴ
素子２０に電気的に接続された画素電極１６と、が形成されている。画素電極１６は、ゲ
ート線１２の一部と平面視で重なる重複領域を有して形成され、重複領域と、重複領域を
除いた領域との間に段差部を有する。段差部の高さｄは、０．１μｍ以上２．０μｍ以下
とする。 （もっと読む）

【課題】 液晶表示装置において、信号線に起因して生ずる段差部における液晶の配向乱れによる光漏れを抑制し、コントラストを向上する。
【解決手段】 アレイ基板２と対向基板３間に液晶層が挟持され、アレイ基板２上に各画素に対応して画素スイッチング１２が形成されるとともに、これら画素スイッチング１２に接続される信号線２１が形成されてなる液晶表示装置である。信号線２１は、厚さ方向の一部において線幅が拡大され、所定の線幅を有する主配線部の両側に沿って遮光部が形成されている。例えば、信号線２１が主配線部となる主配線層２１Ａと、当該主配線層２１Ａに積層して形成されるトップバリアメタル層２１Ｂ、ボトムバリアメタル層２１Ｃとから構成されており、ボトムバリアメタル層２１Ｃの線幅が主配線層２１Ａの線幅よりも拡大されている。この場合、主配線層２１Ａの両側に沿って突出するボトムバリアメタル層２１Ｃの両端部分２１Ｃａ，２１Ｃｂが遮光部として機能する。 （もっと読む）

【課題】画素電極とソース配線、さらには画素電極とＴＦＴとの電気的な干渉を抑制する構造を提供する。
【解決手段】薄膜トランジスタと、前記薄膜トランジスタの活性層、ゲイト絶縁膜、及びゲイト電極上に形成された第１の層間絶縁膜と、前記第１の層間絶縁膜上に形成され、前記活性層に接続されたソース配線及びドレイン電極と、前記ソース配線及び前記ドレイン電極上に形成された第２の層間絶縁膜と、前記第２の層間絶縁膜上に形成された電磁シールド用の導電膜と、前記導電膜上に形成された第３の層間絶縁膜と、前記第３の層間絶縁膜上に形成され、前記ドレイン電極に接続された画素電極とを有し、前記導電膜は前記ソース配線と前記画素電極との間に設けられている。 （もっと読む）

【課題】信号の応答速度の低下を抑制しながら、配線の膜剥がれが発生するのを抑制することが可能な表示装置を提供する。
【解決手段】この液晶表示装置（表示装置）１００は、液晶１４を注入する液晶注入口部３０ａを含む表示部１と、平面的に見て、液晶注入口部３０ａが設けられた辺に沿って最外周部に形成された配線３２とを備え、配線３２は、液晶注入口部３０ａが設けられた辺に沿って配置されたメイン配線部３２ａと、メイン配線部３２ａよりも外側にメイン配線部３２ａと平行に延びるように配置されるとともに、液晶注入口部３０ａに対応する部分には配置されないように構成されたサブ配線部３２ｂとを含み、メイン配線部３２ａとサブ配線部３２ｂとは、電気的に接続されている。 （もっと読む）

【課題】
カラーフィルタを有し、データ線を画素電極に重畳させたカラー液晶表示装置のコントラストを高める。
【解決手段】
対向する第１、第２の基板に液晶を封入してなる液晶表示装置において、第１の基板には、画素電極５８に重畳してデータ線５６が形成されている。ここで、カラーフィルタ１をデータ線５６と画素電極５８との間に形成することで、データ線５６と画素電極５８との距離を広げてここの寄生容量を小さくする。これによって画素電極５８に十分な電圧を印加できるようになるので、コントラストが高くなる。平坦化膜２の膜厚を厚くしないので、透過率が下がることもない。 （もっと読む）

【課題】画素開口率の向上と、縦クロストークの防止とを同時に実現できる液晶表示装置及びその製造方法を提供する。
【解決手段】厚型樹脂膜（平坦化膜）５を備えたアレイ基板１０において、補助容量線１２から枝状に延びる電界遮蔽配線１３を、画素電極６における信号線３１に沿った端縁６Ａごとに設ける。設計上、信号線３１の端縁３１Ａをほぼ中心線とするように配置する。画素電極６における信号線３１に沿った端縁６Ａは、設計上、信号線の端縁３１Ａに重なる位置に来るように配置する。 （もっと読む）

【課題】１０μｍ前後の細線で電極断線部などを修正することができ、かつ、欠陥部周辺の汚染が小さなパターン修正方法を提供する。
【解決手段】このパターン修正方法では、フィルム３の表面にレーザ光を照射して貫通孔３ａを形成し、貫通孔３ａのフィルム３の表面側の開口部と欠陥部２ａとを所定の隙間Ｇを開けて対峙させ、貫通孔３ａを含む所定の範囲でフィルム３を基板１に押圧するとともに貫通孔３ａを介して欠陥部に修正ペースト１２を塗布し、フィルム３の復元力でフィルム３を基板１から剥離させる。したがって、毛細管現象によって修正ペースト１２がフィルム３と基板１の間に流入するのを抑制することができる。 （もっと読む）

【課題】 １枚の液晶表示パネルの表示領域における画質むらを容易に低減する。
【解決手段】 基板上に薄膜を形成する工程と、前記薄膜をエッチングする工程とを複数回繰り返して、前記基板上に複数本の走査信号線と、絶縁層を介して前記複数本の走査信号線と立体的に交差する複数本の映像信号線と、２本の隣接する走査信号線および２本の隣接する映像信号線で囲まれた画素領域に対して配置されるＴＦＴ素子および画素電極とを形成する表示パネルの製造方法であって、あらかじめ用意された設計パターンに基づいて数値化した露光寸法を用いてレジスト膜を露光する工程と、露光したレジスト膜を現像して形成されたエッチングレジストを利用して前記薄膜をエッチングし、薄膜パターンを形成する工程と、形成された薄膜パターンの完成寸法に基づいて、前記設計パターンを補正する工程とを有する表示パネルの製造方法。 （もっと読む）

【課題】細い線状の微細な薄膜パターンが精度良く安定して形成することができる薄膜パターン形成基板、デバイスの製造方法、及び電気光学装置、並びに電子機器を提供する。
【解決手段】基板表面に薄膜パターンが形成された基板Ｐであって、この基板Ｐは、機能液Ｌを注入することができる液体注入部Ａ２と、機能液Ｌが流動するように接続して配置された液体流動部Ａ１とが設けられている。これら、液体注入部Ａ２と液体流動部Ａ１との線幅において、液体注入部Ａ２の幅ｄが、液体流動部Ａ１の線幅ｂの２倍以下であり、機能液Ｌの直径より大きい構成である。 （もっと読む）

【課題】画像の表示品質を向上させたアレイ基板及びそれを有する表示パネルを提供する。
【解決手段】アレイ基板は、第１方向に形成されたゲート配線、ゲート配線と交差するように第２方向に形成されたデータ配線、ゲート配線及びデータ配線と電気的に接続された薄膜トランジスタ、ゲート配線及びデータ配線によって画定された単位画素内に形成され、薄膜トランジスタと電気的に接続された画素電極、及び画素電極の一部と重畳するストレージ配線を含み、ストレージ配線は第２方向に形成されたメインストレージ部、メインストレージ部と接続され第１方向に延長されるとともに、画素電極の一端と第１長さで重畳する第１サブストレージ部、及びメインストレージ部と接続され第１方向に延長されるととに、画素電極の一端に対応する他端と第１長さ分だけ重畳する第２ストレージ部を含む。 （もっと読む）

【課題】引き回し配線間に大きな容量が寄生せず、かつ、引き回し配線の引き回し領域が占有する面積を狭めることのできる電気光学装置、電子機器、および電気光学装置の製造方法を提供すること。
【解決手段】液晶装置１の素子基板において、複数本のゲート引き回し配線１ｘが平行な平行配線領域１ｇでは、ゲート引き回し配線１ｘを一本おきに、層間絶縁膜４ｓの下層側に形成された第１メタル配線３ｓとし、他の１本おきのゲート引き回し配線１ｘについては層間絶縁膜４ｓの上層側に形成された第２メタル配線６ｓとする。第１メタル配線３ｓと第２メタル配線６ｓとの間の平面的なスペース幅Ｓは、第１メタル配線３ｓのライン幅Ｌ１および第２メタル配線６ｓのライン幅Ｌ２のいずれよりも狭く、例えば０である。 （もっと読む）

【課題】ドライバＩＣと走査線および信号線との間での抵抗値差を抑制したＬＣＤモジュールを提供する。
【解決手段】ドライバＩＣ23a，23bの出力側に電気的に接続した抵抗部26の抵抗26a，26bの抵抗値分布を、ゲート線および信号線に電気的に接続した配線部の接続配線の抵抗値分布を吸収補正するように設定する。各抵抗26a，26bと各接続配線との接続により、ドライバＩＣ23a，23bとゲート線および信号線との間での抵抗値差を抑制できる。 （もっと読む）

【課題】 表示領域内に多数個のTFT素子がマトリクス状に配置された表示装置の画質むらを低減する。
【解決手段】 複数本の第１の配線と、絶縁層を介して前記複数本の第１の配線と立体的に交差するように配置された複数本の第２の配線と、隣接する２本の第１の配線および隣接する２本の第２の配線で囲まれた各領域にTFT素子および画素電極が配置された表示パネルを有する表示装置であって、前記表示パネル上の、ある箇所での前記第１の配線の厚さは、前記ある箇所とは別の箇所での前記第１の配線の厚さよりも薄く、前記ある箇所での前記第１の配線の幅は、前記別の箇所での前記第１の配線の幅よりも広い表示装置。 （もっと読む）

【課題】外部回路との接続を行う接続端子の占める長さを短くして液晶表示装置の小型化図ること。
【解決手段】基板に所定のピッチで複数の画素がマトリクス状に配列された画像表示領域と、基板の画像表示領域の周辺に設けられる余白領域と、画像表示領域の各画素へ信号を送るドライバＩＣ１０との接続を行うため、余白領域に形成された複数の入力端子Ｔとを備える液晶表示装置において、複数の入力端子ＴのピッチをＡ、画像表示領域の複数の画素のピッチをＣ、複数の入力端子Ｔの１つから複数の画素へ時分割で信号を送る際の時分割数をｎとした場合、Ａ／ｎ＜Ｃの関係を満足することにより、複数の入力端子Ｔの占める長さが画像表示領域の全体の長さより短くなっているものである。 （もっと読む）