【課題】電気光学装置の作製工程においてマスク枚数を追加することなく、反射電極の散
乱構造を作製する。
【解決手段】層間膜に感光性樹脂膜を用いる。フォトマスク１００の第１の透光部１０１
を通して露光してパターニングしてコンタクトホール１０３〜１０６を得る。フォトマス
ク１００の第２の透光部１０２を通して露光すると、感光性樹脂膜が解像不能となり、感
光性樹脂膜の表面に凹凸ができる。これにより一枚のフォトマスクでコンタクトホール形
成と層間膜表面に凹凸を有する散乱構造とができる。 （もっと読む）

【課題】 １枚の基板から得られる表示パネルの枚数が多くでき、放電破壊を抑制するショート配線としても機能する共通配線の構成のアレイ基板において、外部接続端子と共通配線とを接続する接続配線の、共通配線のコンタクトホールを有する接続部での腐食を抑制して信頼性の向上を図る。
【解決手段】 絶縁性基板１上に、複数の表示パネル５０を構成する複数の表示領域４０が配置され、走査配線２、信号配線６、及び共通配線８０に接続される外部接続端子６０を有するアレイ基板１１０において、外部接続端子６０と隣接する表示パネル５０の共通配線８０とを接続する接続配線７０は、隣接する表示パネル５０の共通配線８０に設けられたコンタクトホール６４を有する接続部６５において接続され、接続部６５は対向基板１２０を貼り合わせるシール材９５が形成される領域下、又はシール材９５より表示領域４０側である内側に配置される。 （もっと読む）

【課題】製造歩留まりの高いアレイ基板及び液晶表示装置を提供する。
【解決手段】アレイ基板は、複数の補助容量電極と、複数の半導体層１５と、複数のゲート電極２０を含んだ複数の走査線１９と、複数の補助容量線と、複数のコンタクトホールを有した層間絶縁膜と、複数のコンタクトホールを通って複数の半導体層のソース領域に電気的に接続された複数の信号線と、複数の画素電極と、を備えている。走査線１９が延在した方向に互いに隣合う一方の画素電極が接続された補助容量電極と、他方の画素電極が接続された補助容量電極とは、走査線を挟んで位置している。薄膜トランジスタのチャネル面積ＣＳは、２４μｍ^２以上である。 （もっと読む）

【課題】液晶滴下により、広視野角表示のマルチドメイン垂直配向型の液晶表示装置を実
現する。
【解決手段】第１の基板及び第２の基板間に滴下された液晶を保持するためのシール材と
、シール材に囲まれ、第１の基板上に設けられた画素部と、シール材の外側において、第
２の基板とは重ならない領域の第１の基板上に配置されるＩＣチップと、シール材の外側
において、第２の基板とは重ならない領域の第１の基板上に配置される、画素部とＩＣチ
ップとを電気的に接続する異方性導電膜と、シール材と交差するように画素部から異方性
導電膜が配置される領域まで延び、第１の基板上に設けられた画素部とＩＣチップとを電
気的に接続する配線とを有する液晶表示装置である。 （もっと読む）

【課題】トランジスタの作製に用いるフォトリソグラフィ工程を従来よりも少なくし、且つ、信頼性の高い半導体装置を提供する。
【解決手段】第１の基板上に酸化物半導体層を有するトランジスタを含む回路と、当該第１の基板とシール材で固定された第２の基板とを有し、当該シール材、当該第１の基板、及び当該第２の基板で囲まれる閉空間は、減圧状態、或いは乾燥空気を充填する半導体装置に関する。当該シール材は、少なくとも前記トランジスタを囲み、閉じられたパターン形状を有する。また当該回路は、酸化物半導体層を有するトランジスタを含む駆動回路である。 （もっと読む）

【課題】結晶性の高い微結晶半導体膜及びその作製方法を提供する。また、電気特性が良好な半導体装置を、生産性高く作製する方法を提供する。
【解決手段】厚さが７０ｎｍ以上１００ｎｍ以下の微結晶半導体膜であり、微結晶半導体膜の表面から一部が突出する結晶粒を有し、当該結晶粒は配向面を有し、且つ１３ｎｍ以上の大きさの結晶子を有する微結晶半導体膜である。また、微結晶半導体膜の膜密度が２．２５ｇ／ｃｍ^３以上２．３５ｇ／ｃｍ^３以下、好ましくは２．３０ｇ／ｃｍ^３以上２．３３ｇ／ｃｍ^３以下である。 （もっと読む）

【課題】本発明は、液晶表示装置の製造工程のうちの表示板に集積されたゲート駆動部に静電気が流入することを防止する液晶表示装置を提供する。
【解決手段】本発明の液晶表示装置は、基板、基板上に形成された複数のスイッチング素子を各々含む複数の画素、スイッチング素子に接続され、行方向に延びている複数のゲート線、ゲート線と各々接続されている回路部及び回路部と接続されている配線部を含むゲート駆動部を含み、回路部はトランジスタを含み、配線部は信号線を含み、トランジスタと信号線は接続部材を介して接続されていることを特徴とする。 （もっと読む）

【課題】同一の層間膜上に画素電極と、ゲート配線を形成した半導体装置において、マス
ク枚数を追加することなく、液晶の焼きつきや特性劣化を低減する。
【解決手段】ゲート配線上に絶縁膜を設けることで、ゲート配線が非選択の期間に液晶に
かかるゲート電圧の絶対値を減少させることができる。絶縁膜は遮光性樹脂膜、柱状スペ
ーサーで形成すると、マスク枚数の増加を抑えることができる。また、絶縁膜上に画素電
極を形成し、ゲート配線と画素電極が重なり合うようにすることで、画素電極の電界遮蔽
効果によって、液晶にかかるゲート電圧を減少させることができる。 （もっと読む）

【課題】精細かつ高スループットの導電性素子を提供する。
【解決手段】導電性素子は、第１の波面と第２の波面とを有する基体と、第１の波面上に形成された、２層以上の層が積層された積層膜とを備える。積層膜が、導電パターン部を形成する。第１の波面および第２の波面が、０≦（Ａｍ１／λｍ１）＜（Ａｍ２／λｍ２）≦１．８（但し、Ａｍ１：第１の波面の振動の平均幅、Ａｍ２：第２の波面の振動の平均幅、λｍ１：第１の波面の平均波長、λｍ２：第２の波面の平均波長）の関係を満たす。 （もっと読む）

【課題】安定した電気特性を有する薄膜トランジスタを有する、信頼性のよい半導体装置
を提供することを課題の一とする。また、高信頼性の半導体装置を低コストで生産性よく
作製することを課題の一とする。
【解決手段】チャネル形成領域を含む半導体層を酸化物半導体層とする薄膜トランジスタ
を有する半導体装置の作製方法において、酸化物半導体層に接する酸化物絶縁膜を形成す
る。酸化物半導体層を減圧されたチャンバー内に導入後、窒素雰囲気下で加熱処理工程、
プラズマ（少なくとも酸素プラズマを含む）の導入工程を行い、成膜ガスを導入して酸化
物絶縁膜を形成する。 （もっと読む）

【課題】接触不良を低減し、コンタクト抵抗の増大を抑制し、開口率が高い液晶表示装置
を得ることを課題とする。
【解決手段】基板と、前記基板上に設けられ、ゲート配線と、ゲート絶縁膜と、島状半導
体膜と、ソース領域と、ドレイン領域を有する薄膜トランジスタと、前記基板上に設けら
れ、前記ソース領域に接続されたソース配線と、前記基板上に設けられ、前記ドレイン領
域に接続されたドレイン電極と、前記基板上に設けられた補助容量と、前記ドレイン電極
に接続された画素電極と、前記薄膜トランジスタ及び前記ソース配線上に形成された保護
膜を有し、前記保護膜は、前記ゲート配線および前記ソース配線とで囲まれた開口部を有
し、前記薄膜トランジスタ及び前記ソース配線は保護膜に覆われ、前記補助容量は保護膜
に覆われていない液晶表示装置に関する。 （もっと読む）

【課題】画素電極と共通電極とが絶縁膜を介して対向した構造を有し、画素の一部に電気的欠陥が生じた場合にも良品化することが可能なＴＦＴアレイ基板を提供する。
【解決手段】ＴＦＴアレイ基板１０１は、薄膜トランジスタ１０と、ドレイン電極１６に導電接続された画素電極２０と、画素電極４０と絶縁膜３０を介して対向形成された共通電極４０とを含む画素が複数マトリクス状に形成されたものである。ＴＦＴアレイ基板１０１は、１個の画素に着目したとき、画素電極２０が複数の分割画素電極２０Ｄに分割されており、かつ、ドレイン電極１６と複数の分割画素電極２０Ｄとをそれぞれ導電接続する複数の分岐導電部１６Ｂを有し、平面視上、複数の分岐導電部１６Ｂの少なくとも一部の形成領域に、共通電極４０が形成されていない。 （もっと読む）

【課題】フォトダイオードの出力特性のばらつきを抑制しつつ、検出精度の低下が防がれた高性能なフォトダイオードを形成することができる半導体装置の製造方法を提供する。
【解決手段】所定のゲート金属を用いて、フォトダイオード用の第１の半導体層３０ａのうち、真性半導体領域となる部分を覆うシールド部３４ａをゲート絶縁膜２９上に形成するとともに、薄膜トランジスタ用の第２〜第５の各半導体層３０ｂ〜３０ｅのうち、チャネル領域となる部分を覆う第１〜第４のゲート電極３４ｂ〜３４ｅをゲート絶縁膜２９上に形成する。その後、シールド部３４ａをマスクとして用いて、第１の半導体層３０ａにｎ型領域及びｐ型領域を形成した後、当該シールド部３４ａを除去する。 （もっと読む）

【課題】ＩＰＳにおける従来の技術は、工程数が多く、開口率が低いので、実用化できな
い。また、液晶層に最も近接している層に存在する配線及び電極が多く、画素表示部にお
ける個々の液晶にかかる電界が不均一であった。
【解決手段】本発明は、ゲイト線１０２、１０５とコモン線１０３、１０４を最初に同時
に形成し、層間膜形成後、画素電極１０８とコモン電極１１０、１１１とソ─ス線１０６
、１０７を同時に形成する。こうすることによって、電極パタ─ンを単純化でき、工程を
簡略化した。また、液晶層に最も近接している層に存在する配線及び電極を画素電極とコ
モン電極とソ─ス線とし、その形状を単純なものにした。 （もっと読む）

【課題】 遮光だけでは抑制できない、入射してしまう光により生じる電子（ホール）による影響を抑制する。
【解決手段】 トランジスタのドレイン領域３４よりも、多数キャリアに対して、ドレイン領域における電圧とＱ（単位電荷量）との積の基準値よりも低いポテンシャルとされる領域３６を設けるか、もしくはドレイン領域の周りにポテンシャル障壁を設ける。かかる構成により、フローティングとなる反射電極３０と接続されたドレイン領域３４の回りのポテンシャル制御を行い、半導体基板内に発生した光キャリアがドレイン領域３４に導かれにくくする。 （もっと読む）

【課題】薄膜トランジスタ液晶ディスプレーのアレイ基板及びその製造方法を提供する。
【解決手段】アレイ基板は画素領域を画成するゲートラインとデータラインとを備え、前記画素領域内に薄膜トランジスタ、共通電極および電極ストリップ構造の画素電極とが形成され、前記共通電極は前記データラインを覆う第２絶縁層上に形成され、前記画素電極は前記共通電極を覆う第３絶縁層上に形成される。これによって、表示領域の面積が拡大され、開口率が効果的に向上される。 （もっと読む）

【課題】窒化シリコン膜と酸化シリコン膜との積層構造体を単一のプラズマＣＶＤ装置にて一貫して成膜する際に、両膜間に異質な薄膜が形成されないという機能を有しつつ、短時間で効率のよい成膜が可能な成膜方法を提供する。
【解決手段】本発明の成膜方法は、反応室２ａに処理すべき基板Ｗを設置し、真空雰囲気中にてシリコンを含む原料ガスと窒素を含む一の反応ガスとを反応室内に導入し、放電用の高周波電力を投入してプラズマＣＶＤ法にて窒化シリコン膜を成膜する第１工程と、前記原料ガスを供給しながらプラズマ放電を維持した状態で、反応室内の窒素分圧を高める第２工程と、一の反応ガスの供給のみを停止し、酸素を含む他の反応ガスを反応室内に供給してプラズマＣＶＤ法にて酸化シリコン膜を成膜する第３工程とを含む。 （もっと読む）

【課題】液晶素子に印加される電圧を異ならせて視野角特性を改善する。
【解決手段】 本発明の一は、一画素に三以上の液晶素子を有し、該液晶素子の各々に印
加される電圧値が異なる液晶表示装置である。各液晶素子に印加される電圧を異ならせる
には、加えた電圧を分圧する素子を配置することにより行う。印加される電圧を異ならせ
るためには、容量素子、抵抗素子、又はトランジスタ等を用いる。 （もっと読む）

【課題】動作性能および信頼性の高いＥＬ表示装置を提供する。
【解決手段】第１のチャネル形成領域と、第１のソース領域及び第１のドレイン領域と、ゲート絶縁膜と、第１のゲート電極とを備えた第１のＴＦＴと、第２のチャネル形成領域と、第２のソース領域及び第２のドレイン領域と、ゲート絶縁膜と、第２のゲート電極とを備えた第２のＴＦＴと、第１のＴＦＴ及び第２のＴＦＴ上に設けられた第１の絶縁膜と、第１のソース領域及び第１のドレイン領域の一方と接続されたソース配線と、第１のソース領域及び第１のドレイン領域の他方と接続し、且つ第２のゲート電極に接続された第１のドレイン配線と、第１の絶縁膜上に設けられ、第２のソース領域及び第２のドレイン領域の一方に接続された第２のドレイン配線と、第１の絶縁膜上に設けられ、第２のソース領域及び第２のドレイン領域の他方に接続された電流供給線と、を有する。 （もっと読む）

【課題】本発明はＴＦＴ−ＬＣＤアレイ基板及びその製造方法に関する。
【解決手段】本発明はＴＦＴ−ＬＣＤアレイ基板及びその製造方法に関し、アレイ基板はベース基板と、ベース基板上に形成され画素領域を限定するゲートライン及びデータラインを含み、前記画素領域内には画素電極、薄膜トランジスタと共通電極が形成される。また、導電性薄膜材料により製造されるブラックマトリクスを含み、前記ブラックマトリクスは前記共通電極と接続される。 （もっと読む）