液晶表示装置、パーソナルコンピュータ、ディスプレイ、電子書籍
【課題】液晶滴下により、広視野角表示のマルチドメイン垂直配向型の液晶表示装置を実
現する。
【解決手段】第１の基板及び第２の基板間に滴下された液晶を保持するためのシール材と
、シール材に囲まれ、第１の基板上に設けられた画素部と、シール材の外側において、第
２の基板とは重ならない領域の第１の基板上に配置されるＩＣチップと、シール材の外側
において、第２の基板とは重ならない領域の第１の基板上に配置される、画素部とＩＣチ
ップとを電気的に接続する異方性導電膜と、シール材と交差するように画素部から異方性
導電膜が配置される領域まで延び、第１の基板上に設けられた画素部とＩＣチップとを電
気的に接続する配線とを有する液晶表示装置である。
現する。
【解決手段】第１の基板及び第２の基板間に滴下された液晶を保持するためのシール材と
、シール材に囲まれ、第１の基板上に設けられた画素部と、シール材の外側において、第
２の基板とは重ならない領域の第１の基板上に配置されるＩＣチップと、シール材の外側
において、第２の基板とは重ならない領域の第１の基板上に配置される、画素部とＩＣチ
ップとを電気的に接続する異方性導電膜と、シール材と交差するように画素部から異方性
導電膜が配置される領域まで延び、第１の基板上に設けられた画素部とＩＣチップとを電
気的に接続する配線とを有する液晶表示装置である。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する液晶表
示装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置
およびその様な電気光学装置を部品として搭載した電子機器に関する。
【背景技術】
【０００２】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用
いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタは
ＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチ
ング素子として開発が急がれている。
【０００３】
従来より、画像表示装置として液晶表示装置が知られている。パッシブ型の液晶表示装
置に比べ高精細な画像が得られることからアクティブマトリクス型の液晶表示装置が多く
用いられるようになっている。アクティブマトリクス型の液晶表示装置においては、マト
リクス状に配置された画素電極を駆動することによって、画面上に表示パターンが形成さ
れる。詳しくは選択された画素電極と該画素電極に対応する対向電極との間に電圧が印加
されることによって、画素電極と対向電極との間に配置された液晶層の光学変調が行われ
、この光学変調が表示パターンとして観察者に認識される。
【０００４】
このようなアクティブマトリクス型の電気光学装置の用途は広がっており、画面サイズ
の大面積化とともに、高精細化や高開口率化や高信頼性の要求が高まっている。また、同
時に生産性の向上や低コスト化の要求も高まっている。
【０００５】
従来、透過型の液晶表示装置で使用される液晶層の配向モードとしては、液晶分子の配
列が光の入射から出射方向に向かって９０°ツイスト配向したＴＮモードを使用するのが
一般的であった。
【０００６】
このＴＮモードの液晶表示装置を作製する際、液晶の配向方向を決めるため、一方の基
板と、もう一方の基板に配向膜形成、ラビング処理等を行なう。そして、基板のラビング
方向が直交するように貼り合わせる。この一対の基板間に、ツイストの回転方向を決める
カイラル材を混入した液晶材料を注入することにより所定の方向にツイストする液晶表示
装置が形成される。
【０００７】
この時、液晶分子は、エネルギー的に最も安定な配列となるように基板面に対して、長
軸を平行に配列し、ラビングの条件や配向膜材料により基板面に対して、数度〜１０°前
後の角度を持って配列する。
【０００８】
この角度はプレチルト角といわれ、この角度を確保することにより、電界印加時に液晶
分子長軸の両端部において、所定の端部を揃えて配列の変形が起こる。
これにより動作時の配向が連続的となり、表示時のリバースチルトドメインという配向の
欠陥を防ぐことができる。
【０００９】
しかし、上記ＴＮモードでは、特定の視野角範囲外でコントラスト特性が極端に劣化し
たり、階調が反転するという現象が発生するといった問題が生じていた。
【００１０】
これは、電界によって液晶分子の配向状態が基板面に対して垂直となる配列に変形する
と、観測者が液晶表示装置を見る角度や方位によって、液晶層中を進む光の距離や、光の
通過中の屈折率が変わることから、異なって光学変調される光を見るためである。
【００１１】
また、このモードでは基板界面近くの液晶分子は強い配向規制力を受けており、初期
配向状態がほぼ維持される。このため、かなり高い液晶の飽和電圧（５Ｖ以上）を印加し
ても、この近傍での液晶分子は垂直にはならない。
【００１２】
これらのことがＴＮモードの視野特性を狭くしている要因と考えられる。
【００１３】
また、他の液晶表示モードとして、垂直配向型液晶モードが知られている。この垂直配
向型液晶モードは、液晶の初期配向を基板に対して垂直とした配向モードである。このモ
ードは負の誘電率異方性を有するｎ型液晶材料を用いる。このモードの場合も基板に設け
られた電極間に電界を印加することにより表示を実現するものである。
【００１４】
しかし、液晶の複屈折性を利用するモードであるため若干のプレチルトのバラツキが透
過光量もしくは反射光量のバラツキとして目立つ。ラビング処理時のわずかな毛先の接触
のしかたの違いにより、スジ状の表示ムラとなり易い問題がある。
【００１５】
また、ラビング処理自体、基板上の配向膜面を柔らかい毛で擦る処理のため発塵源とな
っている。さらに静電気の発生にともなう基板上の素子へのストレスや破壊への十分な対
策を必要とする。
【００１６】
このため均一配向を実現し、ラビング処理を行わず液晶を配向させるという方法が一般
的に模索されている。例えば、基板上に構造物を形成し、この構造物の液晶と接する面の
傾斜や間隔、高さなどの物理的パラメータを調整し、さらに構造物の誘電率による電界の
作用を併せることで配向を制御し液晶表示装置を作製する手段が知られている。この方法
により、１６０°以上の広視野角化を実現している。しかし、この方法では、従来のラビ
ング処理が必要なくなる一方、液晶を配向させるための複雑な追加プロセスが必要となっ
ていた。
【発明の概要】
【発明が解決しようとする課題】
【００１７】
従来、アクティブマトリクス型の電気光学装置は、写真蝕刻（フォトリソグラフィー）
技術により、最低でも５枚以上のフォトマスクを使用してＴＦＴを基板上に作製していた
ため製造コストが大きかった。生産性を向上させ歩留まりを向上させるためには、工程数
を削減することが有効な手段として考えられる。
【００１８】
具体的には、ＴＦＴの製造に要するフォトマスクの枚数を削減することが必要である。
フォトマスクはフォトリソグラフィーの技術において、エッチング工程のマスクとするフ
ォトレジストパターンを基板上に形成するために用いる。
【００１９】
このフォトマスクを１枚使用することによって、レジスト塗布、プレベーク、露光、現
像、ポストベークなどの工程と、その前後の工程において、被膜の成膜およびエッチング
などの工程、さらにレジスト剥離、洗浄や乾燥工程などが付加され、煩雑なものとなり、
問題となっていた。
【００２０】
また、基板が絶縁体であるために製造工程中における摩擦などによって静電気が発生し
ていた。この静電気が発生すると基板上に設けられた配線の交差部でショートしたり、静
電気によってＴＦＴが劣化または破壊されて電気光学装置に表示欠陥や画質の劣化が生じ
ていた。特に、製造工程で行われる液晶配向処理のラビング処理の際に静電気が発生し問
題となっていた。
【００２１】
本発明はこのような問題に答えるものであり、ラビング処理を削減してアクティブマト
リクス型の液晶表示装置に代表される電気光学装置を作製し、さらにＴＦＴを作製する工
程数を削減して製造コストの低減および歩留まりの向上を実現することを課題としている
。
【００２２】
加えて、液晶表示装置の視野特性の改善を図ることを課題としている。
【課題を解決するための手段】
【００２３】
本明細書で開示する発明の構成は、 一対の基板と、前記一対の基板間に保持された液晶
とを備えた液晶表示装置であって、 前記一対の基板の一方の基板には、ゲート配線と、
前記ゲート配線上に絶縁膜と、 前記絶縁膜上に非晶質半導体膜と、 前記非晶質半導
体膜上にソース領域及びドレイン領域と、 前記ソース領域または前記ドレイン領域上に
ソース配線または電極と、 前記電極上に形成された画素電極と、 前記一対の基板の間
隔を一定に保つためのギャップ保持材とが形成され、 前記ギャップ保持材の側面により
前記液晶のプレチルト角を制御して前記液晶を配向させることを特徴とする液晶表示装置
である。
【００２４】
また、他の発明の構成は、 一対の基板と、前記一対の基板間に保持された液晶とを備
えた液晶表示装置であって、 前記一対の基板の一方の基板には、ゲート配線と、 前記
ゲート配線上に絶縁膜と、 前記絶縁膜上に非晶質半導体膜と、 前記非晶質半導体膜上
にソース領域及びドレイン領域と、 前記ソース領域または前記ドレイン領域上にソース
配線または電極と、 前記電極上に形成された画素電極と、 前記一対の基板の間隔を一
定に保つためのギャップ保持材とが形成され、 前記ギャップ保持材の側面と、少なくと
も一方の基板に設けられた面の凹部或いは凸部により前記液晶のプレチルト角を制御して
前記液晶を配向させることを特徴とする液晶表示装置である。
【００２５】
上記各構成において、少なくとも一方の前記基板には垂直配向用の配向膜を有している
。
【００２６】
また、上記各構成において、前記ギャップ保持材は、一定のテーパー角を有している。
そのテーパー角は、７５．０°〜８９．９°、好ましくは８２°〜８７°である。また、
前記ギャップ保持材は、アクリル系、ポリイミド系、ポリイミドアミド系、エポキシ系の
少なくとも一つを主成分とする有機系樹脂材料、もしくは酸化珪素、窒化珪素、酸化窒化
珪素のいずれか一種類の材料あるいはこれらの積層膜からなる無機系材料である。
【００２７】
また、上記各構成において、前記ギャップ保持材の側面付近では液晶分子の長軸方向が
その側面に対して概略平行となるような配向規制力を有している。
【００２８】
また、上記各構成において、前記液晶は負の誘電性異方性を有している。
【００２９】
また、上記各構成において、前記ドレイン領域または前記ソース領域の一つの端面は、
前記非晶質半導体膜の端面及び前記電極の端面と概略一致する。
【００３０】
また、上記各構成において、前記ドレイン領域または前記ソース領域の一つの端面は、
前記非晶質半導体膜の端面及び前記電極の端面と概略一致し、もう一つの端面は、前記画
素電極の端面及び前記電極のもう一つの端面と概略一致する。
【００３１】
また、上記各構成において、前記ソース領域及び前記ドレイン領域は、ｎ型を付与する
不純物元素を含む非晶質半導体膜からなることを特徴としている。
する液晶表示装置。
【００３２】
また、上記各構成において、前記絶縁膜、前記非晶質半導体膜、前記ソース領域、及び
前記ドレイン領域は、大気に曝されることなく連続的に形成されたことを特徴としている
。
【００３３】
また、上記各構成において、前記絶縁膜、前記非晶質半導体膜、前記ソース領域、また
は前記ドレイン領域は、スパッタ法により形成されたことを特徴としている。
【００３４】
また、上記各構成において、前記絶縁膜、前記非晶質半導体膜、前記ソース領域、また
は前記ドレイン領域は、プラズマＣＶＤ法により形成されたことを特徴としている。
【００３５】
また、上記各構成において、前記ソース領域及び前記ドレイン領域は、前記非晶質半導
体膜及び前記電極と同一のマスクにより形成されたことを特徴としている。
【００３６】
また、上記各構成において、前記ソース領域及び前記ドレイン領域は、前記ソース配線
と同一のマスクにより形成されたことを特徴としている。
【００３７】
また、上記各構成において、前記ソース領域及び前記ドレイン領域は、前記ソース配線
及び前記画素電極と同一のマスクにより形成されたことを特徴としている。
【００３８】
また、上記各構成において、前記画素電極は前記絶縁膜と接していることを特徴として
いる。
【００３９】
また、上記各構成において、前記非晶質半導体膜のうち、前記ソース領域及びドレイン
領域と接する領域における膜厚は、前記ソース領域と接する領域と前記ドレイン領域と接
する領域との間の領域における膜厚より厚いことを特徴としており、チャネルエッチ型の
ＴＦＴの活性層として機能する。
【００４０】
また、上記各構成において、前記非晶質半導体膜のうち、前記ソース領域と接する領域と
前記ドレイン領域と接する領域との間の領域は、無機絶縁膜からなる前記ギャップ保持材
で覆われ保護されたことを特徴としている。
【００４１】
また、上記構造を実現するための発明の構成は、第１のマスクで第１の基板上にゲート
配線を形成する第１工程と、 前記ゲート配線を覆う絶縁膜を形成する第２工程と、 前
記絶縁膜上に第１の非晶質半導体膜を形成する第３工程と、 前記第１の非晶質半導体膜
上にｎ型を付与する不純物元素を含む第２の半導体膜を形成する第４工程と、 前記第２
の非晶質半導体膜上に第１の導電膜を形成する第５工程と、 第２のマスクで前記第１の
非晶質半導体膜をパターニングし、前記第２のマスクで前記第２の非晶質半導体膜をパタ
ーニングし、前記第２のマスクで前記第１の導電膜をパターニングして前記第１の導電膜
からなる配線を形成する第６工程と、 前記配線と接して重なる第２の導電膜を形成する
第７工程と、 第３のマスクで前記第２の導電膜をパターニングし、前記第２の導電膜か
らなる画素電極を形成し、前記第３のマスクで前記配線をパターニングしてソース配線及
び電極を形成し、前記第３のマスクで前記第２の非晶質半導体膜をパターニングして前記
第２の非晶質半導体膜からなるソース領域及びドレイン領域を形成し、前記第３のマスク
で前記第１の非晶質半導体膜の一部除去を行う第８工程と、 前記画素電極上に配向膜を
形成する第９工程と、 前記配向膜上にギャップ保持材を形成する第１０工程と、 前記
第１の基板と第２の基板とを貼り合わせる第１１工程と、 前記第１の基板と前記第２の
基板の間に液晶を注入する第１２工程と、を有することを特徴とする液晶表示装置の作製
方法である。
【００４２】
上記構成において、前記ギャップ保持材は、前記第１の基板と前記第２の基板との間隔
を一定に保つことを特徴としている。
する液晶表示装置の作製方法。
【００４３】
また、上記構成において、前記ギャップ保持材の側面により前記液晶のプレチルト角を
制御して前記液晶を配向する。また、前記液晶のプレチルト角の制御を前記配向膜で行う
。前記配向膜は第１の基板または第２の基板の一方、あるいは両方に設ければよい。
【発明の効果】
【００４４】
本発明により、３回のフォトリソグラフィー工程により、３枚のフォトマスクを使用して
、逆スタガ型のｎチャネル型ＴＦＴを有する画素ＴＦＴ部、及び保持容量を形成し、さら
にラビング処理を行うことなく、１回のフォトリソグラフィー工程により、壁状スペーサ
を形成することによってセルギャップが均一で、液晶分子のスイッチング方向を制御した
広視野角表示のマルチドメイン垂直配向型の液晶表示装置を実現することができる。
【図面の簡単な説明】
【００４５】
【図１】本願発明の断面図及び液晶分子の配向状態を示す図。
【図２】アクティブマトリクス基板の作製工程を示す断面図。
【図３】アクティブマトリクス基板の作製工程を示す断面図。
【図４】アクティブマトリクス基板の作製工程を示す上面図。
【図５】アクティブマトリクス基板の作製工程を示す上面図。
【図６】アクティブマトリクス基板の作製工程を示す上面図。
【図７】液晶表示パネルの画素部と入力端子部の配置を説明する上面図。
【図８】液晶表示パネルの実装構造を示す断面図。
【図９】入力端子部の上面図及び断面図。
【図１０】製造装置の上面図。
【図１１】製造装置の上面図。
【図１２】液晶表示パネルの実装を示す図。
【図１３】液晶表示パネルの実装構造を示す断面図。
【図１４】本願発明の断面図及び液晶分子の配向状態を示す図。
【図１５】本願発明の断面図及び液晶分子の配向状態を示す図。
【図１６】本願発明の断面図及び液晶分子の配向状態を示す図。
【図１７】本願発明の壁状スペーサの斜視図を示す図。
【図１８】本願発明の壁状スペーサの上面図を示す図。
【図１９】保護回路の上面図及び回路図。
【図２０】電子機器の一例を示す図。
【図２１】電子機器の一例を示す図。
【発明を実施するための形態】
【００４６】
本願発明の実施形態について、以下に説明する。
【００４７】
上記課題を解決するために、本発明では、チャネル・エッチ型のボトムゲートＴＦＴ構
造を採用し、ソース領域及びドレイン領域のパターニングと画素電極のパターニングを同
じフォトマスクで行うことを特徴とする。
【００４８】
以下に本発明の作製方法を簡略に説明する。
【００４９】
まず、第１のマスク（フォトマスク１枚目）でゲート配線１０２を形成する。
【００５０】
次いで、絶縁膜（ゲート絶縁膜）１０４ａ、第１の非晶質半導体膜１０５、ｎ型を付与
する不純物元素を含む第２の非晶質半導体膜１０６、及び第１の導電膜１０７を順次、積
層形成する。（図２（Ａ））なお、非晶質半導体膜に代えて微結晶半導体膜を用いてもよ
いし、ｎ型を付与する不純物元素を含む非晶質半導体膜に代えてｎ型を付与する不純物元
素を含む微結晶半導体膜を用いてもよい。さらに、これらの膜（１０４ａ、１０５、１０
６、１０７）はスパッタ法やプラズマＣＶＤ法を用いて複数のチャンバー内または同一チ
ャンバー内で連続的に大気に曝すことなく形成することができる。大気に曝さないように
することで不純物の混入を防止できる。
【００５１】
次いで、第２のマスク（フォトマスク２枚目）で上記第１の導電膜１０７をパターニン
グして第１の導電膜からなる配線（後にソース配線及び電極（ドレイン電極）となる）１
１１を形成し、上記第２の非晶質半導体膜１０６をパターニングしてｎ型を付与する不純
物元素を含む第２の非晶質半導体膜１１０を形成し、上記第１の非晶質半導体膜１０５を
パターニングして第１の非晶質半導体膜１０９を形成する。（図２（Ｂ））
【００５２】
その後、全面に第２の導電膜１１２を成膜する。（図２（Ｄ））なお、第２の導電膜１
１２としては、透明導電膜を用いてもよいし、反射性を有する導電膜を用いてもよい。
【００５３】
次いで、第３のマスク（フォトマスク３枚目）で上記第２の導電膜１１２をパターニン
グして第２の導電膜からなる画素電極１１９を形成し、上記配線をパターニングしてソー
ス配線１１７及び電極（ドレイン電極）１１８を形成し、ｎ型を付与する不純物元素を含
む第２の非晶質半導体膜１１０をパターニングしてｎ型を付与する不純物元素を含む第２
の非晶質半導体膜からなるソース領域１１５及びドレイン領域１１６を形成し、上記第１
の非晶質半導体膜１０９を一部除去して第１の非晶質半導体膜１１４を形成する。（図３
（Ａ））
【００５４】
このような構成とすることで、画素ＴＦＴ部の作製する際、フォトリソグラフィー技術
で使用するフォトマスクの数を３枚とすることができる。
【００５５】
さらに、本発明では工程を増やすことなく、ラビング処理を行わずに液晶表示装置を作
製する。
【００５６】
本発明は、図１に示すように、一対の基板（基板１００と対向基板１２４）間の間隔を
一定に保つためのギャップ保持材を設ける。ここではギャップ保持材として、壁状スペー
サ１２１、１２２に傾斜した側面を持たせ、負の誘電性異方性を有する液晶のプレチルト
角を制御し、液晶を配向させる。
【００５７】
本明細書では、上記壁状スペーサ１２１、１２２の断面形状は、例えば図１７（ａ）また
は図１７（ｂ）とする。特に、図１７（ａ）のようにテーパー角αをその断面である台形
の底面と側面とがなす角と定義する。本発明において、テーパー角αは、７５．０°〜８
９．９°好ましくは８２°〜８７°の角度とすることが望ましい。
【００５８】
図１中の液晶分子の配向は、電圧無印加時の概略図を示している。なお、黒く塗りつぶし
た部分は、対向基板に近い液晶分子の端部を示している。
【００５９】
電圧無印加時には、液晶分子は、壁状スペーサの側面から規制力を受け、側面にほぼ平行
に配向し、あるプレチルト角を有して基板表面に垂直に配向するが、電圧印加時には液晶
分子は基板表面に平行に配向する。
【００６０】
つまり、このテーパー角αの側面を備えた壁状スペーサを用いることにより、液晶分子の
スイッチングする方向を制御できる。
【００６１】
また、上記壁状スペーサはフォトリソグラフィー法または印刷法により形成する。また、
上記壁状スペーサを形成する前または後に、垂直配向用の配向膜を形成する。
【００６２】
また、上記壁状スペーサは基板１００のみに設けてもよいし、あるいは対向基板１２４
のみに設けてもよい。また、上記壁状スペーサを基板１００と対向基板１２４の両方に設
けてもよい。アクティブマトリクス基板作製時のフォトマスクの枚数を削減することを優
先するならば、印刷法による形成方法を用いるか、対向基板のみに設けることが好ましい
。対向基板に壁状スペーサを設けた液晶表示装置をノーマリーホワイトモードに適用した
場合には、壁状スペーサの周囲の配向乱れ部分や配向乱れによるしきい値電圧の不均一部
分は、表示認識者からは、壁状スペーサ自身により隠され、光漏れを低減することができ
る。よって、壁状スペーサによる光漏れを抑えることにより、コントラストの高い良好な
表示品位の液晶表示装置を得ることができる。
【００６３】
上記壁状スペーサとしては、アクリル系、ポリイミド系、ポリイミドアミド系、エポキシ
系の少なくとも一つを主成分とする有機系樹脂材料、もしくは酸化珪素、窒化珪素、酸化
窒化珪素のいずれか一種類の材料あるいはこれらの積層膜からなる無機系材料を用いるこ
とができる。
【００６４】
また、無機系材料、例えば窒化珪素を用いた壁状スペーサを上記チャネル・エッチ型のＴ
ＦＴ、特に非晶質半導体膜１１４が露呈している部分を覆うように配置すれば、保護膜と
しての効果が得られ、信頼性が向上する。
【００６５】
また、ゲート配線やソース配線や容量配線等の配線及び電極の配置を適宜所定の位置に配
置して形成される凸凹部と、適宜所定の位置に配置された上記壁状スペーサとの両方によ
って、液晶のプレチルト角を制御し、液晶を配向させてもよい。
【００６６】
本発明を用いた場合、静電破壊を引き起こすラビング処理に相当する配向処理を省くこ
とができ、また、壁状スペーサが基板間隔を保持する役割をもっているので、球状スペー
サ散布工程の省略が可能となり、生産性が向上する。さらに、基板上に形成された壁状ス
ペーサの均一性を検査するだけで、表示むらの発生を予測できる利点をも有している。
【００６７】
また、上面から見た壁状スペーサの形状は、ストライプ状，Ｔ字状，はしご状が可能で
あるが、本実施形態は、これらの形状に限定されるものではない。
【００６８】
以上の構成でなる本願発明について、以下に示す実施例でもってさらに詳細な説明を行
うこととする。
【実施例１】
【００６９】
本発明の実施例を図１〜図７、図９、及び図１７を用いて説明する。本実施例は液晶表
示パネルの作製方法を示し、基板上に画素部のＴＦＴを逆スタガ型で形成し、該ＴＦＴに
接続する保持容量を作製する方法について工程に従って詳細に説明する。また、同図には
該基板の端部に設けられ、他の基板に設けた回路の配線と電気的に接続するための端子部
の作製工程を同時に示す。
【００７０】
図２（Ａ）において、透光性を有する基板１００にはコーニング社の＃７０５９ガラス
や＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガ
ラスなどのガラス基板を用いることができる。その他に、石英基板、プラスチック基板な
どの透光性基板を使用することもできる。
【００７１】
次いで、導電層を基板全面に形成した後、第１のフォトリソグラフィー工程を行い、レ
ジストマスクを形成し、エッチングにより不要な部分を除去して配線及び電極（ゲート電
極を含むゲート配線１０２、容量配線１０３、及び端子１０１）を形成する。このとき少
なくともゲート電極１０２の端部にテーパー部が形成されるようにエッチングする。この
段階での上面図を図４に示した。
【００７２】
ゲート電極を含むゲート配線１０２と容量配線１０３、端子部の端子１０１は、アルミ
ニウム（Ａｌ）や銅（Ｃｕ）などの低抵抗導電性材料で形成することが望ましいが、Ａｌ
単体では耐熱性が劣り、また腐蝕しやすい等の問題点があるので耐熱性導電性材料と組み
合わせて形成する。また、低抵抗導電性材料としてＡｇＰｄＣｕ合金を用いてもよい。耐
熱性導電性材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モ
リブデン（Ｍｏ）、クロム（Ｃｒ）
、Ｎｄ（ネオジム）から選ばれた元素、または前記元素を成分とする合金か、前記元素を
組み合わせた合金膜、または前記元素を成分とする窒化物で形成する。
例えば、ＴｉとＣｕの積層、ＴａＮとＣｕとの積層が挙げられる。また、Ｔｉ、Ｓｉ、Ｃ
ｒ、Ｎｄ等の耐熱性導電性材料と組み合わせて形成した場合、平坦性が向上するため好ま
しい。また、このような耐熱性導電性材料のみ、例えばＭｏとＷを組み合わせて形成して
も良い。
【００７３】
液晶表示装置を実現するためには、ゲート電極およびゲート配線は耐熱性導電性材料と
低抵抗導電性材料とを組み合わせて形成することが望ましい。この時の適した組み合わせ
を説明する。
【００７４】
画面サイズが５型程度までなら耐熱性導電性材料の窒化物から成る導電層（Ａ）と耐熱
性導電性材料から成る導電層（Ｂ）とを積層したニ層構造とする。導電層（Ｂ）はＡｌ、
Ｃｕ、Ｔａ、Ｔｉ、Ｗ、Ｎｄ、Ｃｒから選ばれた元素、または前記元素を成分とする合金
か、前記元素を組み合わせた合金膜で形成すれば良く、導電層（Ａ）は窒化タンタル（Ｔ
ａＮ）膜、窒化タングステン（ＷＮ）膜、窒化チタン（ＴｉＮ）膜などで形成する。例え
ば、導電層（Ａ）としてＣｒ、導電層（Ｂ）としてＮｄを含有するＡｌとを積層したニ層
構造とすることが好ましい。導電層（Ａ）は１０〜１００ｎｍ（好ましくは２０〜５０ｎ
ｍ）とし、導電層（Ｂ）は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とする
。
【００７５】
一方、大画面に適用するには耐熱性導電性材料から成る導電層（Ａ）と低抵抗導電性材
料から成る導電層（Ｂ）と耐熱性導電性材料から成る導電層（Ｃ）とを積層した三層構造
とすることが好ましい。低抵抗導電性材料から成る導電層（Ｂ）は、アルミニウム（Ａｌ
）を成分とする材料で形成し、純Ａｌの他に、０．０１〜５atomic％のスカンジウム（Ｓ
ｃ）、Ｔｉ、Ｎｄ、シリコン（Ｓｉ）等を含有するＡｌを使用する。導電層（Ｃ）は導電
層（Ｂ）のＡｌにヒロックが発生するのを防ぐ効果がある。導電層（Ａ）は１０〜１００
ｎｍ（好ましくは２０〜５０ｎｍ）とし、導電層（Ｂ）は２００〜４００ｎｍ（好ましく
は２５０〜３５０ｎｍ）とし、導電層（Ｃ）は１０〜１００ｎｍ（好ましくは２０〜５０
ｎｍ）とする。本実施例では、Ｔｉをターゲットとしたスパッタ法により導電層（Ａ）を
Ｔｉ膜で５０nmの厚さに形成し、Ａｌをターゲットとしたスパッタ法により導電層（Ｂ）
をＡｌ膜で２００nmの厚さに形成し、Ｔｉをターゲットとしたスパッタ法により導電層（
Ｃ）をＴｉ膜で５０nmの厚さに形成した。
【００７６】
次いで、絶縁膜１０４ａを全面に成膜する。絶縁膜１０４ａはスパッタ法を用い、膜厚
を５０〜２００ｎｍとする。
【００７７】
例えば、絶縁膜１０４ａとして窒化シリコン膜を用い、１５０ｎｍの厚さで形成する。
勿論、ゲート絶縁膜はこのような窒化シリコン膜に限定されるものでなく、酸化シリコン
膜、酸化窒化シリコン膜、酸化タンタル膜などの他の絶縁膜を用い、これらの材料から成
る単層または積層構造として形成しても良い。例えば、下層を窒化シリコン膜とし、上層
を酸化シリコン膜とする積層構造としても良い。
【００７８】
次に、絶縁膜１０４ａ上に５０〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）の厚さ
で第１の非晶質半導体膜１０５を、プラズマＣＶＤ法やスパッタ法などの公知の方法で全
面に形成する（図示せず）。代表的には、シリコンのターゲットを用いたスパッタ法で非
晶質シリコン（ａ−Ｓｉ）膜を１００ｎｍの厚さに形成する。その他、この第１の非晶質
半導体膜には、微結晶半導体膜、非晶質シリコンゲルマニウム膜（ＳｉXＧｅ(1-X)、（０
＜Ｘ＜１））、非晶質シリコンカーバイト（ＳｉXＣY）などの非晶質構造を有する化合物
半導体膜を適用することも可能である。
【００７９】
次に、一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜を２
０〜８０ｎｍの厚さで形成する。一導電型（ｎ型またはｐ型）を付与する不純物元素を含
む第２の非晶質半導体膜は、プラズマＣＶＤ法やスパッタ法などの公知の方法で全面に形
成する。本実施例では、リン（Ｐ）が添加されたシリコンターゲットを用いてｎ型の不純
物元素を含有する第２の非晶質半導体膜１０６を形成した。あるいは、シリコンターゲッ
トを用い、リンを含む雰囲気中でスパッタリングを行い成膜してもよい。或いは、ｎ型を
付与する不純物元素を含む第２の非晶質半導体膜を水素化微結晶シリコン膜（μｃ−Ｓｉ
：Ｈ）で形成しても良い。
【００８０】
次に、金属材料からなる第１の導電膜１０７をスパッタ法や真空蒸着法で形成する。第
１の導電膜１０７の材料としては、第２の非晶質半導体膜１０６とオーミックコンタクト
のとれる金属材料であれば特に限定されず、Ａｌ、Ｃｒ、Ｔａ、Ｔｉから選ばれた元素、
または前記元素を成分とする合金か、前記元素を組み合わせた合金膜等が挙げられる。本
実施例ではスパッタ法を用い、第１の導電膜１０７として、５０〜１５０nmの厚さで形成
したＴｉ膜と、そのＴｉ膜上に重ねてアルミニウム（Ａｌ）を３００〜４００nmの厚さで
形成し、さらにその上にＴｉ膜を１００〜１５０nmの厚さで形成した。（図２（Ａ））
【００８１】
絶縁膜１０４ａ、第１の非晶質半導体膜１０５、ｎ型を付与する不純物元素を含む第２
の非晶質半導体膜１０６、及び第１の導電膜１０７はいずれも公知の方法で作製するもの
であり、プラズマＣＶＤ法やスパッタ法で作製することができる。本実施例では、これら
の膜（１０４ａ、１０５、１０６、１０７）をスパッタ法で、ターゲット及びスパッタガ
スを適宣切り替えることにより連続的に形成した。この時、スパッタ装置において、同一
の反応室または複数の反応室を用い、これらの膜を大気に晒すことなく連続して積層させ
ることが好ましい。このように、大気に曝さないことで不純物の混入を防止することがで
きる。
【００８２】
次に、第２のフォトリソグラフィー工程を行い、レジストマスク１０８を形成し、エッ
チングにより不要な部分を除去して配線（後の工程によりソース配線及びドレイン電極と
なる）１１１を形成する。この際のエッチング方法としてウエットエッチングまたはドラ
イエッチングを用いる。この時、第１の導電膜１０７、ｎ型を付与する不純物元素を含む
第２の非晶質半導体膜１０６、及び第１の非晶質半導体膜１０５が順次、レジストマスク
１０８をマスクとしてエッチングされ、画素ＴＦＴ部においては、第１の導電膜からなる
配線１１１、ｎ型を付与する不純物元素を含む第２の非晶質半導体膜１１０、及び第１の
非晶質半導体膜１０９がそれぞれ形成される。本実施例では、ＳｉＣｌ4とＣｌ2とＢＣｌ
3の混合ガスを反応ガスとしたドライエッチングにより、Ｔｉ膜とＡｌ膜とＴｉ膜を順次
積層した第１の導電膜１０７をエッチングし、反応ガスをＣＦ4とＯ2の混合ガスに代えて
第１の非晶質半導体膜１０５及びｎ型を付与する不純物元素を含む第２の非晶質半導体膜
１０６を選択的に除去した。（図２（Ｂ））また、容量部においては容量配線１０３と絶
縁膜１０４ａを残し、同様に端子部においても、端子１０１と絶縁膜１０４ａが残る。
【００８３】
次に、レジストマスク１０８を除去した後、シャドーマスクを用いてレジストマスクを
形成し、端子部のパッド部分を覆っている絶縁膜１０４ａを選択的に除去して絶縁膜１０
４ｂを形成した後、レジストマスクを除去する。（図２（Ｃ）
）また、シャドーマスクに代えてスクリーン印刷法によりレジストマスクを形成してエッ
チングマスクとしてもよい。
【００８４】
次に、全面に透明導電膜からなる第２の導電膜１１２を成膜する。（図２（Ｄ））また
、この時の上面図を図５に示す。ただし、簡略化のため図５では全面に成膜された第２の
導電膜１１２は図示していない。
【００８５】
この第２の導電膜１１２の材料は、酸化インジウム（Ｉｎ2Ｏ3）や酸化インジウム酸化
スズ合金（Ｉｎ2Ｏ3―ＳｎＯ2、ＩＴＯと略記する）などをスパッタ法や真空蒸着法など
を用いて形成する。このような材料のエッチング処理は塩酸系の溶液により行う。しかし
、特にＩＴＯのエッチングは残渣が発生しやすいので、エッチング加工性を改善するため
に酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）を用いても良い。酸化インジウム酸
化亜鉛合金は表面平滑性に優れ、ＩＴＯと比較して熱安定性にも優れているので、第２の
導電膜１１２と接触する配線１１１をＡｌ膜で形成しても腐蝕反応をすることを防止でき
る。同様に、酸化亜鉛（ＺｎＯ）も適した材料であり、さらに可視光の透過率や導電率を
高めるためにガリウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：Ｇａ）などを用いることが
できる。
【００８６】
次に、第３のフォトリソグラフィー工程を行い、レジストマスク１１３ａ〜１１３ｃを
形成し、エッチングにより不要な部分を除去して第１の非晶質半導体膜１１４、ソース領
域１１５及びドレイン領域１１６、ソース電極１１７及びドレイン電極１１８、画素電極
１１９を形成する。（図３（Ａ））
【００８７】
この第３のフォトリソグラフィー工程は、第２の導電膜１１２をパターニングすると同
時に、配線１１１とｎ型を付与する不純物元素を含む第２の非晶質半導体膜１１０と第１
の非晶質半導体膜１０９の一部をエッチングにより除去して開孔を形成する。本実施例で
は、まず、ＩＴＯからなる第２の導電膜１１２を硝酸と塩酸の混合溶液または塩化系第２
鉄系の溶液を用いたウエットエッチングにより選択的に除去し、ウエットエッチングによ
り配線１１１を選択的に除去した後、ドライエッチングによりｎ型を付与する不純物元素
を含む第２の非晶質半導体膜１１０と非晶質半導体膜１０９の一部をエッチングした。な
お、本実施例では、ウエットエッチングとドライエッチングとを用いたが、実施者が反応
ガスを適宜選択してドライエッチングのみで行ってもよいし、実施者が反応溶液を適宜選
択してウエットエッチングのみで行ってもよい。
【００８８】
また、開孔の底部は第１の非晶質半導体膜に達しており、凹部を有する第１の非晶質半
導体膜１１４が形成される。この開孔によって配線１１１はソース配線１１７とドレイン
電極１１８に分離され、ｎ型を付与する不純物元素を含む第２の非晶質半導体膜１１０は
ソース領域１１５とドレイン領域１１６に分離される。また、ソース配線と接する第２の
導電膜１２０は、ソース配線を覆い、後の製造工程、特にラビング処理で生じる静電気を
防止する役目を果たす。本実施例では、ソース配線上に第２の導電膜１２０を形成した例
を示したが、第２の導電膜１２０を除去してもよい。
【００８９】
また、この第３のフォトリソグラフィー工程において、容量部における絶縁膜１０４ｂ
を誘電体として、容量配線１０３と画素電極１１９とで保持容量が形成される。
【００９０】
また、この第３のフォトリソグラフィー工程において、レジストマスク１１３ｃで覆い
端子部に形成された透明導電膜からなる第２の導電膜を残す。
【００９１】
次に、レジストマスク１１３ａ〜１１３ｃを除去した。この状態の断面図を図３（Ｂ）
に示した。なお、図６は１つの画素の上面図であり、Ａ−Ａ'線 及びＢ−Ｂ'線に沿った
断面図がそれぞれ図３（Ｂ）に相当する。
【００９２】
また、図９（Ａ）は、この状態でのゲート配線端子部５０１、及びソース配線端子部５
０２の上面図をそれぞれ図示している。なお、図１〜図３と対応する箇所には同じ符号を
用いている。また、図９（Ｂ）は図９（Ａ）中のＥ−Ｅ'線 及びＦ−Ｆ'線に沿った断面
図に相当する。図９（Ａ）において、透明導電膜からなる５０３は入力端子として機能す
る接続用の電極である。また、図９（Ｂ）において、５０４は絶縁膜（１０４ｂから延在
する）、５０５は第１の非晶質半導体膜（１１４から延在する）、５０６はｎ型を付与す
る不純物元素を含む第２の非晶質半導体膜（１１５から延在する）である。
【００９３】
こうして３回のフォトリソグラフィー工程により、３枚のフォトマスクを使用して、逆
スタガ型のｎチャネル型ＴＦＴ２０１を有する画素ＴＦＴ部、保持容量２０２を完成させ
ることができる。そして、これらを個々の画素に対応してマトリクス状に配置して画素部
を構成することによりアクティブマトリクス型の電気光学装置を作製するための一方の基
板とすることができる。本明細書では便宜上このような基板をアクティブマトリクス基板
と呼ぶ。
【００９４】
次ぎにアクティブマトリクス基板上に配向膜１３１、１３２を形成する。ここではＪＡ
ＬＳ−２０２１（ＪＳＲ社製）を印刷法により形成し、焼成した。
【００９５】
配向膜形成後、基板間隔を保つギャップ保持材、本実施例では図１７（ａ）に示したよう
な壁状スペーサ１２７を第４のフォトリソグラフィー工程を行って形成した。また、ネガ
型樹脂を基板背面から露光する工程を用いてもよい。また、ドライエッチング法やプラズ
マエッチング法を用いても、前述の形状を有する壁状スペーサの形成が可能である。
【００９６】
まず、感光性アクリル材料を主成分とした材料のＮＮ７００（ＪＳＲ製）をスピナーで
基板全面に４．２μmの膜厚で成膜した。形成の容易さからアクリル樹脂を用いた。本発
明で用いたアクリル樹脂ＮＮ７００の誘電率は、３．４である。次いで、レジストマスク
を形成し、エッチングにより不要な部分を除去して図１７（ａ）に示したような形状の壁
状スペーサを形成する。頭頂部を平坦な形状となるようにした場合、液晶表示パネルとし
ての機械的な強度を確保できた。ＳＥＭ観察を行ったところ、この壁状スペーサの高さは
４μmであった。なお、壁状スペーサのテーパー角は、７５．０°〜８９．９°好ましく
は８２°〜８７°の角度を有することが望ましい。
【００９７】
次いで、アクティブマトリクス基板と、上記壁状スペーサと同様に形成された壁状スペ
ーサ１２２が設けられた対向基板１２４とを壁状スペーサ１２１、１２２で基板間隔を保
持しながらシール剤により貼り合わせた後、アクティブマトリクス基板と対向基板の間に
液晶材料１２５を注入する。液晶材料１２５は負の誘電性異方性を有する液晶材料（ｎ型
液晶）、本実施例ではＭＬＣ−２０３８（メルク製）を用いる。プレチルト角を測定した
ところ、プレチルト角は２〜５°の範囲内に制御することができ、表示領域では３°でほ
ぼ均一となった。よって、ＮＮ７００の表面付近では液晶分子の長軸方向をその表面に対
して概略平行となるような配向規制力をしている。
【００９８】
次いで、液晶材料を注入した後、注入口は樹脂材料で封止する。
【００９９】
以上の工程により、図１で示すような状態が得られる。なお、図１では簡略化のため、
３つの壁状スペーサとその間の液晶分子の状態のみを示した。
【０１００】
この状態において電圧無印加時は、壁状スペーサ１２１、１２２の側面の影響を受けて、
その側面とほぼ平行に液晶分子が配列する。そして、側面付近以外の液晶分子もこれらの
液晶分子の影響を受ける。こうして、画素全体にわたって数度のプレチルト角を有する安
定した配向が得られる。液晶のしきい値以上の電圧を印加することにより、このプレチル
ト角で決定される傾斜方向に一様な動作をする。すなわち、壁状スペーサ１２１、１２２
を用いることにより、表示部全体の配向が制御される。
【０１０１】
また、両方の基板に設けられた壁状スペーサ１２１、１２２の上面図を図１８（ａ）に
示した。点線Ｘ―Ｘ’で切断した面が図１の断面図に対応している。
【０１０２】
次に、端子部の入力端子１０１にフレキシブルプリント配線板（Flexible Printed Cir
cuit：ＦＰＣ）を接続する。ＦＰＣはポリイミドなどの有機樹脂フィルム１２９に銅配線
１２８が形成されていて、異方性導電性接着剤で入力端子を覆う透明導電膜と接続する。
異方性導電性接着剤は接着剤１２６と、その中に混入され金などがメッキされた数十〜数
百μｍ径の導電性表面を有する粒子１２７により構成され、この粒子１２７が入力端子１
０１上の透明導電膜と銅配線１２８とに接触することによりこの部分で電気的な接触が形
成される。さらに、この部分の機械的強度を高めるために樹脂層１３０を設ける。（図３
（Ｃ））
【０１０３】
図７はアクティブマトリクス基板の画素部と端子部の配置を説明する図である。基板２
１０上には画素部２１１が設けられ、画素部にはゲート配線２０８とソース配線２０７が
交差して形成され、これに接続するｎチャネル型ＴＦＴ２０１が各画素に対応して設けら
れている。ｎチャネル型ＴＦＴ２０１のドレイン側には画素電極１１９及び保持容量２０
２が接続し、保持容量２０２のもう一方の端子は容量配線２０９に接続している。ｎチャ
ネル型ＴＦＴ２０１と保持容量２０２の構造は図３（Ｂ）で示すｎチャネル型ＴＦＴ２０
１と保持容量２０２と同じものとする。
【０１０４】
基板の一方の端部には、走査信号を入力する入力端子部２０５が形成され、接続配線２
０６によってゲート配線２０８に接続している。また、他の端部には画像信号を入力する
入力端子部２０３が形成され、接続配線２０４によってソース配線２０７に接続している
。ゲート配線２０８、ソース配線２０７、容量配線２０９は画素密度に応じて複数本設け
られるものである。また、画像信号を入力する入力端子部２１２と接続配線２１３を設け
、入力端子部２０３と交互にソース配線と接続させても良い。入力端子部２０３、２０５
、２１２はそれぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。
【０１０５】
こうして本実施例では、４回のフォトリソグラフィー工程により、４枚のフォトマスク
を使用して、アクティブマトリクス型の液晶表示パネルを作製することができる。
【０１０６】
本実施例では、壁状スペーサを用いたが、柱スペーサを用いてその周辺をマルチドメイ
ン配向させてもよい。
【実施例２】
【０１０７】
図８は液晶表示パネルの実装方法の一例である。液晶表示パネルには、ＴＦＴが作製さ
れた基板３０１の端部には、入力端子部３０２が形成され、これは実施例１で示したよう
にゲート配線と同じ材料で形成される端子３０３で形成される。そして対向基板３０４と
スペーサ３０６を内包するシール剤３０５により貼り合わされ、さらに偏光板３０７、３
０８、カラーフィルタ（図示しない）が設けられている。そして、スペーサ３２２によっ
て筐体３２１に固定される。
【０１０８】
なお、実施例１により得られる非晶質シリコン膜で活性層を形成したＴＦＴは、電界効
果移動度が小さく１cm2/Vsec程度しか得られていない。そのために、画像表示を行うため
の駆動回路はＩＣチップで形成され、ＴＡＢ（tape automated bonding）方式やＣＯＧ（
chip on glass）方式で実装されている。本実施例では、ＩＣチップ３１３に駆動回路を
形成し、ＴＡＢ方式で実装する例を示す。これにはフレキシブルプリント配線板（Flexib
le Printed Circuit：ＦＰＣ）が用いられ、ＦＰＣはポリイミドなどの有機樹脂フィルム
３０９に銅配線３１０が形成されていて、異方性導電性接着剤で入力端子３０２と接続す
る。入力端子は配線３０３上に接して設けられた透明導電膜である。異方性導電性接着剤
は接着剤３１１と、その中に混入され金などがメッキされた数十〜数百μｍ径の導電性表
面を有する粒子３１２により構成され、この粒子３１２が入力端子３０２と銅配線３１０
とに接触することにより、この部分で電気的な接触が形成される。そして、この部分の機
械的強度を高めるために樹脂層３１８が設けられている。
【０１０９】
ＩＣチップ３１３はバンプ３１４で銅配線３１０に接続し、樹脂材料３１５で封止され
ている。そして銅配線３１０は接続端子３１６でその他の信号処理回路、増幅回路、電源
回路などが形成されたプリント基板３１７に接続されている。
そして、透過型の液晶表示パネルでは対向基板３０４に光源３１９と光導光体３２０が設
けられてバックライトとして使用される。
【０１１０】
こうして、実施例１の液晶表示パネルを用いることにより、ギャップムラの少ない広視
野角表示のマルチドメイン垂直配向型の液晶表示装置を得ることができた。
【実施例３】
【０１１１】
本実施例では、保護膜を形成して液晶表示パネルを作成した例を図１４に示す。なお、
本実施例は、実施例１の図３（Ｂ）の状態まで同一であるので異なる点について以下に説
明する。また、図３（Ｂ）に対応する箇所は同一の符号を用いた。
【０１１２】
まず、実施例１に従って図３（Ｂ）の状態を得た後、薄い無機絶縁膜を全面に形成する
。この薄い無機絶縁膜としては、スパッタ法またはプラズマＣＶＤ法で形成する酸化シリ
コン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化タンタル膜などの無機絶縁膜を用い
、これらの材料から成る単層または積層構造として形成しても良い。
【０１１３】
次いで、第４のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチン
グにより不要な部分を除去して、画素ＴＦＴ部においては絶縁膜４０２、端子部において
は無機絶縁膜４０１をそれぞれ形成する。この無機絶縁膜４０１、４０２は、パッシベー
ション膜として機能する。また、端子部においては、第４のフォトリソグラフィー工程に
より薄い無機絶縁膜４０１を除去して、端子部の端子１０１上に形成された透明導電膜か
らなる第２の導電膜を露呈させる。
【０１１４】
以下の工程は、実施例１に従えば、図１４に示す状態を得ることができる。ただし、実
施例１中の壁状スペーサ作製時の第４のフォトリソグラフィー工程は、第５のフォトリソ
グラフィー工程と呼ぶ。
【０１１５】
こうして本実施例では、５回のフォトリソグラフィー工程により、５枚のフォトマスク
を使用して、無機絶縁膜で保護された逆スタガ型のｎチャネル型ＴＦＴ、保持容量を完成
させることができる。そして、これらを個々の画素に対応してマトリクス状に配置した画
素部を備えた基板を一方の基板とするアクティブマトリクス型の液晶表示パネルができる
。
【０１１６】
なお、本実施例は、実施例１または実施例２の構成と自由に組み合わせることが可能で
ある。
【０１１７】
実施例１では、絶縁膜、第１の非晶質半導体膜、ｎ型を付与する不純物元素を含む第２
の非晶質半導体膜、及び第１の導電膜をスパッタ法で積層形成した例を示したが、本実施
例では、プラズマＣＶＤ法を用いた例を示す。
【０１１８】
本実施例では、絶縁膜、第１の非晶質半導体膜、及びｎ型を付与する不純物元素を含む
第２の非晶質半導体膜をプラズマＣＶＤ法で形成した。
【０１１９】
本実施例では、絶縁膜として酸化窒化シリコン膜を用い、プラズマＣＶＤ法により１５
０ｎｍの厚さで形成する。この時、プラズマＣＶＤ装置において、電源周波数１３〜７０
ＭＨｚ、好ましくは２７〜６０ＭＨｚで行えばよい。電源周波数２７〜６０ＭＨｚを使う
ことにより緻密な絶縁膜を形成することができ、ゲート絶縁膜としての耐圧を高めること
ができる。また、ＳｉＨ4とＮＨ3にＮ2Ｏを添加させて作製された酸化窒化シリコン膜は
、膜中の固定電荷密度が低減されているので、この用途に対して好ましい材料となる。勿
論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、酸化シリコ
ン膜、窒化シリコン膜、酸化タンタル膜などの他の絶縁膜を用い、これらの材料から成る
単層または積層構造として形成しても良い。また、下層を窒化シリコン膜とし、上層を酸
化シリコン膜とする積層構造としても良い。
【０１２０】
例えば、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法で、オルトケイ酸テトラ
エチル（Tetraethyl Orthosilicate：ＴＥＯＳ）とＯ2とを混合し、反応圧力４０Pa、基
板温度２５０〜３５０℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で
放電させて形成することができる。このようにして作製された酸化シリコン膜は、その後
３００〜４００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる
。
【０１２１】
また、第１の非晶質半導体膜として、代表的には、プラズマＣＶＤ法で水素化非晶質シ
リコン（ａ−Ｓｉ：Ｈ）膜を１００ｎｍの厚さに形成する。この時、プラズマＣＶＤ装置
において、電源周波数１３〜７０ＭＨｚ、好ましくは２７〜６０ＭＨｚで行えばよい。電
源周波数２７〜６０ＭＨｚを使うことにより成膜速度を向上することが可能となり、成膜
された膜は、欠陥密度の少ないａ−Ｓｉ膜となるため好ましい。その他、この第１の非晶
質半導体膜には、微結晶半導体膜、非晶質シリコンゲルマニウム膜などの非晶質構造を有
する化合物半導体膜を適用することも可能である。
【０１２２】
また、上記絶縁膜及び上記第１の非晶質半導体膜のプラズマＣＶＤ法による成膜におい
て、１００〜１００ｋＨｚのパルス変調放電を行えば、プラズマＣＶＤ法の気相反応によ
るパーティクルの発生を防ぐことができ、成膜においてピンホールの発生を防ぐことがで
きるため好ましい。
【０１２３】
また、本実施例では、一導電型の不純物元素を含有する半導体膜として、ｎ型を付与す
る不純物元素を含む第２の非晶質半導体膜を２０〜８０ｎｍの厚さで形成する。例えば、
ｎ型の不純物元素を含有するａ−Ｓｉ：Ｈ膜を形成すれば良く、そのためにシラン（Ｓｉ
Ｈ4）に対して０．１〜５％の濃度でフォスフィン（ＰＨ3）を添加する。或いは、ｎ型を
付与する不純物元素を含む第２の非晶質半導体膜１０６に代えて水素化微結晶シリコン膜
（μｃ−Ｓｉ：Ｈ）を用いても良い。
【０１２４】
これらの膜は、反応ガスを適宣切り替えることにより、連続的に形成することができる
。また、プラズマＣＶＤ装置において、同一の反応室または複数の反応室を用い、これら
の膜を大気に晒すことなく連続して積層させることもできる。
このように、大気に曝さないで連続成膜することで特に、第１の非晶質半導体膜への不純
物の混入を防止することができる。
【０１２５】
なお、本実施例は、実施例１乃至３のいずれか一と組み合わせることが可能である。
【実施例４】
【０１２６】
実施例１または実施例４では、絶縁膜、第１の非晶質半導体膜、ｎ型を付与する不純物
元素を含む第２の非晶質半導体膜、第１の導電膜を順次、連続的に積層する例を示した。
このように連続的に成膜する場合において使用する複数のチャンバーを備えた装置の一例
を図１０に示した。
【０１２７】
図１０に本実施例で示す装置（連続成膜システム）の上面からみた概要を示す。図１０
において、１０〜１５が気密性を有するチャンバーである。各チャンバーには、真空排気
ポンプ、不活性ガス導入系が配置されている。
【０１２８】
１０、１５で示されるチャンバーは、試料（処理基板）３０をシステムに搬入するため
のロードロック室である。１１は絶縁膜１０４を成膜するための第１のチャンバーである
。１２は第１の非晶質半導体膜１０５を成膜するための第２のチャンバーである。１３は
ｎ型を付与する第２の非晶質半導体膜１０６を成膜するための第３のチャンバーである。
１４は第１の導電膜１０７を成膜するための第４のチャンバーである。また、２０は各チ
ャンバーに対して共通に配置された試料の共通室である。
【０１２９】
以下に動作の一例を示す。
【０１３０】
最初、全てのチャンバーは、一度高真空状態に真空引きされた後、さらに不活性ガス、
ここでは窒素によりパージされている状態（常圧）とする。また、全てのゲート弁２２〜
２７を閉鎖した状態とする。
【０１３１】
まず、処理基板は多数枚が収納されたカセット２８ごとロードロック室１０に搬入され
る。カセットの搬入後、図示しないロードロック室の扉を閉鎖する。この状態において、
ゲート弁２２を開けてカセットから処理基板３０を１枚取り出し、ロボットアーム２１に
よって共通室２０に取り出す。この際、共通室において位置合わせが行われる。なお、こ
の基板３０は実施例１に従って得られた配線１０１、１０２、１０３が形成されたものを
用いた。
【０１３２】
ここでゲート弁２２を閉鎖し、次いでゲート弁２３を開ける。そして第１のチャンバー
１１へ処理基板３０を移送する。第１のチャンバー内では１５０℃から３００℃の温度で
成膜処理を行い、絶縁膜１０４を得る。なお、絶縁膜としては、窒化珪素膜、酸化珪素膜
、窒化酸化珪素膜、またはこれらの積層膜等を使用することができる。本実施例では単層
の窒化珪素膜を採用しているが、二層または三層以上の積層構造としてもよい。なお、こ
こではプラズマＣＶＤ法が可能なチャンバーを用いたが、ターゲットを用いたスパッタ法
が可能なチャンバーを用いても良い。
【０１３３】
絶縁膜の成膜終了後、処理基板はロボットアームによって共通室に引き出され、第２の
チャンバー１２に移送される。第２のチャンバー内では第１のチャンバーと同様に１５０
℃〜３００℃の温度で成膜処理を行い、プラズマＣＶＤ法で第１の非晶質半導体膜１０５
を得る。なお、第１の非晶質半導体膜としては、微結晶半導体膜、非晶質ゲルマニウム膜
、非晶質シリコンゲルマニウム膜、またはこれらの積層膜等を使用することができる。ま
た、第１の非晶質半導体膜の形成温度を３５０℃〜５００℃として水素濃度を低減するた
めの熱処理を省略してもよい。なお、ここではプラズマＣＶＤ法が可能なチャンバーを用
いたが、ターゲットを用いたスパッタ法が可能なチャンバーを用いても良い。
【０１３４】
第１の非晶質半導体膜の成膜終了後、処理基板は共通室に引き出され、第３のチャンバ
ー１３に移送される。第３のチャンバー内では第２のチャンバーと同様に１５０℃〜３０
０℃の温度で成膜処理を行い、プラズマＣＶＤ法でｎ型を付与する不純物元素（Ｐまたは
Ａｓ）を含む第２の非晶質半導体膜１０６を得る。なお、ここではプラズマＣＶＤ法が可
能なチャンバーを用いたが、ターゲットを用いたスパッタ法が可能なチャンバーを用いて
も良い。
【０１３５】
ｎ型を付与する不純物元素を含む第２の非晶質半導体膜の成膜終了後、処理基板は共通
室に引き出され、第４のチャンバー１４に移送される。第４のチャンバー内では金属ター
ゲットを用いたスパッタ法で第１の導電膜１０７を得る。
【０１３６】
このようにして四層が連続的に成膜された被処理基板はロボットアームによってロード
ロック室１５に移送されカセット２９に収納される。
【０１３７】
なお、図１０に示した装置は一例に過ぎないことはいうまでもない。また、本実施例は
実施例１乃至４のいずれか一と自由に組み合わせることが必要である。
【実施例５】
【０１３８】
実施例５では、複数のチャンバーを用いて連続的に積層する例を示したが、本実施例で
は図１１に示した装置を用いて一つのチャンバー内で高真空を保ったまま連続的に積層し
た。
【０１３９】
本実施例では図１１に示した装置システムを用いた。図１１において、４０は処理基板
、５０は共通室、４４、４６はロードロック室、４５はチャンバー、４２、４３はカセッ
トである。本実施例では基板搬送時に生じる汚染を防ぐために同一チャンバーで積層形成
した。
【０１４０】
本実施例は実施例１乃至４のいずれか一と自由に組み合わせることができる。
【０１４１】
ただし、実施例１に適用する場合には、チャンバー４５に複数のターゲットを用意し、
順次、反応ガスを入れ替えて絶縁膜１０４、第１の非晶質半導体膜１０５、ｎ型を付与す
る不純物元素を含む第２の非晶質半導体膜１０６、第１の導電膜１０７を積層形成すれば
よい。
【０１４２】
また、実施例４に適用する場合には、順次、反応ガスを入れ替えて絶縁膜１０４、第１
の非晶質半導体膜１０５、ｎ型を付与する不純物元素を含む第２の非晶質半導体膜１０６
を積層形成すればよい。
【実施例６】
【０１４３】
実施例１では、ｎ型を付与する不純物元素を含む第２の非晶質半導体膜をスパッタ法で形
成した例を示したが、本実施例では、プラズマＣＶＤ法で形成する例を示す。なお、本実
施例はｎ型を付与する不純物元素を含む第２の非晶質半導体膜の形成方法以外は実施例１
と同一であるため異なる点についてのみ以下に述べる。
【０１４４】
プラズマＣＶＤ法を用い、反応ガスとしてシラン（ＳｉＨ4）に対して０．１〜５％の
濃度でフォスフィン（ＰＨ3）を添加すれば、ｎ型を付与する不純物元素を含む第２の非
晶質半導体膜を得ることができる。
【実施例７】
【０１４５】
実施例７では、ｎ型を付与する不純物元素を含む第２の非晶質半導体膜をプラズマＣＶ
Ｄ法で形成した例を示したが、本実施例では、ｎ型を付与する不純物元素を含む微結晶半
導体膜を用いた例を示す。
【０１４６】
形成温度を８０〜３００℃、好ましくは１４０〜２００℃とし、水素で希釈したシラン
ガス（ＳｉＨ4：Ｈ2＝１：１０〜１００）とフォスフィン（ＰＨ3）との混合ガスを反応
ガスとし、ガス圧を０．１〜１０Ｔｏｒｒ、放電電力を１０〜３００ｍＷ／ｃｍ2とする
ことで微結晶珪素膜を得ることができる。また、この微結晶珪素膜成膜後にリンをプラズ
マドーピングして形成してもよい。
【実施例８】
【０１４７】
図１２はＣＯＧ方式を用いて、電気光学装置の組み立てる様子を模式的に示す図である
。第１の基板には画素領域８０３、外部入出力端子８０４、接続配線８０５が形成されて
いる。点線で囲まれた領域は、走査線側のＩＣチップ貼り合わせ領域８０１とデータ線側
のＩＣチップ貼り合わせ領域８０２である。第２の基板８０８には対向電極８０９が形成
され、シール材８１０で第１の基板８００と貼り合わせる。シール材８１０の内側には液
晶が封入され液晶層８１１を形成する。第１の基板と第２の基板とは所定の間隔を持って
貼り合わせるが、ネマチック液晶の場合には３〜８μm、スメチック液晶の場合には１〜
４μmとする。
【０１４８】
ＩＣチップ８０６、８０７は、データ線側と走査線側とで回路構成が異なる。ＩＣチップ
は第１の基板に実装する。外部入出力端子８０４には、外部から電源及び制御信号を入力
するためのＦＰＣ（フレキシブルプリント配線板：Flexible Printed Circuit）８１２を
貼り付ける。ＦＰＣ８１２の接着強度を高めるために補強板８１３を設けても良い。こう
して電気光学装置を完成させることができる。ＩＣチップは第１の基板に実装する前に電
気検査を行えば電気光学装置の最終工程での歩留まりを向上させることができ、また、信
頼性を高めることができる。
【０１４９】
また、ＩＣチップを第１の基板上に実装する方法は、異方性導電材を用いた接続方法や
ワイヤボンディング方式などを採用することができる。図１３にその一例を示す。図１３
（Ａ）は第１の基板９０１にＩＣチップ９０８が異方性導電材を用いて実装する例を示し
ている。第１の基板９０１上には画素領域９０２、引出線９０６、接続配線及び入出力端
子９０７が設けられている。第２の基板はシール材９０４で第１の基板９０１と接着され
ており、その間に液晶層９０５が設けられている。
【０１５０】
また、接続配線及び入出力端子９０７の一方の端にはＦＰＣ９１２が異方性導電材で接
着されている。異方性導電材は樹脂９１５と表面にＡｕなどがメッキされた数十〜数百μ
m径の導電性粒子９１４から成り、導電性粒子９１４により接続配線及び入出力端子９０
７とＦＰＣ９１２に形成された配線９１３とが電気的に接続されている。ＩＣチップ９０
８も同様に異方性導電材で第１の基板に接着され、樹脂９１１中に混入された導電性粒子
９１０により、ＩＣチップ９０８に設けられた入出力端子９０９と引出線９０６または接
続配線及び入出力端子９０７と電気的に接続されている。
【０１５１】
また、図１３（Ｂ）で示すように第１の基板にＩＣチップを接着材９１６で固定して、
Ａｕワイヤ９１７によりＩＣチップの入出力端子と引出線または接続配線とを接続しても
良い。そして樹脂９１８で封止する。
【０１５２】
ＩＣチップの実装方法は図１２及び図１３を基にした方法に限定されるものではなく、
ここで説明した以外にも公知のＣＯＧ方法やワイヤボンディング方法、或いはＴＡＢ方法
を用いることが可能である。
【０１５３】
本実施例は実施例１、３乃至８のいずれか一と自由に組み合わせることが可能である。
【実施例９】
【０１５４】
本実施例は、基板としてプラスチック基板（或いはプラスチックフィルム）を用いた例
を示す。なお、本実施例は基板としてプラスチック基板を用いること以外は実施例１とほ
ぼ同一であるため異なる点についてのみ以下に述べる。
【０１５５】
プラスチック基板の材料としてはＰＥＳ（ポリエチレンサルファイル）、ＰＣ（ポリカ
ーボネート）、ＰＥＴ（ポリエチレンテレフタレート）もしくはＰＥＮ（ポリエチレンナ
フタレート）を用いることができる。
【０１５６】
プラスチック基板を用いて実施例１に従って作製すればアクティブマトリクス基板が完
成する。ただし、絶縁膜、第１の非晶質半導体膜、及びｎ型を付与する不純物元素を含む
第２の非晶質半導体膜は、成膜温度が比較的低温であるスパッタ法で形成することが望ま
しい。
【０１５７】
プラスチック基板上に特性の良好なＴＦＴを設けることができるとともに、さらなる表
示装置の軽量化を図ることができる。また、基板がプラスチックであるため、フレキシブ
ルな電気光学装置にすることも可能である。また、組み立てが容易となる。
【０１５８】
なお、本実施例は、実施例１〜３、または実施例９のいずれか一と自由に組合せること
ができる。
【実施例１０】
【０１５９】
実施例１では、基板１００と対向基板１２４との両方に壁状スペーサをそれぞれ形成し
た例を示したが、本実施例では、壁状スペーサを対向基板のみに形成した例を図１５に示
す。なお、本実施例は壁状スペーサ１５０１を対向基板１２４のみに形成することを除い
ては、実施例１と同じであるため異なる点についてのみ説明する。
【０１６０】
本実施例では、３回のフォトリソグラフィー工程により、３枚のフォトマスクを使用し
て、逆スタガ型のｎチャネル型ＴＦＴ、保持容量を完成させることができる。そして、こ
れらを個々の画素に対応してマトリクス状に配置した画素部を備えた基板を一方の基板と
するアクティブマトリクス型の液晶表示パネルができる。
【０１６１】
対向基板に設けられた壁状スペーサの上面図を図１８（ｂ）に示した。点線Ｙ―Ｙ’で
切断した面が図１５の断面図に対応している。
【０１６２】
また、対向基板に壁状スペーサを設けた液晶表示装置をノーマリーホワイトモードに適
用した場合には、壁状スペーサ１５０１の周囲の配向乱れ部分や配向乱れによるしきい値
電圧の不均一部分は、表示認識者からは、壁状スペーサ自身により隠され、光漏れを低減
することができる。よって、壁状スペーサによる光漏れを抑えることにより、コントラス
トの高い良好な表示品位を備えたマルチドメイン垂直配向型の液晶表示装置を得ることが
できる。
【０１６３】
なお、本実施例は、実施例１乃至１０のいずれか一と自由に組み合わせることが可能で
ある。
【実施例１１】
【０１６４】
本実施例は、アクティブマトリクス基板に凸部を形成した後、配向膜を形成した例を図
１６に示す。なお、本実施例は配向膜１６０１、１６０２と凸部１６０３を形成すること
を除いては、実施例１と同じであるため異なる点についてのみ説明する。
【０１６５】
まず、実施例１に従い、アクティブマトリクス基板を形成する。
【０１６６】
次いで、実施例１の壁状スペーサとは形状が異なる凸部１６０３を形成する。
この凸部１６０３は、アクリル系、ポリイミド系、ポリイミドアミド系、エポキシ系の少
なくとも一つを主成分とする有機系樹脂材料、もしくは酸化珪素、窒化珪素、酸化窒化珪
素のいずれか一種類の材料あるいはこれらの積層膜からなる無機系材料を用いればよい。
【０１６７】
また、図１６では画素電極上に形成した例を示したが、配線を所望の位置に配置してそ
の配線を覆う絶縁膜表面に凸部を形成し、その凸部を用いて液晶を配向する構成としても
よい。
【０１６８】
次いで、凸部１６０３上に垂直配向用の配向膜１６０１（ＪＡＬＳ−２０２１；ＪＳＲ
製）を形成する。対向基板には実施例１と同様の壁状スペーサを形成する。また、対向電
極が設けられた対向基板１２４にも垂直配向用の配向膜１６０２を形成する。その後、両
基板を対向基板に設けられた壁状スペーサで基板間隔を保持しながらシール剤により貼り
合わせた後、両基板間にｎ型の液晶材料を注入する。液晶材料を注入した後、注入口は樹
脂材料で封止する。
【０１６９】
その後、実施例１に従い、外部への電気的接続を行う配線が接続されて、液晶表示パネ
ルが完成する。
【０１７０】
電圧無印加時、アクティブマトリクス基板上の壁状スペーサ及び配向膜１６０１と、対
向基板上の壁状スペーサ及び配向膜１６０２より、ｎ型の液晶が一定の方向に配向が制御
される。本実施例の液晶表示パネル用いれば、ギャップムラの少ない広視野角表示のマル
チドメイン垂直配向型の液晶表示装置を得ることができる。
【０１７１】
なお、本実施例は、実施例１乃至１０のいずれか一と自由に組み合わせることが可能で
ある。
【実施例１２】
【０１７２】
実施例１に示した壁状スペーサの上面図は図１８（ａ）に示されている。本実施例では
実施例１と異なる壁状スペーサの配置を示す。
【０１７３】
図１８（ｂ）に示した壁状スペーサは、実施例１１に示したように一方の基板のみに直
線状の壁状スペーサが形成された例である。
【０１７４】
図１８（ｃ）に示した壁状スペーサは、枝分かれした形状を有している。隣り合う壁状
スペーサは一方の基板に設ける構成としてもよいし、両方の基板に設ける構成としてもよ
い。
【０１７５】
また、図１８（ｄ）に示した壁状スペーサは格子状である。図１８（ｄ）に示した壁状
スペーサの場合、壁状スペーサは一方の基板に設ける。また、図１８（ｄ）に示した壁状
スペーサの場合、液晶を滴下した後、もう一方の基板と貼り合わせる。
【０１７６】
なお、本発明は図１８に示した上面配置に限定されず、ｎ型液晶を配向させることがで
きる配置であればよい。例えば、Ｔ字状、はしご状の配置でもよい。
【０１７７】
なお、本実施例は、実施例１乃至１２のいずれか一と自由に組み合わせることが可能で
ある。
【実施例１３】
【０１７８】
本実施例では、画素電極と同じ材料膜を利用して画素部以外の領域に保護回路を設ける
例を図１９を用いて示す。
【０１７９】
図１９（Ａ）において、７０１は配線であり、画素部から延長されたゲート配線または
ソース配線または容量配線を示している。また、第２の導電膜からなる電極７０１は、配
線７０１が形成されていない領域を埋めるように、且つ配線７０１と重ならないように形
成される。本実施例は、マスクを増やすことなく保護回路を形成する例を示したが、特に
図１９（Ａ）の構成に限定されないことは言うまでもない。例えば、マスクを増やして保
護ダイオードやＴＦＴで保護回路を形成してもよい。
【０１８０】
また、図１９（Ｂ）は等価回路図を示している。
【０１８１】
このような構成とすることで、製造工程において製造装置と絶縁体基板との摩擦による
静電気の発生を防止することができる。特に、製造工程で行われる液晶配向処理のラビン
グ時に発生する静電気からＴＦＴ等を保護することができる。
【０１８２】
なお、本実施例は実施例１乃至１３のいずれか一と自由に組み合わせることができる。
【実施例１４】
【０１８３】
上記各実施例１乃至１４のいずれか一を実施して形成されたボトムゲート型ＴＦＴは様々
な電気光学装置（アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型Ｅ
Ｌディスプレイ、アクティブマトリクス型ＥＣディスプレイ）
に用いることができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに
本願発明を実施できる。
【０１８４】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型
またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナ
ビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピ
ュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図２０及び図２
１に示す。
【０１８５】
図２０（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、
表示部２００３、キーボード２００４等を含む。本発明を表示部２００３に適用すること
ができる。
【０１８６】
図２０（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１
０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明を
表示部２１０２に適用することができる。
【０１８７】
図２０（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１
、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む
。本発明は表示部２２０５に適用できる。
【０１８８】
図２０（Ｄ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレ
ーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４
、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉ
ｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲ
ームやインターネットを行うことができる。
本発明は表示部２４０２に適用することができる。
【０１８９】
図２０（Ｅ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０
３、操作スイッチ２５０４、受像部（図示しない）等を含む。本願発明を表示部２５０２
に適用することができる。
【０１９０】
図２１（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９
０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６等を含む。本願発明を
表示部２９０４に適用することができる。
【０１９１】
図２１（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００
３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本発明は表
示部３００２、３００３に適用することができる。
【０１９２】
図２１（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３
等を含む。本発明は表示部３１０３に適用することができる。本発明のディスプレイは特
に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）の
ディスプレイには有利である。
【０１９３】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用するこ
とが可能である。また、本実施例の電子機器は実施例１〜１４のどのような組み合わせか
らなる構成を用いても実現することができる。
【技術分野】
【０００１】
本願発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する液晶表
示装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置
およびその様な電気光学装置を部品として搭載した電子機器に関する。
【背景技術】
【０００２】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用
いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタは
ＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチ
ング素子として開発が急がれている。
【０００３】
従来より、画像表示装置として液晶表示装置が知られている。パッシブ型の液晶表示装
置に比べ高精細な画像が得られることからアクティブマトリクス型の液晶表示装置が多く
用いられるようになっている。アクティブマトリクス型の液晶表示装置においては、マト
リクス状に配置された画素電極を駆動することによって、画面上に表示パターンが形成さ
れる。詳しくは選択された画素電極と該画素電極に対応する対向電極との間に電圧が印加
されることによって、画素電極と対向電極との間に配置された液晶層の光学変調が行われ
、この光学変調が表示パターンとして観察者に認識される。
【０００４】
このようなアクティブマトリクス型の電気光学装置の用途は広がっており、画面サイズ
の大面積化とともに、高精細化や高開口率化や高信頼性の要求が高まっている。また、同
時に生産性の向上や低コスト化の要求も高まっている。
【０００５】
従来、透過型の液晶表示装置で使用される液晶層の配向モードとしては、液晶分子の配
列が光の入射から出射方向に向かって９０°ツイスト配向したＴＮモードを使用するのが
一般的であった。
【０００６】
このＴＮモードの液晶表示装置を作製する際、液晶の配向方向を決めるため、一方の基
板と、もう一方の基板に配向膜形成、ラビング処理等を行なう。そして、基板のラビング
方向が直交するように貼り合わせる。この一対の基板間に、ツイストの回転方向を決める
カイラル材を混入した液晶材料を注入することにより所定の方向にツイストする液晶表示
装置が形成される。
【０００７】
この時、液晶分子は、エネルギー的に最も安定な配列となるように基板面に対して、長
軸を平行に配列し、ラビングの条件や配向膜材料により基板面に対して、数度〜１０°前
後の角度を持って配列する。
【０００８】
この角度はプレチルト角といわれ、この角度を確保することにより、電界印加時に液晶
分子長軸の両端部において、所定の端部を揃えて配列の変形が起こる。
これにより動作時の配向が連続的となり、表示時のリバースチルトドメインという配向の
欠陥を防ぐことができる。
【０００９】
しかし、上記ＴＮモードでは、特定の視野角範囲外でコントラスト特性が極端に劣化し
たり、階調が反転するという現象が発生するといった問題が生じていた。
【００１０】
これは、電界によって液晶分子の配向状態が基板面に対して垂直となる配列に変形する
と、観測者が液晶表示装置を見る角度や方位によって、液晶層中を進む光の距離や、光の
通過中の屈折率が変わることから、異なって光学変調される光を見るためである。
【００１１】
また、このモードでは基板界面近くの液晶分子は強い配向規制力を受けており、初期
配向状態がほぼ維持される。このため、かなり高い液晶の飽和電圧（５Ｖ以上）を印加し
ても、この近傍での液晶分子は垂直にはならない。
【００１２】
これらのことがＴＮモードの視野特性を狭くしている要因と考えられる。
【００１３】
また、他の液晶表示モードとして、垂直配向型液晶モードが知られている。この垂直配
向型液晶モードは、液晶の初期配向を基板に対して垂直とした配向モードである。このモ
ードは負の誘電率異方性を有するｎ型液晶材料を用いる。このモードの場合も基板に設け
られた電極間に電界を印加することにより表示を実現するものである。
【００１４】
しかし、液晶の複屈折性を利用するモードであるため若干のプレチルトのバラツキが透
過光量もしくは反射光量のバラツキとして目立つ。ラビング処理時のわずかな毛先の接触
のしかたの違いにより、スジ状の表示ムラとなり易い問題がある。
【００１５】
また、ラビング処理自体、基板上の配向膜面を柔らかい毛で擦る処理のため発塵源とな
っている。さらに静電気の発生にともなう基板上の素子へのストレスや破壊への十分な対
策を必要とする。
【００１６】
このため均一配向を実現し、ラビング処理を行わず液晶を配向させるという方法が一般
的に模索されている。例えば、基板上に構造物を形成し、この構造物の液晶と接する面の
傾斜や間隔、高さなどの物理的パラメータを調整し、さらに構造物の誘電率による電界の
作用を併せることで配向を制御し液晶表示装置を作製する手段が知られている。この方法
により、１６０°以上の広視野角化を実現している。しかし、この方法では、従来のラビ
ング処理が必要なくなる一方、液晶を配向させるための複雑な追加プロセスが必要となっ
ていた。
【発明の概要】
【発明が解決しようとする課題】
【００１７】
従来、アクティブマトリクス型の電気光学装置は、写真蝕刻（フォトリソグラフィー）
技術により、最低でも５枚以上のフォトマスクを使用してＴＦＴを基板上に作製していた
ため製造コストが大きかった。生産性を向上させ歩留まりを向上させるためには、工程数
を削減することが有効な手段として考えられる。
【００１８】
具体的には、ＴＦＴの製造に要するフォトマスクの枚数を削減することが必要である。
フォトマスクはフォトリソグラフィーの技術において、エッチング工程のマスクとするフ
ォトレジストパターンを基板上に形成するために用いる。
【００１９】
このフォトマスクを１枚使用することによって、レジスト塗布、プレベーク、露光、現
像、ポストベークなどの工程と、その前後の工程において、被膜の成膜およびエッチング
などの工程、さらにレジスト剥離、洗浄や乾燥工程などが付加され、煩雑なものとなり、
問題となっていた。
【００２０】
また、基板が絶縁体であるために製造工程中における摩擦などによって静電気が発生し
ていた。この静電気が発生すると基板上に設けられた配線の交差部でショートしたり、静
電気によってＴＦＴが劣化または破壊されて電気光学装置に表示欠陥や画質の劣化が生じ
ていた。特に、製造工程で行われる液晶配向処理のラビング処理の際に静電気が発生し問
題となっていた。
【００２１】
本発明はこのような問題に答えるものであり、ラビング処理を削減してアクティブマト
リクス型の液晶表示装置に代表される電気光学装置を作製し、さらにＴＦＴを作製する工
程数を削減して製造コストの低減および歩留まりの向上を実現することを課題としている
。
【００２２】
加えて、液晶表示装置の視野特性の改善を図ることを課題としている。
【課題を解決するための手段】
【００２３】
本明細書で開示する発明の構成は、 一対の基板と、前記一対の基板間に保持された液晶
とを備えた液晶表示装置であって、 前記一対の基板の一方の基板には、ゲート配線と、
前記ゲート配線上に絶縁膜と、 前記絶縁膜上に非晶質半導体膜と、 前記非晶質半導
体膜上にソース領域及びドレイン領域と、 前記ソース領域または前記ドレイン領域上に
ソース配線または電極と、 前記電極上に形成された画素電極と、 前記一対の基板の間
隔を一定に保つためのギャップ保持材とが形成され、 前記ギャップ保持材の側面により
前記液晶のプレチルト角を制御して前記液晶を配向させることを特徴とする液晶表示装置
である。
【００２４】
また、他の発明の構成は、 一対の基板と、前記一対の基板間に保持された液晶とを備
えた液晶表示装置であって、 前記一対の基板の一方の基板には、ゲート配線と、 前記
ゲート配線上に絶縁膜と、 前記絶縁膜上に非晶質半導体膜と、 前記非晶質半導体膜上
にソース領域及びドレイン領域と、 前記ソース領域または前記ドレイン領域上にソース
配線または電極と、 前記電極上に形成された画素電極と、 前記一対の基板の間隔を一
定に保つためのギャップ保持材とが形成され、 前記ギャップ保持材の側面と、少なくと
も一方の基板に設けられた面の凹部或いは凸部により前記液晶のプレチルト角を制御して
前記液晶を配向させることを特徴とする液晶表示装置である。
【００２５】
上記各構成において、少なくとも一方の前記基板には垂直配向用の配向膜を有している
。
【００２６】
また、上記各構成において、前記ギャップ保持材は、一定のテーパー角を有している。
そのテーパー角は、７５．０°〜８９．９°、好ましくは８２°〜８７°である。また、
前記ギャップ保持材は、アクリル系、ポリイミド系、ポリイミドアミド系、エポキシ系の
少なくとも一つを主成分とする有機系樹脂材料、もしくは酸化珪素、窒化珪素、酸化窒化
珪素のいずれか一種類の材料あるいはこれらの積層膜からなる無機系材料である。
【００２７】
また、上記各構成において、前記ギャップ保持材の側面付近では液晶分子の長軸方向が
その側面に対して概略平行となるような配向規制力を有している。
【００２８】
また、上記各構成において、前記液晶は負の誘電性異方性を有している。
【００２９】
また、上記各構成において、前記ドレイン領域または前記ソース領域の一つの端面は、
前記非晶質半導体膜の端面及び前記電極の端面と概略一致する。
【００３０】
また、上記各構成において、前記ドレイン領域または前記ソース領域の一つの端面は、
前記非晶質半導体膜の端面及び前記電極の端面と概略一致し、もう一つの端面は、前記画
素電極の端面及び前記電極のもう一つの端面と概略一致する。
【００３１】
また、上記各構成において、前記ソース領域及び前記ドレイン領域は、ｎ型を付与する
不純物元素を含む非晶質半導体膜からなることを特徴としている。
する液晶表示装置。
【００３２】
また、上記各構成において、前記絶縁膜、前記非晶質半導体膜、前記ソース領域、及び
前記ドレイン領域は、大気に曝されることなく連続的に形成されたことを特徴としている
。
【００３３】
また、上記各構成において、前記絶縁膜、前記非晶質半導体膜、前記ソース領域、また
は前記ドレイン領域は、スパッタ法により形成されたことを特徴としている。
【００３４】
また、上記各構成において、前記絶縁膜、前記非晶質半導体膜、前記ソース領域、また
は前記ドレイン領域は、プラズマＣＶＤ法により形成されたことを特徴としている。
【００３５】
また、上記各構成において、前記ソース領域及び前記ドレイン領域は、前記非晶質半導
体膜及び前記電極と同一のマスクにより形成されたことを特徴としている。
【００３６】
また、上記各構成において、前記ソース領域及び前記ドレイン領域は、前記ソース配線
と同一のマスクにより形成されたことを特徴としている。
【００３７】
また、上記各構成において、前記ソース領域及び前記ドレイン領域は、前記ソース配線
及び前記画素電極と同一のマスクにより形成されたことを特徴としている。
【００３８】
また、上記各構成において、前記画素電極は前記絶縁膜と接していることを特徴として
いる。
【００３９】
また、上記各構成において、前記非晶質半導体膜のうち、前記ソース領域及びドレイン
領域と接する領域における膜厚は、前記ソース領域と接する領域と前記ドレイン領域と接
する領域との間の領域における膜厚より厚いことを特徴としており、チャネルエッチ型の
ＴＦＴの活性層として機能する。
【００４０】
また、上記各構成において、前記非晶質半導体膜のうち、前記ソース領域と接する領域と
前記ドレイン領域と接する領域との間の領域は、無機絶縁膜からなる前記ギャップ保持材
で覆われ保護されたことを特徴としている。
【００４１】
また、上記構造を実現するための発明の構成は、第１のマスクで第１の基板上にゲート
配線を形成する第１工程と、 前記ゲート配線を覆う絶縁膜を形成する第２工程と、 前
記絶縁膜上に第１の非晶質半導体膜を形成する第３工程と、 前記第１の非晶質半導体膜
上にｎ型を付与する不純物元素を含む第２の半導体膜を形成する第４工程と、 前記第２
の非晶質半導体膜上に第１の導電膜を形成する第５工程と、 第２のマスクで前記第１の
非晶質半導体膜をパターニングし、前記第２のマスクで前記第２の非晶質半導体膜をパタ
ーニングし、前記第２のマスクで前記第１の導電膜をパターニングして前記第１の導電膜
からなる配線を形成する第６工程と、 前記配線と接して重なる第２の導電膜を形成する
第７工程と、 第３のマスクで前記第２の導電膜をパターニングし、前記第２の導電膜か
らなる画素電極を形成し、前記第３のマスクで前記配線をパターニングしてソース配線及
び電極を形成し、前記第３のマスクで前記第２の非晶質半導体膜をパターニングして前記
第２の非晶質半導体膜からなるソース領域及びドレイン領域を形成し、前記第３のマスク
で前記第１の非晶質半導体膜の一部除去を行う第８工程と、 前記画素電極上に配向膜を
形成する第９工程と、 前記配向膜上にギャップ保持材を形成する第１０工程と、 前記
第１の基板と第２の基板とを貼り合わせる第１１工程と、 前記第１の基板と前記第２の
基板の間に液晶を注入する第１２工程と、を有することを特徴とする液晶表示装置の作製
方法である。
【００４２】
上記構成において、前記ギャップ保持材は、前記第１の基板と前記第２の基板との間隔
を一定に保つことを特徴としている。
する液晶表示装置の作製方法。
【００４３】
また、上記構成において、前記ギャップ保持材の側面により前記液晶のプレチルト角を
制御して前記液晶を配向する。また、前記液晶のプレチルト角の制御を前記配向膜で行う
。前記配向膜は第１の基板または第２の基板の一方、あるいは両方に設ければよい。
【発明の効果】
【００４４】
本発明により、３回のフォトリソグラフィー工程により、３枚のフォトマスクを使用して
、逆スタガ型のｎチャネル型ＴＦＴを有する画素ＴＦＴ部、及び保持容量を形成し、さら
にラビング処理を行うことなく、１回のフォトリソグラフィー工程により、壁状スペーサ
を形成することによってセルギャップが均一で、液晶分子のスイッチング方向を制御した
広視野角表示のマルチドメイン垂直配向型の液晶表示装置を実現することができる。
【図面の簡単な説明】
【００４５】
【図１】本願発明の断面図及び液晶分子の配向状態を示す図。
【図２】アクティブマトリクス基板の作製工程を示す断面図。
【図３】アクティブマトリクス基板の作製工程を示す断面図。
【図４】アクティブマトリクス基板の作製工程を示す上面図。
【図５】アクティブマトリクス基板の作製工程を示す上面図。
【図６】アクティブマトリクス基板の作製工程を示す上面図。
【図７】液晶表示パネルの画素部と入力端子部の配置を説明する上面図。
【図８】液晶表示パネルの実装構造を示す断面図。
【図９】入力端子部の上面図及び断面図。
【図１０】製造装置の上面図。
【図１１】製造装置の上面図。
【図１２】液晶表示パネルの実装を示す図。
【図１３】液晶表示パネルの実装構造を示す断面図。
【図１４】本願発明の断面図及び液晶分子の配向状態を示す図。
【図１５】本願発明の断面図及び液晶分子の配向状態を示す図。
【図１６】本願発明の断面図及び液晶分子の配向状態を示す図。
【図１７】本願発明の壁状スペーサの斜視図を示す図。
【図１８】本願発明の壁状スペーサの上面図を示す図。
【図１９】保護回路の上面図及び回路図。
【図２０】電子機器の一例を示す図。
【図２１】電子機器の一例を示す図。
【発明を実施するための形態】
【００４６】
本願発明の実施形態について、以下に説明する。
【００４７】
上記課題を解決するために、本発明では、チャネル・エッチ型のボトムゲートＴＦＴ構
造を採用し、ソース領域及びドレイン領域のパターニングと画素電極のパターニングを同
じフォトマスクで行うことを特徴とする。
【００４８】
以下に本発明の作製方法を簡略に説明する。
【００４９】
まず、第１のマスク（フォトマスク１枚目）でゲート配線１０２を形成する。
【００５０】
次いで、絶縁膜（ゲート絶縁膜）１０４ａ、第１の非晶質半導体膜１０５、ｎ型を付与
する不純物元素を含む第２の非晶質半導体膜１０６、及び第１の導電膜１０７を順次、積
層形成する。（図２（Ａ））なお、非晶質半導体膜に代えて微結晶半導体膜を用いてもよ
いし、ｎ型を付与する不純物元素を含む非晶質半導体膜に代えてｎ型を付与する不純物元
素を含む微結晶半導体膜を用いてもよい。さらに、これらの膜（１０４ａ、１０５、１０
６、１０７）はスパッタ法やプラズマＣＶＤ法を用いて複数のチャンバー内または同一チ
ャンバー内で連続的に大気に曝すことなく形成することができる。大気に曝さないように
することで不純物の混入を防止できる。
【００５１】
次いで、第２のマスク（フォトマスク２枚目）で上記第１の導電膜１０７をパターニン
グして第１の導電膜からなる配線（後にソース配線及び電極（ドレイン電極）となる）１
１１を形成し、上記第２の非晶質半導体膜１０６をパターニングしてｎ型を付与する不純
物元素を含む第２の非晶質半導体膜１１０を形成し、上記第１の非晶質半導体膜１０５を
パターニングして第１の非晶質半導体膜１０９を形成する。（図２（Ｂ））
【００５２】
その後、全面に第２の導電膜１１２を成膜する。（図２（Ｄ））なお、第２の導電膜１
１２としては、透明導電膜を用いてもよいし、反射性を有する導電膜を用いてもよい。
【００５３】
次いで、第３のマスク（フォトマスク３枚目）で上記第２の導電膜１１２をパターニン
グして第２の導電膜からなる画素電極１１９を形成し、上記配線をパターニングしてソー
ス配線１１７及び電極（ドレイン電極）１１８を形成し、ｎ型を付与する不純物元素を含
む第２の非晶質半導体膜１１０をパターニングしてｎ型を付与する不純物元素を含む第２
の非晶質半導体膜からなるソース領域１１５及びドレイン領域１１６を形成し、上記第１
の非晶質半導体膜１０９を一部除去して第１の非晶質半導体膜１１４を形成する。（図３
（Ａ））
【００５４】
このような構成とすることで、画素ＴＦＴ部の作製する際、フォトリソグラフィー技術
で使用するフォトマスクの数を３枚とすることができる。
【００５５】
さらに、本発明では工程を増やすことなく、ラビング処理を行わずに液晶表示装置を作
製する。
【００５６】
本発明は、図１に示すように、一対の基板（基板１００と対向基板１２４）間の間隔を
一定に保つためのギャップ保持材を設ける。ここではギャップ保持材として、壁状スペー
サ１２１、１２２に傾斜した側面を持たせ、負の誘電性異方性を有する液晶のプレチルト
角を制御し、液晶を配向させる。
【００５７】
本明細書では、上記壁状スペーサ１２１、１２２の断面形状は、例えば図１７（ａ）また
は図１７（ｂ）とする。特に、図１７（ａ）のようにテーパー角αをその断面である台形
の底面と側面とがなす角と定義する。本発明において、テーパー角αは、７５．０°〜８
９．９°好ましくは８２°〜８７°の角度とすることが望ましい。
【００５８】
図１中の液晶分子の配向は、電圧無印加時の概略図を示している。なお、黒く塗りつぶし
た部分は、対向基板に近い液晶分子の端部を示している。
【００５９】
電圧無印加時には、液晶分子は、壁状スペーサの側面から規制力を受け、側面にほぼ平行
に配向し、あるプレチルト角を有して基板表面に垂直に配向するが、電圧印加時には液晶
分子は基板表面に平行に配向する。
【００６０】
つまり、このテーパー角αの側面を備えた壁状スペーサを用いることにより、液晶分子の
スイッチングする方向を制御できる。
【００６１】
また、上記壁状スペーサはフォトリソグラフィー法または印刷法により形成する。また、
上記壁状スペーサを形成する前または後に、垂直配向用の配向膜を形成する。
【００６２】
また、上記壁状スペーサは基板１００のみに設けてもよいし、あるいは対向基板１２４
のみに設けてもよい。また、上記壁状スペーサを基板１００と対向基板１２４の両方に設
けてもよい。アクティブマトリクス基板作製時のフォトマスクの枚数を削減することを優
先するならば、印刷法による形成方法を用いるか、対向基板のみに設けることが好ましい
。対向基板に壁状スペーサを設けた液晶表示装置をノーマリーホワイトモードに適用した
場合には、壁状スペーサの周囲の配向乱れ部分や配向乱れによるしきい値電圧の不均一部
分は、表示認識者からは、壁状スペーサ自身により隠され、光漏れを低減することができ
る。よって、壁状スペーサによる光漏れを抑えることにより、コントラストの高い良好な
表示品位の液晶表示装置を得ることができる。
【００６３】
上記壁状スペーサとしては、アクリル系、ポリイミド系、ポリイミドアミド系、エポキシ
系の少なくとも一つを主成分とする有機系樹脂材料、もしくは酸化珪素、窒化珪素、酸化
窒化珪素のいずれか一種類の材料あるいはこれらの積層膜からなる無機系材料を用いるこ
とができる。
【００６４】
また、無機系材料、例えば窒化珪素を用いた壁状スペーサを上記チャネル・エッチ型のＴ
ＦＴ、特に非晶質半導体膜１１４が露呈している部分を覆うように配置すれば、保護膜と
しての効果が得られ、信頼性が向上する。
【００６５】
また、ゲート配線やソース配線や容量配線等の配線及び電極の配置を適宜所定の位置に配
置して形成される凸凹部と、適宜所定の位置に配置された上記壁状スペーサとの両方によ
って、液晶のプレチルト角を制御し、液晶を配向させてもよい。
【００６６】
本発明を用いた場合、静電破壊を引き起こすラビング処理に相当する配向処理を省くこ
とができ、また、壁状スペーサが基板間隔を保持する役割をもっているので、球状スペー
サ散布工程の省略が可能となり、生産性が向上する。さらに、基板上に形成された壁状ス
ペーサの均一性を検査するだけで、表示むらの発生を予測できる利点をも有している。
【００６７】
また、上面から見た壁状スペーサの形状は、ストライプ状，Ｔ字状，はしご状が可能で
あるが、本実施形態は、これらの形状に限定されるものではない。
【００６８】
以上の構成でなる本願発明について、以下に示す実施例でもってさらに詳細な説明を行
うこととする。
【実施例１】
【００６９】
本発明の実施例を図１〜図７、図９、及び図１７を用いて説明する。本実施例は液晶表
示パネルの作製方法を示し、基板上に画素部のＴＦＴを逆スタガ型で形成し、該ＴＦＴに
接続する保持容量を作製する方法について工程に従って詳細に説明する。また、同図には
該基板の端部に設けられ、他の基板に設けた回路の配線と電気的に接続するための端子部
の作製工程を同時に示す。
【００７０】
図２（Ａ）において、透光性を有する基板１００にはコーニング社の＃７０５９ガラス
や＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガ
ラスなどのガラス基板を用いることができる。その他に、石英基板、プラスチック基板な
どの透光性基板を使用することもできる。
【００７１】
次いで、導電層を基板全面に形成した後、第１のフォトリソグラフィー工程を行い、レ
ジストマスクを形成し、エッチングにより不要な部分を除去して配線及び電極（ゲート電
極を含むゲート配線１０２、容量配線１０３、及び端子１０１）を形成する。このとき少
なくともゲート電極１０２の端部にテーパー部が形成されるようにエッチングする。この
段階での上面図を図４に示した。
【００７２】
ゲート電極を含むゲート配線１０２と容量配線１０３、端子部の端子１０１は、アルミ
ニウム（Ａｌ）や銅（Ｃｕ）などの低抵抗導電性材料で形成することが望ましいが、Ａｌ
単体では耐熱性が劣り、また腐蝕しやすい等の問題点があるので耐熱性導電性材料と組み
合わせて形成する。また、低抵抗導電性材料としてＡｇＰｄＣｕ合金を用いてもよい。耐
熱性導電性材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モ
リブデン（Ｍｏ）、クロム（Ｃｒ）
、Ｎｄ（ネオジム）から選ばれた元素、または前記元素を成分とする合金か、前記元素を
組み合わせた合金膜、または前記元素を成分とする窒化物で形成する。
例えば、ＴｉとＣｕの積層、ＴａＮとＣｕとの積層が挙げられる。また、Ｔｉ、Ｓｉ、Ｃ
ｒ、Ｎｄ等の耐熱性導電性材料と組み合わせて形成した場合、平坦性が向上するため好ま
しい。また、このような耐熱性導電性材料のみ、例えばＭｏとＷを組み合わせて形成して
も良い。
【００７３】
液晶表示装置を実現するためには、ゲート電極およびゲート配線は耐熱性導電性材料と
低抵抗導電性材料とを組み合わせて形成することが望ましい。この時の適した組み合わせ
を説明する。
【００７４】
画面サイズが５型程度までなら耐熱性導電性材料の窒化物から成る導電層（Ａ）と耐熱
性導電性材料から成る導電層（Ｂ）とを積層したニ層構造とする。導電層（Ｂ）はＡｌ、
Ｃｕ、Ｔａ、Ｔｉ、Ｗ、Ｎｄ、Ｃｒから選ばれた元素、または前記元素を成分とする合金
か、前記元素を組み合わせた合金膜で形成すれば良く、導電層（Ａ）は窒化タンタル（Ｔ
ａＮ）膜、窒化タングステン（ＷＮ）膜、窒化チタン（ＴｉＮ）膜などで形成する。例え
ば、導電層（Ａ）としてＣｒ、導電層（Ｂ）としてＮｄを含有するＡｌとを積層したニ層
構造とすることが好ましい。導電層（Ａ）は１０〜１００ｎｍ（好ましくは２０〜５０ｎ
ｍ）とし、導電層（Ｂ）は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とする
。
【００７５】
一方、大画面に適用するには耐熱性導電性材料から成る導電層（Ａ）と低抵抗導電性材
料から成る導電層（Ｂ）と耐熱性導電性材料から成る導電層（Ｃ）とを積層した三層構造
とすることが好ましい。低抵抗導電性材料から成る導電層（Ｂ）は、アルミニウム（Ａｌ
）を成分とする材料で形成し、純Ａｌの他に、０．０１〜５atomic％のスカンジウム（Ｓ
ｃ）、Ｔｉ、Ｎｄ、シリコン（Ｓｉ）等を含有するＡｌを使用する。導電層（Ｃ）は導電
層（Ｂ）のＡｌにヒロックが発生するのを防ぐ効果がある。導電層（Ａ）は１０〜１００
ｎｍ（好ましくは２０〜５０ｎｍ）とし、導電層（Ｂ）は２００〜４００ｎｍ（好ましく
は２５０〜３５０ｎｍ）とし、導電層（Ｃ）は１０〜１００ｎｍ（好ましくは２０〜５０
ｎｍ）とする。本実施例では、Ｔｉをターゲットとしたスパッタ法により導電層（Ａ）を
Ｔｉ膜で５０nmの厚さに形成し、Ａｌをターゲットとしたスパッタ法により導電層（Ｂ）
をＡｌ膜で２００nmの厚さに形成し、Ｔｉをターゲットとしたスパッタ法により導電層（
Ｃ）をＴｉ膜で５０nmの厚さに形成した。
【００７６】
次いで、絶縁膜１０４ａを全面に成膜する。絶縁膜１０４ａはスパッタ法を用い、膜厚
を５０〜２００ｎｍとする。
【００７７】
例えば、絶縁膜１０４ａとして窒化シリコン膜を用い、１５０ｎｍの厚さで形成する。
勿論、ゲート絶縁膜はこのような窒化シリコン膜に限定されるものでなく、酸化シリコン
膜、酸化窒化シリコン膜、酸化タンタル膜などの他の絶縁膜を用い、これらの材料から成
る単層または積層構造として形成しても良い。例えば、下層を窒化シリコン膜とし、上層
を酸化シリコン膜とする積層構造としても良い。
【００７８】
次に、絶縁膜１０４ａ上に５０〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）の厚さ
で第１の非晶質半導体膜１０５を、プラズマＣＶＤ法やスパッタ法などの公知の方法で全
面に形成する（図示せず）。代表的には、シリコンのターゲットを用いたスパッタ法で非
晶質シリコン（ａ−Ｓｉ）膜を１００ｎｍの厚さに形成する。その他、この第１の非晶質
半導体膜には、微結晶半導体膜、非晶質シリコンゲルマニウム膜（ＳｉXＧｅ(1-X)、（０
＜Ｘ＜１））、非晶質シリコンカーバイト（ＳｉXＣY）などの非晶質構造を有する化合物
半導体膜を適用することも可能である。
【００７９】
次に、一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜を２
０〜８０ｎｍの厚さで形成する。一導電型（ｎ型またはｐ型）を付与する不純物元素を含
む第２の非晶質半導体膜は、プラズマＣＶＤ法やスパッタ法などの公知の方法で全面に形
成する。本実施例では、リン（Ｐ）が添加されたシリコンターゲットを用いてｎ型の不純
物元素を含有する第２の非晶質半導体膜１０６を形成した。あるいは、シリコンターゲッ
トを用い、リンを含む雰囲気中でスパッタリングを行い成膜してもよい。或いは、ｎ型を
付与する不純物元素を含む第２の非晶質半導体膜を水素化微結晶シリコン膜（μｃ−Ｓｉ
：Ｈ）で形成しても良い。
【００８０】
次に、金属材料からなる第１の導電膜１０７をスパッタ法や真空蒸着法で形成する。第
１の導電膜１０７の材料としては、第２の非晶質半導体膜１０６とオーミックコンタクト
のとれる金属材料であれば特に限定されず、Ａｌ、Ｃｒ、Ｔａ、Ｔｉから選ばれた元素、
または前記元素を成分とする合金か、前記元素を組み合わせた合金膜等が挙げられる。本
実施例ではスパッタ法を用い、第１の導電膜１０７として、５０〜１５０nmの厚さで形成
したＴｉ膜と、そのＴｉ膜上に重ねてアルミニウム（Ａｌ）を３００〜４００nmの厚さで
形成し、さらにその上にＴｉ膜を１００〜１５０nmの厚さで形成した。（図２（Ａ））
【００８１】
絶縁膜１０４ａ、第１の非晶質半導体膜１０５、ｎ型を付与する不純物元素を含む第２
の非晶質半導体膜１０６、及び第１の導電膜１０７はいずれも公知の方法で作製するもの
であり、プラズマＣＶＤ法やスパッタ法で作製することができる。本実施例では、これら
の膜（１０４ａ、１０５、１０６、１０７）をスパッタ法で、ターゲット及びスパッタガ
スを適宣切り替えることにより連続的に形成した。この時、スパッタ装置において、同一
の反応室または複数の反応室を用い、これらの膜を大気に晒すことなく連続して積層させ
ることが好ましい。このように、大気に曝さないことで不純物の混入を防止することがで
きる。
【００８２】
次に、第２のフォトリソグラフィー工程を行い、レジストマスク１０８を形成し、エッ
チングにより不要な部分を除去して配線（後の工程によりソース配線及びドレイン電極と
なる）１１１を形成する。この際のエッチング方法としてウエットエッチングまたはドラ
イエッチングを用いる。この時、第１の導電膜１０７、ｎ型を付与する不純物元素を含む
第２の非晶質半導体膜１０６、及び第１の非晶質半導体膜１０５が順次、レジストマスク
１０８をマスクとしてエッチングされ、画素ＴＦＴ部においては、第１の導電膜からなる
配線１１１、ｎ型を付与する不純物元素を含む第２の非晶質半導体膜１１０、及び第１の
非晶質半導体膜１０９がそれぞれ形成される。本実施例では、ＳｉＣｌ4とＣｌ2とＢＣｌ
3の混合ガスを反応ガスとしたドライエッチングにより、Ｔｉ膜とＡｌ膜とＴｉ膜を順次
積層した第１の導電膜１０７をエッチングし、反応ガスをＣＦ4とＯ2の混合ガスに代えて
第１の非晶質半導体膜１０５及びｎ型を付与する不純物元素を含む第２の非晶質半導体膜
１０６を選択的に除去した。（図２（Ｂ））また、容量部においては容量配線１０３と絶
縁膜１０４ａを残し、同様に端子部においても、端子１０１と絶縁膜１０４ａが残る。
【００８３】
次に、レジストマスク１０８を除去した後、シャドーマスクを用いてレジストマスクを
形成し、端子部のパッド部分を覆っている絶縁膜１０４ａを選択的に除去して絶縁膜１０
４ｂを形成した後、レジストマスクを除去する。（図２（Ｃ）
）また、シャドーマスクに代えてスクリーン印刷法によりレジストマスクを形成してエッ
チングマスクとしてもよい。
【００８４】
次に、全面に透明導電膜からなる第２の導電膜１１２を成膜する。（図２（Ｄ））また
、この時の上面図を図５に示す。ただし、簡略化のため図５では全面に成膜された第２の
導電膜１１２は図示していない。
【００８５】
この第２の導電膜１１２の材料は、酸化インジウム（Ｉｎ2Ｏ3）や酸化インジウム酸化
スズ合金（Ｉｎ2Ｏ3―ＳｎＯ2、ＩＴＯと略記する）などをスパッタ法や真空蒸着法など
を用いて形成する。このような材料のエッチング処理は塩酸系の溶液により行う。しかし
、特にＩＴＯのエッチングは残渣が発生しやすいので、エッチング加工性を改善するため
に酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）を用いても良い。酸化インジウム酸
化亜鉛合金は表面平滑性に優れ、ＩＴＯと比較して熱安定性にも優れているので、第２の
導電膜１１２と接触する配線１１１をＡｌ膜で形成しても腐蝕反応をすることを防止でき
る。同様に、酸化亜鉛（ＺｎＯ）も適した材料であり、さらに可視光の透過率や導電率を
高めるためにガリウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：Ｇａ）などを用いることが
できる。
【００８６】
次に、第３のフォトリソグラフィー工程を行い、レジストマスク１１３ａ〜１１３ｃを
形成し、エッチングにより不要な部分を除去して第１の非晶質半導体膜１１４、ソース領
域１１５及びドレイン領域１１６、ソース電極１１７及びドレイン電極１１８、画素電極
１１９を形成する。（図３（Ａ））
【００８７】
この第３のフォトリソグラフィー工程は、第２の導電膜１１２をパターニングすると同
時に、配線１１１とｎ型を付与する不純物元素を含む第２の非晶質半導体膜１１０と第１
の非晶質半導体膜１０９の一部をエッチングにより除去して開孔を形成する。本実施例で
は、まず、ＩＴＯからなる第２の導電膜１１２を硝酸と塩酸の混合溶液または塩化系第２
鉄系の溶液を用いたウエットエッチングにより選択的に除去し、ウエットエッチングによ
り配線１１１を選択的に除去した後、ドライエッチングによりｎ型を付与する不純物元素
を含む第２の非晶質半導体膜１１０と非晶質半導体膜１０９の一部をエッチングした。な
お、本実施例では、ウエットエッチングとドライエッチングとを用いたが、実施者が反応
ガスを適宜選択してドライエッチングのみで行ってもよいし、実施者が反応溶液を適宜選
択してウエットエッチングのみで行ってもよい。
【００８８】
また、開孔の底部は第１の非晶質半導体膜に達しており、凹部を有する第１の非晶質半
導体膜１１４が形成される。この開孔によって配線１１１はソース配線１１７とドレイン
電極１１８に分離され、ｎ型を付与する不純物元素を含む第２の非晶質半導体膜１１０は
ソース領域１１５とドレイン領域１１６に分離される。また、ソース配線と接する第２の
導電膜１２０は、ソース配線を覆い、後の製造工程、特にラビング処理で生じる静電気を
防止する役目を果たす。本実施例では、ソース配線上に第２の導電膜１２０を形成した例
を示したが、第２の導電膜１２０を除去してもよい。
【００８９】
また、この第３のフォトリソグラフィー工程において、容量部における絶縁膜１０４ｂ
を誘電体として、容量配線１０３と画素電極１１９とで保持容量が形成される。
【００９０】
また、この第３のフォトリソグラフィー工程において、レジストマスク１１３ｃで覆い
端子部に形成された透明導電膜からなる第２の導電膜を残す。
【００９１】
次に、レジストマスク１１３ａ〜１１３ｃを除去した。この状態の断面図を図３（Ｂ）
に示した。なお、図６は１つの画素の上面図であり、Ａ−Ａ'線 及びＢ−Ｂ'線に沿った
断面図がそれぞれ図３（Ｂ）に相当する。
【００９２】
また、図９（Ａ）は、この状態でのゲート配線端子部５０１、及びソース配線端子部５
０２の上面図をそれぞれ図示している。なお、図１〜図３と対応する箇所には同じ符号を
用いている。また、図９（Ｂ）は図９（Ａ）中のＥ−Ｅ'線 及びＦ−Ｆ'線に沿った断面
図に相当する。図９（Ａ）において、透明導電膜からなる５０３は入力端子として機能す
る接続用の電極である。また、図９（Ｂ）において、５０４は絶縁膜（１０４ｂから延在
する）、５０５は第１の非晶質半導体膜（１１４から延在する）、５０６はｎ型を付与す
る不純物元素を含む第２の非晶質半導体膜（１１５から延在する）である。
【００９３】
こうして３回のフォトリソグラフィー工程により、３枚のフォトマスクを使用して、逆
スタガ型のｎチャネル型ＴＦＴ２０１を有する画素ＴＦＴ部、保持容量２０２を完成させ
ることができる。そして、これらを個々の画素に対応してマトリクス状に配置して画素部
を構成することによりアクティブマトリクス型の電気光学装置を作製するための一方の基
板とすることができる。本明細書では便宜上このような基板をアクティブマトリクス基板
と呼ぶ。
【００９４】
次ぎにアクティブマトリクス基板上に配向膜１３１、１３２を形成する。ここではＪＡ
ＬＳ−２０２１（ＪＳＲ社製）を印刷法により形成し、焼成した。
【００９５】
配向膜形成後、基板間隔を保つギャップ保持材、本実施例では図１７（ａ）に示したよう
な壁状スペーサ１２７を第４のフォトリソグラフィー工程を行って形成した。また、ネガ
型樹脂を基板背面から露光する工程を用いてもよい。また、ドライエッチング法やプラズ
マエッチング法を用いても、前述の形状を有する壁状スペーサの形成が可能である。
【００９６】
まず、感光性アクリル材料を主成分とした材料のＮＮ７００（ＪＳＲ製）をスピナーで
基板全面に４．２μmの膜厚で成膜した。形成の容易さからアクリル樹脂を用いた。本発
明で用いたアクリル樹脂ＮＮ７００の誘電率は、３．４である。次いで、レジストマスク
を形成し、エッチングにより不要な部分を除去して図１７（ａ）に示したような形状の壁
状スペーサを形成する。頭頂部を平坦な形状となるようにした場合、液晶表示パネルとし
ての機械的な強度を確保できた。ＳＥＭ観察を行ったところ、この壁状スペーサの高さは
４μmであった。なお、壁状スペーサのテーパー角は、７５．０°〜８９．９°好ましく
は８２°〜８７°の角度を有することが望ましい。
【００９７】
次いで、アクティブマトリクス基板と、上記壁状スペーサと同様に形成された壁状スペ
ーサ１２２が設けられた対向基板１２４とを壁状スペーサ１２１、１２２で基板間隔を保
持しながらシール剤により貼り合わせた後、アクティブマトリクス基板と対向基板の間に
液晶材料１２５を注入する。液晶材料１２５は負の誘電性異方性を有する液晶材料（ｎ型
液晶）、本実施例ではＭＬＣ−２０３８（メルク製）を用いる。プレチルト角を測定した
ところ、プレチルト角は２〜５°の範囲内に制御することができ、表示領域では３°でほ
ぼ均一となった。よって、ＮＮ７００の表面付近では液晶分子の長軸方向をその表面に対
して概略平行となるような配向規制力をしている。
【００９８】
次いで、液晶材料を注入した後、注入口は樹脂材料で封止する。
【００９９】
以上の工程により、図１で示すような状態が得られる。なお、図１では簡略化のため、
３つの壁状スペーサとその間の液晶分子の状態のみを示した。
【０１００】
この状態において電圧無印加時は、壁状スペーサ１２１、１２２の側面の影響を受けて、
その側面とほぼ平行に液晶分子が配列する。そして、側面付近以外の液晶分子もこれらの
液晶分子の影響を受ける。こうして、画素全体にわたって数度のプレチルト角を有する安
定した配向が得られる。液晶のしきい値以上の電圧を印加することにより、このプレチル
ト角で決定される傾斜方向に一様な動作をする。すなわち、壁状スペーサ１２１、１２２
を用いることにより、表示部全体の配向が制御される。
【０１０１】
また、両方の基板に設けられた壁状スペーサ１２１、１２２の上面図を図１８（ａ）に
示した。点線Ｘ―Ｘ’で切断した面が図１の断面図に対応している。
【０１０２】
次に、端子部の入力端子１０１にフレキシブルプリント配線板（Flexible Printed Cir
cuit：ＦＰＣ）を接続する。ＦＰＣはポリイミドなどの有機樹脂フィルム１２９に銅配線
１２８が形成されていて、異方性導電性接着剤で入力端子を覆う透明導電膜と接続する。
異方性導電性接着剤は接着剤１２６と、その中に混入され金などがメッキされた数十〜数
百μｍ径の導電性表面を有する粒子１２７により構成され、この粒子１２７が入力端子１
０１上の透明導電膜と銅配線１２８とに接触することによりこの部分で電気的な接触が形
成される。さらに、この部分の機械的強度を高めるために樹脂層１３０を設ける。（図３
（Ｃ））
【０１０３】
図７はアクティブマトリクス基板の画素部と端子部の配置を説明する図である。基板２
１０上には画素部２１１が設けられ、画素部にはゲート配線２０８とソース配線２０７が
交差して形成され、これに接続するｎチャネル型ＴＦＴ２０１が各画素に対応して設けら
れている。ｎチャネル型ＴＦＴ２０１のドレイン側には画素電極１１９及び保持容量２０
２が接続し、保持容量２０２のもう一方の端子は容量配線２０９に接続している。ｎチャ
ネル型ＴＦＴ２０１と保持容量２０２の構造は図３（Ｂ）で示すｎチャネル型ＴＦＴ２０
１と保持容量２０２と同じものとする。
【０１０４】
基板の一方の端部には、走査信号を入力する入力端子部２０５が形成され、接続配線２
０６によってゲート配線２０８に接続している。また、他の端部には画像信号を入力する
入力端子部２０３が形成され、接続配線２０４によってソース配線２０７に接続している
。ゲート配線２０８、ソース配線２０７、容量配線２０９は画素密度に応じて複数本設け
られるものである。また、画像信号を入力する入力端子部２１２と接続配線２１３を設け
、入力端子部２０３と交互にソース配線と接続させても良い。入力端子部２０３、２０５
、２１２はそれぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。
【０１０５】
こうして本実施例では、４回のフォトリソグラフィー工程により、４枚のフォトマスク
を使用して、アクティブマトリクス型の液晶表示パネルを作製することができる。
【０１０６】
本実施例では、壁状スペーサを用いたが、柱スペーサを用いてその周辺をマルチドメイ
ン配向させてもよい。
【実施例２】
【０１０７】
図８は液晶表示パネルの実装方法の一例である。液晶表示パネルには、ＴＦＴが作製さ
れた基板３０１の端部には、入力端子部３０２が形成され、これは実施例１で示したよう
にゲート配線と同じ材料で形成される端子３０３で形成される。そして対向基板３０４と
スペーサ３０６を内包するシール剤３０５により貼り合わされ、さらに偏光板３０７、３
０８、カラーフィルタ（図示しない）が設けられている。そして、スペーサ３２２によっ
て筐体３２１に固定される。
【０１０８】
なお、実施例１により得られる非晶質シリコン膜で活性層を形成したＴＦＴは、電界効
果移動度が小さく１cm2/Vsec程度しか得られていない。そのために、画像表示を行うため
の駆動回路はＩＣチップで形成され、ＴＡＢ（tape automated bonding）方式やＣＯＧ（
chip on glass）方式で実装されている。本実施例では、ＩＣチップ３１３に駆動回路を
形成し、ＴＡＢ方式で実装する例を示す。これにはフレキシブルプリント配線板（Flexib
le Printed Circuit：ＦＰＣ）が用いられ、ＦＰＣはポリイミドなどの有機樹脂フィルム
３０９に銅配線３１０が形成されていて、異方性導電性接着剤で入力端子３０２と接続す
る。入力端子は配線３０３上に接して設けられた透明導電膜である。異方性導電性接着剤
は接着剤３１１と、その中に混入され金などがメッキされた数十〜数百μｍ径の導電性表
面を有する粒子３１２により構成され、この粒子３１２が入力端子３０２と銅配線３１０
とに接触することにより、この部分で電気的な接触が形成される。そして、この部分の機
械的強度を高めるために樹脂層３１８が設けられている。
【０１０９】
ＩＣチップ３１３はバンプ３１４で銅配線３１０に接続し、樹脂材料３１５で封止され
ている。そして銅配線３１０は接続端子３１６でその他の信号処理回路、増幅回路、電源
回路などが形成されたプリント基板３１７に接続されている。
そして、透過型の液晶表示パネルでは対向基板３０４に光源３１９と光導光体３２０が設
けられてバックライトとして使用される。
【０１１０】
こうして、実施例１の液晶表示パネルを用いることにより、ギャップムラの少ない広視
野角表示のマルチドメイン垂直配向型の液晶表示装置を得ることができた。
【実施例３】
【０１１１】
本実施例では、保護膜を形成して液晶表示パネルを作成した例を図１４に示す。なお、
本実施例は、実施例１の図３（Ｂ）の状態まで同一であるので異なる点について以下に説
明する。また、図３（Ｂ）に対応する箇所は同一の符号を用いた。
【０１１２】
まず、実施例１に従って図３（Ｂ）の状態を得た後、薄い無機絶縁膜を全面に形成する
。この薄い無機絶縁膜としては、スパッタ法またはプラズマＣＶＤ法で形成する酸化シリ
コン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化タンタル膜などの無機絶縁膜を用い
、これらの材料から成る単層または積層構造として形成しても良い。
【０１１３】
次いで、第４のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチン
グにより不要な部分を除去して、画素ＴＦＴ部においては絶縁膜４０２、端子部において
は無機絶縁膜４０１をそれぞれ形成する。この無機絶縁膜４０１、４０２は、パッシベー
ション膜として機能する。また、端子部においては、第４のフォトリソグラフィー工程に
より薄い無機絶縁膜４０１を除去して、端子部の端子１０１上に形成された透明導電膜か
らなる第２の導電膜を露呈させる。
【０１１４】
以下の工程は、実施例１に従えば、図１４に示す状態を得ることができる。ただし、実
施例１中の壁状スペーサ作製時の第４のフォトリソグラフィー工程は、第５のフォトリソ
グラフィー工程と呼ぶ。
【０１１５】
こうして本実施例では、５回のフォトリソグラフィー工程により、５枚のフォトマスク
を使用して、無機絶縁膜で保護された逆スタガ型のｎチャネル型ＴＦＴ、保持容量を完成
させることができる。そして、これらを個々の画素に対応してマトリクス状に配置した画
素部を備えた基板を一方の基板とするアクティブマトリクス型の液晶表示パネルができる
。
【０１１６】
なお、本実施例は、実施例１または実施例２の構成と自由に組み合わせることが可能で
ある。
【０１１７】
実施例１では、絶縁膜、第１の非晶質半導体膜、ｎ型を付与する不純物元素を含む第２
の非晶質半導体膜、及び第１の導電膜をスパッタ法で積層形成した例を示したが、本実施
例では、プラズマＣＶＤ法を用いた例を示す。
【０１１８】
本実施例では、絶縁膜、第１の非晶質半導体膜、及びｎ型を付与する不純物元素を含む
第２の非晶質半導体膜をプラズマＣＶＤ法で形成した。
【０１１９】
本実施例では、絶縁膜として酸化窒化シリコン膜を用い、プラズマＣＶＤ法により１５
０ｎｍの厚さで形成する。この時、プラズマＣＶＤ装置において、電源周波数１３〜７０
ＭＨｚ、好ましくは２７〜６０ＭＨｚで行えばよい。電源周波数２７〜６０ＭＨｚを使う
ことにより緻密な絶縁膜を形成することができ、ゲート絶縁膜としての耐圧を高めること
ができる。また、ＳｉＨ4とＮＨ3にＮ2Ｏを添加させて作製された酸化窒化シリコン膜は
、膜中の固定電荷密度が低減されているので、この用途に対して好ましい材料となる。勿
論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、酸化シリコ
ン膜、窒化シリコン膜、酸化タンタル膜などの他の絶縁膜を用い、これらの材料から成る
単層または積層構造として形成しても良い。また、下層を窒化シリコン膜とし、上層を酸
化シリコン膜とする積層構造としても良い。
【０１２０】
例えば、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法で、オルトケイ酸テトラ
エチル（Tetraethyl Orthosilicate：ＴＥＯＳ）とＯ2とを混合し、反応圧力４０Pa、基
板温度２５０〜３５０℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で
放電させて形成することができる。このようにして作製された酸化シリコン膜は、その後
３００〜４００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる
。
【０１２１】
また、第１の非晶質半導体膜として、代表的には、プラズマＣＶＤ法で水素化非晶質シ
リコン（ａ−Ｓｉ：Ｈ）膜を１００ｎｍの厚さに形成する。この時、プラズマＣＶＤ装置
において、電源周波数１３〜７０ＭＨｚ、好ましくは２７〜６０ＭＨｚで行えばよい。電
源周波数２７〜６０ＭＨｚを使うことにより成膜速度を向上することが可能となり、成膜
された膜は、欠陥密度の少ないａ−Ｓｉ膜となるため好ましい。その他、この第１の非晶
質半導体膜には、微結晶半導体膜、非晶質シリコンゲルマニウム膜などの非晶質構造を有
する化合物半導体膜を適用することも可能である。
【０１２２】
また、上記絶縁膜及び上記第１の非晶質半導体膜のプラズマＣＶＤ法による成膜におい
て、１００〜１００ｋＨｚのパルス変調放電を行えば、プラズマＣＶＤ法の気相反応によ
るパーティクルの発生を防ぐことができ、成膜においてピンホールの発生を防ぐことがで
きるため好ましい。
【０１２３】
また、本実施例では、一導電型の不純物元素を含有する半導体膜として、ｎ型を付与す
る不純物元素を含む第２の非晶質半導体膜を２０〜８０ｎｍの厚さで形成する。例えば、
ｎ型の不純物元素を含有するａ−Ｓｉ：Ｈ膜を形成すれば良く、そのためにシラン（Ｓｉ
Ｈ4）に対して０．１〜５％の濃度でフォスフィン（ＰＨ3）を添加する。或いは、ｎ型を
付与する不純物元素を含む第２の非晶質半導体膜１０６に代えて水素化微結晶シリコン膜
（μｃ−Ｓｉ：Ｈ）を用いても良い。
【０１２４】
これらの膜は、反応ガスを適宣切り替えることにより、連続的に形成することができる
。また、プラズマＣＶＤ装置において、同一の反応室または複数の反応室を用い、これら
の膜を大気に晒すことなく連続して積層させることもできる。
このように、大気に曝さないで連続成膜することで特に、第１の非晶質半導体膜への不純
物の混入を防止することができる。
【０１２５】
なお、本実施例は、実施例１乃至３のいずれか一と組み合わせることが可能である。
【実施例４】
【０１２６】
実施例１または実施例４では、絶縁膜、第１の非晶質半導体膜、ｎ型を付与する不純物
元素を含む第２の非晶質半導体膜、第１の導電膜を順次、連続的に積層する例を示した。
このように連続的に成膜する場合において使用する複数のチャンバーを備えた装置の一例
を図１０に示した。
【０１２７】
図１０に本実施例で示す装置（連続成膜システム）の上面からみた概要を示す。図１０
において、１０〜１５が気密性を有するチャンバーである。各チャンバーには、真空排気
ポンプ、不活性ガス導入系が配置されている。
【０１２８】
１０、１５で示されるチャンバーは、試料（処理基板）３０をシステムに搬入するため
のロードロック室である。１１は絶縁膜１０４を成膜するための第１のチャンバーである
。１２は第１の非晶質半導体膜１０５を成膜するための第２のチャンバーである。１３は
ｎ型を付与する第２の非晶質半導体膜１０６を成膜するための第３のチャンバーである。
１４は第１の導電膜１０７を成膜するための第４のチャンバーである。また、２０は各チ
ャンバーに対して共通に配置された試料の共通室である。
【０１２９】
以下に動作の一例を示す。
【０１３０】
最初、全てのチャンバーは、一度高真空状態に真空引きされた後、さらに不活性ガス、
ここでは窒素によりパージされている状態（常圧）とする。また、全てのゲート弁２２〜
２７を閉鎖した状態とする。
【０１３１】
まず、処理基板は多数枚が収納されたカセット２８ごとロードロック室１０に搬入され
る。カセットの搬入後、図示しないロードロック室の扉を閉鎖する。この状態において、
ゲート弁２２を開けてカセットから処理基板３０を１枚取り出し、ロボットアーム２１に
よって共通室２０に取り出す。この際、共通室において位置合わせが行われる。なお、こ
の基板３０は実施例１に従って得られた配線１０１、１０２、１０３が形成されたものを
用いた。
【０１３２】
ここでゲート弁２２を閉鎖し、次いでゲート弁２３を開ける。そして第１のチャンバー
１１へ処理基板３０を移送する。第１のチャンバー内では１５０℃から３００℃の温度で
成膜処理を行い、絶縁膜１０４を得る。なお、絶縁膜としては、窒化珪素膜、酸化珪素膜
、窒化酸化珪素膜、またはこれらの積層膜等を使用することができる。本実施例では単層
の窒化珪素膜を採用しているが、二層または三層以上の積層構造としてもよい。なお、こ
こではプラズマＣＶＤ法が可能なチャンバーを用いたが、ターゲットを用いたスパッタ法
が可能なチャンバーを用いても良い。
【０１３３】
絶縁膜の成膜終了後、処理基板はロボットアームによって共通室に引き出され、第２の
チャンバー１２に移送される。第２のチャンバー内では第１のチャンバーと同様に１５０
℃〜３００℃の温度で成膜処理を行い、プラズマＣＶＤ法で第１の非晶質半導体膜１０５
を得る。なお、第１の非晶質半導体膜としては、微結晶半導体膜、非晶質ゲルマニウム膜
、非晶質シリコンゲルマニウム膜、またはこれらの積層膜等を使用することができる。ま
た、第１の非晶質半導体膜の形成温度を３５０℃〜５００℃として水素濃度を低減するた
めの熱処理を省略してもよい。なお、ここではプラズマＣＶＤ法が可能なチャンバーを用
いたが、ターゲットを用いたスパッタ法が可能なチャンバーを用いても良い。
【０１３４】
第１の非晶質半導体膜の成膜終了後、処理基板は共通室に引き出され、第３のチャンバ
ー１３に移送される。第３のチャンバー内では第２のチャンバーと同様に１５０℃〜３０
０℃の温度で成膜処理を行い、プラズマＣＶＤ法でｎ型を付与する不純物元素（Ｐまたは
Ａｓ）を含む第２の非晶質半導体膜１０６を得る。なお、ここではプラズマＣＶＤ法が可
能なチャンバーを用いたが、ターゲットを用いたスパッタ法が可能なチャンバーを用いて
も良い。
【０１３５】
ｎ型を付与する不純物元素を含む第２の非晶質半導体膜の成膜終了後、処理基板は共通
室に引き出され、第４のチャンバー１４に移送される。第４のチャンバー内では金属ター
ゲットを用いたスパッタ法で第１の導電膜１０７を得る。
【０１３６】
このようにして四層が連続的に成膜された被処理基板はロボットアームによってロード
ロック室１５に移送されカセット２９に収納される。
【０１３７】
なお、図１０に示した装置は一例に過ぎないことはいうまでもない。また、本実施例は
実施例１乃至４のいずれか一と自由に組み合わせることが必要である。
【実施例５】
【０１３８】
実施例５では、複数のチャンバーを用いて連続的に積層する例を示したが、本実施例で
は図１１に示した装置を用いて一つのチャンバー内で高真空を保ったまま連続的に積層し
た。
【０１３９】
本実施例では図１１に示した装置システムを用いた。図１１において、４０は処理基板
、５０は共通室、４４、４６はロードロック室、４５はチャンバー、４２、４３はカセッ
トである。本実施例では基板搬送時に生じる汚染を防ぐために同一チャンバーで積層形成
した。
【０１４０】
本実施例は実施例１乃至４のいずれか一と自由に組み合わせることができる。
【０１４１】
ただし、実施例１に適用する場合には、チャンバー４５に複数のターゲットを用意し、
順次、反応ガスを入れ替えて絶縁膜１０４、第１の非晶質半導体膜１０５、ｎ型を付与す
る不純物元素を含む第２の非晶質半導体膜１０６、第１の導電膜１０７を積層形成すれば
よい。
【０１４２】
また、実施例４に適用する場合には、順次、反応ガスを入れ替えて絶縁膜１０４、第１
の非晶質半導体膜１０５、ｎ型を付与する不純物元素を含む第２の非晶質半導体膜１０６
を積層形成すればよい。
【実施例６】
【０１４３】
実施例１では、ｎ型を付与する不純物元素を含む第２の非晶質半導体膜をスパッタ法で形
成した例を示したが、本実施例では、プラズマＣＶＤ法で形成する例を示す。なお、本実
施例はｎ型を付与する不純物元素を含む第２の非晶質半導体膜の形成方法以外は実施例１
と同一であるため異なる点についてのみ以下に述べる。
【０１４４】
プラズマＣＶＤ法を用い、反応ガスとしてシラン（ＳｉＨ4）に対して０．１〜５％の
濃度でフォスフィン（ＰＨ3）を添加すれば、ｎ型を付与する不純物元素を含む第２の非
晶質半導体膜を得ることができる。
【実施例７】
【０１４５】
実施例７では、ｎ型を付与する不純物元素を含む第２の非晶質半導体膜をプラズマＣＶ
Ｄ法で形成した例を示したが、本実施例では、ｎ型を付与する不純物元素を含む微結晶半
導体膜を用いた例を示す。
【０１４６】
形成温度を８０〜３００℃、好ましくは１４０〜２００℃とし、水素で希釈したシラン
ガス（ＳｉＨ4：Ｈ2＝１：１０〜１００）とフォスフィン（ＰＨ3）との混合ガスを反応
ガスとし、ガス圧を０．１〜１０Ｔｏｒｒ、放電電力を１０〜３００ｍＷ／ｃｍ2とする
ことで微結晶珪素膜を得ることができる。また、この微結晶珪素膜成膜後にリンをプラズ
マドーピングして形成してもよい。
【実施例８】
【０１４７】
図１２はＣＯＧ方式を用いて、電気光学装置の組み立てる様子を模式的に示す図である
。第１の基板には画素領域８０３、外部入出力端子８０４、接続配線８０５が形成されて
いる。点線で囲まれた領域は、走査線側のＩＣチップ貼り合わせ領域８０１とデータ線側
のＩＣチップ貼り合わせ領域８０２である。第２の基板８０８には対向電極８０９が形成
され、シール材８１０で第１の基板８００と貼り合わせる。シール材８１０の内側には液
晶が封入され液晶層８１１を形成する。第１の基板と第２の基板とは所定の間隔を持って
貼り合わせるが、ネマチック液晶の場合には３〜８μm、スメチック液晶の場合には１〜
４μmとする。
【０１４８】
ＩＣチップ８０６、８０７は、データ線側と走査線側とで回路構成が異なる。ＩＣチップ
は第１の基板に実装する。外部入出力端子８０４には、外部から電源及び制御信号を入力
するためのＦＰＣ（フレキシブルプリント配線板：Flexible Printed Circuit）８１２を
貼り付ける。ＦＰＣ８１２の接着強度を高めるために補強板８１３を設けても良い。こう
して電気光学装置を完成させることができる。ＩＣチップは第１の基板に実装する前に電
気検査を行えば電気光学装置の最終工程での歩留まりを向上させることができ、また、信
頼性を高めることができる。
【０１４９】
また、ＩＣチップを第１の基板上に実装する方法は、異方性導電材を用いた接続方法や
ワイヤボンディング方式などを採用することができる。図１３にその一例を示す。図１３
（Ａ）は第１の基板９０１にＩＣチップ９０８が異方性導電材を用いて実装する例を示し
ている。第１の基板９０１上には画素領域９０２、引出線９０６、接続配線及び入出力端
子９０７が設けられている。第２の基板はシール材９０４で第１の基板９０１と接着され
ており、その間に液晶層９０５が設けられている。
【０１５０】
また、接続配線及び入出力端子９０７の一方の端にはＦＰＣ９１２が異方性導電材で接
着されている。異方性導電材は樹脂９１５と表面にＡｕなどがメッキされた数十〜数百μ
m径の導電性粒子９１４から成り、導電性粒子９１４により接続配線及び入出力端子９０
７とＦＰＣ９１２に形成された配線９１３とが電気的に接続されている。ＩＣチップ９０
８も同様に異方性導電材で第１の基板に接着され、樹脂９１１中に混入された導電性粒子
９１０により、ＩＣチップ９０８に設けられた入出力端子９０９と引出線９０６または接
続配線及び入出力端子９０７と電気的に接続されている。
【０１５１】
また、図１３（Ｂ）で示すように第１の基板にＩＣチップを接着材９１６で固定して、
Ａｕワイヤ９１７によりＩＣチップの入出力端子と引出線または接続配線とを接続しても
良い。そして樹脂９１８で封止する。
【０１５２】
ＩＣチップの実装方法は図１２及び図１３を基にした方法に限定されるものではなく、
ここで説明した以外にも公知のＣＯＧ方法やワイヤボンディング方法、或いはＴＡＢ方法
を用いることが可能である。
【０１５３】
本実施例は実施例１、３乃至８のいずれか一と自由に組み合わせることが可能である。
【実施例９】
【０１５４】
本実施例は、基板としてプラスチック基板（或いはプラスチックフィルム）を用いた例
を示す。なお、本実施例は基板としてプラスチック基板を用いること以外は実施例１とほ
ぼ同一であるため異なる点についてのみ以下に述べる。
【０１５５】
プラスチック基板の材料としてはＰＥＳ（ポリエチレンサルファイル）、ＰＣ（ポリカ
ーボネート）、ＰＥＴ（ポリエチレンテレフタレート）もしくはＰＥＮ（ポリエチレンナ
フタレート）を用いることができる。
【０１５６】
プラスチック基板を用いて実施例１に従って作製すればアクティブマトリクス基板が完
成する。ただし、絶縁膜、第１の非晶質半導体膜、及びｎ型を付与する不純物元素を含む
第２の非晶質半導体膜は、成膜温度が比較的低温であるスパッタ法で形成することが望ま
しい。
【０１５７】
プラスチック基板上に特性の良好なＴＦＴを設けることができるとともに、さらなる表
示装置の軽量化を図ることができる。また、基板がプラスチックであるため、フレキシブ
ルな電気光学装置にすることも可能である。また、組み立てが容易となる。
【０１５８】
なお、本実施例は、実施例１〜３、または実施例９のいずれか一と自由に組合せること
ができる。
【実施例１０】
【０１５９】
実施例１では、基板１００と対向基板１２４との両方に壁状スペーサをそれぞれ形成し
た例を示したが、本実施例では、壁状スペーサを対向基板のみに形成した例を図１５に示
す。なお、本実施例は壁状スペーサ１５０１を対向基板１２４のみに形成することを除い
ては、実施例１と同じであるため異なる点についてのみ説明する。
【０１６０】
本実施例では、３回のフォトリソグラフィー工程により、３枚のフォトマスクを使用し
て、逆スタガ型のｎチャネル型ＴＦＴ、保持容量を完成させることができる。そして、こ
れらを個々の画素に対応してマトリクス状に配置した画素部を備えた基板を一方の基板と
するアクティブマトリクス型の液晶表示パネルができる。
【０１６１】
対向基板に設けられた壁状スペーサの上面図を図１８（ｂ）に示した。点線Ｙ―Ｙ’で
切断した面が図１５の断面図に対応している。
【０１６２】
また、対向基板に壁状スペーサを設けた液晶表示装置をノーマリーホワイトモードに適
用した場合には、壁状スペーサ１５０１の周囲の配向乱れ部分や配向乱れによるしきい値
電圧の不均一部分は、表示認識者からは、壁状スペーサ自身により隠され、光漏れを低減
することができる。よって、壁状スペーサによる光漏れを抑えることにより、コントラス
トの高い良好な表示品位を備えたマルチドメイン垂直配向型の液晶表示装置を得ることが
できる。
【０１６３】
なお、本実施例は、実施例１乃至１０のいずれか一と自由に組み合わせることが可能で
ある。
【実施例１１】
【０１６４】
本実施例は、アクティブマトリクス基板に凸部を形成した後、配向膜を形成した例を図
１６に示す。なお、本実施例は配向膜１６０１、１６０２と凸部１６０３を形成すること
を除いては、実施例１と同じであるため異なる点についてのみ説明する。
【０１６５】
まず、実施例１に従い、アクティブマトリクス基板を形成する。
【０１６６】
次いで、実施例１の壁状スペーサとは形状が異なる凸部１６０３を形成する。
この凸部１６０３は、アクリル系、ポリイミド系、ポリイミドアミド系、エポキシ系の少
なくとも一つを主成分とする有機系樹脂材料、もしくは酸化珪素、窒化珪素、酸化窒化珪
素のいずれか一種類の材料あるいはこれらの積層膜からなる無機系材料を用いればよい。
【０１６７】
また、図１６では画素電極上に形成した例を示したが、配線を所望の位置に配置してそ
の配線を覆う絶縁膜表面に凸部を形成し、その凸部を用いて液晶を配向する構成としても
よい。
【０１６８】
次いで、凸部１６０３上に垂直配向用の配向膜１６０１（ＪＡＬＳ−２０２１；ＪＳＲ
製）を形成する。対向基板には実施例１と同様の壁状スペーサを形成する。また、対向電
極が設けられた対向基板１２４にも垂直配向用の配向膜１６０２を形成する。その後、両
基板を対向基板に設けられた壁状スペーサで基板間隔を保持しながらシール剤により貼り
合わせた後、両基板間にｎ型の液晶材料を注入する。液晶材料を注入した後、注入口は樹
脂材料で封止する。
【０１６９】
その後、実施例１に従い、外部への電気的接続を行う配線が接続されて、液晶表示パネ
ルが完成する。
【０１７０】
電圧無印加時、アクティブマトリクス基板上の壁状スペーサ及び配向膜１６０１と、対
向基板上の壁状スペーサ及び配向膜１６０２より、ｎ型の液晶が一定の方向に配向が制御
される。本実施例の液晶表示パネル用いれば、ギャップムラの少ない広視野角表示のマル
チドメイン垂直配向型の液晶表示装置を得ることができる。
【０１７１】
なお、本実施例は、実施例１乃至１０のいずれか一と自由に組み合わせることが可能で
ある。
【実施例１２】
【０１７２】
実施例１に示した壁状スペーサの上面図は図１８（ａ）に示されている。本実施例では
実施例１と異なる壁状スペーサの配置を示す。
【０１７３】
図１８（ｂ）に示した壁状スペーサは、実施例１１に示したように一方の基板のみに直
線状の壁状スペーサが形成された例である。
【０１７４】
図１８（ｃ）に示した壁状スペーサは、枝分かれした形状を有している。隣り合う壁状
スペーサは一方の基板に設ける構成としてもよいし、両方の基板に設ける構成としてもよ
い。
【０１７５】
また、図１８（ｄ）に示した壁状スペーサは格子状である。図１８（ｄ）に示した壁状
スペーサの場合、壁状スペーサは一方の基板に設ける。また、図１８（ｄ）に示した壁状
スペーサの場合、液晶を滴下した後、もう一方の基板と貼り合わせる。
【０１７６】
なお、本発明は図１８に示した上面配置に限定されず、ｎ型液晶を配向させることがで
きる配置であればよい。例えば、Ｔ字状、はしご状の配置でもよい。
【０１７７】
なお、本実施例は、実施例１乃至１２のいずれか一と自由に組み合わせることが可能で
ある。
【実施例１３】
【０１７８】
本実施例では、画素電極と同じ材料膜を利用して画素部以外の領域に保護回路を設ける
例を図１９を用いて示す。
【０１７９】
図１９（Ａ）において、７０１は配線であり、画素部から延長されたゲート配線または
ソース配線または容量配線を示している。また、第２の導電膜からなる電極７０１は、配
線７０１が形成されていない領域を埋めるように、且つ配線７０１と重ならないように形
成される。本実施例は、マスクを増やすことなく保護回路を形成する例を示したが、特に
図１９（Ａ）の構成に限定されないことは言うまでもない。例えば、マスクを増やして保
護ダイオードやＴＦＴで保護回路を形成してもよい。
【０１８０】
また、図１９（Ｂ）は等価回路図を示している。
【０１８１】
このような構成とすることで、製造工程において製造装置と絶縁体基板との摩擦による
静電気の発生を防止することができる。特に、製造工程で行われる液晶配向処理のラビン
グ時に発生する静電気からＴＦＴ等を保護することができる。
【０１８２】
なお、本実施例は実施例１乃至１３のいずれか一と自由に組み合わせることができる。
【実施例１４】
【０１８３】
上記各実施例１乃至１４のいずれか一を実施して形成されたボトムゲート型ＴＦＴは様々
な電気光学装置（アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型Ｅ
Ｌディスプレイ、アクティブマトリクス型ＥＣディスプレイ）
に用いることができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに
本願発明を実施できる。
【０１８４】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型
またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナ
ビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピ
ュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図２０及び図２
１に示す。
【０１８５】
図２０（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、
表示部２００３、キーボード２００４等を含む。本発明を表示部２００３に適用すること
ができる。
【０１８６】
図２０（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１
０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明を
表示部２１０２に適用することができる。
【０１８７】
図２０（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１
、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む
。本発明は表示部２２０５に適用できる。
【０１８８】
図２０（Ｄ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレ
ーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４
、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉ
ｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲ
ームやインターネットを行うことができる。
本発明は表示部２４０２に適用することができる。
【０１８９】
図２０（Ｅ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０
３、操作スイッチ２５０４、受像部（図示しない）等を含む。本願発明を表示部２５０２
に適用することができる。
【０１９０】
図２１（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９
０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６等を含む。本願発明を
表示部２９０４に適用することができる。
【０１９１】
図２１（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００
３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本発明は表
示部３００２、３００３に適用することができる。
【０１９２】
図２１（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３
等を含む。本発明は表示部３１０３に適用することができる。本発明のディスプレイは特
に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）の
ディスプレイには有利である。
【０１９３】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用するこ
とが可能である。また、本実施例の電子機器は実施例１〜１４のどのような組み合わせか
らなる構成を用いても実現することができる。
【特許請求の範囲】
【請求項１】
第１の基板と、第２の基板と、液晶と、前記第１の基板と前記第２の基板との間隔を保持するギャップ保持材と、を有し、
前記第１の基板上に、薄膜トランジスタと、前記薄膜トランジスタと電気的に接続される容量素子と、前記薄膜トランジスタのゲートと電気的に接続される第１の配線と、前記薄膜トランジスタのソースまたはドレインの一方と電気的に接続される第２の配線と、前記薄膜トランジスタのソースまたはドレインの他方と電気的に接続される画素電極と、を有し、
前記容量素子の一対の電極のうちの一方は、第３の配線の一部であり、
前記第１の配線は第１の方向に延びて設けられ、
前記第２の配線は前記第１の方向と交差する第２の方向に延びて設けられ、
前記第３の配線と前記第１の配線は、同じ導電膜をエッチングすることによって形成されたものであり、
前記第２の配線は透明導電膜によって覆われ、
前記透明導電膜は、前記画素電極と同時に形成され、且つ前記画素電極とは分離して設けられたものであることを特徴とする液晶表示装置。
【請求項２】
請求項１において、
前記薄膜トランジスタは、逆スタガ型で、且つチャネルエッチ型のトランジスタであり、チャネルが形成される半導体膜において、前記半導体膜の膜厚が薄くなるようなエッチングをされた領域を有し、
前記ギャップ保持材は、前記領域と重なるように設けられていることを特徴とする液晶表示装置。
【請求項３】
請求項１または請求項２に記載の液晶表示装置を用いた、パーソナルコンピュータ。
【請求項４】
請求項１または請求項２に記載の液晶表示装置を用いた、ディスプレイ。
【請求項５】
請求項１または請求項２に記載の液晶表示装置を用いた、電子書籍。
【請求項１】
第１の基板と、第２の基板と、液晶と、前記第１の基板と前記第２の基板との間隔を保持するギャップ保持材と、を有し、
前記第１の基板上に、薄膜トランジスタと、前記薄膜トランジスタと電気的に接続される容量素子と、前記薄膜トランジスタのゲートと電気的に接続される第１の配線と、前記薄膜トランジスタのソースまたはドレインの一方と電気的に接続される第２の配線と、前記薄膜トランジスタのソースまたはドレインの他方と電気的に接続される画素電極と、を有し、
前記容量素子の一対の電極のうちの一方は、第３の配線の一部であり、
前記第１の配線は第１の方向に延びて設けられ、
前記第２の配線は前記第１の方向と交差する第２の方向に延びて設けられ、
前記第３の配線と前記第１の配線は、同じ導電膜をエッチングすることによって形成されたものであり、
前記第２の配線は透明導電膜によって覆われ、
前記透明導電膜は、前記画素電極と同時に形成され、且つ前記画素電極とは分離して設けられたものであることを特徴とする液晶表示装置。
【請求項２】
請求項１において、
前記薄膜トランジスタは、逆スタガ型で、且つチャネルエッチ型のトランジスタであり、チャネルが形成される半導体膜において、前記半導体膜の膜厚が薄くなるようなエッチングをされた領域を有し、
前記ギャップ保持材は、前記領域と重なるように設けられていることを特徴とする液晶表示装置。
【請求項３】
請求項１または請求項２に記載の液晶表示装置を用いた、パーソナルコンピュータ。
【請求項４】
請求項１または請求項２に記載の液晶表示装置を用いた、ディスプレイ。
【請求項５】
請求項１または請求項２に記載の液晶表示装置を用いた、電子書籍。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【公開番号】特開２０１２−１６８５６７（Ｐ２０１２−１６８５６７Ａ）
【公開日】平成２４年９月６日（２０１２．９．６）
【国際特許分類】
【出願番号】特願２０１２−１３４６２４（Ｐ２０１２−１３４６２４）
【出願日】平成２４年６月１４日（２０１２．６．１４）
【分割の表示】特願２００９−２７４８８６（Ｐ２００９−２７４８８６）の分割
【原出願日】平成１２年３月１７日（２０００．３．１７）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２４年９月６日（２０１２．９．６）
【国際特許分類】
【出願日】平成２４年６月１４日（２０１２．６．１４）
【分割の表示】特願２００９−２７４８８６（Ｐ２００９−２７４８８６）の分割
【原出願日】平成１２年３月１７日（２０００．３．１７）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]