【課題】非選択電極が観察者から認識されにくい液晶表示装置を提供する。
【解決手段】所定形状の透明電極２０１、２０３、２０４の周囲の領域２１０に、表面に凹凸を有する透明膜が配置されている。透明膜の凹凸により、液晶分子の配向状態に僅かに乱れが生じる。この状態は、所定の低電圧が印加されている非選択電極２０１、２０３、２０４下の液晶分子の配向状態と近い状態である。よって、低電圧が印加された表示オフの電極２０１等が観察者から認識されにくくなり、表示品位が向上する。 （もっと読む）

【課題】アレイ基板の低抵抗配線を具現する。
【解決手段】アレイ基板１００はベース基板１０１、ゲート配線ＧＬ、第１絶縁層１２０、第２絶縁層１６０、データ配線、及び画素電極ＰＥを含む。ゲート配線ＧＬはベース基板１０１に形成された第１シード層１１１ａ、１１１ｂ、１１１ｃ、第１シード層１１１ａ、１１１ｂ、１１１ｃの上に形成された第１金属層１１２ａ、１１２ｂ、１１２ｃからなる。第１絶縁層１２０はゲート配線ＧＬが形成されたベース基板１０１の上に形成され、第２絶縁層１６０はその上にゲート配線ＧＬと交差する方向に配線トレンチＨ３が形成される。データ配線ＤＬは配線トレンチＨ３の下に形成された第２シード層１４１ｄ及び配線トレンチ内に形成された第２金属層１４２ｄからなる。このように絶縁層を利用して一定の深さを有するホールを形成し、ホール内にめっき方式で金属層を形成することで、金属配線の厚さを厚く形成できる。 （もっと読む）

【課題】対向基板側にブラックマトリクスを設けないノーマリブラックモードのアクティブマトリクス型液晶表示装置において、表示領域周辺の額縁部で光抜けが発生する。
【解決手段】表示領域周囲の額縁部において、アクティブマトリクス基板上の近接する異電位の不透明電極同士の間隙を、その上層に配置した定電位透明電極８により覆う。その際、異電位の不透明電極間を覆う定電位透明電極８のエッジを、不透明電極上に配置し、定電位透明電極８と不透明電極とを１μｍ以上（好ましくは２μｍ以上）オーバーラップさせる。 （もっと読む）

【課題】 製造工程を大きく変化させることなく、比較的単純な工程変化を通じてディスクリネイション現象を減少させて、画質を向上させることができるようにしたＦＦＳモード液晶表示装置及びその製造方法を提供する。
【解決手段】 本発明のＦＦＳモード液晶表示装置は、下部基板と、上部基板と、前記基板の間に挿入された液晶層を含み、前記下部基板には、相互交差する方向に形成されるゲートラインとデータラインによって各画素領域が規定され、前記ゲートラインと前記データラインとの交差部には、スイッチング素子が配置されているＦＦＳモード液晶表示装置において、前記液晶層に電圧を印加して光透過量を調節するために、前記画素領域内には、絶縁層を間に置いて第１透明共通電極と離隔配置され、複数のスリットとバーとを有する第２透明共通電極を備え、平面的な配置を基準にして、前記第２透明共通電極の前記各スリットの中央部または前記バーの中央部には、スリットの長さ方向と実質的に平行な方向に所定の幅を有するバー形状のパターンが形成される。 （もっと読む）

【課題】アクティブマトリックス型表示装置の製造プロセスを短縮化し、投資効率、生産効率を向上させ、かつゲート電極とドレイン電極のミスアライメントが発生しても、ゲート電極とドレイン電極との容量変化の発生をおさえることで、生産歩留りを向上させる。
【解決手段】アクティブマトリックス型表示装置の表示１画素につき、薄膜トランジスタのゲート電極が２個平列に形成されており、薄膜トランジスタのチャネル領域も２個平列に形成されている。そして薄膜トランジスタのドレイン電極は１本にまとめられ画素駆動電極につながっている。この構造により、ゲート電極とドレイン電極のミスアライメントが発生しても、ドレイン電極とゲート電極との容量変化をほとんど生じないようにした。 （もっと読む）

【課題】ＡｌあるいはＡｌ合金など腐食しやすい金属を補助容量配線に用いた電気光学素子の製造方法において、後続画素エッチング工程における補助容量配線の腐食断線を防止する。
【解決手段】電気光学素子では、対向配置された一対の基板間に電気光学材料が挟持されており、一方の基板上に形成されたゲート配線と、ゲート配線と同一層で形成され、互いに分離された第１の金属薄膜で形成された複数の補助容量配線と、複数の補助容量配線と互いに分離されている集合引出し配線とを備える。 （もっと読む）

【課題】より画質及び信頼性の高い表示装置、また大画面を有する大型な表示装置であっても、低コストで生産性よく提供することを目的の一とする。
【解決手段】表示装置に用いられる機能層（着色層や画素電極層など）を、主鎖にＣ−Ｎ結合、又はＣ−Ｏ結合を有する第１の有機化合物を含む層を底面に、第２の有機化合物を含む層を隔壁にして形成された開口に、液状の機能層形成材料を吐出することで形成する。有機化合物を含む層表面に付着する、液状の機能層形成材料に対して撥液性を示すフッ素密度を制御することによって、撥液領域及び親液領域を選択的に形成することができる。 （もっと読む）

【課題】基板の主面に有する電極の凹凸に起因するコントラスト低下を改善するための技術を、製造工程の清浄度を保ち、十分な光透過率を確保しつつ低コストで提供する。
【解決手段】第１の絶縁基板ＳＵＢ１の主面に形成された薄膜トランジスタＴＦＴの上層を含めた画素領域に設けた第１電極ＣＴ/ＳＲＥと、第１電極ＣＴ/ＳＲＥの上に設けた容量絶縁層ＩＮＳと、容量絶縁層ＩＮＳの上に設けた第２電極ＰＸとを有し、第１電極ＣＴ/ＳＲＥと第２電極ＰＸを塗布型の透明導電膜、容量絶縁層ＩＮＳを塗布型の絶縁膜によって形成した。 （もっと読む）

【課題】静電気防止回路とその製造方法及びこれを具備した液晶表示装置に関する。
【解決手段】液晶表示パネルの信号ライン(ゲートライン、データライン及び共通電圧ラインを含む)に形成される静電気防止回路の連結構造を変更し、静電気防止回路の幅と長さを縮める効果がある。また、静電気防止回路に使われる諸トランジスターの連結ノード領域にコンタクトホールを形成し、隣接したトランジスターのソース/ドレーン電極と直接繋がるように改善した。 （もっと読む）

【課題】製造コストが削減されるとともに、歩留りが向上された表示装置及び表示装置の製造方法を提供する。
【解決手段】ＴＦＴアレイ基板と、ＴＦＴアレイ基板と対向して配置される対向基板と、ＴＦＴアレイ基板と対向基板との間に挟持される液晶層と、を備える液晶表示装置の製造方法であって、ＴＦＴアレイ基板上に有機平坦化膜１４を形成するステップと、有機平坦化膜１４の上に反射画素電極を形成するステップと、有機平坦化膜１４の膜厚を減じて段差を形成するステップと、その後に、有機平坦化膜１４の段差において分断されるように上部透明導電性膜１８を成膜するステップと、を備えた。 （もっと読む）

【課題】 コントラスト、応答速度、及び視野角特性の優れた液晶表示装置を提供する。
【解決手段】 本発明による液晶表示装置は、画素電極１３及び補助容量を形成させるためのＣＳ電極３５を有する第１基板１７と、共通電極１２を有する第２基板１６と、負の誘電率異方性を有する液晶とを備えた垂直配向型の液晶表示装置であって、第１基板１７または第２基板１６が、電圧印加時における液晶の配向を規制する配向規制構造を有し、配向規制構造が、画素電極１３または共通電極１２に形成されたスリット、あるいは画素電極１３または共通電極１２の上に形成された突起を含み、基板面に垂直な方向から見た場合、配向規制構造の少なくとも一部がＣＳ電極３５と重なっている。 （もっと読む）

【課題】低コストで高い歩留まりが実現可能な製造方法でありながら、高精細且つ高解像度であって、高い表示性能を維持した薄膜素子及び表示装置を実現する。
【解決手段】基板１００上に分離層１２０を形成し、分離層上に下地絶縁膜１４２を形成し、下地絶縁膜上に薄膜素子層１４４を形成し、下地絶縁膜と薄膜素子層からなる被転写層１４０を接着層１６０を介して転写体１８０に接合し、分離層において剥離することにより基板から転写体を離脱する転写工程によって形成される薄膜素子１であって、薄膜素子層は、その最下層にあって下地絶縁膜と接する第１配線層と、第１配線層のもう一方の面と接して形成される誘電体膜と、誘電体膜を介して第１配線層と電気的に絶縁されて形成される半導体層と、半導体層形成後に形成される第２配線層とを有しており、薄膜素子層の最下層に、第１配線層にて電極が形成されている。 （もっと読む）

【課題】例えば、高圧水蒸気処理によってＰチャネル型ＴＦＴ等のトランジスタ素子の動作特性が低下させない。
【解決手段】ＴＦＴ１３０と同層に形成されたＴＦＴ３０の高圧水蒸気処理が施される際に、重なる部分４２ａに水分が回り込まないようにＴＦＴ１３０上に保護膜１３３ａ及び１３３ｂが形成されている。このような保護膜１３３ａ及び１３３ｂが形成された境界領域Ｒａ及びＲｂの夫々は、絶縁膜４２上の画素領域に形成されたＴＦＴ３０に高圧水蒸気処理が施された際に、重なる部分４２ａ、より具体的には、絶縁膜４２のうちチャネル領域１３０ａ´の両端部分に重なる部分に水分が回り込まないように重なる部分４２ａを保護可能な幅を有する領域である。 （もっと読む）

【課題】配線と半導体層との接触不良を抑制したアクティブマトリクス基板を提供する。
【解決手段】本発明によるアクティブマトリクス基板（１００）は、第１配線（１２４）と、第１配線（１２４）を覆う絶縁層（１３０）と、絶縁層（１３０）上に設けられ、第１配線（１２４）と重なる半導体層（１４０）と、半導体層（１４０）上に設けられたエッチストッパ層（１４２）と、半導体層（１４０）と交差する第２配線（１５４）とを備える。第２配線（１５４）は、半導体層（１４０）と重なるがエッチストッパ層（１４２）とは重ならない第１〜第３領域（１５４ａ〜１５４ｃ）を有しており、第１領域（１５４ａ）および第２領域（１５４ｂ）はエッチストッパ層（１４２）を介して互いに対向しており、第３領域（１５４ｃ）は第１領域（１５４ａ）および第２領域（１５４ｂ）と電気的に接続されている。 （もっと読む）

【課題】発光装置の発光画素に印加される発光データ信号を時分割方式で順次に伝達する方法を利用して、瞬間的に生成されるピーク電流を減少させる。
【解決手段】本発明の表示装置は、複数のゲート線、複数のデータ線、及び複数のゲート線及び複数のデータ線で定義される複数の液晶画素を含む表示パネル、及び複数の走査信号を伝達する複数の走査線、複数の発光データ信号を伝達する複数のコラム線、複数の走査線及び複数のコラム線で定義される複数の発光画素を含み、複数の発光画素を少なくとも第１及び第２グループに分け、第１グループに属する第１発光画素及び第２グループに属する第２発光画素は同一な走査線に連結されていて、第１発光画素に伝達される第１発光データ信号が伝達される第１期間の時点及び第２発光画素に伝達される第２発光データ信号が伝達される第２期間の時点が互いに異なる。 （もっと読む）

【課題】厚膜の層間絶縁膜に、表面平坦性を維持しつつ微細な接続部を高密度に配置形成することが可能な表示装置の製造方法を提供する。
【解決手段】基板３上に配列形成された薄膜トランジスタＴｒと容量素子Ｃｓとを有する画素回路と、画素回路を覆う層間絶縁膜１０５とを備えた表示装置１において、層間絶縁膜１０５は、画素回路のうち隣接する複数の画素回路の一部分を底部に露出させた接続孔１０５ａを備えている。層間絶縁膜１０５上には、接続孔１０５ａの底部において、各画素回路にそれぞれ独立して接続された複数の画素電極１１が配列形成されている。 （もっと読む）

【課題】コストアップを招くことなく良質なパターンを形成可能とする。
【解決手段】機能液に対する親液部及び撥液部を有する基板Ｐに機能液を塗布してパターンを形成する。基板Ｐの表面Ｐａを洗浄する洗浄処理、及び基板Ｐの表面Ｐａに機能液に対する親液性を付与して親液部Ｐａを形成する親液化処理を一括して行う第１工程と、第１工程で親液部Ｐａが形成された基板Ｐに対して、撥液材料を含む液滴を選択的に塗布して撥液部Ｈを形成する第２工程と、親液部Ｐａに機能液を塗布する第３工程とを有する。 （もっと読む）

【課題】走査線に印加される電圧に起因する焼き付き防止手段を備えたＦＦＳモード等の
横方向電界方式の液晶表示パネルを提供すること。
【解決手段】本発明は、平行に設けられた複数の走査線１２及びコモン配線１３と、走査
線１２と交差する方向に設けられた複数の信号線１７と、走査線１２及び信号線１７の交
差部近傍に設けられたスイッチング素子ＴＦＴと、走査線１２及び信号線１７で区画され
た領域に形成された第１電極１４と、第１電極上に絶縁膜を介して第１電極１４と重複す
るように形成され、複数のストライプ状のスリット２０が形成された第２電極２１と、を
有する横電界方式の液晶表示パネルにおいて、走査線１２上の絶縁膜の表面には導電性材
料からなるシールド電極２２が形成されており、シールド電極２２はコモン配線１３上に
形成されたコンタクトホール１９_２を介してコモン配線１３と接続されていることを特徴
とする。 （もっと読む）

【課題】半透過型液晶ディスプレイにおいて、画質を改善する。
【解決手段】基板３００と、それぞれが第１のサブピクセル２４および第２のサブピクセル２２を含む複数のピクセルとを備えた半透過型液晶ディスプレイであって、サブピクセルの各々が透過区域Ｔおよび反射区域Ｒからなり、第１のサブピクセルの反射区域Ｒ４が第２のサブピクセルの反射区域Ｒ２よりも小さい。ピクセルがレンダリング法により動作することが好ましい。着色領域３５２および無着色領域３５４を含むカラーフィルタ３５０をさらに備えることが好ましい。 （もっと読む）

【課題】１枚のマザーガラス基板と複数枚の半導体基板を用いて、半導体基板よりも大きな面積を有する表示部を作製し、表示部を有する半導体装置の作製方法を提供する。
【解決手段】矩形の半導体基板を複数枚用意し、１枚のマザーガラス基板と貼り合わせて接着を行う。貼り合わせの際に複数枚の半導体基板間の境界線で間隔または重畳部分が生じてもそれらの間隔または重畳部分に単結晶半導体層が重ならない画素構成とする。第１の発光素子を含む第１の単位セルは、２個のＴＦＴが配置され、第２の発光素子を含む第２の単位セルは４個のＴＦＴが配置され、第３の発光素子を含む第３の単位セルにはＴＦＴが配置されない。第３の単位セルと第４の単位セルの間に境界線が位置する。 （もっと読む）