【課題】液晶パネルなどにおいて、取り出し端子とＦＰＣを接続するための異方性導電膜のコンタクトの信頼性を向上する。
【解決手段】アクティブマトリクス基板上の接続配線１８３は端子部１８２において異方性導電膜１９５によって、ＦＰＣ１９１に電気的に接続される。接続配線１８３はアクティブマトリクス基板上のＴＦＴのソース／ドレイン配線と同じ工程で作製され、金属膜１４０と透明導電膜１４１の積層膜でなる。異方性導電膜１９５との接続部分において、接続配線１８３の側面は絶縁材料でなる保護膜１７３に覆われている。よって、接続配線の金属膜の側面は保護膜１７４で覆われているためこの部分において、金属膜は透明導電膜１４１、下地の絶縁膜１０９、保護膜１７４に接して囲まれ外気に触れることがない。 （もっと読む）

【課題】半導体装置の開口率を向上することを課題の一とする。
【解決手段】同一基板上に第１の薄膜トランジスタを有する画素部と第２の薄膜トランジスタを有する駆動回路を有し、画素部の薄膜トランジスタは、ゲート電極層、ゲート絶縁層、膜厚の薄い領域を周縁に有する酸化物半導体層、酸化物半導体層の一部と接する酸化物絶縁層、ソース電極層及びドレイン電極層、及び画素電極層とを有し、第１の薄膜トランジスタのゲート電極層、ゲート絶縁層、酸化物半導体層、ソース電極層、ドレイン電極層、酸化物絶縁層、及び画素電極層は透光性を有し、駆動回路部の薄膜トランジスタのソース電極層及びドレイン電極層は、保護絶縁層で覆われ、画素部のソース電極層及びドレイン電極層よりも低抵抗の導電材料である半導体装置を提供する。 （もっと読む）

【課題】ソース電極とドレイン電極のドライエッチングレートの低下や、エッチング残さを引き起こすことがなく、半導体層と、ソース電極やドレイン電極といった配線金属の間からバリアメタルを省略することができる薄膜トランジスタ基板および表示デバイスを提供する課題とする。
【解決手段】半導体層１、ソース電極２、ドレイン電極３、透明導電膜４を有する薄膜トランジスタ基板において、ソース電極２とドレイン電極３は、ドライエッチング法によるパターニングで形成されたＧｅ：０．３原子％〜１．２原子％、Ｃｏ：０．０５原子％〜２．０原子％、Ｌａおよび／またはＮｄ：０．１原子％〜０．５ 原子％を含有するＡｌ合金薄膜より成り、半導体層１と直接接続している。 （もっと読む）

【課題】各種回路に配置される薄膜トランジスタの構造を、回路の機能に応じて適切なものとすることにより、半導体装置の動作特性および信頼性を向上させ、かつ、低消費電力化を図ると共に、工程数を削減して製造コストの低減および歩留まりの向上を実現することを目的とする。
【解決手段】薄膜トランジスタのＬＤＤ領域を、テーパー部を有するゲート電極及びテーパー部を有するゲート絶縁膜に対応させて設ける。具体的には、第１のＬＤＤ領域はゲート電極のテーパー部の下に設けられ、第２のＬＤＤ領域はゲート絶縁膜のテーパー部の下に設けられる。 （もっと読む）

【課題】基板に形成された複数のゲートライン及び複数のデータラインを含み、ゲートラインとデータラインにより複数の画素領域が画定され、画素領域ごとに画素電極及びスイッチング素子としての薄膜トランジスタが形成されるＴＦＴ−ＬＣＤアレイ基板を提供する。
【解決手段】本発明は、ＴＦＴ−ＬＣＤアレイ基板及びその製造方法に関する。アレイ基板には、基板に形成された複数のゲートライン及び複数のデータラインが含まれる。前記ゲートラインとデータラインにより複数の画素領域が画定され、画素領域ごとに画素電極及びスイッチング素子としての薄膜トランジスタが形成されている。前記薄膜トランジスタのゲート電極は連結電極を介して対応したゲートラインに電気的に接続され、前記ゲート電極と前記ゲートラインは異なる材料層により形成される。 （もっと読む）

【課題】半導体装置の表示領域と駆動回路に設けられたＴＦＴの構造を機能に応じて適切なものとするとき、ｐチャネル型ＴＦＴにおいて、チャネル形成領域と、不純物領域との接合に欠陥が形成され、オフ電流が増加することを防止する。
【解決手段】表示領域に第１のｎチャネル型ＴＦＴが配置され、駆動回路に第２のｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴが配置された半導体装置であって、ｐチャネル型ＴＦＴはチャネル形成領域と、これに隣接した不純物領域を有し、不純物領域にはｎチャネル型ＴＦＴのために添加された不純物元素を含ませない。そのために、ｐチャネル型ＴＦＴのチャネル長はｎチャネル型ＴＦＴのチャネル長より短くなる。 （もっと読む）

【課題】光センサ素子を画素と同一の絶縁性基板上にマトリクス状に配置した画像表示装置であって、低照度光の検出精度を落とすことなく、高照度光の検出を可能にし、光センサ素子が検出できる光の照度レンジを拡大できる光センサ内蔵画像表示装置の提供。
【解決手段】画像表示装置と光センサ装置とが同一絶縁性基板上に形成され、前記光センサ装置は、前記絶縁性基板上にマトリクス状に配置された光センサ素子群と、前記光センサ素子群を２次元撮像装置として機能させる付加回路とで構成されている光センサ内蔵画像表示装置であって、
２次元撮像装置を構成している１ピクセル分の中に、少なくとも１個の光センサ素子と、前記光センサ素子で生成された電荷を蓄積する少なくとも２個の容量値が異なる蓄積容量を備える。 （もっと読む）

【課題】薄膜トランジスタにおけるオン電流の向上とリーク電流の低減を図る。
【解決手段】微結晶シリコン領域５１の両端側が非晶質シリコン領域５２となっている半導体膜５ｂを備えるスイッチトランジスタ５において、チャネル保護膜５ｄが、半導体膜５ｂにおける微結晶シリコン領域５１を覆いつつ、そのチャネル保護膜５ｄの両端側で、微結晶シリコン領域５１側の非晶質シリコン領域５２の一部を覆い、また、ソース・ドレイン領域となる不純物半導体膜５ｆ，５ｇが、微結晶シリコン領域５１と直接接触せず、半導体膜５ｂにおける非晶質シリコン領域５２と接することで、ドレイン電極５ｈとソース電極５ｉとが不純物半導体膜５ｆ，５ｇを介して半導体膜５ｂと電気的に接続することで、微結晶シリコンに起因するホールエレクトロンペアの発生を抑えて、リーク電流の低減を図った。 （もっと読む）

【課題】ドーピング処理の条件の厳密な管理および新たな製造工程を追加することなく、良好なＶｇ−Ｉｄ特性を有する薄膜トランジスタを実現する。
【解決手段】基板２５上に形成された薄膜トランジスタにおいて、島状の半導体層２１は、略平坦な上面を有する中央部２１ａと、基板２５に対して０度より大きく、且つ９０度以下の傾斜角を有する端部２１ｂとを有し、島状の半導体層２１の中央部２１ａに含まれる半導体は、端部２１ｂに含まれる半導体よりも結晶粒径が大きい、或いは島状の半導体層２１の中央部２１ａは多結晶半導体を含み、且つ端部２１ｂは非晶質半導体を含む。 （もっと読む）

【課題】単結晶シリコン基板よりも大面積な基板に、均一な質を有する複数の単結晶半導体層を貼り付けたＳＯＩ基板の作製方法を提供することを課題とする。
【解決手段】熱処理において、ベース基板支持及び単結晶半導体基板保持のトレイとして、凹部の底が深く、ベース基板に貼り付けられた単結晶半導体基板と接触しないトレイを用いて、単結晶半導体基板の熱分布の均一化を図る。また、該トレイの各々の凹部の間にベース基板支持部を設けることによって、該トレイとベース基板との接触面積を低減する。以上より、単結晶半導体基板から単結晶半導体層を分離する熱処理の際、単結晶半導体基板及びベース基板の熱分布が均一になるようにする。 （もっと読む）

【課題】Ｄ／Ａ変換回路の構成を複雑にすることなく、小型化された表示装置を提供する。
【解決手段】赤のＬＥＤと、緑のＬＥＤと、青のＬＥＤとが順次点灯する期間を有することによりフィールドシーケンシャル駆動が行われ、赤のＬＥＤが点灯する期間、緑のＬＥＤが点灯する期間、及び青のＬＥＤが点灯する期間のそれぞれにおいて、複数のサブフレーム期間を有し、サブフレーム期間に書き込まれたアナログビデオデータの階調電圧の総和を時間平均したものを用いて表示を行う。 （もっと読む）

【課題】狭額縁化が可能であり、表示特性に優れた表示装置を提供する。
【解決手段】第１の逆スタガ型薄膜トランジスタ及び第２の逆スタガ型薄膜トランジスタにより構成されるＥＤＭＯＳ回路を有する論理回路部を有し、第１の逆スタガ型薄膜トランジスタは、第１のゲート電極、ゲート絶縁層、第１の半導体層、第１の一対の不純物半導体層、及び第１の一対の配線を有し、第１の半導体層は、ドナーとなる不純物元素を含む微結晶半導体層と、混合領域と、非晶質半導体を含む層とが積層され、第２の逆スタガ型薄膜トランジスタは、第２のゲート電極、ゲート絶縁層、第２の半導体層、第２の一対の不純物半導体層、及び第２の一対の配線を有し、第２の半導体層は、微結晶半導体層と、非晶質半導体層とが積層されている表示装置。 （もっと読む）

【課題】液晶表示装置において、ディスクリネーションを低減する。
【解決手段】第１及び第２の走査線と第１及び第２の信号線とによって囲まれた領域に設けられた第１の画素電極と、第２及び第３の走査線と第１及び第２の信号線とによって囲まれた領域に設けられた第２の画素電極と、第１及び第２の画素電極の上方に設けられた対向電極を有し、第１の画素電極は、中央で最大の面積を占める平坦面と、第１乃至第４の端部を有し、第１の端部は第１の走査線に沿って設けられ、第２の端部は第１の信号線に沿って設けられ、第３の端部は第２の走査線に沿って設けられ、第４の端部は第２の信号線に沿って設けられ、第２及び第４の端部は前記平坦面と同じ高さに設けられ、第１及び第３の端部は平坦面より０．５μｍ以上高く設けられた液晶表示装置を提供する。 （もっと読む）

【課題】閾値電圧シフトが小さく、かつオン特性に優れた薄膜トランジスタ、及びその製造方法を提供する。
【解決手段】本発明に係る薄膜トランジスタの製造方法は、ゲート電極２、ゲート絶縁膜３、第１の半導体層１０、オーミックコンタクト層として機能する第２の半導体層、ソース電極５及びドレイン電極６をこの順に形成する工程を備え、第１の半導体層１０を形成する工程は、実質的にイントリンシックな微結晶シリコン層からなる微結晶層１１を形成し、少なくともソース電極５、ドレイン電極６と対向配置される領域に、微結晶層１１ａの表面の結晶欠陥を低減するように、低濃度のＰ（リン）が添加された非晶質シリコン層からなる欠陥修復層１２ａを形成し、その後、実質的にイントリンシックな非晶質シリコン層からなる非晶質層１３ａを形成する。 （もっと読む）

【課題】しきい値電圧の制御にチャネルドープ法を用いて行う場合、活性層に不純物を導入するため、必然的にこの不純物起因のバルク結晶欠陥や、半導体層と絶縁層の界面凖位を生じさせてしまう。この結果、ＴＦＴ特性、特に電界効果型移動度を悪化させる原因となる。
【解決手段】基板上に形成された電極上に設けられた第１の絶縁層の応力と膜厚の積と、第１の絶縁層上に設けられた引張り応力を有する結晶質半導体膜からなる活性層の応力と膜厚の積と、活性層上に設けられた第２の絶縁層の応力と膜厚の積を適当な大きさに設定することでしきい値電圧を制御する。 （もっと読む）

【課題】光センサーと遮光膜を有する半導体装置において、段切れや膜剥がれに起因にする歩留まりの低下を防止することができるとともに、暗電流の増大を防止して光センサーの性能の低下を防止することができる半導体装置及びその製造方法、並びに液晶表示装置を提供することを目的とする。
【解決手段】フォトダイオード１５を構成するポリシリコン膜を形成する部分Ｂの非晶質シリコン膜３０の厚みＷ１が、遮光膜２８の周縁に対応した部分Ａの非晶質シリコン膜３０の厚みＷ２より薄くなるように、非晶質シリコン膜３０を薄膜化する。そして、非晶質シリコン膜３０にレーザー光を走査して、非晶質シリコン膜３０を多結晶化させてポリシリコン膜を形成する。 （もっと読む）

【課題】歩留まりを改善した表示駆動用基板を提供する。
【解決手段】表示領域１２にマトリクス状に設けられた複数の画素回路１１と、表示領域１２の各行に設けられ、対応行の各画素回路１１に共通に接続されたゲート線と、各ゲート線に接続されたゲートドライバ１３と、前記各ゲート線の延長部に設けられたゲートドライバ接続端子１５とを備える表示駆動用基板１０が、集合基板１上に複数形成されている。表示駆動用基板１０は、さらに、電気的に接続された状態から電気的に切断された状態へ変更できる切断部１４を備えてもよい。 （もっと読む）

【課題】 移動度特性及び特性安定性を向上した薄膜トランジスタを提供する。さらに、それを用いた高性能の表示装置を提供する。
【解決手段】 基板上に、ゲート電極と、ゲート絶縁膜と、半導体膜と、ソース電極及びドレイン電極として機能する一対の電極とを具備し、少なくとも前記ソース電極及びドレイン電極の一部が前記半導体膜を挟んで前記ゲート絶縁膜の反対側に位置する薄膜トランジスタを有する表示装置であって、前記半導体膜は、１−８ｎｍの厚さの微結晶Ｓｉ膜と、前記微結晶Ｓｉ膜の前記ゲート絶縁膜側とは反対側に位置する非晶質Ｓｉ膜とを含む積層からなる。 （もっと読む）

【課題】同一基板上に、結晶粒の平均粒径が互いに異なり、各々優れたキャリア移動度を有する２種類の結晶質半導体膜を形成し、それら２種類の結晶質半導体膜を用いて異なる電気特性が要求される各半導体素子に所望の電気特性を得る。
【解決手段】基板１１上に非晶質半導体膜２４を成膜する非晶質膜成膜工程と、非晶質半導体膜２４の一部を溶融固化して結晶化することで第１結晶質半導体膜２４Ａを形成する第１結晶化工程と、残部の非晶質半導体膜２４を固相成長させることで第１結晶質半導体膜２４Ａよりも結晶粒の平均粒径が大きい第２結晶質半導体膜２４Ｂを形成する第２結晶化工程と、第１結晶質半導体膜２４Ａの結晶粒の平均粒径が第２結晶質半導体膜２４Ｂの結晶粒の平均粒径よりも小さい状態を維持しながら第１及び第２結晶質半導体膜２４Ｂを溶融固化することで再結晶化する再結晶化工程とを含む。 （もっと読む）

【課題】リフトオフ工程時に不良が発生する確率が高くなり、歩留まりが低減する。
【解決手段】第1のパターン工程によって、前記ソース電極とドレイン電極上に保留するドープ半導体層と、薄膜トランジスターのソース電極及びドレイン電極と、データラインと、画素電極と、を形成するステップ1と、ステップ1を経た透明基板の全体において半導体薄膜を堆積し、第2のパターン工程によって薄膜トランジスターのチャネルを備える半導体層のパターンを形成するステップ2と、ステップ2を経た透明基板の全体において絶縁薄膜とゲート金属薄膜を堆積し、第3のパターン工程によってゲートラインと薄膜トランジスターのゲート電極を備えるパターンを形成し、前記ゲート電極は前記薄膜トランジスターのチャネル上に位置させるステップ3と、を備える。 （もっと読む）