説明

Fターム[2H092NA21]の内容

液晶−電極、アクティブマトリックス (131,435) | 目的 (17,448) | 素子性能の向上 (1,705)

Fターム[2H092NA21]の下位に属するFターム

Fターム[2H092NA21]に分類される特許

521 - 535 / 535


【課題】駆動能力の向上と、光リークの防止とを両立することが容易であり、画像品質を向上する。
【解決手段】表示部12の画素をスイッチング制御する画素トランジスタ16のチャネル領域を、多結晶の半導体により形成し、単結晶の半導体の場合よりも光感度を低くして、光リークを抑制する。そして、表示部12を駆動する駆動部13の駆動トランジスタ18のチャネル領域を単結晶の半導体により形成し、多結晶の半導体の場合よりキャリア移動度を高くして、駆動能力を向上する。 (もっと読む)


【課題】 光透過性を良好にして表示品位を高め、さらには、ゲート絶縁膜の特性向上を図ってリーク等を防止し、信頼性を向上した、電気光学装置用基板とその製造方法、電気光学装置、及び電子機器を提供する。
【解決手段】 基材10aと、基材10a上に配列形成された複数の画素領域とを備え、画素領域に、薄膜トランジスタと、薄膜トランジスタに接続された容量電極とが設けられた電気光学装置用基板の製造方法である。薄膜トランジスタの半導体層42を形成する工程と、半導体層42上にゲート絶縁膜2を形成する工程と、ゲート絶縁膜2上に非晶質シリコン層34Aを形成する工程と、非晶質シリコン層34Aに光を照射してこのシリコン層を結晶化し、多結晶シリコンからなる容量電極層34を形成する工程と、を備えている。 (もっと読む)


【課題】画素駆動回路を構成する薄膜トランジスタのキャリアの移動速度の増大と、1画素用駆動回路内の薄膜トランジスタの閾値電圧Vthのばらつきの抑制とを図る画素駆動回路を含む電子回路装置、画素表示装置及び前記電子回路の製造方法を提供すること。
【解決手段】絶縁基板上に設けられた非単結晶半導体膜と、この非単結晶半導体膜に設けられた複数個の結晶化半導体領域(54)と、この各結晶化半導体領域内に少なくともチャネル領域(Ch1,CH2,Ch3,Ch4)が設けられた複数個の薄膜トランジスタとを具備し、少なくとも1個の薄膜トランジスタのソース領域および/又はドレイン領域(S1,S2,D3,D4)の一部は結晶化半導体領域(54)からはみ出して配置されている。 (もっと読む)


【課題】加工対象物の表面の測定時点と加工時点とが同一でなくても、また前記加工対象物の表面に微細な塵埃が付着していても、レーザー(アニール)加工ができるレーザー加工装置を得ること。
【解決手段】本発明のレーザー加工装置1は、レーザー変位計3に所定の間隔を開けて追従するレーザ加工手段4を用い、レーザー変位計3で加工対象物Wであるアモルファスシリコン層Waの異なる表面の測定位置における高さを順次測定し、高さデーターを収集し、その収集した高さデーターを加工してレーザ加工手段4のレーザービームLbをアモルファスシリコン層Waの前記測定位置の表面にフォーカス或いはオフセットさせて、アモルファスシリコン層Waをアニールできるように構成されている。 (もっと読む)


【課題】 EMIを減少させた信号伝送方式を採用した液晶表示装置を提供すること。
【解決手段】 液晶表示パネル51の周縁にソースドライバIC55A〜55Dを搭載した複数個のTCP53A〜53Dを配設し、隣接するTCPを前記液晶表示パネル51に形成された接続配線62A〜62Dで接続し、外部回路基板54から前記液晶表示パネル51及び前記液晶ドライバIC55A〜55Dの駆動に必要な画像データ信号を含む各種信号及び電圧を前記複数個のTCPの端部の1つ53Aに供給し、このTCP53Aから隣接するTCP53B〜53Dに前記各種信号及び電圧を順次供給するようにした液晶表示装置10において、
前記ソースドライバIC55A〜55Dは、入力された画像データ信号のうち、処理した画像データ信号を除いた他の画像データ信号を隣接する次のソースドライバICに出力するようにする。 (もっと読む)


【課題】 液晶装置等の電気光学装置において、画素電極を電気的に接続するためのコンタクトホール及びその付近でも耐光性を高め、高品位の画像を表示する。
【解決手段】 電気光学装置は、TFTアレイ基板(10)上に、透明な画素電極(9a)と、これにコンタクトホール(85)を介して接続されたTFT(30)と、画素電極とTFTとの間に積層されておりTFTのチャネル領域を上方から覆うと共に平面的に見てコンタクトホールを避けるように切り欠かれている容量線(300)とを備える。更に、この切り欠かれている領域を覆う部分遮光膜(401)を備える。 (もっと読む)


【課題】 高機能・多機能システムインディスプレイを安価に得る。
【解決手段】 ゲート酸化膜/チャネルを構成する多結晶シリコン界面の欠陥をフッ素により終端することにより、低温ポリシリコン薄膜トランジスタの高性能化・高信頼化を図ると共に、その効果を最大限に得るため、薄膜トランジスタのチャネル部分に、粒界のポテンシャルバリアによる散乱が支配的ではない材料、すなわちチャネルを分断する粒界が少ない略帯状結晶薄膜SPSIを用いる。これにより、急峻な伝達特性と優れたホットキャリア耐性の双方を有し高性能と高信頼性を両立した薄膜トランジスタを実現し、低電力で高速に動作する様々な回路を画素部と同一のガラス基板上に形成することが出来、高機能・多機能システムインディスプレイを安価に得ることができる。 (もっと読む)


【課題】 漏光による光電流の発生を防止し、TFT素子の特性を適切に防止することが可能な液晶表示装置、およびその製造方法を提供すること。
【解決手段】 一対の基板1A,1Bと、一対の基板1A,1Bに挟まれた液晶層7と、基板1Aにマトリクス状に配置された複数の画素電極34と、複数の画素電極34に対応するように基板1A上に配置された複数の半導体層2を有するTFT素子Tと、を備える液晶表示装置Aであって、TFT素子Tが形成された基板1Aの面内方向において、半導体層2を囲うように形成された遮光部4が設けられている。 (もっと読む)


【課題】 データ信号線方向に隣接する画素電極間の短絡欠陥も検知できるアクティブマトリクス素子とその検査方法を提供する。
【解決手段】基板2上にマトリクス状に形成された走査信号線G1〜G5及びデータ信号線D1〜D5の交差部に形成され、データ信号線D1〜D5にドレイン32、画素電極4にソース33が接続されたスイッチング素子3と、走査信号線G1〜G5を介してゲート31に走査信号を出力する垂直アドレス回路5と、データ信号線D1〜D5を介してドレイン32にデータ信号を出力する水平アドレス回路6とを備え、データ信号線を偶数番目と奇数番目のデータ信号線群に分類するとき、特定の画素電極が接続するデータ信号線は、その画素電極に対して水平方向あるいは垂直方向に隣接するどの画素電極が接続するデータ信号線とも、異なるデータ信号線群に属する。 (もっと読む)


本発明は、単結晶シリコン半導体を回路駆動部及び画素アレイの製造に用いる可撓性を有する高解像度液晶表示装置などの可撓性電気光学装置及びその製造方法に関する。本発明による可撓性電気光学装置は、可撓性単結晶層の上に電子素子が形成される素子層を備える可撓性下部基板部と、前記下部基板部に組み付けられた可撓性上部基板部と、前記下部基板部と前記上部基板部との間に配設された電気光学的物質層と、を備える。 (もっと読む)


本発明は、回転炉または舟形炉(boat furnace)中で還元剤として水素を使用することにより、モリブデン酸アンモニウムまたは三酸化モリブデンを還元することによる高純度なMoO粉末に関する。加圧/焼結、ホットプレスおよび/またはHIPによる粉末の圧密は、スパッタリングターゲットとして使用されるディスク、スラブまたは板を製造するために使用される。MoOのディスク、スラブまたは板の形状物は、適当なスパッタリング方法または他の物理的手段を用いて支持体上にスパッタリングされ、望ましい膜厚を有する薄膜を提供する。薄膜は、透明度、導電率、仕事関数、均一性および表面粗さに関連してインジウム−酸化錫(ITO)および亜鉛がドープされたITOの性質と比較可能かまたは前記性質よりも優れている性質、例えば電気的性質、光学的性質、表面粗さおよび均一性を有する。MoOおよびMoOを含有する薄膜は、有機発光ダイオード(OLED)、液晶ディスプレイ(LCD)、プラズマディスプレイパネル(PDP)、電界放出ディスプレイ(FED)、薄膜ソーラーセル、低抵抗オーミック接触ならびに他の電子デバイスおよび半導体デバイスに使用されてよい。 (もっと読む)


【課題】閾値電圧の絶対値を低く抑えながら、オフリーク電流を低下させることができる半導体装置の製造方法を提供する。
【解決手段】Nチャネル型TFT形成予定領域内のpoly−Si層4にリンを注入することにより、n領域8を形成した後、Pチャネル型TFT形成予定領域にのみ開口部が存在するレジストマスク9を用いて、ボロンのイオン注入を行うことにより、Pチャネル型TFTのソース・ドレイン領域となるp領域10を形成する。次に、レジストマスク9を残存させたまま、水素注入を行うことにより、Pチャネル型TFT形成予定領域内において、チャネル領域(poly−Si層4)及びソース・ドレイン領域(p領域10)の水素化処理を行う。このような方法によれば、Nチャネル型TFTに対する水素化処理が行われないため、Nチャネル型TFTにおける不要な閾値電圧の遷移が防止され、オフリーク電流の上昇を回避することができる。 (もっと読む)


【課題】 高い周波数が印加され、数cm〜数10cmの長さを有する配線の抵抗を低減し、伝送される信号波形のなまりを低減する。
【解決手段】 高周波が印加される配線111は、層間絶縁膜107を介して、配線111の線方向にそって複数設けられたコンタクトホールにより配線106と電気的に並列接続している配線構造を採用する。その配線構造を周辺回路一体型アクティブマトリクス型液晶表示装置の周辺回路に用いることで、高周波信号が印加される配線において信号波形のなまりを低減できる。 (もっと読む)


【課題】 電気特性の優れた多結晶TFTを提供する。
【解決手段】多結晶膜3を堆積させる工程、堆積した多結晶膜のうち所望の位置4のみを残すようにエッチングする工程、残された部分的な多結晶膜の中で所望の結晶方位の結晶粒5だけを、しかも所望の結晶面(ファセット)6を出した状態になるように異方性エッチングする工程、さらに、こうして得られた結晶核の上に膜を堆積し結晶化させる工程を用いる。 (もっと読む)


【課題】 CMOS−TFTを構成するp型及びn型TFTの各しきい値電圧を独立に効率良く(最小限のフォトリソグラフィーで)高精度に制御する。
【解決手段】 CMOS−TFTを製造するに際して、しきい値電圧(Vthp ,Vthn )制御として極低濃度にp型不純物(B:ボロン)の非選択的添加(p型及びn型TFTの双方に添加)及び選択的添加(n型TFTのみに添加)を連続的に行なう。具体的には、当初図4(a)のようにId −Vg 特性がp型及びn型TFT共に負シフトした状態から、非選択的添加により図4(b)のようにp型及びn型TFT共に正シフトさせてVthp を先ず仕様値とし、続いて選択的添加によりn型TFTのみ正シフトさせてVthn を仕様値に調整する。 (もっと読む)


521 - 535 / 535