アクティブマトリクス素子及びその検査方法
【課題】 データ信号線方向に隣接する画素電極間の短絡欠陥も検知できるアクティブマトリクス素子とその検査方法を提供する。
【解決手段】基板２上にマトリクス状に形成された走査信号線Ｇ１〜Ｇ５及びデータ信号線Ｄ１〜Ｄ５の交差部に形成され、データ信号線Ｄ１〜Ｄ５にドレイン３２、画素電極４にソース３３が接続されたスイッチング素子３と、走査信号線Ｇ１〜Ｇ５を介してゲート３１に走査信号を出力する垂直アドレス回路５と、データ信号線Ｄ１〜Ｄ５を介してドレイン３２にデータ信号を出力する水平アドレス回路６とを備え、データ信号線を偶数番目と奇数番目のデータ信号線群に分類するとき、特定の画素電極が接続するデータ信号線は、その画素電極に対して水平方向あるいは垂直方向に隣接するどの画素電極が接続するデータ信号線とも、異なるデータ信号線群に属する。
【解決手段】基板２上にマトリクス状に形成された走査信号線Ｇ１〜Ｇ５及びデータ信号線Ｄ１〜Ｄ５の交差部に形成され、データ信号線Ｄ１〜Ｄ５にドレイン３２、画素電極４にソース３３が接続されたスイッチング素子３と、走査信号線Ｇ１〜Ｇ５を介してゲート３１に走査信号を出力する垂直アドレス回路５と、データ信号線Ｄ１〜Ｄ５を介してドレイン３２にデータ信号を出力する水平アドレス回路６とを備え、データ信号線を偶数番目と奇数番目のデータ信号線群に分類するとき、特定の画素電極が接続するデータ信号線は、その画素電極に対して水平方向あるいは垂直方向に隣接するどの画素電極が接続するデータ信号線とも、異なるデータ信号線群に属する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置等に用いられるアクティブマトリクス素子及びその検査方法に関する。
【背景技術】
【０００２】
従来のアクティブマトリクス素子の検査方法は、特許文献１に記載されている。
即ち、特許文献１には、複数の走査信号線及び複数のデータ信号線がマトリクス状に交差して形成され、前記走査信号線及び前記データ信号線の交差部にはＴＦＴと前記ＴＦＴに接続された画素電極及び画素容量が形成された基板と、前記走査信号線を介して前記ＴＦＴのゲートに走査信号を出力する走査信号駆動回路と、前記データ信号線を介して前記ＴＦＴのソース（又は、ドレイン）にデータ信号を出力するデータ信号駆動回路と、前記データ信号駆動回路にデータ信号を入力する複数の映像信号入力端子を有する映像信号入力線と、を備え、前記複数の映像信号入力端子の一部に検査信号を入力して前記データ信号駆動回路を動作させ、水平方向に隣接するデータ信号線間の短絡欠陥が存在した場合に発生する電流、または電位の降下を検出することによって、前記隣接するデータ信号線間の短絡欠陥と特定できるようにしたアクティブマトリクス素子の検査方法が記載されている。さらに、特許文献１には、データ信号駆動回路に加えて走査信号回路も駆動させた状態、すなわちＴＦＴをオンさせた状態で上記の検査を行うことにより、隣接する画素電極間の短絡欠陥を検出する方法が記載されている。
【０００３】
ここで、短絡欠陥となるものとは、アクティブマトリクス素子を作成する際のフォトリソグラフィでの金属製のゴミ、金属配線に用いられるＡｌ等のエッチング残渣や金属異物の基板表面への付着等である。
【特許文献１】特開平８−６０４７号公報（第５頁〜第８頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載のアクティブマトリクス素子は、図１、図３、図４に記載のように、縦にならぶ一列の画素電極は、ＴＦＴを介して、すべて同一の信号線に接続されている。このことにより、特許文献１に記載されているように、走査信号回路も駆動させた状態、すなわちＴＦＴをオンさせた状態でデータ信号線間に発生する電流、あるいは電位降下を検出して発見される画素電極間の短絡は、左右に隣接する画素電極間の短絡のみであり、上下に隣接する画素電極間の短絡は検出されない。
【０００５】
また、特許文献１に記載のように、縦に並ぶ一列の画素電極は、ＴＦＴを介して、すべて同一の信号線に接続されている構成においては、つぎのような画像表示特性上の問題点が発生する。データ信号線は通常、アルミまたはアルミを主成分とする合金で構成され、データ信号駆動回路の出力トランジスタに接続される。このアルミ配線の加工精度や、アルミ部材の成分や密度ばらつき、さらには信号駆動回路の出力トランジスタの特性ばらつきにより、各画素に伝達される映像信号が、データ信号線ごとに微妙にばらつき、結果として、画像上の縦縞状ノイズとなってしまう。
【０００６】
そこで、本発明は、左右（走査線方向）に隣接する画素電極間の短絡欠陥だけでなく、上下（データ信号線方向）に隣接する画素電極間の短絡欠陥も検知できるとともに、上述したようなデータ信号線ごとの表示特性ばらつきを低減できる構成のアクティブマトリクス素子及びその検査方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本願における第１の発明は、基板上にマトリクス状に形成された水平方向に伸延する複数の走査信号線及び垂直方向に伸延する複数のデータ信号線と、前記複数の走査信号線及び前記データ信号線の交差部に形成され、前記複数のデータ信号線にドレインが接続された複数のスイッチング素子及び前記複数のスイッチング素子のソースに接続された複数の画素電極と、前記複数の走査信号線を介して前記スイッチング素子のゲートに走査信号を出力する垂直アドレス回路と、前記複数のデータ信号線を介して前記スイッチング素子のドレインにデータ信号を出力する水平アドレス回路とを備えたアクティブマトリクス素子において、前記データ信号線を偶数番目のデータ信号線群と奇数番目のデータ信号線群に分類するとき、前記複数の画素電極のうちの特定の画素電極が前記スイッチング素子を介して接続するデータ信号線は、前記特定の画素電極に対して水平方向あるいは垂直方向に隣接するいずれの画素電極が接続するデータ信号線とも異なるデータ信号線群に属することを特徴とするアクティブマトリクス素子を提供する。
第２の発明は、基板上にマトリクス状に形成された水平方向に伸延する複数の走査信号線及び垂直方向に伸延する複数のデータ信号線と、前記走査信号線及び前記データ信号線の交差部に形成され、前記複数のデータ信号線にドレインが接続された複数のスイッチング素子及び前記複数のスイッチング素子のソースに接続された複数の画素電極と、前記複数の走査信号線を介して前記スイッチング素子のゲートに走査信号を出力する垂直アドレス回路と、前記複数のデータ信号線を介して前記スイッチング素子のドレインにデータ信号を出力する水平アドレス回路とを備え、前記データ信号線を偶数番目のデータ信号線群と奇数番目のデータ信号線群に分類するとき、前記複数の画素電極のうちの特定の画素電極が前記スイッチング素子を介して接続するデータ信号線は、前記特定の画素電極に対して水平方向あるいは垂直方向に隣接するいずれの画素電極が接続するデータ信号線とも異なるデータ信号線群に属するアクティブマトリクス素子の検査方法において、前記偶数番目のデータ信号線群を並列接続し、前記奇数番目のデータ信号線群を並列接続し、前記偶数番目のデータ信号線群と奇数番目のデータ信号線群の間に電圧を印加して、前記偶数番目のデータ信号線群と奇数番目のデータ信号線群間に流れる電流を検出することにより、短絡欠陥を検知することを特徴とするアクティブマトリクス素子の検査方法を提供する。
【発明の効果】
【０００８】
以上のように、本願発明によれば、データ信号線を偶数番目のデータ信号線群と奇数番目のデータ信号線群に分類するとき、前記複数の画素電極のうちの特定の画素電極が前記スイッチング素子を介して接続するデータ信号線は、前記特定の画素電極に対して水平方向あるいは垂直方向に隣接するいずれの画素電極が接続するデータ信号線とも異なるデータ信号線群に属するので、左右（走査線方向）に隣接する画素電極間の短絡欠陥だけでなく、上下（データ信号線方向）に隣接する画素電極間の短絡欠陥も検知できる。これにより、これまでは液晶工程等の後工程を経て画像検査しなければ発見できなかった短絡欠陥が、電気特性評価の段階で事前に検知できる。したがって、組立工程の部材や工数のムダを削減でき、大幅なコストダウンが達成できる。
更に、データ信号線ごとの伝達信号ばらつきに起因する表示特性の劣化を低減できる。
【発明を実施するための最良の形態】
【０００９】
本発明の実施の形態におけるアクティブマトリクス素子及びその検査方法について図１〜図７を用いて説明する。
図１は、本発明の実施の形態におけるアクティブマトリクス素子を示す平面図である。図２は、本発明の実施の形態におけるアクティブマトリクス素子の変形例を示す平面図である。図３は、本発明の実施の形態のアクティブマトリクス素子の検査方法における第１実施例を説明するための平面図である。図４は、本発明の実施の形態におけるアクティブマトリクス素子の検査方法における第２実施例を説明するための平面図である。図５は、本発明の実施の形態におけるアクティブマトリクス素子の検査方法における第３実施例を説明するための平面図である。図６は、本発明の実施の形態におけるアクティブマトリクス素子の検査方法における第４実施例を説明するための平面図である。図７は、本発明の実施の形態におけるアクティブマトリクス素子の検査方法における第５実施例を説明するための平面図である。
【００１０】
図１に示すように、本発明の実施の形態におけるアクティブマトリクス素子１は、基板２上にマトリクス状に形成された複数の走査信号線Ｇ１、Ｇ２、Ｇ３、Ｇ４及び複数のデータ信号線Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５と、複数の走査信号線Ｇ１、Ｇ２、Ｇ３、Ｇ４及び複数のデータ信号線Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５の交差部に形成され、データ信号線Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５にドレイン３２が接続されたスイッチングトランジスタ３及びスイッチングトランジスタ３のソース３３に接続された画素電極４と、複数の走査信号線Ｇ１、Ｇ２、Ｇ３、Ｇ４を介してスイッチングトランジスタ３のゲート３１に走査信号を出力する垂直アドレス回路５と、複数のデータ信号線Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５を介してスイッチングトランジスタ３のドレイン３２にデータ信号を出力する水平アドレス回路６とを備えている。
【００１１】
奇数番目の走査信号線Ｇ１、Ｇ３、Ｇ５に接続する各スイッチングトランジスタ３のドレイン３２は、その画素に対して左側のデータ信号線Ｄ１〜Ｄ４に各々接続し、偶数番目の走査信号線Ｇ２、Ｇ４に接続する各スイッチングトランジスタ３のドレイン３２は、その画素に対して右側のデータ線Ｄ２〜Ｄ５に接続している。
このように、データ信号線は水平方向に数えて偶数番目のデータ信号線群と奇数番目のデータ信号線群からなり、特定の画素電極が前記スイッチング素子を介して接続するデータ信号線は、前記特定の画素電極に対して水平方向あるいは垂直方向に隣接するどの画素電極が接続するデータ信号線とも、異なるデータ信号線群に属するデータ信号線である。
【００１２】
次に、その作用について説明する。
水平アドレス回路６からデータ信号線Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５に画像データを供給した状態で、垂直アドレス回路５から走査信号を走査信号線Ｇ１、Ｇ２、Ｇ３、Ｇ４に順次供給して、この走査信号線Ｇ１、Ｇ２、Ｇ３、Ｇ４に接続されているスイッチングトランジスタ３をオンして、画素電極４に画像データを順次書き込む。このアクティブマトリクス素子１の上方に図示しない光変調層、図示しない光透過性の共通電極を配置し、画素電極４と前記図示しない共通電極との間に直流バイアスを印加し、前記図示しない共通電極上方から読み出し光を照射して画像表示させるものである。
【００１３】
本発明の実施の形態におけるアクティブマトリクス素子によれば、スイッチングトランジスタ３のドレイン３２が、各走査信号線毎に、前記した特定の画素に対して左右のデータ信号線に交互に接続されているので、画像表示ができるばかりでなく、偶数列のデータ信号線Ｄ２、Ｄ４間と奇数列のデータ信号線Ｄ１、Ｄ３、Ｄ５間同士を並列接続してそれらの間に電圧を印加して電流が流れば、短絡欠陥が有りとの検知を行うことができる。
【００１４】
次に、本発明の実施の形態におけるアクティブマトリクス素子の変形例について図２を用いて説明する。
本発明の実施の形態における変形例は、実施の形態におけるデータ信号線を各列２本ずつとし、スイッチングトランジスタ３のドレイン３１が、各走査信号線Ｇ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５毎に、一方のデータ信号線Ｄ１１、Ｄ２１、Ｄ３１、Ｄ４１、Ｄ５１と他方のデータ信号線Ｄ１２、Ｄ２２、Ｄ３２、Ｄ４２、Ｄ５２とに交互に接続されているものであり、それ以外は同様である。
その作用及び効果は、本発明の実施の形態と同様であるので、その説明を省略する。
【００１５】
次に、本発明の実施の形態のアクティブマトリクス素子１の検査方法について図３〜図７を用いて説明する。
以下では、左右に隣接する画素電極間に短絡欠陥がない場合とある場合について図３を用いて説明する。
図３に示すように、アクティブマトリクス素子１の検査装置１０は、奇数列のデータ信号線Ｄ１、Ｄ３、Ｄ５同士を並列接続し、偶数列のデータ信号線Ｄ２、Ｄ４同士を並列接続し、この並列接続された偶数列と奇数列のデータ信号線間に直流電源７と共に負荷抵抗８及びスイッチＳＷを直列に接続し、負荷抵抗８間の電圧を電圧計９で検知することにより行うものである。
【００１６】
ここで、走査信号線Ｇ２に互いに隣接してゲート３１、３１が接続されたスイッチングトランジスタ３、３のうち、奇数列のデータ信号線Ｄ３にスイッチングトランジスタ３のソース３３を介して接続された画素電極をＡ、偶数列のデータ信号線Ｄ４にスイッチングトランジスタ３のソース３３を介して接続された画素電極をＢとする。
【００１７】
図３に示すように、垂直アドレス回路５から走査信号線Ｇ２に走査信号を出力して、この走査信号線Ｇ２に接続されたスイッチングトランジスタ３のゲート３１をオンさせた状態で、スイッチＳＷを閉じて直流電源７から奇数列の信号データ線Ｄ１、Ｄ３、Ｄ５には正電圧、偶数列の信号データ線Ｄ２、Ｄ４には負電圧を印加する。
【００１８】
奇数列のデータ信号線Ｄ３に接続されている画素電極Ａには、スイッチングトランジスタ３を介して正電圧が印加される。一方、偶数列のデータ信号線Ｄ４に接続されている画素電極Ｂには、スイッチングトランジスタ３を介して負電圧が印加される。
画素電極Ａと画素電極Ｂとの間に短絡欠陥がない場合には、データ信号線Ｄ３、Ｄ４間に電流が流れにため、負荷抵抗８には電流が流れないので、電圧計９の電圧変化はなく、短絡欠陥はないと判定できる。
しかし、画素電極Ａと画素電極Ｂとの間に短絡欠陥がある場合には、画素電極Ａ、Ｂ間で画素電極Ｂを介して奇数列のデータ信号線Ｄ３と偶数列のデータ信号線Ｄ４との間を電流が流れるため、負荷抵抗８にも電流が流れるので、電圧計９の電圧変化を検出することにより短絡欠陥を特定できる。
【００１９】
次に、左右だけでなく、上下に隣接する画素電極間に短絡欠陥がない場合とある場合について図４を用いて説明する。
ここで、走査信号線Ｇ２に互いに隣接してゲート３１、３１が接続されたスイッチングトランジスタ３、３のうち、奇数列のデータ信号線Ｄ３にスイッチングトランジスタ３のソース３３を介して接続された画素電極をＡ、偶数列のデータ信号線Ｄ４にスイッチングトランジスタ３のソース３３を介して接続された画素電極をＢ、次の行の走査信号線Ｇ３に互いに隣接してゲート３１、３１が接続されたスイッチングトランジスタ３、３のうち、奇数列のデータ信号線Ｄ３にスイッチングトランジスタ３のソース３３を介して接続された画素電極をＣ、偶数列のデータ信号線Ｄ４にスイッチングトランジスタ３のソースを介して接続された画素電極をＤとする。
【００２０】
図４に示すように、垂直アドレス回路５から走査信号線Ｇ２、Ｇ３に走査信号を出力して、この走査信号線Ｇ２、Ｇ３に接続されたスイッチングトランジスタ３、３、３、３のゲート３１、３１、３１、３１をオンさせた状態で、スイッチＳＷを閉じて直流電源７から奇数列の信号線Ｄ１、Ｄ３、Ｄ５には、正電圧を、偶数列の信号データ線Ｄ２、Ｄ４には、負電圧を印加する。
この結果、奇数列のデータ信号線Ｄ３に接続されている画素電極Ａ、Ｃには、スイッチングトランジスタ３を介して正電圧が印加される。一方、偶数列のデータ信号線Ｄ４に接続されている画素電極Ｂ、Ｄには、スイッチングトランジスタ３を介して負電圧が印加される。
画素電極Ａ、Ｂ間、画素電極Ｂ、Ｃ間及び画素電極Ｃ、Ｄ間に短絡欠陥がない場合には、負荷抵抗８の両端には電流が流れないので、電圧計９の電圧変化はなく、短絡欠陥はないと判定できる。
【００２１】
しかし、画素電極Ａ、Ｂ間、画素電極Ｂ、Ｃ間及び画素電極Ｃ、Ｄ間のいずれかに短絡欠陥がある場合には、画素電極Ａ、ｂ間及び画素電極Ｂ、Ｃ間では、画素電極Ｂを介して、奇数列のデータ信号線Ｄ３と偶数列のデータ信号線Ｄ４に、画素電極Ｃ、Ｄ間では、画素電極Ｄを介して、奇数列のデータ信号線Ｄ４と偶数列のデータ信号線Ｄ５との間を電流が流れるため、負荷抵抗８に電流がながれるため、電圧計９で電圧変化を検出することにより短絡欠陥を特定できる。
【００２２】
次に、短絡欠陥を特定するのではなく、複数の画素電極間のいずれかに短絡欠陥がない場合とある場合について図５を用いて説明する。
図５に示すように、垂直アドレス回路５から走査信号線Ｇ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５に接続されたスイッチングトランジスタ３のゲート３１をオンさせた状態でスイッチＳＷを閉じて直流電源７から奇数列の信号データ線Ｄ１、Ｄ３、Ｄ５には、正電圧を、偶数列の信号データ線Ｄ２、Ｄ４には負電圧を印加する。
【００２３】
全ての画素電極間に短絡欠陥がない場合には、負荷抵抗８に電流が流れないので、電圧計９の電圧変化はなく、短絡欠陥はないと判定できる。
しかし、いずれかの画素電極間に短絡欠陥がある場合には、奇数列のデータ信号線Ｄ１、Ｄ３、Ｄ５と偶数列のデータ信号線Ｄ２、Ｄ４との間に電流が流れるため、負荷抵抗８に電流が流れるので、電圧計９で電圧変化を検出することにより短絡欠陥を検出できる。
このようにすると、短絡欠陥の位置は、特定できないものの全体として短絡欠陥があるか否かの判定を行うことができる。
本発明の実施の形態におけるアクティブマトリクス素子１の検査方法によれば、奇数列のデータ信号線Ｄ１、Ｄ３、Ｄ５同士を並列接続し、偶数列のデータ信号線Ｄ２、Ｄ４同士を並列接続し、この並列接続された偶数列と奇数列のデータ信号線間に直流電源７と共に負荷抵抗８及びスイッチＳＷを直列に接続し、負荷抵抗８間の電圧を電圧計９で検知することにより行うので、上下左右を問わず、隣接する画素電極間の短絡欠陥を検知できる。
【００２４】
次に、短絡欠陥の有無を奇数列と偶数列のデータ信号線それぞれに供給するビデオ信号線を用いて、アクティブマトリクス素子１の検査を行う方法について図６を用いて説明する。
図６に示す検査装置１１は、図３に示すアクティブマトリクス素子１の検査装置１０において、水平アドレス回路６と走査信号線Ｇ１との間に互いに平行な２本のビデオ信号線１２、１３が配線され、更に水平アドレス回路６と走査信号線Ｇ１との間にスイッチングトランジスタ１４が配置されて、このスイッチングトランジスタ１４のゲート１４１が水平アドレス回路６に接続され、ソース１４３が信号データ線Ｄ１、Ｄ２、Ｄ３、Ｄ４に接続されているものである。
【００２５】
更に、ビデオ信号線１２には、奇数列の信号データ線Ｄ１、Ｄ３、Ｄ５に接続されたスイッチングトランジスタ１４のドレイン１４２が、ビデオ信号線１３には、偶数列の信号データ線Ｄ２、Ｄ４に接続されたスイッチングトランジスタ１４のドレイン１４２が接続されている。そして、奇数列の信号データ線Ｄ１、Ｄ３、Ｄ５は、ビデオ信号線１２に並列接続され、偶数列の信号データ線Ｄ２、Ｄ４は、ビデオ信号線１３に並列接続され、これらの並列接続されたビデオ信号線１２、１３間に直流電源７と共に負荷抵抗８及びスイッチＳＷを直列に接続し、負荷抵抗８間の電圧を電圧計９で検知することにより行うものであり、それ以外は検査装置１０と同様である。
この作用及び効果は、検査装置１０を用いた場合と同様である。
【００２６】
次に、図６の変形例の検査装置１５は、検査装置１１において、水平アドレス回路６と対をなす水平アドレス回路１６を設け、ビデオ信号線１２を水平アドレス回路６と走査信号線Ｇ１の間に、ビデオ信号線１３を水平アドレス回路１６と走査信号線Ｇ５の間に、設けたものであり、それ以外は同様である。
この作用及び効果も、検査装置１０、１１を用いた場合と同様である。
なお、データ信号線の数は５本、走査信号線の数は５本の例について説明したが、それ以上であっても良い。
【００２７】
本発明の実施の実施の形態によれば、左右（走査線方向）に隣接する画素電極間の短絡欠陥だけでなく、上下（データ信号線方向）に隣接する画素電極間の短絡欠陥も検知できる。これにより、これまでは液晶工程等の後工程を経て画像検査しなければ発見できなかった短絡欠陥が、電気特性評価の段階で事前に検知できる。したがって、組立工程の部材や工数のムダを削減でき、大幅なコストダウンが達成できる。
【００２８】
以上、上下左右問わず隣接する画素電極間の短絡を検知できる効果について説明したが、本発明の実施の形態には、以下に示す画像品質の向上させる効果もある。
以下にそのことについて説明する。
データ信号線は通常、アルミまたはアルミを主成分とする合金で構成され、データ信号駆動回路の出力トランジスタに接続される。このアルミ配線の加工精度や、アルミ部材の成分や密度ばらつき、さらには信号駆動回路の出力トランジスタの特性ばらつきにより、各画素に伝達される映像信号が、データ信号線ごとに微妙にばらつき、結果として、画像上の縦縞状ノイズとなってしまう。
【００２９】
しかし、本発明の実施の形態によるアクティブマトリクス素子においては、上下に隣接する画素電極は、スイッチング素子を介して異なるデータ信号線に接続されている。この結果、データ信号線ごとにばらついた映像信号が伝達された場合においても、そのばらつきを画面内で緩和させ、データ信号線間のばらつきに起因する画像劣化を大幅に低減させる効果も有している。
【産業上の利用可能性】
【００３０】
基板上に配列される構成の撮像素子、ＭＯＳＦＥＴ等に広く適用できる。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施の形態におけるアクティブマトリクス素子を示す平面図である。
【図２】本発明の実施の形態におけるアクティブマトリクス素子の変形例を示す平面図である。
【図３】本発明の実施の形態のアクティブマトリクス素子の検査方法における第１実施例を説明するための平面図である。
【図４】本発明の実施の形態におけるアクティブマトリクス素子の検査方法における第２実施例を説明するための平面図である。
【図５】本発明の実施の形態におけるアクティブマトリクス素子の検査方法における第３実施例を説明するための平面図である。
【図６】本発明の実施の形態におけるアクティブマトリクス素子の検査方法における第４実施例を説明するための平面図である。
【図７】本発明の実施の形態におけるアクティブマトリクス素子の検査方法における第５実施例を説明するための平面図である。
【符号の説明】
【００３２】
１…アクティブマトリクス素子、２…基板、３、１４…スイッチングトランジスタ、３１…ゲート、３２…ドレイン、３３…ソース、１４１…ゲート、１４２…ドレイン、１４３…ソース、４…画素電極、５…垂直アドレス回路、６…水平アドレス回路、７…直流電源、８…負荷抵抗、９…電圧計、１０、１１、１５…検査装置、１２、１３…ビデオ信号線
【技術分野】
【０００１】
本発明は、液晶表示装置等に用いられるアクティブマトリクス素子及びその検査方法に関する。
【背景技術】
【０００２】
従来のアクティブマトリクス素子の検査方法は、特許文献１に記載されている。
即ち、特許文献１には、複数の走査信号線及び複数のデータ信号線がマトリクス状に交差して形成され、前記走査信号線及び前記データ信号線の交差部にはＴＦＴと前記ＴＦＴに接続された画素電極及び画素容量が形成された基板と、前記走査信号線を介して前記ＴＦＴのゲートに走査信号を出力する走査信号駆動回路と、前記データ信号線を介して前記ＴＦＴのソース（又は、ドレイン）にデータ信号を出力するデータ信号駆動回路と、前記データ信号駆動回路にデータ信号を入力する複数の映像信号入力端子を有する映像信号入力線と、を備え、前記複数の映像信号入力端子の一部に検査信号を入力して前記データ信号駆動回路を動作させ、水平方向に隣接するデータ信号線間の短絡欠陥が存在した場合に発生する電流、または電位の降下を検出することによって、前記隣接するデータ信号線間の短絡欠陥と特定できるようにしたアクティブマトリクス素子の検査方法が記載されている。さらに、特許文献１には、データ信号駆動回路に加えて走査信号回路も駆動させた状態、すなわちＴＦＴをオンさせた状態で上記の検査を行うことにより、隣接する画素電極間の短絡欠陥を検出する方法が記載されている。
【０００３】
ここで、短絡欠陥となるものとは、アクティブマトリクス素子を作成する際のフォトリソグラフィでの金属製のゴミ、金属配線に用いられるＡｌ等のエッチング残渣や金属異物の基板表面への付着等である。
【特許文献１】特開平８−６０４７号公報（第５頁〜第８頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献１に記載のアクティブマトリクス素子は、図１、図３、図４に記載のように、縦にならぶ一列の画素電極は、ＴＦＴを介して、すべて同一の信号線に接続されている。このことにより、特許文献１に記載されているように、走査信号回路も駆動させた状態、すなわちＴＦＴをオンさせた状態でデータ信号線間に発生する電流、あるいは電位降下を検出して発見される画素電極間の短絡は、左右に隣接する画素電極間の短絡のみであり、上下に隣接する画素電極間の短絡は検出されない。
【０００５】
また、特許文献１に記載のように、縦に並ぶ一列の画素電極は、ＴＦＴを介して、すべて同一の信号線に接続されている構成においては、つぎのような画像表示特性上の問題点が発生する。データ信号線は通常、アルミまたはアルミを主成分とする合金で構成され、データ信号駆動回路の出力トランジスタに接続される。このアルミ配線の加工精度や、アルミ部材の成分や密度ばらつき、さらには信号駆動回路の出力トランジスタの特性ばらつきにより、各画素に伝達される映像信号が、データ信号線ごとに微妙にばらつき、結果として、画像上の縦縞状ノイズとなってしまう。
【０００６】
そこで、本発明は、左右（走査線方向）に隣接する画素電極間の短絡欠陥だけでなく、上下（データ信号線方向）に隣接する画素電極間の短絡欠陥も検知できるとともに、上述したようなデータ信号線ごとの表示特性ばらつきを低減できる構成のアクティブマトリクス素子及びその検査方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本願における第１の発明は、基板上にマトリクス状に形成された水平方向に伸延する複数の走査信号線及び垂直方向に伸延する複数のデータ信号線と、前記複数の走査信号線及び前記データ信号線の交差部に形成され、前記複数のデータ信号線にドレインが接続された複数のスイッチング素子及び前記複数のスイッチング素子のソースに接続された複数の画素電極と、前記複数の走査信号線を介して前記スイッチング素子のゲートに走査信号を出力する垂直アドレス回路と、前記複数のデータ信号線を介して前記スイッチング素子のドレインにデータ信号を出力する水平アドレス回路とを備えたアクティブマトリクス素子において、前記データ信号線を偶数番目のデータ信号線群と奇数番目のデータ信号線群に分類するとき、前記複数の画素電極のうちの特定の画素電極が前記スイッチング素子を介して接続するデータ信号線は、前記特定の画素電極に対して水平方向あるいは垂直方向に隣接するいずれの画素電極が接続するデータ信号線とも異なるデータ信号線群に属することを特徴とするアクティブマトリクス素子を提供する。
第２の発明は、基板上にマトリクス状に形成された水平方向に伸延する複数の走査信号線及び垂直方向に伸延する複数のデータ信号線と、前記走査信号線及び前記データ信号線の交差部に形成され、前記複数のデータ信号線にドレインが接続された複数のスイッチング素子及び前記複数のスイッチング素子のソースに接続された複数の画素電極と、前記複数の走査信号線を介して前記スイッチング素子のゲートに走査信号を出力する垂直アドレス回路と、前記複数のデータ信号線を介して前記スイッチング素子のドレインにデータ信号を出力する水平アドレス回路とを備え、前記データ信号線を偶数番目のデータ信号線群と奇数番目のデータ信号線群に分類するとき、前記複数の画素電極のうちの特定の画素電極が前記スイッチング素子を介して接続するデータ信号線は、前記特定の画素電極に対して水平方向あるいは垂直方向に隣接するいずれの画素電極が接続するデータ信号線とも異なるデータ信号線群に属するアクティブマトリクス素子の検査方法において、前記偶数番目のデータ信号線群を並列接続し、前記奇数番目のデータ信号線群を並列接続し、前記偶数番目のデータ信号線群と奇数番目のデータ信号線群の間に電圧を印加して、前記偶数番目のデータ信号線群と奇数番目のデータ信号線群間に流れる電流を検出することにより、短絡欠陥を検知することを特徴とするアクティブマトリクス素子の検査方法を提供する。
【発明の効果】
【０００８】
以上のように、本願発明によれば、データ信号線を偶数番目のデータ信号線群と奇数番目のデータ信号線群に分類するとき、前記複数の画素電極のうちの特定の画素電極が前記スイッチング素子を介して接続するデータ信号線は、前記特定の画素電極に対して水平方向あるいは垂直方向に隣接するいずれの画素電極が接続するデータ信号線とも異なるデータ信号線群に属するので、左右（走査線方向）に隣接する画素電極間の短絡欠陥だけでなく、上下（データ信号線方向）に隣接する画素電極間の短絡欠陥も検知できる。これにより、これまでは液晶工程等の後工程を経て画像検査しなければ発見できなかった短絡欠陥が、電気特性評価の段階で事前に検知できる。したがって、組立工程の部材や工数のムダを削減でき、大幅なコストダウンが達成できる。
更に、データ信号線ごとの伝達信号ばらつきに起因する表示特性の劣化を低減できる。
【発明を実施するための最良の形態】
【０００９】
本発明の実施の形態におけるアクティブマトリクス素子及びその検査方法について図１〜図７を用いて説明する。
図１は、本発明の実施の形態におけるアクティブマトリクス素子を示す平面図である。図２は、本発明の実施の形態におけるアクティブマトリクス素子の変形例を示す平面図である。図３は、本発明の実施の形態のアクティブマトリクス素子の検査方法における第１実施例を説明するための平面図である。図４は、本発明の実施の形態におけるアクティブマトリクス素子の検査方法における第２実施例を説明するための平面図である。図５は、本発明の実施の形態におけるアクティブマトリクス素子の検査方法における第３実施例を説明するための平面図である。図６は、本発明の実施の形態におけるアクティブマトリクス素子の検査方法における第４実施例を説明するための平面図である。図７は、本発明の実施の形態におけるアクティブマトリクス素子の検査方法における第５実施例を説明するための平面図である。
【００１０】
図１に示すように、本発明の実施の形態におけるアクティブマトリクス素子１は、基板２上にマトリクス状に形成された複数の走査信号線Ｇ１、Ｇ２、Ｇ３、Ｇ４及び複数のデータ信号線Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５と、複数の走査信号線Ｇ１、Ｇ２、Ｇ３、Ｇ４及び複数のデータ信号線Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５の交差部に形成され、データ信号線Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５にドレイン３２が接続されたスイッチングトランジスタ３及びスイッチングトランジスタ３のソース３３に接続された画素電極４と、複数の走査信号線Ｇ１、Ｇ２、Ｇ３、Ｇ４を介してスイッチングトランジスタ３のゲート３１に走査信号を出力する垂直アドレス回路５と、複数のデータ信号線Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５を介してスイッチングトランジスタ３のドレイン３２にデータ信号を出力する水平アドレス回路６とを備えている。
【００１１】
奇数番目の走査信号線Ｇ１、Ｇ３、Ｇ５に接続する各スイッチングトランジスタ３のドレイン３２は、その画素に対して左側のデータ信号線Ｄ１〜Ｄ４に各々接続し、偶数番目の走査信号線Ｇ２、Ｇ４に接続する各スイッチングトランジスタ３のドレイン３２は、その画素に対して右側のデータ線Ｄ２〜Ｄ５に接続している。
このように、データ信号線は水平方向に数えて偶数番目のデータ信号線群と奇数番目のデータ信号線群からなり、特定の画素電極が前記スイッチング素子を介して接続するデータ信号線は、前記特定の画素電極に対して水平方向あるいは垂直方向に隣接するどの画素電極が接続するデータ信号線とも、異なるデータ信号線群に属するデータ信号線である。
【００１２】
次に、その作用について説明する。
水平アドレス回路６からデータ信号線Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５に画像データを供給した状態で、垂直アドレス回路５から走査信号を走査信号線Ｇ１、Ｇ２、Ｇ３、Ｇ４に順次供給して、この走査信号線Ｇ１、Ｇ２、Ｇ３、Ｇ４に接続されているスイッチングトランジスタ３をオンして、画素電極４に画像データを順次書き込む。このアクティブマトリクス素子１の上方に図示しない光変調層、図示しない光透過性の共通電極を配置し、画素電極４と前記図示しない共通電極との間に直流バイアスを印加し、前記図示しない共通電極上方から読み出し光を照射して画像表示させるものである。
【００１３】
本発明の実施の形態におけるアクティブマトリクス素子によれば、スイッチングトランジスタ３のドレイン３２が、各走査信号線毎に、前記した特定の画素に対して左右のデータ信号線に交互に接続されているので、画像表示ができるばかりでなく、偶数列のデータ信号線Ｄ２、Ｄ４間と奇数列のデータ信号線Ｄ１、Ｄ３、Ｄ５間同士を並列接続してそれらの間に電圧を印加して電流が流れば、短絡欠陥が有りとの検知を行うことができる。
【００１４】
次に、本発明の実施の形態におけるアクティブマトリクス素子の変形例について図２を用いて説明する。
本発明の実施の形態における変形例は、実施の形態におけるデータ信号線を各列２本ずつとし、スイッチングトランジスタ３のドレイン３１が、各走査信号線Ｇ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５毎に、一方のデータ信号線Ｄ１１、Ｄ２１、Ｄ３１、Ｄ４１、Ｄ５１と他方のデータ信号線Ｄ１２、Ｄ２２、Ｄ３２、Ｄ４２、Ｄ５２とに交互に接続されているものであり、それ以外は同様である。
その作用及び効果は、本発明の実施の形態と同様であるので、その説明を省略する。
【００１５】
次に、本発明の実施の形態のアクティブマトリクス素子１の検査方法について図３〜図７を用いて説明する。
以下では、左右に隣接する画素電極間に短絡欠陥がない場合とある場合について図３を用いて説明する。
図３に示すように、アクティブマトリクス素子１の検査装置１０は、奇数列のデータ信号線Ｄ１、Ｄ３、Ｄ５同士を並列接続し、偶数列のデータ信号線Ｄ２、Ｄ４同士を並列接続し、この並列接続された偶数列と奇数列のデータ信号線間に直流電源７と共に負荷抵抗８及びスイッチＳＷを直列に接続し、負荷抵抗８間の電圧を電圧計９で検知することにより行うものである。
【００１６】
ここで、走査信号線Ｇ２に互いに隣接してゲート３１、３１が接続されたスイッチングトランジスタ３、３のうち、奇数列のデータ信号線Ｄ３にスイッチングトランジスタ３のソース３３を介して接続された画素電極をＡ、偶数列のデータ信号線Ｄ４にスイッチングトランジスタ３のソース３３を介して接続された画素電極をＢとする。
【００１７】
図３に示すように、垂直アドレス回路５から走査信号線Ｇ２に走査信号を出力して、この走査信号線Ｇ２に接続されたスイッチングトランジスタ３のゲート３１をオンさせた状態で、スイッチＳＷを閉じて直流電源７から奇数列の信号データ線Ｄ１、Ｄ３、Ｄ５には正電圧、偶数列の信号データ線Ｄ２、Ｄ４には負電圧を印加する。
【００１８】
奇数列のデータ信号線Ｄ３に接続されている画素電極Ａには、スイッチングトランジスタ３を介して正電圧が印加される。一方、偶数列のデータ信号線Ｄ４に接続されている画素電極Ｂには、スイッチングトランジスタ３を介して負電圧が印加される。
画素電極Ａと画素電極Ｂとの間に短絡欠陥がない場合には、データ信号線Ｄ３、Ｄ４間に電流が流れにため、負荷抵抗８には電流が流れないので、電圧計９の電圧変化はなく、短絡欠陥はないと判定できる。
しかし、画素電極Ａと画素電極Ｂとの間に短絡欠陥がある場合には、画素電極Ａ、Ｂ間で画素電極Ｂを介して奇数列のデータ信号線Ｄ３と偶数列のデータ信号線Ｄ４との間を電流が流れるため、負荷抵抗８にも電流が流れるので、電圧計９の電圧変化を検出することにより短絡欠陥を特定できる。
【００１９】
次に、左右だけでなく、上下に隣接する画素電極間に短絡欠陥がない場合とある場合について図４を用いて説明する。
ここで、走査信号線Ｇ２に互いに隣接してゲート３１、３１が接続されたスイッチングトランジスタ３、３のうち、奇数列のデータ信号線Ｄ３にスイッチングトランジスタ３のソース３３を介して接続された画素電極をＡ、偶数列のデータ信号線Ｄ４にスイッチングトランジスタ３のソース３３を介して接続された画素電極をＢ、次の行の走査信号線Ｇ３に互いに隣接してゲート３１、３１が接続されたスイッチングトランジスタ３、３のうち、奇数列のデータ信号線Ｄ３にスイッチングトランジスタ３のソース３３を介して接続された画素電極をＣ、偶数列のデータ信号線Ｄ４にスイッチングトランジスタ３のソースを介して接続された画素電極をＤとする。
【００２０】
図４に示すように、垂直アドレス回路５から走査信号線Ｇ２、Ｇ３に走査信号を出力して、この走査信号線Ｇ２、Ｇ３に接続されたスイッチングトランジスタ３、３、３、３のゲート３１、３１、３１、３１をオンさせた状態で、スイッチＳＷを閉じて直流電源７から奇数列の信号線Ｄ１、Ｄ３、Ｄ５には、正電圧を、偶数列の信号データ線Ｄ２、Ｄ４には、負電圧を印加する。
この結果、奇数列のデータ信号線Ｄ３に接続されている画素電極Ａ、Ｃには、スイッチングトランジスタ３を介して正電圧が印加される。一方、偶数列のデータ信号線Ｄ４に接続されている画素電極Ｂ、Ｄには、スイッチングトランジスタ３を介して負電圧が印加される。
画素電極Ａ、Ｂ間、画素電極Ｂ、Ｃ間及び画素電極Ｃ、Ｄ間に短絡欠陥がない場合には、負荷抵抗８の両端には電流が流れないので、電圧計９の電圧変化はなく、短絡欠陥はないと判定できる。
【００２１】
しかし、画素電極Ａ、Ｂ間、画素電極Ｂ、Ｃ間及び画素電極Ｃ、Ｄ間のいずれかに短絡欠陥がある場合には、画素電極Ａ、ｂ間及び画素電極Ｂ、Ｃ間では、画素電極Ｂを介して、奇数列のデータ信号線Ｄ３と偶数列のデータ信号線Ｄ４に、画素電極Ｃ、Ｄ間では、画素電極Ｄを介して、奇数列のデータ信号線Ｄ４と偶数列のデータ信号線Ｄ５との間を電流が流れるため、負荷抵抗８に電流がながれるため、電圧計９で電圧変化を検出することにより短絡欠陥を特定できる。
【００２２】
次に、短絡欠陥を特定するのではなく、複数の画素電極間のいずれかに短絡欠陥がない場合とある場合について図５を用いて説明する。
図５に示すように、垂直アドレス回路５から走査信号線Ｇ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５に接続されたスイッチングトランジスタ３のゲート３１をオンさせた状態でスイッチＳＷを閉じて直流電源７から奇数列の信号データ線Ｄ１、Ｄ３、Ｄ５には、正電圧を、偶数列の信号データ線Ｄ２、Ｄ４には負電圧を印加する。
【００２３】
全ての画素電極間に短絡欠陥がない場合には、負荷抵抗８に電流が流れないので、電圧計９の電圧変化はなく、短絡欠陥はないと判定できる。
しかし、いずれかの画素電極間に短絡欠陥がある場合には、奇数列のデータ信号線Ｄ１、Ｄ３、Ｄ５と偶数列のデータ信号線Ｄ２、Ｄ４との間に電流が流れるため、負荷抵抗８に電流が流れるので、電圧計９で電圧変化を検出することにより短絡欠陥を検出できる。
このようにすると、短絡欠陥の位置は、特定できないものの全体として短絡欠陥があるか否かの判定を行うことができる。
本発明の実施の形態におけるアクティブマトリクス素子１の検査方法によれば、奇数列のデータ信号線Ｄ１、Ｄ３、Ｄ５同士を並列接続し、偶数列のデータ信号線Ｄ２、Ｄ４同士を並列接続し、この並列接続された偶数列と奇数列のデータ信号線間に直流電源７と共に負荷抵抗８及びスイッチＳＷを直列に接続し、負荷抵抗８間の電圧を電圧計９で検知することにより行うので、上下左右を問わず、隣接する画素電極間の短絡欠陥を検知できる。
【００２４】
次に、短絡欠陥の有無を奇数列と偶数列のデータ信号線それぞれに供給するビデオ信号線を用いて、アクティブマトリクス素子１の検査を行う方法について図６を用いて説明する。
図６に示す検査装置１１は、図３に示すアクティブマトリクス素子１の検査装置１０において、水平アドレス回路６と走査信号線Ｇ１との間に互いに平行な２本のビデオ信号線１２、１３が配線され、更に水平アドレス回路６と走査信号線Ｇ１との間にスイッチングトランジスタ１４が配置されて、このスイッチングトランジスタ１４のゲート１４１が水平アドレス回路６に接続され、ソース１４３が信号データ線Ｄ１、Ｄ２、Ｄ３、Ｄ４に接続されているものである。
【００２５】
更に、ビデオ信号線１２には、奇数列の信号データ線Ｄ１、Ｄ３、Ｄ５に接続されたスイッチングトランジスタ１４のドレイン１４２が、ビデオ信号線１３には、偶数列の信号データ線Ｄ２、Ｄ４に接続されたスイッチングトランジスタ１４のドレイン１４２が接続されている。そして、奇数列の信号データ線Ｄ１、Ｄ３、Ｄ５は、ビデオ信号線１２に並列接続され、偶数列の信号データ線Ｄ２、Ｄ４は、ビデオ信号線１３に並列接続され、これらの並列接続されたビデオ信号線１２、１３間に直流電源７と共に負荷抵抗８及びスイッチＳＷを直列に接続し、負荷抵抗８間の電圧を電圧計９で検知することにより行うものであり、それ以外は検査装置１０と同様である。
この作用及び効果は、検査装置１０を用いた場合と同様である。
【００２６】
次に、図６の変形例の検査装置１５は、検査装置１１において、水平アドレス回路６と対をなす水平アドレス回路１６を設け、ビデオ信号線１２を水平アドレス回路６と走査信号線Ｇ１の間に、ビデオ信号線１３を水平アドレス回路１６と走査信号線Ｇ５の間に、設けたものであり、それ以外は同様である。
この作用及び効果も、検査装置１０、１１を用いた場合と同様である。
なお、データ信号線の数は５本、走査信号線の数は５本の例について説明したが、それ以上であっても良い。
【００２７】
本発明の実施の実施の形態によれば、左右（走査線方向）に隣接する画素電極間の短絡欠陥だけでなく、上下（データ信号線方向）に隣接する画素電極間の短絡欠陥も検知できる。これにより、これまでは液晶工程等の後工程を経て画像検査しなければ発見できなかった短絡欠陥が、電気特性評価の段階で事前に検知できる。したがって、組立工程の部材や工数のムダを削減でき、大幅なコストダウンが達成できる。
【００２８】
以上、上下左右問わず隣接する画素電極間の短絡を検知できる効果について説明したが、本発明の実施の形態には、以下に示す画像品質の向上させる効果もある。
以下にそのことについて説明する。
データ信号線は通常、アルミまたはアルミを主成分とする合金で構成され、データ信号駆動回路の出力トランジスタに接続される。このアルミ配線の加工精度や、アルミ部材の成分や密度ばらつき、さらには信号駆動回路の出力トランジスタの特性ばらつきにより、各画素に伝達される映像信号が、データ信号線ごとに微妙にばらつき、結果として、画像上の縦縞状ノイズとなってしまう。
【００２９】
しかし、本発明の実施の形態によるアクティブマトリクス素子においては、上下に隣接する画素電極は、スイッチング素子を介して異なるデータ信号線に接続されている。この結果、データ信号線ごとにばらついた映像信号が伝達された場合においても、そのばらつきを画面内で緩和させ、データ信号線間のばらつきに起因する画像劣化を大幅に低減させる効果も有している。
【産業上の利用可能性】
【００３０】
基板上に配列される構成の撮像素子、ＭＯＳＦＥＴ等に広く適用できる。
【図面の簡単な説明】
【００３１】
【図１】本発明の実施の形態におけるアクティブマトリクス素子を示す平面図である。
【図２】本発明の実施の形態におけるアクティブマトリクス素子の変形例を示す平面図である。
【図３】本発明の実施の形態のアクティブマトリクス素子の検査方法における第１実施例を説明するための平面図である。
【図４】本発明の実施の形態におけるアクティブマトリクス素子の検査方法における第２実施例を説明するための平面図である。
【図５】本発明の実施の形態におけるアクティブマトリクス素子の検査方法における第３実施例を説明するための平面図である。
【図６】本発明の実施の形態におけるアクティブマトリクス素子の検査方法における第４実施例を説明するための平面図である。
【図７】本発明の実施の形態におけるアクティブマトリクス素子の検査方法における第５実施例を説明するための平面図である。
【符号の説明】
【００３２】
１…アクティブマトリクス素子、２…基板、３、１４…スイッチングトランジスタ、３１…ゲート、３２…ドレイン、３３…ソース、１４１…ゲート、１４２…ドレイン、１４３…ソース、４…画素電極、５…垂直アドレス回路、６…水平アドレス回路、７…直流電源、８…負荷抵抗、９…電圧計、１０、１１、１５…検査装置、１２、１３…ビデオ信号線
【特許請求の範囲】
【請求項１】
基板上にマトリクス状に形成された水平方向に伸延する複数の走査信号線及び垂直方向に伸延する複数のデータ信号線と、前記複数の走査信号線及び前記データ信号線の交差部に形成され、前記複数のデータ信号線にドレインが接続された複数のスイッチング素子及び前記複数のスイッチング素子のソースに接続された複数の画素電極と、前記複数の走査信号線を介して前記スイッチング素子のゲートに走査信号を出力する垂直アドレス回路と、前記複数のデータ信号線を介して前記スイッチング素子のドレインにデータ信号を出力する水平アドレス回路とを備えたアクティブマトリクス素子において、
前記データ信号線を偶数番目のデータ信号線群と奇数番目のデータ信号線群に分類するとき、前記複数の画素電極のうちの特定の画素電極が前記スイッチング素子を介して接続するデータ信号線は、前記特定の画素電極に対して水平方向あるいは垂直方向に隣接するいずれの画素電極が接続するデータ信号線とも異なるデータ信号線群に属することを特徴とするアクティブマトリクス素子。
【請求項２】
基板上にマトリクス状に形成された水平方向に伸延する複数の走査信号線及び垂直方向に伸延する複数のデータ信号線と、前記走査信号線及び前記データ信号線の交差部に形成され、前記複数のデータ信号線にドレインが接続された複数のスイッチング素子及び前記複数のスイッチング素子のソースに接続された複数の画素電極と、前記複数の走査信号線を介して前記スイッチング素子のゲートに走査信号を出力する垂直アドレス回路と、前記複数のデータ信号線を介して前記スイッチング素子のドレインにデータ信号を出力する水平アドレス回路とを備え、前記データ信号線を偶数番目のデータ信号線群と奇数番目のデータ信号線群に分類するとき、前記複数の画素電極のうちの特定の画素電極が前記スイッチング素子を介して接続するデータ信号線は、前記特定の画素電極に対して水平方向あるいは垂直方向に隣接するいずれの画素電極が接続するデータ信号線とも異なるデータ信号線群に属するアクティブマトリクス素子の検査方法において、
前記偶数番目のデータ信号線群を並列接続し、前記奇数番目のデータ信号線群を並列接続し、前記偶数番目のデータ信号線群と奇数番目のデータ信号線群の間に電圧を印加して、前記偶数番目のデータ信号線群と奇数番目のデータ信号線群間に流れる電流を検出することにより、短絡欠陥を検知することを特徴とするアクティブマトリクス素子の検査方法。
【請求項１】
基板上にマトリクス状に形成された水平方向に伸延する複数の走査信号線及び垂直方向に伸延する複数のデータ信号線と、前記複数の走査信号線及び前記データ信号線の交差部に形成され、前記複数のデータ信号線にドレインが接続された複数のスイッチング素子及び前記複数のスイッチング素子のソースに接続された複数の画素電極と、前記複数の走査信号線を介して前記スイッチング素子のゲートに走査信号を出力する垂直アドレス回路と、前記複数のデータ信号線を介して前記スイッチング素子のドレインにデータ信号を出力する水平アドレス回路とを備えたアクティブマトリクス素子において、
前記データ信号線を偶数番目のデータ信号線群と奇数番目のデータ信号線群に分類するとき、前記複数の画素電極のうちの特定の画素電極が前記スイッチング素子を介して接続するデータ信号線は、前記特定の画素電極に対して水平方向あるいは垂直方向に隣接するいずれの画素電極が接続するデータ信号線とも異なるデータ信号線群に属することを特徴とするアクティブマトリクス素子。
【請求項２】
基板上にマトリクス状に形成された水平方向に伸延する複数の走査信号線及び垂直方向に伸延する複数のデータ信号線と、前記走査信号線及び前記データ信号線の交差部に形成され、前記複数のデータ信号線にドレインが接続された複数のスイッチング素子及び前記複数のスイッチング素子のソースに接続された複数の画素電極と、前記複数の走査信号線を介して前記スイッチング素子のゲートに走査信号を出力する垂直アドレス回路と、前記複数のデータ信号線を介して前記スイッチング素子のドレインにデータ信号を出力する水平アドレス回路とを備え、前記データ信号線を偶数番目のデータ信号線群と奇数番目のデータ信号線群に分類するとき、前記複数の画素電極のうちの特定の画素電極が前記スイッチング素子を介して接続するデータ信号線は、前記特定の画素電極に対して水平方向あるいは垂直方向に隣接するいずれの画素電極が接続するデータ信号線とも異なるデータ信号線群に属するアクティブマトリクス素子の検査方法において、
前記偶数番目のデータ信号線群を並列接続し、前記奇数番目のデータ信号線群を並列接続し、前記偶数番目のデータ信号線群と奇数番目のデータ信号線群の間に電圧を印加して、前記偶数番目のデータ信号線群と奇数番目のデータ信号線群間に流れる電流を検出することにより、短絡欠陥を検知することを特徴とするアクティブマトリクス素子の検査方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００６−３８２０（Ｐ２００６−３８２０Ａ）
【公開日】平成１８年１月５日（２００６．１．５）
【国際特許分類】
【出願番号】特願２００４−１８２７２５（Ｐ２００４−１８２７２５）
【出願日】平成１６年６月２１日（２００４．６．２１）
【出願人】（０００００４３２９）日本ビクター株式会社 (3,896)
【Ｆターム（参考）】
【公開日】平成１８年１月５日（２００６．１．５）
【国際特許分類】
【出願日】平成１６年６月２１日（２００４．６．２１）
【出願人】（０００００４３２９）日本ビクター株式会社 (3,896)
【Ｆターム（参考）】
[ Back to top ]