説明

Fターム[4M104AA08]の内容

半導体の電極 (138,591) | 基板材料 (12,576) | 非単結晶半導体 (766)

Fターム[4M104AA08]に分類される特許

621 - 640 / 766


【課題】パッシベーションおよびゲート絶縁膜のエッチング時の形状制御を可能とし、導電層の段切れを防止可能とし、品質を向上させた薄膜トランジスタ、これを用いた液晶表示装置およびその製造方法を提供する。
【解決手段】 絶縁基板1上にゲート層2、ゲート絶縁膜3、半導体層4、ドレイン層5、パッシベーション層60を設け、かつ前記パッシベーション層60上に配置された導電層7がコンタクトホールを介して前記ゲート層2若しくは前記ドレイン層5と接続される薄膜トランジスタにおいて、前記パッシベーション層60が、表面側を高速エッチングレート層62、基板側を低速エッチングレート層61の2層以上で形成され、かつ前記高速エッチングレート層62の膜厚を前記導電層7の膜厚以下とする。 (もっと読む)


【解決手段】液晶ディスプレイ(LCD)の一部にされる金属特徴を定めるための方法およびシステムが提供される。この方法は、ガラス基板に対して施され、ガラス基板は、ガラス基板上にまたはガラス基板の層上に定められたブランケット導電性金属層(例えば障壁層)を有する。ブランケット導電性金属層の上には、反転フォトレジストマスクが塗布される。次いで、反転フォトレジストマスクの上に、めっきメニスカスが形成される。めっきメニスカスは、少なくとも電解液およびめっき化学剤を含み、めっきメニスカスは、ブランケット導電性金属層の上の、反転フォトレジストマスクによって覆われていない領域内に金属特徴を形成する。 (もっと読む)


【課題】簡易な方法で、トランジスタのソース・ドレイン電極間のチャネル長を短く、均一に形成する。
【解決手段】表面に下地絶縁膜102を形成したガラス基板101上にソース・ドレイン電極103を形成し、ソース・ドレイン間に不純物含有液体シリコン材料を塗布して塗布膜104を形成し、塗布膜104にレーザー光を照射して一部を除去し、第1の塗布膜106と第2の塗布膜107とに分離し、第1の塗布膜106と第2の塗布膜107とを焼成してN型シリコン膜にする。さらに、第1のN型シリコン膜108と第2のN型シリコン膜109の間に半導体膜110を形成し、半導体膜110上にゲート絶縁膜111、ゲート電極113を順次形成する。 (もっと読む)


【課題】 ゲート電極の膜厚を厚く形成することなく、ゲート電極の十分な遮光性と低抵抗化とを両立することができる電気光学装置を提供する。
【解決手段】 多結晶シリコン層5aと、多結晶シリコン層5aに積層する高融点金属の硅化物層5bと、硅化物層5bに積層する高融点金属層5cとを具備する多層構造の薄膜でTFT30のゲート電極3aを形成することにより、ゲート電極3aの膜厚を厚く形成することなく、十分な遮光性と低抵抗化とを両立する。すなわち、多結晶シリコン層5aの上層に積層された高融点金属の硅化物層5b及び高融点金属層5cを積層によって、ゲート電極3aの低抵抗化が実現され、同時に、硅化物層5bの上層に積層されたシリコン成分を含まない高融点金属層5cによって、TFT基板10にアニール処理が行われた場合等にも、薄い膜厚でゲート電極3aの遮光性が十分に確保される。
(もっと読む)


【課題】製造プロセスにおけるプラズマ電流により破壊されることを防止でき、且つダイオードの耐圧が上昇してしまうことを回避した半導体装置及び半導体装置の製造方法を提供する。
【解決手段】半導体装置10は、支持基板であるシリコン基板101aと、シリコン基板101a上の酸化膜101bと、酸化膜101b上のシリコン薄膜101cとを有するSOI基板101を用い、これのシリコン薄膜101c上に形成された入力端子IN(第2上層配線134)と、シリコン薄膜101c上に形成されたVss端子Tvss(第1上層配線139)と、シリコン薄膜101cに形成され、入力端子INとVss端子Tvssとに接続された半導体素子(例えばインバータ11)と、シリコン薄膜101cに形成され、Vss端子Tvssから入力端子INへ順方向に接続された保護ダイオード12とを有する。 (もっと読む)


【課題】より良好な電気的特性を有する化合物半導体を用いた薄膜トランジスタを有する半導体装置、及びその作製方法を提供することを目的とする。
【解決手段】半導体層として化合物半導体材料を用い、半導体層とソース電極層及びドレイン電極層との間に、それぞれ導電性の有機化合物及び無機化合物を含むバッファ層を形成する。バッファ層は有機化合物及び無機化合物を含む層として形成される。化合物半導体材料を用いた半導体層とソース電極層及びドレイン電極層との間に介在するバッファ層によって、半導体層とソース電極層及びドレイン電極層との導電性は向上し、電気的に良好な接続を行うことができる。 (もっと読む)


【課題】 フォトマスクの枚数を低減して製造コストの低減が可能なパターニング方法を提供する。
【解決手段】 (a)電極層20およびオーミック接続層30を順に積層形成する工程と、(b)接続層30の表面の所定位置にエッチングマスク層40を形成する工程と、(c)接続層30のa−Si材料のエッチングレートが、電極層20のMo材料およびエッチングマスク層40のレジスト材料のエッチングレートより大きくなる第1エッチングと、(d)電極層20のMo材料およびエッチングマスク層40のレジスト材料のエッチングレートが、接続層30のa−Si材料のエッチングレートより大きくなる第2エッチングとを、繰り返し実施することにより、接続層30および電極層20をパターニングするとともに、電極層20の側面を傾斜面とする工程とを有する。 (もっと読む)


【課題】アクティブマトリクス基板を製造する際に必要なフォトマスクの枚数を従来よりも減らすと共に、低消費電力駆動を実現する。
【解決手段】まず、第1のフォトマスクを用いて、ゲート線1、ゲート電極1a及びソース線下層部3aを形成する。次いで、第2のフォトマスク11を用いてレジスト層12を形成する。続いて、レジスト層12の第1開口部12aを介してn+アモルファスシリコン膜、真性アモルファスシリコン膜及びゲート絶縁膜4をエッチングする。その後、レジスト層12の第2開口部12bを介してn+アモルファスシリコン膜をエッチングして、ソース領域5b及びドレイン領域5cをパターニングして半導体層5を形成する。さらに、第3のフォトマスクを用いて、コンタクトホール6a、6b及び6cを形成する。最後に、第4のフォトマスクを用いて画素電極8a及びソース線3を形成する。 (もっと読む)


【課題】コンタクト抵抗の低いトランジスタを提供する。
【解決手段】P型又はN型を付与する不純物元素を含む半導体膜と、その上に形成された絶縁膜と、少なくとも前記絶縁膜に形成されたコンタクトホールを介して前記半導体膜と電気的に接続された電極又は配線とを有し、前記半導体膜は、所定の深さよりも深い領域に含まれる前記不純物元素の濃度が第1の範囲(1×1020/cm以下)であり、且つ前記所定の深さより浅い領域に含まれる前記不純物元素の濃度が第2の範囲(1×1020/cmを超える)であり、前記半導体膜の、前記電極又は配線と接する部分よりも深い領域は、前記不純物元素の濃度が前記第1の範囲である。 (もっと読む)


【課題】
本発明は、プラスチック基板が熱によって変形することを防止して正確な薄膜パターンを形成する方法を提供する。
【解決手段】
本発明による表示板を製造する方法は、可撓性基板を形成する段階、前記基板の上にゲート線を形成する段階、前記基板の上にゲート絶縁膜を積層する段階、前記ゲート絶縁膜の上に半導体層を形成する段階、前記半導体層の上にデータ線及びドレーン電極を形成する段階、そして前記ドレーン電極と電気的に連結されている画素電極を形成する段階を含み、前記ゲート線を形成する段階、ゲート絶縁膜を積層する段階、半導体層を形成する段階、ソース電極を含むデータ線及びドレーン電極を形成する段階、そして画素電極を形成する段階のうち、少なくとも一つは温度80℃乃至150℃及び1×10-6乃至9×10-6Torrの真空度でスパッタリングする段階を含む。 (もっと読む)


【課題】膜パターンの機能(導電膜の場合は導電性)を阻害させることなく、基体に対する密着力が高い膜パターンを、液滴吐出法により提供する。
【解決手段】基板上にインクジェットから液滴を吐出し、乾燥固化し、密着性機能を持つドットアレイ10を形成する。このときドット直径以上のピッチで形成する。密着性機能を持つドットアレイの周りに導電性機能を持つドットアレイ11をドット直径以上のピッチで液滴吐出し、乾燥固化する。この後、導電性機能を持つドットの間にドットが一部重ねて連結するように導電性機能を持つドットアレイ12,13,14を同様の方法で形成する。密着性機能を持つドットアレイは機能性ドットアレイは基体表面に選択的に形成できるので、表面に電極等が形成されている基板にも適用できる。 (もっと読む)


【課題】下部バリアメタル層の省略を可能にすると共に、工程数を増やすことなく簡略化し、Al系合金膜を薄膜トランジスタの半導体層に対し直接かつ確実に接続することができ、しかも、Al合金膜に対して低い熱プロセス温度を適用した場合でも、透明画素電極間の低電気抵抗率化を達成し得るソース−ドレイン電極を提供する。
【解決手段】薄膜トランジスタの半導体層33と、ソース−ドレイン電極34と、透明画素電極5とを有する薄膜トランジスタ基板において、ソース−ドレイン電極34は、合金成分としてNiを0.1〜6原子%含有するAl合金の薄膜からなり、Al合金の薄膜は薄膜トランジスタの半導体層33と直接接続している。 (もっと読む)


【課題】 液状の導電性材料を充填・硬化することで膜パターンを上記基板上に形成するためのバンクが形成されている膜パターン形成用基板やそれを用いた基板の製造コストを抑える。
【解決手段】 本発明の膜パターン形成用基板は、少なくとも一つの膜部材がバンクを成している。例えば、a−Si膜13とn+型a−Si膜15とがバンクを成している。そこへ液状の導電性材料を充填・硬化することで膜パターンを上記基板上に形成する。したがってバンク形成専用のプロセスや部材が不要になる。 (もっと読む)


【課題】酸化物半導体を用いたFETをはじめとする酸化物半導体デバイスの製造方法において、低コストでかつ高品質・高性能の素子を提供する。
【解決手段】 酸化物半導体をチャネル層14として用いたFETの製造方法において、チャネル層14を成す酸化物半導体の所望の場所に短波長の光または高エネルギーの粒子を照射する。そして低導電率のチャネル層14に高導電率のドレイン15およびソース16を形成することにより、チャネル層14の界面状態を良好に保ったFETを製造する。あるいは、高導電率の酸化物半導体の所望の場所に光触媒を接触させ、光触媒に光を照射して酸化物半導体に低導電率の部分を形成する。その低導電率の部分をチャネル層に用いて、チャネル層の界面状態を良好に保ったFETを製造する。 (もっと読む)


【課題】 有機EL発光層などの自発光素子を用いてディスプレイを作製する際に両面で発光するディスプレイを作製することができるようにする。
【解決手段】 薄膜トランジスタ(Thin Film Transistor TFT)705で発光層713における発光を駆動し、発光層713を下部電極709と上部電極715とで挟む発光素子において、TFT705の活性層がInとGaとZnを含み、かつ電子キャリア濃度が1018/cm3未満であり、かつ少なくとも一部が非晶質の酸化物であり、かつTFT705のドレイン電極に発光層713の一部が電気的に接続され、少なくともTFT705の電極と、下部電極709と、下部電極709とドレイン電極とを接続する電極とが透明である。 (もっと読む)


【課題】 電極層と半導体層との接触抵抗が低く、密着性と経時安定性に優れた酸化物半導体素子を提供する。
【解決手段】 酸化物半導体層と貴金属電極との間に、それらの間の密着性を向上させるための密着性向上層106が分散して配置され、前記酸化物半導体層と貴金属電極が接触する部分を有する。密着性向上層106は、島状又はストライプ状に分散している。密着性向上層106は、10nm以下の厚さを有し、Ti、Ni、Cr、V、Hf、Zr、Nb、Ta、Mo又はWの少なくとも1つを含む。貴金属電極103の材料は、Au、Pt又はPdの少なくとも1つを含む。 (もっと読む)


【課題】 成膜中及び成膜後の雰囲気からの水分や酸素の吸着及び拡散を抑制し、全体として高比誘電率を有する絶縁層を提供することを目的とする。
【解決手段】 チャネルとチャネル上に絶縁層を有するトランジスタ1であって、絶縁層はチャネル側から第1の絶縁層5、第2の絶縁層4、第3の絶縁層3を有しており、第2の絶縁層4が第1の絶縁層5及び第3の絶縁層3よりも比誘電率が高く、第1の絶縁層5と第2の絶縁層4及び第2の絶縁層4と第3の絶縁層3各々の界面にはアモルファス領域が存在する。 (もっと読む)


【課題】 リーク電流を減らすことを可能にするとともにフラットバンド電圧がシフトするのを抑制することを可能にする。
【解決手段】 半導体基板2上に設けられた酸素を含む高誘電体からなるゲート絶縁膜4と、ゲート絶縁膜上に設けられ、酸素を含む電気伝導体からなる電気伝導体膜6と、電気伝導体膜上に設けられたゲート電極8と、を備えている。 (もっと読む)


【課題】ソース領域及びドレイン領域における不純物の活性化及びコンタクト抵抗の低減を効率良く行うことができる、生産性に優れた半導体装置の製造方法を提供すること。
【解決手段】基板上に半導体膜を形成する工程、前記半導体膜を含む前記基板上にゲート絶縁膜を形成する工程、前記ゲート絶縁膜上にゲート電極を形成する工程、前記ゲート電極をマスクとして前記ゲート絶縁膜をエッチングし、前記半導体膜を露出する工程、全面に金属層を形成する工程、前記ゲート電極をマスクとして前記半導体膜に不純物を注入する工程、及び前記不純物注入領域に熱処理を施し、前記半導体膜中の不純物を活性化するとともに、前記半導体膜と金属層との界面に金属シリサイド層を形成する工程を具備することを特徴とする。 (もっと読む)


【課題】配線等のパターンを、材料の利用効率を向上させ、かつ、作製工程を簡略化して作製した半導体装置を提供することを目的とする。また配線等のパターンを所望の形状で制御性よく形成できる技術を提供することを目的とする。
【解決手段】パターン材料を含む組成物からなる複数の第1の液滴を第1の線上に中心を有するように吐出し、第1の液滴の間に複数の第2の液滴を第2の線上に中心を有するように吐出して形成されたパターンを有する半導体装置である。第1の線と第2の線とが一定の距離を有するため、パターンの側端部が波状形状となる。 (もっと読む)


621 - 640 / 766