【課題】ショットキー障壁の高さおよび幅を容易に制御でき、短チャネル効果を効果的に抑制できる半導体装置を提供する。
【解決手段】シリコン基板１と接してショットキー接合を形成するソース領域１０,ドレイン領域１１と、上記シリコン基板１とソース領域１０との境界が露出する部分およびシリコン基板１とドレイン領域１１との境界が露出する部分を被覆するように設けられた絶縁層を備える。上記絶縁層は、シリコン基板１とソース領域１０との境界およびシリコン基板１とドレイン領域１１との境界を跨ぐように、シリコン基板１とソース領域１０に接すると共にシリコン基板１とドレイン領域１１に接する固定電荷を含む領域８を有する。 （もっと読む）

【課題】トランジスタアレイパネルの表面がキャパシタの上の部分と配線の上の部分との間で段差のないようにすること。
【解決手段】信号線群Ｙをパターニングするとともにトランジスタ２１のゲート２１ｇ及びキャパシタ２４の電極２４ａをパターニングし、ゲート絶縁膜３１を成膜する。半導体膜８１をゲート絶縁膜３１上に成膜し、チャネル保護膜２１ｐをパターニングするとともに絶縁膜７２を信号線群Ｙに重ねるようにパターニングする。オーミック膜２１ａ，２１ｂをパターニングし、エッチングによって半導体膜８１から半導体膜７１及び半導体膜２１ｃを得る。走査線Ｘ、供給線Ｚをパターニングするとともに、トランジスタ２１のソース２１ｓ、ドレイン２１ｄ及びキャパシタ２４の電極２４ｂをパターニングする。保護絶縁膜３２を成膜し、平坦化膜３３を成膜し、画素ごとに有機ＥＬ素子Ｌをパターニングする。 （もっと読む）

【課題】アルミニウム合金膜と透明電極が直接コンタクトすることを可能とし、バリアメタルの省略を可能にするアルミニウム合金膜の形成に有用なスパッタリングターゲットを提供すること。
【解決手段】アルミニウム合金膜を形成するためのスパッタリングターゲットであって、合金成分として、Ｘ_１（Ｘ_１＝Ａｇ，Ｚｎ，Ｃｕ，Ｎｉの少なくとも１種）を０．１〜６原子％と、Ｘ_２（Ｘ_２＝Ｎｄ）を０．１〜６原子％含み、それらの含有量が、下記式（Ｉ）の関係を満たすアルミニウム合金膜形成用のスパッタリングターゲットである。
０．７≦０．５×ＣＸ_１＋ＣＸ_２≦４．５……（Ｉ）
［式中、ＣＸ_１はアルミニウム合金中のＡｇ，Ｚｎ，Ｃｕ，Ｎｉの含有量（原子％）、ＣＸ_２は、アルミニウム合金中のＮｄの含有量（原子％）をそれぞれ表す］ （もっと読む）

【課題】 特に液滴吐出法によって形成する配線等の導電パターンを、その成分元素の拡散を起こさせることなく良好に形成することができるようにした導電パターンの形成方法等を提供する。
【解決手段】 導電性材料を含有してなる機能液を基板Ｐ上に配置して導電パターン８２を形成する方法である。基板Ｐ上に導電パターン８２の形成領域に対応したバンクＢ１を形成する工程と、バンクＢ１によって区画された領域に機能液を液滴吐出法で配置する工程と、配置した機能液上にポリシラザン液を液滴吐出法で配置する工程と、バンクＢ１によって区画された領域に積層した機能液とポリシラザン液とに対して所定の処理を施すことにより、ポリシロキサンを骨格とする無機質層８１で導電性材料からなる導電膜８０を覆った導電パターン８２を形成する工程と、を備えている。 （もっと読む）

【課題】 機能液をパターン形成領域の全域、及びその端部まで十分に流し込むことで、信頼性の高い膜パターンを安定して形成可能とした、膜パターンの形成方法、この形成方法により得られた膜パターン、この膜パターンを備えたデバイス、電気光学装置、及び電子機器を提供する。
【解決手段】 機能液Ｘ１を基板Ｐ上に配置して膜パターンＸ１´を形成する方法である。基板Ｐ上に膜パターンＸ１´の形成領域に対応したバンクＢを形成する工程と、バンクＢによって区画されたパターン形成領域３４に機能液Ｘ１を配置する工程と、機能液Ｘ１を硬化処理して膜パターンＸ１´とする工程と、を有する。そして、機能液Ｘ１の配置を、バンクＢによって区画されたパターン形成領域３４の底面３５に対する機能液Ｘ１の接触角と、バンクＢの側面に対する機能液Ｘ１の接触角との和が９０°以下となる条件のもとで行う。 （もっと読む）

【課題】薄膜トランジスタの特性及び表示装置の性能を向上させる。
【解決手段】基板４１上に多結晶シリコン膜４２が形成され、その上に多結晶シリコン膜の表面を露出させるコンタクトホール４４を有する絶縁膜４３が形成されている。該絶縁膜上には、非晶質シリコン膜４５及び導電膜４６を有するゲート線が形成され、コンタクトホールを介して多結晶シリコン膜４２と接続している。また、ゲート線上に絶縁膜とデータ線が形成されている。このように、非晶質シリコン膜４５を設けて側面傾斜を多様にし、基板を熱処理して導電膜４６と非晶質シリコン膜４５の間の接着力を向上させることで、接触抵抗を低減することができ、薄膜トランジスタの特性及び信頼性が向上される。 （もっと読む）

【課題】 バンク上に着弾した機能液の残渣を残さず、該機能液をパターン形成領域に確実に流し込ませ、信頼性の高い膜パターンを得る、膜パターンの形成方法、この形成方法により得られた膜パターン、この膜パターンを備えたデバイス、電気光学装置、及び電子機器を提供する。
【解決手段】 機能液Ｘ１を基板Ｐ上に配置して膜パターンを形成する方法である。まず、基板Ｐ上に膜パターンの形成領域３４に対応したバンクＢを形成する。そして、バンクＢによって区画されたパターン形成領域３４に機能液Ｘ１を配置する。そして、機能液Ｘ１を硬化処理して膜パターンとする。このとき、機能液Ｘ１の配置を、バンクＢ上面に対する機能液Ｘ１の前進接触角と後退接触角との差が１０°以上、かつ後退接触角が１３°以上となる条件の下で行う。 （もっと読む）

【課題】 ソース配線２からの漏れ電界による液晶３００の配向の乱れを低減すると共に、開口率が大きく、かつ、製造工程を増加することなくソース配線２と対向電極６との短絡が発生しにくい液晶表示装置及びその製造方法を得る。
【解決手段】 ソース配線２より下層にゲート絶縁膜８を介して、ソース配線２に沿って配置された第１の電極パターン１１と、ソース配線２より上層に層間絶縁膜９を介して、ソース配線２に沿って、且つ前記ソース配線２に実質的に重なり合わない位置に配置された第２の電極パターン１２とによって、ソース配線２からの漏れ電界を上下層に配置された電極パターン１１、１２により効果的に遮蔽する。また、第１の電極パターン１１はゲート配線１と、第２の電極パターン１２は対向電極６と同一層の導電膜で形成する。 （もっと読む）

【課題】 レジストを完全に貫通するコンタクトホールを形成することにある。
【解決手段】 薄膜トランジスタの製造方法は、いずれも、光源からの光線をマスクを介してガラス基板のレジストに照射した後、該レジストを現像して前記レジストにコンタクトホールを形成することを含み、前記光線としてｉ線を用いる。 （もっと読む）

【課題】素子の高効率化およびコンパクト化が可能な，有機エレクトロルミネッセンス素子及びその製造方法を提供する。
【解決手段】基板３００上に半導体層３１０，ゲート電極３３０及びソース／ドレイン電極３５０，３５５を含む薄膜トランジスタ，及びソース／ドレイン電極３５０，３５５と接続される第１の電極３６０を同一層に形成し，第１の電極３６０上に積層され，少なくとも有機発光層を有する有機膜層３８０と，有機膜層３８０上に積層される第２の電極３９０とを含み，ソース／ドレイン電極及び第１の電極は，透明導電膜と，透明導電膜の下部に，０.１〜０.３原子％のＳｍ，０.１〜０.５原子％のＴｂ，０.１〜０.４原子％のＡｕ及び０.４〜１.０原子％のＣｕを含むＡｇ合金で形成される反射膜とを含んで形成される有機エレクトロルミネッセンス素子が提供される。 （もっと読む）

【課題】本発明は、ソース・ドレイン電極を同心円状に形成することによりリーク電流に起因するオフ電流の低減を実現すると同時に、オン電流とゲート・ソース電極間容量を最適化した薄膜トランジスタを提供する。
【解決手段】本発明は、基板上に配置されたゲート電極と、前記ゲート電極上にゲート絶縁膜を介して配置された真性アモルファスシリコン(I・a-Si:H)層と、前記真性アモルファスシリコン層上にｎ^＋アモルファスシリコン(n⁺・a-Si:H)層を介して配置されたソース及びドレイン電極を備える薄膜トランジスタであって、前記ソース及びドレイン電極は円形状を有し、前記ソース及びドレイン電極のいずれか一方が中央に配置され、他方がそれを囲むように同心円状に配置され、配置された前記ソース及びドレイン電極間にチャネル領域を有し、実効Cgs面積ｓが、約１５０πμm^２以下であり、チャネル長Ｌ対チャネル幅Ｗ比(W/L)が、約４．５以上であり、充電能力指標F (S/（W/L）)が、約５０以下であることを特徴とする薄膜トランジスタに関する。 （もっと読む）

【課題】 良好な電気的特性のトランジスタが得られるようにし、これによって半導体装置の微細化や高密度化を可能にし、さらには３次元に積み重ねることをも可能にした、半導体装置の製造方法とこの製造方法によって得られる半導体装置を提供する。
【解決手段】 基体１上に形成された結晶性半導体膜３のうち第１の部分以外の少なくとも第２の部分及び第３の部分に不純物を注入する第１の工程と、第２の部分および第３の部分にそれぞれソース及びドレインを形成する第２の工程とを備える。第２の工程において、少なくとも第２の部分および第３の部分に対して加熱処理を施すことにより、第１の部分の少なくとも一部をシードとする第２の部分及び第３の部分の固相エピタキシー過程を誘起する。 （もっと読む）

【課題】薄膜トランジスタを用いた液晶表示装置及びその製造方法において、生産工程を簡素化すると共に、ソース配線とゲート配線の配線抵抗の増加を防ぐ。
【解決手段】絶縁基板１１上に形成された第１の光透過型感光性樹脂１２の開口部に、ゲート電極１３とソース配線２０１’と画素コンタクト層２１’とを形成する。これらの上にゲート絶縁膜１４と半導体層１５とオーミックコンタクト層（ｎ＋半導体層）１６と保護膜１７を形成する。さらに、第２の光透過型感光性樹脂１２’の開口部に、ソース電極１９とドレイン電極１９’と画素電極２１とを形成する。また、第２の光透過型感光性樹脂の開口部に形成されるクロス部接続配線は、ソース配線又はゲート配線と同じく、インクジェット塗布された銀微粒子を含有するインクが焼成されてできた焼成銀である。 （もっと読む）

【課題】検出器の電子雑音を低減する。
【解決手段】導電性材料の第一の層で形成された電極と、導電性材料の第二の層で形成された読み出し線と、読み出し線及び電極を電気的に接続するバイアとを備えた検出器（２２）である。一実施形態では、この検出器は、導電性材料の第一の層で形成されたソース電極（３８）及びドレイン電極（４０）と、導電性材料の第二の層で形成されたデータ線（４４）とを、ソース電極（３８）及びドレイン電極（４４）がデータ線（４４）から上下方向にオフセットして設けられるようにして含んでいる。代替的に、他の実施形態では、検出器は、導電性材料の第一の層で形成されたゲート電極（４６）と、導電性材料の第二の層で形成された走査線（５８）とを、ゲート電極（４６）が走査線（５８）から上下方向にオフセットして設けられるようにして含んでいる。 （もっと読む）

【課題】 ソース電極およびドレイン電極とポリシリコン層とのオーミックコンタクトを適切に形成することが可能な薄膜トランジスタ素子、およびその製造方法を提供すること。
【解決手段】 基板１と、基板１上に形成されており、かつチャネル領域２１とこれを挟むソース領域２２Ａおよびドレイン領域２２Ｂとを有するポリシリコン層２と、ポリシリコン層２の少なくとも一部を覆うゲート絶縁膜６と、ゲート絶縁膜６を挟んでチャネル領域２１と対向するゲート電極４と、ソース領域２２Ａおよびドレイン領域２２Ｂとそれぞれ導通するソース電極５Ａおよびドレイン電極５Ｂと、ポリシリコン層２、ゲート絶縁膜６、およびゲート電極４を覆う層間絶縁膜７と、を備える薄膜トランジスタ素子Ａ１であって、ソース電極５Ａおよびドレイン電極５Ｂと基板１との間には、導体層３Ａ，３Ｂがそれぞれ介在している。 （もっと読む）

【課題】引き出し抵抗の変化が少なく小型化できる薄膜トランジスタを提供する。
【解決手段】ソース領域12とドレイン領域13との間隔Ｂより小さな間隔Ａを介してコンタクトホール22,23を形成する。ＬＤＤ領域14,15とソース領域12およびドレイン領域13との境界部17,18をコンタクトホール22,23で露出する。コンタクトホール22,23内に積層したソース電極24およびドレイン電極25を境界部17,18上に積層する。コンタクトホール22,23形成時に合わせずれが生じても、ソース電極24およびドレイン電極25の引き出し抵抗がＬＤＤ領域14,15の抵抗値であるので変わらない。コンタクトホール22,23の間隔ＡがＬＤＤ領域14,15間の間隔Ｂより小さくなる。
（もっと読む）

【課題】配線膜厚が安定し、下地金属層の剥離を防止した配線付基板を提供する。
【解決手段】可視光を透過させる透光部２と、電気信号を通じる配線部４とを有する配線付基板１０であって、この基板１０は、透明基板１と、この透明基板１に積層された透明合成樹脂組成物膜３とを有し、配線部４は、透明合成樹脂組成物膜３に設けられ透明基板１との接合部まで達する配線用開口部９と、この開口部９に嵌合する配線６、７とを有し、透光部２は、透明基板１と透明合成樹脂組成物膜３との積層部によって形成され、配線用開口部９の配線方向に直交する断面形状は、開口上部幅をＷｔ、開口下部幅をＷｂ、開口上部と開口下部との間の開口最小幅をＷｍとしたとき、Ｗｍ＜ＷｂかつＷｍ≦Ｗｔの関係を満たす。 （もっと読む）

【課題】ＬＤＤ領域を有する微細ＴＦＴを、工程数の少ないプロセスで作製し、各回路に応じた構造のＴＦＴを作り分けることを課題とする。また、ＬＤＤ領域を有する微細ＴＦＴであってもオン電流を確保することを課題とする。
【解決手段】ゲート電極を２層とし、下層のゲート電極のゲート長を上層のゲート電極のゲート長よりも長くし、ハットシェイプ型のゲート電極を形成する。この際に、レジストの後退幅を利用して上層のゲート電極のみをエッチングし、ハットシェイプ型のゲート電極を形成する。また、配線と半導体膜のコンタクト部をシリサイド化し、コンタクト抵抗を下げる。 （もっと読む）

【課題】簡単にチャネル長を短くし、かつ、製造コストを低減することができる半導体装置の製造方法、および、かかる製造方法を用いた電子機器の製造方法を提供すること。
【解決手段】 第１の液体の液滴を基体４８上に付与する工程と、基体４８上に付与された第１の液体の液滴から溶媒等を除去することにより、基体４８上に第１の膜７６を形成する工程と、第１の膜７６に重なるように、第２の液体の液滴７１を基体４８上に付与する工程と、基体４８上に付与された第２の液体の液滴７１から溶媒等を除去することにより、第２の液体の液滴７１の外径を減少させつつ、基体４８上に第２の膜７７を第１の膜７６に対し間隔を隔てて形成する工程とを有し、第１の膜７６および第２の膜７７のうち、一方をソース電極とし、他方をドレイン電極とする。 （もっと読む）

【課題】製造工程数を低減し、素子特性のばらつきの少ない半導体装置の製造方
法を提供する。
【解決手段】多結晶シリコン層を構成要素として備え、この多結晶シリコン層が
Ｐ型多結晶シリコン層５とＮ型多結晶シリコン層６とを有する半導体装置の製造
方法であって、Ｐ型多結晶シリコン層５を形成する工程と、Ｐ型多結晶シリコン
層５と一部分が重なるようにＮ型となる不純物を導入してＮ型多結晶シリコン層
６を形成する工程とを有する。 （もっと読む）