【課題】アクティブマトリクス型の半導体装置のゲート電極とゲート配線の配置を工夫することにより、画面の大面積化を可能とする。
【解決手段】表示領域に設けられた画素ＴＦＴが含むゲート電極は、第１の導電層により形成されている。また、表示領域に設けられたゲート配線は、第２の導電層で形成されている。ゲート電極はゲート配線と接続部で電気的に接触している。接続部は、画素ＴＦＴが含む半導体層の外側に設けられている。 （もっと読む）

【課題】半導体素子及びその製造方法を開示する。
【解決手段】この半導体素子は単一金属膜をフッ素及び／または炭素で選択的にドーピングすることによって形成される二重仕事関数の金属ゲート電極を有する。 （もっと読む）

【課題】アクティブマトリクス型の半導体装置のゲート電極とゲート配線の配置を工夫することにより、画面の大面積化を可能とする。
【解決手段】表示領域に設けられた画素ＴＦＴが含むゲート電極は、第１の導電層により形成されている。また、表示領域に設けられたゲート配線は、第２の導電層で形成されている。ゲート電極はゲート配線と接続部で電気的に接触している。接続部は、画素ＴＦＴが含む半導体層の外側に設けられている。 （もっと読む）

【課題】 成膜時、エッチング時において、下地膜へのダメージが小さい金属系膜、金属系膜の作製方法、金属系膜作製装置、プラズマ処理方法及びエッチング装置を提供する。
【解決手段】 Ｃｌ₂を供給する前に、Ｘｅを供給して、プラズマを生成し、その後、Ｃｌ₂を含有するガスを所定流量まで漸増して供給すると共に、Ｃｌ₂のラジカル（Ｃｌ^*）生成し、Ｃｌ₂を所定流量まで漸増する際、Ｃｌ^*とＣｌ^*により生成される金属成分の前駆体とのモル比が所定値になるように、Ｘｅの流量を制御し、Ｃｌ₂を所定流量まで漸増した後、モル比を維持するように、Ｘｅの流量を漸減することで、成膜の初期において、Ｘｅ^*によりＣｌ^*が失活され、前駆体が所定数のＣｌ^*により還元され、下地膜へダメージを与えることなく、金属系膜が基板上に作製される。 （もっと読む）

【課題】基材にさらされる面を有するスパッタターゲットと、当該ターゲットの面に対して移動する磁界を与えるマグネトロンとを有する、基材上に層を堆積させるためのスパッタリング装置を用いたスパッタリング法を提供する。
【解決手段】本発明においては、場の移動速度は、基材上の堆積の均一性が向上するように制御される。とりわけ、本方法は、均一性対速度を監視する工程；好ましい均一性を与える速度を選択する工程；及び選択された速度に場を制御する工程を含む。選択された速度はターゲットの寿命にわたって変化させることができ、ターゲットが薄くなるにつれて速度を高くすることが望ましい。 （もっと読む）

【課題】本発明は、しきい値のずれが生じにくく、高速動作が可能な逆スタガ型ＴＦＴを有する表示装置の作製方法を提供する。また、スイッチング特性が高く、コントラストがすぐれた表示が可能な表示装置の作製方法を提供する。
【解決手段】 本発明は、耐熱性の高い材料でゲート電極を形成した後、非晶質半導体膜の結晶化を促進する触媒元素を有する層、非晶質半導体膜、及びドナー型元素又は希ガス元素を有する層を形成し加熱して、非晶質半導体膜を結晶化すると共に触媒元素を結晶性半導体膜から除いた後、該結晶性半導体膜の一部を用いて半導体領域を形成し、該半導体領域に電気的に接するソース電極及びドレイン電極を形成し、ゲート電極に接続するゲート配線を形成して、逆スタガ型ＴＦＴを形成する。 （もっと読む）

【課題】熱的安定性に優れたhigh-kゲート絶縁膜を実現する。
【解決手段】基板１１の上にＨｆＯ₂ よりなるhigh-k膜１４をＣＶＤ法を用いて堆積した後、high-k膜１４の上にゲート電極１５を形成し、その後、ソース・ドレイン領域又はゲート電極１５に注入された不純物に対する活性化アニール処理を行なう。high-k膜１４の堆積温度をｘ［℃］とし、活性化アニール処理の温度をｙ［℃］としたときに、ｘ及びｙは、ｙ ≦ ０．５・ｘ ＋ ８２５ の関係を満たす。 （もっと読む）

【課題】 高誘電体ゲート絶縁膜およびシリコン基板との界面を高品質化して、ＭＩＳＦＥＴの特性向上を図る。
【解決手段】 シリコン基板１１上にｈｉｇｈ−ｋ膜２１とゲート電極２４を形成する半導体装置の製造方法において、ｈｉｇｈ−ｋ膜形成後にフッ素雰囲気でアニール処理２３を施し、その後のプロセス温度を６００℃以下で行う、半導体装置の製造方法。 （もっと読む）

【課題】 Ｈｉｇｈ−ｋ膜を用いたＭＩＳＦＥＴの電子移動度および正孔移動度を共に増加させ高性能の相補型ＭＩＳＦＥＴを形成する。
【解決手段】 シリコン基板１の表面部にｐウェル層２およびｎウェル層３が形成され、素子分離領域４により区画されたｎチャネルＭＩＳＦＥＴには、窒素添加のないｎチャネル界面層５、窒素添加のないｎチャネル高誘電体ゲート絶縁膜６およびｎチャネルゲート電極７が形成されている。そして、ｎ型ソース・ドレイン拡散層８が設けられている。これに対して、ｐチャネルＭＩＳＦＥＴでは、窒素添加のｐチャネル界面層９、窒素添加のｐチャネル高誘電体ゲート絶縁膜１０およびｐチャネルゲート電極１１が形成されている。そして、ｐ型ソース・ドレイン拡散層１２が設けられている。 （もっと読む）

【課題】 半導体素子に悪影響を引き起こす恐れが高いハロゲンを有さない原料を用いて、純度が高いモリブデン膜（モリブデンシリサイト膜またはモリブデンナイトライド膜）を低温で容易に形成できる技術を提供することである。
【解決手段】 モリブデン膜もしくはモリブデンシリサイト膜またはモリブデンナイトライド膜を形成する為の膜形成材料であって、
前記膜のＭｏ源がヘキサジメチルアミノジモリブデン、ヘキサエチルメチルアミノジモリブデン、及びヘキサジエチルアミノジモリブデンの群の中から選ばれる一つ又は二つ以上の化合物である。 （もっと読む）

後に酸素含有環境に晒されるときに下地の金属層の特性及び形態を維持する不動態化された金属層を形成する方法が提供される。当該方法は、処理チャンバー（１）内に基板（５０、３０２、４０３、５１０）を設置する工程、化学的気相堆積法にて基板（５０、３０２、４０３、５１０）上にレニウム金属層（３０４、４０８、５８０）を堆積するために、レニウム−カルボニル前駆体を含有する処理ガスに基板（５０、３０２、４０３、５１０）を晒す工程、及びレニウム金属表面でのレニウム含有ノジュール（３０６）の酸素誘起成長を抑制するために、レニウム金属層（３０４、４０８、５８０）上にパッシベーション層（４１４、５９０）を形成する工程を有する。
（もっと読む）

【課題】 半導体素子に悪影響を引き起こす恐れが高いハロゲンを有さない原料を用いて、純度が高いモリブデン膜（モリブデンシリサイト膜またはモリブデンナイトライド膜）を低温で容易に形成できる技術を提供することである。
【解決手段】 モリブデン膜もしくはモリブデンシリサイト膜またはモリブデンナイトライド膜を形成する為の膜形成材料であって、
前記膜のＭｏ源がビスシクロペンタジエニルモリブデンジハイドライド、ビスメチルシクロペンタジエニルモリブデンジハイドライド、ビスエチルシクロペンタジエニルモリブデンジハイドライド、及びビスイソプロピルシクロペンタジエニルモリブデンジハイドライドの群の中から選ばれる一つ又は二つ以上の化合物である。 （もっと読む）

【課題】本発明は、無線チップのコストを下げることを課題とする。また、無線チップの大量生産を可能として、無線チップのコストを下げることを課題とする。さらに、小型・軽量な無線チップを提供することを課題とする。
【解決手段】本発明は、ガラス基板や石英基板から剥離された薄膜集積回路が第１の基体と第２の基体に設けられた無線チップを提供する。本発明の無線チップは、シリコン基板からなる無線チップと比較して、小型、薄型、軽量を実現する。本発明の無線チップが含む薄膜集積回路は、少なくとも、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ ｄｒａｉｎ）構造のＮ型の薄膜トランジスタと、シングルドレイン構造のＰ型の薄膜トランジスタと、アンテナとして機能する導電層とを有することを特徴とする。 （もっと読む）

【課題】 ダマシン構造のゲート電極を備えたＭＩＳ型ＦＥＴにおいて、高い電流駆動能力と低消費電力とを有するＭＩＳ型ＦＥＴの製造方法を提供する。
【解決手段】 シリコン基板１の表面部にソース／ドレイン拡散層（１４，１５）を形成し、その表面にシリサイド層１７を形成する。そして、ゲート側壁（１２，１３）で区画されたゲート開口溝２０底部のシリコン基板１表面に、５５０℃以下の温度で界面層２１を形成し、ゲート開口溝２０内、界面層２１および層間絶縁膜１９を被覆するようにＨｉｇｈ−ｋ膜２２を堆積させ、酸化性雰囲気中５５０℃以下の温度での熱処理を施す。そして、全面を被覆する導電体膜２３およびメタル膜２４を形成した後、ＣＭＰ法により層間絶縁膜１９上の不要部分を研磨除去しダマシン構造のメタルゲート電極を備えたＭＩＳ型ＦＥＴを形成する。 （もっと読む）

【課題】高信頼性の半導体素子を得るために高融点金属、高融点金属からなる合金、高融点金属の珪化物、Ｔｉ，Ｔａ，Ｗ，Ｔｉ−Ｗ合金の窒化物からなる膜をコンタクトバリアー層またはゲート電極などに用い、半導体素子のリーク電流を抑える。
【解決手段】Ｔｉ原料からＡｌを除去してＡｌ濃度が３ｐｐｍ以下であるマグネトロンスパッタリング装置用Ｔｉ材を調製し、このＴｉ材を用いてＡｌ含有量が原子数で１×１０^１８個／ｃｍ^３以下であり結晶質または非晶質であるコンタクトバリアー又はゲート電極層をスパッタリング法により形成することを特徴とするソース−ドレイン領域の接合深さが０．３μｍ以下である半導体素子の製造方法である。 （もっと読む）

【課題】 製造工程を簡略化することができ、低抵抗のソース、ドレインを具備した高性能かつ高信頼性の薄膜トランジスタを有する半導体装置、その製造方法、薄膜トランジスタアレイ基板及び液晶表示装置を提供する。
【解決手段】 導電型が異なる薄膜トランジスタを含んで構成される半導体装置であって、上記薄膜トランジスタは、基板上に半導体層を形成し、この半導体層上にゲート絶縁膜を介してゲート電極を形成し、ゲート電極をマスクにして半導体層に低濃度の不純物を注入して導電型が異なる低濃度不純物領域をそれぞれ形成し、ゲート電極の側面にサイドウォールスペーサーを形成した後に、ソース、ドレイン領域のみに高濃度不純物層としてＳｉＧｅを選択的に形成し、一方の導電型の低濃度不純物領域上のＳｉＧｅにのみ高濃度不純物層中の不純物とは異なる他の不純物をドーピングし、低濃度不純物領域上に同じ導電型の高濃度不純物領域を形成したものである半導体装置。 （もっと読む）

【課題】 本発明はゲート構造物として高誘電率を有する物質として、高誘電率を有する物質からなるゲート絶縁膜を含む半導体装置及びその製造方法に関する。
【解決手段】 半導体装置及びその製造方法において、基板上に形成され、ハフニウムシリコン酸化物含有固体物質を含むゲート絶縁膜パターンと前記ゲート絶縁膜パターン上に形成される第１ゲート導電膜パターンを含むゲート構造物及び前記ゲート構造物と隣接する基板の表面部位に配置されており、ｎ型不純物がドーピングされたソース／ドレイン領域を含むことを特徴とする。 （もっと読む）

集積回路デバイス製造のための半導体基板のような基板上への、超臨界流体を利用した物質の蒸着。蒸着は、基板表面に蒸着される物質の前駆体を含む、超臨界流体をベースとする組成物を使用して行われる。そのようなアプローチにより、気相蒸着工程に必要な揮発性および搬送性がないために、蒸着への適用には全く不適切であった前駆体の使用が可能になる。 （もっと読む）

【課題】 半導体上の膜付着力が強く、かつ温度特性が優れたショットキー電極を備えた窒化物系III−Ｖ族化合物半導体装置の電極構造を提供する。
【解決手段】 この窒化物系III−Ｖ族化合物半導体装置の電極構造は、電極４の材料として金属窒化物(窒化タングステン)を用いたので、半導体ＧａＮ層３への膜付着力が強く、かつ、加熱によってショットキー特性が劣化することがないショットキー電極４を得ることができた。 （もっと読む）